JP2013048416A - インピーダンス整合フィルタ、および、実装基板 - Google Patents
インピーダンス整合フィルタ、および、実装基板 Download PDFInfo
- Publication number
- JP2013048416A JP2013048416A JP2012186674A JP2012186674A JP2013048416A JP 2013048416 A JP2013048416 A JP 2013048416A JP 2012186674 A JP2012186674 A JP 2012186674A JP 2012186674 A JP2012186674 A JP 2012186674A JP 2013048416 A JP2013048416 A JP 2013048416A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- filter component
- differential pair
- mounting board
- component according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
Abstract
【課題】従来のフィルタ部品では、高速IF信号を扱うにもかかわらず、基板配線を行う場合において、インピーダンス整合を十分に確保しにくい問題がある。例えば、フィルタ部品を用いて理想的なインピーダンス整合で基板配線したものとしてSIM上では扱うが、実際に、基板配線を行った場合には、フィルタ部品の構成上、インピーダンス不整合が発生してしまい、ずれが生じてしまう。
【解決手段】入力端子と出力端子を備えたフィルタ部品に、実装基板上で容易にインピーダンス整合を実施可能とするためにGND接続部を備えたインピーダンス整合フィルタと、前記インピーダンス整合フィルタを搭載した実装基板とする。
【選択図】図1
【解決手段】入力端子と出力端子を備えたフィルタ部品に、実装基板上で容易にインピーダンス整合を実施可能とするためにGND接続部を備えたインピーダンス整合フィルタと、前記インピーダンス整合フィルタを搭載した実装基板とする。
【選択図】図1
Description
本発明は、HDMI等のPCB上の高速IF信号配線に用いられるフィルタ部品と、前記フィルタ部品を搭載した実装基板に関する。
従来のフィルタ部品は、2個1組、4個1組の複合素子化がされている。高速IF信号のうち多くの場合、差動ペア信号を扱うため、2の倍数で複合素子化されるのが一般的であり、それらの入力端子と出力端子しか備えていない。2個1組で4端子、4個1組で8端子というのが現状である。
従来のフィルタ部品では、高速IF信号を扱うにもかかわらず、基板配線を行う場合において、インピーダンス整合を十分に確保しにくい問題がある。例えば、フィルタ部品を用いて理想的なインピーダンス整合で基板配線したものとしてSIM上では扱うが、実際に、基板配線を行った場合には、フィルタ部品の構成上、インピーダンス不整合が発生してしまい、ずれが生じてしまう。
本発明は、実装基板における高速IF信号配線において、容易なインピーダンス整合を可能とする。よって、伝送路SIMで用いる理想値と、実装基板での設計値を一致させることが出来るので、より精度の高い伝送路SIMを実施する事が可能となる。信号品質が向上する事により、高周波特性で有利となるほか、スペックに対するマージン拡大を図れる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態に係るインピーダンス整合フィルタと実装基板、および、インピーダンス整合を行った基板配線を示している。101は2個1組のフィルタ部品であり、102は高速IF信号のインピーダンス整合を行った基板配線を示し、103はインピーダンス整合(高速IF信号との併走)に必要なGND配線を示す。
(第1の実施の形態)
図1は本発明の第1の実施の形態に係るインピーダンス整合フィルタと実装基板、および、インピーダンス整合を行った基板配線を示している。101は2個1組のフィルタ部品であり、102は高速IF信号のインピーダンス整合を行った基板配線を示し、103はインピーダンス整合(高速IF信号との併走)に必要なGND配線を示す。
この図1に示される101の特徴とするところは、入力端子と出力端子以外に、高速IF信号間にGND信号通すためのGND端子を備えている。
この図1に示される103の特徴とするところは、高速IF信号が101に入力されてから出力されるまでの間、GND信号を途切れることなく配線出来ていることにより、インピーダンス整合が確保される。
(第2の実施の形態)
図2は本発明の第2の実施の形態に係るインピーダンス整合フィルタと実装基板、および、インピーダンス整合を行った基板配線を示している。201は4個1組のフィルタ部品であり、202は高速IF信号のインピーダンス整合を行った基板配線を示し、203はインピーダンス整合(高速IF信号との併走)に必要なGND配線を示す。
(第2の実施の形態)
図2は本発明の第2の実施の形態に係るインピーダンス整合フィルタと実装基板、および、インピーダンス整合を行った基板配線を示している。201は4個1組のフィルタ部品であり、202は高速IF信号のインピーダンス整合を行った基板配線を示し、203はインピーダンス整合(高速IF信号との併走)に必要なGND配線を示す。
この図2に示される201の特徴とするところは、4つの入力端子と4つの出力端子を備え、4つの入力端子同士の間に、独立したGND端子をそれぞれ1つずつ(計3つ)と、4つの出力端子同士の間に、独立したGND端子をそれぞれ1つずつ(計3つ)、全合計6個のGND端子を備えている。
この図2に示される203の特徴とするところは、高速IF信号が201に入力されてから出力されるまでの間に、GND信号を途切れることなく配線出来ていることにより、インピーダンス整合が確保される。
(第3の実施の形態)
図3は本発明の第3の実施の形態に係るインピーダンス整合フィルタと実装基板、および、インピーダンス整合を行った基板配線を示している。301は4個1組のフィルタ部品であり、302は高速IF信号のインピーダンス整合を行った基板配線を示し、303はインピーダンス整合(高速IF信号との併走)に必要なGND配線を示す。
(第3の実施の形態)
図3は本発明の第3の実施の形態に係るインピーダンス整合フィルタと実装基板、および、インピーダンス整合を行った基板配線を示している。301は4個1組のフィルタ部品であり、302は高速IF信号のインピーダンス整合を行った基板配線を示し、303はインピーダンス整合(高速IF信号との併走)に必要なGND配線を示す。
この図3に示される301の特徴とするところは、2組の差動ペア信号接続を前提としたフィルタ部品であり、1組の差動ペア信号接続端子(4つ)と、もう1組の差動ペア信号接続端子(4つ)の間に、入力端子側と出力端子側にそれぞれ独立したGND端子を1つずつ(2つ)、全合計2個のGND端子を備えている。
この図3に示される303の特徴とするところは、高速差動ペア信号が301に入力されてから出力されるまでの間に、GND信号を途切れることなく配線出来ていることにより、インピーダンス整合が確保される。
本発明にかかるフィルタ部品および基板配線は、高速IF信号配線を有するシステムにおいて有用である。また、フィルタ部品にかかわらず、各種受動部品に広く応用できる。
また、このような高速IF信号配線を搭載した幅広い分野の組み込み機器において利用されることが予測される。
101 2個1組のフィルタ部品
102 基板配線
103 GND配線
102 基板配線
103 GND配線
Claims (35)
- 2つの入力端子と2つの出力端子を備え、2つの入力端子同士の間と、2つの出力端子同士の間に独立した端子をそれぞれ1つずつ備えたことを特徴とするフィルタ部品。
- 前記請求項1のフィルタ部品を搭載した実装基板において、前記それぞれの独立した2つの端子に、GND配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
- 2つの入力端子と2つの出力端子を備え、2つの入力端子同士の間と、2つの出力端子同士の間に独立した端子をそれぞれ1つずつ備え、その独立した端子同士が連結(ショート)されていることを特徴とするフィルタ部品。
- 前記請求項3のフィルタ部品において、前記2つの端子同士の連結(ショート)が、外部接続構造であることを特徴とするフィルタ部品。
- 前記請求項3のフィルタ部品において、前記2つの端子同士の連結(ショート)が、内部接続構造であることを特徴とするフィルタ部品。
- 前記請求項3のフィルタ部品を搭載した実装基板において、2つの入力端子同士の間と、2つの出力端子同士の間に存在する連結された端子に、GND配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
- 4つの入力端子と4つの出力端子を備え、4つの入力端子同士の間に、独立した端子をそれぞれ1つずつ(計3つ)と、4つの出力端子同士の間に、独立した端子をそれぞれ1つずつ(計3つ)を備えたことを特徴とするフィルタ部品。
- 前記請求項7のフィルタ部品を搭載した実装基板において、前記それぞれの独立した6つの端子に、GND配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
- 4つの入力端子と4つの出力端子を備え、4つの入力端子同士の間に、独立した端子をそれぞれ1つずつ(計3つ)と、4つの出力端子同士の間に、独立した端子をそれぞれ1つずつ(計3つ)を備え、その独立した端子同士が全て連結(ショート)されていることを特徴とするフィルタ部品。
- 前記請求項9のフィルタ部品において、前記6つの端子同士の連結(ショート)が、外部接続構造であることを特徴とするフィルタ部品。
- 前記請求項9のフィルタ部品において、前記6つの端子同士の連結(ショート)が、内部接続構造であることを特徴とするフィルタ部品。
- 前記請求項9のフィルタ部品を搭載した実装基板において、4つの入力端子同士の間と、4つの出力端子同士の間に存在する連結された6つの端子に、GND配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
- 4つの入力端子と4つの出力端子を備え、4つの入力端子同士の間に、独立した端子をそれぞれ1つずつ(計3つ)と、4つの出力端子同士の間に、独立した端子をそれぞれ1つずつ(計3つ)を備え、その6つの端子のうちの向かい合う2つの端子同士が連結(ショート)され3つの連結端子を形成していることを特徴とするフィルタ部品。
- 前記請求項13のフィルタ部品において、前記3つの連結端子が、外部接続構造であることを特徴とするフィルタ部品。
- 前記請求項13のフィルタ部品において、前記3つの連結端子が、内部接続構造であることを特徴とするフィルタ部品。
- 前記請求項13のフィルタ部品を搭載した実装基板において、4つの入力端子同士の間と、4つの出力端子同士の間に存在する、前記3つの連結端子に、GND配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
- 2組の差動ペア信号接続を前提としたフィルタ部品において、1組の差動ペア信号接続端子(2つ)と、もう1組の差動ペア信号接続端子(2つ)の間に、配線パターンの通過が可能なクリアランスを設けたことを特徴とするフィルタ部品。
- 前記請求項17のフィルタ部品を搭載した実装基板において、1組の差動ペア信号接続端子(2つ)と、もう1組の差動ペア信号接続端子(2つ)の間に存在するクリアランスに収まるGND配線パターンを通過させる事でインピーダンス整合を行っていることを特徴とする実装基板。
- 2組の差動ペア信号接続を前提としたフィルタ部品において、1組の差動ペア信号接続端子(2つ)と、もう1組の差動ペア信号接続端子(2つ)の間に、入力端子側と出力端子側にそれぞれ独立した端子を1つずつ備えたことを特徴とするフィルタ部品。
- 前記請求項19のフィルタ部品を搭載した実装基板において、前記それぞれの独立した2つの端子に、GND配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
- 2組の差動ペア信号接続を前提としたフィルタ部品において、1組の差動ペア信号接続端子(2つ)と、もう1組の差動ペア信号接続端子(2つ)の間に、入力端子側と出力端子側にそれぞれ独立した端子を1つずつ備え、その独立した端子同士が連結(ショート)されていることを特徴とするフィルタ部品。
- 前記請求項3のフィルタ部品において、前記2つの端子同士の連結(ショート)が、外部接続構造であることを特徴とするフィルタ部品。
- 前記請求項3のフィルタ部品において、前記2つの端子同士の連結(ショート)が、内部接続構造であることを特徴とするフィルタ部品。
- 前記請求項3のフィルタ部品を搭載した実装基板において、1組の差動ペア信号接続端子(2つ)と、もう1組の差動ペア信号接続端子(2つ)の間に存在する連結された端子に、GND配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
- 2組の差動ペア信号接続を前提としたフィルタ部品において、1組の差動ペア信号接続端子(2つ)と、もう1組の差動ペア信号接続端子(2つ)の間に、入力端子側と出力端子側にそれぞれ独立した端子を2つずつ備えたことを特徴とするフィルタ部品。
- 前記請求項25のフィルタ部品を搭載した実装基板において、前記それぞれの独立した4つの端子に、GND配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
- 前記請求項25のフィルタ部品を搭載した実装基板において、前記それぞれの独立した4つの端子のうちの向かい合う2つの端子同士を、異なるGND配線で接続する事で、2組のそれぞれの差動ペア信号のインピーダンス整合を行っていることを特徴とする実装基板。
- 2組の差動ペア信号接続を前提としたフィルタ部品において、1組の差動ペア信号接続端子(2つ)と、もう1組の差動ペア信号接続端子(2つ)の間に、入力端子側と出力端子側にそれぞれ独立した端子を2つずつ備え、その独立した端子同士が全て連結(ショート)されていることを特徴とするフィルタ部品。
- 前記請求項28のフィルタ部品において、前記4つの端子同士の連結(ショート)が、外部接続構造であることを特徴とするフィルタ部品。
- 前記請求項28のフィルタ部品において、前記4つの端子同士の連結(ショート)が、内部接続構造であることを特徴とするフィルタ部品。
- 前記請求項28のフィルタ部品を搭載した実装基板において、1組の差動ペア信号接続端子(2つ)と、もう1組の差動ペア信号接続端子(2つ)の間に存在する連結された4つの端子に、GND配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
- 2組の差動ペア信号接続を前提としたフィルタ部品において、1組の差動ペア信号接続端子(2つ)と、もう1組の差動ペア信号接続端子(2つ)の間に、独立した端子を2つずつ備え、その4つの端子のうちの向かい合う2つの端子同士が連結(ショート)されて2つの連結端子を形成していることを特徴とするフィルタ部品。
- 前記請求項32のフィルタ部品において、前記2つの連結端子が、外部接続構造であることを特徴とするフィルタ部品。
- 前記請求項32のフィルタ部品において、前記2つの連結端子が、内部接続構造であることを特徴とするフィルタ部品。
- 前記請求項32のフィルタ部品を搭載した実装基板において、前記2つの連結端子が、それぞれの差動ペア信号に付随する、それぞれのGND配線で接続されており、それぞれの差動ペア信号のインピーダンス整合を行っていることを特徴とする実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012186674A JP2013048416A (ja) | 2012-08-27 | 2012-08-27 | インピーダンス整合フィルタ、および、実装基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012186674A JP2013048416A (ja) | 2012-08-27 | 2012-08-27 | インピーダンス整合フィルタ、および、実装基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007321866A Division JP2009147058A (ja) | 2007-12-13 | 2007-12-13 | インピーダンス整合フィルタ、および、実装基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013048416A true JP2013048416A (ja) | 2013-03-07 |
Family
ID=48011149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012186674A Pending JP2013048416A (ja) | 2012-08-27 | 2012-08-27 | インピーダンス整合フィルタ、および、実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013048416A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007458A (ja) * | 1999-06-18 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 差動平衡信号伝送基板 |
JP2003060465A (ja) * | 2001-08-10 | 2003-02-28 | Murata Mfg Co Ltd | ローパスフィルタ回路および積層型ローパスフィルタ |
JP2004006789A (ja) * | 2002-04-04 | 2004-01-08 | Seiko Epson Corp | プリント配線基板 |
JP2007043216A (ja) * | 2005-07-29 | 2007-02-15 | Tdk Corp | サージ吸収素子及びサージ吸収回路 |
JP2007159069A (ja) * | 2005-12-09 | 2007-06-21 | Toko Inc | 積層型コモンモードフィルタ |
-
2012
- 2012-08-27 JP JP2012186674A patent/JP2013048416A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007458A (ja) * | 1999-06-18 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 差動平衡信号伝送基板 |
JP2003060465A (ja) * | 2001-08-10 | 2003-02-28 | Murata Mfg Co Ltd | ローパスフィルタ回路および積層型ローパスフィルタ |
JP2004006789A (ja) * | 2002-04-04 | 2004-01-08 | Seiko Epson Corp | プリント配線基板 |
JP2007043216A (ja) * | 2005-07-29 | 2007-02-15 | Tdk Corp | サージ吸収素子及びサージ吸収回路 |
JP2007159069A (ja) * | 2005-12-09 | 2007-06-21 | Toko Inc | 積層型コモンモードフィルタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8552308B2 (en) | Differential signal pair transmission structure, wiring board and electronic module | |
US7679168B2 (en) | Printed circuit board with differential pair arrangement | |
US10257910B2 (en) | Optical module | |
US8247704B2 (en) | Motherboard interconnection device | |
US20150041207A1 (en) | Printed circuit board | |
US20190208601A1 (en) | Optical module | |
JP2009147058A (ja) | インピーダンス整合フィルタ、および、実装基板 | |
JP2013048416A (ja) | インピーダンス整合フィルタ、および、実装基板 | |
US9173283B2 (en) | Printed circuit board | |
JP5844500B2 (ja) | オーディオインターフェイスによるオーディオ信号のアップリンク装置および方法 | |
US9337521B2 (en) | Crosstalk reduction in signal lines by crosstalk introduction | |
JP2012227617A (ja) | 信号伝送回路 | |
US9294066B2 (en) | Transmission device | |
WO2016041455A1 (zh) | 一种基带处理单元 | |
US20160344363A1 (en) | Circuit board | |
US9565765B2 (en) | Printed circuit board | |
US20120243193A1 (en) | Motherboard interconnection device and motherboard interconnection method | |
US20130049461A1 (en) | Circuit topology of printed circuit board | |
JP5001973B2 (ja) | 差動通信用プリント基板 | |
JP2014130582A (ja) | マザーボード | |
CN203387777U (zh) | 单层印制电路板 | |
TWI566654B (zh) | 多重負載拓撲佈線架構 | |
TWI445302B (zh) | 電路模組 | |
US20140085018A1 (en) | Transmission line system | |
TW201502797A (zh) | 電路組件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |