JP2013033836A - Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device - Google Patents
Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device Download PDFInfo
- Publication number
- JP2013033836A JP2013033836A JP2011168842A JP2011168842A JP2013033836A JP 2013033836 A JP2013033836 A JP 2013033836A JP 2011168842 A JP2011168842 A JP 2011168842A JP 2011168842 A JP2011168842 A JP 2011168842A JP 2013033836 A JP2013033836 A JP 2013033836A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- copper
- mounting
- metal layer
- solder mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、はんだを介して部品を実装するはんだ実装基板及びその製造方法、並びに半導体装置に関する。 The present invention relates to a solder mounting board on which components are mounted via solder, a method for manufacturing the same, and a semiconductor device.
LSIやWLP(Wafer Level Package)などに代表される半導体装置等に用いられる部品を基板へ実装する際には、はんだ付けが多用されている。例えば、部品を基板にフリップチップ実装する場合、基板に形成されている実装パッド表面にクリームはんだを印刷し、リフロー・洗浄することにより基板側にはんだバンプを形成し、形成した基板側のはんだバンプと部品に設けられたはんだバンプとを接合する。 Soldering is often used when mounting components used in semiconductor devices such as LSI and WLP (Wafer Level Package) on a substrate. For example, when components are flip-chip mounted on a substrate, cream solder is printed on the surface of the mounting pad formed on the substrate, solder bumps are formed on the substrate side by reflow and washing, and the formed solder bumps on the substrate side And solder bumps provided on the component.
ところで、上述したような部品の実装には、Solder Mask Define(以下、SMDとする)設計が用いられている。すなわち、実装ランド(実装パッド)のはんだ形成部以外の領域をソルダーレジスト等の絶縁材で覆っている。これは、アレイ配置された実装ランド近傍にファンアウト配線が存在するためであり、Non SMD(以下、NSMDとする)設計とすると、ランドの側面部にはんだが付着して、近傍の回路と短絡しやすいためである。 By the way, a Solder Mask Define (hereinafter referred to as SMD) design is used for mounting components as described above. That is, the region other than the solder formation portion of the mounting land (mounting pad) is covered with an insulating material such as solder resist. This is because fanout wiring exists in the vicinity of the mounting land arranged in the array. In the non-SMD (hereinafter referred to as NSMD) design, solder adheres to the side surface of the land and short-circuits with a nearby circuit. It is because it is easy to do.
しかしながら、近年、実装する部品の高密度化に伴い、部品とこれを実装する基板の接合ピッチが狭くなり、上述したSMD設計では種々の不具合の発生が問題となっている。例えば、ソルダーレジストの開口ピッチが狭くなることにより、基板側にクリームはんだを塗布した際にクリームはんだの一部がつながってしまうことがあり、リフローにおいてはんだが片側に集まり、基板上の実装パッド毎のはんだバンプの大きさにばらつきが生じてしまうという問題があった。また、ソルダーレジストの開口が小さくなることにより、基板側にクリームはんだを塗布した際に、実装パッド表面にクリームはんだが接触せず、リフロー・洗浄後にはんだバンプが形成されないという問題があった。 However, in recent years, with the increase in the density of components to be mounted, the bonding pitch between the components and the substrate on which the components are mounted has become narrower, and the occurrence of various problems has been a problem in the SMD design described above. For example, if the solder resist opening pitch is narrowed, cream solder may be partially connected when the solder is applied to the board side, and the solder collects on one side during reflow. There is a problem that the size of the solder bumps varies. In addition, since the solder resist opening is reduced, there is a problem that when cream solder is applied to the substrate side, the solder paste does not come into contact with the surface of the mounting pad and solder bumps are not formed after reflow / cleaning.
また、部品側のはんだ量が基板側のはんだ量よりも多い場合、表面張力で基板側のはんだを吸い上げてしまい、実装パッド表面とはんだとの接触面積が小さくなり、信頼性が不十分となってしまうということもあった。 Also, if the solder amount on the component side is larger than the solder amount on the board side, the solder on the board side is sucked up by the surface tension, and the contact area between the mounting pad surface and the solder becomes small, resulting in insufficient reliability. Sometimes it was.
一方、部品の実装には、部品側のはんだだけで実装する方法もあるが、SMD設計で開口部が狭くなることによって、部品側のはんだを基板の実装パッド表面に接触させることができず、部品を実装できないという問題が生じることがあった。 On the other hand, there is a method for mounting the component only with the solder on the component side. However, the opening on the SMD design is narrowed, so that the solder on the component side cannot be brought into contact with the mounting pad surface of the substrate. There was a problem that parts could not be mounted.
そこで、接続パッドを幅広とし、配線を幅狭とすることにより、接続パッドと部品との接合を確実に行うことができるフリップチップ実装基板が提案されている(特許文献1参照)。特許文献1の発明は、かかる構成とすることにより、半田粉が溶融した際に、幅広となっている接続パッドに半田が集まり、接続パッド表面に所望の半田瘤を形成することができ、実装パッドと部品との接合を確実に行うことができるというものである。 In view of this, a flip chip mounting substrate has been proposed in which the connection pad and the component can be reliably bonded by making the connection pad wide and the wiring narrow (see Patent Document 1). The invention of Patent Document 1 has such a configuration, so that when solder powder is melted, the solder collects on the wide connection pad, and a desired solder bump can be formed on the surface of the connection pad. The pad and the component can be reliably bonded.
しかしながら、特許文献1では、微細な配線形成が必要であるため、基板のコストが高くなってしまうという問題があった。 However, in Patent Document 1, since fine wiring formation is necessary, there is a problem that the cost of the substrate becomes high.
本発明は、上述した事情に鑑み、低コスト且つ部品の実装信頼性に優れたはんだ実装基板及びその製造方法並びに半導体装置を提供することを目的とする。 In view of the circumstances described above, an object of the present invention is to provide a solder mounting board that is low in cost and excellent in component mounting reliability, a method for manufacturing the same, and a semiconductor device.
上記課題を解決する本発明の態様は、部品をはんだを介して実装するはんだ実装基板の製造方法であって、前記はんだ実装基板は、銅を含む銅系金属層を備える配線及びはんだ実装部を少なくとも一方面に複数備え、前記配線及び前記はんだ実装部の前記銅系金属層が露出した領域に、銅と反応する官能基を少なくとも一つを有する有機化合物を反応させることにより、前記有機化合物からなる有機皮膜を形成する工程と、前記有機皮膜が形成されたはんだ実装部の該有機皮膜の一部を除去して開口を設けて、前記銅系金属層の一部を露出させる工程と、を具備することを特徴とするはんだ実装基板の製造方法にある。 An aspect of the present invention that solves the above-described problem is a method for manufacturing a solder mounting board in which components are mounted via solder, and the solder mounting board includes a wiring and a solder mounting portion including a copper-based metal layer containing copper. By providing an organic compound having at least one functional group that reacts with copper to a region where the copper-based metal layer of the wiring and the solder mounting portion is exposed at least on one surface, the organic compound is reacted. Forming an organic film, and removing a part of the organic film from the solder mounting portion on which the organic film is formed to provide an opening to expose a part of the copper-based metal layer. It is in the manufacturing method of the solder mounting board | substrate characterized by comprising.
かかる態様では、有機化合物の官能基と銅系金属層の銅とを反応させることで、銅系金属層の露出表面のみに、絶縁性の薄い有機皮膜を選択的に形成することができる。絶縁性の薄い有機皮膜によりはんだ実装部を覆うことにより、隣り合うはんだ実装部の短絡やはんだ実装部と配線との短絡を抑制することができる。また、薄い有機皮膜に設けた開口により、銅系金属層のはんだを設ける領域のみを露出させることにより、所望の領域のみにはんだを設けることができ、はんだの濡れ広がりを抑制することができる。さらに、有機皮膜は非常に薄く形成されるため、狭ピッチではんだ実装部を設ける場合等に開口が小さくなっても、はんだ実装部と、実装部品側に設けられたはんだやはんだ材料とを確実に接触させることができる。したがって、部品の実装信頼性に優れたはんだ実装基板とすることができる。 In such an aspect, by reacting the functional group of the organic compound with copper of the copper-based metal layer, an insulating thin organic film can be selectively formed only on the exposed surface of the copper-based metal layer. By covering the solder mounting portion with an insulating thin organic film, a short circuit between adjacent solder mounting portions and a short circuit between the solder mounting portion and the wiring can be suppressed. Moreover, by exposing only the area | region which provides the solder of a copper-type metal layer by the opening provided in the thin organic membrane | film | coat, solder can be provided only in a desired area | region and it can suppress the wetting spread of a solder. In addition, since the organic film is formed very thin, the solder mounting part and the solder and solder material provided on the mounting component side can be securely connected even if the opening becomes small, such as when the solder mounting part is provided at a narrow pitch. Can be contacted. Therefore, it can be set as the solder mounting board | substrate excellent in the mounting reliability of components.
ここで、前記有機皮膜を形成する工程前に、前記有機皮膜が形成されない領域の前記銅系金属層は、前記有機化合物と反応しない金属層又は絶縁層により覆うのが好ましい。これによれば、配線及びはんだ実装部の銅系金属層が露出した領域のみに、有機皮膜を選択的に形成させることができる。 Here, before the step of forming the organic film, the copper-based metal layer in a region where the organic film is not formed is preferably covered with a metal layer or an insulating layer that does not react with the organic compound. According to this, the organic film can be selectively formed only in the region where the copper-based metal layer of the wiring and the solder mounting portion is exposed.
前記有機化合物は、チオール基、アミノ基、アミド基、イミダゾール基、トリアゾール基、オキサゾール基、及びチアゾール基からなる群から選択される少なくとも一つの官能基を有し、銅系金属層とのみ反応するものであるのが好ましい。 The organic compound has at least one functional group selected from the group consisting of a thiol group, an amino group, an amide group, an imidazole group, a triazole group, an oxazole group, and a thiazole group, and reacts only with a copper-based metal layer. It is preferable.
前記有機化合物が、トリアジンチオール、トリアジンチオール誘導体、フォスファゼンのチオール誘導体、ビフェニルのチオール誘導体、ナフタレンのチオール誘導体、アントラセンのチオール誘導体、イミダゾール誘導体、又はトリアゾール誘導体であるのが好ましい。 The organic compound is preferably a triazine thiol, a triazine thiol derivative, a phosphazene thiol derivative, a biphenyl thiol derivative, a naphthalene thiol derivative, an anthracene thiol derivative, an imidazole derivative, or a triazole derivative.
また、前記有機皮膜は膜厚が1Å以上1000Å以下であるのが好ましい。本発明によれば、有機皮膜の膜厚が非常に薄いため、はんだ実装部と、実装部品側に設けられたはんだやはんだ材料とを確実に接触させることができ、実装信頼性に優れたはんだ実装基板とすることができる。 The organic film preferably has a thickness of 1 to 1000 mm. According to the present invention, since the film thickness of the organic film is very thin, the solder mounting portion can be reliably brought into contact with the solder or solder material provided on the mounting component side, and the solder having excellent mounting reliability. It can be a mounting substrate.
本発明の好適な実施態様としては、隣り合う前記開口により露出させた銅系金属層間の距離が100μm以下であるものが挙げられる。本発明によれば、はんだ実装部のピッチを狭くしても、実装信頼性に優れたはんだ実装基板とすることができる。 As a preferred embodiment of the present invention, there may be mentioned one in which the distance between the copper-based metal layers exposed by the adjacent openings is 100 μm or less. According to the present invention, it is possible to provide a solder mounting board with excellent mounting reliability even if the pitch of the solder mounting portions is narrowed.
さらに、前記有機皮膜の開口により露出させた前記銅系金属層の表面に、はんだバンプを設ける工程を具備していてもよい。 Furthermore, you may comprise the process of providing a solder bump in the surface of the said copper-type metal layer exposed by opening of the said organic membrane | film | coat.
前記有機皮膜の除去はレーザー加工により行うのが好ましい。これによれば、有機皮膜に容易に所望の形状の開口を高精度に形成することができる。 The removal of the organic film is preferably performed by laser processing. According to this, an opening of a desired shape can be easily formed with high accuracy in the organic film.
さらに、前記有機皮膜の開口により露出させた前記銅系金属層の表面に、はんだバンプを設ける工程を具備していてもよい。 Furthermore, you may comprise the process of providing a solder bump in the surface of the said copper-type metal layer exposed by opening of the said organic membrane | film | coat.
本発明の他の態様は、部品をはんだを介して実装するはんだ実装基板であって、少なくとも一方面に設けられ且つ銅を含む銅系金属層を備える配線及びはんだ実装部と、前記配線及び前記はんだ実装部の銅系金属層表面を覆う有機皮膜と、を備え、前記有機皮膜は、銅と反応する官能基を少なくとも一つを有する有機化合物から形成されたものであり、前記はんだ実装部を覆う前記有機皮膜には、前記銅系金属層の一部を露出させる開口部が設けられていることを特徴とするはんだ実装基板にある。 Another aspect of the present invention is a solder mounting board on which a component is mounted via solder, and includes a wiring and a solder mounting portion provided on at least one surface and including a copper-based metal layer containing copper, the wiring, and the wiring An organic coating covering the surface of the copper-based metal layer of the solder mounting portion, and the organic coating is formed from an organic compound having at least one functional group that reacts with copper, and the solder mounting portion In the solder mounting substrate, the organic film to be covered is provided with an opening for exposing a part of the copper-based metal layer.
かかる態様では、絶縁性の薄い有機皮膜により銅系金属層を覆うことにより、隣り合うはんだ実装部の短絡やはんだ実装部と配線との短絡を抑制することができる。また、開口により銅系金属層のはんだを設ける領域のみを露出させることにより、所望の領域にはんだを設けることができ、はんだの濡れ広がりを抑制することができる。さらに、有機皮膜は非常に薄く形成されるため、狭ピッチではんだ実装部を設ける場合等に開口が小さくなっても、はんだ実装部と、実装部品側に設けられたはんだやはんだ材料とを確実に接触させることができる。したがって、部品の実装信頼性に優れたはんだ実装基板とすることができる。 In this aspect, by covering the copper-based metal layer with an insulating thin organic film, it is possible to suppress a short circuit between adjacent solder mounting parts and a short circuit between the solder mounting part and the wiring. Moreover, by exposing only the region of the copper-based metal layer where the solder is provided through the opening, the solder can be provided in a desired region, and the spread of the solder can be suppressed. In addition, since the organic film is formed very thin, the solder mounting part and the solder and solder material provided on the mounting component side can be securely connected even if the opening becomes small, such as when the solder mounting part is provided at a narrow pitch. Can be contacted. Therefore, it can be set as the solder mounting board | substrate excellent in the mounting reliability of components.
本発明の好適な実施態様としては、前記有機皮膜が形成されない領域の前記銅系金属層は、前記有機化合物と反応しない金属層又は絶縁層により覆われているものが挙げられる。 As a preferred embodiment of the present invention, the copper-based metal layer in a region where the organic film is not formed is covered with a metal layer or an insulating layer that does not react with the organic compound.
前記開口により露出した銅系金属層の表面に、はんだバンプが設けられていてもよい。 Solder bumps may be provided on the surface of the copper-based metal layer exposed through the openings.
また、本発明の他の態様は、上記のはんだ実装基板の前記開口により露出した銅系金属層表面に、前記部品がはんだを介して実装されていることを特徴とする半導体装置にある。 Another aspect of the present invention is a semiconductor device characterized in that the component is mounted on the surface of the copper-based metal layer exposed through the opening of the solder mounting board via solder.
かかる態様によれば、部品の実装信頼性に優れた半導体装置とすることができる。 According to this aspect, a semiconductor device having excellent component mounting reliability can be obtained.
(実施形態1)
図1は、本発明の実施形態1に係るはんだ実装基板の要部上面視平面図及びそのA−A’線断面図である。
(Embodiment 1)
1A and 1B are a top plan view and a sectional view taken along line AA ′ of a main part of a solder mounting board according to Embodiment 1 of the present invention.
図1に示すように、本実施形態のはんだ実装基板100は、少なくとも一方面が絶縁材料からなる実装基板本体10からなり、この実装基板本体10の一方面(以下、上面ともいう)側には、銅を含む銅系金属層20からなる実装パッド21及び配線22が複数設けられている。この実装パッド21と配線22は連続的に設けられており、配線22は、実装基板本体10上面の図示しない領域に設けられる導体回路に電気的に接続されている。なお、ここでいう実装パッド21は、請求項の「はんだ実装部」に対応する。
As shown in FIG. 1, the
そして、この銅系金属層20の後述する絶縁層40で覆われていない領域は、有機皮膜30により覆われており、実装パッド21を覆う有機皮膜30には、銅系金属層20の一部を露出させる開口31が設けられている。すなわち、本実施形態では、配線22及び実装パッド21を構成する銅系金属層20は、部品を実装する実装領域外を絶縁層40で覆っており、部品を実装する実装領域(部品の実装領域)のみが有機皮膜30により覆われている。なお、「部品の実装領域」とは、部品と実装パッド21との接合部分を指すのではなく、部品に相対向する領域のことを指す。
And the area | region which is not covered with the insulating
ここで、有機皮膜30は、銅と反応する官能基を少なくとも一つを有する有機化合物から形成されたものであり、絶縁性である。この有機皮膜30は、有機化合物が銅系金属層20の銅と反応することにより銅系金属層20表面に形成されている。より具体的には、有機化合物の銅と反応する官能基と銅系金属層20の銅とが化学結合することにより、銅系金属層20の表面に有機化合物からなる有機皮膜30が形成されている。したがって、銅系金属層20と有機皮膜30とは強固に結合しており、銅系金属層20から有機皮膜30が剥離することがない。
Here, the
言い換えれば、銅と反応する官能基を少なくとも一つを有する有機化合物は、他の金属成分や絶縁材料等と反応することなく、銅のみと反応するという反応選択性を有する。この有機化合物を、実装基板本体10上面の露出した銅系金属層20のみと反応させることにより、露出していた銅系金属層20のみを覆う有機皮膜30を形成している。
In other words, an organic compound having at least one functional group that reacts with copper has a reaction selectivity of reacting only with copper without reacting with other metal components or insulating materials. By reacting this organic compound only with the exposed copper-based
上述したように、露出していた銅系金属層20が、絶縁性で且つ薄い有機皮膜30により覆われていることにより、銅系金属層20の側面にはんだが形成されることがなく、隣り合う実装パッド21で短絡が生じたり、実装パッド21と配線22とで短絡が生じたりするのを抑制することができる。
As described above, the exposed copper-based
ここで、銅と反応する官能基を少なくとも一つを有する有機化合物とは、銅と選択的に反応する有機化合物を指し、絶縁性を有し且つはんだ材料と付着しないものである。有機皮膜30を構成する有機化合物が実装基板本体10の表面に設けられた銅系金属層20の銅とのみ選択的に反応するように、実装基板本体10の表面には、銅系金属層20以外には有機化合物と反応する可能性のある材料を表面に備える部材は設けないようにする。例えば、有機化合物がチオール基を有する場合は、実装基板本体10の表面にはニッケル、パラジウム等を表面に備える部材は設けないようにする。
Here, the organic compound having at least one functional group that reacts with copper refers to an organic compound that selectively reacts with copper, has an insulating property, and does not adhere to a solder material. The surface of the mounting substrate
銅と反応する官能基としては、チオール基、アミノ基、アミド基、イミダゾール基、トリアゾール基、オキサゾール基、及びチアゾール基等が挙げられる。 Examples of functional groups that react with copper include thiol groups, amino groups, amide groups, imidazole groups, triazole groups, oxazole groups, and thiazole groups.
また、有機化合物は、チオール基、アミノ基、アミド基、イミダゾール基、トリアゾール基、オキサゾール基、及びチアゾール基からなる群から選択される少なくとも一つの官能基を有し、銅系金属層とのみ反応するものであるのが好ましい。ここで、「銅系金属層とのみ反応する」とは、はんだ実装基板100上の銅系金属層20とのみと反応し、はんだ実装基板100上のそれ以外の材料とは反応しないことを指す。すなわち、有機化合物は、銅と選択的に反応するものであるのが好ましい。
The organic compound has at least one functional group selected from the group consisting of a thiol group, an amino group, an amide group, an imidazole group, a triazole group, an oxazole group, and a thiazole group, and reacts only with the copper-based metal layer. It is preferable that Here, “reacts only with the copper-based metal layer” means that it reacts only with the copper-based
さらに、上記有機化合物は、銅と反応することにより非水溶性の化合物を生成するものであるのが好ましい。このような有機化合物から構成される有機皮膜30は、非水溶性となることにより、水洗等により変質等する虞がないものとなるためである。なお、プラズマ洗浄等の非水系の銅表面処理をする場合は、有機化合物は銅と反応することにより水溶性の化合物を生成するものであってもよい。
Furthermore, the organic compound is preferably one that generates a water-insoluble compound by reacting with copper. This is because the
また、有機化合物としては、耐熱性のあるものが好ましい。ここでいう耐熱性とは、はんだを溶融時の加熱温度(例えば、150〜270℃)に対して耐性があるものを指す。 Moreover, as an organic compound, what has heat resistance is preferable. Here, the heat resistance refers to a material having resistance to a heating temperature (for example, 150 to 270 ° C.) at the time of melting the solder.
有機化合物は、チオール基を有するものであるのが好ましく、例えば、ナフタレンのチオール誘導体やアントラセンのチオール誘導体等の縮合環のチオール誘導体;ビフェニルのチオール誘導体;トリアジンチオール、トリアジンチオール誘導体、フォスファゼンのチオール誘導体等の複素環化合物のチオール誘導体;イミダゾール誘導体、トリアゾール誘導体が挙げられる。 The organic compound preferably has a thiol group. For example, a thiol derivative of a condensed ring such as a thiol derivative of naphthalene or a thiol derivative of anthracene; a thiol derivative of biphenyl; a thiol derivative of triazine thiol, a triazine thiol derivative, or a phosphazene Thiol derivatives of heterocyclic compounds such as imidazole derivatives and triazole derivatives.
耐熱性のあるトリアジンチオール誘導体としては、1,3,5−トリアジン−2,4,6−トリチオール(F)、6−アニリノ−1,3,5−トリアジン−2,4−ジチオール(AF)、6−ジブチルアミノ−1,3,5−トリアジン−2,4−ジチオール(DB)、6−ジアリルアミノ−1,3,5−トリアジン−2,4−ジチオール(DA)、6−ジチオクチルアミノ−1,3,5−トリアジン−2,4−ジチオール(DO)、6−ジラウリルアミノ−1,3,5−トリアジン−2,4−ジチオール(DL)、6−ステアリルアミノ−1,3,5−トリアジン−2,4−ジチオール(ST)、6−オレイルアミノ−1,3,5−トリアジン−2,4−ジチオール(DL)等が挙げられる。 Examples of heat-resistant triazine thiol derivatives include 1,3,5-triazine-2,4,6-trithiol (F), 6-anilino-1,3,5-triazine-2,4-dithiol (AF), 6-dibutylamino-1,3,5-triazine-2,4-dithiol (DB), 6-diallylamino-1,3,5-triazine-2,4-dithiol (DA), 6-dithiooctylamino- 1,3,5-triazine-2,4-dithiol (DO), 6-dilaurylamino-1,3,5-triazine-2,4-dithiol (DL), 6-stearylamino-1,3,5 -Triazine-2,4-dithiol (ST), 6-oleylamino-1,3,5-triazine-2,4-dithiol (DL), etc. are mentioned.
耐熱性のあるフォスファゼンのチオール誘導体としては、上記トリアジン化合物のトリアジン骨格をフォスファゼン骨格に変えたものが挙げられる。 Examples of the heat-resistant phosphazene thiol derivative include those obtained by changing the triazine skeleton of the triazine compound to a phosphazene skeleton.
ビフェニルのチオール誘導体としては、4,4‘−ジチオビフェニル、3,4,3'、4’−テトラチオビフェニル等が挙げられる。 Examples of the thiol derivative of biphenyl include 4,4′-dithiobiphenyl, 3,4,3 ′, 4′-tetrathiobiphenyl, and the like.
耐熱性のある縮合環化合物のチオール誘導体としては、2,6−ジチオナフタレン等が挙げられる。 Examples of the thiol derivative of the heat-resistant fused ring compound include 2,6-dithionaphthalene.
また、他の有機化合物としては、ベンゾトリアゾール、クロロベンゾトリアゾール等のトリアゾール誘導体;アルキルイミダゾール、アルキルベンズイミダゾール等のイミダゾール誘導体が挙げられる。また、有機化合物としてイミダゾール誘導体やトリアゾール誘導体を用いる場合は、これらを加熱処理により銅と反応させることにより、耐酸性を高めた有機皮膜30とすることができる。
Other organic compounds include triazole derivatives such as benzotriazole and chlorobenzotriazole; imidazole derivatives such as alkyl imidazole and alkylbenzimidazole. Moreover, when using an imidazole derivative and a triazole derivative as an organic compound, it can be set as the organic membrane | film |
本実施形態では、従来のSMD設計のように、実装パッドを覆うように絶縁層を設けるのではなく、実装基板本体10の部品の実装領域の周縁部に絶縁層40が設けられている。実装パッド21をNSMD設計とすることができることにより、絶縁層40のアライメント精度を緩和でき、狭ピッチに対応可能となるだけではなく、低コストで製造できるものとなっている。
In the present embodiment, an insulating
また、有機皮膜30に設けられる開口31は、実装パッド21の表面の一部を露出させるように設けられている。言い換えれば、開口31は、実装パッド21を覆う有機皮膜30に設けられる貫通孔である。かかる開口31により、実装パッド21の銅系金属層20の上面(部品の実装面)は一部が露出している。
The
この開口31により露出した実装パッド21は、はんだを設ける部分となる。すなわち、本発明では、実装パッド21の表面を有機皮膜30で覆い、はんだを設ける領域のみに開口31を形成して実装パッド21の一部を露出させている。これにより、実装パッド21上面にはんだを形成する際に、実装パッド21の露出部分のみにはんだを設けることができる。このように、所望の領域のみにはんだを設けることができることにより、はんだの濡れ広がりを抑制することができる。
The mounting
さらに、有機皮膜30の厚さは、通常のSMD設計で実装パッドの開口部以外の部分に設けられるような膜厚5μm以上のソルダーレジスト層と比較して、非常に薄い。有機皮膜30の厚さは、例えば、1〜1000Åとすることができ、5〜500Åの範囲内とするのが好ましい。有機皮膜30の厚さが非常に薄いため、実装パッド21の露出面積、すなわち、有機皮膜30の開口面積が小さくなっても、実装パッド21表面にクリームはんだを塗布する際や実装部品側に設けられたはんだバンプを接触させる際に、はんだ実装部とクリームはんだや実装部品側に設けられたはんだとを確実に接触させることができる。したがって、はんだ実装基板100は、実装パッド21にリフローによりはんだバンプを形成する際にはんだバンプを確実に形成することができ、また、部品を実装する際には確実に部品を実装させることができる。なお、有機皮膜30の厚さが1Å未満となると、銅系金属層20表面に均一な有機皮膜30を確保することができなくなる虞があり、また、1000Åより厚くなると、有機皮膜の除去を行なう際、例えば、レーザー加工による熱により開口縁部の有機皮膜が劣化する虞がある。
Furthermore, the thickness of the
なお、有機皮膜30の開口31の形状や面積は特に限定されず、実装パッド21に設けるはんだの量等にあわせて適宜変更すればよい。本実施形態では、開口31は、図1に示すように円形とした。
The shape and area of the
銅系金属層20は、銅を含むものであればよく、銅と他の金属との合金でもよいが、銅を主成分とするものが好ましく、銅からなるのが特に好ましい。有機皮膜30を構成する有機化合物との反応性に優れ、確実に有機皮膜30が形成されるためである。また、銅は、実装基板本体10との高い密着性が得られやすく、また、他の金属と比較してコストが低いという面からも好ましい。
The copper-based
この実装パッド21の厚さは、例えば、1〜30μm、好ましくは10〜15μmである。また、開口により露出させた銅系金属層間の距離、すなわち、隣り合う開口31の距離は、200μm以下とすることができ、例えば、100μm以下とすることができる。ここで、隣り合う開口31の距離とは、一の実装パッド21の開口31から他の実装パッド21の開口31までの距離をいう。本発明によれば、隣り合う開口31の距離を狭くすることができる。言い換えれば、本発明にかかるはんだ実装基板は、はんだのピッチを狭くしても、短絡の虞のないものである。
The thickness of the mounting
実装基板本体10は、少なくとも一方面(少なくとも実装面側)が絶縁材料からなるものであればよく、はんだ実装基板として従来より公知のものを用いることができる。実装基板本体10としては、例えば、プラスチック基板、ポリイミド等からなるフレキシブル基板、セラミックス基板、シリコン基板等を挙げることができる。また、実装基板本体10は、実装パッド21を設ける面が絶縁材料からなるものであれば、例えば、導体と絶縁体とが積層された多層構造からなるものであってもよい。
The mounting substrate
また、絶縁層40としては、公知のソルダーレジスト層、カバーレイ等を挙げることができる。銅系金属層20の部品の実装領域外を絶縁層40で覆うことにより、部品の実装領域外の図示しない導体回路を保護することができ、信頼性に優れたはんだ実装基板100とすることができる。
Moreover, as the insulating
本実施形態にかかるはんだ実装基板100は、はんだを介して部品を実装することができるものである。はんだとして用いることができる金属は、錫を含むものであれば特に限定されないが、例えば、SnCu、SAC(Sn−Ag−Cu系金属)、SnBi等の部品の実装に広く用いられるはんだ材料を用いることができる。また、これらのはんだ材料は他の合金元素を含んでいてもよい。
The
本発明に係るはんだ実装基板100は、有機化合物の銅と反応する官能基と銅系金属層20の銅とを反応させることで、銅系金属層20の絶縁層40で覆われていない領域のみに(本実施形態では、実装パッド21表面及び配線22の絶縁層40で覆われていない表面のみに)、選択的に絶縁性の薄い有機皮膜30を形成したものである。絶縁性の薄い有機皮膜30により実装パッド21を覆うことにより、隣り合う実装パッド21の短絡や実装パッド21と配線22との短絡を抑制することができる。
In the
また、有機皮膜30は、ソルダーレジスト層と比較して非常に薄く形成することができる。これにより、実装パッド21の露出面積、すなわち、有機皮膜30の開口31の開口面積を非常に小さくしても、実装パッド21の露出表面にはんだ材料やはんだバンプを確実に接触させることができる。したがって、従来のSMD設計のように、実装パッド21にはんだ材料を塗布した際に実装パッド21とはんだ材料との接触不良により、はんだの未形成が生じる虞がなく、また、部品側に設けられるはんだを実装パッド21の表面に接触させることができずに接合不良が生じるという虞もない。さらに、隣接する実装パッド21の間に設けられるソルダーレジスト上ではんだ材料が繋がってしまうということもないため、実装パッド21毎のはんだの大きさにばらつきが生じることもなく、各実装パッド21に均一な大きさのはんだを確実に成形することができる。したがって、部品の実装信頼性に優れたはんだ実装基板とすることができる。
Moreover, the
本発明のはんだ実装基板100は、有機皮膜30の厚さが非常に薄いため、特に、狭ピッチではんだを設ける場合にも有効なものである。
The
本発明に係るはんだ実装基板100は、はんだを介して部品を実装するはんだ実装基板であり、部品としては、LSI、WLP等の電子部品を挙げることができる。
The
以下、本発明の一実施形態に係るはんだ実装基板の製造方法を説明する。図2は、はんだ実装基板の製造方法を示す要部上面視平面図及びそのA−A’線断面図である。 Hereinafter, a method for manufacturing a solder mounting board according to an embodiment of the present invention will be described. 2A and 2B are a top plan view and a cross-sectional view taken along the line A-A ′ showing a main part of the method for manufacturing a solder mounting board.
まず、図2(a)に示すように、銅を含む銅系金属層20からなる実装パッド21及び配線22が設けられる実装基板本体10において、実装基板本体10の部品の実装領域外を覆うように絶縁層40を設ける。すなわち、部品の実装領域には絶縁層40を設けず、部品の実装領域を囲むように絶縁層40を設ける。これにより、部品の実装領域外の配線22及び図示しない他の回路パターン等は絶縁層40により覆われる。絶縁層40の製造方法は特に限定されないが、例えば、印刷・露光現像等公知の方法により形成することができる。また、実装基板本体10に実装パッド21及び配線22を設ける方法は特に限定されず、例えば、実装基板本体10上に導体パターンを形成した後、所定形状にパターニングすることにより形成すればよい。なお、本実施形態では、導体パターンは厚さ15μmの銅からなるものとした。
First, as shown in FIG. 2A, in the mounting
次に、図2(b)に示すように、各実装パッド21及び露出した配線22の表面、すなわち、露出した銅系金属層20の表面に、有機皮膜30を形成する。
Next, as shown in FIG. 2B, an
有機皮膜30の形成方法は特に限定されないが、銅と反応する官能基を有する有機化合物の水溶液中または銅と反応する官能基を有する有機化合物の溶液中に浸漬する方法が挙げられる。より具体的には、トリアジンチオール、トリアジンチオール誘導体、フォスファゼンのチオール誘導体、ビフェニルのチオール誘導体、ナフタレンのチオール誘導体、アントラセンのチオール誘導体、イミダゾール誘導体、又はトリアゾール誘導体から選ばれる少なくとも1種の有機化合物を溶解させた溶液(例えば、アルカリ水溶液)を処理液とし、この処理液中に銅系金属層20を形成したはんだ実装基板本体10を浸漬する。ここで、処理液中の上記トリアジンチオール等の濃度は、特に限定されないが、例えば、0.01〜1wt%とするのが好ましい。
Although the formation method of the organic membrane | film |
その後、例えば、100〜150℃で5分〜60分加熱乾燥させる。これにより、有機化合物の銅と反応する官能基と、銅系金属層20の銅とが化学反応して、銅系金属層20の表面に有機皮膜30が形成される。電着させる場合は、その銅系金属層20を陽極とし、不活性金属あるいはカーボンを陰極として、陽極、陰極間に所定の電圧を印加して、銅系金属層20表面の少なくともその一部にトリアジンチオール、トリアジンチオール誘導体、フォスファゼンのチオール誘導体、ビフェニルのチオール誘導体、ナフタレンのチオール誘導体、アントラセンのチオール誘導体、イミダゾール誘導体、又はトリアゾール誘導体等を析出(電着)させる。また、さらに電圧を印加してこれらを積層させて肥厚化させてもよい。
Then, for example, it is heated and dried at 100 to 150 ° C. for 5 to 60 minutes. Thereby, the functional group that reacts with copper of the organic compound and the copper of the copper-based
次に、図2(c)に示すように、実装パッド21を覆う有機皮膜30に開口31を形成して、実装パッド21の表面の一部を露出させる。開口31の形成方法としては、例えば、レーザー加工、エッチング等が挙げられるが、レーザー加工が好ましい。容易に高精度で開口31を形成することができるためである。実装パッド21のピッチが狭い場合に特に有効である。ここで、レーザー加工としては、例えば、炭酸ガスレーザー加工、紫外線レーザー加工、エキシマレーザー加工等が挙げられるが、紫外線レーザー加工をするのが好ましい。なお、エッチングにより開口31を形成する場合は、所定形状に形成したレジストを介してエッチングすればよい。
Next, as shown in FIG. 2C, an
本発明のはんだ実装基板の製造方法によれば、有機皮膜30を構成する有機化合物が銅系金属層20の銅と化学結合することにより、銅系金属層20の表面のみに有機皮膜30を選択的に設けることができる。本実施形態では、実装パッド21の表面及び銅系金属層20が露出した配線22の一部に有機皮膜30が選択的に設けられる。したがって、例えば、金からなるボンディングワイヤを接続する導電パッド等が実装基板本体10の表面に形成されていたとしても、かかる導電パッドの表面には有機皮膜30は形成されることなく、銅を含む銅系金属層20の表面のみに有機皮膜30が形成される。なお、銅を含む銅系金属層が他にも存在する場合は、予めソルダーレジスト層などの絶縁材や、銅を含まないで所定の有機化合物とは反応しない金属層等、例えば、金により覆えばよい。
According to the method for manufacturing a solder mounting substrate of the present invention, the organic compound constituting the
また、本発明のはんだ実装基板の製造方法によれば、はんだを設ける領域のみに開口31を設ければよく、実装パッド21の形状や実装パッド21のピッチに左右されることなく、はんだを確実に実装パッド21の表面に設けることができる。さらに、従来のSMD設計のようにはんだ実装部を覆う必要がなく、部品の実装領域外の銅系金属層だけを有機化合物と反応しない金属層又は絶縁層により覆えばよい。したがって、有機化合物と反応しない金属層又は絶縁層のアライメント精度等を緩和することができ、また、はんだ実装部の開口をより狭ピッチとしても実装信頼性に優れたはんだ実装基板とすることができる。これにより、はんだ実装基板100の設計の自由度が広がる。
In addition, according to the method for manufacturing a solder mounting board of the present invention, it is only necessary to provide the
また、本実施形態では、レーザー加工により開口31を形成していることにより、狭いピッチの実装パッド21上であっても、所望の大きさ・形状の開口31を形成することができる。なお、本実施形態では、有機皮膜30の開口31の大きさ・形状を均一として各実装パッド21の露出面積・形状を均一なものとしたが、勿論、用途に合わせて容易に開口部の設計を変更することができる。
In the present embodiment, since the
本実施形態のはんだ実装基板100は、はんだを介して部品を実装することができる。図3は、本実施形態のはんだ実装基板100に、はんだを介して部品を実装した半導体装置の製造方法を示す断面図である。
The
図3(a)に示すように、部品200をフェイスダウンすることにより、部品200に設けられたはんだバンプ210をはんだ実装基板100の開口31により露出した実装パッド21表面に当接させた後、はんだバンプ210を溶融させて、洗浄することにより、はんだと実装パッド21表面とが固着して、図3(b)に示すように、実装基板本体10に部品200を実装することができる。この際、有機皮膜30が薄いためはんだバンプ210と実装パッド21とが確実に密着する。
As shown in FIG. 3A, by causing the
その後、図3(c)に示すように、部品200と実装基板本体10との間にアンダーフィルレジン300を設けて、半導体装置400を形成した。このように、部品200と実装基板本体10との間にアンダーフィルレジン300を設けることにより、部品200と実装基板本体10との間に熱膨張差が生じても、はんだ接合が確実に行われているため接合部分の破損を抑制することができる。
Thereafter, as illustrated in FIG. 3C, the
(実施形態2)
図4は、実施形態2に係るはんだ実装基板の一部を示す要部上面視平面図及びそのA−A’線断面図である。実施形態1と同一作用を示す部分には同一符号を付して重複する説明は省略する。
(Embodiment 2)
4A and 4B are a top plan view and a cross-sectional view taken along line AA ′ showing a part of the solder mounting substrate according to the second embodiment. The same reference numerals are given to portions showing the same actions as those in the first embodiment, and redundant description is omitted.
図4に示すように、本実施形態のはんだ実装基板100Aは、開口31により露出した実装パッド21の表面上にはんだバンプ50が設けられている。
As shown in FIG. 4, the
このはんだバンプ50は、絶縁層40の上面よりも突出するように設けられている。はんだバンプ50の材料は、特に限定されず、例えば、SnCu、SAC、SnBi等の部品の実装に広く用いられるはんだ材料を用いることができる。また、これらのはんだ材料は他の合金元素を含んでいてもよい。このはんだバンプ50は、めっき、蒸着、又は印刷等によりはんだ材料を設け、リフローすることにより形成される。この際、有機皮膜が薄いため、クリームはんだは確実に実装パッド21と接触して形成される。
The
上述したように、実装基板100Aの実装パッド21の表面にはんだバンプ50を設け、このはんだバンプ50を介して部品を実装パッド21に実装させることができる。
As described above, the
以下、実施形態2に係るはんだ実装基板の製造方法を説明する。図5は、はんだ実装基板の製造方法を示す上面視平面図及びそのA−A’線断面図である。なお、有機皮膜30に開口31を形成する工程までは、実施形態1と同様であるので説明を省略する。
Hereinafter, a method for manufacturing a solder mounting board according to the second embodiment will be described. FIG. 5 is a top plan view showing a method for manufacturing a solder mounting board and a sectional view taken along line A-A ′. In addition, since it is the same as that of Embodiment 1 until the process of forming the
実施形態1と同様に有機皮膜30に開口31を形成して、実装パッド21の表面の一部を露出させた後、図5(a)に示すように、実装パッド21毎にクリームはんだ51を塗布する。クリームはんだ51を塗布する方法は特に限定されないが、はんだ印刷方法が好ましい。本実施形態では、シルクスクリーン印刷法により、実装基板本体10上の実装パッド21の露出部分に、クリームはんだ51を塗布した。この際、有機皮膜30が薄いのでクリームはんだ51と実装パッド21とが確実に密着する。
As in the first embodiment, after forming an
次に、図5(b)に示すように、クリームはんだ51を溶融させた後に洗浄することにより、有機皮膜30の開口31により露出した実装パッド21にはんだバンプ50が形成されたはんだ実装基板100Aとなる。このとき、有機皮膜30がレジスト膜として機能し、有機皮膜30が設けられていない部分、すなわち、実装パッド21の露出部分のみにはんだバンプ50が形成される。このはんだバンプ50は、クリームはんだ51が溶融時に表面張力により実装部側に突出した略半球状となることで、略半球状に形成される。
Next, as shown in FIG. 5B, the
本実施形態の製造方法では、各実装パッド21表面及び配線22の絶縁層40で覆われていない表面(絶縁層40で覆われていない領域の銅系金属層20)をはんだが付着しない材料からなる有機皮膜30で覆い、実装パッド21のはんだバンプ50を設ける部分のみ露出させていることにより、クリームはんだ51の印刷領域にずれが生じたとしても、隣り合う実装パッド21に設けたクリームはんだ51が接触するという虞がない。また、本実施形態では、配線22の絶縁層40で覆われていない表面も有機皮膜30で覆っていることにより、実装パッド21に設けられるはんだと配線22が接触して短絡するという虞もない。
In the manufacturing method of the present embodiment, the surface of each mounting
また、有機皮膜30は実装パッド21上に薄く成膜することができるため、従来のSMD設計のように、厚さ5μm以上のソルダーレジスト層により実装パッド21の外周を覆うことにより生じる不具合、例えば、実装パッド21にはんだバンプ50が形成されないといった問題が生じる虞もない。すなわち、実装パッド21の露出面積、すなわち、開口31の開口面積を小さくしたとしても、クリームはんだ51が実装パッド21の表面に接触しないという事態が生じる虞もないため、はんだの形成不良等を抑制することができる。
In addition, since the
また、絶縁層40を実装パッド21の周縁部に設けたNSMD設計とすることにより、アライメント精度を緩和することができ、狭ピッチで実装パッド21を形成することができ、また、コストを低減することができる。
Further, by adopting the NSMD design in which the insulating
本実施形態のはんだ実装基板100Aは、はんだを介して部品を実装することができる。図6は、本実施形態のはんだ実装基板100Aに、はんだを介して部品を実装した半導体装置の製造方法の一例を示す断面図である。
The
図6(a)に示すように、部品200をフェイスダウンすることにより、部品200に設けられたはんだバンプ210を実装基板本体10の実装パッド21上に設けたはんだバンプ50と当接させた後、溶融・洗浄をする。これにより、図6(b)に示すように、一体化したはんだバンプ50及びはんだバンプ210を介して、はんだ実装基板100Aに部品200を実装することができる。
As shown in FIG. 6A, after the
その後、図6(c)に示すように、部品200と実装基板本体10との間に、アンダーフィルレジン300を設けた。このように、部品200とはんだ実装基板100Aとの間にアンダーフィルレジン300を設けることにより、部品200と実装基板本体10との間に熱膨張差が生じても、接合部分の破損を抑制することができる。
Thereafter, as shown in FIG. 6C, an
また、本実施形態のはんだ実装基板100Aは、はんだを有さない部品もはんだバンプ50を介して実装することができる。なお、はんだを有さない部品を実装する場合は、はんだ実装基板100Aのはんだバンプ50は、絶縁層40の表面よりも比較的大きく突出しているのが好ましい。はんだを有さない部品を実装する場合について、比較的大きいはんだバンプ50Aを設けたはんだ実装基板100Bを例に挙げて説明する。図7は、はんだ実装基板100Bに、はんだを有さない部品をはんだ50Aを介して実装した半導体装置の製造方法を示す断面図である。
In addition, the
図7(a)に示すように、例えば、実装パッド21との接合部位に、ニッケル、チタン、クロム、銅、金、これらの積層体等からなる導体部220が設けられている部品200Aをフェイスダウンすることにより、部品200Aに設けられた導体部220を実装基板本体10の実装パッド21上に設けたはんだバンプ50Aと当接させた後、これらを溶融させて合金化し、洗浄する。これにより、導体部220とはんだバンプ50Aとを接合させることができ、図7(b)に示すように、はんだバンプ50Aを介して、はんだ実装基板100Bに部品200Aを実装することができる。
As shown in FIG. 7A, for example, a
その後、図7(c)に示すように、本実施形態では、部品200Aとはんだ実装基板100Bとの間にアンダーフィルレジン300を設けて、半導体装置400Bとした。
Thereafter, as shown in FIG. 7C, in the present embodiment, the
本実施形態のはんだ実装基板100Bは、非常に厚さの薄い有機皮膜30により実装パッド21が覆われ且つ開口31により一部が露出していることにより、部品200A側にはんだバンプが形成されていない場合でも、はんだ実装基板100Bの実装パッド21に設けたはんだバンプ50Aと部品200Aの導体部220とを接触させることができ、容易に部品200Aを実装することができる。
In the
ここで、部品200Aとしては、実装パッド21との接合部位に、導電性を備える導体部220が設けられているものを用いることができる。この導体部220は、上述したように、ニッケル、チタン、クロム、銅、金、これらの積層体等からなるものであり、銅、銅とニッケルと金の積層体、銅と金の積層体からなるのが好ましい。また、このときの導体部220の膜厚は非常に薄くてもよく、例えば、3.0〜10.0μm程度あればよい。
Here, as the
このように、本実施形態のはんだ実装基板100Bは、実装する部品200のコストも低減させることができる。
Thus, the
(他の実施形態)
以上、本発明の一実施形態について説明したが、本発明は、上述した実施形態に限定されるものではない。実施形態1及び2では、上面視円形の実装パッド21を用いて説明したが、実装パッド21の形状は限定されるものではなく、上面視が長方形や正方形であってもよく、狭ピッチで設けられる帯状体であってもよい。
(Other embodiments)
Although one embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment. In the first and second embodiments, the mounting
また、上述した実施形態では、実装パッド21及び配線22は、銅系金属層20からなるものとしたが、これに限定されるものではない。例えば、部品の実装領域内は、銅系金属層20の下に他の金属層を設けた積層体であってもよい。また、部品の実装領域外では、銅系金属層20の表面を他の金属層で覆った積層構造であってもよい。
In the above-described embodiment, the mounting
また、本実施形態では、実装パッド21はすべて有機皮膜30により覆うようにしたが、実装パッド21の一部を絶縁層40により覆うようにしてもよい。
In the present embodiment, all the mounting
配線22は、導体からなるものであればよく、実装パッド21とは異なる材料からなるものであってもよいが、製造面や実装基板100との密着性等の観点から同一材料からなるものとするのが好ましい。
The
また、はんだバンプ50を形成する前に、酸等により開口31により露出した実装パッド21表面を洗浄してもよい。例えば、実装基板本体10を硫酸に浸漬させることにより、露出した実装パッド21の表面の銅酸化物を除去してもよい。
Further, the surface of the mounting
また、本発明のはんだ実装基板は、チップスタック型のパッケージ構造を実装するのにも好適なものである。例えば、図8に示すように、第1チップ241と、第1チップ241上に設けられる第2チップ242を備えるパッケージ構造240は、第1チップ241をはんだバンプ50を介してはんだ実装基板100の実装パッド21に実装すればよい。そして、第2チップ242は、ワイヤーボンディング230により、実装基板本体10の部品の実装領域外に設けられた金からなる導電層25に接続すればよい。このはんだ実装基板100を用いることにより、デバイスを大幅に小型化することができる。なお、ここでは、導電層25は金からなるものとしたが、銅を含まない金属材料であればよい。図8に示す半導体装置400は、例えば、予め、実装領域以外の領域に設けられる銅系金属層20の表面にめっき等により銅を含まない導電層25を形成した後に、有機皮膜30を形成することにより容易に製造することができる。これは、有機皮膜30に選択性があるからであり、例えば、導電層25が金からなる場合、銅と反応する官能基を有する有機化合物の水溶液中又は銅と反応する官能基を有する有機溶剤溶液中に浸漬しても、導電層25の表面に有機皮膜30が形成されることはない。
The solder mounting substrate of the present invention is also suitable for mounting a chip stack type package structure. For example, as shown in FIG. 8, in a
また、本発明のはんだ実装基板は、部品200,200Aをはんだを介して実装することができるものであるが、勿論、有機皮膜30を設けていない他の領域に、受動部品などの他の部品を実装することもできる。図9〜図12を用いて部品200Aと共に他の部品を実装した半導体装置の製造方法について簡単に説明する。なお、図9〜10においては、説明のために平面図の構成要素の一部に模様を付している。
The solder mounting board of the present invention can mount the
図9(a)に示すように、実装基板本体10Cの上面に設けられた銅系金属層20のフレキシブルチップ(部品)のはんだ実装領域外を絶縁材料又は有機化合物と反応しない金属層により覆う。具体的には、まず、銅系金属層20のフレキシブルチップの実装領域及び受動部品の実装領域の周囲を絶縁層40により覆った後に、受動部品の実装領域の銅系金属層20の表面を銅を含まない導電層25により覆う。これにより、実装基板本体10Cの表面には、フレキシブルチップが実装される実装パッド21Cと、受動部品が実装される第2実装パッド26とが形成される。なお、導電層25は、銅を含まない金属材料からなるものであれば特に限定されないが、本実施形態では金からなるものとした。導電層25は、例えば、めっきにより形成することができる。
As shown in FIG. 9A, the outside of the solder mounting area of the flexible chip (component) of the copper-based
次に、図9(b)に示すように、銅系金属層20の露出表面、すなわち、実装パッド21Cの表面に、有機皮膜30を形成する。有機皮膜30の形成方法は、実施形態1と同様であるので説明を省略する。このとき、有機皮膜30を構成する有機化合物は、銅系金属層20の銅のみと反応するため、銅を含まない導電層25により覆われている実装パッド26の表面には有機皮膜30が形成されることがない。
Next, as shown in FIG. 9B, an
次に、図10(a)に示すように、実施形態2と同様の方法により、実装パッド21Cを覆う有機皮膜30に開口31を設ける。
Next, as shown in FIG. 10A, an
そして、図10(b)に示すように、露出した実装パッド21Cの表面にはんだバンプ50を形成して、はんだ実装基板100Cとする。
Then, as shown in FIG. 10B, solder bumps 50 are formed on the exposed surface of the mounting
次に、図11(a)に示すように、はんだ実装基板100Cの上面に設けられる第2実装パッド26に、導電層25の金を活性化させる活性樹脂27を塗布する。そして、図11(b)に示すように、受動部品250Aに設けられたはんだバンプ210を第2実装パッド26に当接させた後、溶融・洗浄することにより、図11(c)に示すように、はんだ実装基板100Cに受動部品250Aを実装する。
Next, as shown in FIG. 11A, an
次に、図12(a)に示すように、実装基板本体10の部品200Aの実装領域にアンダーフィルレジン300を塗布した後、図12(b)に示すように、部品200Aに設けられた導体部220Aと、はんだ実装基板100Cの実装パッド21Cに設けられたはんだバンプ50とを当接させて溶融させると共に、アンダーフィルレジン300を脱泡・硬化させることにより、はんだバンプ210及びはんだバンプ50が合金化し、はんだ実装基板100Cに部品200Aが実装される。
Next, as shown in FIG. 12A, after the
有機皮膜30を構成する有機化合物は、銅系金属層20の銅のみに選択的に反応するため、銅系金属層20の絶縁層40で覆われていない領域以外に有機皮膜30が形成されることがない。したがって、他に実装パッドを備えていても、銅系金属層20を金などの他の導電層により覆うことにより、有機皮膜30が形成されることがない。したがって、目的に応じた製品設計が容易となる。
Since the organic compound constituting the
なお、図9〜12では、実装パッド21Cの開口31の数は1つとしたが、勿論、部品に合わせて複数個設けてもよい。
9 to 12, the number of the
以下、実施例を示して本発明をさらに詳細に説明するが、本発明はこれらにより限定されるものではない。 EXAMPLES Hereinafter, although an Example is shown and this invention is demonstrated further in detail, this invention is not limited by these.
(実施例1)
銅からなる実装パッドが複数形成されたガラスクロス入りエポキシ樹脂からなる基板を、40℃のトリアジントリチオール0.5wt%のモノナトリウム塩水溶液に10分間浸漬した後、水で洗浄し、100℃で10分間乾燥することにより、実装パッド表面にトリアジンチオールからなる膜厚0.02μmの有機皮膜を形成した。
Example 1
A substrate made of epoxy resin with glass cloth on which a plurality of mounting pads made of copper were formed was immersed in a monosodium salt aqueous solution of 0.5 wt% triazine trithiol at 40 ° C. for 10 minutes, then washed with water, at 100 ° C. By drying for 10 minutes, an organic film having a thickness of 0.02 μm composed of triazine thiol was formed on the surface of the mounting pad.
次に、紫外線レーザーを用い、トリアジンチオールからなる有機皮膜に開口を形成した。 Next, an opening was formed in the organic film made of triazine thiol using an ultraviolet laser.
次に、基板を3wt%硫酸に浸漬し、開口部の銅酸化物を除去した。そして、開口により露出した実装パッドの表面にクリームはんだ印刷をし、270℃で10sec加熱してリフローを行い、その後洗浄を行った。これにより、開口部にはんだバンプを形成した実施例1のはんだ実装基板を形成した。 Next, the substrate was immersed in 3 wt% sulfuric acid to remove the copper oxide in the opening. Then, cream solder printing was performed on the surface of the mounting pad exposed through the opening, and reflow was performed by heating at 270 ° C. for 10 seconds, followed by cleaning. As a result, the solder mounting substrate of Example 1 in which the solder bumps were formed in the openings was formed.
(試験例1)
完成したはんだ実装基板を実態顕微鏡で倍率40倍で観察した。その結果、はんだバンプはレーザーによって開口された部分にのみ形成されており、銅からなる実装パッド表面に設けられた有機皮膜の表面には、はんだの付着は確認されなかった。
(Test Example 1)
The completed solder mounting board was observed at a magnification of 40 times with an actual microscope. As a result, the solder bump was formed only in the portion opened by the laser, and no adhesion of solder was confirmed on the surface of the organic film provided on the surface of the mounting pad made of copper.
(実施例2)
実施例1で製造したはんだ実装基板にLSIを実装させて、実施例2のはんだ実装基板とした。具体的には、LSIに設けられたはんだバンプと、開口部に設けられたはんだバンプとを当接し、270℃で10秒間加熱してリフローを行い、その後洗浄を行った。これにより、LSIに設けられたはんだと開口部に設けられたはんだとが合金化し、はんだ実装基板にLSIが実装された半導体装置を得た。
(Example 2)
An LSI was mounted on the solder mounting board manufactured in Example 1 to obtain the solder mounting board of Example 2. Specifically, the solder bump provided on the LSI and the solder bump provided on the opening were brought into contact with each other, heated at 270 ° C. for 10 seconds, reflowed, and then washed. As a result, the solder provided in the LSI and the solder provided in the opening are alloyed to obtain a semiconductor device in which the LSI is mounted on the solder mounting board.
10 実装基板本体
20 銅系金属層
21 実装パッド
22 配線
30 有機皮膜
31 開口
40 絶縁層
50,50A はんだバンプ
100,100A,100B,100C はんだ実装基板
200 部品
210 はんだバンプ
220 導体部
DESCRIPTION OF
Claims (12)
前記はんだ実装基板は、銅を含む銅系金属層を備える配線及びはんだ実装部を少なくとも一方面に複数備え、
前記配線及び前記はんだ実装部の前記銅系金属層が露出した領域に、銅と反応する官能基を少なくとも一つを有する有機化合物を反応させることにより、前記有機化合物からなる有機皮膜を形成する工程と、
前記有機皮膜が形成されたはんだ実装部の該有機皮膜の一部を除去して開口を設けて、前記銅系金属層の一部を露出させる工程と、
を具備することを特徴とするはんだ実装基板の製造方法。 A method for manufacturing a solder mounting board in which a component is mounted via solder,
The solder mounting substrate includes a plurality of wirings and solder mounting portions including a copper-based metal layer containing copper on at least one surface,
The process of forming the organic membrane which consists of the said organic compound by making the organic compound which has at least one functional group which reacts with copper react with the area | region where the said copper-type metal layer of the said wiring and the said solder mounting part is exposed When,
Removing a part of the organic film of the solder mounting portion on which the organic film is formed to provide an opening, and exposing a part of the copper-based metal layer;
A method for manufacturing a solder mounting board, comprising:
少なくとも一方面に設けられ且つ銅を含む銅系金属層を備える配線及びはんだ実装部と、
前記配線及び前記はんだ実装部の銅系金属層表面を覆う有機皮膜と、を備え、
前記有機皮膜は、銅と反応する官能基を少なくとも一つを有する有機化合物から形成されたものであり、
前記はんだ実装部を覆う前記有機皮膜には、前記銅系金属層の一部を露出させる開口部が設けられていることを特徴とするはんだ実装基板。 A solder mounting board for mounting components via solder,
A wiring and a solder mounting portion provided on at least one surface and including a copper-based metal layer containing copper;
An organic film covering the surface of the copper-based metal layer of the wiring and the solder mounting portion,
The organic film is formed from an organic compound having at least one functional group that reacts with copper,
An opening for exposing a portion of the copper-based metal layer is provided in the organic film covering the solder mounting portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168842A JP2013033836A (en) | 2011-08-01 | 2011-08-01 | Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168842A JP2013033836A (en) | 2011-08-01 | 2011-08-01 | Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013033836A true JP2013033836A (en) | 2013-02-14 |
Family
ID=47789474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011168842A Withdrawn JP2013033836A (en) | 2011-08-01 | 2011-08-01 | Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013033836A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017150060A1 (en) * | 2016-02-29 | 2017-09-08 | 株式会社フジクラ | Mounting structure and module |
-
2011
- 2011-08-01 JP JP2011168842A patent/JP2013033836A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017150060A1 (en) * | 2016-02-29 | 2017-09-08 | 株式会社フジクラ | Mounting structure and module |
US10763200B2 (en) | 2016-02-29 | 2020-09-01 | Fujikura Ltd. | Mounting structure and module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9530744B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100686677B1 (en) | Semiconductor device and manufacturing method thereof | |
KR101034161B1 (en) | Semiconductor package substrate | |
JP5085932B2 (en) | Mounted body and manufacturing method thereof | |
US20170125332A1 (en) | Integrated circuit package comprising surface capacitor and ground plane | |
JPH1116933A (en) | Manufacture of circuit board having metallic bump and semiconductor chip package using this circuit board | |
TW201503771A (en) | Wiring board | |
KR100705637B1 (en) | Flexible wiring base material and process for producing the same | |
TWI427720B (en) | Solder bump forming method | |
US7115496B2 (en) | Method for protecting the redistribution layer on wafers/chips | |
TW200935573A (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
US7545028B2 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
TWI771573B (en) | Wiring board, semiconductor device, and manufacturing method of wiring board | |
JP4932744B2 (en) | WIRING BOARD AND ITS MANUFACTURING METHOD, ELECTRONIC COMPONENT DEVICE AND ITS MANUFACTURING METHOD | |
JP2013033836A (en) | Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device | |
JP2008153696A (en) | Semiconductor package and manufacturing method therefor | |
JP2005150417A (en) | Substrate for semiconductor device, its manufacturing method, and semiconductor device | |
US8580611B2 (en) | Method for manufacturing wiring substrate | |
JP2018010931A (en) | Wiring board and manufacturing method of the same | |
TWI566648B (en) | Wiring board | |
JP2003229513A (en) | Substrate incorporating element and method of manufacturing the same | |
US7538021B2 (en) | Removing dry film resist residues using hydrolyzable membranes | |
JP4605176B2 (en) | Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package | |
JP4605177B2 (en) | Semiconductor mounting substrate | |
JP2008098210A (en) | Method for forming projected electrode, method for manufacturing semiconductor device, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |