JP2013033836A - Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device - Google Patents

Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device Download PDF

Info

Publication number
JP2013033836A
JP2013033836A JP2011168842A JP2011168842A JP2013033836A JP 2013033836 A JP2013033836 A JP 2013033836A JP 2011168842 A JP2011168842 A JP 2011168842A JP 2011168842 A JP2011168842 A JP 2011168842A JP 2013033836 A JP2013033836 A JP 2013033836A
Authority
JP
Japan
Prior art keywords
solder
copper
mounting
metal layer
solder mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011168842A
Other languages
Japanese (ja)
Inventor
Shigemasa Oyamada
成聖 小山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Techno Excel KK
Original Assignee
Techno Excel KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Techno Excel KK filed Critical Techno Excel KK
Priority to JP2011168842A priority Critical patent/JP2013033836A/en
Publication of JP2013033836A publication Critical patent/JP2013033836A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a solder mounting substrate which is manufactured at low cost and is excellent in the mounting reliability, a manufacturing method of the solder mounting substrate, and a semiconductor device.SOLUTION: A solder mounting substrate 100 includes multiple pieces of wiring 22 and multiple solder mounting parts 21, which include a copper based metal layer 20 including copper, on at least one surface thereof. A manufacturing method of the solder mounting substrate 100 includes the steps of: reacting an organic compound, having at least one functional group reacting with copper, at a region where the wiring 22 and the copper based metal layer 20 of the soler mounting part 21 are exposed and thereby forming an organic coating film 30 formed by the organic compound; partially removing the organic coating film 30 of the solder mounting part 21 where the organic coating film 30 is formed to provide an opening 31 and expose a part of the copper based metal layer 20.

Description

本発明は、はんだを介して部品を実装するはんだ実装基板及びその製造方法、並びに半導体装置に関する。   The present invention relates to a solder mounting board on which components are mounted via solder, a method for manufacturing the same, and a semiconductor device.

ＬＳＩやＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）などに代表される半導体装置等に用いられる部品を基板へ実装する際には、はんだ付けが多用されている。例えば、部品を基板にフリップチップ実装する場合、基板に形成されている実装パッド表面にクリームはんだを印刷し、リフロー・洗浄することにより基板側にはんだバンプを形成し、形成した基板側のはんだバンプと部品に設けられたはんだバンプとを接合する。   Soldering is often used when mounting components used in semiconductor devices such as LSI and WLP (Wafer Level Package) on a substrate. For example, when components are flip-chip mounted on a substrate, cream solder is printed on the surface of the mounting pad formed on the substrate, solder bumps are formed on the substrate side by reflow and washing, and the formed solder bumps on the substrate side And solder bumps provided on the component.

ところで、上述したような部品の実装には、Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅ（以下、ＳＭＤとする）設計が用いられている。すなわち、実装ランド（実装パッド）のはんだ形成部以外の領域をソルダーレジスト等の絶縁材で覆っている。これは、アレイ配置された実装ランド近傍にファンアウト配線が存在するためであり、Ｎｏｎ ＳＭＤ（以下、ＮＳＭＤとする）設計とすると、ランドの側面部にはんだが付着して、近傍の回路と短絡しやすいためである。   By the way, a Solder Mask Define (hereinafter referred to as SMD) design is used for mounting components as described above. That is, the region other than the solder formation portion of the mounting land (mounting pad) is covered with an insulating material such as solder resist. This is because fanout wiring exists in the vicinity of the mounting land arranged in the array. In the non-SMD (hereinafter referred to as NSMD) design, solder adheres to the side surface of the land and short-circuits with a nearby circuit. It is because it is easy to do.

しかしながら、近年、実装する部品の高密度化に伴い、部品とこれを実装する基板の接合ピッチが狭くなり、上述したＳＭＤ設計では種々の不具合の発生が問題となっている。例えば、ソルダーレジストの開口ピッチが狭くなることにより、基板側にクリームはんだを塗布した際にクリームはんだの一部がつながってしまうことがあり、リフローにおいてはんだが片側に集まり、基板上の実装パッド毎のはんだバンプの大きさにばらつきが生じてしまうという問題があった。また、ソルダーレジストの開口が小さくなることにより、基板側にクリームはんだを塗布した際に、実装パッド表面にクリームはんだが接触せず、リフロー・洗浄後にはんだバンプが形成されないという問題があった。   However, in recent years, with the increase in the density of components to be mounted, the bonding pitch between the components and the substrate on which the components are mounted has become narrower, and the occurrence of various problems has been a problem in the SMD design described above. For example, if the solder resist opening pitch is narrowed, cream solder may be partially connected when the solder is applied to the board side, and the solder collects on one side during reflow. There is a problem that the size of the solder bumps varies. In addition, since the solder resist opening is reduced, there is a problem that when cream solder is applied to the substrate side, the solder paste does not come into contact with the surface of the mounting pad and solder bumps are not formed after reflow / cleaning.

また、部品側のはんだ量が基板側のはんだ量よりも多い場合、表面張力で基板側のはんだを吸い上げてしまい、実装パッド表面とはんだとの接触面積が小さくなり、信頼性が不十分となってしまうということもあった。   Also, if the solder amount on the component side is larger than the solder amount on the board side, the solder on the board side is sucked up by the surface tension, and the contact area between the mounting pad surface and the solder becomes small, resulting in insufficient reliability. Sometimes it was.

一方、部品の実装には、部品側のはんだだけで実装する方法もあるが、ＳＭＤ設計で開口部が狭くなることによって、部品側のはんだを基板の実装パッド表面に接触させることができず、部品を実装できないという問題が生じることがあった。   On the other hand, there is a method for mounting the component only with the solder on the component side. However, the opening on the SMD design is narrowed, so that the solder on the component side cannot be brought into contact with the mounting pad surface of the substrate. There was a problem that parts could not be mounted.

そこで、接続パッドを幅広とし、配線を幅狭とすることにより、接続パッドと部品との接合を確実に行うことができるフリップチップ実装基板が提案されている（特許文献１参照）。特許文献１の発明は、かかる構成とすることにより、半田粉が溶融した際に、幅広となっている接続パッドに半田が集まり、接続パッド表面に所望の半田瘤を形成することができ、実装パッドと部品との接合を確実に行うことができるというものである。   In view of this, a flip chip mounting substrate has been proposed in which the connection pad and the component can be reliably bonded by making the connection pad wide and the wiring narrow (see Patent Document 1). The invention of Patent Document 1 has such a configuration, so that when solder powder is melted, the solder collects on the wide connection pad, and a desired solder bump can be formed on the surface of the connection pad. The pad and the component can be reliably bonded.

特許第３４２００７６号公報Japanese Patent No. 3420076

しかしながら、特許文献１では、微細な配線形成が必要であるため、基板のコストが高くなってしまうという問題があった。   However, in Patent Document 1, since fine wiring formation is necessary, there is a problem that the cost of the substrate becomes high.

本発明は、上述した事情に鑑み、低コスト且つ部品の実装信頼性に優れたはんだ実装基板及びその製造方法並びに半導体装置を提供することを目的とする。   In view of the circumstances described above, an object of the present invention is to provide a solder mounting board that is low in cost and excellent in component mounting reliability, a method for manufacturing the same, and a semiconductor device.

上記課題を解決する本発明の態様は、部品をはんだを介して実装するはんだ実装基板の製造方法であって、前記はんだ実装基板は、銅を含む銅系金属層を備える配線及びはんだ実装部を少なくとも一方面に複数備え、前記配線及び前記はんだ実装部の前記銅系金属層が露出した領域に、銅と反応する官能基を少なくとも一つを有する有機化合物を反応させることにより、前記有機化合物からなる有機皮膜を形成する工程と、前記有機皮膜が形成されたはんだ実装部の該有機皮膜の一部を除去して開口を設けて、前記銅系金属層の一部を露出させる工程と、を具備することを特徴とするはんだ実装基板の製造方法にある。   An aspect of the present invention that solves the above-described problem is a method for manufacturing a solder mounting board in which components are mounted via solder, and the solder mounting board includes a wiring and a solder mounting portion including a copper-based metal layer containing copper. By providing an organic compound having at least one functional group that reacts with copper to a region where the copper-based metal layer of the wiring and the solder mounting portion is exposed at least on one surface, the organic compound is reacted. Forming an organic film, and removing a part of the organic film from the solder mounting portion on which the organic film is formed to provide an opening to expose a part of the copper-based metal layer. It is in the manufacturing method of the solder mounting board | substrate characterized by comprising.

かかる態様では、有機化合物の官能基と銅系金属層の銅とを反応させることで、銅系金属層の露出表面のみに、絶縁性の薄い有機皮膜を選択的に形成することができる。絶縁性の薄い有機皮膜によりはんだ実装部を覆うことにより、隣り合うはんだ実装部の短絡やはんだ実装部と配線との短絡を抑制することができる。また、薄い有機皮膜に設けた開口により、銅系金属層のはんだを設ける領域のみを露出させることにより、所望の領域のみにはんだを設けることができ、はんだの濡れ広がりを抑制することができる。さらに、有機皮膜は非常に薄く形成されるため、狭ピッチではんだ実装部を設ける場合等に開口が小さくなっても、はんだ実装部と、実装部品側に設けられたはんだやはんだ材料とを確実に接触させることができる。したがって、部品の実装信頼性に優れたはんだ実装基板とすることができる。   In such an aspect, by reacting the functional group of the organic compound with copper of the copper-based metal layer, an insulating thin organic film can be selectively formed only on the exposed surface of the copper-based metal layer. By covering the solder mounting portion with an insulating thin organic film, a short circuit between adjacent solder mounting portions and a short circuit between the solder mounting portion and the wiring can be suppressed. Moreover, by exposing only the area | region which provides the solder of a copper-type metal layer by the opening provided in the thin organic membrane | film | coat, solder can be provided only in a desired area | region and it can suppress the wetting spread of a solder. In addition, since the organic film is formed very thin, the solder mounting part and the solder and solder material provided on the mounting component side can be securely connected even if the opening becomes small, such as when the solder mounting part is provided at a narrow pitch. Can be contacted. Therefore, it can be set as the solder mounting board | substrate excellent in the mounting reliability of components.

ここで、前記有機皮膜を形成する工程前に、前記有機皮膜が形成されない領域の前記銅系金属層は、前記有機化合物と反応しない金属層又は絶縁層により覆うのが好ましい。これによれば、配線及びはんだ実装部の銅系金属層が露出した領域のみに、有機皮膜を選択的に形成させることができる。   Here, before the step of forming the organic film, the copper-based metal layer in a region where the organic film is not formed is preferably covered with a metal layer or an insulating layer that does not react with the organic compound. According to this, the organic film can be selectively formed only in the region where the copper-based metal layer of the wiring and the solder mounting portion is exposed.

前記有機化合物は、チオール基、アミノ基、アミド基、イミダゾール基、トリアゾール基、オキサゾール基、及びチアゾール基からなる群から選択される少なくとも一つの官能基を有し、銅系金属層とのみ反応するものであるのが好ましい。   The organic compound has at least one functional group selected from the group consisting of a thiol group, an amino group, an amide group, an imidazole group, a triazole group, an oxazole group, and a thiazole group, and reacts only with a copper-based metal layer. It is preferable.

前記有機化合物が、トリアジンチオール、トリアジンチオール誘導体、フォスファゼンのチオール誘導体、ビフェニルのチオール誘導体、ナフタレンのチオール誘導体、アントラセンのチオール誘導体、イミダゾール誘導体、又はトリアゾール誘導体であるのが好ましい。   The organic compound is preferably a triazine thiol, a triazine thiol derivative, a phosphazene thiol derivative, a biphenyl thiol derivative, a naphthalene thiol derivative, an anthracene thiol derivative, an imidazole derivative, or a triazole derivative.

また、前記有機皮膜は膜厚が１Å以上１０００Å以下であるのが好ましい。本発明によれば、有機皮膜の膜厚が非常に薄いため、はんだ実装部と、実装部品側に設けられたはんだやはんだ材料とを確実に接触させることができ、実装信頼性に優れたはんだ実装基板とすることができる。   The organic film preferably has a thickness of 1 to 1000 mm. According to the present invention, since the film thickness of the organic film is very thin, the solder mounting portion can be reliably brought into contact with the solder or solder material provided on the mounting component side, and the solder having excellent mounting reliability. It can be a mounting substrate.

本発明の好適な実施態様としては、隣り合う前記開口により露出させた銅系金属層間の距離が１００μｍ以下であるものが挙げられる。本発明によれば、はんだ実装部のピッチを狭くしても、実装信頼性に優れたはんだ実装基板とすることができる。   As a preferred embodiment of the present invention, there may be mentioned one in which the distance between the copper-based metal layers exposed by the adjacent openings is 100 μm or less. According to the present invention, it is possible to provide a solder mounting board with excellent mounting reliability even if the pitch of the solder mounting portions is narrowed.

さらに、前記有機皮膜の開口により露出させた前記銅系金属層の表面に、はんだバンプを設ける工程を具備していてもよい。   Furthermore, you may comprise the process of providing a solder bump in the surface of the said copper-type metal layer exposed by opening of the said organic membrane | film | coat.

前記有機皮膜の除去はレーザー加工により行うのが好ましい。これによれば、有機皮膜に容易に所望の形状の開口を高精度に形成することができる。   The removal of the organic film is preferably performed by laser processing. According to this, an opening of a desired shape can be easily formed with high accuracy in the organic film.

さらに、前記有機皮膜の開口により露出させた前記銅系金属層の表面に、はんだバンプを設ける工程を具備していてもよい。   Furthermore, you may comprise the process of providing a solder bump in the surface of the said copper-type metal layer exposed by opening of the said organic membrane | film | coat.

本発明の他の態様は、部品をはんだを介して実装するはんだ実装基板であって、少なくとも一方面に設けられ且つ銅を含む銅系金属層を備える配線及びはんだ実装部と、前記配線及び前記はんだ実装部の銅系金属層表面を覆う有機皮膜と、を備え、前記有機皮膜は、銅と反応する官能基を少なくとも一つを有する有機化合物から形成されたものであり、前記はんだ実装部を覆う前記有機皮膜には、前記銅系金属層の一部を露出させる開口部が設けられていることを特徴とするはんだ実装基板にある。   Another aspect of the present invention is a solder mounting board on which a component is mounted via solder, and includes a wiring and a solder mounting portion provided on at least one surface and including a copper-based metal layer containing copper, the wiring, and the wiring An organic coating covering the surface of the copper-based metal layer of the solder mounting portion, and the organic coating is formed from an organic compound having at least one functional group that reacts with copper, and the solder mounting portion In the solder mounting substrate, the organic film to be covered is provided with an opening for exposing a part of the copper-based metal layer.

かかる態様では、絶縁性の薄い有機皮膜により銅系金属層を覆うことにより、隣り合うはんだ実装部の短絡やはんだ実装部と配線との短絡を抑制することができる。また、開口により銅系金属層のはんだを設ける領域のみを露出させることにより、所望の領域にはんだを設けることができ、はんだの濡れ広がりを抑制することができる。さらに、有機皮膜は非常に薄く形成されるため、狭ピッチではんだ実装部を設ける場合等に開口が小さくなっても、はんだ実装部と、実装部品側に設けられたはんだやはんだ材料とを確実に接触させることができる。したがって、部品の実装信頼性に優れたはんだ実装基板とすることができる。   In this aspect, by covering the copper-based metal layer with an insulating thin organic film, it is possible to suppress a short circuit between adjacent solder mounting parts and a short circuit between the solder mounting part and the wiring. Moreover, by exposing only the region of the copper-based metal layer where the solder is provided through the opening, the solder can be provided in a desired region, and the spread of the solder can be suppressed. In addition, since the organic film is formed very thin, the solder mounting part and the solder and solder material provided on the mounting component side can be securely connected even if the opening becomes small, such as when the solder mounting part is provided at a narrow pitch. Can be contacted. Therefore, it can be set as the solder mounting board | substrate excellent in the mounting reliability of components.

本発明の好適な実施態様としては、前記有機皮膜が形成されない領域の前記銅系金属層は、前記有機化合物と反応しない金属層又は絶縁層により覆われているものが挙げられる。   As a preferred embodiment of the present invention, the copper-based metal layer in a region where the organic film is not formed is covered with a metal layer or an insulating layer that does not react with the organic compound.

前記開口により露出した銅系金属層の表面に、はんだバンプが設けられていてもよい。   Solder bumps may be provided on the surface of the copper-based metal layer exposed through the openings.

また、本発明の他の態様は、上記のはんだ実装基板の前記開口により露出した銅系金属層表面に、前記部品がはんだを介して実装されていることを特徴とする半導体装置にある。   Another aspect of the present invention is a semiconductor device characterized in that the component is mounted on the surface of the copper-based metal layer exposed through the opening of the solder mounting board via solder.

かかる態様によれば、部品の実装信頼性に優れた半導体装置とすることができる。   According to this aspect, a semiconductor device having excellent component mounting reliability can be obtained.

実施形態１に係るはんだ実装基板を示す平面図及び断面図である。2A and 2B are a plan view and a cross-sectional view illustrating a solder mounting board according to the first embodiment. 実施形態１に係るはんだ実装基板の製造方法を示す平面図及び断面図である。2A and 2B are a plan view and a cross-sectional view illustrating a method for manufacturing a solder mounting board according to Embodiment 1. 実施形態１に係る半導体装置の製造方法を示す断面図である。5 is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment. 実施形態２に係るはんだ実装基板の平面図及び断面図である。It is the top view and sectional view of a solder mounting board concerning Embodiment 2. 実施形態２に係るはんだ実装基板の製造方法を示す平面図及び断面図である。It is the top view and sectional drawing which show the manufacturing method of the solder mounting board | substrate which concerns on Embodiment 2. FIG. 実施形態２に係る半導体装置の製造方法の一例を示す断面図である。FIG. 10 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device according to a second embodiment. 実施形態２に係る半導体装置の製造方法の一例を示す断面図である。FIG. 10 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device according to a second embodiment. 他の実施形態に係る半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which concerns on other embodiment. 他の実施形態に係るはんだ半導体装置の製造方法を示す平面図及び断面図である。It is the top view and sectional drawing which show the manufacturing method of the solder semiconductor device which concerns on other embodiment. 他の実施形態に係るはんだ半導体装置の製造方法を示す平面図及び断面図である。It is the top view and sectional drawing which show the manufacturing method of the solder semiconductor device which concerns on other embodiment. 他の実施形態に係るはんだ半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the solder semiconductor device which concerns on other embodiment. 他の実施形態に係るはんだ半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the solder semiconductor device which concerns on other embodiment.

（実施形態１）
図１は、本発明の実施形態１に係るはんだ実装基板の要部上面視平面図及びそのＡ−Ａ’線断面図である。 (Embodiment 1)
1A and 1B are a top plan view and a sectional view taken along line AA ′ of a main part of a solder mounting board according to Embodiment 1 of the present invention.

図１に示すように、本実施形態のはんだ実装基板１００は、少なくとも一方面が絶縁材料からなる実装基板本体１０からなり、この実装基板本体１０の一方面（以下、上面ともいう）側には、銅を含む銅系金属層２０からなる実装パッド２１及び配線２２が複数設けられている。この実装パッド２１と配線２２は連続的に設けられており、配線２２は、実装基板本体１０上面の図示しない領域に設けられる導体回路に電気的に接続されている。なお、ここでいう実装パッド２１は、請求項の「はんだ実装部」に対応する。   As shown in FIG. 1, the solder mounting substrate 100 of the present embodiment includes a mounting substrate body 10 having at least one surface made of an insulating material, and on one surface (hereinafter also referred to as an upper surface) of the mounting substrate body 10. A plurality of mounting pads 21 and wirings 22 made of a copper-based metal layer 20 containing copper are provided. The mounting pad 21 and the wiring 22 are continuously provided, and the wiring 22 is electrically connected to a conductor circuit provided in a region (not shown) on the upper surface of the mounting substrate body 10. The mounting pad 21 here corresponds to a “solder mounting portion” in the claims.

そして、この銅系金属層２０の後述する絶縁層４０で覆われていない領域は、有機皮膜３０により覆われており、実装パッド２１を覆う有機皮膜３０には、銅系金属層２０の一部を露出させる開口３１が設けられている。すなわち、本実施形態では、配線２２及び実装パッド２１を構成する銅系金属層２０は、部品を実装する実装領域外を絶縁層４０で覆っており、部品を実装する実装領域（部品の実装領域）のみが有機皮膜３０により覆われている。なお、「部品の実装領域」とは、部品と実装パッド２１との接合部分を指すのではなく、部品に相対向する領域のことを指す。   And the area | region which is not covered with the insulating layer 40 mentioned later of this copper-type metal layer 20 is covered with the organic membrane | film | coat 30, The organic membrane | film | coat 30 which covers the mounting pad 21 has a part of copper-type metal layer 20 in it. Is provided. That is, in this embodiment, the copper-based metal layer 20 constituting the wiring 22 and the mounting pad 21 covers the outside of the mounting area for mounting the component with the insulating layer 40, and the mounting area for mounting the component (the mounting area for the component) Only the organic film 30 is covered. Note that the “component mounting region” does not indicate a joint portion between the component and the mounting pad 21, but indicates a region facing the component.

ここで、有機皮膜３０は、銅と反応する官能基を少なくとも一つを有する有機化合物から形成されたものであり、絶縁性である。この有機皮膜３０は、有機化合物が銅系金属層２０の銅と反応することにより銅系金属層２０表面に形成されている。より具体的には、有機化合物の銅と反応する官能基と銅系金属層２０の銅とが化学結合することにより、銅系金属層２０の表面に有機化合物からなる有機皮膜３０が形成されている。したがって、銅系金属層２０と有機皮膜３０とは強固に結合しており、銅系金属層２０から有機皮膜３０が剥離することがない。   Here, the organic film 30 is formed of an organic compound having at least one functional group that reacts with copper, and is insulative. The organic film 30 is formed on the surface of the copper-based metal layer 20 when the organic compound reacts with copper of the copper-based metal layer 20. More specifically, an organic film 30 made of an organic compound is formed on the surface of the copper-based metal layer 20 by chemically bonding a functional group that reacts with copper of the organic compound and copper of the copper-based metal layer 20. Yes. Therefore, the copper-based metal layer 20 and the organic film 30 are firmly bonded, and the organic film 30 does not peel from the copper-based metal layer 20.

言い換えれば、銅と反応する官能基を少なくとも一つを有する有機化合物は、他の金属成分や絶縁材料等と反応することなく、銅のみと反応するという反応選択性を有する。この有機化合物を、実装基板本体１０上面の露出した銅系金属層２０のみと反応させることにより、露出していた銅系金属層２０のみを覆う有機皮膜３０を形成している。   In other words, an organic compound having at least one functional group that reacts with copper has a reaction selectivity of reacting only with copper without reacting with other metal components or insulating materials. By reacting this organic compound only with the exposed copper-based metal layer 20 on the upper surface of the mounting substrate body 10, the organic film 30 covering only the exposed copper-based metal layer 20 is formed.

上述したように、露出していた銅系金属層２０が、絶縁性で且つ薄い有機皮膜３０により覆われていることにより、銅系金属層２０の側面にはんだが形成されることがなく、隣り合う実装パッド２１で短絡が生じたり、実装パッド２１と配線２２とで短絡が生じたりするのを抑制することができる。   As described above, the exposed copper-based metal layer 20 is covered with the insulating and thin organic film 30, so that no solder is formed on the side surface of the copper-based metal layer 20 and adjacent to the copper-based metal layer 20. It is possible to suppress the occurrence of a short circuit between the mounting pads 21 and the short circuit between the mounting pad 21 and the wiring 22.

ここで、銅と反応する官能基を少なくとも一つを有する有機化合物とは、銅と選択的に反応する有機化合物を指し、絶縁性を有し且つはんだ材料と付着しないものである。有機皮膜３０を構成する有機化合物が実装基板本体１０の表面に設けられた銅系金属層２０の銅とのみ選択的に反応するように、実装基板本体１０の表面には、銅系金属層２０以外には有機化合物と反応する可能性のある材料を表面に備える部材は設けないようにする。例えば、有機化合物がチオール基を有する場合は、実装基板本体１０の表面にはニッケル、パラジウム等を表面に備える部材は設けないようにする。   Here, the organic compound having at least one functional group that reacts with copper refers to an organic compound that selectively reacts with copper, has an insulating property, and does not adhere to a solder material. The surface of the mounting substrate main body 10 has a copper-based metal layer 20 so that the organic compound constituting the organic film 30 selectively reacts only with the copper of the copper-based metal layer 20 provided on the surface of the mounting substrate main body 10. In addition to the above, a member having a material capable of reacting with an organic compound on the surface is not provided. For example, when the organic compound has a thiol group, a member having nickel, palladium, or the like on the surface of the mounting substrate body 10 is not provided.

銅と反応する官能基としては、チオール基、アミノ基、アミド基、イミダゾール基、トリアゾール基、オキサゾール基、及びチアゾール基等が挙げられる。   Examples of functional groups that react with copper include thiol groups, amino groups, amide groups, imidazole groups, triazole groups, oxazole groups, and thiazole groups.

また、有機化合物は、チオール基、アミノ基、アミド基、イミダゾール基、トリアゾール基、オキサゾール基、及びチアゾール基からなる群から選択される少なくとも一つの官能基を有し、銅系金属層とのみ反応するものであるのが好ましい。ここで、「銅系金属層とのみ反応する」とは、はんだ実装基板１００上の銅系金属層２０とのみと反応し、はんだ実装基板１００上のそれ以外の材料とは反応しないことを指す。すなわち、有機化合物は、銅と選択的に反応するものであるのが好ましい。   The organic compound has at least one functional group selected from the group consisting of a thiol group, an amino group, an amide group, an imidazole group, a triazole group, an oxazole group, and a thiazole group, and reacts only with the copper-based metal layer. It is preferable that Here, “reacts only with the copper-based metal layer” means that it reacts only with the copper-based metal layer 20 on the solder mounting substrate 100 and does not react with other materials on the solder mounting substrate 100. . That is, the organic compound is preferably one that selectively reacts with copper.

さらに、上記有機化合物は、銅と反応することにより非水溶性の化合物を生成するものであるのが好ましい。このような有機化合物から構成される有機皮膜３０は、非水溶性となることにより、水洗等により変質等する虞がないものとなるためである。なお、プラズマ洗浄等の非水系の銅表面処理をする場合は、有機化合物は銅と反応することにより水溶性の化合物を生成するものであってもよい。   Furthermore, the organic compound is preferably one that generates a water-insoluble compound by reacting with copper. This is because the organic film 30 composed of such an organic compound becomes water-insoluble so that there is no possibility of deterioration due to washing or the like. In addition, when performing non-aqueous copper surface treatments, such as plasma cleaning, an organic compound may produce | generate a water-soluble compound by reacting with copper.

また、有機化合物としては、耐熱性のあるものが好ましい。ここでいう耐熱性とは、はんだを溶融時の加熱温度（例えば、１５０〜２７０℃）に対して耐性があるものを指す。   Moreover, as an organic compound, what has heat resistance is preferable. Here, the heat resistance refers to a material having resistance to a heating temperature (for example, 150 to 270 ° C.) at the time of melting the solder.

有機化合物は、チオール基を有するものであるのが好ましく、例えば、ナフタレンのチオール誘導体やアントラセンのチオール誘導体等の縮合環のチオール誘導体；ビフェニルのチオール誘導体；トリアジンチオール、トリアジンチオール誘導体、フォスファゼンのチオール誘導体等の複素環化合物のチオール誘導体；イミダゾール誘導体、トリアゾール誘導体が挙げられる。   The organic compound preferably has a thiol group. For example, a thiol derivative of a condensed ring such as a thiol derivative of naphthalene or a thiol derivative of anthracene; a thiol derivative of biphenyl; a thiol derivative of triazine thiol, a triazine thiol derivative, or a phosphazene Thiol derivatives of heterocyclic compounds such as imidazole derivatives and triazole derivatives.

耐熱性のあるトリアジンチオール誘導体としては、１，３，５−トリアジン−２，４，６−トリチオール（Ｆ）、６−アニリノ−１，３，５−トリアジン−２，４−ジチオール（ＡＦ）、６−ジブチルアミノ−１，３，５−トリアジン−２，４−ジチオール（ＤＢ）、６−ジアリルアミノ−１，３，５−トリアジン−２，４−ジチオール（ＤＡ）、６−ジチオクチルアミノ−１，３，５−トリアジン−２，４−ジチオール（ＤＯ）、６−ジラウリルアミノ−１，３，５−トリアジン−２，４−ジチオール（ＤＬ）、６−ステアリルアミノ−１，３，５−トリアジン−２，４−ジチオール（ＳＴ）、６−オレイルアミノ−１，３，５−トリアジン−２，４−ジチオール（ＤＬ）等が挙げられる。   Examples of heat-resistant triazine thiol derivatives include 1,3,5-triazine-2,4,6-trithiol (F), 6-anilino-1,3,5-triazine-2,4-dithiol (AF), 6-dibutylamino-1,3,5-triazine-2,4-dithiol (DB), 6-diallylamino-1,3,5-triazine-2,4-dithiol (DA), 6-dithiooctylamino- 1,3,5-triazine-2,4-dithiol (DO), 6-dilaurylamino-1,3,5-triazine-2,4-dithiol (DL), 6-stearylamino-1,3,5 -Triazine-2,4-dithiol (ST), 6-oleylamino-1,3,5-triazine-2,4-dithiol (DL), etc. are mentioned.

耐熱性のあるフォスファゼンのチオール誘導体としては、上記トリアジン化合物のトリアジン骨格をフォスファゼン骨格に変えたものが挙げられる。   Examples of the heat-resistant phosphazene thiol derivative include those obtained by changing the triazine skeleton of the triazine compound to a phosphazene skeleton.

ビフェニルのチオール誘導体としては、４，４‘−ジチオビフェニル、３，４，３'、４’−テトラチオビフェニル等が挙げられる。   Examples of the thiol derivative of biphenyl include 4,4′-dithiobiphenyl, 3,4,3 ′, 4′-tetrathiobiphenyl, and the like.

耐熱性のある縮合環化合物のチオール誘導体としては、２，６−ジチオナフタレン等が挙げられる。   Examples of the thiol derivative of the heat-resistant fused ring compound include 2,6-dithionaphthalene.

また、他の有機化合物としては、ベンゾトリアゾール、クロロベンゾトリアゾール等のトリアゾール誘導体；アルキルイミダゾール、アルキルベンズイミダゾール等のイミダゾール誘導体が挙げられる。また、有機化合物としてイミダゾール誘導体やトリアゾール誘導体を用いる場合は、これらを加熱処理により銅と反応させることにより、耐酸性を高めた有機皮膜３０とすることができる。   Other organic compounds include triazole derivatives such as benzotriazole and chlorobenzotriazole; imidazole derivatives such as alkyl imidazole and alkylbenzimidazole. Moreover, when using an imidazole derivative and a triazole derivative as an organic compound, it can be set as the organic membrane | film | coat 30 which improved acid resistance by making these react with copper by heat processing.

本実施形態では、従来のＳＭＤ設計のように、実装パッドを覆うように絶縁層を設けるのではなく、実装基板本体１０の部品の実装領域の周縁部に絶縁層４０が設けられている。実装パッド２１をＮＳＭＤ設計とすることができることにより、絶縁層４０のアライメント精度を緩和でき、狭ピッチに対応可能となるだけではなく、低コストで製造できるものとなっている。   In the present embodiment, an insulating layer 40 is not provided to cover the mounting pad as in the conventional SMD design, but an insulating layer 40 is provided at the peripheral portion of the mounting area of the components of the mounting board body 10. Since the mounting pad 21 can be NSMD designed, the alignment accuracy of the insulating layer 40 can be relaxed and not only can the narrow pitch be supported, but also it can be manufactured at low cost.

また、有機皮膜３０に設けられる開口３１は、実装パッド２１の表面の一部を露出させるように設けられている。言い換えれば、開口３１は、実装パッド２１を覆う有機皮膜３０に設けられる貫通孔である。かかる開口３１により、実装パッド２１の銅系金属層２０の上面（部品の実装面）は一部が露出している。   The opening 31 provided in the organic film 30 is provided so as to expose a part of the surface of the mounting pad 21. In other words, the opening 31 is a through hole provided in the organic film 30 that covers the mounting pad 21. Due to the opening 31, a part of the upper surface (component mounting surface) of the copper-based metal layer 20 of the mounting pad 21 is exposed.

この開口３１により露出した実装パッド２１は、はんだを設ける部分となる。すなわち、本発明では、実装パッド２１の表面を有機皮膜３０で覆い、はんだを設ける領域のみに開口３１を形成して実装パッド２１の一部を露出させている。これにより、実装パッド２１上面にはんだを形成する際に、実装パッド２１の露出部分のみにはんだを設けることができる。このように、所望の領域のみにはんだを設けることができることにより、はんだの濡れ広がりを抑制することができる。   The mounting pad 21 exposed through the opening 31 is a portion where solder is provided. That is, in the present invention, the surface of the mounting pad 21 is covered with the organic film 30, and the opening 31 is formed only in the region where the solder is provided to expose a part of the mounting pad 21. Thereby, when forming solder on the upper surface of the mounting pad 21, the solder can be provided only on the exposed portion of the mounting pad 21. Thus, solder can be provided only in a desired region, so that wetting and spreading of solder can be suppressed.

さらに、有機皮膜３０の厚さは、通常のＳＭＤ設計で実装パッドの開口部以外の部分に設けられるような膜厚５μｍ以上のソルダーレジスト層と比較して、非常に薄い。有機皮膜３０の厚さは、例えば、１〜１０００Åとすることができ、５〜５００Åの範囲内とするのが好ましい。有機皮膜３０の厚さが非常に薄いため、実装パッド２１の露出面積、すなわち、有機皮膜３０の開口面積が小さくなっても、実装パッド２１表面にクリームはんだを塗布する際や実装部品側に設けられたはんだバンプを接触させる際に、はんだ実装部とクリームはんだや実装部品側に設けられたはんだとを確実に接触させることができる。したがって、はんだ実装基板１００は、実装パッド２１にリフローによりはんだバンプを形成する際にはんだバンプを確実に形成することができ、また、部品を実装する際には確実に部品を実装させることができる。なお、有機皮膜３０の厚さが１Å未満となると、銅系金属層２０表面に均一な有機皮膜３０を確保することができなくなる虞があり、また、１０００Åより厚くなると、有機皮膜の除去を行なう際、例えば、レーザー加工による熱により開口縁部の有機皮膜が劣化する虞がある。   Furthermore, the thickness of the organic film 30 is very thin compared to a solder resist layer having a film thickness of 5 μm or more that is provided in a portion other than the opening of the mounting pad in a normal SMD design. The thickness of the organic film 30 can be, for example, 1 to 1000 mm, and is preferably in the range of 5 to 500 mm. Since the organic film 30 is very thin, even if the exposed area of the mounting pad 21, that is, the opening area of the organic film 30, is reduced, it is provided when cream solder is applied to the surface of the mounting pad 21 or on the mounting component side. When bringing the solder bumps into contact, the solder mounting portion and the cream solder or the solder provided on the mounting component side can be reliably brought into contact with each other. Therefore, the solder mounting substrate 100 can reliably form the solder bumps when forming the solder bumps on the mounting pads 21 by reflow, and can surely mount the components when mounting the components. . In addition, when the thickness of the organic film 30 is less than 1 mm, there is a possibility that the uniform organic film 30 cannot be secured on the surface of the copper-based metal layer 20, and when the thickness is more than 1000 mm, the organic film is removed. At this time, for example, the organic film on the opening edge may be deteriorated by heat from laser processing.

なお、有機皮膜３０の開口３１の形状や面積は特に限定されず、実装パッド２１に設けるはんだの量等にあわせて適宜変更すればよい。本実施形態では、開口３１は、図１に示すように円形とした。   The shape and area of the opening 31 of the organic film 30 are not particularly limited, and may be appropriately changed according to the amount of solder provided on the mounting pad 21. In the present embodiment, the opening 31 is circular as shown in FIG.

銅系金属層２０は、銅を含むものであればよく、銅と他の金属との合金でもよいが、銅を主成分とするものが好ましく、銅からなるのが特に好ましい。有機皮膜３０を構成する有機化合物との反応性に優れ、確実に有機皮膜３０が形成されるためである。また、銅は、実装基板本体１０との高い密着性が得られやすく、また、他の金属と比較してコストが低いという面からも好ましい。   The copper-based metal layer 20 only needs to contain copper, and may be an alloy of copper and another metal, but is preferably composed mainly of copper, and particularly preferably composed of copper. It is because the reactivity with the organic compound which comprises the organic membrane | film 30 is excellent, and the organic membrane | film | coat 30 is formed reliably. Also, copper is preferable from the standpoint that high adhesion to the mounting substrate body 10 can be easily obtained and the cost is low compared to other metals.

この実装パッド２１の厚さは、例えば、１〜３０μｍ、好ましくは１０〜１５μｍである。また、開口により露出させた銅系金属層間の距離、すなわち、隣り合う開口３１の距離は、２００μｍ以下とすることができ、例えば、１００μｍ以下とすることができる。ここで、隣り合う開口３１の距離とは、一の実装パッド２１の開口３１から他の実装パッド２１の開口３１までの距離をいう。本発明によれば、隣り合う開口３１の距離を狭くすることができる。言い換えれば、本発明にかかるはんだ実装基板は、はんだのピッチを狭くしても、短絡の虞のないものである。   The thickness of the mounting pad 21 is, for example, 1 to 30 μm, preferably 10 to 15 μm. Further, the distance between the copper-based metal layers exposed through the openings, that is, the distance between the adjacent openings 31 can be set to 200 μm or less, for example, 100 μm or less. Here, the distance between adjacent openings 31 refers to the distance from the opening 31 of one mounting pad 21 to the opening 31 of another mounting pad 21. According to the present invention, the distance between adjacent openings 31 can be reduced. In other words, the solder mounting board according to the present invention does not cause a short circuit even if the solder pitch is narrowed.

実装基板本体１０は、少なくとも一方面（少なくとも実装面側）が絶縁材料からなるものであればよく、はんだ実装基板として従来より公知のものを用いることができる。実装基板本体１０としては、例えば、プラスチック基板、ポリイミド等からなるフレキシブル基板、セラミックス基板、シリコン基板等を挙げることができる。また、実装基板本体１０は、実装パッド２１を設ける面が絶縁材料からなるものであれば、例えば、導体と絶縁体とが積層された多層構造からなるものであってもよい。   The mounting substrate main body 10 may be any one as long as at least one surface (at least the mounting surface side) is made of an insulating material, and a conventionally known solder mounting substrate can be used. Examples of the mounting substrate body 10 include a plastic substrate, a flexible substrate made of polyimide or the like, a ceramic substrate, a silicon substrate, and the like. Further, the mounting substrate main body 10 may have, for example, a multilayer structure in which conductors and insulators are stacked as long as the surface on which the mounting pads 21 are provided is made of an insulating material.

また、絶縁層４０としては、公知のソルダーレジスト層、カバーレイ等を挙げることができる。銅系金属層２０の部品の実装領域外を絶縁層４０で覆うことにより、部品の実装領域外の図示しない導体回路を保護することができ、信頼性に優れたはんだ実装基板１００とすることができる。   Moreover, as the insulating layer 40, a well-known solder resist layer, a coverlay, etc. can be mentioned. By covering the outside of the component mounting region of the copper-based metal layer 20 with the insulating layer 40, a conductor circuit (not shown) outside the component mounting region can be protected, and the solder mounting substrate 100 having excellent reliability can be obtained. it can.

本実施形態にかかるはんだ実装基板１００は、はんだを介して部品を実装することができるものである。はんだとして用いることができる金属は、錫を含むものであれば特に限定されないが、例えば、ＳｎＣｕ、ＳＡＣ（Ｓｎ−Ａｇ−Ｃｕ系金属）、ＳｎＢｉ等の部品の実装に広く用いられるはんだ材料を用いることができる。また、これらのはんだ材料は他の合金元素を含んでいてもよい。   The solder mounting board 100 according to the present embodiment can mount components via solder. The metal that can be used as the solder is not particularly limited as long as it contains tin. For example, a solder material that is widely used for mounting components such as SnCu, SAC (Sn—Ag—Cu-based metal), and SnBi is used. be able to. These solder materials may contain other alloy elements.

本発明に係るはんだ実装基板１００は、有機化合物の銅と反応する官能基と銅系金属層２０の銅とを反応させることで、銅系金属層２０の絶縁層４０で覆われていない領域のみに（本実施形態では、実装パッド２１表面及び配線２２の絶縁層４０で覆われていない表面のみに）、選択的に絶縁性の薄い有機皮膜３０を形成したものである。絶縁性の薄い有機皮膜３０により実装パッド２１を覆うことにより、隣り合う実装パッド２１の短絡や実装パッド２１と配線２２との短絡を抑制することができる。   In the solder mounting substrate 100 according to the present invention, only a region that is not covered with the insulating layer 40 of the copper-based metal layer 20 is caused by reacting a functional group that reacts with copper of the organic compound and copper of the copper-based metal layer 20. In this embodiment (in this embodiment, only the surface of the mounting pad 21 and the surface not covered with the insulating layer 40 of the wiring 22) is formed by selectively forming a thin insulating organic film 30. By covering the mounting pad 21 with the thin organic film 30 having an insulating property, it is possible to suppress a short circuit between the adjacent mounting pads 21 and a short circuit between the mounting pad 21 and the wiring 22.

また、有機皮膜３０は、ソルダーレジスト層と比較して非常に薄く形成することができる。これにより、実装パッド２１の露出面積、すなわち、有機皮膜３０の開口３１の開口面積を非常に小さくしても、実装パッド２１の露出表面にはんだ材料やはんだバンプを確実に接触させることができる。したがって、従来のＳＭＤ設計のように、実装パッド２１にはんだ材料を塗布した際に実装パッド２１とはんだ材料との接触不良により、はんだの未形成が生じる虞がなく、また、部品側に設けられるはんだを実装パッド２１の表面に接触させることができずに接合不良が生じるという虞もない。さらに、隣接する実装パッド２１の間に設けられるソルダーレジスト上ではんだ材料が繋がってしまうということもないため、実装パッド２１毎のはんだの大きさにばらつきが生じることもなく、各実装パッド２１に均一な大きさのはんだを確実に成形することができる。したがって、部品の実装信頼性に優れたはんだ実装基板とすることができる。   Moreover, the organic film 30 can be formed very thin compared to the solder resist layer. Thereby, even if the exposed area of the mounting pad 21, that is, the opening area of the opening 31 of the organic film 30 is very small, the solder material or the solder bump can be reliably brought into contact with the exposed surface of the mounting pad 21. Therefore, unlike the conventional SMD design, when the solder material is applied to the mounting pad 21, there is no possibility that solder is not formed due to poor contact between the mounting pad 21 and the solder material, and the solder is provided on the component side. There is no fear that the solder cannot be brought into contact with the surface of the mounting pad 21 and a bonding failure occurs. Further, since the solder material is not connected on the solder resist provided between the adjacent mounting pads 21, the solder size for each mounting pad 21 does not vary, and each mounting pad 21 has no variation. Uniformly sized solder can be reliably formed. Therefore, it can be set as the solder mounting board | substrate excellent in the mounting reliability of components.

本発明のはんだ実装基板１００は、有機皮膜３０の厚さが非常に薄いため、特に、狭ピッチではんだを設ける場合にも有効なものである。   The solder mounting substrate 100 of the present invention is particularly effective when the solder is provided at a narrow pitch because the thickness of the organic film 30 is very thin.

本発明に係るはんだ実装基板１００は、はんだを介して部品を実装するはんだ実装基板であり、部品としては、ＬＳＩ、ＷＬＰ等の電子部品を挙げることができる。   The solder mounting substrate 100 according to the present invention is a solder mounting substrate on which components are mounted via solder, and examples of the components include electronic components such as LSI and WLP.

以下、本発明の一実施形態に係るはんだ実装基板の製造方法を説明する。図２は、はんだ実装基板の製造方法を示す要部上面視平面図及びそのＡ−Ａ’線断面図である。   Hereinafter, a method for manufacturing a solder mounting board according to an embodiment of the present invention will be described. 2A and 2B are a top plan view and a cross-sectional view taken along the line A-A ′ showing a main part of the method for manufacturing a solder mounting board.

まず、図２（ａ）に示すように、銅を含む銅系金属層２０からなる実装パッド２１及び配線２２が設けられる実装基板本体１０において、実装基板本体１０の部品の実装領域外を覆うように絶縁層４０を設ける。すなわち、部品の実装領域には絶縁層４０を設けず、部品の実装領域を囲むように絶縁層４０を設ける。これにより、部品の実装領域外の配線２２及び図示しない他の回路パターン等は絶縁層４０により覆われる。絶縁層４０の製造方法は特に限定されないが、例えば、印刷・露光現像等公知の方法により形成することができる。また、実装基板本体１０に実装パッド２１及び配線２２を設ける方法は特に限定されず、例えば、実装基板本体１０上に導体パターンを形成した後、所定形状にパターニングすることにより形成すればよい。なお、本実施形態では、導体パターンは厚さ１５μｍの銅からなるものとした。   First, as shown in FIG. 2A, in the mounting board body 10 provided with the mounting pads 21 and the wirings 22 made of the copper-based metal layer 20 containing copper, the outside of the mounting area of the components of the mounting board body 10 is covered. An insulating layer 40 is provided. That is, the insulating layer 40 is not provided in the component mounting region, but is provided so as to surround the component mounting region. As a result, the wiring 22 outside the component mounting area and other circuit patterns (not shown) are covered with the insulating layer 40. Although the manufacturing method of the insulating layer 40 is not specifically limited, For example, it can form by well-known methods, such as printing and exposure image development. The method of providing the mounting pads 21 and the wirings 22 on the mounting substrate body 10 is not particularly limited. For example, a conductive pattern may be formed on the mounting substrate body 10 and then patterned into a predetermined shape. In the present embodiment, the conductor pattern is made of copper having a thickness of 15 μm.

次に、図２（ｂ）に示すように、各実装パッド２１及び露出した配線２２の表面、すなわち、露出した銅系金属層２０の表面に、有機皮膜３０を形成する。   Next, as shown in FIG. 2B, an organic film 30 is formed on the surface of each mounting pad 21 and the exposed wiring 22, that is, the exposed surface of the copper-based metal layer 20.

有機皮膜３０の形成方法は特に限定されないが、銅と反応する官能基を有する有機化合物の水溶液中または銅と反応する官能基を有する有機化合物の溶液中に浸漬する方法が挙げられる。より具体的には、トリアジンチオール、トリアジンチオール誘導体、フォスファゼンのチオール誘導体、ビフェニルのチオール誘導体、ナフタレンのチオール誘導体、アントラセンのチオール誘導体、イミダゾール誘導体、又はトリアゾール誘導体から選ばれる少なくとも１種の有機化合物を溶解させた溶液（例えば、アルカリ水溶液）を処理液とし、この処理液中に銅系金属層２０を形成したはんだ実装基板本体１０を浸漬する。ここで、処理液中の上記トリアジンチオール等の濃度は、特に限定されないが、例えば、０．０１〜１ｗｔ％とするのが好ましい。   Although the formation method of the organic membrane | film | coat 30 is not specifically limited, The method of immersing in the aqueous solution of the organic compound which has a functional group which reacts with copper, or the solution of the organic compound which has a functional group which reacts with copper is mentioned. More specifically, it dissolves at least one organic compound selected from triazine thiol, triazine thiol derivative, phosphazene thiol derivative, biphenyl thiol derivative, naphthalene thiol derivative, anthracene thiol derivative, imidazole derivative, or triazole derivative. The treated solution (for example, alkaline aqueous solution) is used as a processing liquid, and the solder mounting board body 10 on which the copper-based metal layer 20 is formed is immersed in the processing liquid. Here, the concentration of the triazine thiol or the like in the treatment liquid is not particularly limited, but is preferably 0.01 to 1 wt%, for example.

その後、例えば、１００〜１５０℃で５分〜６０分加熱乾燥させる。これにより、有機化合物の銅と反応する官能基と、銅系金属層２０の銅とが化学反応して、銅系金属層２０の表面に有機皮膜３０が形成される。電着させる場合は、その銅系金属層２０を陽極とし、不活性金属あるいはカーボンを陰極として、陽極、陰極間に所定の電圧を印加して、銅系金属層２０表面の少なくともその一部にトリアジンチオール、トリアジンチオール誘導体、フォスファゼンのチオール誘導体、ビフェニルのチオール誘導体、ナフタレンのチオール誘導体、アントラセンのチオール誘導体、イミダゾール誘導体、又はトリアゾール誘導体等を析出（電着）させる。また、さらに電圧を印加してこれらを積層させて肥厚化させてもよい。   Then, for example, it is heated and dried at 100 to 150 ° C. for 5 to 60 minutes. Thereby, the functional group that reacts with copper of the organic compound and the copper of the copper-based metal layer 20 chemically react to form the organic film 30 on the surface of the copper-based metal layer 20. In the case of electrodeposition, the copper-based metal layer 20 is used as an anode, an inert metal or carbon is used as a cathode, a predetermined voltage is applied between the anode and the cathode, and at least a part of the surface of the copper-based metal layer 20 is applied. Triazine thiol, triazine thiol derivative, phosphazene thiol derivative, biphenyl thiol derivative, naphthalene thiol derivative, anthracene thiol derivative, imidazole derivative, or triazole derivative are deposited (electrodeposited). Further, it may be thickened by applying a voltage to stack these layers.

次に、図２（ｃ）に示すように、実装パッド２１を覆う有機皮膜３０に開口３１を形成して、実装パッド２１の表面の一部を露出させる。開口３１の形成方法としては、例えば、レーザー加工、エッチング等が挙げられるが、レーザー加工が好ましい。容易に高精度で開口３１を形成することができるためである。実装パッド２１のピッチが狭い場合に特に有効である。ここで、レーザー加工としては、例えば、炭酸ガスレーザー加工、紫外線レーザー加工、エキシマレーザー加工等が挙げられるが、紫外線レーザー加工をするのが好ましい。なお、エッチングにより開口３１を形成する場合は、所定形状に形成したレジストを介してエッチングすればよい。   Next, as shown in FIG. 2C, an opening 31 is formed in the organic film 30 covering the mounting pad 21 to expose a part of the surface of the mounting pad 21. Examples of the method for forming the opening 31 include laser processing and etching, but laser processing is preferable. This is because the opening 31 can be easily formed with high accuracy. This is particularly effective when the pitch of the mounting pads 21 is narrow. Here, examples of the laser processing include carbon dioxide laser processing, ultraviolet laser processing, and excimer laser processing, and it is preferable to perform ultraviolet laser processing. In addition, what is necessary is just to etch through the resist formed in the predetermined shape, when opening 31 is formed by an etching.

本発明のはんだ実装基板の製造方法によれば、有機皮膜３０を構成する有機化合物が銅系金属層２０の銅と化学結合することにより、銅系金属層２０の表面のみに有機皮膜３０を選択的に設けることができる。本実施形態では、実装パッド２１の表面及び銅系金属層２０が露出した配線２２の一部に有機皮膜３０が選択的に設けられる。したがって、例えば、金からなるボンディングワイヤを接続する導電パッド等が実装基板本体１０の表面に形成されていたとしても、かかる導電パッドの表面には有機皮膜３０は形成されることなく、銅を含む銅系金属層２０の表面のみに有機皮膜３０が形成される。なお、銅を含む銅系金属層が他にも存在する場合は、予めソルダーレジスト層などの絶縁材や、銅を含まないで所定の有機化合物とは反応しない金属層等、例えば、金により覆えばよい。   According to the method for manufacturing a solder mounting substrate of the present invention, the organic compound constituting the organic film 30 is chemically bonded to the copper of the copper-based metal layer 20 so that the organic film 30 is selected only on the surface of the copper-based metal layer 20. Can be provided. In this embodiment, the organic film 30 is selectively provided on the surface of the mounting pad 21 and part of the wiring 22 where the copper-based metal layer 20 is exposed. Therefore, for example, even if a conductive pad or the like for connecting a bonding wire made of gold is formed on the surface of the mounting substrate body 10, the organic film 30 is not formed on the surface of the conductive pad, and copper is contained. The organic film 30 is formed only on the surface of the copper-based metal layer 20. In addition, when there are other copper-based metal layers containing copper, an insulating material such as a solder resist layer or a metal layer that does not contain copper and does not react with a predetermined organic compound, for example, is covered with gold. Just do it.

また、本発明のはんだ実装基板の製造方法によれば、はんだを設ける領域のみに開口３１を設ければよく、実装パッド２１の形状や実装パッド２１のピッチに左右されることなく、はんだを確実に実装パッド２１の表面に設けることができる。さらに、従来のＳＭＤ設計のようにはんだ実装部を覆う必要がなく、部品の実装領域外の銅系金属層だけを有機化合物と反応しない金属層又は絶縁層により覆えばよい。したがって、有機化合物と反応しない金属層又は絶縁層のアライメント精度等を緩和することができ、また、はんだ実装部の開口をより狭ピッチとしても実装信頼性に優れたはんだ実装基板とすることができる。これにより、はんだ実装基板１００の設計の自由度が広がる。   In addition, according to the method for manufacturing a solder mounting board of the present invention, it is only necessary to provide the opening 31 only in the area where the solder is provided. Can be provided on the surface of the mounting pad 21. Furthermore, it is not necessary to cover the solder mounting portion as in the conventional SMD design, and only the copper-based metal layer outside the component mounting area may be covered with a metal layer or an insulating layer that does not react with the organic compound. Therefore, the alignment accuracy of the metal layer or the insulating layer that does not react with the organic compound can be relaxed, and a solder mounting board with excellent mounting reliability can be obtained even if the openings of the solder mounting portion are narrower. . Thereby, the freedom degree of design of the solder mounting board | substrate 100 spreads.

また、本実施形態では、レーザー加工により開口３１を形成していることにより、狭いピッチの実装パッド２１上であっても、所望の大きさ・形状の開口３１を形成することができる。なお、本実施形態では、有機皮膜３０の開口３１の大きさ・形状を均一として各実装パッド２１の露出面積・形状を均一なものとしたが、勿論、用途に合わせて容易に開口部の設計を変更することができる。   In the present embodiment, since the openings 31 are formed by laser processing, the openings 31 having a desired size and shape can be formed even on the mounting pads 21 with a narrow pitch. In the present embodiment, the size and shape of the opening 31 of the organic film 30 are made uniform and the exposed area and shape of each mounting pad 21 are made uniform. Of course, the opening portion can be easily designed according to the application. Can be changed.

本実施形態のはんだ実装基板１００は、はんだを介して部品を実装することができる。図３は、本実施形態のはんだ実装基板１００に、はんだを介して部品を実装した半導体装置の製造方法を示す断面図である。   The solder mounting substrate 100 of the present embodiment can mount components via solder. FIG. 3 is a cross-sectional view illustrating a method for manufacturing a semiconductor device in which components are mounted on the solder mounting substrate 100 of the present embodiment via solder.

図３（ａ）に示すように、部品２００をフェイスダウンすることにより、部品２００に設けられたはんだバンプ２１０をはんだ実装基板１００の開口３１により露出した実装パッド２１表面に当接させた後、はんだバンプ２１０を溶融させて、洗浄することにより、はんだと実装パッド２１表面とが固着して、図３（ｂ）に示すように、実装基板本体１０に部品２００を実装することができる。この際、有機皮膜３０が薄いためはんだバンプ２１０と実装パッド２１とが確実に密着する。   As shown in FIG. 3A, by causing the component 200 to face down, the solder bump 210 provided on the component 200 is brought into contact with the surface of the mounting pad 21 exposed through the opening 31 of the solder mounting substrate 100. By melting and washing the solder bumps 210, the solder and the surface of the mounting pad 21 are fixed, and the component 200 can be mounted on the mounting board body 10 as shown in FIG. At this time, since the organic film 30 is thin, the solder bumps 210 and the mounting pads 21 are securely adhered.

その後、図３（ｃ）に示すように、部品２００と実装基板本体１０との間にアンダーフィルレジン３００を設けて、半導体装置４００を形成した。このように、部品２００と実装基板本体１０との間にアンダーフィルレジン３００を設けることにより、部品２００と実装基板本体１０との間に熱膨張差が生じても、はんだ接合が確実に行われているため接合部分の破損を抑制することができる。   Thereafter, as illustrated in FIG. 3C, the underfill resin 300 is provided between the component 200 and the mounting substrate body 10 to form the semiconductor device 400. As described above, by providing the underfill resin 300 between the component 200 and the mounting board main body 10, even if a difference in thermal expansion occurs between the component 200 and the mounting board main body 10, solder bonding is reliably performed. Therefore, the breakage of the joint portion can be suppressed.

（実施形態２）
図４は、実施形態２に係るはんだ実装基板の一部を示す要部上面視平面図及びそのＡ−Ａ’線断面図である。実施形態１と同一作用を示す部分には同一符号を付して重複する説明は省略する。 (Embodiment 2)
4A and 4B are a top plan view and a cross-sectional view taken along line AA ′ showing a part of the solder mounting substrate according to the second embodiment. The same reference numerals are given to portions showing the same actions as those in the first embodiment, and redundant description is omitted.

図４に示すように、本実施形態のはんだ実装基板１００Ａは、開口３１により露出した実装パッド２１の表面上にはんだバンプ５０が設けられている。   As shown in FIG. 4, the solder mounting substrate 100 </ b> A of the present embodiment is provided with solder bumps 50 on the surface of the mounting pad 21 exposed through the opening 31.

このはんだバンプ５０は、絶縁層４０の上面よりも突出するように設けられている。はんだバンプ５０の材料は、特に限定されず、例えば、ＳｎＣｕ、ＳＡＣ、ＳｎＢｉ等の部品の実装に広く用いられるはんだ材料を用いることができる。また、これらのはんだ材料は他の合金元素を含んでいてもよい。このはんだバンプ５０は、めっき、蒸着、又は印刷等によりはんだ材料を設け、リフローすることにより形成される。この際、有機皮膜が薄いため、クリームはんだは確実に実装パッド２１と接触して形成される。   The solder bump 50 is provided so as to protrude from the upper surface of the insulating layer 40. The material of the solder bump 50 is not particularly limited. For example, a solder material widely used for mounting components such as SnCu, SAC, and SnBi can be used. These solder materials may contain other alloy elements. The solder bump 50 is formed by providing a solder material by plating, vapor deposition, printing, or the like and performing reflow. At this time, since the organic film is thin, the cream solder is reliably formed in contact with the mounting pad 21.

上述したように、実装基板１００Ａの実装パッド２１の表面にはんだバンプ５０を設け、このはんだバンプ５０を介して部品を実装パッド２１に実装させることができる。   As described above, the solder bump 50 is provided on the surface of the mounting pad 21 of the mounting substrate 100 </ b> A, and the component can be mounted on the mounting pad 21 via the solder bump 50.

以下、実施形態２に係るはんだ実装基板の製造方法を説明する。図５は、はんだ実装基板の製造方法を示す上面視平面図及びそのＡ−Ａ’線断面図である。なお、有機皮膜３０に開口３１を形成する工程までは、実施形態１と同様であるので説明を省略する。   Hereinafter, a method for manufacturing a solder mounting board according to the second embodiment will be described. FIG. 5 is a top plan view showing a method for manufacturing a solder mounting board and a sectional view taken along line A-A ′. In addition, since it is the same as that of Embodiment 1 until the process of forming the opening 31 in the organic membrane | film | coat 30, description is abbreviate | omitted.

実施形態１と同様に有機皮膜３０に開口３１を形成して、実装パッド２１の表面の一部を露出させた後、図５（ａ）に示すように、実装パッド２１毎にクリームはんだ５１を塗布する。クリームはんだ５１を塗布する方法は特に限定されないが、はんだ印刷方法が好ましい。本実施形態では、シルクスクリーン印刷法により、実装基板本体１０上の実装パッド２１の露出部分に、クリームはんだ５１を塗布した。この際、有機皮膜３０が薄いのでクリームはんだ５１と実装パッド２１とが確実に密着する。   As in the first embodiment, after forming an opening 31 in the organic film 30 to expose a part of the surface of the mounting pad 21, as shown in FIG. 5A, cream solder 51 is applied to each mounting pad 21. Apply. A method for applying the cream solder 51 is not particularly limited, but a solder printing method is preferable. In the present embodiment, the cream solder 51 is applied to the exposed portion of the mounting pad 21 on the mounting substrate body 10 by a silk screen printing method. At this time, since the organic film 30 is thin, the cream solder 51 and the mounting pad 21 are securely adhered to each other.

次に、図５（ｂ）に示すように、クリームはんだ５１を溶融させた後に洗浄することにより、有機皮膜３０の開口３１により露出した実装パッド２１にはんだバンプ５０が形成されたはんだ実装基板１００Ａとなる。このとき、有機皮膜３０がレジスト膜として機能し、有機皮膜３０が設けられていない部分、すなわち、実装パッド２１の露出部分のみにはんだバンプ５０が形成される。このはんだバンプ５０は、クリームはんだ５１が溶融時に表面張力により実装部側に突出した略半球状となることで、略半球状に形成される。   Next, as shown in FIG. 5B, the solder mounting substrate 100 </ b> A in which the solder bumps 50 are formed on the mounting pads 21 exposed through the openings 31 of the organic film 30 by washing after melting the cream solder 51. It becomes. At this time, the organic film 30 functions as a resist film, and the solder bump 50 is formed only on the portion where the organic film 30 is not provided, that is, on the exposed portion of the mounting pad 21. The solder bumps 50 are formed in a substantially hemispherical shape by the cream solder 51 becoming a substantially hemispherical shape protruding to the mounting portion side due to surface tension when melted.

本実施形態の製造方法では、各実装パッド２１表面及び配線２２の絶縁層４０で覆われていない表面（絶縁層４０で覆われていない領域の銅系金属層２０）をはんだが付着しない材料からなる有機皮膜３０で覆い、実装パッド２１のはんだバンプ５０を設ける部分のみ露出させていることにより、クリームはんだ５１の印刷領域にずれが生じたとしても、隣り合う実装パッド２１に設けたクリームはんだ５１が接触するという虞がない。また、本実施形態では、配線２２の絶縁層４０で覆われていない表面も有機皮膜３０で覆っていることにより、実装パッド２１に設けられるはんだと配線２２が接触して短絡するという虞もない。   In the manufacturing method of the present embodiment, the surface of each mounting pad 21 and the surface of the wiring 22 that is not covered with the insulating layer 40 (the copper-based metal layer 20 in the region not covered with the insulating layer 40) is made of a material that does not adhere to the solder. Even if the printed region of the cream solder 51 is displaced by covering only with the organic film 30 and exposing only the portion where the solder bump 50 of the mounting pad 21 is provided, the cream solder 51 provided on the adjacent mounting pad 21 There is no risk of contact. In the present embodiment, the surface of the wiring 22 that is not covered with the insulating layer 40 is also covered with the organic film 30, so that there is no possibility that the solder provided on the mounting pad 21 and the wiring 22 come into contact with each other and short-circuit. .

また、有機皮膜３０は実装パッド２１上に薄く成膜することができるため、従来のＳＭＤ設計のように、厚さ５μｍ以上のソルダーレジスト層により実装パッド２１の外周を覆うことにより生じる不具合、例えば、実装パッド２１にはんだバンプ５０が形成されないといった問題が生じる虞もない。すなわち、実装パッド２１の露出面積、すなわち、開口３１の開口面積を小さくしたとしても、クリームはんだ５１が実装パッド２１の表面に接触しないという事態が生じる虞もないため、はんだの形成不良等を抑制することができる。   In addition, since the organic film 30 can be thinly formed on the mounting pad 21, a defect caused by covering the outer periphery of the mounting pad 21 with a solder resist layer having a thickness of 5 μm or more as in the conventional SMD design, for example, There is no possibility that the solder bump 50 is not formed on the mounting pad 21. That is, even if the exposed area of the mounting pad 21, that is, the opening area of the opening 31 is reduced, there is no possibility that the cream solder 51 does not contact the surface of the mounting pad 21. can do.

また、絶縁層４０を実装パッド２１の周縁部に設けたＮＳＭＤ設計とすることにより、アライメント精度を緩和することができ、狭ピッチで実装パッド２１を形成することができ、また、コストを低減することができる。   Further, by adopting the NSMD design in which the insulating layer 40 is provided on the peripheral portion of the mounting pad 21, the alignment accuracy can be relaxed, the mounting pad 21 can be formed at a narrow pitch, and the cost is reduced. be able to.

本実施形態のはんだ実装基板１００Ａは、はんだを介して部品を実装することができる。図６は、本実施形態のはんだ実装基板１００Ａに、はんだを介して部品を実装した半導体装置の製造方法の一例を示す断面図である。   The solder mounting substrate 100A of the present embodiment can mount components via solder. FIG. 6 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device in which components are mounted on the solder mounting board 100A of the present embodiment via solder.

図６（ａ）に示すように、部品２００をフェイスダウンすることにより、部品２００に設けられたはんだバンプ２１０を実装基板本体１０の実装パッド２１上に設けたはんだバンプ５０と当接させた後、溶融・洗浄をする。これにより、図６（ｂ）に示すように、一体化したはんだバンプ５０及びはんだバンプ２１０を介して、はんだ実装基板１００Ａに部品２００を実装することができる。   As shown in FIG. 6A, after the component 200 is faced down, the solder bump 210 provided on the component 200 is brought into contact with the solder bump 50 provided on the mounting pad 21 of the mounting substrate body 10. Melt and wash. As a result, as shown in FIG. 6B, the component 200 can be mounted on the solder mounting board 100A via the integrated solder bump 50 and solder bump 210.

その後、図６（ｃ）に示すように、部品２００と実装基板本体１０との間に、アンダーフィルレジン３００を設けた。このように、部品２００とはんだ実装基板１００Ａとの間にアンダーフィルレジン３００を設けることにより、部品２００と実装基板本体１０との間に熱膨張差が生じても、接合部分の破損を抑制することができる。   Thereafter, as shown in FIG. 6C, an underfill resin 300 was provided between the component 200 and the mounting board body 10. As described above, by providing the underfill resin 300 between the component 200 and the solder mounting substrate 100A, even if a difference in thermal expansion occurs between the component 200 and the mounting substrate body 10, damage to the joint portion is suppressed. be able to.

また、本実施形態のはんだ実装基板１００Ａは、はんだを有さない部品もはんだバンプ５０を介して実装することができる。なお、はんだを有さない部品を実装する場合は、はんだ実装基板１００Ａのはんだバンプ５０は、絶縁層４０の表面よりも比較的大きく突出しているのが好ましい。はんだを有さない部品を実装する場合について、比較的大きいはんだバンプ５０Ａを設けたはんだ実装基板１００Ｂを例に挙げて説明する。図７は、はんだ実装基板１００Ｂに、はんだを有さない部品をはんだ５０Ａを介して実装した半導体装置の製造方法を示す断面図である。   In addition, the solder mounting substrate 100A of the present embodiment can mount components that do not have solder via the solder bumps 50. When mounting a component that does not have solder, it is preferable that the solder bumps 50 of the solder mounting substrate 100A protrude relatively larger than the surface of the insulating layer 40. The case of mounting a component that does not have solder will be described by taking as an example a solder mounting substrate 100B provided with relatively large solder bumps 50A. FIG. 7 is a cross-sectional view illustrating a method for manufacturing a semiconductor device in which a component having no solder is mounted on a solder mounting substrate 100B via a solder 50A.

図７（ａ）に示すように、例えば、実装パッド２１との接合部位に、ニッケル、チタン、クロム、銅、金、これらの積層体等からなる導体部２２０が設けられている部品２００Ａをフェイスダウンすることにより、部品２００Ａに設けられた導体部２２０を実装基板本体１０の実装パッド２１上に設けたはんだバンプ５０Ａと当接させた後、これらを溶融させて合金化し、洗浄する。これにより、導体部２２０とはんだバンプ５０Ａとを接合させることができ、図７（ｂ）に示すように、はんだバンプ５０Ａを介して、はんだ実装基板１００Ｂに部品２００Ａを実装することができる。   As shown in FIG. 7A, for example, a part 200A in which a conductor portion 220 made of nickel, titanium, chromium, copper, gold, a laminate of these, or the like is provided at the joint portion with the mounting pad 21 is faced. The conductor part 220 provided on the component 200 </ b> A is brought into contact with the solder bump 50 </ b> A provided on the mounting pad 21 of the mounting substrate body 10 by being downed, and then melted, alloyed and cleaned. Thereby, the conductor part 220 and the solder bump 50A can be joined, and as shown in FIG. 7B, the component 200A can be mounted on the solder mounting substrate 100B via the solder bump 50A.

その後、図７（ｃ）に示すように、本実施形態では、部品２００Ａとはんだ実装基板１００Ｂとの間にアンダーフィルレジン３００を設けて、半導体装置４００Ｂとした。   Thereafter, as shown in FIG. 7C, in the present embodiment, the underfill resin 300 is provided between the component 200A and the solder mounting substrate 100B to obtain the semiconductor device 400B.

本実施形態のはんだ実装基板１００Ｂは、非常に厚さの薄い有機皮膜３０により実装パッド２１が覆われ且つ開口３１により一部が露出していることにより、部品２００Ａ側にはんだバンプが形成されていない場合でも、はんだ実装基板１００Ｂの実装パッド２１に設けたはんだバンプ５０Ａと部品２００Ａの導体部２２０とを接触させることができ、容易に部品２００Ａを実装することができる。   In the solder mounting substrate 100B of the present embodiment, the mounting pad 21 is covered by the very thin organic film 30 and a part thereof is exposed by the opening 31, so that solder bumps are formed on the component 200A side. Even if not, the solder bump 50A provided on the mounting pad 21 of the solder mounting substrate 100B can be brought into contact with the conductor portion 220 of the component 200A, and the component 200A can be easily mounted.

ここで、部品２００Ａとしては、実装パッド２１との接合部位に、導電性を備える導体部２２０が設けられているものを用いることができる。この導体部２２０は、上述したように、ニッケル、チタン、クロム、銅、金、これらの積層体等からなるものであり、銅、銅とニッケルと金の積層体、銅と金の積層体からなるのが好ましい。また、このときの導体部２２０の膜厚は非常に薄くてもよく、例えば、３．０〜１０．０μｍ程度あればよい。   Here, as the component 200 </ b> A, a component in which a conductive portion 220 having conductivity is provided at a joint portion with the mounting pad 21 can be used. As described above, the conductor 220 is made of nickel, titanium, chromium, copper, gold, a laminate of these, or the like, and is made of copper, a laminate of copper, nickel, and gold, or a laminate of copper and gold. Preferably it is. Moreover, the film thickness of the conductor part 220 at this time may be very thin, for example, what is necessary is just about 3.0-10.0 micrometers.

このように、本実施形態のはんだ実装基板１００Ｂは、実装する部品２００のコストも低減させることができる。   Thus, the solder mounting substrate 100B of this embodiment can also reduce the cost of the component 200 to be mounted.

（他の実施形態）
以上、本発明の一実施形態について説明したが、本発明は、上述した実施形態に限定されるものではない。実施形態１及び２では、上面視円形の実装パッド２１を用いて説明したが、実装パッド２１の形状は限定されるものではなく、上面視が長方形や正方形であってもよく、狭ピッチで設けられる帯状体であってもよい。 (Other embodiments)
Although one embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment. In the first and second embodiments, the mounting pad 21 having a circular shape when viewed from above has been described. However, the shape of the mounting pad 21 is not limited, and the rectangular shape or the square shape when viewed from above may be used. It may be a strip.

また、上述した実施形態では、実装パッド２１及び配線２２は、銅系金属層２０からなるものとしたが、これに限定されるものではない。例えば、部品の実装領域内は、銅系金属層２０の下に他の金属層を設けた積層体であってもよい。また、部品の実装領域外では、銅系金属層２０の表面を他の金属層で覆った積層構造であってもよい。   In the above-described embodiment, the mounting pad 21 and the wiring 22 are made of the copper-based metal layer 20, but are not limited thereto. For example, the component mounting region may be a laminate in which another metal layer is provided under the copper-based metal layer 20. Further, outside the component mounting region, a laminated structure in which the surface of the copper-based metal layer 20 is covered with another metal layer may be used.

また、本実施形態では、実装パッド２１はすべて有機皮膜３０により覆うようにしたが、実装パッド２１の一部を絶縁層４０により覆うようにしてもよい。   In the present embodiment, all the mounting pads 21 are covered with the organic film 30, but a part of the mounting pads 21 may be covered with the insulating layer 40.

配線２２は、導体からなるものであればよく、実装パッド２１とは異なる材料からなるものであってもよいが、製造面や実装基板１００との密着性等の観点から同一材料からなるものとするのが好ましい。   The wiring 22 may be made of a conductor, and may be made of a material different from that of the mounting pad 21. However, the wiring 22 is made of the same material from the viewpoint of manufacturing surface, adhesion to the mounting substrate 100, and the like. It is preferable to do this.

また、はんだバンプ５０を形成する前に、酸等により開口３１により露出した実装パッド２１表面を洗浄してもよい。例えば、実装基板本体１０を硫酸に浸漬させることにより、露出した実装パッド２１の表面の銅酸化物を除去してもよい。   Further, the surface of the mounting pad 21 exposed through the opening 31 may be cleaned with acid or the like before the solder bump 50 is formed. For example, the exposed copper oxide on the surface of the mounting pad 21 may be removed by immersing the mounting substrate body 10 in sulfuric acid.

また、本発明のはんだ実装基板は、チップスタック型のパッケージ構造を実装するのにも好適なものである。例えば、図８に示すように、第１チップ２４１と、第１チップ２４１上に設けられる第２チップ２４２を備えるパッケージ構造２４０は、第１チップ２４１をはんだバンプ５０を介してはんだ実装基板１００の実装パッド２１に実装すればよい。そして、第２チップ２４２は、ワイヤーボンディング２３０により、実装基板本体１０の部品の実装領域外に設けられた金からなる導電層２５に接続すればよい。このはんだ実装基板１００を用いることにより、デバイスを大幅に小型化することができる。なお、ここでは、導電層２５は金からなるものとしたが、銅を含まない金属材料であればよい。図８に示す半導体装置４００は、例えば、予め、実装領域以外の領域に設けられる銅系金属層２０の表面にめっき等により銅を含まない導電層２５を形成した後に、有機皮膜３０を形成することにより容易に製造することができる。これは、有機皮膜３０に選択性があるからであり、例えば、導電層２５が金からなる場合、銅と反応する官能基を有する有機化合物の水溶液中又は銅と反応する官能基を有する有機溶剤溶液中に浸漬しても、導電層２５の表面に有機皮膜３０が形成されることはない。   The solder mounting substrate of the present invention is also suitable for mounting a chip stack type package structure. For example, as shown in FIG. 8, in a package structure 240 including a first chip 241 and a second chip 242 provided on the first chip 241, the first chip 241 is attached to the solder mounting substrate 100 via the solder bumps 50. What is necessary is just to mount in the mounting pad 21. FIG. The second chip 242 may be connected to the conductive layer 25 made of gold provided outside the mounting area of the components of the mounting substrate body 10 by wire bonding 230. By using this solder mounting substrate 100, the device can be greatly reduced in size. Here, although the conductive layer 25 is made of gold, any metal material that does not contain copper may be used. In the semiconductor device 400 shown in FIG. 8, for example, after the conductive layer 25 not containing copper is formed on the surface of the copper-based metal layer 20 provided in a region other than the mounting region in advance by plating or the like, the organic film 30 is formed. Can be easily manufactured. This is because the organic film 30 has selectivity. For example, when the conductive layer 25 is made of gold, the organic solvent has an aqueous solution of an organic compound having a functional group that reacts with copper or an organic solvent having a functional group that reacts with copper. Even when immersed in the solution, the organic film 30 is not formed on the surface of the conductive layer 25.

また、本発明のはんだ実装基板は、部品２００，２００Ａをはんだを介して実装することができるものであるが、勿論、有機皮膜３０を設けていない他の領域に、受動部品などの他の部品を実装することもできる。図９〜図１２を用いて部品２００Ａと共に他の部品を実装した半導体装置の製造方法について簡単に説明する。なお、図９〜１０においては、説明のために平面図の構成要素の一部に模様を付している。   The solder mounting board of the present invention can mount the components 200 and 200A via solder. Of course, other components such as passive components are provided in other areas where the organic film 30 is not provided. Can also be implemented. A method of manufacturing a semiconductor device in which other components are mounted together with the component 200A will be briefly described with reference to FIGS. In FIGS. 9 to 10, a part of the components in the plan view is given a pattern for the sake of explanation.

図９（ａ）に示すように、実装基板本体１０Ｃの上面に設けられた銅系金属層２０のフレキシブルチップ（部品）のはんだ実装領域外を絶縁材料又は有機化合物と反応しない金属層により覆う。具体的には、まず、銅系金属層２０のフレキシブルチップの実装領域及び受動部品の実装領域の周囲を絶縁層４０により覆った後に、受動部品の実装領域の銅系金属層２０の表面を銅を含まない導電層２５により覆う。これにより、実装基板本体１０Ｃの表面には、フレキシブルチップが実装される実装パッド２１Ｃと、受動部品が実装される第２実装パッド２６とが形成される。なお、導電層２５は、銅を含まない金属材料からなるものであれば特に限定されないが、本実施形態では金からなるものとした。導電層２５は、例えば、めっきにより形成することができる。   As shown in FIG. 9A, the outside of the solder mounting area of the flexible chip (component) of the copper-based metal layer 20 provided on the upper surface of the mounting substrate body 10C is covered with a metal layer that does not react with the insulating material or organic compound. Specifically, first, after covering the periphery of the flexible chip mounting area and the passive component mounting area of the copper-based metal layer 20 with the insulating layer 40, the surface of the copper-based metal layer 20 in the passive component mounting area is coated with copper. It is covered with a conductive layer 25 that does not contain. As a result, the mounting pad 21C on which the flexible chip is mounted and the second mounting pad 26 on which the passive component is mounted are formed on the surface of the mounting substrate body 10C. The conductive layer 25 is not particularly limited as long as it is made of a metal material not containing copper, but in the present embodiment, it is made of gold. The conductive layer 25 can be formed by plating, for example.

次に、図９（ｂ）に示すように、銅系金属層２０の露出表面、すなわち、実装パッド２１Ｃの表面に、有機皮膜３０を形成する。有機皮膜３０の形成方法は、実施形態１と同様であるので説明を省略する。このとき、有機皮膜３０を構成する有機化合物は、銅系金属層２０の銅のみと反応するため、銅を含まない導電層２５により覆われている実装パッド２６の表面には有機皮膜３０が形成されることがない。   Next, as shown in FIG. 9B, an organic film 30 is formed on the exposed surface of the copper-based metal layer 20, that is, the surface of the mounting pad 21C. Since the formation method of the organic film 30 is the same as that of Embodiment 1, description is abbreviate | omitted. At this time, since the organic compound constituting the organic film 30 reacts only with copper of the copper-based metal layer 20, the organic film 30 is formed on the surface of the mounting pad 26 covered with the conductive layer 25 not containing copper. It will not be done.

次に、図１０（ａ）に示すように、実施形態２と同様の方法により、実装パッド２１Ｃを覆う有機皮膜３０に開口３１を設ける。   Next, as shown in FIG. 10A, an opening 31 is provided in the organic film 30 covering the mounting pad 21C by the same method as in the second embodiment.

そして、図１０（ｂ）に示すように、露出した実装パッド２１Ｃの表面にはんだバンプ５０を形成して、はんだ実装基板１００Ｃとする。   Then, as shown in FIG. 10B, solder bumps 50 are formed on the exposed surface of the mounting pad 21C to form a solder mounting substrate 100C.

次に、図１１（ａ）に示すように、はんだ実装基板１００Ｃの上面に設けられる第２実装パッド２６に、導電層２５の金を活性化させる活性樹脂２７を塗布する。そして、図１１（ｂ）に示すように、受動部品２５０Ａに設けられたはんだバンプ２１０を第２実装パッド２６に当接させた後、溶融・洗浄することにより、図１１（ｃ）に示すように、はんだ実装基板１００Ｃに受動部品２５０Ａを実装する。   Next, as shown in FIG. 11A, an active resin 27 for activating gold of the conductive layer 25 is applied to the second mounting pads 26 provided on the upper surface of the solder mounting substrate 100C. Then, as shown in FIG. 11B, the solder bump 210 provided on the passive component 250A is brought into contact with the second mounting pad 26, and then melted and washed, as shown in FIG. 11C. In addition, the passive component 250A is mounted on the solder mounting board 100C.

次に、図１２（ａ）に示すように、実装基板本体１０の部品２００Ａの実装領域にアンダーフィルレジン３００を塗布した後、図１２（ｂ）に示すように、部品２００Ａに設けられた導体部２２０Ａと、はんだ実装基板１００Ｃの実装パッド２１Ｃに設けられたはんだバンプ５０とを当接させて溶融させると共に、アンダーフィルレジン３００を脱泡・硬化させることにより、はんだバンプ２１０及びはんだバンプ５０が合金化し、はんだ実装基板１００Ｃに部品２００Ａが実装される。   Next, as shown in FIG. 12A, after the underfill resin 300 is applied to the mounting region of the component 200A of the mounting substrate body 10, the conductor provided on the component 200A is applied as shown in FIG. The portion 220A and the solder bump 50 provided on the mounting pad 21C of the solder mounting substrate 100C are brought into contact with each other and melted, and the underfill resin 300 is defoamed and cured, whereby the solder bump 210 and the solder bump 50 are formed. Alloying is performed, and the component 200A is mounted on the solder mounting board 100C.

有機皮膜３０を構成する有機化合物は、銅系金属層２０の銅のみに選択的に反応するため、銅系金属層２０の絶縁層４０で覆われていない領域以外に有機皮膜３０が形成されることがない。したがって、他に実装パッドを備えていても、銅系金属層２０を金などの他の導電層により覆うことにより、有機皮膜３０が形成されることがない。したがって、目的に応じた製品設計が容易となる。   Since the organic compound constituting the organic film 30 selectively reacts only with copper of the copper-based metal layer 20, the organic film 30 is formed in a region other than the region not covered with the insulating layer 40 of the copper-based metal layer 20. There is nothing. Therefore, even if other mounting pads are provided, the organic coating 30 is not formed by covering the copper-based metal layer 20 with another conductive layer such as gold. Therefore, product design according to the purpose becomes easy.

なお、図９〜１２では、実装パッド２１Ｃの開口３１の数は１つとしたが、勿論、部品に合わせて複数個設けてもよい。   9 to 12, the number of the openings 31 of the mounting pad 21 </ b> C is one, but it is needless to say that a plurality of openings 31 may be provided according to the components.

以下、実施例を示して本発明をさらに詳細に説明するが、本発明はこれらにより限定されるものではない。   EXAMPLES Hereinafter, although an Example is shown and this invention is demonstrated further in detail, this invention is not limited by these.

（実施例１）
銅からなる実装パッドが複数形成されたガラスクロス入りエポキシ樹脂からなる基板を、４０℃のトリアジントリチオール０．５ｗｔ％のモノナトリウム塩水溶液に１０分間浸漬した後、水で洗浄し、１００℃で１０分間乾燥することにより、実装パッド表面にトリアジンチオールからなる膜厚０．０２μｍの有機皮膜を形成した。 Example 1
A substrate made of epoxy resin with glass cloth on which a plurality of mounting pads made of copper were formed was immersed in a monosodium salt aqueous solution of 0.5 wt% triazine trithiol at 40 ° C. for 10 minutes, then washed with water, at 100 ° C. By drying for 10 minutes, an organic film having a thickness of 0.02 μm composed of triazine thiol was formed on the surface of the mounting pad.

次に、紫外線レーザーを用い、トリアジンチオールからなる有機皮膜に開口を形成した。   Next, an opening was formed in the organic film made of triazine thiol using an ultraviolet laser.

次に、基板を３ｗｔ％硫酸に浸漬し、開口部の銅酸化物を除去した。そして、開口により露出した実装パッドの表面にクリームはんだ印刷をし、２７０℃で１０ｓｅｃ加熱してリフローを行い、その後洗浄を行った。これにより、開口部にはんだバンプを形成した実施例１のはんだ実装基板を形成した。   Next, the substrate was immersed in 3 wt% sulfuric acid to remove the copper oxide in the opening. Then, cream solder printing was performed on the surface of the mounting pad exposed through the opening, and reflow was performed by heating at 270 ° C. for 10 seconds, followed by cleaning. As a result, the solder mounting substrate of Example 1 in which the solder bumps were formed in the openings was formed.

（試験例１）
完成したはんだ実装基板を実態顕微鏡で倍率４０倍で観察した。その結果、はんだバンプはレーザーによって開口された部分にのみ形成されており、銅からなる実装パッド表面に設けられた有機皮膜の表面には、はんだの付着は確認されなかった。 (Test Example 1)
The completed solder mounting board was observed at a magnification of 40 times with an actual microscope. As a result, the solder bump was formed only in the portion opened by the laser, and no adhesion of solder was confirmed on the surface of the organic film provided on the surface of the mounting pad made of copper.

（実施例２）
実施例１で製造したはんだ実装基板にＬＳＩを実装させて、実施例２のはんだ実装基板とした。具体的には、ＬＳＩに設けられたはんだバンプと、開口部に設けられたはんだバンプとを当接し、２７０℃で１０秒間加熱してリフローを行い、その後洗浄を行った。これにより、ＬＳＩに設けられたはんだと開口部に設けられたはんだとが合金化し、はんだ実装基板にＬＳＩが実装された半導体装置を得た。 (Example 2)
An LSI was mounted on the solder mounting board manufactured in Example 1 to obtain the solder mounting board of Example 2. Specifically, the solder bump provided on the LSI and the solder bump provided on the opening were brought into contact with each other, heated at 270 ° C. for 10 seconds, reflowed, and then washed. As a result, the solder provided in the LSI and the solder provided in the opening are alloyed to obtain a semiconductor device in which the LSI is mounted on the solder mounting board.

１０ 実装基板本体
２０ 銅系金属層
２１ 実装パッド
２２ 配線
３０ 有機皮膜
３１ 開口
４０ 絶縁層
５０，５０Ａ はんだバンプ
１００，１００Ａ，１００Ｂ，１００Ｃ はんだ実装基板
２００ 部品
２１０ はんだバンプ
２２０ 導体部 DESCRIPTION OF SYMBOLS 10 Mounting board main body 20 Copper system metal layer 21 Mounting pad 22 Wiring 30 Organic film 31 Opening 40 Insulating layer 50, 50A Solder bump 100,100A, 100B, 100C Solder mounting board 200 Parts 210 Solder bump 220 Conductor part

Claims (12)

部品をはんだを介して実装するはんだ実装基板の製造方法であって、
前記はんだ実装基板は、銅を含む銅系金属層を備える配線及びはんだ実装部を少なくとも一方面に複数備え、
前記配線及び前記はんだ実装部の前記銅系金属層が露出した領域に、銅と反応する官能基を少なくとも一つを有する有機化合物を反応させることにより、前記有機化合物からなる有機皮膜を形成する工程と、
前記有機皮膜が形成されたはんだ実装部の該有機皮膜の一部を除去して開口を設けて、前記銅系金属層の一部を露出させる工程と、
を具備することを特徴とするはんだ実装基板の製造方法。 A method for manufacturing a solder mounting board in which a component is mounted via solder,
The solder mounting substrate includes a plurality of wirings and solder mounting portions including a copper-based metal layer containing copper on at least one surface,
The process of forming the organic membrane which consists of the said organic compound by making the organic compound which has at least one functional group which reacts with copper react with the area | region where the said copper-type metal layer of the said wiring and the said solder mounting part is exposed When,
Removing a part of the organic film of the solder mounting portion on which the organic film is formed to provide an opening, and exposing a part of the copper-based metal layer;
A method for manufacturing a solder mounting board, comprising: 請求項１に記載のはんだ実装基板の製造方法において、前記有機皮膜を形成する工程前に、前記有機皮膜が形成されない領域の前記銅系金属層は、前記有機化合物と反応しない金属層又は絶縁層により覆うことを特徴とするはんだ実装基板の製造方法。   2. The method of manufacturing a solder mounting board according to claim 1, wherein the copper-based metal layer in a region where the organic film is not formed is a metal layer or an insulating layer that does not react with the organic compound before the step of forming the organic film. A method for manufacturing a solder mounting board, characterized in that it is covered with 請求項１又は２に記載のはんだ実装基板の製造方法において、前記有機化合物は、チオール基、アミノ基、アミド基、イミダゾール基、トリアゾール基、オキサゾール基、及びチアゾール基からなる群から選択される少なくとも一つの官能基を有し、銅系金属層とのみ反応するものであることを特徴とするはんだ実装基板の製造方法。   3. The method for manufacturing a solder mounting board according to claim 1, wherein the organic compound is at least selected from the group consisting of a thiol group, an amino group, an amide group, an imidazole group, a triazole group, an oxazole group, and a thiazole group. A method for producing a solder mounting board, which has one functional group and reacts only with a copper-based metal layer. 請求項１〜３のいずれか一項に記載のはんだ実装基板の製造方法において、前記有機化合物が、トリアジンチオール、トリアジンチオール誘導体、フォスファゼンのチオール誘導体、ビフェニルのチオール誘導体、ナフタレンのチオール誘導体、アントラセンのチオール誘導体、イミダゾール誘導体、又はトリアゾール誘導体であることを特徴とするはんだ実装基板の製造方法。   The method for producing a solder mounting board according to any one of claims 1 to 3, wherein the organic compound is triazine thiol, triazine thiol derivative, phosphazene thiol derivative, biphenyl thiol derivative, naphthalene thiol derivative, anthracene A method for producing a solder mounting board, which is a thiol derivative, an imidazole derivative, or a triazole derivative. 請求項１〜４のいずれか一項に記載のはんだ実装基板の製造方法において、前記有機被膜は膜厚が１Å以上１０００Å以下であることを特徴とするはんだ実装基板の製造方法。   5. The method for manufacturing a solder mounting board according to claim 1, wherein the organic coating has a thickness of 1 to 1000 mm. 請求項１〜５のいずれか一項に記載のはんだ実装基板の製造方法において、隣り合う前記開口により露出させた銅系金属層間の距離が１００μｍ以下であることを特徴とするはんだ実装基板の製造方法。   6. The method of manufacturing a solder mounting board according to claim 1, wherein a distance between the copper-based metal layers exposed by the adjacent openings is 100 [mu] m or less. Method. 請求項１〜６のいずれか一項に記載のはんだ実装基板の製造方法において、前記有機皮膜の除去はレーザー加工により行うことを特徴とするはんだ実装基板の製造方法。   The method for manufacturing a solder mounting board according to claim 1, wherein the removal of the organic film is performed by laser processing. 請求項１〜７のいずれか一項に記載のはんだ実装基板の製造方法において、さらに、前記有機皮膜の開口により露出させた前記銅系金属層の表面に、はんだバンプを設ける工程を具備することを特徴とするはんだ実装基板の製造方法。   The method for manufacturing a solder mounting board according to any one of claims 1 to 7, further comprising a step of providing solder bumps on the surface of the copper-based metal layer exposed through the opening of the organic film. A method for manufacturing a solder-mounted board, characterized by: 部品をはんだを介して実装するはんだ実装基板であって、
少なくとも一方面に設けられ且つ銅を含む銅系金属層を備える配線及びはんだ実装部と、
前記配線及び前記はんだ実装部の銅系金属層表面を覆う有機皮膜と、を備え、
前記有機皮膜は、銅と反応する官能基を少なくとも一つを有する有機化合物から形成されたものであり、
前記はんだ実装部を覆う前記有機皮膜には、前記銅系金属層の一部を露出させる開口部が設けられていることを特徴とするはんだ実装基板。 A solder mounting board for mounting components via solder,
A wiring and a solder mounting portion provided on at least one surface and including a copper-based metal layer containing copper;
An organic film covering the surface of the copper-based metal layer of the wiring and the solder mounting portion,
The organic film is formed from an organic compound having at least one functional group that reacts with copper,
An opening for exposing a portion of the copper-based metal layer is provided in the organic film covering the solder mounting portion. 請求項９に記載のはんだ実装基板において、前記有機皮膜が形成されない領域の前記銅系金属層は、前記有機化合物と反応しない金属層又は絶縁層により覆われていることを特徴とするはんだ実装基板。   The solder mounting board according to claim 9, wherein the copper-based metal layer in a region where the organic film is not formed is covered with a metal layer or an insulating layer that does not react with the organic compound. . 請求項９又は１０に記載のはんだ実装基板において、前記開口により露出した銅系金属層の表面に、はんだバンプが設けられていることを特徴とするはんだ実装基板。   The solder mounting board according to claim 9 or 10, wherein a solder bump is provided on the surface of the copper-based metal layer exposed by the opening. 請求項９〜１１のいずれか一項に記載のはんだ実装基板の前記開口により露出した銅系金属層表面に、前記部品がはんだを介して実装されていることを特徴とする半導体装置。   The semiconductor device, wherein the component is mounted on the surface of the copper-based metal layer exposed through the opening of the solder mounting substrate according to any one of claims 9 to 11 via solder.
JP2011168842A 2011-08-01 2011-08-01 Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device Withdrawn JP2013033836A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011168842A JP2013033836A (en) 2011-08-01 2011-08-01 Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011168842A JP2013033836A (en) 2011-08-01 2011-08-01 Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2013033836A true JP2013033836A (en) 2013-02-14

Family

ID=47789474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011168842A Withdrawn JP2013033836A (en) 2011-08-01 2011-08-01 Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2013033836A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150060A1 (en) * 2016-02-29 2017-09-08 株式会社フジクラ Mounting structure and module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150060A1 (en) * 2016-02-29 2017-09-08 株式会社フジクラ Mounting structure and module
US10763200B2 (en) 2016-02-29 2020-09-01 Fujikura Ltd. Mounting structure and module

Similar Documents

Publication Publication Date Title
US9530744B2 (en) Semiconductor device and method of manufacturing the same
KR100686677B1 (en) Semiconductor device and manufacturing method thereof
KR101034161B1 (en) Semiconductor package substrate
JP5085932B2 (en) Mounted body and manufacturing method thereof
US20170125332A1 (en) Integrated circuit package comprising surface capacitor and ground plane
JPH1116933A (en) Manufacture of circuit board having metallic bump and semiconductor chip package using this circuit board
TW201503771A (en) Wiring board
KR100705637B1 (en) Flexible wiring base material and process for producing the same
TWI427720B (en) Solder bump forming method
US7115496B2 (en) Method for protecting the redistribution layer on wafers/chips
TW200935573A (en) Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
TWI771573B (en) Wiring board, semiconductor device, and manufacturing method of wiring board
JP4932744B2 (en) WIRING BOARD AND ITS MANUFACTURING METHOD, ELECTRONIC COMPONENT DEVICE AND ITS MANUFACTURING METHOD
JP2013033836A (en) Solder mounting substrate, manufacturing method of solder mounting substrate, and semiconductor device
JP2008153696A (en) Semiconductor package and manufacturing method therefor
JP2005150417A (en) Substrate for semiconductor device, its manufacturing method, and semiconductor device
US8580611B2 (en) Method for manufacturing wiring substrate
JP2018010931A (en) Wiring board and manufacturing method of the same
TWI566648B (en) Wiring board
JP2003229513A (en) Substrate incorporating element and method of manufacturing the same
US7538021B2 (en) Removing dry film resist residues using hydrolyzable membranes
JP4605176B2 (en) Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package
JP4605177B2 (en) Semiconductor mounting substrate
JP2008098210A (en) Method for forming projected electrode, method for manufacturing semiconductor device, and semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007