JP2013030932A - Communication system and sub-master node used for the communication system - Google Patents

Communication system and sub-master node used for the communication system Download PDF

Info

Publication number
JP2013030932A
JP2013030932A JP2011164705A JP2011164705A JP2013030932A JP 2013030932 A JP2013030932 A JP 2013030932A JP 2011164705 A JP2011164705 A JP 2011164705A JP 2011164705 A JP2011164705 A JP 2011164705A JP 2013030932 A JP2013030932 A JP 2013030932A
Authority
JP
Japan
Prior art keywords
synchronization signal
signal
transmission
communication system
master node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011164705A
Other languages
Japanese (ja)
Inventor
Shogo Akasaki
省悟 赤▲崎▼
Tomohisa Kishigami
友久 岸上
Shoji Kaneko
尚司 金子
Hideki Kashima
英樹 加島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011164705A priority Critical patent/JP2013030932A/en
Publication of JP2013030932A publication Critical patent/JP2013030932A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a communication system capable of establishing communication even when a synchronization signal transmitted from a master node is interrupted.SOLUTION: The communication system transmits a wake-up signal (S100) and determines presence/absence of transmission of the synchronization signal from the master node (S110). While the synchronization signal is not transmitted (S110: YES) and a definite period of time has not passed (S120: NO), transmission of the wake-up signal is repeated (S100). When the synchronization signal is not transmitted from the master node although the definite period of time has passed (S120: YES, S130, S140: YES), the communication system starts transmission of the synchronization signal instead of the master node (S150).

Description

本発明は、クロック成分を含む同期信号をバス通信路へ出力するマスタノードと、同期信号をバス通信路を介して受信することで、マスタノードに同期して動作するスレーブノードとを備える通信システムに関する。   A communication system comprising: a master node that outputs a synchronization signal including a clock component to a bus communication path; and a slave node that operates in synchronization with the master node by receiving the synchronization signal via the bus communication path. About.

従来、車両に搭載される通信システムとして、CANやLIN等、バス通信路を利用するものが知られている(例えば、非特許文献1参照)。
この種の通信システムにおいて効率の良い通信を行うには、バス通信路を介して信号を送受信するために各通信装置(以下「ノード」という)に設けられるトランシーバの動作を、互いに同期させることが望ましい。
Conventionally, as a communication system mounted on a vehicle, one using a bus communication path such as CAN or LIN is known (for example, see Non-Patent Document 1).
In order to perform efficient communication in this type of communication system, it is necessary to synchronize the operations of transceivers provided in each communication device (hereinafter referred to as “node”) for transmitting and receiving signals via a bus communication path. desirable.

このような同期を実現する手法の一つとして、いずれか一つのノード(マスタノード)が、クロック成分を含む信号(以下「同期信号」という)をバス通信路に送信する手法が知られている。このとき、他のノード(スレーブノード)は、バス通信路上の同期信号からクロック成分を抽出して、自トランシーバで発生させた自走クロックを加工(分周等)することによって、その抽出したクロック成分に同期したバスクロックを生成し、そのバスクロックに従ってトランシーバを動作させる。   As one method for realizing such synchronization, a method is known in which any one node (master node) transmits a signal including a clock component (hereinafter referred to as “synchronization signal”) to a bus communication path. . At this time, the other node (slave node) extracts the clock component from the synchronization signal on the bus communication path and processes (divides, etc.) the free-running clock generated by the own transceiver, thereby extracting the extracted clock. A bus clock synchronized with the component is generated, and the transceiver is operated according to the bus clock.

つまり、図9に示すように、マスタノードによってバス通信路上に同期信号を送信することで、スレーブノードが同期処理を行って通信を実現するのである。   That is, as shown in FIG. 9, by transmitting a synchronization signal on the bus communication path by the master node, the slave node performs synchronization processing to realize communication.

佐藤道夫著「車載ネットワークシステム徹底解説」CQ出版株式会社、2005年12月1日発行Michio Sato "In-vehicle network system thorough commentary" CQ Publishing Co., Ltd., issued December 1, 2005

しかしながら、マスタノードの故障などにより、同期信号がバス通信路に送信されない事態となると、スレーブノードは、バス通信路上の同期信号からクロック成分を抽出することができず、通信が成立しなくなってしまう。   However, if the synchronization signal is not transmitted to the bus communication path due to a failure of the master node or the like, the slave node cannot extract the clock component from the synchronization signal on the bus communication path, and communication cannot be established. .

例えば図10に示すように、スレーブノードがウェイクアップ信号を繰り返し送信しているにもかかわらず一定時間以上マスタノードからの同期信号が送信されない事態になると、スレーブノードが再びスリープモードへ移行することになってしまう。   For example, as shown in FIG. 10, when the slave node repeatedly transmits the wake-up signal but the synchronization signal from the master node is not transmitted for a certain period of time, the slave node shifts to the sleep mode again. Become.

本発明は、上述した課題を解決するためになされたものであり、マスタノードから送信される同期信号が途絶えた場合であっても、通信を成立させることが可能な通信システムを提供することを目的とする。   The present invention has been made to solve the above-described problems, and provides a communication system capable of establishing communication even when a synchronization signal transmitted from a master node is interrupted. Objective.

上述した目的を達成するためになされた通信システムは、クロック成分を含む同期信号をバス通信路へ出力するマスタノードと、当該マスタノードからの同期信号をバス通信路を介して受信することで、マスタノードに同期して動作するスレーブノードとを備える。   The communication system made to achieve the above-described object is a master node that outputs a synchronization signal including a clock component to a bus communication path, and receives the synchronization signal from the master node via the bus communication path. And a slave node that operates in synchronization with the master node.

ここで本発明は、通常時はスレーブノードとして動作するサブマスタノードを備えている。
このサブマスタノードでは、同期信号生成部が同期信号を生成し、マスタノードからの同期信号が途絶えると、信号送信制御部によって、同期信号生成部にて生成される同期信号が、マスタノードに代わってバス通信路へ送信される。このとき、スレーブノードは、サブマスタノードからの同期信号をバス通信路を介して受信することで、サブマスタノードに同期して動作する。
Here, the present invention includes a sub-master node that normally operates as a slave node.
In this sub-master node, when the synchronization signal generation unit generates the synchronization signal and the synchronization signal from the master node is interrupted, the synchronization signal generated by the synchronization signal generation unit is replaced by the master node by the signal transmission control unit. Sent to the bus communication path. At this time, the slave node operates in synchronization with the submaster node by receiving the synchronization signal from the submaster node via the bus communication path.

このようにすれば、マスタノードから送信される同期信号が途絶えた場合であっても、通信を成立させることができる。
一般的に、マスタノードからの同期信号が送信されている場合、各ノードは、予め割り当てられた全ての機能を実行可能な動作モードであるウェイクアップモードで動作する。これに対し、マスタノードからの同期信号が途絶えた場合、消費電力を抑えるために一部の機能を停止した動作モードであるスリープモードで動作する。したがって、マスタノードの故障などにより同期信号が途絶えると、各ノードは、スリープモードへ移行する。
In this way, communication can be established even when the synchronization signal transmitted from the master node is interrupted.
In general, when a synchronization signal is transmitted from a master node, each node operates in a wake-up mode, which is an operation mode that can execute all functions assigned in advance. On the other hand, when the synchronization signal from the master node is interrupted, it operates in a sleep mode, which is an operation mode in which some functions are stopped in order to reduce power consumption. Therefore, when the synchronization signal is interrupted due to a failure of the master node or the like, each node shifts to the sleep mode.

そこで、請求項2に示すように、信号送信制御部は、スリープモードからウェイクアップモードへ各ノードを移行させるためのウェイクアップ信号が送信されてから一定時間が経過しても、マスタノードからの同期信号が送信されない場合に、同期信号の送信を開始することが考えられる。このようにすれば、マスタノードの故障を適切なタイミングで判断して、同期信号を送信することができる。   Therefore, as shown in claim 2, the signal transmission control unit receives a signal from the master node even if a predetermined time has elapsed after the wakeup signal for shifting each node from the sleep mode to the wakeup mode is transmitted. It is conceivable that transmission of the synchronization signal is started when the synchronization signal is not transmitted. In this way, it is possible to determine the failure of the master node at an appropriate timing and transmit the synchronization signal.

ところで、サブマスタノードがマスタノードに代わって同期信号の送信を開始した後、マスタノードが同期信号の送信を再開することも考えられる。
そこで、請求項3に示すように、信号送信制御部は、バス通信路へ出力する同期信号とバス通信路を介して取得される同期信号とを比較し、両信号が不一致である場合、同期信号の送信を停止することとしてもよい。このようにすれば、マスタノードが同期信号の送信を再開した場合にも、適切な通信が実現される。
By the way, it can be considered that the master node resumes transmission of the synchronization signal after the sub-master node starts transmission of the synchronization signal on behalf of the master node.
Therefore, as shown in claim 3, the signal transmission control unit compares the synchronization signal output to the bus communication path with the synchronization signal acquired via the bus communication path, and if both signals are inconsistent, The transmission of the signal may be stopped. In this way, appropriate communication is realized even when the master node resumes transmission of the synchronization signal.

例えば、請求項4に示すように、信号送信制御部は、両信号の不一致の割合が所定閾値以上である場合、同期信号の送信を停止することが考えられる。また例えば、請求項5に示すように、信号送信制御部は、両信号が所定期間連続して不一致となった場合、同期信号の送信を停止することが考えられる。これらの構成を採用すれば、たとえノイズ等の影響があったとしても、両信号の不一致を適切に判断することができる。   For example, as shown in claim 4, it is conceivable that the signal transmission control unit stops the transmission of the synchronization signal when the ratio of mismatch between the two signals is equal to or greater than a predetermined threshold. For example, as shown in claim 5, it is conceivable that the signal transmission control unit stops the transmission of the synchronization signal when both signals do not coincide with each other for a predetermined period. If these configurations are adopted, even if there is an influence of noise or the like, it is possible to appropriately determine a mismatch between both signals.

以上は、通信システムの発明として説明してきたが、上記通信システムに用いられるサブマスタノード(通信装置)の発明として実現してもよい。   The above has been described as an invention of a communication system, but may be realized as an invention of a sub-master node (communication device) used in the communication system.

通信システムの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of a communication system. (a)はバス通信路で使用する伝送路符号の構成を示す説明図であり、(b)はバス通信路を介して送受信されるフレームの構成を示す説明図であり、(c)はUARTが送受信するブロックデータの構成を示す説明図である。(A) is explanatory drawing which shows the structure of the transmission-line code | cord | chord used on a bus channel, (b) is explanatory drawing which shows the structure of the flame | frame transmitted / received via a bus channel, (c) is UART. It is explanatory drawing which shows the structure of the block data which transmits / receives. マスタノード,スレーブノードの構成を示すブロック図である。It is a block diagram which shows the structure of a master node and a slave node. タイミング生成部が生成する各種信号を示す説明図である。It is explanatory drawing which shows the various signals which a timing generation part produces | generates. サブマスタノードの構成を示すブロック図である。It is a block diagram which shows the structure of a submaster node. 信号送信開始処理を示すフローチャートである。It is a flowchart which shows a signal transmission start process. サブマスタノードによる同期信号の送信を示す説明図である。It is explanatory drawing which shows transmission of the synchronizing signal by a submaster node. 信号送信停止処理を示すフローチャートである。It is a flowchart which shows a signal transmission stop process. マスタノードによる同期信号の送信を示す説明図である。It is explanatory drawing which shows transmission of the synchronizing signal by a master node. マスタノードによる同期信号が途絶えた場合を示す説明図である。It is explanatory drawing which shows the case where the synchronizing signal by a master node stops.

以下に本発明の実施形態を図面と共に説明する。
図1は、車両に搭載される通信システム1の概略構成を示すブロック図である。ここでは、通信装置としてのノード3が、バス通信路5を介して相互に接続されている。ノード3は、ボデー系のアプリケーションを実現する電子制御装置(ボデー系ECU)や、車両の状態を検出したり車両の状態を制御したりするために設けられた関連機器(スイッチ、センサ等)である。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing a schematic configuration of a communication system 1 mounted on a vehicle. Here, nodes 3 as communication devices are connected to each other via a bus communication path 5. The node 3 is an electronic control device (body system ECU) that realizes a body system application or related equipment (switches, sensors, etc.) that is provided to detect the state of the vehicle or control the state of the vehicle. is there.

図1に示すように、通信システム1を構成するノード3のうち、ボデー系ECUとしては、ボデー・ワイパECU,シートECU,スライドドアECU,ミラーECU,バックドアECU,ライトECU,チルテレ(電動ステアリング位置調整装置)ECU等があり、一方、関連機器としては、ライトSW,ワイパSW,ライトセンサ,レインセンサ等がある。   As shown in FIG. 1, among the nodes 3 constituting the communication system 1, the body system ECU includes a body wiper ECU, a seat ECU, a slide door ECU, a mirror ECU, a back door ECU, a light ECU, a tilt tele (electric steering) Position adjusting device (ECU) and the like, while related devices include a light SW, a wiper SW, a light sensor, a rain sensor and the like.

バス通信路5は、異なるノード3からハイレベルの信号とロウレベルの信号とが同時に出力されると、バス通信路5上の信号レベルがロウレベルとなるように構成されており、この機能を利用してバス調停を実現する。   The bus communication path 5 is configured such that when a high level signal and a low level signal are simultaneously output from different nodes 3, the signal level on the bus communication path 5 becomes a low level. To achieve bus arbitration.

ここで図2(a)は、バス通信路5で使用する伝送路符号を示す説明図である。
図2(a)に示すように、バス通信路5では、伝送路符号として、ビットの途中で信号レベルがロウレベルからハイレベルに変化するPWM符号が用いられ、ドミナント(本実施形態では0に対応)及びレセッシブ(本実施形態では1に対応)からなる二値の信号を2種類のデューティ比で表現する。
Here, FIG. 2A is an explanatory diagram showing transmission path codes used in the bus communication path 5.
As shown in FIG. 2A, in the bus communication path 5, a PWM code in which the signal level changes from a low level to a high level in the middle of a bit is used as a transmission path code, and a dominant (corresponding to 0 in this embodiment) is used. ) And recessive (corresponding to 1 in the present embodiment) are expressed by two types of duty ratios.

具体的には、ドミナントの方がレセッシブよりロウレベルの比率が長くなるよう(本実施形態では、ドミナントが1ビットの2/3の期間、レセッシブが1ビットの1/3の期間)に設定され、バス通信路5上でドミナントとレセッシブとが衝突すると、ドミナントが調停勝ちするようにされている。   Specifically, the dominant is set so that the ratio of the low level is longer than the recessive (in this embodiment, the dominant is a 2/3 period of 1 bit and the recessive is a 1/3 period of 1 bit) When a dominant and recessive collide with each other on the bus communication path 5, the dominant wins arbitration.

そして、通信システム1では、調停負けしたノード3は送信を直ちに停止し、調停勝ちしたノード3のみが送信を継続する、いわゆるCSMA/CA方式のアクセス制御方式が用いられている。   In the communication system 1, a so-called CSMA / CA access control method is used in which the node 3 that has lost the arbitration immediately stops transmission, and only the node 3 that has won the arbitration continues transmission.

また、図2(b)はノード3間の通信に使用するフレームの構成を示す説明図である。
図2(b)に示すように、フレームは、送信を許可するデータを指定するためのヘッダと、ヘッダによって指定されたデータを送信するための可変長のレスポンスからなる。
FIG. 2B is an explanatory diagram showing a configuration of a frame used for communication between the nodes 3.
As shown in FIG. 2B, the frame includes a header for designating data permitted to be transmitted and a variable length response for transmitting the data designated by the header.

このうち、ヘッダは、送信を許可するデータの識別子(ID)からなり、IDの値が小さいほど、バス調停で勝ち残るように設定されている。一方、レスポンスには、データ以外に、データ(レスポンス)のサイズを示すサイズ情報、エラーの有無をチェックするためのCRC符号が少なくとも含まれている。   Among these, the header is made up of an identifier (ID) of data that is permitted to be transmitted, and is set so that the smaller the ID value, the longer the bus arbitration is won. On the other hand, in addition to the data, the response includes at least a size information indicating the size of the data (response) and a CRC code for checking whether there is an error.

ここで図1の説明に戻り、各ノード3は、予め割り当てられた全ての機能を実行可能な動作モードであるウェイクアップモード、消費電力を抑えるために一部の機能を停止した動作モードであるスリープモードで動作する。   Here, returning to the description of FIG. 1, each node 3 is a wake-up mode that is an operation mode capable of executing all the functions assigned in advance, and an operation mode in which some functions are stopped in order to reduce power consumption. Operates in sleep mode.

また、ノード3の一つ(ここではボデー・ワイパECU)をマスタノード(以下単に「マスタ」という)3aとし、他のノードをスレーブノード(以下単に「スレーブ」という)3b,3cとしている。なお、スレーブ3c(ここではシートECU)は、通常時はスレーブとして動作し、マスタ3aの故障時などにマスタ3aに代わるサブマスタノード(以下単に「サブマスタ」という)3cとなる。   One of the nodes 3 (here, the body wiper ECU) is a master node (hereinafter simply referred to as “master”) 3a, and the other nodes are slave nodes (hereinafter simply referred to as “slave”) 3b and 3c. The slave 3c (here, the seat ECU) normally operates as a slave, and becomes a submaster node (hereinafter simply referred to as “submaster”) 3c that replaces the master 3a when the master 3a fails.

通常時は、マスタ3aがヘッダを送信することによって、送信を許可するデータ(ひいてはデータの送信元となるスレーブ3b,3c)を順次指定し、ヘッダによって指定されたデータの送信元となるスレーブ3b,3cがレスポンス(データ)を送信するポーリング(以下「定期通信」ともいう)と、マスタ3aからの指示によらずスレーブ3b,3cが自律的に通信を制御するイベント通信とを実行する。   At normal times, the master 3a transmits the header, thereby sequentially specifying data to be transmitted (and thus the slaves 3b and 3c serving as the data transmission source), and the slave 3b serving as the data transmission source specified by the header. , 3c performs polling (hereinafter also referred to as “periodic communication”) for transmitting a response (data) and event communication in which the slaves 3b, 3c autonomously control communication regardless of an instruction from the master 3a.

一方、マスタ3aの故障等が生じた場合、サブマスタ3cがヘッダを送信することでスレーブ3bがレスポンスを送信するポーリングと、サブマスタ3cからの指示によらずスレーブ3bが自立的に通信を制御するイベント通信とを実行する。   On the other hand, when a failure or the like of the master 3a occurs, polling in which the slave 3b transmits a response by transmitting a header by the submaster 3c, and an event in which the slave 3b autonomously controls communication regardless of an instruction from the submaster 3c. Execute communication.

以下、マスタ3a及び、スレーブ3b、サブマスタ3cの構成を、図3〜図5を参照して説明する。
マスタ3aは、バス通信路5を介した他ノード3との通信によって得られた情報等に基づき、自ノード3に割り当てられた各種処理を実行する信号処理部10と、信号処理部10から供給されるNRZ符号の送信データTXDをPWM符号の送信データTXに符号化してバス通信路5に出力し、バス通信路5から取り込んだPWM符号の受信データRXをNRZ符号の受信データRXDに復号化して信号処理部10に供給するトランシーバ20とを備えている。
Hereinafter, the configurations of the master 3a, the slave 3b, and the sub-master 3c will be described with reference to FIGS.
The master 3 a is supplied from the signal processing unit 10 that executes various processes assigned to the node 3 based on information obtained by communication with the other nodes 3 via the bus communication path 5, and the signal processing unit 10. The NRZ code transmission data TXD is encoded into PWM code transmission data TX and output to the bus communication path 5. The PWM code reception data RX received from the bus communication path 5 is decoded into the NRZ code reception data RXD. And a transceiver 20 that supplies the signal processing unit 10.

信号処理部10は、CPU,ROM,RAM,IOポート等からなる周知のマイクロコンピュータを中心に構成され、更に、調歩同期(非同期)方式のシリアル通信を実現するUART(汎用非同期送受信回路:Universal Asynchronous Receiver Transmitter )、11、当該信号処理部10を動作させるための動作クロックや、UART11の通信速度と同じ速度(本実施形態では20Kbps)に設定されトランシーバ20に供給する内部クロックCKを発生させる発振回路12を備えている。   The signal processing unit 10 is configured around a known microcomputer including a CPU, ROM, RAM, IO port, and the like, and further, a UART (universal asynchronous transmission / reception circuit: Universal Asynchronous) that realizes asynchronous communication. Receiver Transmitter) 11, an oscillation circuit for generating an operation clock for operating the signal processing unit 10 and an internal clock CK that is set to the same speed (20 Kbps in this embodiment) as the communication speed of the UART 11 and is supplied to the transceiver 20 12 is provided.

但し、発振回路12は、水晶発振子を用いて構成され、安定した周波数で発振する高精度のものが用いられている。また、信号処理部10は、自ノードの動作モードを表すモード信号MDをトランシーバ20に供給するように構成されている。   However, the oscillation circuit 12 is configured using a crystal oscillator, and a highly accurate circuit that oscillates at a stable frequency is used. The signal processing unit 10 is configured to supply the transceiver 20 with a mode signal MD representing the operation mode of the own node.

ここで図2(c)は、UART11が送受信するデータTXD,RXDの構成を示す説明図である。図示されているように、UART11は、データの開始を示す1ビット長のスタートビット(ロウレベル)と、データの終了を示すストップビット(ハイレベル)と、これらスタートビット,ストップビットに挟まれた8ビットのデータとで構成された合計10ビットのブロックデータを単位として送受信する。但し、主要部となる8ビットのデータは、LSB(最下位ビット)が先頭、MSB(最上位ビット)が末尾となるように設定されている。   Here, FIG. 2C is an explanatory diagram showing a configuration of data TXD and RXD transmitted and received by the UART 11. As shown in the figure, the UART 11 has a 1-bit length start bit (low level) indicating the start of data, a stop bit (high level) indicating the end of data, and 8 bits sandwiched between the start bit and stop bit. A total of 10-bit block data composed of bit data is transmitted and received as a unit. However, the 8-bit data as the main part is set so that the LSB (least significant bit) is the head and the MSB (most significant bit) is the end.

なお、前述のフレーム(図2(b)参照)を構成するヘッダは、単一のブロックデータで構成され、スタートビット,ストップビットを除く8ビットのデータのうち、7ビットはIDとして用いられ、1ビットはパリティビットとして用いられる。また、レスポンスは、1ないし複数個のブロックデータで構成され、最初のブロックに、サイズ情報が設定される。   The header constituting the above-mentioned frame (see FIG. 2B) is composed of a single block data, and 7 bits are used as an ID among 8 bits data excluding the start bit and stop bit. One bit is used as a parity bit. The response is composed of one or a plurality of block data, and size information is set in the first block.

図3に戻り、トランシーバ20は、複数のインバータをリング状に接続することで構成されたリングオシレータ等からなる簡易な発振回路を備え、この発振回路が発生させたカウント用クロックCCKを分周することによって、信号処理部10から供給される内部クロックCKに同期した各種タイミング信号を生成するタイミング生成部21と、タイミング生成部21にて生成されたタイミング信号に従って、送信データTXDの符号化、受信データRXの復号化を行う符号化復号化部22と、符号化復号化部22にて符号化された送信データTXをバス通信路5に出力する送信バッファ23と、バス通信路5上のデータを取り込む受信バッファ24と、信号処理部10から供給されるモード信号MDに従って、タイミング生成部21および符号化復号化部22の動作を制御するモード管理部25とを備えている。   Returning to FIG. 3, the transceiver 20 includes a simple oscillation circuit such as a ring oscillator configured by connecting a plurality of inverters in a ring shape, and divides the count clock CCK generated by the oscillation circuit. Accordingly, the timing generation unit 21 that generates various timing signals synchronized with the internal clock CK supplied from the signal processing unit 10, and the encoding and reception of the transmission data TXD according to the timing signal generated by the timing generation unit 21 An encoding / decoding unit 22 that decodes the data RX, a transmission buffer 23 that outputs the transmission data TX encoded by the encoding / decoding unit 22 to the bus communication path 5, and data on the bus communication path 5 In accordance with the reception buffer 24 that captures and the mode signal MD supplied from the signal processing unit 10, the timing generation unit 21 and And a mode management unit 25 for controlling the operation of the No. decoding unit 22.

なお、送信バッファ23は、上述したバス通信路5上でのバス調停が可能となるように、例えば、周知のオープンコレクタ回路を用いて構成されている。また、受信バッファ24は、バス通信路5の信号レベルが、予め設定された閾値より大きければハイレベル、閾値より小さければロウレベルを出力する周知のコンパレータによって構成されている。   The transmission buffer 23 is configured using, for example, a known open collector circuit so that bus arbitration on the bus communication path 5 described above is possible. The reception buffer 24 is configured by a known comparator that outputs a high level if the signal level of the bus communication path 5 is greater than a preset threshold value, and outputs a low level if the signal level is less than the threshold value.

また、モード管理部25は、モード信号MDがウェイクアップモードを示している場合には、タイミング生成部21および符号化復号化部22を有効に動作させ、モード信号MDがスリープモードを示している時には、タイミング信号の生成が停止するようにタイミング生成部21を制御する。   Further, when the mode signal MD indicates the wake-up mode, the mode management unit 25 operates the timing generation unit 21 and the encoding / decoding unit 22 effectively, and the mode signal MD indicates the sleep mode. Sometimes, the timing generator 21 is controlled so that the generation of the timing signal is stopped.

ここで図4は、タイミング生成部21が生成する各種タイミング信号を示す説明図である。なお、カウント用クロックCCKは、内部クロックCKに対して十分に高い周波数(数十〜数百倍程度)を有するように設定されている。   Here, FIG. 4 is an explanatory diagram showing various timing signals generated by the timing generator 21. Note that the count clock CCK is set to have a sufficiently high frequency (several tens to several hundred times) with respect to the internal clock CK.

タイミング生成部21は、内部クロックCKの立ち下がりエッジの間隔、即ち1周期の長さを、カウント用クロックCCKによってカウントするカウンタや、カウンタによって得られた周期カウント値Ci(i=1,2,…)に基づいて、カウント用クロックCCKを分周することによって内部クロックCKに同期した各種タイミング信号を発生させる分周回路等によって構成されている。   The timing generation unit 21 includes a counter that counts the interval of the falling edges of the internal clock CK, that is, the length of one cycle, using the counting clock CCK, and the cycle count value Ci (i = 1, 2, ..)), And a frequency dividing circuit for generating various timing signals synchronized with the internal clock CK by dividing the count clock CCK.

なお、タイミング信号として具体的には、以下に示すクロックを生成する。
図4に示すように、タイミング生成部21は、周期カウント値Ciに相当する周期を有し、立ち下がりエッジから立ち上がりエッジまでの間隔が周期カウント値Ciの1/2に相当する長さに設定されたデューティ50%のバスクロックBCKと、同じく周期カウント値Ciに相当する周期を有し、バスクロックBCKの立ち下がりエッジのタイミングおよび該エッジから周期カウント値の1/4,2/4,3/4に相当する期間だけ経過したタイミングが立ち上がりエッジ(サンプリング用エッジ)となるサンプリングクロックSCKと、バスクロックBCKの立ち下がりエッジから周期カウント値の1/3に相当する期間だけ経過したタイミングが立ち上がりエッジとなるレセッシブ生成用クロックRCKと、バスクロックBCKの立ち下がりエッジから周期カウント値の2/3に相当する期間だけ経過したタイミングが立ち上がりエッジとなるドミナント生成用クロックDCKとを生成する。
Specifically, the following clock is generated as the timing signal.
As shown in FIG. 4, the timing generator 21 has a period corresponding to the period count value Ci, and the interval from the falling edge to the rising edge is set to a length corresponding to ½ of the period count value Ci. The bus clock BCK having a duty of 50% and a cycle corresponding to the cycle count value Ci, and the timing of the falling edge of the bus clock BCK and 1/4, 2/4, 3 of the cycle count value from the edge The sampling clock SCK whose rising edge (sampling edge) is the timing when the period corresponding to / 4 has elapsed, and the timing when the period corresponding to 1/3 of the cycle count value has elapsed from the falling edge of the bus clock BCK The edge of recessive generation clock RCK and bus clock BCK Generating a clock DCK for dominant generation timing has elapsed by a time period corresponding to 2/3 of the period count value from the gully edge becomes a rising edge.

なお、タイミング生成部21では、モード管理部25からの指示に従い、動作モードがウェイクアップモードの時には、発振回路を動作させることによってタイミング信号の生成を行い、動作モードがスリープモードの時には、発振回路を停止することによってタイミング信号の生成を停止するように構成されている。   The timing generation unit 21 generates a timing signal by operating the oscillation circuit when the operation mode is the wake-up mode according to an instruction from the mode management unit 25, and generates the timing signal when the operation mode is the sleep mode. The generation of the timing signal is stopped by stopping.

図3に戻り、スレーブ3bの構成を説明する。
スレーブ3bは、マスタ3aと同様に、バス通信路5を介した他ノード3との通信によって得られた情報等に基づき、自ノード3に割り当てられた各種処理を実行する信号処理部30と、信号処理部30から供給される送信データTXDをPWM符号で符号化した送信データTXをバス通信路5に出力し、バス通信路5上のデータ(受信データ)RXを受信して復号した受信データRXDを信号処理部30に供給するトランシーバ40とを備えている。
Returning to FIG. 3, the configuration of the slave 3b will be described.
Similarly to the master 3a, the slave 3b has a signal processing unit 30 that executes various processes assigned to the own node 3 based on information obtained by communication with other nodes 3 via the bus communication path 5, and the like. Transmission data TX obtained by encoding transmission data TXD supplied from the signal processing unit 30 with a PWM code is output to the bus communication path 5 and received data (reception data) RX on the bus communication path 5 is received and decoded. And a transceiver 40 for supplying the RXD to the signal processing unit 30.

信号処理部30は、トランシーバ40に対して内部クロックCKを供給する機能が省略されている点以外は、信号処理部10と同様に構成されている。
但し、スレーブ3bの信号処理部30は、必ずしもマイコンによって構成する必要はなく、UART11に相当する機能を少なくとも備えたシーケンサと、そのシーケンサを動作させる動作クロックを生成する発振回路とによって構成してもよい。
The signal processing unit 30 is configured in the same manner as the signal processing unit 10 except that the function of supplying the internal clock CK to the transceiver 40 is omitted.
However, the signal processing unit 30 of the slave 3b is not necessarily configured by a microcomputer, and may be configured by a sequencer having at least a function corresponding to the UART 11 and an oscillation circuit that generates an operation clock for operating the sequencer. Good.

トランシーバ40は、トランシーバ20と同様に、タイミング生成部41,符号化復号化部42,送信バッファ23,受信バッファ24,モード管理部25を備えており、タイミング生成部41および符号化復号化部42の構成の一部が、タイミング生成部21および符号化復号化部22とは異なっている。   Similar to the transceiver 20, the transceiver 40 includes a timing generation unit 41, an encoding / decoding unit 42, a transmission buffer 23, a reception buffer 24, and a mode management unit 25, and the timing generation unit 41 and the encoding / decoding unit 42. A part of the configuration differs from the timing generation unit 21 and the encoding / decoding unit 22.

具体的には、タイミング生成部41は、各種タイミング信号を生成する際に、同期の対象となる信号が、内部クロックCKではなく、受信バッファ24を介してバス通信路5から取得した受信データRXである点が異なる。なお、タイミング生成部41では、タイミング信号の一つであるレセッシブ生成用クロックRCKの生成を省略してもよい。   Specifically, when the timing generation unit 41 generates various timing signals, the signal to be synchronized is not the internal clock CK but the reception data RX acquired from the bus communication path 5 via the reception buffer 24. Is different. Note that the timing generation unit 41 may omit the generation of the recessive generation clock RCK, which is one of the timing signals.

また、符号化復号化部42は、内部回路の動作が一部異なる以外は、符号化復号化部22と同様に構成されている。
このように、スレーブ3bのトランシーバ40は、動作モードがウェイクアップモードの時には、バス通信路5から取り込んだPWM符号の受信データRXのビット境界となる立ち下がりエッジをクロック成分として抽出し、そのクロック成分に同期したバスクロックBCKを生成し、このバスクロックBCKに従って送信データTXDの符号化,受信データRXの復号化を行い、バス通信路5を介した通信を実現する。
The encoding / decoding unit 42 is configured in the same manner as the encoding / decoding unit 22 except that the operation of the internal circuit is partially different.
As described above, when the operation mode is the wake-up mode, the transceiver 40 of the slave 3b extracts the falling edge that is the bit boundary of the reception data RX of the PWM code fetched from the bus communication path 5 as the clock component, and the clock A bus clock BCK synchronized with the components is generated, and transmission data TXD is encoded and reception data RX is decoded according to the bus clock BCK, thereby realizing communication via the bus communication path 5.

次に、サブマスタ3cの構成を説明する。図5は、サブマスタ3cの構成を示すブロック図である。
サブマスタ3cは、マスタ3a及びスレーブ3bと同様に、バス通信路5を介した他ノード3との通信によって得られた情報等に基づき、自ノード3に割り当てられた各種処理を実行する信号処理部50と、信号処理部50から供給される送信データTXDをPWM符号で符号化した送信データTXをバス通信路5に出力し、バス通信路5上のデータ(受信データ)RXを受信して復号した受信データRXDを信号処理部50に供給するトランシーバ60とを備えている。
Next, the configuration of the submaster 3c will be described. FIG. 5 is a block diagram showing the configuration of the submaster 3c.
Similar to the master 3a and the slave 3b, the sub master 3c is a signal processing unit that executes various processes assigned to the own node 3 based on information obtained by communication with other nodes 3 via the bus communication path 5. 50 and transmission data TXD encoded by the PWM code from the transmission data TXD supplied from the signal processing unit 50 are output to the bus communication path 5, and the data (reception data) RX on the bus communication path 5 is received and decoded. And a transceiver 60 that supplies the received data RXD to the signal processing unit 50.

信号処理部50は、トランシーバ60に対して内部クロックCKを供給可能となっている点で、マスタ3aと同様に構成されている。
トランシーバ60は、トランシーバ20,40と同様に、タイミング生成部61,符号化復号化部62,送信バッファ23,受信バッファ24,モード管理部25を備えており、タイミング生成部61および符号化復号化部62の構成の一部が、タイミング生成部21,41および符号化復号化部22,42とは異なっている。
The signal processing unit 50 is configured in the same manner as the master 3a in that the internal clock CK can be supplied to the transceiver 60.
Similar to the transceivers 20 and 40, the transceiver 60 includes a timing generation unit 61, an encoding / decoding unit 62, a transmission buffer 23, a reception buffer 24, and a mode management unit 25. The timing generation unit 61 and the encoding / decoding unit A part of the configuration of the unit 62 is different from the timing generation units 21 and 41 and the encoding / decoding units 22 and 42.

具体的には、タイミング生成部41は、通常時においてはスレーブ3bと同様、各種タイミング信号を生成する際に、同期の対象となる信号が、内部クロックCKではなく、受信バッファ24を介してバス通信路5から取得した受信データRXとなる。一方、マスタ3aの故障時などにマスタ3aにてタイミング信号が生成されない状況下では、マスタ3aと同様、カウント用クロックCCKを分周することによって内部クロックCKに同期した各種タイミング信号を発生させる。   Specifically, the timing generation unit 41 normally generates a signal to be synchronized when generating various timing signals in the same manner as the slave 3b, via the reception buffer 24 instead of the internal clock CK. The received data RX obtained from the communication path 5 is used. On the other hand, under the situation where the master 3a does not generate a timing signal when the master 3a fails, various timing signals synchronized with the internal clock CK are generated by dividing the count clock CCK as in the master 3a.

また、サブマスタ3cでは、マスタ3aの故障時に同期信号として出力される送信データTXと受信データRXとの排他的論理和が信号処理部50へ出力されるように符号化復号化部62が構成されている。   Further, in the submaster 3c, the encoding / decoding unit 62 is configured so that the exclusive OR of the transmission data TX and the reception data RX output as a synchronization signal when the master 3a fails is output to the signal processing unit 50. ing.

このように、サブマスタ3cのトランシーバ60は、動作モードがウェイクアップモードである通常時には、バス通信路5から取り込んだPWM符号の受信データRXのビット境界となる立ち下がりエッジをクロック成分として抽出し、そのクロック成分に同期したバスクロックBCKを生成し、このバスクロックBCKに従って送信データTXDの符号化,受信データRXの復号化を行い、バス通信路5を介した通信を実現する。一方、動作モードがウェイクアップモードであっても、マスタ3aからの同期信号が途絶えた場合にあっては、マスタ3aに代わり、発振回路を動作させることによってタイミング信号の生成を行う。   As described above, the transceiver 60 of the submaster 3c extracts, as a clock component, the falling edge that is the bit boundary of the reception data RX of the PWM code fetched from the bus communication path 5 when the operation mode is the wake-up mode. A bus clock BCK synchronized with the clock component is generated, transmission data TXD is encoded and reception data RX is decoded according to the bus clock BCK, and communication via the bus communication path 5 is realized. On the other hand, even if the operation mode is the wake-up mode, if the synchronization signal from the master 3a is interrupted, the timing signal is generated by operating the oscillation circuit instead of the master 3a.

次に、サブマスタ3cの信号処理部50で実行される信号送信開始処理を説明する。図6は、信号送信開始処理を示すフローチャートである。
最初のS100では、ウェイクアップ信号を送信する。マスタ3aの故障などにより、マスタ3aからの同期信号の送信が途絶えると、スレーブ3b,3cは、スリープモードへ移行する。そこで、ここでは、動作モードがスリープモードとなっている場合に、他のノード3に対してウェイクアップを促す信号を送信する。
Next, a signal transmission start process executed by the signal processing unit 50 of the sub master 3c will be described. FIG. 6 is a flowchart showing signal transmission start processing.
In the first S100, a wakeup signal is transmitted. When the transmission of the synchronization signal from the master 3a is interrupted due to a failure of the master 3a, the slaves 3b and 3c shift to the sleep mode. Therefore, here, when the operation mode is the sleep mode, a signal that prompts the other nodes 3 to wake up is transmitted.

続くS110では、同期信号の送信がないか否かを判断する。この処理は、ウェイクアップ信号の送信に続くマスタ3aからの同期信号の送信の有無を判断するものである。ここで同期信号の送信がないと判断された場合(S110:YES)、S120へ移行する。一方、同期信号の送信があると判断された場合(S110:NO)、以降の処理を実行せず、信号送信開始処理を終了する。この場合は、サブマスタ3cは、スレーブ3bと同様に動作することとなる。   In continuing S110, it is judged whether there is no transmission of a synchronous signal. This process determines whether or not a synchronization signal is transmitted from the master 3a following the transmission of the wakeup signal. If it is determined that no synchronization signal is transmitted (S110: YES), the process proceeds to S120. On the other hand, when it is determined that there is a synchronization signal transmission (S110: NO), the subsequent processing is not executed and the signal transmission start processing is terminated. In this case, the sub master 3c operates in the same manner as the slave 3b.

S120では、一定時間が経過したか否かを判断する。この処理は、初回のウェイクアップ信号の送信から一定時間が経過したか否かを判断するものである。ここで一定時間が経過したと判断された場合(S120:YES)、S130へ移行する。一方、一定時間が経過していないうちは(S120:NO)、S100からの処理を繰り返す。この場合、一定時間が経過するまでウェイクアップ信号が繰り返し送信されることになる。   In S120, it is determined whether or not a certain time has elapsed. This process determines whether or not a certain time has elapsed since the first transmission of the wakeup signal. If it is determined that a certain time has elapsed (S120: YES), the process proceeds to S130. On the other hand, as long as the predetermined time has not elapsed (S120: NO), the processing from S100 is repeated. In this case, the wakeup signal is repeatedly transmitted until a predetermined time has elapsed.

一定時間が経過した場合に移行するS130では、同期信号の再確認を行う。この処理は、マスタ3aからの同期信号があるか否かの最終確認と位置づけられる。
続くS140では、同期信号の送信がないか否かを判断する。ここで同期信号の送信がないと判断された場合(S140:YES)、S150にて同期信号の送信を開始し、その後、信号送信開始処理を終了する。この場合、サブマスタ3cは、マスタ3aに代わるマスタノードとして動作することとなる。一方、S130における確認により同期信号が送信されていると判断された場合(S140:NO)、S150の処理を実行せず、信号送信開始処理を終了する。この場合は、サブマスタ3cは、スレーブ3bと同様に動作することとなる。
In S130, which is shifted to when a certain time has elapsed, the synchronization signal is reconfirmed. This process is positioned as final confirmation as to whether or not there is a synchronization signal from the master 3a.
In subsequent S140, it is determined whether or not a synchronization signal is transmitted. Here, when it is determined that there is no transmission of the synchronization signal (S140: YES), transmission of the synchronization signal is started in S150, and then the signal transmission start process is ended. In this case, the sub master 3c operates as a master node that replaces the master 3a. On the other hand, when it is determined by the confirmation in S130 that the synchronization signal is transmitted (S140: NO), the process of S150 is not executed and the signal transmission start process is terminated. In this case, the sub master 3c operates in the same manner as the slave 3b.

なお、上記信号送信開始処理では、サブマスタ3c自らがウェイクアップ信号を送信しているが(図6中のS100)、他のスレーブ3bからのウェイクアップ信号を受信した場合も同様の処理を行うものとする。   In the signal transmission start process, the submaster 3c itself transmits a wakeup signal (S100 in FIG. 6), but the same process is performed when a wakeup signal is received from another slave 3b. And

このようにサブマスタ3c自身にウェイクアップ要因が発生した場合、あるいは、他のスレーブ3bからのウェイクアップ要求が発生した場合、本実施形態では、図7に示すように、一定時間以上マスタ3aからの同期信号の送信がない場合、サブマスタ3cが同期信号の送信を開始する。   As described above, when a wake-up factor occurs in the sub-master 3c itself or when a wake-up request from another slave 3b occurs, in this embodiment, as shown in FIG. When there is no transmission of the synchronization signal, the submaster 3c starts transmission of the synchronization signal.

次に、サブマスタ3cの信号処理部50で実行される信号送信停止処理を説明する。図8は、信号送信停止処理を示すフローチャートである。この信号送信停止処理は、サブマスタ3cが同期信号を送信している間、繰り返し実行される。   Next, a signal transmission stop process executed by the signal processing unit 50 of the sub master 3c will be described. FIG. 8 is a flowchart showing signal transmission stop processing. This signal transmission stop process is repeatedly executed while the sub-master 3c is transmitting the synchronization signal.

最初のS200では、不一致情報を取得する。サブマスタ3cでは、上述したように、マスタ3aの故障時に同期信号として出力される送信データTXとバス通信路5からの受信データRXとの排他的論理和が信号処理部50へ出力される。この処理は、当該排他的論理和の信号を不一致情報として取得するものである。具体的には、送信データTXと受信データRXとが不一致である場合、すなわち何れか一方がハイレベル(1)で他方がロウレベル(0)である場合、不一致情報としての排他的論理和は、ハイレベル(1)となる。   In the first S200, mismatch information is acquired. In the sub master 3c, as described above, the exclusive OR of the transmission data TX output as the synchronization signal when the master 3a fails and the reception data RX from the bus communication path 5 is output to the signal processing unit 50. In this process, the exclusive OR signal is acquired as mismatch information. Specifically, when the transmission data TX and the reception data RX do not match, that is, when either one is at a high level (1) and the other is at a low level (0), the exclusive OR as the mismatch information is High level (1).

続くS210では、同期信号が不一致か否かを判断する。ここで同期信号が不一致であると判断された場合(S210:YES)、すなわち不一致情報がハイレベルであれば、S220へ移行する。一方、同期信号が不一致でないと判断された場合(S210:NO)、すなわち不一致情報がロウレベルであれば、以降の処理を実行せず、信号送信停止処理を終了する。   In subsequent S210, it is determined whether or not the synchronization signals do not match. If it is determined that the synchronization signals do not match (S210: YES), that is, if the mismatch information is at a high level, the process proceeds to S220. On the other hand, if it is determined that the synchronization signals are not mismatched (S210: NO), that is, if the mismatch information is at a low level, the subsequent processing is not executed and the signal transmission stop processing is terminated.

S220では、不一致の割合が閾値以上であるか否かを判断する。ノイズなどによる一時的な不一致が検出される可能性があるため、ここでは、不一致の割合が閾値以上であるか否かを判断するのである。ここで不一致の割合が閾値以上であると判断された場合(S220:YES)、S230にて同期信号の送信を停止し、その後、信号送信停止処理を終了する。この場合、サブマスタ3cは、スレーブ3bと同様に動作することとなる。一方、不一致の割合が閾値を下回っていると判断された場合(S220:NO)、S230の処理を実行せず、信号送信停止処理を終了する。   In S220, it is determined whether or not the mismatch rate is equal to or greater than a threshold value. Since a temporary mismatch due to noise or the like may be detected, it is determined here whether or not the mismatch rate is equal to or greater than a threshold value. If it is determined that the mismatch rate is greater than or equal to the threshold (S220: YES), the transmission of the synchronization signal is stopped in S230, and then the signal transmission stop process is terminated. In this case, the sub master 3c operates in the same manner as the slave 3b. On the other hand, when it is determined that the mismatch rate is below the threshold (S220: NO), the process of S230 is not executed and the signal transmission stop process is terminated.

次に、本実施形態の通信装置が発揮する効果を説明する。
本実施形態では、ウェイクアップ信号を送信し(図6中のS100)、マスタ3aからの同期信号の送信の有無を判断する(S110)。同期信号の送信がない場合で(S110:YES)一定時間が経過していないうちは(S120:NO)、ウェイクアップ信号の送信を繰り返す(S100)。そして、一定時間が経過してもマスタ3aからの同期信号の送信がない場合(S120:YES,S130,S140:YES)、マスタ3aに代わり同期信号の送信を開始する(S150)。これによって、マスタ3aから送信される同期信号が途絶えた場合であっても、通信を成立させることができる。
Next, the effect which the communication apparatus of this embodiment exhibits is demonstrated.
In the present embodiment, a wake-up signal is transmitted (S100 in FIG. 6), and it is determined whether or not a synchronization signal is transmitted from the master 3a (S110). When there is no transmission of the synchronization signal (S110: YES), the transmission of the wakeup signal is repeated (S100) while the fixed time has not passed (S120: NO). If no synchronization signal is transmitted from the master 3a even after a predetermined time has elapsed (S120: YES, S130, S140: YES), transmission of the synchronization signal is started instead of the master 3a (S150). As a result, communication can be established even when the synchronization signal transmitted from the master 3a is interrupted.

なお、マスタ3aからの同期信号が途絶えた場合、各ノード3は、消費電力を抑えるために一部の機能を停止した動作モードであるスリープモードで動作する。そこで、本実施形態では、初回のウェイクアップ信号の送信から一定時間の経過を判断して(S120)、同期信号の送信を開始する(S150)。これにより、マスタ3aの故障を適切なタイミングで判断して、同期信号を送信することができる。   When the synchronization signal from the master 3a is interrupted, each node 3 operates in a sleep mode, which is an operation mode in which some functions are stopped in order to reduce power consumption. Therefore, in the present embodiment, it is determined that a predetermined time has elapsed since the first transmission of the wakeup signal (S120), and transmission of the synchronization signal is started (S150). Thereby, the failure of the master 3a can be determined at an appropriate timing, and the synchronization signal can be transmitted.

また、本実施形態では、バス通信路5へ出力する同期信号とバス通信路5を介して取得される同期信号との排他的論理和である不一致情報に基づき(図8中のS200)、同期信号が不一致である場合に(S210:YES)、同期信号の送信を停止する(S230)。これにより、マスタ3aが同期信号の送信を再開した場合にも、適切な通信が実現される。   Further, in the present embodiment, based on the mismatch information that is an exclusive OR of the synchronization signal output to the bus communication path 5 and the synchronization signal acquired via the bus communication path 5 (S200 in FIG. 8), the synchronization When the signals do not match (S210: YES), the transmission of the synchronization signal is stopped (S230). Thereby, even when the master 3a resumes transmission of the synchronization signal, appropriate communication is realized.

このとき、両信号の不一致の割合が閾値以上である場合に(図8中のS220:YES)同期信号の送信を停止するようにしたため(S230)、たとえノイズなどによる影響があったとしても両信号の不一致を適切に判断することができる。   At this time, since the transmission of the synchronization signal is stopped (S230: YES in FIG. 8) when the ratio of the mismatch between the two signals is equal to or greater than the threshold (S230 in FIG. 8), even if there is an influence of noise or the like, both It is possible to appropriately determine the signal mismatch.

なお、本実施形態における通信システム1が特許請求の範囲における「通信システム」を構成し、マスタ3aが「マスタノード」に相当し、スレーブ3bが「スレーブノード」に相当し、サブマスタ3cが「サブマスタノード」に相当する。   The communication system 1 according to the present embodiment constitutes the “communication system” in the claims, the master 3a corresponds to the “master node”, the slave 3b corresponds to the “slave node”, and the submaster 3c corresponds to the “subnode”. Corresponds to “master node”.

また、信号処理部50の発振回路12及びトランシーバ60のタイミング生成部61が「同期信号生成部」を構成し、信号処理部50が「信号送信制御部」を構成する。
さらに、図6の信号送信開始処理及び図8の信号送信停止処理が「信号送信制御部」の機能としての処理に相当する。
The oscillation circuit 12 of the signal processing unit 50 and the timing generation unit 61 of the transceiver 60 constitute a “synchronization signal generation unit”, and the signal processing unit 50 constitutes a “signal transmission control unit”.
Furthermore, the signal transmission start process of FIG. 6 and the signal transmission stop process of FIG. 8 correspond to the process as the function of the “signal transmission control unit”.

以上、本発明は、上述した実施形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において種々なる形態で実施することができる。
上記実施形態では、バス通信路5へ出力する同期信号とバス通信路5を介して取得される同期信号との不一致を、その割合によって判断していた。
As mentioned above, this invention is not limited to embodiment mentioned above at all, In the range which does not deviate from the summary, it can implement with a various form.
In the above embodiment, the mismatch between the synchronization signal output to the bus communication path 5 and the synchronization signal acquired via the bus communication path 5 is determined based on the ratio.

これに対し、両信号が所定期間連続して不一致となった場合に、同期信号の送信を停止するようにしてもよい。すなわち、両信号の不一致を、その期間によって判断するようにしてもよい。   On the other hand, when both signals do not coincide with each other for a predetermined period, transmission of the synchronization signal may be stopped. That is, the mismatch between the two signals may be determined based on the period.

1:通信システム、3:ノード、3a:マスタノード、3b:スレーブノード、3c:サブマスタノード(スレーブノード)、5:バス通信路、10,30,50:信号処理部、11:UART(汎用非同期送受信回路)、12:発振回路、20,40,60:トランシーバ、21,41,61:タイミング生成部、22,42,62:符号化復号化部、23:送信バッファ、24:受信バッファ、25:モード管理部   1: communication system, 3: node, 3a: master node, 3b: slave node, 3c: submaster node (slave node), 5: bus communication path, 10, 30, 50: signal processing unit, 11: UART (general purpose) Asynchronous transmission / reception circuit), 12: oscillation circuit, 20, 40, 60: transceiver, 21, 41, 61: timing generation unit, 22, 42, 62: encoding / decoding unit, 23: transmission buffer, 24: reception buffer, 25: Mode management section

Claims (6)

クロック成分を含む同期信号をバス通信路へ出力するマスタノードと、当該マスターノードからの前記同期信号を前記バス通信路を介して受信することで前記マスタノードに同期して動作するスレーブノードとを備える通信システムにおいて、
通常時は前記スレーブノードとして動作し、
前記同期信号を生成する同期信号生成部、
及び、前記マスタノードからの前記同期信号が途絶えると、前記同期信号生成部にて生成される前記同期信号を、前記マスタノードに代わって前記バス通信路へ送信する信号送信制御部、
を有するサブマスタノードを備えていること
を特徴とする通信システム。
A master node that outputs a synchronization signal including a clock component to a bus communication path, and a slave node that operates in synchronization with the master node by receiving the synchronization signal from the master node via the bus communication path. A communication system comprising:
Normally, it operates as the slave node,
A synchronization signal generator for generating the synchronization signal;
And when the synchronization signal from the master node is interrupted, the synchronization signal generated by the synchronization signal generation unit, the signal transmission control unit for transmitting to the bus communication path on behalf of the master node,
A communication system comprising a sub-master node having
請求項1に記載の通信システムにおいて、
前記信号送信制御部は、スリープモードからウェイクアップモードへ各ノードを移行させるためのウェイクアップ信号が送信されてから一定時間が経過しても、前記マスタノードからの前記同期信号が送信されない場合に、前記同期信号の送信を開始すること
を特徴とする通信システム。
The communication system according to claim 1,
When the signal transmission control unit does not transmit the synchronization signal from the master node even after a predetermined time has elapsed since the transmission of the wakeup signal for shifting each node from the sleep mode to the wakeup mode. And starting transmission of the synchronization signal.
請求項1又は2に記載の通信システムにおいて、
前記信号送信制御部は、前記バス通信路へ出力する同期信号と前記バス通信路を介して取得される同期信号とを比較し、両信号が不一致である場合、前記同期信号の送信を停止すること
を特徴とする通信システム。
The communication system according to claim 1 or 2,
The signal transmission control unit compares a synchronization signal output to the bus communication path with a synchronization signal acquired via the bus communication path, and stops transmission of the synchronization signal when both signals do not match. A communication system characterized by the above.
請求項3に記載の通信システムにおいて、
前記信号送信制御部は、両信号の不一致の割合が所定閾値以上である場合、前記同期信号の送信を停止すること
を特徴とする通信システム。
The communication system according to claim 3,
The signal transmission control unit stops transmission of the synchronization signal when the ratio of mismatch between both signals is equal to or greater than a predetermined threshold.
請求項3に記載の通信システムにおいて、
前記信号送信制御部は、両信号が所定期間連続して不一致となった場合、前記同期信号の送信を停止すること
を特徴とする通信システム。
The communication system according to claim 3,
The signal transmission control unit stops transmission of the synchronization signal when both signals do not coincide with each other for a predetermined period of time.
請求項1〜5の何れか一項に記載の通信システムに用いられるサブマスタノード。   The submaster node used for the communication system as described in any one of Claims 1-5.
JP2011164705A 2011-07-27 2011-07-27 Communication system and sub-master node used for the communication system Pending JP2013030932A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011164705A JP2013030932A (en) 2011-07-27 2011-07-27 Communication system and sub-master node used for the communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011164705A JP2013030932A (en) 2011-07-27 2011-07-27 Communication system and sub-master node used for the communication system

Publications (1)

Publication Number Publication Date
JP2013030932A true JP2013030932A (en) 2013-02-07

Family

ID=47787563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011164705A Pending JP2013030932A (en) 2011-07-27 2011-07-27 Communication system and sub-master node used for the communication system

Country Status (1)

Country Link
JP (1) JP2013030932A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222906A (en) * 1988-11-11 1990-09-05 Furukawa Electric Co Ltd:The Plastic optical fiber
JP2015015648A (en) * 2013-07-05 2015-01-22 株式会社デンソー Communication system
JP2015204484A (en) * 2014-04-11 2015-11-16 株式会社デンソー Bus communication system and master communication device
KR101596756B1 (en) * 2014-11-03 2016-03-07 현대자동차주식회사 Method and apparatus for providing in-vehicle network time synchronization using redundant GrandMaster
DE102016200105A1 (en) 2015-01-07 2016-07-07 Denso Corporation COMMUNICATION SYSTEM AND SUB MASTER NODES
JP2016149610A (en) * 2015-02-10 2016-08-18 株式会社デンソー Communication device
JP2017092856A (en) * 2015-11-16 2017-05-25 株式会社デンソー Communication equipment and communication system
KR20180048075A (en) * 2016-11-02 2018-05-10 현대자동차주식회사 Electronic transmission and method for displaying gear status using the same
WO2020059054A1 (en) * 2018-09-19 2020-03-26 三菱電機株式会社 Communication device, communication system, method, and program
CN115190236A (en) * 2021-04-07 2022-10-14 深圳市万普拉斯科技有限公司 Image shooting method and device, computer equipment and storage medium
JP7482736B2 (en) 2020-09-28 2024-05-14 日立Astemo株式会社 Integrated circuit device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630009A (en) * 1992-07-06 1994-02-04 Toshiba Corp Master back-up system for ring-shaped lan
JPH09275406A (en) * 1996-04-05 1997-10-21 Yokogawa Electric Corp Communication system
JP2009089166A (en) * 2007-10-01 2009-04-23 Fujitsu Microelectronics Ltd Communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630009A (en) * 1992-07-06 1994-02-04 Toshiba Corp Master back-up system for ring-shaped lan
JPH09275406A (en) * 1996-04-05 1997-10-21 Yokogawa Electric Corp Communication system
JP2009089166A (en) * 2007-10-01 2009-04-23 Fujitsu Microelectronics Ltd Communication system

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222906A (en) * 1988-11-11 1990-09-05 Furukawa Electric Co Ltd:The Plastic optical fiber
JP2015015648A (en) * 2013-07-05 2015-01-22 株式会社デンソー Communication system
JP2015204484A (en) * 2014-04-11 2015-11-16 株式会社デンソー Bus communication system and master communication device
KR101596756B1 (en) * 2014-11-03 2016-03-07 현대자동차주식회사 Method and apparatus for providing in-vehicle network time synchronization using redundant GrandMaster
US9577817B2 (en) 2014-11-03 2017-02-21 Hyundai Motor Company Method and apparatus for providing in-vehicle network time synchronization using redundant grandmaster
DE102016200105B4 (en) 2015-01-07 2022-05-19 Denso Corporation COMMUNICATION SYSTEM AND SUB-MASTER NODE
DE102016200105A1 (en) 2015-01-07 2016-07-07 Denso Corporation COMMUNICATION SYSTEM AND SUB MASTER NODES
JP2016127523A (en) * 2015-01-07 2016-07-11 株式会社デンソー Communication system and sub-master node
JP2016149610A (en) * 2015-02-10 2016-08-18 株式会社デンソー Communication device
JP2017092856A (en) * 2015-11-16 2017-05-25 株式会社デンソー Communication equipment and communication system
KR20180048075A (en) * 2016-11-02 2018-05-10 현대자동차주식회사 Electronic transmission and method for displaying gear status using the same
WO2020059054A1 (en) * 2018-09-19 2020-03-26 三菱電機株式会社 Communication device, communication system, method, and program
US11042182B1 (en) 2018-09-19 2021-06-22 Mitsubishi Electric Corporation Communication device, communication system, and recording medium
JP7482736B2 (en) 2020-09-28 2024-05-14 日立Astemo株式会社 Integrated circuit device
CN115190236A (en) * 2021-04-07 2022-10-14 深圳市万普拉斯科技有限公司 Image shooting method and device, computer equipment and storage medium

Similar Documents

Publication Publication Date Title
JP2013030932A (en) Communication system and sub-master node used for the communication system
JP5905678B2 (en) Transceiver
JP5541234B2 (en) Transceiver
US11233750B2 (en) Method and apparatus for allocating transmission opportunities in vehicle network
US11336470B2 (en) Method and apparatus for transmitting and receiving wake-up signal in vehicle network
JP2014121062A (en) Transceiver and communication device
EP3576353B1 (en) Flexible data rate handling in a data bus receiver
JP2007324679A (en) Baud rate generator for serial communication
JP5678849B2 (en) Communication system and transceiver
JP5977152B2 (en) Communication device
JP2013062722A (en) Communication system and slave node constituting the communication system
JP2014030125A (en) Transceiver
JP2014030124A (en) Decoding circuit
JP5644725B2 (en) Transceiver
JP6332040B2 (en) Communication system and submaster node
JP2013062723A (en) Communication system, and master node and slave node forming such communication system
JP5617795B2 (en) Communication system and master node and slave node used in the communication system
JP6094609B2 (en) Communications system
JP5922350B2 (en) Communication system, transceiver
JP2017092856A (en) Communication equipment and communication system
JP5678828B2 (en) Transceiver
JP7347391B2 (en) Communication device
JP5598441B2 (en) Communication device
JP2014187545A (en) Communication system, monitoring communication node, and monitoring method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141014