JP2013030606A - Semiconductor light emitting element - Google Patents
Semiconductor light emitting element Download PDFInfo
- Publication number
- JP2013030606A JP2013030606A JP2011165463A JP2011165463A JP2013030606A JP 2013030606 A JP2013030606 A JP 2013030606A JP 2011165463 A JP2011165463 A JP 2011165463A JP 2011165463 A JP2011165463 A JP 2011165463A JP 2013030606 A JP2013030606 A JP 2013030606A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- light emitting
- electrode
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、半導体発光素子に関し、特に、支持基板を有する支持構造体と発光層を有する発光構造体とが接合層を介して接合される半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device in which a support structure having a support substrate and a light emitting structure having a light emitting layer are bonded via a bonding layer.
近年、発光ダイオード（ＬＥＤ）等の半導体発光素子の製造工程においては、ＡｌＧａＩｎＰ系やＡｌＧａＡｓ系等の高品質結晶を有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法で成長させる技術の発達によって、青色、緑色、橙色、黄
色、赤色等の高輝度ＬＥＤが製作できるようになってきた。
In recent years, in the manufacturing process of semiconductor light emitting devices such as light emitting diodes (LEDs), a technology for growing high quality crystals such as AlGaInP and AlGaAs based on metal-organic vapor phase epitaxy (MOVPE). With the development, high brightness LEDs such as blue, green, orange, yellow, and red can be manufactured.
上記のような高品質の結晶が成長可能となってから、半導体発光素子の内部効率は理論限界値に近づきつつある。しかし半導体発光素子からの光取り出し効率はまだ低く、光取り出し効率を向上させることが重要となっている。そこで、例えば発光層を含む複数のエピタキシャル層をＧａＡｓ基板等の成長基板上に積層する際、発光層の下層のＧａＡｓ基板側に、屈折率が互いに異なる２以上の半導体層を積層したＤＢＲ層（分布ブラッグ反射層：Distributed Bragg Reflector）を設けておくことで、ＧａＡｓ基板での光の吸収を
抑えて光取り出し効率の向上が図られてきた。
Since the high quality crystal as described above can be grown, the internal efficiency of the semiconductor light emitting device is approaching the theoretical limit value. However, the light extraction efficiency from the semiconductor light emitting device is still low, and it is important to improve the light extraction efficiency. Therefore, for example, when a plurality of epitaxial layers including a light-emitting layer are stacked on a growth substrate such as a GaAs substrate, a DBR layer in which two or more semiconductor layers having different refractive indexes are stacked on the GaAs substrate side below the light-emitting layer ( By providing a distributed Bragg reflector (Distributed Bragg Reflector), light absorption at the GaAs substrate is suppressed and light extraction efficiency is improved.
一方で、上記ＤＢＲ層よりも反射効率の高い反射層を得るため、例えば特許文献１には、ＧａＡｓ基板上で成長させた複数のエピタキシャル層を、貼り合せによりＳｉ等の支持基板に移し替えることで、より反射効率の高い金属材料からなる反射層を導入した半導体発光素子が開示されている。
On the other hand, in order to obtain a reflective layer having a higher reflection efficiency than the DBR layer, for example, in
また、例えば特許文献２には、半導体発光素子の光取り出し面側に設けられる上部電極（表面電極）での光の吸収を抑制するため、ＧａＡｓ基板側だけでなく上部電極側にもｐ型ＡｌＧａＡｓ系材料からなるＤＢＲ層を形成し、ＧａＡｓ基板のみならず上部電極での光の吸収を抑え、光取り出し効率の向上を図った半導体発光素子が開示されている。
For example,
しかしながら、例えば特許文献１においては、発光層が発した光や反射層により反射された光の一部は表面電極により吸収されてしまう。このため、充分な光取り出し効率が得られない場合があった。
However, in
また、例えば特許文献２のようなＤＢＲ層は、垂直方向から入射する特定波長の光に対してのみ高い反射率を有するため、支持基板側及び上部電極側の双方において、斜め方向から入射する光を反射することができず、光取り出し効率を充分に高めることは困難であった。
Further, for example, a DBR layer as in
また、ＤＢＲ層には、成長基板のＧａＡｓと格子整合する材料が用いられるが、特許文献２では、上部電極側のＤＢＲ層を、活性層（発光層）を含む各層を順次成長させた後に、ＧａＡｓとは格子定数の異なるｐ型ＧａＰ電流拡散層上に成長させている。このため、
ＤＢＲ層での電気抵抗が高くなってしまっていた。
The DBR layer is made of a material that lattice-matches with GaAs of the growth substrate. However, in
The electric resistance in the DBR layer was increased.
本発明の目的は、光取り出し効率を向上させることが可能な半導体発光素子を提供することである。 An object of the present invention is to provide a semiconductor light emitting device capable of improving light extraction efficiency.
本発明の第１の態様によれば、支持基板を有する支持構造体と発光層を有する発光構造体とが接合層を介して接合され、前記発光構造体は、前記接合層の上に配置され、金属材料からなる反射層と前記発光層が発する光の波長に対して光学的に透明な材料からなる透明層とを備える第１反射部と、前記第１反射部の上に配置され、一部が光取り出し面となる面を有する第１導電型クラッド層と前記第１導電型とは異なる導電型の第２導電型クラッド層との間に挟まれる前記発光層を備える半導体積層部と、前記第１導電型クラッド層の光取り出し面となる面側の一部に配置される電極と、を有し、前記半導体積層部は、前記電極と前記第１導電型クラッド層との間に、屈折率の異なる２以上の半導体層を積層した第２反射部を備える半導体発光素子が提供される。 According to the first aspect of the present invention, the support structure having the support substrate and the light emitting structure having the light emitting layer are bonded via the bonding layer, and the light emitting structure is disposed on the bonding layer. A first reflective portion comprising a reflective layer made of a metal material and a transparent layer made of a material optically transparent to the wavelength of light emitted by the light emitting layer, and disposed on the first reflective portion, A semiconductor laminate comprising the light emitting layer sandwiched between a first conductivity type clad layer having a surface to be a light extraction surface and a second conductivity type clad layer of a conductivity type different from the first conductivity type; An electrode disposed on a portion of the first conductivity type cladding layer that is a light extraction surface, and the semiconductor stack is between the electrode and the first conductivity type cladding layer, A semiconductor generator comprising a second reflecting portion in which two or more semiconductor layers having different refractive indexes are laminated. Element is provided.
本発明の第２の態様によれば、前記電極は、前記半導体積層部の上面の一部に形成される表面電極であり、前記支持構造体は、前記支持基板の下面に形成される裏面電極を有し、前記発光構造体は、前記透明層の一部に形成され、前記表面電極と前記裏面電極とを電気的に接続する界面電極を有する第１の態様に記載の半導体発光素子が提供される。 According to a second aspect of the present invention, the electrode is a surface electrode formed on a part of the upper surface of the semiconductor stack, and the support structure is a back electrode formed on the lower surface of the support substrate. The semiconductor light emitting element according to the first aspect is provided, wherein the light emitting structure includes an interface electrode that is formed in a part of the transparent layer and electrically connects the front surface electrode and the back surface electrode. Is done.
本発明の第３の態様によれば、前記半導体積層部の積層方向に投じた前記表面電極の射影が、前記界面電極とは重なり合わない第２の態様に記載の半導体発光素子が提供される。 According to a third aspect of the present invention, there is provided the semiconductor light emitting element according to the second aspect, wherein the projection of the surface electrode cast in the stacking direction of the semiconductor stacked portion does not overlap with the interface electrode. .
本発明の第４の態様によれば、前記電極は、前記半導体積層部の上面の一部に形成される第１電極であり、前記発光構造体は、前記第１電極と同一面側に、前記半導体積層部とは非接触に形成された第２電極と、前記透明層の一部に形成され、前記第１電極と前記第２電極とを電気的に接続する界面電極と、を有する第１の態様に記載の半導体発光素子が提供される。 According to a fourth aspect of the present invention, the electrode is a first electrode formed on a part of the upper surface of the semiconductor stacked portion, and the light emitting structure is on the same side as the first electrode. A second electrode formed in a non-contact manner with the semiconductor laminated portion; and an interface electrode formed on a part of the transparent layer and electrically connecting the first electrode and the second electrode. A semiconductor light emitting device according to one aspect is provided.
本発明の第５の態様によれば、前記第２反射部は、前記発光層側から前記第２反射部へと０°より大きい所定入射角で斜めに入射する前記発光層が発する波長の光を反射するよう設計されている第１〜第４の態様のいずれかに記載の半導体発光素子が提供される。 According to the fifth aspect of the present invention, the second reflecting portion is light having a wavelength emitted by the light emitting layer that is obliquely incident at a predetermined incident angle greater than 0 ° from the light emitting layer side to the second reflecting portion. A semiconductor light-emitting device according to any one of the first to fourth aspects, which is designed to reflect light is provided.
本発明の第６の態様によれば、前記第２反射部は、次式（１）より求められる厚さＴＡの第１半導体層と、前記第１半導体層とは異なる屈折率を有し、次式（２）より求められる厚さＴＢの第２半導体層と、を１つのペアとして積層される複数のペア層を有し、前記第１導電型クラッド層側の最下層の前記ペア層のうち、前記第２半導体層が前記第１導電型クラッド層と接する側に配置される第１〜第５の態様のいずれかに記載の半導体発光素子が提供される。
本発明の第７の態様によれば、前記第２反射部は、複数の入射角θのそれぞれについて、前記式（１）よりそれぞれ求められる厚さＴＡの前記第１半導体層と、前記式（２）よりそれぞれ求められる厚さＴＢの前記第２半導体層と、を各ペアとして積層される前記ペア層を前記各入射角θにつき１ペア以上有する第６の態様に記載の半導体発光素子が提供される。 According to a seventh aspect of the present invention, the second reflecting portion, for each of a plurality of incident angles theta, a first semiconductor layer of a thickness T A obtained respectively from the formula (1), the formula (2) from the semiconductor light emitting device according a second semiconductor layer having a thickness determined is T B, respectively, the said pair layers to be laminated as the pair to a sixth aspect of having more than one pair per each incident angle θ Is provided.
本発明の第８の態様によれば、前記半導体積層部は、前記第１導電型クラッド層の光取り出し面となる面側の一部に配置される前記電極と前記電極側の最上層の前記ペア層との間に第１導電型コンタクト層を備え、最上層の前記ペア層のうち、前記第１導電型コンタクト層と接する側に配置される前記第１半導体層は、ＡｌＡｓからなり、前記第１導電型コンタクト層と、最上層の前記ペア層の前記第２半導体層とは、ＧａＡｓからなる第６又は７の態様に記載の半導体発光素子が提供される。 According to an eighth aspect of the present invention, the semiconductor stacked portion includes the electrode disposed on a portion of the first conductive-type cladding layer on the surface side serving as a light extraction surface and the uppermost layer on the electrode side. A first conductivity type contact layer provided between the pair layer, and the first semiconductor layer disposed on the side in contact with the first conductivity type contact layer of the uppermost pair layer is made of AlAs; The semiconductor light-emitting element according to the sixth or seventh aspect, wherein the first conductivity type contact layer and the second semiconductor layer of the uppermost pair layer are made of GaAs.
本発明によれば、光取り出し効率を向上させることが可能となる。 According to the present invention, it is possible to improve the light extraction efficiency.
＜本発明の第１実施形態＞
以下に、本発明の第１実施形態に係る半導体発光素子及びその製造方法について説明する。
<First Embodiment of the Present Invention>
The semiconductor light emitting device and the method for manufacturing the same according to the first embodiment of the present invention will be described below.
（１）半導体発光素子の構造
本発明の第１実施形態に係る半導体発光素子の構造について、図１を用いて以下に説明する。図１は、本実施形態に係る半導体発光素子１を示す図であって、（ａ）は半導体発光素子１の断面図であり、（ｂ）は半導体発光素子１が有するｎ型ＤＢＲ層１３０の積層構造を示す断面図である。
(1) Structure of Semiconductor Light Emitting Element A structure of the semiconductor light emitting element according to the first embodiment of the present invention will be described below with reference to FIG. 1A and 1B are diagrams showing a semiconductor
図１に示すように、半導体発光素子１は、例えば支持基板２００を有する支持構造体２０と、発光層１４２を有する発光構造体１０と、が支持構造体２０側の接合層２２０及び発光構造体１０側の接合層１８０を介して接合され、金属材料からなる反射層としての金属層１６３を有するＭＲ（Metal Reflector）型の半導体発光素子として構成されている
。
As shown in FIG. 1, the semiconductor
また、半導体発光素子１は、発光構造体１０が有する表面電極３１０ｃ側にも、第２反射部としてのｎ型ＤＢＲ層（分布ブラッグ反射層：Distributed Bragg Reflector）１３
０を有している。半導体発光素子１は、表面電極３１０ｃ側から、支持構造体２０が支持基板２００の下面に有する裏面電極３２０ｃ側へと電流を導入すると、発光層１４２が所定波長の光を発するよう構成されている。ｎ型ＤＢＲ層１３０により、発光層１４２が発した光の一部を金属層１６３側へと反射させることで、表面電極３１０ｃ側での光の吸収を抑制し、半導体発光素子１の光取り出し効率を向上させることができる。
In addition, the semiconductor
0. The semiconductor
［支持構造体］
支持構造体２０は、例えばｐ型Ｓｉ等の導電性を有する半導体材料からなる支持基板２００を有する。支持基板２００の接合層２２０側とは反対側の面、つまり、支持基板２００の下面には、例えばＴｉ及びＡｕ等の金属材料からなる裏面電極３２０ｃが形成されている。裏面電極３２０ｃは、例えばダイボンディング用電極として構成され、支持基板２００とオーミック接合している。
[Support structure]
The
支持構造体２０は、裏面電極３２０ｃ側とは反対側となる支持基板２００上に、支持基板２００側から順に、例えばＴｉ等の導電性材料からなるコンタクト電極２１０と、例えばＡｕ等の導電性材料からなる接合層２２０と、を有している。
The
支持構造体２０側の接合層２２０は、例えば熱圧着法等により、発光構造体１０側の接合層１８０と電気的・機械的に接合されている。発光構造体１０側の接合層１８０は、例えばＡｕ等、支持構造体２０側の接合層２２０と同一の材料から構成される。接合層２２０，１８０はそれぞれ、例えば５００ｎｍ以上２０００ｎｍ以下の厚さを有している。
The
［発光構造体］
（第１反射部）
発光構造体１０は、接合層１８０上に、例えばＰｔ等の導電性材料からなるバリア層１７０を有している。また、発光構造体１０は、バリア層１７０を介して接合層１８０の上に配置され、金属材料からなる反射層としての金属層１６３と発光層１４２が発する光の波長に対して光学的に透明な材料からなる透明層１６１とを備える第１反射部を有する。
[Light emitting structure]
(First reflection part)
The
金属層１６３は、例えば発光層１４２が発する所定波長の光に対して所定以上の反射率を有するＡｕ等の導電性材料からなり、発光層１４２から支持基板２００側へと発した光やｎ型ＤＢＲ層１３０により反射されてきた光を、半導体発光素子１の光取り出し面１４１ｓ側へと反射させる。反射率の高い金属層１６３により光を反射させることで、半導体発光素子１の光取り出し効率を向上させることができる。
The
透明層１６１は、例えば発光層１４２が発する所定波長の光に対して高い透過性を有するＳｉＯ２等の電気絶縁性を有する材料からなり、透明層１６１における上記光の吸収損失を抑えることができる。透明層１６１の厚さは、透明層１６１での光の吸収が少なくなるよう設定されている。
The
また、透明層１６１の一部には、表面電極３１０ｃと裏面電極３２０ｃとを電気的に接続する界面電極１６２が形成されている。界面電極１６２は、例えば表面電極３１０ｃの直下の位置を避け、ドット状に分散して配置される。また、界面電極１６２は、例えばＡｕＺｎ合金等の金属材料からなり、後述するｐ型コンタクト層１５０とオーミック接合している。
In addition, an
（半導体積層部）
発光構造体１０が有する半導体積層部１０ｓは、後述するように、例えばＧａＡｓ基板等の成長基板上で成長させた複数のエピタキシャル層から構成され、半導体積層部１０ｓが備える各層は、例えば後述の成長基板を構成するＧａＡｓに格子整合する材料からなる。以下に、半導体積層部１０ｓの詳細構造について説明する。
(Semiconductor stacking part)
As will be described later, the semiconductor stacked
（ダブルヘテロ構造）
半導体積層部１０ｓは、透明層１６１上に、例えばｐ型ＧａＰ等の化合物半導体からなる第２導電型コンタクト層としてのｐ型コンタクト層１５０を備える。また、半導体積層部１０ｓは、ｐ型コンタクト層１５０を介して第１反射部の上に配置され、一部が光取り出し面１４１ｓとなる面を有する第１導電型クラッド層としてのｎ型クラッド層１４１と第１導電型とは異なる導電型の第２導電型クラッド層としてのｐ型クラッド層１４３との間に挟まれる発光層１４２を備える。半導体積層部１０ｓが備える上記構造は、例えばＡｌＧａＩｎＰ系等のIII−Ｖ族化合物半導体のダブルヘテロ構造となっており、発光層１
４２は、外部から電流が供給されると、所定波長の光、例えばピーク波長が６３０ｎｍの赤色光を発するよう構成されている。
(Double heterostructure)
The semiconductor stacked
42 is configured to emit light having a predetermined wavelength, for example, red light having a peak wavelength of 630 nm when a current is supplied from the outside.
より具体的には、ｐ型コンタクト層１５０上のｐ型クラッド層１４３は、例えばｐ型ＡｌＧａＩｎＰ等からなり、発光層１４２は、例えばアンドープのＡｌＧａＩｎＰ系等からなり、発光層１４２上のｎ型クラッド層１４１は、例えばｎ型ＡｌＧａＩｎＰ等からなる。
More specifically, the p-
ｐ型コンタクト層１５０及びｐ型クラッド層１４３は、それぞれ所定のｐ型不純物を所定濃度含む。ｐ型不純物としては、例えばＭｇ，Ｚｎ，Ｃ等を用いることができる。
The p-
また、発光層１４２には不純物の添加を行わず、アンドープの化合物半導体から構成するが、半導体積層部１０ｓが有する各層を製造する工程において、不純物が不可避的に混入する場合が有り得る。混入による発光層１４２中の不純物濃度は、例えば１０１３ｃｍ−３〜１０１６ｃｍ−３程度である。
Further, the
また、ｎ型クラッド層１４１は、所定のｎ型不純物を所定濃度含む。ｎ型不純物としては、例えばＳｉ，Ｓｅ，Ｔｅ等を用いることができる。
The n-
表面電極３１０ｃが形成される領域を除くｎ型クラッド層１４１の上面は、光取り出し面１４１ｓとなっている。光取り出し面１４１ｓは、例えば発光層１４２が発した光の一部を乱反射させるような凹凸部１４１ｒを有する。凹凸部１４１ｒは、例えばｎ型クラッド層１４１の表面を粗面化して得られた規則的、或いは不規則な凹凸形状を有する。凹凸部１４１ｒにより、発光層１４２側から光取り出し面１４１ｓに到達した光が光取り出し面１４１ｓで全反射されることを低減でき、半導体発光素子１の光量が増加する。
The upper surface of the n-
上記のように、半導体発光素子１を、ｎ型クラッド層１４１側を光取り出し面１４１ｓとする、所謂、ｎサイドアップの半導体発光素子とすることで、表面電極３１０ｃ側のＤＢＲ層をｎ型ＤＢＲ層１３０とすることができる。よって、ＤＢＲ層の形成時における残留ドーパントによるメモリ効果や、ＤＢＲ層の形成後におけるドーパント拡散が、ｐ型ＤＢＲ層の場合よりも抑えられる。
As described above, the semiconductor light-emitting
（第２反射部）
また、半導体積層部１０ｓは、半導体積層部１０ｓの上面の一部に形成される表面電極３１０ｃとｎ型クラッド層１４１との間に、屈折率の異なる２以上の半導体層を積層した第２反射部としてのｎ型ＤＢＲ層１３０を備える。ｎ型ＤＢＲ層１３０の詳細構造については後述する。
(Second reflection part)
In addition, the semiconductor stacked
また、半導体積層部１０ｓは、表面電極３１０ｃとｎ型ＤＢＲ層１３０との間に、例えばｎ型ＧａＡｓ等の化合物半導体からなる第１導電型コンタクト層としてのｎ型コンタクト層１２０を更に備える。ｎ型コンタクト層１２０は、例えばＳｉ，Ｓｅ，Ｔｅ等の所定のｎ型不純物を所定濃度含む。
The semiconductor stacked
（表面電極）
発光構造体１０は、ｎ型クラッド層１４１の光取り出し面１４１ｓとなる面側の一部、例えばｎ型クラッド層１４１の光取り出し面１４１ｓ側の略中央部に配置される表面電極３１０ｃを有する。
(Surface electrode)
The
表面電極３１０ｃは、例えば矩形に形成された半導体発光素子１の略中央部に、例えば直径が１００μｍ程度の円形形状に形成されている。表面電極３１０ｃは、例えば矩形の半導体発光素子１の対角線上に延びる十字の枝部等を有していてもよい。また、表面電極３１０ｃは、ｎ型コンタクト層１２０側から順に、例えばＡｕＧｅ層、Ｎｉ層、Ａｕ層が積層されてなり、ｎ型コンタクト層１２０とオーミック接合している。
The
表面電極３１０ｃ上には、例えば円形の表面電極３１０ｃと同心円状に、パッド電極３１０ｐが形成されている。パッド電極３１０ｐの直径は、表面電極３１０ｃの直径と略同一とすることができる。或いは、パッド電極３１０ｐが表面電極３１０ｃより小さく形成されていてもよい。また、パッド電極３１０ｐは、表面電極３１０ｃ側から順に、例えばＴｉ層、Ａｕ層が積層されてなる。パッド電極３１０ｐは、例えばワイヤボンディング用パッド電極として構成されている。
On the
（２）第２反射部の詳細構造と作用
上述したように、本発明の第１実施形態に係る第２反射部としてのｎ型ＤＢＲ層１３０は、例えば屈折率の異なる２以上の半導体層を備える。これにより、発光層１４２から光取り出し面１４１ｓ側に放射された光や、発光層１４２から支持基板２００側に放射され、金属層１６３で反射された光の一部がｎ型ＤＢＲ層１３０へと入射してきた際、上記２以上の半導体層での光干渉により、入射してきた光を反射させる。反射させる光の波長は、各半導体層の屈折率及び厚さを設定することで選択することができる。以下に、ｎ型ＤＢＲ層１３０の詳細構造および作用について説明する。
(2) Detailed Structure and Action of Second Reflector As described above, the n-
（第２反射部の詳細構造）
ｎ型ＤＢＲ層１３０は、図１（ｂ）に示すように、例えばｎ型ＡｌＡｓからなる所定厚さの第１半導体層１３１ｘと、第１半導体層１３１ｘとは異なる屈折率を有するｎ型ＡｌＮＧａ１−ＮＡｓからなる所定厚さの第２半導体層１３２ｘと、を１つのペアとして積層される複数のペア層１３３ｘを有する。但し、第１半導体層１３１ｘは、図中、１３１ａ，１３１ｂ・・・，１３１ｊで示される任意の第１半導体層である。第２半導体層１３２ｘ及びペア層１３３ｘについても同様である。
(Detailed structure of the second reflecting portion)
n-
また、ｎ型コンタクト層１２０側の最上層のペア層１３３ａのうち、第１半導体層１３１ａがｎ型コンタクト層１２０と接する層であり、ｎ型クラッド層１４１側の最下層のペア層１３３ｊのうち、第２半導体層１３２ｊがｎ型クラッド層１４１と接する層である。第１半導体層１３１ｘ、第２半導体層１３２ｘ及びペア層１３３ｘをａ〜ｊまでとしたのは一例であって、各層の積層数は様々に選択可能である。
Of the
また、第２半導体層１３２ｘを構成するｎ型ＡｌＮＧａ１−ＮＡｓのＡｌ組成比Ｎは、例えば０＜Ｎ＜１の範囲で選択することができる。第２半導体層１３２ｘのＡｌ組成比Ｎを小さくしていくことで、第１半導体層１３１ｘとの屈折率差を大きくして反射率を高めることができる。
Further, the Al composition ratio N of the n-type Al N Ga 1-N As constituting the
また、所定角度で入射する発光層１４２が発する波長の光を反射させる第１半導体層１３１ｘの厚さＴＡ及び第２半導体層１３２ｘの厚さＴＢは、次式（１），（２）によりそれぞれ算出することができる。
The thickness T A of the
ここで、式（１），（２）中、λＰは、発光層１４２が発する光のピーク波長である。また、θは、ｎ型クラッド層１４１から、ｎ型クラッド層１４１に接する第２半導体層１
３２ｊへと入射する上記光の入射角である。ここで、入射角θは入射面の法線に対する角度である。また、ｎｉｎは、ｎ型クラッド層１４１の屈折率である。また、ｎＡは第１半導体層１３１ｘの屈折率であり、ｎＢは第２半導体層１３２ｘの屈折率である。
Here, in formulas (1) and (2), λ P is the peak wavelength of light emitted from the
This is the angle of incidence of the light incident on 32j. Here, the incident angle θ is an angle with respect to the normal line of the incident surface. Further, n in is the refractive index of the n-
上記の特許文献２（特開２００１−０３６１３２号公報）のＤＢＲ層をはじめ、従来の半導体発光素子が備える半導体多層反射層は、垂直方向（入射角θ＝０°）から入射する光に対して高い反射率が得られるよう設計されていた。しかしながら、例えば斜め方向から入射する光に対しては設計上の考慮がほとんどなされていないため、０°より大きい入射角で入射する光の光量が大きい場合などには反射量が少なく、半導体発光素子の光取り出し効率が低下してしまっていた。 The semiconductor multilayer reflective layer included in the conventional semiconductor light-emitting element, including the DBR layer of the above-mentioned Patent Document 2 (Japanese Patent Laid-Open No. 2001-036132), is adapted to the light incident from the vertical direction (incident angle θ = 0 °). It was designed to provide high reflectivity. However, for example, since design considerations are hardly made for light incident from an oblique direction, the amount of reflection is small when the amount of light incident at an incident angle greater than 0 ° is large, and the semiconductor light emitting element. The light extraction efficiency of was reduced.
本実施形態では、入射角θを含む上記の式（１），（２）に基づき、第１半導体層１３１ｘの厚さＴＡ及び第２半導体層１３２ｘの厚さＴＢを定めることとしたので、０°より大きい（垂直入射以外の）所定入射角で入射する光の光量が大きい場合であっても、所定の入射角θに対応するペア層１３３ｘを積層することができ、半導体発光素子１の光取り出し効率を向上させることができる。
In the present embodiment, the above equation that contains the incident angle theta (1), based on (2), so it was decided to determine the thickness T B of the thickness T A and the
（第２反射部の作用）
次に、異なる入射角θの光に対応してそれぞれ設計されたｎ型ＤＢＲ層１３０の作用について、図２を用いて説明する。図２は、本実施形態に係る半導体発光素子１が有する金属層１６３及びｎ型ＤＢＲ層１３０による光の反射について説明する図であって、（ａ）は表面電極３１０ｃから導入される電流の経路を例示する半導発光体素子１の断面図であり、（ｂ１）は垂直に入射する光を反射するよう設計されたｎ型ＤＢＲ層１３０を有する半導発光体素子１の断面図であり、（ｂ２）は（ｂ１）のｎ型ＤＢＲ層１３０が光を反射する様子を示す模式図であり、（ｃ１）は斜めに入射する光を反射するよう設計されたｎ型ＤＢＲ層１３０を有する半導発光体素子１の断面図であり、（ｃ２）は（ｃ１）のｎ型ＤＢＲ層１３０が光を反射する様子を示す模式図である。
(Operation of the second reflecting portion)
Next, the operation of the n-
図２（ａ）に示すように、表面電極３１０ｃから裏面電極３２０ｃに向けて電流を導入すると、図中に例示する電流Ｅ１，Ｅ２のように、電流は透明層１６１の一部に形成された界面電極１６２を介して流れ、その際、電流の通過位置で発光層１４２から放射状に光を発する。図２（ｂ１），（ｃ１）に示すように、上記光の一部は光取り出し面１４１ｓから半導体発光素子１の外部へと放射されるほか（Ｌ１）、表面電極３１０ｃの下面側（Ｌ２）や、金属層１６３側へ（図示せず）と向かう光も存在する。
As shown in FIG. 2A, when a current is introduced from the
従来の特許文献１（特開２００９−２００１７８号公報）のような、表面電極側にＤＢＲ層等の反射層を有さない半導体発光素子では、表面電極の下面側へと向かった光は、ｎ型コンタクト層とオーミックコンタクトする表面電極で吸収されてしまい、半導体発光素子の光取り出し効率を低下させていた。 In a semiconductor light-emitting device that does not have a reflective layer such as a DBR layer on the surface electrode side as in the conventional patent document 1 (Japanese Patent Laid-Open No. 2009-200188), the light directed toward the lower surface side of the surface electrode is n It is absorbed by the surface electrode in ohmic contact with the mold contact layer, and the light extraction efficiency of the semiconductor light emitting device is lowered.
しかしながら、本実施形態においては、表面電極３１０ｃ及びｎ型コンタクト層１２０と、ｎ型クラッド層１４１との間に第２反射部としてのｎ型ＤＢＲ層１３０を設けている。これにより、表面電極３１０ｃの下面側へと進行してきた光Ｌ２の少なくとも一部を第１反射部側へと反射させ、表面電極３１０ｃ等による光の吸収を抑制することができる。
However, in the present embodiment, the n-
また、従来の特許文献２（特開２００１−０３６１３２号公報）のように、表面電極側にＤＢＲ層を設けた場合であっても、従来のＤＢＲ層では、例えば斜め方向から入射する光を高反射率で反射することができない。 Further, even when a DBR layer is provided on the surface electrode side as in the conventional patent document 2 (Japanese Patent Laid-Open No. 2001-036132), the conventional DBR layer has a high incident light, for example, from an oblique direction. Cannot reflect with reflectivity.
上述のように、界面電極１６２は、例えば表面電極３１０ｃの直下を除く位置に形成さ
れているため、発光層１４２では、主に表面電極３１０ｃの直下から外れた位置で発光が起きる。したがって、発光層１４２から表面電極３１０ｃ側へと向かう光の多くは、ｎ型ＤＢＲ層１３０に斜めから入射することとなる。
As described above, since the
そこで、本実施形態では、図２（ｃ１）のように、上述の式（１），（２）を用いて斜めに入射する光を反射するようｎ型ＤＢＲ層１３０を設計し、例えば従来のＤＢＲ層や、図２（ｂ１）の垂直に入射する光を反射するよう設計されたｎ型ＤＢＲ層１３０よりも光Ｌ２の反射量を高め、光の取り出し効率をいっそう向上させることができる。ここで、図中、光の進路を示す矢印において、破線で描かれた部分は光量の低下を表す。
Therefore, in this embodiment, as shown in FIG. 2 (c1), the n-
入射角の異なる光に対する反射率の違いを更に説明するため、図２（ｂ２）、（ｃ２）に、それぞれのｎ型ＤＢＲ層１３０が垂直または斜めに入射する光を反射する様子を示す。垂直に入射する光を反射するよう設計された図２（ｂ２）に示すｎ型ＤＢＲ層１３０では、斜めに入射する光Ｌｔの反射率が低く、垂直に入射する光Ｌｖの反射率が高い。また、斜めに入射する光を反射するよう設計された図２（ｃ２）に示すｎ型ＤＢＲ層１３０では、垂直に入射する光Ｌｖの反射率が低く、斜めに入射する光Ｌｔの反射率が高い。
In order to further explain the difference in reflectance with respect to light having different incident angles, FIGS. 2B2 and 2C2 show how each n-
このように、本実施形態では、上述の式（１），（２）により、所定の入射角θの光を反射するようｎ型ＤＢＲ層１３０を設計することができるので、表面電極３１０ｃのサイズ、形状、位置、表面電極３１０ｃと界面電極１６２との位置関係、発光層１４２における発光強度分布等に応じて、入射量の大きい入射角θの光をより多く反射できるようにｎ型ＤＢＲ層１３０を設けることができる。
As described above, in the present embodiment, the n-
例えば、入射角θが０°の光を反射するｎ型ＤＢＲ層１３０は、設計や取扱いが容易である点で優れている。また、例えば本実施形態に係る半導体発光素子１のように、表面電極３１０ｃの位置と発光層１４２での発光強度が高い位置との水平方向における空間配置が異なる場合には、ｎ型ＤＢＲ層１３０は、０°より大きい所定入射角θで入射する光を反射するよう設計されていることが好ましい。
For example, the n-
ｎ型ＤＢＲ層１３０から第１反射部側へと反射された光Ｌ２のうち、一部は半導体積層構造１０ｓを通過する際に半導体層に吸収されるが、一部は発光層１４２が第１反射部側へと発した光（図示せず）とともに第１反射部へと到達し、第１反射部が備える金属層１６３により反射されて、光取り出し面１４１ｓから半導体発光素子１の外部へと放射される。
A part of the light L2 reflected from the n-
従来の特許文献２（特開２００１−０３６１３２号公報）のように、支持基板側と表面電極側との両方にＤＢＲ層を用いた場合と異なり、本実施形態では、支持基板２００側をＤＢＲ層より反射率の高い金属層１６３としたので、より広範囲の波長や入射角の光を高効率に反射することができ、光取り出し効率をより一層、向上させることができる。
Unlike the case where the DBR layer is used on both the support substrate side and the surface electrode side as in the conventional patent document 2 (Japanese Patent Laid-Open No. 2001-036132), in this embodiment, the
（３）半導体発光素子の変形例
上述のようなｎ型ＤＢＲ層１３０においては、第１半導体層１３１ｘと第２半導体層１３２ｘとを屈折率差の大きい材料の組み合わせ（ペア）として反射率を高めたり、各半導体層に光吸収係数の小さい材料を用いて光吸収を抑えたりすることで、光の反射量を高めることができる。
(3) Modified Example of Semiconductor Light-Emitting Element In the n-
例えば、上述したｎ型のＡｌＡｓ／ＡｌＮＧａ１−ＮＡｓ（０＜Ｎ＜１）のペアは、屈折率差も比較的大きく、発光層１４２が有する赤色光の発光波長に対して透明である（光吸収が少ない）が、これより更に屈折率差を大きくするには、例えばＡｌＡｓ／ＧａＡｓの組み合わせが考えられる。しかし、ＧａＡｓのようにエネルギーギャップの小さな材料
は、大きい光吸収係数を有する。よって、ｎ型ＤＢＲ層中にＧａＡｓを用い、その層数や層厚を増加させると、高屈折率差で得られる高反射率の効果は、光吸収による光量低下で相殺されてしまう。
For example, the above-described n-type AlAs / Al N Ga 1-N As (0 <N <1) pair has a relatively large refractive index difference, and is transparent to the red light emission wavelength of the
このように、屈折率差が大きい組み合わせと光吸収係数が小さい組み合わせとは両立せず、ｎ型ＤＢＲ層を構成する半導体材料の選定には困難が伴う。 Thus, a combination with a large difference in refractive index and a combination with a small light absorption coefficient are not compatible, and it is difficult to select a semiconductor material that constitutes the n-type DBR layer.
そこで、本発明者等は、ｎ型ＤＢＲ層１３０中、発光層１４２に近い下層側では入射する光の光量が大きく、表面電極３１０ｃに近い上層側では下層側での反射により到達する光の光量が落ちていることに着目した。そして、下層側では、入射光の光量をできるだけ落とさず上層に到達させるべく、吸収係数が小さい半導体材料を用い、上層側では、光量の弱まった光をできるだけ反射させるべく、屈折率差の大きい半導体材料を用いることに想到した。
Therefore, the inventors of the present invention have a large amount of incident light on the lower layer side near the
上記の点に鑑みて構成される本発明の第１実施形態の変形例に係る半導体発光素子について、図１（ｂ）を参照しながら以下に説明する。 A semiconductor light emitting device according to a modification of the first embodiment of the present invention configured in view of the above points will be described below with reference to FIG.
本変形例に係るｎ型ＤＢＲ層１３０においては、表面電極３１０ｃ側のｎ型コンタクト層１２０と接する最上層のペア層１３３ａの第１半導体層１３１ａには、上述の実施形態と同様、ｎ型ＡｌＡｓを用いる。また、第２半導体層１３２ａには、ｎ型ＡｌＡｓとの屈折率差が大きくなるよう、Ａｌ組成比ＮがＮ＝０のｎ型ＡｌＮＧａ１−ＮＡｓ、すなわち、ｎ型ＧａＡｓを用いる。また、最上層のペア層１３３ａよりも下層側のペア層１３３ｂ〜１３３ｊには、上述の実施形態と同様、第１半導体層１３１ｂ〜１３１ｊにｎ型ＡｌＡｓを用い、第２半導体層１３２ｂ〜１３２ｊにｎ型ＡｌＮＧａ１−ＮＡｓを用いて、光吸収係数が小さいｎ型のＡｌＡｓ／ＡｌＮＧａ１−ＮＡｓ（０＜Ｎ＜１）の組み合わせとする。このとき、Ａｌ組成比Ｎは、比較的大きい値とすることが好ましい。
In the n-
また、このとき、ｎ型ＤＢＲ層１３０の反射率をさらに向上させるため、上述の式（１），（２）を用いて、各ペア層１３３ｘを複数の入射角θに対応する設計とすることができる。具体的には、最上層のペア層１３３ａと、下層のペア層１３３ｂ〜１３３ｊとを、任意に選定した２種類の入射角θにそれぞれ対応するよう設計することができる。さらに、各ペア層１３３ｂ〜１３３ｊを複数種類の入射角θにそれぞれ対応させてもよい。このとき、ｎ型コンタクト層１２０側からｎ型クラッド層１４１側へと入射角θが大きくなるように設定することが好ましい。
At this time, in order to further improve the reflectivity of the n-
すなわち、反射率向上の観点からは、例えば複数の入射角θのそれぞれについて、上述の式（１）よりそれぞれ求められる厚さＴＡの第１半導体層１３１ｘと、上述の式（２）よりそれぞれ求められる厚さＴＢの第２半導体層１３２ｘと、を各ペアとして積層されるペア層１３３ｘを各入射角θにつき１ペア以上有するようｎ型ＤＢＲ層１３０を構成することが好ましい。
That is, from the viewpoint of reflectance improvement, for example, for each of a plurality of incident angles theta, a
このように、第１半導体層１３１ｘおよび第２半導体層１３２ｘの厚さ（対応する入射角θにより異なる）や材料を様々に変更し、組み合わせ、複数種類のペア層１３３ｘを積層することで、ｎ型ＤＢＲ層１３０の反射率を一層高め、半導体発光素子１の光取り出し効率を向上させることができる。
As described above, the thickness (which differs depending on the corresponding incident angle θ) and the material of the
（４）半導体発光素子の製造方法
本発明の第１実施形態に係る半導体発光素子１は、ＧａＡｓ基板等の成長基板上で成長させた複数のエピタキシャル層を、貼り合せによりＳｉ等の支持基板に移し替えることで形成される。以下に、本実施形態に係る半導体発光素子１の製造方法について、図３及び
図４を用いて説明する。図３及び図４は、本実施形態に係る半導体発光素子１の製造工程を示す断面図である。
(4) Manufacturing Method of Semiconductor Light Emitting Element In the semiconductor
（エピタキシャルウエハの製造）
まずは、図３（ａ）に示すように、例えばＭＯＶＰＥ法により、成長基板１００上に複数のエピタキシャル層が形成されたエピタキシャルウエハ１ｅを製造する。すなわち、例えばｎ型ＧａＡｓ基板等の成長基板１００上に、ｎ型ＡｌＧａＩｎＰ等からなるエッチングストップ層１１０、ｎ型ＧａＡｓ等からなるｎ型コンタクト層１２０、ｎ型のＡｌＡｓ／ＡｌＮＧａ１−ＮＡｓ等からなるｎ型ＤＢＲ層１３０、ｎ型ＡｌＧａＩｎＰ等からなるｎ型クラッド層１４１、アンドープＡｌＧａＩｎＰ等からなる発光層１４２、ｐ型ＡｌＧａＩｎＰ等からなるｐ型クラッド層１４３、ｐ型ＧａＰ等からなるｐ型コンタクト層１５０を、この順に成長させる。これにより、例えばピーク波長が６３０ｎｍの赤色光を発するエピタキシャルウエハ１ｅが得られる。
(Epitaxial wafer production)
First, as shown in FIG. 3A, an
上記各層のうち、ｎ型コンタクト層１２０からｐ型コンタクト層１５０までの各層により、半導体積層部１０ｓが構成される。
Of the above layers, each of the layers from the n-
従来の特許文献２（特開２００１−０３６１３２号公報）では、上部電極（表面電極）側のＤＢＲ層は、活性層（発光層）の上層に形成される。このような構造上の制約から、ＤＢＲ層をｐ型ＧａＰ電流拡散層上に成長させることとなってしまう。ＧａＰと、成長基板であり且つ支持基板でもあるＧａＡｓ基板を構成するＧａＡｓとは格子定数が異なっており、ｐ型ＧａＰ電流拡散層上のＤＢＲ層についてはＤＢＲ層を構成する半導体材料が制限されることとなる。或いは、特許文献２のように、ＧａＡｓと格子整合する半導体材料からなるＤＢＲ層を成長させた場合には、ＤＢＲ層での電気抵抗が高くなってしまう。
In the conventional Patent Document 2 (Japanese Patent Laid-Open No. 2001-036132), the DBR layer on the upper electrode (surface electrode) side is formed on the active layer (light emitting layer). Due to such structural limitations, the DBR layer is grown on the p-type GaP current diffusion layer. GaP and GaAs constituting the growth substrate and the supporting substrate GaAs have different lattice constants, and the semiconductor material constituting the DBR layer is limited for the DBR layer on the p-type GaP current diffusion layer. It will be. Alternatively, as in
しかしながら、本実施形態においては、半導体積層部１０ｓの構造を含む上記複数のエピタキシャル層は、後に貼り合わせにより、Ｓｉ等の支持基板２００に移し替えられて、本実施形態に係る半導体発光素子１が製造される。したがって、上記のように、各エピタキシャル層を形成する際には、発光層１４２よりも先にｎ型ＤＢＲ層１３０を形成することとなり、ｎ型ＤＢＲ層１３０にはｎ型ＡｌＡｓやｎ型ＡｌＮＧａ１−ＮＡｓ等、成長基板１００を構成するＧａＡｓに格子整合する格子整合系材料を、電気抵抗を増大させる懸念なく用いることができる。このように、表面電極３１０ｃ側に、電気抵抗の低いｎ型ＤＢＲ層１３０を容易に形成することが可能となる。
However, in the present embodiment, the plurality of epitaxial layers including the structure of the semiconductor stacked
なお、上記各層のＭＯＶＰＥ法による形成は、ＭＯＶＰＥ装置内に成長基板１００を搬入して設置し、成長圧力、成長温度を所定値に保った状態で、所定の原料ガスを所定流量供給して行う。原料ガスには、例えばＧａ源としてトリメチルガリウム（ＴＭＧａ）やトリエチルガリウム（ＴＥＧａ）等の有機金属ガスを使用する。また、例えばＡｌ源にはトリメチルアルミニウム（ＴＭＡｌ）等の、Ｉｎ源にはトリメチルインジウム（ＴＭＩｎ）等の有機金属ガスをそれぞれ使用する。また、Ａｓ源としてアルシン（ＡｓＨ３）等の、Ｐ源としてホスフィン（ＰＨ３）等の水素化物ガスをそれぞれ使用する。このとき、ＴＭＧａやＴＭＡｌ等のIII族原料ガスのモル数を分母とし、ＡｓＨ３やＰＨ３等のＶ族原料
ガスのモル数を分子とする比率（商）、すなわち、Ｖ／III比を、所定値とする。
The formation of each layer by the MOVPE method is performed by carrying the
また、各層の導電型の決定に用いる導電型決定不純物の添加は、例えば所定の添加ガスを原料ガスに添加することにより行う。ｐ型不純物のＭｇ，Ｚｎ等を添加するには、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）、ジメチルジンク（ＤＭＺｎ）、ジエチルジンク（ＤＥＺｎ）等を用いる。ｎ型不純物のＳｉ，Ｓｅ，Ｔｅ等を添加するには、例えばモノシラン（ＳｉＨ４）、セレン化水素（Ｈ２Ｓｅ）、ジエチルテルル（ＤＥＴｅ）、ジメチルテルル（ＤＭＴｅ）等を用いる。 Further, the addition of the conductivity determining impurity used for determining the conductivity type of each layer is performed by adding a predetermined additive gas to the source gas, for example. In order to add p-type impurities such as Mg and Zn, for example, biscyclopentadienyl magnesium (Cp 2 Mg), dimethyl zinc (DMZn), diethyl zinc (DEZn), or the like is used. To add n-type impurities such as Si, Se, Te, etc., for example, monosilane (SiH 4 ), hydrogen selenide (H 2 Se), diethyl tellurium (DETe), dimethyl tellurium (DMTe) or the like is used.
（第１反射部の形成）
以上のように各層が形成されたエピタキシャルウエハ１ｅを、ＭＯＶＰＥ装置から搬出した後、プラズマを用いた化学気相蒸着（ＣＶＤ：Chemical Vapor Deposition）法等に
より、ｐ型コンタクト層１５０上の全面に、例えばＳｉＯ２等からなる透明層１６１を形成する。続いて、例えばフォトリソグラフィ法等を用いて所定のレジストパターン１６１ｐを透明層１６１上に形成し、図３（ｂ）に示すように、透明層１６１の一部を貫通させて開口部１６２ｈを設ける。
(Formation of the first reflecting portion)
After the
次に、真空蒸着法やスパッタ法等を用いて、レジストパターン上及び透明層１６１の開口部１６２ｈ内に、例えばＡｕＺｎ合金等を蒸着する。更に、リフトオフ法によりレジストパターン１６１ｐを除去することで、図３（ｃ）に示すように、開口部１６２ｈ内にＡｕＺｎ合金等からなる界面電極１６２を形成する。
Next, for example, an AuZn alloy or the like is vapor-deposited on the resist pattern and in the
次に、真空蒸着法やスパッタ法等を用いて、図３（ｄ）に示すように、例えばＡｕ等からなる金属層１６３を蒸着する。
Next, as shown in FIG. 3D, a
以上の構造により、反射層としての金属層１６３と一部に界面電極１６２が形成された透明層１６１とを備える第１反射部が構成される。
With the above structure, a first reflecting portion including a
続いて、図３（ｅ）に示すように、真空蒸着法やスパッタ法等を用いて、例えばＰｔ等からなるバリア層１７０と、Ａｕ等からなる接合層１８０とを、この順に蒸着する。以上の構造により、発光構造体１０の主要部が構成される。
Subsequently, as shown in FIG. 3E, a
（貼り合わせウエハの製造）
一方、図３（ｆ）に示すように、例えばｐ型Ｓｉ等からなる支持基板２００上に、真空蒸着法やスパッタ法等を用いて、Ｔｉ等からなるコンタクト電極２１０と、Ａｕ等からなる接合層２２０とを、この順に蒸着する。以上の構造により、支持構造体２０の主要部が構成される。
(Manufacture of bonded wafers)
On the other hand, as shown in FIG. 3F, for example, a
次に、例えば熱圧着法等により、上記支持基板２００と先の成長基板１００とを貼り合わせる。すなわち、図３（ｆ）に示すように、支持基板２００上に形成された支持構造体２０側の接合層２２０と、上述の成長基板１００上に形成された発光構造体１０側の接合層１８０とを向かい合わせて重ね、所定圧力を加えつつ、所定温度で所定時間保持して貼り合わせる。以上により、図３（ｇ）に示すように、接合層２２０，１８０が電気的・機械的に接合された貼り合せウエハ１ｂが製造される。
Next, the
この後、図４（ｈ），（ｉ）に示すように、貼り合わせウエハ１ｂから成長基板１００とエッチングストップ層１１０とを、例えば機械的研磨やエッチング液等、又はその組み合わせにより除去する。
Thereafter, as shown in FIGS. 4H and 4I, the
（表面電極の形成）
次に、図４（ｊ）に示すように、ｎ型コンタクト層１２０の上面の一部に、表面電極３１０ｃを形成する。すなわち、エッチングストップ層１１０が除去され、露出したｎ型コンタクト層１２０上に、例えばフォトリソグラフィ法を用いてレジストパターン（図示せず）を形成する。続いて、真空蒸着法やスパッタ法等により、例えばＡｕＧｅ合金、Ｎｉ、Ａｕをこの順に蒸着し、リフトオフ法によりレジストパターンを除去する。これにより、例えば円形の表面電極３１０ｃが素子ごとに形成される。更に、表面電極３１０ｃをマスクとして、ｎ型コンタクト層１２０及びｎ型ＤＢＲ層１３０をエッチングし、ｎ型クラッド層１４１の上面の一部を露出させる。
(Formation of surface electrode)
Next, as illustrated in FIG. 4J, the
ｎ型クラッド層１４１の一部が露出した面には、フォトリソグラフィ法等により周期的なドット状のレジストパターン（図示せず）を形成してエッチング液に浸漬し、その後レジストパターンを除去して、図４（ｋ）に示す凹凸部１４１ｒを形成する。これにより、発光層１４２等からの光を乱反射させる凹凸部１４１ｒを有する光取り出し面１４１ｓが、ｎ型クラッド層１４１の上面の一部に形成される。
A periodic dot-shaped resist pattern (not shown) is formed on the surface where a part of the n-
（裏面電極の形成）
次に、図４（ｌ）に示すように、支持基板２００の下面（裏面）に裏面電極３２０ｃを形成する。すなわち、真空蒸着法やスパッタ法等により、支持基板２００の裏面の全面に、例えばＴｉとＡｕとをこの順に蒸着する。その後、表面電極３１０ｃ及び裏面電極３２０ｃが形成された貼り合せウエハ１ｂをアロイ工程にて加熱し、表面電極３１０ｃ、裏面電極３２０ｃ、界面電極１６２を各電極が接する半導体層にオーミックコンタクトさせる。
(Formation of back electrode)
Next, as illustrated in FIG. 4L, the
続いて、例えばフォトリソグラフィ法及び真空蒸着法やスパッタ法等を用いたリフトオフ法により、表面電極３１０ｃ上に、例えばＴｉとＡｕとをこの順に蒸着して、パッド電極３１０ｐを形成する。
Subsequently, for example, Ti and Au are vapor-deposited in this order on the
その後、複数形成した表面電極３１０ｃのそれぞれが中央部に位置するよう、例えば貼り合せウエハ１ｂをダイシングしてチップに切り出し、図１に示す半導体発光素子１を複数個得る。以上により、本実施形態に係る半導体発光素子１が製造される。
Thereafter, for example, the bonded
（５）本発明の第１実施形態に係る効果
本実施形態によれば、以下に示すひとつ又は複数の効果が得られる。
(5) Effects according to the first embodiment of the present invention According to the present embodiment, one or more of the following effects can be obtained.
（ａ）本実施形態によれば、半導体積層部１０ｓは、表面電極３１０ｃとｎ型クラッド層１４１との間に、屈折率の異なる２以上の半導体層を積層したｎ型ＤＢＲ層１３０を備える。これにより、表面電極３１０ｃ側での光吸収を抑制し、半導体発光素子１の光取り出し効率を向上させることができる。
(A) According to the present embodiment, the semiconductor stacked
（ｂ）また、本実施形態によれば、ｎ型ＤＢＲ層１３０は、ｎ型ＤＢＲ層１３０へと所定入射角で入射する発光層１４２が発する波長の光を反射するよう設計されている。すなわち、ｎ型ＤＢＲ層１３０は、上述の式（１）より求められる厚さＴＡの第１半導体層１３１ｘと、第１半導体層１３１ｘとは異なる屈折率を有し、上述の式（２）より求められる厚さＴＢの第２半導体層１３２ｘ（０≦Ｎ＜１）と、を１つのペアとして積層される複数のペア層１３３ｘを有する。これにより、半導体発光素子１の構造や、半導体発光素子１に対する各種要求に応じて入射量の大きい入射角θの光を反射するｎ型ＤＢＲ層１３０を設けることができ、半導体発光素子１の光取り出し効率を一層向上させることができる。
(B) According to the present embodiment, the n-
（ｃ）また、本実施形態によれば、上記所定入射角を０°より大きい入射角θとする。これにより、表面電極３１０ｃの位置と発光層１４２での発光強度が高い位置との水平方向における空間配置が異なる半導体発光素子１に対して、入射量の大きい入射角θの光を反射するｎ型ＤＢＲ層１３０を設けることができる。
(C) According to the present embodiment, the predetermined incident angle is set to an incident angle θ larger than 0 °. As a result, the n-type light that reflects light having a large incident angle θ with respect to the semiconductor
（ｄ）また、本実施形態によれば、複数の入射角θのそれぞれについて、上述の式（１），（２）よりそれぞれ求めた厚さを有する各半導体層を各ペアとして積層されるペア層１３３ｘを、各入射角θにつき１ペア以上有する。これにより、ｎ型ＤＢＲ層１３０の反射率をさらに向上させることができる。
(D) Further, according to the present embodiment, for each of a plurality of incident angles θ, a pair in which each semiconductor layer having a thickness obtained from the above formulas (1) and (2) is stacked as each pair. The
（ｅ）また、本実施形態によれば、最上層のペア層１３３ａのうち、ｎ型コンタクト層１２０と接する側に配置される第１半導体層１３１ａはＡｌＡｓからなり、ｎ型コンタクト層１２０と第２半導体層１３２ａとは、ＧａＡｓからなる。このように、光の吸収量は増加するものの、屈折率差の大きい第１半導体層１３１ａと第２半導体層１３２ａとの組み合わせを、光の入射量がもともと小さい表面電極３１０ｃ側に用いることで、ｎ型ＤＢＲ層１３０の反射率をより一層高めることができる。
(E) According to the present embodiment, the
（ｆ）また、本実施形態によれば、上記（ｅ）の構成において、ペア層１３３ａの下層のペア層１３３ｂ〜１３３ｊは、ＡｌＡｓ／ＡｌＮＧａ１−ＮＡｓ（０＜Ｎ＜１）の組み合わせ（ペア）とする。このように、屈折率差はＡｌＡｓ／ＧａＡｓの組み合わせほど大きくないものの、光吸収係数の小さい第１半導体層１３１ｘと第２半導体層１３２ｘとの組み合わせを、光の入射量が大きい発光層１４２側に用いることで、ｎ型ＤＢＲ層１３０の反射率をより一層高めることができる。
(F) Further, according to the present embodiment, in the configuration of (e), the pair layers 133b to 133j below the
（ｇ）また、本実施形態によれば、ｎ型ＤＢＲ層１３０は、第１半導体層１３１ｘおよび第２半導体層１３２ｘの材料、厚さの少なくともいずれかが異なる３種類以上のペア層１３３ｘを有する。これにより、ｎ型ＤＢＲ層１３０の反射率がより一層向上する。
(G) Also, according to the present embodiment, the n-
（ｈ）また、本実施形態によれば、半導体発光素子１は、支持基板２００を有する支持構造体２０と発光層１４２を有する発光構造体１０とが接合層２２０，１８０を介して接合される。また、ｎ型ＤＢＲ層１３０は、ｎ型ＧａＡｓ基板である成長基板１００上で成長させたエピタキシャル層であり、ＧａＡｓに格子整合する材料からなる。このように、発光層１４２より先に、ＧａＡｓ格子整合系材料からなるｎ型ＤＢＲ層１３０を成長させることで、ｎ型ＤＢＲ層１３０での電気抵抗を低減することができる。
(H) According to this embodiment, in the semiconductor
（ｉ）また、本実施形態によれば、第１反射部は金属層１６３を備える。このように、反射率の高い金属製の反射層とすることで、半導体発光素子１の光取り出し効率をより一層向上させることができる。
(I) According to the present embodiment, the first reflecting portion includes the
＜本発明の第２実施形態＞
図５に示すように、本発明の第２実施形態に係る半導体発光素子２は、表面電極３１０ｃ側のみならず、界面電極１６２の直上にも第３反射部としてのｐ型ＤＢＲ層１３０ｄを備える。ｐ型ＤＢＲ層１３０ｄを構成するペア層に含まれる各半導体層は、導電型をｐ型とすれば、上述の実施形態や変形例と同様の材料及び構成を用いることができる。
<Second Embodiment of the Present Invention>
As shown in FIG. 5, the semiconductor
半導体発光素子２の製造方法としては、上述の実施形態と同様の手法で、ｐ型コンタクト層１５０までを成長させた後、ｐ型ＤＢＲ層１３０ｄをさらに成長させ、フォトリソグラフィ法等を用いて例えばドット状にパターニングする。その後、ｐ型ＤＢＲ層１３０ｄのパターンが形成されたｐ型コンタクト層１５０上の全面に、ｐ型ＤＢＲ層１３０ｄと界面電極１６２との合計の厚さに略等しくなるよう、透明層１６１を形成し、開口して、ｐ型ＤＢＲ層１３０ｄ上に、例えばドット状に点在する界面電極１６２を形成する。以後の製造方法は、上述の実施形態と同様である。
As a manufacturing method of the semiconductor
本実施形態によれば、界面電極１６２上にもｐ型ＤＢＲ層１３０ｄを設けたので、界面電極１６２側での光吸収も抑制することができる。
According to this embodiment, since the p-
＜本発明の第３実施形態＞
図６（ａ）に示すように、本発明の第３実施形態に係る半導体発光素子３ａは、半導体積層部１０ｓの上面に形成される電極を第１電極３１０ａとし、第１電極３１０ａと同一面側に、半導体積層部１０ｓとは非接触に形成された第２電極３２０ａを有する。すなわ
ち、半導体発光素子３ａでは透明層１６１の一部が露出され、透明層１６１の露出部分に第２パッド電極３２０ｐが形成されている。第２パッド電極３２０ｐの近傍の金属層１６３が電極の役割を果たし、第２電極３２０ａを構成している。
<Third embodiment of the present invention>
As shown in FIG. 6A, in the semiconductor
また、図６（ｂ）には、本発明の第３実施形態の他の例に係る半導体発光素子３ｂを示す。図６（ｂ）に示すように、半導体発光素子３ｂにおいては、第１電極３１０ｂと同一面側に形成される第２電極３２０ｂは、露出したｐ型クラッド層１４３の一部に形成される。
FIG. 6B shows a semiconductor
また、半導体発光素子３ｂでは、第１電極３１０ｂから半導体積層部１０ｓを介して第２電極３２０ｂへと電流が流れるため、界面電極は省略された構成となっている。また、金属層１６３よりも下層のバリア層以下の構造も省略し、例えば発光構造体１０と支持構造体２０との双方に設けられた接合層２３０を互いに接合させて、半導体発光素子３ｂを得ることができる。
Further, in the semiconductor
半導体発光素子３ａ，３ｂにおいては、第１電極３１０ａ，３１０ｂ及び第２電極３２０ａ，３２０ｂを素子の同一面に有するので、実装が容易である等の利点を有する。
The semiconductor
ここで、半導体発光素子３ａを例にとって、係る構造におけるｎ型ＤＢＲ層１３０及び金属層１６３の光の反射について、図７を用いて説明する。
Here, taking the semiconductor
半導体発光素子３ａにおいても、半導体積層部１０ｓの積層方向に投じた第１電極３１０ａの射影が、界面電極１６２とは重なり合わないよう構成されている。また、第１電極３１０ａに対して、第２電極３２０ａは斜め下方に配置されている。したがって、図７（ａ）に示すように、発光層１４２の水平方向における電流の通過位置は、上述の実施形態に係る半導体発光素子１よりも偏っており、第１電極３１０ａに斜めに入射する光の光量がさらに増す構造となっている。
The semiconductor
上記の場合であっても、本実施形態の構造での入射量が大きくなる入射角θが０°ではない斜め入射の光を反射するｎ型ＤＢＲ層１３０を設けることで、図７（ｂ）に示すように、第１電極３１０ａ側での光の吸収を抑制し、光取り出し効率を向上させることができる。
Even in the above case, by providing the n-
＜本発明の他の実施形態＞
以上、本発明の実施形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
<Other Embodiments of the Present Invention>
As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, It can change variously in the range which does not deviate from the summary.
例えば、成長基板１００を構成するＧａＡｓと整合する半導体材料としては、ＡｌＡｓ〜ＧａＡｓまでのＡｌＮＧａ１−ＮＡｓ（０≦Ｎ≦１）や、ＡｌＩｎＰ〜ＧａＩｎＰまでの（ＡｌＮＧａ１−Ｎ）ＸＩｎ１−ＸＰ（０≦Ｎ≦１）、或いはＡｌＧａＩｎＡｓＰ等がある。
For example, as a semiconductor material matched with GaAs constituting the
上述の実施形態においては、ｎ型ＤＢＲ層１３０やｐ型ＤＢＲ層１３０ｄをＡｌＡｓ／ＡｌＮＧａ１−ＮＡｓ（０≦Ｎ＜１）で構成することとしたが、他にも上記ＧａＡｓ格子整合系材料の中から選択される材料を用いることができる。例えば、ＡｌＩｎＰ／ＡｌＮＧａ１−ＮＡｓ（０≦Ｎ＜１）の組み合わせ（ペア）においても、屈折率差が比較的大きく、赤色光の吸収の少ないＤＢＲ層が得られる。
In the above embodiment, it is assumed that for an n-
また、発光層についても、上述のＡｌＧａＩｎＰの他に、上記ＧａＡｓ格子整合系材料の中から、例えばＧａＡｓ、ＡｌＧａＡｓ、ＡｌＧａＩｎＡｓＰ等を用いることができる
。
For the light emitting layer, in addition to the above-mentioned AlGaInP, for example, GaAs, AlGaAs, AlGaInAsP, etc. can be used from the above GaAs lattice matching materials.
また、上述の実施形態においては、ＧａＡｓ基板を成長基板１００とし、半導体積層構造１０ｓを含む複数の半導体層をＧａＡｓ格子整合系材料により構成したが、ＩｎＰ基板を成長基板として、各半導体層をＩｎＰ格子整合系材料により構成することも可能である。
In the above-described embodiment, the
また、上述の実施形態においては、ｎ型クラッド層１４１側を光取り出し面１４１ｓとしたが、上下の各層の導電型を逆にして、ｐ型クラッド層を光取り出し面としてもよい。
In the above-described embodiment, the n-
また、上述の実施形態においては、半導体積層構造１０ｓを含む複数の半導体層をＭＯＶＰＥ法により成長させることとしたが、液相成長（ＬＰＥ：Liquid Phase Epitaxy）法や、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いることも可能である。
In the above-described embodiment, a plurality of semiconductor layers including the
また、上述の実施形態においては、金属層１６３はＡｕからなるとしたが、Ａｌ，Ｃｕ，Ａｇ等や、Ａｕ，Ａｌ，Ｃｕ，Ａｇ等の少なくとも１つを含む合金材料など、高い反射率を有する金属材料であれば用いることができる。
In the above-described embodiment, the
また、上述の実施形態においては、透明層１６１は電気絶縁性を有するＳｉＯ２等からなるとしたが、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、ＭｇＦ２、ＨｆＯ２、Ｉｎ２Ｏ３等や、ＩＴＯ等の導電性材料も用いることができる。透明層をＩＴＯ等の導電性材料で構成した場合には、界面電極は不要となる。
Further, in the above-described embodiment, the
また、上述の実施形態においては、略円形の表面電極３１０ｃを形成することとしたが、この他、四角形、菱形、多角形等、表面電極は種々の形状とすることができる。
In the above-described embodiment, the
また、上述の実施形態においては、界面電極１６２をドット状に分散して配置することとしたが、例えば線状の界面電極を放射状や櫛歯状に分散して配置してもよい。このとき、表面電極の直下の位置を避けるよう配置することが好ましい。
In the above-described embodiment, the
次に、本発明に係る実施例について比較例とともに説明する。 Next, examples according to the present invention will be described together with comparative examples.
上述の第１実施形態と同様の手法で、実施例１〜実施例５に係る半導体発光素子を製作した。成長基板および支持基板には、それぞれ直径３インチのｎ型ＧａＡｓ基板およびｐ型Ｓｉ基板を用いた。各素子は、３００μｍ×３００μｍの略正方形の形状とした。実施例１，２の半導体発光素子は、第１実施形態に基づき、ｎ型のＡｌＡｓ／Ａｌ０．５Ｇａ０．５Ａｓにより構成されるｎ型ＤＢＲ層を有する。実施例３，４の半導体発光素子は、第１実施形態の変形例に基づき、最上層のペア層のみがｎ型のＡｌＡｓ／ＧａＡｓにより構成される。また、複数の入射角θに対応する各ペア層を有する。実施例５は、その他の実施形態の記載に基づき、ｎ型のＡｌＩｎＰ／Ａｌ０．５Ｇａ０．５Ａｓにより構成されるｎ型ＤＢＲ層を有する。また、表面電極側にｎ型ＤＢＲ層を設けない比較例に係る半導体発光素子を製作した。 Semiconductor light emitting devices according to Examples 1 to 5 were manufactured by the same method as in the first embodiment. As the growth substrate and the support substrate, an n-type GaAs substrate and a p-type Si substrate each having a diameter of 3 inches were used. Each element had a substantially square shape of 300 μm × 300 μm. The semiconductor light emitting devices of Examples 1 and 2 have an n-type DBR layer composed of n-type AlAs / Al 0.5 Ga 0.5 As based on the first embodiment. In the semiconductor light emitting devices of Examples 3 and 4, only the uppermost pair layer is made of n-type AlAs / GaAs based on the modification of the first embodiment. Further, each pair layer corresponding to a plurality of incident angles θ is provided. Example 5 has an n-type DBR layer composed of n-type AlInP / Al 0.5 Ga 0.5 As based on the description of other embodiments. In addition, a semiconductor light emitting device according to a comparative example in which an n-type DBR layer was not provided on the surface electrode side was manufactured.
実施例１〜実施例５に係る半導体発光素子の詳細構造を、表１〜表４に示す。表１の構造をｎ型ＤＢＲ層のない構造としたものが、比較例の半導体発光素子にあたる。また、各実施例におけるｎ型ＤＢＲ層の構成を示す表２〜表４において、ａ〜ｊまでの１０ペアのペア層のうち、ペア層ａがｎ型コンタクト層側のペア層であり、ペア層ｊがｎ型クラッド層側のペア層である。入射角が０°〜４０°に対応する各ペア層の第１，第２半導体層の
層厚は、上述の式（１），（２）より求めた。このとき、発光層１４２のピーク波長λＰ、ｎ型クラッド層の屈折率ｎｉｎ、第１半導体層の屈折率ｎＡ、第２半導体層の屈折率ｎＢには、それぞれ以下の数値を用いた。
λＰ＝６３０ｎｍ
ｎｉｎ＝３．１２７（（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ）
ｎＡ＝３．１１１（ＡｌＡｓ（表２〜表３））
ｎＡ＝３．１８０（Ａｌ０．５Ｉｎ０．５Ｐ（表４））
ｎＢ＝３．５００（Ａｌ０．５Ｇａ０．５Ａｓ）
The detailed structures of the semiconductor light emitting devices according to Examples 1 to 5 are shown in Tables 1 to 4. The structure shown in Table 1 having no n-type DBR layer corresponds to the semiconductor light emitting device of the comparative example. In Tables 2 to 4 showing the configuration of the n-type DBR layer in each example, among the 10 pairs of layers from a to j, the pair layer a is a pair layer on the n-type contact layer side. The layer j is a pair layer on the n-type cladding layer side. The layer thicknesses of the first and second semiconductor layers of each pair layer corresponding to an incident angle of 0 ° to 40 ° were obtained from the above formulas (1) and (2). At this time, the following numerical values are used for the peak wavelength λ P of the
λ P = 630 nm
n in = 3.127 ((Al 0.7 Ga 0.3 ) 0.5 In 0.5 P)
n A = 3.111 (AlAs (Tables 2 to 3))
n A = 3.180 (Al 0.5 In 0.5 P (Table 4))
n B = 3.500 (Al 0.5 Ga 0.5 As)
次に、実施例１〜実施例５及び比較例に係る半導体発光素子を、ＴＯ−１８ステム上にダイボンディング及びワイヤボンディングして実装し、ベアチップの状態で２０ｍＡの電流を通電して発光出力及び動作電圧の測定値を得た。係る測定値を、表５に示す。 Next, the semiconductor light emitting devices according to Examples 1 to 5 and the comparative example were mounted on the TO-18 stem by die bonding and wire bonding, and a current of 20 mA was applied in a bare chip state to emit light output and A measurement of the operating voltage was obtained. The measured values are shown in Table 5.
ＡｌＧａＡｓ系の材料を含む実施例１〜実施例４に係るいずれの半導体発光素子においても、比較例に係る半導体発光素子よりも発光出力が大きくなっており、ｎ型ＤＢＲ層を設けることで、半導体発光素子の光取り出し効率が向上したことがわかる。また、ＡｌＩｎＰ系の材料を含む実施例５においても、比較例よりも大きな発光出力がみられ、ＡｌＩｎＰ系の材料であってもｎ型ＤＢＲ層を設けた効果が得られている。なお、比較例と比べて各実施例における動作電圧が増加したのは、素子全体の半導体層の積層数が増えた影響による。 In any of the semiconductor light emitting devices according to Examples 1 to 4 including an AlGaAs-based material, the light emission output is larger than that of the semiconductor light emitting device according to the comparative example, and the semiconductor is provided by providing the n-type DBR layer. It can be seen that the light extraction efficiency of the light emitting element is improved. Further, in Example 5 including the AlInP-based material, a light emission output larger than that of the comparative example is observed, and the effect of providing the n-type DBR layer is obtained even with the AlInP-based material. Note that the operating voltage in each example increased compared to the comparative example because of the increase in the number of stacked semiconductor layers in the entire device.
また、実施例２の発光出力は実施例１よりも大きく、表面電極と発光層の発光強度が高い位置との水平方向における空間配置が異なる素子構造では、斜めに入射する光を反射するよう設計されたｎ型ＤＢＲ層を用いることが有効であることが確認された。 In addition, the light emission output of Example 2 is larger than that of Example 1, and the device structure in which the spatial arrangement in the horizontal direction between the surface electrode and the light emitting layer where the light emission intensity is high differs is designed to reflect obliquely incident light. It was confirmed that it was effective to use the n-type DBR layer formed.
また、実施例３の発光出力は実施例２よりも大きく、最上層のペア層を屈折率差の大きな組み合わせ（ペア）とするｎ型ＤＢＲ層を用いることが有効であることが確認された。 Further, the light emission output of Example 3 was larger than that of Example 2, and it was confirmed that it is effective to use an n-type DBR layer in which the uppermost pair layer is a combination (pair) having a large refractive index difference.
また、実施例４の発光出力は実施例３よりも大きく、複数の入射角θに対応する各ペア層を有するｎ型ＤＢＲ層を用いることが有効であることが確認された。 Further, the light emission output of Example 4 was larger than that of Example 3, and it was confirmed that it was effective to use an n-type DBR layer having each pair layer corresponding to a plurality of incident angles θ.
１，２，３ａ，３ｂ 半導体発光素子
１０ 発光構造体
２０ 支持構造体
１２０ ｎ型コンタクト層（第１導電型コンタクト層）
１３０ ｎ型ＤＢＲ層（第２反射部）
１３１ｘ （１３１ａ〜１３１ｊ） 第１半導体層
１３２ｘ （１３２ａ〜１３２ｊ） 第２半導体層
１３３ｘ （１３３ａ〜１３３ｊ） ペア層
１４１ ｎ型クラッド層（第１導電型クラッド層）
１４１ｓ 光取り出し面
１４２ 発光層
１４３ ｐ型クラッド層（第２導電型クラッド層）
１５０ ｐ型コンタクト層
１６１ 透明層
１６２ 界面電極
１６３ 金属層（反射層）
１８０，２２０ 接合層
２００ 支持基板
３１０ａ，３１０ｂ 第１電極（電極）
３１０ｃ 表面電極（電極）
３２０ａ，３２０ｂ 第２電極
３２０ｃ 裏面電極
1, 2, 3a, 3b Semiconductor light emitting
130 n-type DBR layer (second reflector)
131x (131a to 131j)
141s
150 p-
180, 220
310c Surface electrode (electrode)
320a, 320b
Claims (8)
前記発光構造体は、
前記接合層の上に配置され、金属材料からなる反射層と前記発光層が発する光の波長に対して光学的に透明な材料からなる透明層とを備える第１反射部と、
前記第１反射部の上に配置され、一部が光取り出し面となる面を有する第１導電型クラッド層と前記第１導電型とは異なる導電型の第２導電型クラッド層との間に挟まれる前記発光層を備える半導体積層部と、
前記第１導電型クラッド層の光取り出し面となる面側の一部に配置される電極と、を有し、
前記半導体積層部は、
前記電極と前記第１導電型クラッド層との間に、屈折率の異なる２以上の半導体層を積層した第２反射部を備える
ことを特徴とする半導体発光素子。 A support structure having a support substrate and a light emitting structure having a light emitting layer are bonded via a bonding layer,
The light emitting structure is:
A first reflective portion that is disposed on the bonding layer and includes a reflective layer made of a metal material and a transparent layer made of a material that is optically transparent to the wavelength of light emitted by the light emitting layer;
Between the first conductivity type cladding layer that is disposed on the first reflection portion and has a part that becomes a light extraction surface, and a second conductivity type cladding layer that is different in conductivity type from the first conductivity type. A semiconductor laminate comprising the light emitting layer sandwiched between;
An electrode disposed on a part of the surface side that serves as a light extraction surface of the first conductivity type cladding layer,
The semiconductor laminate portion is
A semiconductor light emitting device comprising: a second reflecting portion in which two or more semiconductor layers having different refractive indexes are stacked between the electrode and the first conductivity type cladding layer.
前記半導体積層部の上面の一部に形成される表面電極であり、
前記支持構造体は、
前記支持基板の下面に形成される裏面電極を有し、
前記発光構造体は、
前記透明層の一部に形成され、前記表面電極と前記裏面電極とを電気的に接続する界面電極を有する
ことを特徴とする請求項１に記載の半導体発光素子。 The electrode is
A surface electrode formed on a part of the upper surface of the semiconductor laminate,
The support structure is
Having a back electrode formed on the bottom surface of the support substrate;
The light emitting structure is:
2. The semiconductor light emitting device according to claim 1, further comprising an interface electrode that is formed in a part of the transparent layer and electrically connects the front surface electrode and the back surface electrode.
ことを特徴とする請求項２に記載の半導体発光素子。 The semiconductor light emitting element according to claim 2, wherein a projection of the surface electrode cast in a stacking direction of the semiconductor stacked portion does not overlap with the interface electrode.
前記半導体積層部の上面の一部に形成される第１電極であり、
前記発光構造体は、
前記第１電極と同一面側に、前記半導体積層部とは非接触に形成された第２電極と、
前記透明層の一部に形成され、前記第１電極と前記第２電極とを電気的に接続する界面電極と、を有する
ことを特徴とする請求項１に記載の半導体発光素子。 The electrode is
A first electrode formed on a part of the upper surface of the semiconductor stacked portion;
The light emitting structure is:
A second electrode formed on the same surface side as the first electrode in a non-contact manner with the semiconductor stack;
2. The semiconductor light emitting device according to claim 1, further comprising an interface electrode that is formed in a part of the transparent layer and electrically connects the first electrode and the second electrode.
前記発光層側から前記第２反射部へと０°より大きい所定入射角で斜めに入射する前記発光層が発する波長の光を反射するよう設計されている
ことを特徴とする請求項１〜４のいずれかに記載の半導体発光素子。 The second reflecting portion is
5. The light emitting layer is designed so as to reflect light having a wavelength emitted obliquely from the light emitting layer side to the second reflecting portion at a predetermined incident angle greater than 0 °. The semiconductor light-emitting device according to any one of the above.
次式（１）より求められる厚さＴＡの第１半導体層と、前記第１半導体層とは異なる屈折率を有し、次式（２）より求められる厚さＴＢの第２半導体層と、を１つのペアとして積層される複数のペア層を有し、
前記第１導電型クラッド層側の最下層の前記ペア層のうち、前記第２半導体層が前記第１導電型クラッド層と接する側に配置される
ことを特徴とする請求項１〜５のいずれかに記載の半導体発光素子。
（ここで、式（１）及び式（２）中、λＰは前記発光層が発する光のピーク波長であり、θは前記第１導電型クラッド層から、前記第１導電型クラッド層に接する前記第２半導体層へと入射する前記光の入射角（但し、０＜θ）であり、ｎｉｎは前記第１クラッド層の屈折率であり、ｎＡは前記第１半導体層の屈折率であり、ｎＢは前記第２半導体層の屈折率である。） The second reflecting portion is
A first semiconductor layer of a thickness T A obtained from the following equation (1), has a different refractive index from that of the first semiconductor layer, a second semiconductor layer having a thickness of T B obtained from the following equation (2) And a plurality of pair layers stacked as one pair,
The said 2nd semiconductor layer is arrange | positioned among the said pair layers of the lowest layer by the side of the said 1st conductivity type clad layer at the side which contact | connects the said 1st conductivity type clad layer, Any one of Claims 1-5 characterized by the above-mentioned. A semiconductor light emitting device according to claim 1.
(Wherein, in formulas (1) and (2), λ P is the peak wavelength of light emitted from the light emitting layer, and θ is in contact with the first conductivity type cladding layer from the first conductivity type cladding layer. The incident angle of the light incident on the second semiconductor layer (where 0 <θ), n in is the refractive index of the first cladding layer, and n A is the refractive index of the first semiconductor layer. And n B is the refractive index of the second semiconductor layer.)
複数の入射角θのそれぞれについて、前記式（１）よりそれぞれ求められる厚さＴＡの前記第１半導体層と、前記式（２）よりそれぞれ求められる厚さＴＢの前記第２半導体層と、を各ペアとして積層される前記ペア層を前記各入射角θにつき１ペア以上有する
ことを特徴とする請求項６に記載の半導体発光素子。 The second reflecting portion is
For each of a plurality of incident angles θ, the first semiconductor layer having a thickness T A obtained from the equation (1), and the second semiconductor layer having a thickness T B obtained from the equation (2), respectively. 7. The semiconductor light emitting device according to claim 6, wherein the pair layers stacked as a pair have at least one pair for each incident angle θ.
前記第１導電型クラッド層の光取り出し面となる面側の一部に配置される前記電極と前記電極側の最上層の前記ペア層との間に第１導電型コンタクト層を備え、
最上層の前記ペア層のうち、前記第１導電型コンタクト層と接する側に配置される前記第１半導体層は、ＡｌＡｓからなり、
前記第１導電型コンタクト層と、最上層の前記ペア層の前記第２半導体層とは、ＧａＡｓからなる
ことを特徴とする請求項６又は７に記載の半導体発光素子。 The semiconductor laminate portion is
A first conductivity type contact layer is provided between the electrode disposed on a part of the surface side that becomes the light extraction surface of the first conductivity type cladding layer and the pair layer of the uppermost layer on the electrode side,
Of the uppermost pair layer, the first semiconductor layer disposed on the side in contact with the first conductivity type contact layer is made of AlAs,
8. The semiconductor light emitting element according to claim 6, wherein the first conductivity type contact layer and the second semiconductor layer of the uppermost pair layer are made of GaAs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011165463A JP2013030606A (en) | 2011-07-28 | 2011-07-28 | Semiconductor light emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011165463A JP2013030606A (en) | 2011-07-28 | 2011-07-28 | Semiconductor light emitting element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013030606A true JP2013030606A (en) | 2013-02-07 |
Family
ID=47787376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011165463A Withdrawn JP2013030606A (en) | 2011-07-28 | 2011-07-28 | Semiconductor light emitting element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013030606A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016063052A (en) * | 2014-09-17 | 2016-04-25 | 豊田合成株式会社 | Group iii nitride semiconductor light emitting element manufacturing method |
| JP2018101675A (en) * | 2016-12-20 | 2018-06-28 | Ｄｏｗａエレクトロニクス株式会社 | Semiconductor light-emitting element and method of manufacturing the same |
| WO2022079971A1 (en) | 2020-10-15 | 2022-04-21 | ウシオ電機株式会社 | Infrared led element |
| WO2023037629A1 (en) * | 2021-09-13 | 2023-03-16 | ウシオ電機株式会社 | Infrared led element |
-
2011
- 2011-07-28 JP JP2011165463A patent/JP2013030606A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016063052A (en) * | 2014-09-17 | 2016-04-25 | 豊田合成株式会社 | Group iii nitride semiconductor light emitting element manufacturing method |
| JP2018101675A (en) * | 2016-12-20 | 2018-06-28 | Ｄｏｗａエレクトロニクス株式会社 | Semiconductor light-emitting element and method of manufacturing the same |
| US11205739B2 (en) | 2016-12-20 | 2021-12-21 | Dowa Electronics Materials Co., Ltd. | Semiconductor light-emitting device and method of manufacturing the same |
| WO2022079971A1 (en) | 2020-10-15 | 2022-04-21 | ウシオ電機株式会社 | Infrared led element |
| WO2023037629A1 (en) * | 2021-09-13 | 2023-03-16 | ウシオ電機株式会社 | Infrared led element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5304662B2 (en) | Light emitting element | |
| US8120046B2 (en) | Light-emitting element | |
| JP2011009524A (en) | Light-emitting element, and method of making the light-emitting element | |
| JP2009200178A (en) | Semiconductor light-emitting device | |
| JP5169012B2 (en) | Semiconductor light emitting device | |
| JP2008288248A (en) | Semiconductor light-emitting element | |
| JP5829453B2 (en) | Semiconductor light emitting device | |
| JP2011035017A (en) | Light-emitting device | |
| US8796711B2 (en) | Light-emitting element | |
| US8120051B2 (en) | Semiconductor light emitting element | |
| JP2007042751A (en) | Semiconductor light emitting device | |
| JP2011082233A (en) | Light emitting element | |
| JP2013026451A (en) | Semiconductor light-emitting device | |
| JP2008263015A (en) | Semiconductor light-emitting element | |
| JP2012109436A (en) | Light-emitting diode | |
| JP2010098068A (en) | Light emitting diode, manufacturing method thereof, and lamp | |
| JP2012129357A (en) | Semiconductor light-emitting element | |
| JP2011142231A (en) | Semiconductor light emitting element, led lamp, and method of manufacturing the semiconductor light emitting element | |
| WO2022079971A1 (en) | Infrared led element | |
| JP2013030606A (en) | Semiconductor light emitting element | |
| JP5245529B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
| JP2011054862A (en) | Epitaxial wafer, light-emitting element, method of manufacturing the epitaxial wafer, and method of manufacturing the light-emitting element | |
| JP5298927B2 (en) | Light emitting element | |
| JP2006040998A (en) | Semiconductor light emitting device and epitaxial wafer therefor | |
| JP5538006B2 (en) | Light emitting diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |