JP2013026534A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2013026534A
JP2013026534A JP2011161620A JP2011161620A JP2013026534A JP 2013026534 A JP2013026534 A JP 2013026534A JP 2011161620 A JP2011161620 A JP 2011161620A JP 2011161620 A JP2011161620 A JP 2011161620A JP 2013026534 A JP2013026534 A JP 2013026534A
Authority
JP
Japan
Prior art keywords
layer
region
type
diode
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011161620A
Other languages
Japanese (ja)
Inventor
Sachiko Aoi
佐智子 青井
Takahide Sugiyama
隆英 杉山
Akitaka Soeno
明高 添野
Tatsuji Nagaoka
達司 永岡
Masaki Koyama
雅紀 小山
Yasutsugu Okura
康嗣 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2011161620A priority Critical patent/JP2013026534A/en
Publication of JP2013026534A publication Critical patent/JP2013026534A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve avalanche resistance of IGBT and recovery resistance of a diode by reducing recovery loss of the diode, relating to a semiconductor device in which an IGBT region and a diode region are both present.SOLUTION: An n-type separation layer 92 is provided in the middle of depth of a p-type anode layer 50 formed in a diode region J2, which is divided into an upper anode layer 50a and a lower anode layer 50b. The separation layer 92 prevents excessive injection of positive holes from the anode layer 50 toward a drift layer 60, thus reducing recovery loss. Semiconductor structures of an IGBT region J1 and the diode region J2 resemble each other, to relax current concentration, thereby improving avalanche resistance and recovery resistance. A p-type layer 62 is mostly arranged on the surface of a semiconductor substrate in a range J3 adjoining the diode region, and, therefor, diode operation is allowed even with a thyristor structure of pnpn by inserting of the separation layer 92.

Description

本発明は、同一の半導体基板内にＩＧＢＴ領域とダイオード領域が混在している半導体装置に関する。   The present invention relates to a semiconductor device in which an IGBT region and a diode region are mixed in the same semiconductor substrate.

モータ等の電気的負荷に給電する給電装置は、ＩＧＢＴ（insulated gate bipolar transistor）素子と、ＦＷＤ（free wheel diode）素子から構成される。従来は、別々に製造されたＩＧＢＴ素子とダイオード素子を配線することによって、給電装置を構成していた。そこで、同一の半導体基板内に、ＩＧＢＴが形成されている領域（ＩＧＢＴ領域）とＦＷＤが形成されている領域（ダイオード領域）が混在している半導体装置が開発された。ＩＧＢＴとＦＷＤが同一半導体基板内に形成されている半導体装置を利用すると、給電装置を小型化することができる。   A power feeding device that feeds an electric load such as a motor includes an IGBT (insulated gate bipolar transistor) element and an FWD (free wheel diode) element. Conventionally, a power feeding device has been configured by wiring separately manufactured IGBT elements and diode elements. Accordingly, a semiconductor device has been developed in which a region where an IGBT is formed (IGBT region) and a region where a FWD is formed (diode region) are mixed in the same semiconductor substrate. When a semiconductor device in which the IGBT and the FWD are formed in the same semiconductor substrate is used, the power feeding device can be reduced in size.

特許文献１に、同一半導体基板内にＩＧＢＴ領域とダイオード領域が混在している半導体装置が開示されている。特許文献１の図２２と図２３（本出願の図３に再掲する）に、ＩＧＢＴ領域Ｊ１１の半導体基板内に形成されているｐ型のボディ層３２の中間深さに、ｎ型の分離層９０を設けて、上部ボディ層３２ａと下部ボディ層３２ｂに分離する技術が記載されている。ｐ型の上部ボディ層３２ａとｐ型の下部ボディ層３２ｂの間にｎ型の分離層９０を挿入すると、ＩＧＢＴのオン時に、正孔がドリフト層６０からボディ層３２とコンタクト領域２２を経て表面電極１に排出されてしまう現象を抑制できる。分離層９０を挿入することで、ドリフト層６０内における伝導度変調現象を活発化することができ、ＩＧＢＴのオン電圧を低下させることができる。   Patent Document 1 discloses a semiconductor device in which an IGBT region and a diode region are mixed in the same semiconductor substrate. 22 and 23 of Patent Document 1 (reprinted in FIG. 3 of the present application), an n-type isolation layer is formed at an intermediate depth of the p-type body layer 32 formed in the semiconductor substrate of the IGBT region J11. A technique for providing 90 and separating the upper body layer 32a and the lower body layer 32b is described. When the n-type isolation layer 90 is inserted between the p-type upper body layer 32a and the p-type lower body layer 32b, holes are transferred from the drift layer 60 through the body layer 32 and the contact region 22 when the IGBT is turned on. The phenomenon of being discharged to the electrode 1 can be suppressed. By inserting the separation layer 90, the conductivity modulation phenomenon in the drift layer 60 can be activated, and the on-voltage of the IGBT can be reduced.

図３に再掲する半導体装置の場合、ＩＧＢＴ領域Ｊ１１ではボディ層３２が形成されており、ダイオード領域Ｊ１２ではアノード層５０が形成されている。
研究の結果、ＩＧＢＴの特性を最適化するボディ層３２の不純物濃度に比して、ダイオードの特性を最適化するアノード層５０の不純物濃濃度の方が薄いことがわかってきた。すなわち、アノード層５０の不純物濃濃度をボディ層３２の不純物濃度に等しくすると、ダイオードに順方向の電流が流れている間にコンタクト領域４２とアノード層５０を経てドリフト層６０に注入される正孔が過剰となり、ダイオードに印加している電圧が順方向から逆方向に反転したときに生じるリカバリー損失が大きくなってしまう。特許文献１の技術では、アノード層５０の不純物濃濃度をボディ層３２の不純物濃度よりも薄く設定することで、リカバリー損失の増大を防いでいる。 In the semiconductor device shown again in FIG. 3, the body layer 32 is formed in the IGBT region J11, and the anode layer 50 is formed in the diode region J12.
As a result of research, it has been found that the impurity concentration of the anode layer 50 that optimizes the characteristics of the diode is lower than the impurity concentration of the body layer 32 that optimizes the characteristics of the IGBT. That is, when the impurity concentration of the anode layer 50 is made equal to the impurity concentration of the body layer 32, holes injected into the drift layer 60 through the contact region 42 and the anode layer 50 while a forward current flows through the diode. Becomes excessive, and the recovery loss that occurs when the voltage applied to the diode is reversed from the forward direction to the reverse direction becomes large. In the technique of Patent Document 1, an increase in recovery loss is prevented by setting the impurity concentration of the anode layer 50 to be lower than the impurity concentration of the body layer 32.

特開２００９−１４１２０２号公報JP 2009-141202 A

特許文献１に開示されている半導体装置を用いると、リカバリー損失の増大を防ぐことができる。しかしながら、そのために、ＩＧＢＴ領域Ｊ１１の半導体構造とダイオード領域Ｊ１２の半導体構造を大きく変えている。すなわちＩＧＢＴ領域Ｊ１１では分離層９０が形成されているのに、ダイオード領域Ｊ１２では分離層９０が形成されていない。あるいは、ＩＧＢＴ領域Ｊ１１ではボディ層３２の不純物濃度が濃いのに、ダイオード領域Ｊ１２ではアノード層５０の不純物濃度が薄い。   When the semiconductor device disclosed in Patent Document 1 is used, an increase in recovery loss can be prevented. However, for this purpose, the semiconductor structure of the IGBT region J11 and the semiconductor structure of the diode region J12 are greatly changed. That is, although the isolation layer 90 is formed in the IGBT region J11, the isolation layer 90 is not formed in the diode region J12. Alternatively, the impurity concentration of the body layer 32 is high in the IGBT region J11, but the impurity concentration of the anode layer 50 is low in the diode region J12.

ＩＧＢＴ領域の半導体構造とダイオード領域の半導体構造が大きく変化している場合、特定位置に大きな電流集中が生じやすい。
例えばＩＧＢＴのオン時に、ＩＧＢＴ領域内における電流分布が均一とならず、ＩＧＢＴ領域の中央付近において大きな電流集中が生じやすい。ＩＧＢＴのオン時に流れる電流がＩＧＢＴ領域の広い範囲に均一に分散されずに特定位置に集中すると、アバランシェ耐量が低下する。あるいはダイオード領域に順方向の電流が流れる場合に、ＩＧＢＴ領域とダイオード領域の境界近傍のダイオード領域に大きな電流集中が生じやすい。ダイオードの順方向電流がダイオード領域の広い範囲に均一に分散されずに特定位置に集中すると、リカバリー耐量が低下する。 When the semiconductor structure of the IGBT region and the semiconductor structure of the diode region are greatly changed, a large current concentration tends to occur at a specific position.
For example, when the IGBT is turned on, the current distribution in the IGBT region is not uniform, and a large current concentration is likely to occur near the center of the IGBT region. If the current that flows when the IGBT is on is not uniformly distributed over a wide range of the IGBT region but concentrated at a specific position, the avalanche resistance decreases. Alternatively, when a forward current flows through the diode region, a large current concentration is likely to occur in the diode region near the boundary between the IGBT region and the diode region. When the forward current of the diode is not uniformly distributed over a wide range of the diode region but concentrated at a specific position, the recovery tolerance is reduced.

本発明では、電流集中によって生じるアバランシェ耐量の低下、あるいは電流集中によって生じるリカバリー耐量の低下に対策する。種々に検討した結果、ＩＧＢＴ領域の半導体構造とダイオード領域の半導体構造を同一または類似する構造とすることで、ＩＧＢＴのオン時に流れる電流の集中現象と、ダイオードの順方向電流の集中現象が緩和されるという知見が得られた。本発明では、その知見を活用する。   In the present invention, measures are taken against a decrease in avalanche resistance caused by current concentration or a reduction in recovery resistance caused by current concentration. As a result of various investigations, by making the semiconductor structure of the IGBT region and the semiconductor structure of the diode region the same or similar, the concentration phenomenon of current flowing when the IGBT is turned on and the concentration phenomenon of forward current of the diode are alleviated. The knowledge that In the present invention, the knowledge is utilized.

本発明は、同一半導体基板内にＩＧＢＴ領域とダイオード領域が混在しているとともに表面電極と裏面電極を備えている半導体装置に関する。
本発明の半導体装置では、ＩＧＢＴ領域の半導体基板が、
（１）裏面電極に導通しているｐ型のコレクタ層と、
（２）コレクタ層上に積層されているｎ型のドリフト層と、
（３）ドリフト層上に積層されているｐ型の下部ボディ層と、
（４）下部ボディ層上に積層されているｎ型の分離層と、
（５）分離層上に積層されているとともに、表面電極に導通しているｐ型の上部ボディ層と、
（６）半導体基板の表面から上部ボディ層と分離層と下部ボディ層を貫通してドリフト層に達しているとともに、表面電極と半導体基板の双方から絶縁されているトレンチゲート電極と、
（７）上部ボディ層と下部ボディ層によってドリフト層から隔てられているとともにトレンチゲート電極に隣接する範囲に形成されており、表面電極に導通しているｎ型のエミッタ領域を備えている。
またダイオード領域の半導体基板が、
（１）裏面電極に導通しているｎ型のカソード層と、
（２）カソード層上に積層されているｎ型のドリフト層と、
（３）ドリフト層上に積層されているｐ型の下部アノード層と、
（４）下部アノード層上に積層されているｎ型の分離層と、
（５）分離層上に積層されているとともに、表面電極に導通しているｐ型の上部アノード層と、
（６）半導体基板の表面から上部アノード層と分離層と下部アノード層を貫通してドリフト層に達しているとともに、少なくても半導体基板から絶縁されているトレンチゲート電極を備えている。 The present invention relates to a semiconductor device in which an IGBT region and a diode region are mixed in the same semiconductor substrate and includes a front electrode and a back electrode.
In the semiconductor device of the present invention, the semiconductor substrate in the IGBT region is
(1) a p-type collector layer conducting to the back electrode;
(2) an n-type drift layer stacked on the collector layer;
(3) a p-type lower body layer stacked on the drift layer;
(4) an n-type separation layer stacked on the lower body layer;
(5) a p-type upper body layer laminated on the separation layer and conducting to the surface electrode;
(6) A trench gate electrode that reaches the drift layer from the surface of the semiconductor substrate through the upper body layer, the separation layer, and the lower body layer, and is insulated from both the surface electrode and the semiconductor substrate;
(7) An n-type emitter region is provided that is separated from the drift layer by the upper body layer and the lower body layer, is formed in a range adjacent to the trench gate electrode, and is electrically connected to the surface electrode.
The semiconductor substrate in the diode region
(1) an n-type cathode layer electrically connected to the back electrode;
(2) an n-type drift layer stacked on the cathode layer;
(3) a p-type lower anode layer stacked on the drift layer;
(4) an n-type separation layer laminated on the lower anode layer;
(5) a p-type upper anode layer laminated on the separation layer and conducting to the surface electrode;
(6) A trench gate electrode is provided which penetrates the upper anode layer, the separation layer, and the lower anode layer from the surface of the semiconductor substrate to reach the drift layer and is insulated from the semiconductor substrate at least.

上記の半導体装置は、ＩＧＢＴ領域ではボディ層の中間深さに分離層が形成されることによって下部ボディ層と上部ボディ層に分離される構造となっており、ダイオード領域ではアノード層の中間深さに分離層が形成されることによって下部アノード層と上部アノード層に分離される構造となっている。ここでは、ボディ層とアノード層という別の名称で説明しているが、実際にはともにｐ型の層であり、同一または類似の半導体層ということができる。上記の半導体装置は、ＩＧＢＴ領域の半導体構造とダイオード領域の半導体構造が同一または類似する構造であり、それゆえに、ＩＧＢＴのオン時に流れる電流の集中現象が緩和され、ダイオードの順方向に流れる電流の集中現象が緩和される。電流集中によってアバランシェ耐量が低下したり、あるいは電流集中によってリカバリー耐量が低下したりすることを防止できる。   The above semiconductor device has a structure in which an isolation layer is formed at an intermediate depth of the body layer in the IGBT region to be separated into a lower body layer and an upper body layer, and an intermediate depth of the anode layer in the diode region. Thus, the separation layer is formed to separate the lower anode layer and the upper anode layer. Here, although the different names of the body layer and the anode layer are described, they are actually p-type layers and can be said to be the same or similar semiconductor layers. In the above semiconductor device, the semiconductor structure of the IGBT region is the same as or similar to the semiconductor structure of the diode region. Therefore, the concentration phenomenon of the current flowing when the IGBT is turned on is alleviated, and the current flowing in the forward direction of the diode is reduced. The concentration phenomenon is alleviated. It is possible to prevent the avalanche resistance from being reduced due to current concentration or the recovery resistance from being reduced due to current concentration.

アノード層の中間深さに分離層を形成することによって下部アノード層と上部アノード層に分離した構造とすると、ｐ型の上部アノード層、ｎ型の分離層、ｐ型の下部アノード層、ｎ型のドリフト層によって、ｐｎｐｎのサイリスタ構造となってしまう。
不用意にサイリスタ構造を採用すると、表面電極に裏面電極よりも高い電圧が印加されているのに、ダイオード領域に順方向電流が流れないという問題が生じる。特にマイナス４０度以下という低温環境で用いると、ｎ型の分離層とｐ型の下部アノード層の間に形成されるｎｐ界面のエネルギー障壁によって、表面電極から裏面電極に向かって流れて欲しい電流が流れないという現象が生じてしまう。 By forming a separation layer at an intermediate depth of the anode layer to separate the lower anode layer and the upper anode layer, a p-type upper anode layer, an n-type separation layer, a p-type lower anode layer, an n-type This drift layer results in a pnpn thyristor structure.
If the thyristor structure is inadvertently adopted, a problem arises in that a forward current does not flow in the diode region even though a higher voltage is applied to the front electrode than to the rear electrode. Especially when used in a low temperature environment of minus 40 degrees or less, the current desired to flow from the front electrode to the back electrode is caused by the energy barrier at the np interface formed between the n-type separation layer and the p-type lower anode layer. The phenomenon of not flowing will occur.

ダイオード領域に隣接する範囲の半導体基板の表面に臨む位置に、ｐ型の表面層が形成されていることが多い。例えば、ダイオード領域に隣接する範囲に耐圧保持領域が確保されている場合には、耐圧保持構造を構成するｐ型の表面層が形成されている。あるいは、ダイオード領域に隣接する範囲にゲート配線が配置されている場合も、ゲート配線に対応する範囲にｐ型の表面層が形成されている。ダイオード領域に隣接する範囲にパッド領域が配置されている場合も、パッド領域に対応する範囲にｐ型の表面層が形成されている。   A p-type surface layer is often formed at a position facing the surface of the semiconductor substrate in a range adjacent to the diode region. For example, when a breakdown voltage holding region is secured in a range adjacent to the diode region, a p-type surface layer constituting the breakdown voltage holding structure is formed. Alternatively, even when the gate wiring is arranged in the range adjacent to the diode region, the p-type surface layer is formed in the range corresponding to the gate wiring. Even when the pad region is arranged in a range adjacent to the diode region, the p-type surface layer is formed in the range corresponding to the pad region.

半導体装置は小型化されており、ダイオード領域に隣接する範囲の半導体基板の表面に臨む位置に形成されているｐ型の表面層と、ダイオード領域に形成されているｎ型のカソード層の間隔が微細化している。この結果、表面電極に裏面電極より高い電圧が印加される場合には、ｐ型の表面層とｎ型のカソード層で形成される寄生ダイオードがオンし、ｐ型の表面層からｎ型のカソード層に正孔が注入される。この正孔が、ｎ型の分離層とｐ型の下部アノード層の間に形成されるｎｐ界面の近傍に蓄積され、ｎｐ界面のエネルギー障壁を低くする。この結果、表面電極に裏面電極より高い電圧が印加される場合には、ダイオード領域において表面電極から裏面電極に向けて電流が流れる現象（ダイオードの順方向に電流が流れる現象）が得られる。ｐｎｐｎのサイリスタ構造がダイオードとして動作する。
アノード層の中間深さに分離層を形成することによってｐｎｐｎのサイリスタ構造となってしまっても、半導体装置の小型化に伴って近接位置に配置されるようになったｐ型の表面層の影響によってサイリスタ構造がダイオードとして動作する現象が得られる。 The semiconductor device is miniaturized, and the distance between the p-type surface layer formed at the position facing the surface of the semiconductor substrate in the range adjacent to the diode region and the n-type cathode layer formed in the diode region is It is miniaturized. As a result, when a higher voltage is applied to the front electrode than the back electrode, the parasitic diode formed by the p-type surface layer and the n-type cathode layer is turned on, and the n-type cathode is turned on from the p-type surface layer. Holes are injected into the layer. These holes are accumulated in the vicinity of the np interface formed between the n-type separation layer and the p-type lower anode layer, thereby lowering the energy barrier at the np interface. As a result, when a voltage higher than that of the back electrode is applied to the front electrode, a phenomenon in which current flows from the front electrode to the back electrode in the diode region (a phenomenon in which current flows in the forward direction of the diode) is obtained. A pnpn thyristor structure operates as a diode.
Even if a pnpn thyristor structure is formed by forming a separation layer at an intermediate depth of the anode layer, the influence of the p-type surface layer that is arranged at a close position as the semiconductor device is miniaturized. Thus, the phenomenon that the thyristor structure operates as a diode is obtained.

ｐｎｐｎのサイリスタ構造が確実にダイオードとして作動するようにするためには、ｎ型のカソード層とｐ型の表面層の間隔を６０μｍ以下とすればよい。
この場合、ｎ型のカソード層とｐ型の表面層の間隔が正孔の拡散長以下となる。表面電極に裏面電極より高い電圧が印加される場合には、ｐ型の表面層とｎ型のカソード層で形成される寄生ダイオードが確実にオンし、ｎ型の分離層とｐ型の下部アノード層の間に形成されるｎｐ界面のエネルギー障壁を確実に下げ、表面電極から裏面電極に向けて電流が流れる現象を確実に得ることができる。 In order to ensure that the pnpn thyristor structure operates as a diode, the distance between the n-type cathode layer and the p-type surface layer may be 60 μm or less.
In this case, the distance between the n-type cathode layer and the p-type surface layer is equal to or less than the hole diffusion length. When a higher voltage is applied to the front electrode than the back electrode, the parasitic diode formed by the p-type surface layer and the n-type cathode layer is reliably turned on, and the n-type separation layer and the p-type lower anode are turned on. The energy barrier at the np interface formed between the layers can be reliably lowered, and a phenomenon in which a current flows from the front electrode to the back electrode can be reliably obtained.

ＩＧＢＴ領域のドリフト層とダイオード領域のドリフト層が同一であり、ＩＧＢＴ領域の下部ボディ層とダイオード領域の下部アノード層が同一であり、ＩＧＢＴ領域の分離層とダイオード領域の分離層が同一であり、ＩＧＢＴ領域の上部ボディ層とダイオード領域の上部アノード層が同一であることが好ましい。
ここで、層が同一であるとは、層の深さが同一であり、かつ層に含まれる不純物の成分と濃度が等しいことをいう。すなわち、同一不純物濃度の層がＩＧＢＴ領域からダイオード領域にまで拡がっていることをいう。
上記構成が満たされていると、ＩＧＢＴ領域の半導体構造とダイオード領域の半導体構造が同一または類似し、ＩＧＢＴのオン時にはＩＧＢＴ領域の広い範囲に均一に分散して電流が流れ、ダイオードに順方向電流が流れる時にはダイオード領域の広い範囲に均一に分散して順方向電流が流れる。電流集中が緩和され、アバランシェ耐量とリカバリー耐量が改善される。 The drift layer of the IGBT region and the drift layer of the diode region are the same, the lower body layer of the IGBT region and the lower anode layer of the diode region are the same, the isolation layer of the IGBT region and the isolation layer of the diode region are the same, The upper body layer in the IGBT region and the upper anode layer in the diode region are preferably the same.
Here, the same layer means that the depth of the layer is the same and the concentration of the impurity component contained in the layer is equal. That is, the layer having the same impurity concentration extends from the IGBT region to the diode region.
When the above configuration is satisfied, the semiconductor structure of the IGBT region and the semiconductor structure of the diode region are the same or similar, and when the IGBT is turned on, the current flows evenly distributed over a wide range of the IGBT region, and the forward current flows to the diode. When the current flows, the forward current flows evenly distributed over a wide area of the diode region. Current concentration is relaxed, and avalanche resistance and recovery resistance are improved.

ｎ型のエミッタ領域がＩＧＢＴ領域のみならずダイオード領域にまで形成されていてもよい。この場合には、ＩＧＢＴ領域のトレンチゲート電極とダイオード領域のトレンチゲート電極を絶縁しておく。
ＩＧＢＴ領域のトレンチゲート電極とダイオード領域のトレンチゲート電極を絶縁しておけば、ダイオード領域にまでｎ型のエミッタ領域が形成されていても、ＩＧＢＴ領域のトレンチゲート電極にオン電圧を印加した時にダイオード領域のトレンチゲート電極にはオン電圧が印加されないようにすることができるので、ダイオード領域がＩＧＢＴ領域として動作しないようにすることができる。ダイオード領域にまでｎ型のエミッタ領域を形成すると（ＩＧＢＴ領域におけるエミッタ領域と同種パターンの領域であるという意味ではエミッタ領域であるが、エミッタとして機能しないことからエミッタ領域ということはできない。本明細書では、エミッタ対応領域という）、ＩＧＢＴ領域の半導体構造とダイオード領域の半導体構造が同一または極めて類似し、ＩＧＢＴにオン電流が流れる場合にはＩＧＢＴ領域の広い範囲に分散して電流が流れ、ダイオードに順方向電流が流れる場合にはダイオード領域の広い範囲に分散して順方向電流が流れる。電流集中が効果的に緩和され、アバランシェ耐量とリカバリー耐量が改善される。
なおＩＧＢＴ領域のトレンチゲート電極とダイオード領域のトレンチゲート電極が絶縁されている場合、ダイオード領域のトレンチゲート電極にエミッタ領域の電圧（すなわち表面電極の電圧）が印加されていると、ダイオード領域の動作が安定する。 The n-type emitter region may be formed not only in the IGBT region but also in the diode region. In this case, the trench gate electrode in the IGBT region and the trench gate electrode in the diode region are insulated.
If the trench gate electrode in the IGBT region and the trench gate electrode in the diode region are insulated, even if an n-type emitter region is formed in the diode region, the diode is applied when an on-voltage is applied to the trench gate electrode in the IGBT region. Since the on-voltage can be prevented from being applied to the trench gate electrode in the region, the diode region can be prevented from operating as the IGBT region. When an n-type emitter region is formed in the diode region (in the sense that it is a region having the same pattern as the emitter region in the IGBT region, it is an emitter region, but it cannot be called an emitter region because it does not function as an emitter. In this case, the semiconductor structure of the IGBT region and the semiconductor structure of the diode region are the same or very similar, and when an on-current flows through the IGBT, the current flows in a wide range of the IGBT region and flows into the diode. When a forward current flows, the forward current flows in a wide range of the diode region. Current concentration is effectively relaxed, and avalanche resistance and recovery resistance are improved.
In addition, when the trench gate electrode in the IGBT region and the trench gate electrode in the diode region are insulated, if the voltage of the emitter region (that is, the voltage of the surface electrode) is applied to the trench gate electrode in the diode region, the operation of the diode region Is stable.

ダイオード領域の半導体基板にはｎ型のエミッタ対応領域を形成しない構造としてもよい。この場合は、ＩＧＢＴ領域のトレンチゲート電極とダイオード領域のトレンチゲート電極を絶縁しておく必要が必ずしもない。この構造によると、ダイオード領域がＩＧＢＴ領域として作動しないようにできる。また、ｎ型のエミッタ領域の有無を除けば、ＩＧＢＴ領域の半導体構造とダイオード領域の半導体構造が同一または類似する。ＩＧＢＴにオン電流が流れる場合にはＩＧＢＴ領域の広い範囲に分散して電流が流れ、ダイオードに順方向電流が流れる場合にはダイオード領域の広い範囲に分散して順方向電流が流れる。電流集中が効果的に緩和され、アバランシェ耐量とリカバリー耐量が改善される。   A structure in which an n-type emitter corresponding region is not formed in the semiconductor substrate in the diode region may be employed. In this case, it is not always necessary to insulate the trench gate electrode in the IGBT region from the trench gate electrode in the diode region. According to this structure, the diode region can be prevented from operating as the IGBT region. Except for the presence or absence of the n-type emitter region, the semiconductor structure of the IGBT region and the semiconductor structure of the diode region are the same or similar. When an on-current flows through the IGBT, the current flows in a wide range of the IGBT region, and when a forward current flows through the diode, the forward current flows in a wide range of the diode region. Current concentration is effectively relaxed, and avalanche resistance and recovery resistance are improved.

本発明によると、ＩＧＢＴ領域とダイオード領域が混在している半導体装置がダイオードとして動作する場合のリカバリー損失を減少させることができ、半導体装置のアバランシェ耐量とリカバリー耐量を改善することができる。   According to the present invention, it is possible to reduce recovery loss when a semiconductor device in which an IGBT region and a diode region coexist operate as a diode, and to improve the avalanche resistance and recovery resistance of the semiconductor device.

第１実施例の半導体装置Ｂ１の要部断面図である。It is principal part sectional drawing of semiconductor device B1 of 1st Example. 第２実施例の半導体装置Ｂ２の要部断面図である。It is principal part sectional drawing of semiconductor device B2 of 2nd Example. 従来の半導体装置の要部断面図である。It is principal part sectional drawing of the conventional semiconductor device.

以下に説明する実施例の主要な特徴を列記しておく。
（特徴１）アノード層の中間深さにあって上部アノード層と下部アノード層に分離する分離層が、表面ｐ型層６２の中間深さに沿って伸びている。
（特徴２）表面電極が、ＩＧＢＴ領域からダイオード領域まで伸びている。
（特徴３）裏面電極が、ＩＧＢＴ領域からダイオード領域まで伸びている。 The main features of the embodiments described below are listed.
(Characteristic 1) A separation layer that is at an intermediate depth of the anode layer and separates into an upper anode layer and a lower anode layer extends along the intermediate depth of the surface p-type layer 62.
(Feature 2) The surface electrode extends from the IGBT region to the diode region.
(Feature 3) The back electrode extends from the IGBT region to the diode region.

（第１実施例）
図１を参照して本発明を具現化した第１実施例の半導体装置Ｂ１を説明する。本実施例の半導体装置Ｂ１では、同一半導体基板２内に、ＩＧＢＴ領域Ｊ１とダイオード領域Ｊ２と耐圧保持領域Ｊ３が混在している。
半導体基板２の表面に、表面電極１が形成されている。表面電極１は、ＩＧＢＴ領域Ｊ１の表面からダイオード領域Ｊ２の表面を経て耐圧保持領域Ｊ３の表面にまで連続して伸びている。半導体基板２の裏面に、裏面電極３が形成されている。裏面電極３は、ＩＧＢＴ領域Ｊ１の裏面からダイオード領域Ｊ２の裏面を経て耐圧保持領域Ｊ３の裏面にまで連続して伸びている。
この半導体装置Ｂ１の利用方法は、特許文献１に詳細に記載されており、重複記載を省略する。 (First embodiment)
A semiconductor device B1 according to a first embodiment embodying the present invention will be described with reference to FIG. In the semiconductor device B1 of this embodiment, the IGBT region J1, the diode region J2, and the breakdown voltage holding region J3 are mixed in the same semiconductor substrate 2.
A surface electrode 1 is formed on the surface of the semiconductor substrate 2. The surface electrode 1 continuously extends from the surface of the IGBT region J1 through the surface of the diode region J2 to the surface of the breakdown voltage holding region J3. A back electrode 3 is formed on the back surface of the semiconductor substrate 2. The back surface electrode 3 continuously extends from the back surface of the IGBT region J1 through the back surface of the diode region J2 to the back surface of the breakdown voltage holding region J3.
The method of using the semiconductor device B1 is described in detail in Patent Document 1, and repeated description is omitted.

ＩＧＢＴ領域Ｊ１の半導体基板２内に、裏面電極３に導通しているｐ+型のコレクタ層８０と、コレクタ層８０上に積層されているｎ-型のドリフト層６０ａと、ドリフト層６０ａ上に積層されているｐ-型の下部ボディ層３２ｂと、下部ボディ層３２ｂ上に積層されているｎ型の分離層９０と、分離層９０上に積層されているとともに表面電極１に導通しているｐ-型の上部ボディ層３２ａと、半導体基板２の表面から上部ボディ層３２ａと分離層９０と下部ボディ層３２ｂを貫通してドリフト層６０ａに達しているとともに表面電極１と半導体基板２の双方から絶縁されているトレンチゲート電極１２と、上部ボディ層３２ａと下部ボディ層３２ｂによってドリフト層６０ａから隔てられているとともにトレンチゲート電極１２に絶縁層１４を介して接する範囲に形成されているｎ+型のエミッタ領域２０を備えている。エミッタ領域２０は、表面電極１に導通している。図示の２２は、ｐ+型のコンタクト領域であり、ｐ-型の上部ボディ層３２ａと表面電極１に導通している。上部ボディ層３２ａは、コンタクト領域２２を介して、表面電極１に導通している。分離層９０は、ボディ層３２の中間高さに挿入されており、ボディ層３２を上部ボディ層３２ａと下部ボディ層３２ｂに分離している。分離層９０は、隣接する一対のトレンチゲート電極１２の間に存在する間隔の全域に亘って伸びている。トレンチゲート電極１２は、絶縁層１４によって半導体基板２から絶縁され、絶縁層１０によって表面電極１から絶縁されている。ＩＧＢＴ領域Ｊ１のトレンチゲート電極１２は、図示しない断面において、ゲート配線１３に接続されている。 On the semiconductor substrate 2 in the IGBT region J1, a p + type collector layer 80 that is electrically connected to the back electrode 3, an n − type drift layer 60a stacked on the collector layer 80, and a drift layer 60a A p - type lower body layer 32b that is stacked, an n-type isolation layer 90 that is stacked on the lower body layer 32b, and a conductive layer that is stacked on the isolation layer 90 and is electrically connected to the surface electrode 1. The p − type upper body layer 32 a and the surface of the semiconductor substrate 2 penetrate the upper body layer 32 a, the separation layer 90, and the lower body layer 32 b to reach the drift layer 60 a and both the surface electrode 1 and the semiconductor substrate 2 The trench gate electrode 12 is insulated from the drift layer 60a by the upper body layer 32a and the lower body layer 32b. And a n + -type emitter region 20 is formed in a range in contact via. The emitter region 20 is electrically connected to the surface electrode 1. In the figure, reference numeral 22 denotes a p + type contact region, which is electrically connected to the p − type upper body layer 32 a and the surface electrode 1. The upper body layer 32 a is electrically connected to the surface electrode 1 through the contact region 22. The separation layer 90 is inserted at an intermediate height of the body layer 32, and separates the body layer 32 into an upper body layer 32a and a lower body layer 32b. The isolation layer 90 extends over the entire interval existing between a pair of adjacent trench gate electrodes 12. The trench gate electrode 12 is insulated from the semiconductor substrate 2 by the insulating layer 14 and insulated from the surface electrode 1 by the insulating layer 10. The trench gate electrode 12 in the IGBT region J1 is connected to the gate wiring 13 in a cross section (not shown).

ダイオード領域Ｊ２の半導体基板２内に、裏面電極３に導通しているｎ+型のカソード層７０と、カソード層７０上に積層されているｎ-型のドリフト層６０ｂと、ドリフト層６０ｂ上に積層されているｐ-型の下部アノード層５０ｂ、下部アノード層５０ｂ上に積層されているｎ型の分離層９２と、分離層９２上に積層されているとともに表面電極１に導通しているｐ-型の上部アノード層５０ａと、半導体基板２の表面から上部アノード層５０ａと分離層９２と下部アノード層５０ｂを貫通してドリフト層６０ｂに達しているとともに表面電極１と半導体基板２の双方から絶縁されているトレンチゲート電極９６と、表面電極１と上部アノード層５０ａの双方に導通しているｐ+型のコンタクト領域２１を備えている。トレンチゲート電極９６は、絶縁層９８によって半導体基板２から絶縁され、絶縁層９４によって表面電極１から絶縁されている。ダイオード領域Ｊ２のトレンチゲート電極９６も、図示しない断面において、ゲート配線１３に接続されている。ＩＧＢＴ領域Ｊ１内のトレンチゲート電極１２と、ダイオード領域Ｊ２内のトレンチゲート電極９６は、ゲート配線１３を介して導通しており、同一電圧が印加される。 On the semiconductor substrate 2 in the diode region J2, an n + -type cathode layer 70 that is electrically connected to the back electrode 3, an n − -type drift layer 60b stacked on the cathode layer 70, and on the drift layer 60b A p − type lower anode layer 50b that is laminated, an n type separation layer 92 that is laminated on the lower anode layer 50b, and a p that is laminated on the separation layer 92 and is electrically connected to the surface electrode 1. - type and the upper anode layer 50a of, from both the front electrode 1 and the semiconductor substrate 2 with has reached an upper anode layer 50a and the separation layer 92 and the lower anode layer 50b in the through to the drift layer 60b from the surface of the semiconductor substrate 2 An insulated trench gate electrode 96 and a p + -type contact region 21 that is electrically connected to both the surface electrode 1 and the upper anode layer 50a are provided. The trench gate electrode 96 is insulated from the semiconductor substrate 2 by the insulating layer 98 and insulated from the surface electrode 1 by the insulating layer 94. The trench gate electrode 96 in the diode region J2 is also connected to the gate wiring 13 in a cross section (not shown). The trench gate electrode 12 in the IGBT region J1 and the trench gate electrode 96 in the diode region J2 are electrically connected via the gate wiring 13, and the same voltage is applied.

ＩＧＢＴ領域Ｊ１のドリフト層６０ａとダイオード領域Ｊ２のドリフト層６０ｂは、同一深さであり、不純物の成分と濃度が等しい。ドリフト層６０ａとドリフト層６０ｂは、同時に製造される同一の層である。
下部ボディ層３２ｂと下部アノード層５０ｂは、同一深さであり、不純物の成分と濃度が等しい。下部ボディ層３２ｂと下部アノード層５０ｂは、同時に製造される同一の層である。
ＩＧＢＴ領域Ｊ１の分離層９０とダイオード領域Ｊ２の分離層９２は、同一深さであり、不純物の成分と濃度が等しい。分離層９０と分離層９２は、同時に製造される同一の層である。
上部ボディ層３２ａと上部アノード層５０ａは、同一深さであり、不純物の成分と濃度が等しい。上部ボディ層３２ａと上部アノード層５０ａは、同時に製造される同一の層である。
すなわち、ボディ層３２とアノード層５０は、同一深さであり、不純物の成分と濃度が等しい。ボディ層３２とアノード層５０は、同時に製造される同一の層である。
コンタクト領域２２とコンタクト領域２１は、同一深さであり、不純物の成分と濃度が等しい。コンタクト領域２２とコンタクト領域２１は、同時に製造される同一層である。
ダイオード領域Ｊ２では、ＩＧＢＴ領域Ｊ１と異なり、エミッタ領域２０に対応する位置に、ｎ+型の領域が形成されていない。エミッタ対応領域がない。 The drift layer 60a in the IGBT region J1 and the drift layer 60b in the diode region J2 have the same depth, and have the same concentration and concentration of impurities. The drift layer 60a and the drift layer 60b are the same layer manufactured simultaneously.
The lower body layer 32b and the lower anode layer 50b have the same depth and the same concentration and concentration of impurities. The lower body layer 32b and the lower anode layer 50b are the same layer manufactured simultaneously.
The isolation layer 90 in the IGBT region J1 and the isolation layer 92 in the diode region J2 have the same depth and have the same concentration and concentration of impurities. The separation layer 90 and the separation layer 92 are the same layer manufactured at the same time.
The upper body layer 32a and the upper anode layer 50a have the same depth and the same concentration and concentration of impurities. The upper body layer 32a and the upper anode layer 50a are the same layer manufactured simultaneously.
That is, the body layer 32 and the anode layer 50 have the same depth and the same concentration and concentration of impurities. The body layer 32 and the anode layer 50 are the same layer manufactured simultaneously.
The contact region 22 and the contact region 21 have the same depth, and have the same impurity component and concentration. The contact region 22 and the contact region 21 are the same layer manufactured simultaneously.
In the diode region J2, unlike the IGBT region J1, no n + -type region is formed at a position corresponding to the emitter region 20. There is no emitter corresponding area.

ＩＧＢＴをオンさせる場合には、トレンチゲート電極１２に正電圧を印加し、ボディ層３２のうちのトレンチゲート電極１２に対向する位置を反転させてｎ型チャンネルを形成する。この結果、上部ボディ層３２ａに形成されたｎ型の反転層、ｎ型の分離層９２、下部ボディ層３２ｂに形成されたｎ型の反転層によって、ｎ型のエミッタ領域２０とｎ型のドリフト層６０ａが導通する。裏面電極３の電位が表面電極１の電位よりも高ければ、ｎ型のエミッタ領域２０からｎ型のドリフト層６０ａに電子が注入される。この結果、コレクタ層８０からドリフト層６０ａに正孔が注入される。ドリフト層６０ａで活発な伝導度変調現象が発生し、ＩＧＢＴがオンする。このとき、ダイオード領域Ｊ２内のトレンチゲート電極９６にも正電圧が印加されてアノード層５０に反転層が形成されるが、ダイオード領域Ｊ２ではエミッタ対応領域が形成されていないことから、ダイオード領域Ｊ２内を電流が流れることはない。
ＩＧＢＴをオフする場合には、トレンチゲート電極１２に正電圧を印加するのを休止する。するとｎ型に反転して形成されていたチャンネルが消失し、ＩＧＢＴがオフする。このとき、表面電極１の電位が裏面電極３の電位よりも高ければ、後記するようにしてダイオード領域Ｊ２内を順方向電流が流れる。 When the IGBT is turned on, a positive voltage is applied to the trench gate electrode 12, and the position of the body layer 32 facing the trench gate electrode 12 is inverted to form an n-type channel. As a result, the n-type inversion layer, the n-type isolation layer 92 formed in the upper body layer 32a, and the n-type inversion layer formed in the lower body layer 32b cause the n-type emitter region 20 and the n-type drift. Layer 60a conducts. If the potential of the back electrode 3 is higher than the potential of the front electrode 1, electrons are injected from the n-type emitter region 20 into the n-type drift layer 60a. As a result, holes are injected from the collector layer 80 into the drift layer 60a. An active conductivity modulation phenomenon occurs in the drift layer 60a, and the IGBT is turned on. At this time, a positive voltage is also applied to the trench gate electrode 96 in the diode region J2 to form an inversion layer in the anode layer 50. However, since the emitter corresponding region is not formed in the diode region J2, the diode region J2 There is no current flowing inside.
When the IGBT is turned off, the application of a positive voltage to the trench gate electrode 12 is paused. As a result, the channel formed in the n-type inversion disappears, and the IGBT is turned off. At this time, if the potential of the front electrode 1 is higher than the potential of the back electrode 3, a forward current flows in the diode region J2 as described later.

耐圧保持領域Ｊ３では、半導体基板２の表面に臨む位置に、表面ｐ-型層６２が形成されている。耐圧保持領域Ｊ３では、半導体基板２の裏面に臨む位置にｐ+型の領域８５が形成されており、裏面電極３に導通している。 In the breakdown voltage holding region J3, a surface p − -type layer 62 is formed at a position facing the surface of the semiconductor substrate 2. In the breakdown voltage holding region J3, a p + type region 85 is formed at a position facing the back surface of the semiconductor substrate 2, and is electrically connected to the back electrode 3.

半導体装置Ｂ１の裏面電極３は、電源のプラス端子に接続して用いる。表面電極１は、モータ等の負荷Ｍに接続して用いる。モータ等の負荷Ｍに生じる誘導電圧によって、裏面電極３の電位が表面電極１の電位よりも高い場合もあれば、表面電極１の電位が裏面電極３の電位よりも高い場合もある。
裏面電極３の電位が表面電極１の電位よりも高い間にＩＧＢＴ領域Ｊ１内のトレンチゲート電極１２に正電圧を印加してボディ層３２のうちのトレンチゲート電極１２に対向する範囲を反転させてｎ型チャンネルを形成すると、ＩＧＢＴがオンする。この状態では裏面電極３から表面電極１に電流が流れる。電源からモータ等の負荷に給電される。
モータ等の負荷に生じる誘導電圧によって、表面電極１の電位が裏面電極３の電位より高くなると、ダイオード領域Ｊ２に順方向の電圧がかかることになり、順方向の電流が流れる。すなわち、表面電極１から裏面電極３に向けて電流が流れる。 The back electrode 3 of the semiconductor device B1 is used by being connected to the positive terminal of the power source. The surface electrode 1 is used by being connected to a load M such as a motor. Depending on the induced voltage generated in the load M such as a motor, the potential of the back electrode 3 may be higher than the potential of the front electrode 1, or the potential of the front electrode 1 may be higher than the potential of the back electrode 3.
While the potential of the back electrode 3 is higher than the potential of the front electrode 1, a positive voltage is applied to the trench gate electrode 12 in the IGBT region J1 to invert the range of the body layer 32 that faces the trench gate electrode 12. When the n-type channel is formed, the IGBT is turned on. In this state, a current flows from the back electrode 3 to the front electrode 1. Power is supplied from a power source to a load such as a motor.
When the potential of the front electrode 1 becomes higher than the potential of the back electrode 3 due to an induced voltage generated in a load such as a motor, a forward voltage is applied to the diode region J2, and a forward current flows. That is, a current flows from the front electrode 1 toward the back electrode 3.

実際には、ダイオード領域Ｊ２には、ｐ型の上部アノード層５０ａ、ｎ型の分離層９２、ｐ型の下部アノード層５０ｂ、ｎ型のドリフト層６０ｂによって、ｐｎｐｎのサイリスタ構造が形成されている。ｐ型のアノード層５０の中間深さにｎ型の分離層９２を挿入して、ｐ型の上部アノード層５０ａとｐ型の下部アノード層５０ｂに分離すると、ｐｎｐｎのサイリスタ構造が構成されてしまう。サイリスタ構造が構成されていると、表面電極１の電位が裏面電極３の電位より高くても、ｎ型の分離層９２とｐ型の下部アノード層５０ｂの間にあるｎｐ界面の障壁によって、表面電極１から裏面電極３に向けて電流が流れない可能性がある。特に、低温環境下で用いた場合には、実際にも表面電極１から裏面電極３に向けて電流が流れないことがある。その一方において、ｎ型の分離層９２を挿入してサイリスタ構造を実現して低温環境下で用いた場合でも、表面電極１から裏面電極３に向けて電流が流れることもある。すなわち、ダイオード領域Ｊ２が実際にもダイオードとして機能する場合もある。   In practice, a pnpn thyristor structure is formed in the diode region J2 by the p-type upper anode layer 50a, the n-type isolation layer 92, the p-type lower anode layer 50b, and the n-type drift layer 60b. . If an n-type separation layer 92 is inserted at an intermediate depth of the p-type anode layer 50 and separated into a p-type upper anode layer 50a and a p-type lower anode layer 50b, a pnpn thyristor structure is formed. . When the thyristor structure is configured, even if the potential of the front electrode 1 is higher than the potential of the back electrode 3, the surface of the np interface between the n-type isolation layer 92 and the p-type lower anode layer 50b is affected by the barrier. There is a possibility that no current flows from the electrode 1 to the back electrode 3. In particular, when used in a low temperature environment, the current may not actually flow from the front electrode 1 to the back electrode 3. On the other hand, even when an n-type separation layer 92 is inserted to realize a thyristor structure and used in a low temperature environment, a current may flow from the front electrode 1 to the back electrode 3. That is, the diode region J2 may actually function as a diode.

本発明者らが、サイリスタ構造がサイリスタ動作してダイオード動作しない場合と、サイリスタ構造がサイリスタ動作せずにダイオード動作する場合を比較検討した結果、半導体装置が小型化して集積度が向上していると、サイリスタ構造がダイオード動作することを確認した。すなわち、集積度が向上している小型の半導体装置であれば、図１のＩＧＢＴ領域Ｊ１に分離層９０を挿入するだけでなく、ダイオード領域Ｊ２にまでｎ型の分離層９２を挿入してサイリスタ構造を実現しても、ダイオード領域Ｊ２がダイオードとして機能し、しかもリカバリー損失が低減できることが確認された。   The present inventors have compared the case where the thyristor structure operates as a thyristor and does not operate as a diode, and the case where the thyristor structure operates as a diode without operating as a thyristor. It was confirmed that the thyristor structure operates as a diode. That is, in the case of a small-sized semiconductor device having an improved degree of integration, not only the isolation layer 90 is inserted into the IGBT region J1 in FIG. 1, but also the n-type isolation layer 92 is inserted into the diode region J2. Even if the structure was realized, it was confirmed that the diode region J2 functions as a diode and the recovery loss can be reduced.

同一半導体基板内にＩＧＢＴ領域とダイオード領域が混在している半導体装置の場合、ダイオード領域に隣接する範囲に、耐圧保持領域、ゲート配線領域、あるいは電極パッド配置領域が配置されていることが多い。その場合、それらの領域において半導体基板の表面に臨む位置にはｐ型の表面層が形成されている。図１の場合、ダイオード領域Ｊ２に隣接する範囲に耐圧保持領域Ｊ３が配置され、耐圧保持領域Ｊ３では半導体基板２の表面に臨む位置にｐ型の表面層６２が形成されている場合を例示している。
このときに図１に示すように、ｎ＋型のカソード層７０とｐ型の表面層６２の間隔Ｌ１がホールの拡散長（この場合６０μｍ）以下であると、表面電極１の電位が裏面電極３の電位よりも高くなった時に、ｐ型の表面層６２とｎ＋型のカソード層７０で構成される寄生ダイオードがオン状態となり、ｐ型の表面層６２からｎ−型のドリフト層６０とｎ＋型のカソード層７０に向けて正孔が注入され、ｎ−型のドリフト層６０とｐ型の下部アノード層５０ｂとの間にあるｎｐ界面の近傍に位置するｎ−型ドリフト層６０に正孔が蓄積し、ｎ型の分離層９２とｐ型の下部アノード層５０ｂの間にあるｎｐ界面の障壁を下げる。この結果、表面電極１から裏面電極３に向けて電流が流れる。ダイオード領域Ｊ２のｐ型のアノード層５０の中間深さにｎ型の分離層９２を挿入してｐｎｐｎのサイリスタ構造を実現しても、ｐ型の表面層６２とｎ＋型のカソード層７０の間隔が６０μｍ以下となるほどに小型化すれば、ｐｎｐｎのサイリスタ構造はダイオード動作する。 In the case of a semiconductor device in which an IGBT region and a diode region are mixed in the same semiconductor substrate, a breakdown voltage holding region, a gate wiring region, or an electrode pad arrangement region is often arranged in a range adjacent to the diode region. In that case, a p-type surface layer is formed at a position facing the surface of the semiconductor substrate in these regions. In the case of FIG. 1, an example is shown in which a breakdown voltage holding region J3 is disposed in a range adjacent to the diode region J2, and a p-type surface layer 62 is formed at a position facing the surface of the semiconductor substrate 2 in the breakdown voltage holding region J3. ing.
At this time, as shown in FIG. 1, when the distance L1 between the n + -type cathode layer 70 and the p-type surface layer 62 is equal to or less than the hole diffusion length (60 μm in this case), the potential of the surface electrode 1 is When the potential becomes higher than 3, the parasitic diode composed of the p-type surface layer 62 and the n + -type cathode layer 70 is turned on, and the p-type surface layer 62 to the n − -type drift layer 60 toward n + -type cathode layer 70 and holes are injected, n - the type drift layer 60 - the type of n positioned in the vicinity of the np interface is between the lower anode layer 50b of the drift layer 60 and p-type Holes accumulate and lower the barrier at the np interface between the n-type separation layer 92 and the p-type lower anode layer 50b. As a result, a current flows from the front electrode 1 toward the back electrode 3. Even if an n-type isolation layer 92 is inserted at an intermediate depth of the p-type anode layer 50 in the diode region J2 to realize a pnpn thyristor structure, the p-type surface layer 62 and the n + -type cathode layer 70 The pnpn thyristor structure operates as a diode if it is miniaturized to an interval of 60 μm or less.

ダイオード領域Ｊ２のｐ型のアノード層５０の中間深さにｎ型の分離層９２を設けると、順方向電流の通電時に表面電極１からドリフト層６０ｂに注入される正孔の量が適量に抑制され、表面電極１よりも裏面電極３の電位が高くなった時に生じるリカバリー損失が抑制される。   When an n-type separation layer 92 is provided at an intermediate depth of the p-type anode layer 50 in the diode region J2, the amount of holes injected from the surface electrode 1 into the drift layer 60b when energizing a forward current is appropriately suppressed. Thus, recovery loss that occurs when the potential of the back electrode 3 becomes higher than that of the front electrode 1 is suppressed.

半導体装置Ｂ１にリカバリー電流が流れる時に、半導体装置Ｂ１のトレンチゲート電極１２，９６に負のゲート電圧を印加するようにしてもよい。負電圧を印加すると、ドリフト層６０に残留していたホールがトレンチゲート電極９６に引き寄せられ、ホールがコンタクト領域２１に戻る速度を遅くすることができる。これにより、リカバリー電流の変化速度を抑制することができ、ソフト・リカバリ特性を実現することができる。リカバリー電流の変化速度に起因するサージ電圧を抑制することができる。また、リカバリー電流が大きな電流に発達することを防止することができる。   When a recovery current flows through the semiconductor device B1, a negative gate voltage may be applied to the trench gate electrodes 12 and 96 of the semiconductor device B1. When a negative voltage is applied, holes remaining in the drift layer 60 are attracted to the trench gate electrode 96, and the speed at which the holes return to the contact region 21 can be reduced. Thereby, the change rate of the recovery current can be suppressed, and the soft recovery characteristic can be realized. Surge voltage caused by the change rate of the recovery current can be suppressed. In addition, the recovery current can be prevented from developing to a large current.

図１の半導体装置Ｂ１の場合、コレクタ層８０とカソード層７０の相違、ならびにエミッタ領域２０の有無を除けば、ＩＧＢＴ領域Ｊ１の半導体構造とダイオード領域Ｊ２の半導体構造は同一である。すなわち、ＩＧＢＴ領域Ｊ１の半導体構造とダイオード領域Ｊ２の半導体構造は類似している。このために、ＩＧＢＴのオン時に流れる電流は、ＩＧＢＴ領域Ｊ１の広い範囲に比較的に均一に分散され、中央付近に集中する程度が緩和される。アバランシェ耐量が改善される。あるいはダイオードに順方向電流が流れる場合、ダイオード領域Ｊ２の広い範囲に比較的に均一に分散され、ＩＧＢＴ領域とダイオード領域の境界近傍に集中する程度が緩和される。リカバリー耐量も改善される。   In the case of the semiconductor device B1 of FIG. 1, except for the difference between the collector layer 80 and the cathode layer 70 and the presence or absence of the emitter region 20, the semiconductor structure of the IGBT region J1 and the semiconductor structure of the diode region J2 are the same. That is, the semiconductor structure of the IGBT region J1 is similar to the semiconductor structure of the diode region J2. For this reason, the current that flows when the IGBT is on is relatively uniformly distributed over a wide range of the IGBT region J1, and the degree of concentration near the center is reduced. Avalanche resistance is improved. Alternatively, when a forward current flows through the diode, it is relatively uniformly distributed over a wide range of the diode region J2, and the degree of concentration near the boundary between the IGBT region and the diode region is reduced. Recovery tolerance is also improved.

（第２実施例）
図２に示すように、分離層９２がｐ型の表面層６２内にまで延長していてもよい。この場合、分離層９２の突出端から、ダイオード領域Ｊ２と耐圧保持領域Ｊ３の間に位置しているトレンチゲート電極９６の左端までの距離Ｌ２を、正孔の拡散長である６０μm以下に設定する。分離層９２の右端からｎ＋型のカソード層７０までの間隔Ｌ２が６０μｍ以下であれば、表面電極１の電位が裏面電極３の電位よりも高くなった時に、ｐ型の表面層６２とｎ＋型のカソード層７０で構成される寄生ダイオードがオン状態となる現象が得られる。 (Second embodiment)
As shown in FIG. 2, the separation layer 92 may extend into the p-type surface layer 62. In this case, the distance L2 from the protruding end of the isolation layer 92 to the left end of the trench gate electrode 96 located between the diode region J2 and the breakdown voltage holding region J3 is set to 60 μm or less, which is the hole diffusion length. . If the distance L2 from the right end of the separation layer 92 to the n + -type cathode layer 70 is 60 μm or less, when the potential of the front electrode 1 becomes higher than the potential of the back electrode 3, the p-type surface layer 62 and n A phenomenon is obtained in which a parasitic diode composed of the + -type cathode layer 70 is turned on.

図２に示すように、ＩＧＢＴ領域Ｊ１内のトレンチゲート電極１２と、ダイオード領域Ｊ２内のトレンチゲート電極９６が絶縁されており、異なる電圧が印加される場合、エミッタ領域２０に対応する位置にｎ+型の領域１９を形成してもよい。図２の場合、ＩＧＢＴ領域Ｊ１内のトレンチゲート電極１２はゲート配線１３に接続され、ダイオード領域Ｊ２内のトレンチゲート電極９６はゲート配線９５に接続され、異なる電圧が印加される。エミッタ領域２０とｎ+型の領域１９は、同じ不純物濃度の同じ領域としてもよい。ダイオード領域Ｊ２内のトレンチゲート電極９６に正電圧を印加しなければ、ｎ+型の領域１９がエミッタ領域として機能することはない。
ＩＧＢＴ領域Ｊ１内のトレンチゲート電極１２と、ダイオード領域Ｊ２内のトレンチゲート電極９６が絶縁されている場合、ダイオード領域Ｊ２内のトレンチゲート電極９６にはエミッタ領域２０の電位を印加することが好ましい。絶縁層９４を設けなければ、ダイオード領域Ｊ２内のトレンチゲート電極９６は表面電極１に導通し、エミッタ領域２０の電位に等しくなる。 As shown in FIG. 2, the trench gate electrode 12 in the IGBT region J1 and the trench gate electrode 96 in the diode region J2 are insulated, and when a different voltage is applied, n is located at a position corresponding to the emitter region 20. A + -type region 19 may be formed. In the case of FIG. 2, the trench gate electrode 12 in the IGBT region J1 is connected to the gate wiring 13, and the trench gate electrode 96 in the diode region J2 is connected to the gate wiring 95, and different voltages are applied. The emitter region 20 and the n + -type region 19 may be the same region having the same impurity concentration. Unless a positive voltage is applied to the trench gate electrode 96 in the diode region J2, the n + -type region 19 does not function as an emitter region.
When the trench gate electrode 12 in the IGBT region J1 and the trench gate electrode 96 in the diode region J2 are insulated, it is preferable to apply the potential of the emitter region 20 to the trench gate electrode 96 in the diode region J2. If the insulating layer 94 is not provided, the trench gate electrode 96 in the diode region J2 conducts to the surface electrode 1 and becomes equal to the potential of the emitter region 20.

ダイオード領域Ｊ２内にまでｎ+型の領域１９を形成すると、ＩＧＢＴ領域Ｊ１とダイオード領域Ｊ２における半導体構造が極めて類似し、電流集中が一層に緩和される。アバランシェ耐量とリカバリー耐量が一層に改善される。 When the n + -type region 19 is formed in the diode region J2, the semiconductor structures in the IGBT region J1 and the diode region J2 are very similar, and the current concentration is further relaxed. Avalanche resistance and recovery resistance are further improved.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず特許請求の範囲を限定するものではない。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings can achieve a plurality of purposes at the same time, and has technical utility by achieving one of the purposes.

１：表面電極
２：半導体基板
３：裏面電極
１２：ＩＧＢＴ領域のトレンチゲート電極
２０：エミッタ領域
２２：ボディコンタクト領域
３２：ボディ層
３２ａ：上部ボディ層
３２ｂ：下部ボディ層
５０：アノード層
５０ａ：上部アノード層
５０ｂ：下部アノード層
６０：ドリフト層
７０：カソード層
８０：コレクタ層
９０：分離層
９２：分離層
Ｊ１：ＩＧＢＴ領域
Ｊ２：ダイオード領域 1: front electrode 2: semiconductor substrate 3: back electrode 12: trench gate electrode 20 in IGBT region: emitter region 22: body contact region 32: body layer 32a: upper body layer 32b: lower body layer 50: anode layer 50a: upper Anode layer 50b: lower anode layer 60: drift layer 70: cathode layer 80: collector layer 90: separation layer 92: separation layer J1: IGBT region J2: diode region

Claims (5)

同一半導体基板内にＩＧＢＴ領域とダイオード領域が混在しているとともに、表面電極と裏面電極を備えている半導体装置であり、
ＩＧＢＴ領域の半導体基板が、
（１）裏面電極に導通しているｐ型のコレクタ層と、
（２）コレクタ層上に積層されているｎ型のドリフト層と、
（３）ドリフト層上に積層されているｐ型の下部ボディ層と、
（４）下部ボディ層上に積層されているｎ型の分離層と、
（５）分離層上に積層されているとともに、表面電極に導通しているｐ型の上部ボディ層と、
（６）半導体基板の表面から上部ボディ層と分離層と下部ボディ層を貫通してドリフト層に達しているとともに、表面電極と半導体基板の双方から絶縁されているトレンチゲート電極と、
（７）上部ボディ層と下部ボディ層によってドリフト層から隔てられているとともにトレンチゲート電極に隣接する範囲に形成されており、表面電極に導通しているｎ型のエミッタ領域を備えており、
ダイオード領域の半導体基板が、
（１）裏面電極に導通しているｎ型のカソード層と、
（２）カソード層上に積層されているｎ型のドリフト層と、
（３）ドリフト層上に積層されているｐ型の下部アノード層と、
（４）下部アノード層上に積層されているｎ型の分離層と、
（５）分離層上に積層されているとともに、表面電極に導通しているｐ型の上部アノード層と、
（６）半導体基板の表面から上部アノード層と分離層と下部アノード層を貫通してドリフト層に達しているとともに、少なくても半導体基板から絶縁されているトレンチゲート電極を備えていることを特徴とする半導体装置。 The IGBT device and the diode region are mixed in the same semiconductor substrate, and the semiconductor device includes a front electrode and a back electrode.
The semiconductor substrate in the IGBT region is
(1) a p-type collector layer conducting to the back electrode;
(2) an n-type drift layer stacked on the collector layer;
(3) a p-type lower body layer stacked on the drift layer;
(4) an n-type separation layer stacked on the lower body layer;
(5) a p-type upper body layer laminated on the separation layer and conducting to the surface electrode;
(6) A trench gate electrode that reaches the drift layer from the surface of the semiconductor substrate through the upper body layer, the separation layer, and the lower body layer, and is insulated from both the surface electrode and the semiconductor substrate;
(7) An n-type emitter region that is separated from the drift layer by the upper body layer and the lower body layer, is formed in a range adjacent to the trench gate electrode, and is electrically connected to the surface electrode,
The semiconductor substrate in the diode region
(1) an n-type cathode layer electrically connected to the back electrode;
(2) an n-type drift layer stacked on the cathode layer;
(3) a p-type lower anode layer stacked on the drift layer;
(4) an n-type separation layer laminated on the lower anode layer;
(5) a p-type upper anode layer laminated on the separation layer and conducting to the surface electrode;
(6) A trench gate electrode that extends from the surface of the semiconductor substrate to the drift layer through the upper anode layer, the separation layer, and the lower anode layer, and is insulated from the semiconductor substrate at least. A semiconductor device. ダイオード領域に隣接する範囲の半導体基板の表面に臨む位置にｐ型の表面層が形成されており、
ｎ型のカソード層とｐ型の表面層の間隔が６０μｍ以下であることを特徴とする請求項１の半導体装置。 A p-type surface layer is formed at a position facing the surface of the semiconductor substrate in a range adjacent to the diode region;
2. The semiconductor device according to claim 1, wherein a distance between the n-type cathode layer and the p-type surface layer is 60 [mu] m or less. ＩＧＢＴ領域のドリフト層とダイオード領域のドリフト層が同一であり、
ＩＧＢＴ領域の下部ボディ層とダイオード領域の下部アノード層が同一であり、
ＩＧＢＴ領域の分離層とダイオード領域の分離層が同一であり、
ＩＧＢＴ領域の上部ボディ層とダイオード領域の上部アノード層が同一である
ことを特徴とする請求項1または２に記載の半導体装置。 The drift layer in the IGBT region and the drift layer in the diode region are the same,
The lower body layer in the IGBT region and the lower anode layer in the diode region are the same,
The isolation layer in the IGBT region and the isolation layer in the diode region are the same,
The semiconductor device according to claim 1, wherein the upper body layer in the IGBT region and the upper anode layer in the diode region are the same. ダイオード領域の半導体基板がｎ型のエミッタ対応領域を備えており、
ＩＧＢＴ領域のトレンチゲート電極とダイオード領域のトレンチゲート電極が絶縁されていることを特徴とする請求項1から３のいずれかの1項に記載の半導体装置。 The semiconductor substrate of the diode region has an n-type emitter corresponding region;
4. The semiconductor device according to claim 1, wherein the trench gate electrode in the IGBT region and the trench gate electrode in the diode region are insulated. ダイオード領域の半導体基板がｎ型のエミッタ対応領域を備えていないことを特徴とする請求項1から３のいずれかの1項に記載の半導体装置。


4. The semiconductor device according to claim 1, wherein the semiconductor substrate in the diode region does not include an n-type emitter corresponding region.


JP2011161620A 2011-07-25 2011-07-25 Semiconductor device Withdrawn JP2013026534A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011161620A JP2013026534A (en) 2011-07-25 2011-07-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011161620A JP2013026534A (en) 2011-07-25 2011-07-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2013026534A true JP2013026534A (en) 2013-02-04

Family

ID=47784497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011161620A Withdrawn JP2013026534A (en) 2011-07-25 2011-07-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2013026534A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014125583A1 (en) * 2013-02-13 2014-08-21 トヨタ自動車株式会社 Semiconductor device
WO2014125584A1 (en) * 2013-02-13 2014-08-21 トヨタ自動車株式会社 Semiconductor device
JP2015103697A (en) * 2013-11-26 2015-06-04 三菱電機株式会社 Semiconductor device
CN104701361A (en) * 2013-12-04 2015-06-10 株式会社东芝 Semiconductor device
CN104733518A (en) * 2013-12-24 2015-06-24 深圳市力振半导体有限公司 Structure of semiconductor power device
WO2016009616A1 (en) * 2014-07-14 2016-01-21 株式会社デンソー Semiconductor device
JP2016032105A (en) * 2014-07-29 2016-03-07 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ Reverse conducting IGBT
CN106783849A (en) * 2015-11-19 2017-05-31 丰田自动车株式会社 Semiconductor devices
WO2018074425A1 (en) * 2016-10-17 2018-04-26 富士電機株式会社 Semiconductor device
JP2019016805A (en) * 2018-09-27 2019-01-31 株式会社デンソー Semiconductor device
US10438852B2 (en) 2016-01-27 2019-10-08 Denso Corporation Semiconductor device
WO2020202430A1 (en) * 2019-04-01 2020-10-08 三菱電機株式会社 Semiconductor device
US11222891B2 (en) 2019-09-20 2022-01-11 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
DE102018200136B4 (en) 2017-04-24 2022-11-03 Mitsubishi Electric Corporation semiconductor device

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105027289B (en) * 2013-02-13 2017-05-31 丰田自动车株式会社 Semiconductor device
WO2014125584A1 (en) * 2013-02-13 2014-08-21 トヨタ自動車株式会社 Semiconductor device
CN104995737A (en) * 2013-02-13 2015-10-21 丰田自动车株式会社 Semiconductor device
CN105027289A (en) * 2013-02-13 2015-11-04 丰田自动车株式会社 Semiconductor device
WO2014125583A1 (en) * 2013-02-13 2014-08-21 トヨタ自動車株式会社 Semiconductor device
DE112013006664B4 (en) 2013-02-13 2019-07-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5941214B2 (en) * 2013-02-13 2016-06-29 トヨタ自動車株式会社 Semiconductor device
JPWO2014125584A1 (en) * 2013-02-13 2017-02-02 トヨタ自動車株式会社 Semiconductor device
JPWO2014125583A1 (en) * 2013-02-13 2017-02-02 トヨタ自動車株式会社 Semiconductor device
JP2015103697A (en) * 2013-11-26 2015-06-04 三菱電機株式会社 Semiconductor device
US9601485B2 (en) 2013-11-26 2017-03-21 Mitsubishi Electric Corporation Reverse-conducting IGBT with buffer layer and separation layer for reducing snapback
CN104701361A (en) * 2013-12-04 2015-06-10 株式会社东芝 Semiconductor device
CN104733518A (en) * 2013-12-24 2015-06-24 深圳市力振半导体有限公司 Structure of semiconductor power device
US10388773B2 (en) 2014-07-14 2019-08-20 Denso Corporation Semiconductor device and manufacturing method of the same
WO2016009616A1 (en) * 2014-07-14 2016-01-21 株式会社デンソー Semiconductor device
JP2016029710A (en) * 2014-07-14 2016-03-03 株式会社デンソー Semiconductor device
JP2016032105A (en) * 2014-07-29 2016-03-07 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ Reverse conducting IGBT
US9711626B2 (en) 2014-07-29 2017-07-18 Infineon Technologies Ag Reverse-conducting IGBT
CN106783849B (en) * 2015-11-19 2019-07-02 丰田自动车株式会社 Semiconductor devices
JP2017098344A (en) * 2015-11-19 2017-06-01 トヨタ自動車株式会社 Semiconductor device
CN106783849A (en) * 2015-11-19 2017-05-31 丰田自动车株式会社 Semiconductor devices
US10438852B2 (en) 2016-01-27 2019-10-08 Denso Corporation Semiconductor device
CN109075192A (en) * 2016-10-17 2018-12-21 富士电机株式会社 Semiconductor device
JPWO2018074425A1 (en) * 2016-10-17 2019-02-21 富士電機株式会社 Semiconductor device
WO2018074425A1 (en) * 2016-10-17 2018-04-26 富士電機株式会社 Semiconductor device
US10714603B2 (en) 2016-10-17 2020-07-14 Fuji Electric Co., Ltd. Semiconductor device
CN109075192B (en) * 2016-10-17 2021-10-26 富士电机株式会社 Semiconductor device with a plurality of semiconductor chips
DE102018200136B4 (en) 2017-04-24 2022-11-03 Mitsubishi Electric Corporation semiconductor device
US11610882B2 (en) 2017-04-24 2023-03-21 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP2019016805A (en) * 2018-09-27 2019-01-31 株式会社デンソー Semiconductor device
WO2020202430A1 (en) * 2019-04-01 2020-10-08 三菱電機株式会社 Semiconductor device
JPWO2020202430A1 (en) * 2019-04-01 2021-12-16 三菱電機株式会社 Semiconductor device
JP7192968B2 (en) 2019-04-01 2022-12-20 三菱電機株式会社 semiconductor equipment
US11973132B2 (en) 2019-04-01 2024-04-30 Mitsubishi Electric Corporation Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region
US11222891B2 (en) 2019-09-20 2022-01-11 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit

Similar Documents

Publication Publication Date Title
JP2013026534A (en) Semiconductor device
JP4893609B2 (en) Semiconductor device and method for driving power supply device including the semiconductor device
JP5787853B2 (en) Power semiconductor device
JP5922886B2 (en) Diode and semiconductor device
JP2019169597A (en) Semiconductor device
JP2004022941A (en) Semiconductor device
JP5480084B2 (en) Semiconductor device
CN109509789B (en) Semiconductor device with a plurality of semiconductor chips
JP2013152996A (en) Semiconductor device
JPWO2018220879A1 (en) Semiconductor device
JP5886548B2 (en) Semiconductor device
JP2013080796A (en) Semiconductor device
JP2016162950A (en) Semiconductor device
WO2016114131A1 (en) Semiconductor device
JP2017195224A (en) Switching element
US8766317B2 (en) Semiconductor device
JP4947230B2 (en) Semiconductor device
WO2005122274A1 (en) Insulated gate semiconductor device and method for manufacturing same
JP6077309B2 (en) Diode and semiconductor device incorporating diode
TW201611274A (en) Semiconductor device
JP2008258262A (en) Igbt
JP7297709B2 (en) Semiconductor devices and semiconductor circuits
JP2023138654A (en) Semiconductor device and semiconductor circuit
JP2016149429A (en) Reverse conducting IGBT
JP2004103980A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007