JP2013026231A - Pattern formation method and manufacturing method of semiconductor device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a method of surely manufacturing a fine hole pattern at a low cost.SOLUTION: A pattern formation method according to an embodiment includes: forming an imprint material layer 12a including a groove pattern extending in a first direction on a substrate using an imprint method; filling the groove pattern with positive-type resist material; exposing the resist material through a mask including a translucent light pattern extending in a second direction that is orthogonal to the first direction; and forming a hole pattern 15 by removing a part of the resist material, which is exposed through the translucent light pattern.

Description

本発明の実施形態は、パターン形成方法及び半導体装置の製造方法に関する。   Embodiments described herein relate generally to a pattern forming method and a semiconductor device manufacturing method.

半導体装置（半導体集積回路装置）の微細化に伴い、微細なホールパターンを形成することが難しくなってきている。   With the miniaturization of semiconductor devices (semiconductor integrated circuit devices), it has become difficult to form fine hole patterns.

微細なパターンを形成するための技術として、ＥＵＶ（extreme ultraviolet）リソグラフィが提案されている。しかしながら、ＥＵＶ露光の限界よりも微細なホールパターンを形成する場合には、２回以上の露光を行う必要がある。ＥＵＶリソグラフィは、非常にプロセスコストが高いため、２回以上の露光を行うと、製造コストが大幅に上昇する。   EUV (extreme ultraviolet) lithography has been proposed as a technique for forming a fine pattern. However, when forming a hole pattern finer than the limit of EUV exposure, it is necessary to perform exposure twice or more. Since EUV lithography has a very high process cost, the production cost increases significantly when exposure is performed twice or more.

一方、微細なパターンを形成するための技術として、インプリントリソグラフィ（ナノインプリントリソグラフィ）も提案されている。しかしながら、インプリントリソグラフィでホールパターンを形成する場合、ホールパターンはラインパターンに比べてパターン占有率が小さいため、インプリント樹脂をテンプレートの凹部内に確実に充填することが困難である。   On the other hand, imprint lithography (nanoimprint lithography) has also been proposed as a technique for forming a fine pattern. However, when a hole pattern is formed by imprint lithography, the hole pattern has a smaller pattern occupancy ratio than the line pattern, and thus it is difficult to reliably fill the imprint resin in the concave portion of the template.

このように、従来は、微細なホールパターンを低コストで確実に形成することが困難であった。   Thus, conventionally, it has been difficult to reliably form a fine hole pattern at a low cost.

特開平５−３２６３５８号公報JP-A-5-326358

微細なホールパターンを低コストで確実に形成することが可能な方法を提供する。   Provided is a method capable of reliably forming a fine hole pattern at a low cost.

実施形態に係るパターン形成方法は、インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、前記溝パターンをポジ型のレジスト材料で埋める工程と、前記第１の方向に直交する第２の方向に延伸する透光パターンを有するマスクを介して前記レジスト材料を露光する工程と、前記透光パターンを介して露光された前記レジスト材料の部分を除去することでホールパターンを形成する工程と、を備える。   The pattern forming method according to the embodiment includes a step of forming an imprint material layer having a groove pattern extending in a first direction on the substrate using an imprint method, and the groove pattern is formed of a positive resist material. A step of filling, a step of exposing the resist material through a mask having a translucent pattern extending in a second direction orthogonal to the first direction, and the resist material exposed through the translucent pattern And removing the portion to form a hole pattern.

実施形態に係るパターン形成方法は、インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、前記溝パターンをネガ型のレジスト材料で埋める工程と、前記第１の方向に直交する第２の方向に延伸する遮光パターンを有するマスクを介して前記レジスト材料を露光する工程と、前記遮光パターンにより露光されなかった前記レジスト材料の部分を除去することでホールパターンを形成する工程と、を備える。   The pattern forming method according to the embodiment includes a step of forming an imprint material layer having a groove pattern extending in a first direction on the substrate by using an imprint method, and the groove pattern is made of a negative resist material. A step of filling, a step of exposing the resist material through a mask having a light shielding pattern extending in a second direction orthogonal to the first direction, and a portion of the resist material not exposed by the light shielding pattern. And a step of forming a hole pattern by removing.

第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 1st Embodiment. 第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 1st Embodiment. 第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 1st Embodiment. 第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 1st Embodiment. 第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 1st Embodiment. 第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 2nd Embodiment. 第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 2nd Embodiment. 第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 2nd Embodiment. 第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 2nd Embodiment. 第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 2nd Embodiment. 第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 3rd Embodiment. 第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 3rd Embodiment. 第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 3rd Embodiment. 第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 3rd Embodiment. 第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 3rd Embodiment. 第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 3rd Embodiment. 第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 3rd Embodiment. 第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 4th Embodiment. 第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 4th Embodiment. 第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 4th Embodiment. 第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 4th Embodiment. 第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 4th Embodiment. 第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 4th Embodiment. 第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。It is the figure which showed typically a part of pattern formation method which concerns on 4th Embodiment. 実施形態に係る半導体装置の製造方法を示したフローチャートである。5 is a flowchart illustrating a method for manufacturing a semiconductor device according to an embodiment.

以下、実施形態を図面を参照して説明する。   Hereinafter, embodiments will be described with reference to the drawings.

（実施形態１）
図１〜図５は、第１の実施形態に係るパターン形成方法を模式的に示した図である。図１（ａ）〜図５（ａ）は平面図、図１（ｂ）〜図５（ｂ）は図１（ａ）〜図５（ａ）のＢ−Ｂ線に沿った断面図、図５（ｃ）は図５（ａ）のＣ−Ｃ線に沿った断面図である。 (Embodiment 1)
1 to 5 are diagrams schematically showing a pattern forming method according to the first embodiment. FIGS. 1A to 5A are plan views, and FIGS. 1B to 5B are cross-sectional views taken along the line BB in FIGS. 1A to 5A. FIG. 5C is a cross-sectional view taken along the line CC in FIG.

まず、図１（ａ）及び図１（ｂ）に示すように、半導体基板（半導体ウェハ）１１上に、光硬化型のインプリント材料（ナノインプリント材料）１２を例えばインクジェット法によって供給する（塗布する）。   First, as shown in FIGS. 1A and 1B, a photocurable imprint material (nanoimprint material) 12 is supplied (applied) onto a semiconductor substrate (semiconductor wafer) 11 by, for example, an ink jet method. ).

次に、図２（ａ）及び図２（ｂ）に示すように、半導体基板１１上に供給されたインプリント材料１２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料１２を硬化させる。さらに、テンプレートを半導体基板１１から離型する。これにより、図２（ａ）及び図２（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン１３を有するインプリント材料層１２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板１１の全面にインプリントパターンが形成される。   Next, as shown in FIG. 2A and FIG. 2B, a template having a convex pattern extending in a predetermined direction (first direction) on the imprint material 12 supplied on the semiconductor substrate 11. (Not shown) is brought into contact (pressed). Specifically, the pattern formed on the template is a line and space pattern having a half pitch of 20 nm. Subsequently, the imprint material 12 is cured by irradiating with ultraviolet (UV) light while the template is in contact. Further, the template is released from the semiconductor substrate 11. Thereby, as shown in FIGS. 2A and 2B, an imprint material layer 12a having a groove pattern 13 corresponding to the convex pattern of the template is obtained. In practice, an imprint pattern is formed on the entire surface of the semiconductor substrate 11 by repeating the above-described steps a required number of times (the number of shots).

次に、図３（ａ）及び図３（ｂ）に示すように、溝パターン１３をポジ型レジスト材料１４で埋める。具体的には、ＥＵＶ用のポジ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板１１上に塗布する。さらに、ポジ型レジスト材料１４に対してベーク処理を行う。なお、図３（ａ）及び図３（ｂ）では、ポジ型レジスト材料１４がインプリントパターン（インプリント材料層１２ａ）を完全に覆っているが、少なくともポジ型レジスト材料１４が溝パターン１３を埋めていればよい。   Next, as shown in FIGS. 3A and 3B, the groove pattern 13 is filled with a positive resist material 14. Specifically, a positive resist material for EUV is applied onto the semiconductor substrate 11 having an imprint pattern by spin coating. Further, a baking process is performed on the positive resist material 14. 3A and 3B, the positive resist material 14 completely covers the imprint pattern (imprint material layer 12a), but at least the positive resist material 14 covers the groove pattern 13. Just fill it.

次に、図４（ａ）及び図４（ｂ）に示すように、溝パターン１３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する透光パターンを有するフォトマスク（図示せず）を介して、ポジ型レジスト材料１４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ポジ型レジスト材料１４には、非露光領域１４ａ及び露光領域１４ｂが形成される。さらに、露光されたポジ型レジスト材料１４に対してベーク処理を行う。   Next, as shown in FIGS. 4A and 4B, a photo having a translucent pattern extending in a direction (second direction) orthogonal to the extending direction (first direction) of the groove pattern 13 is shown. The positive resist material 14 is exposed to EUV light through a mask (not shown). Specifically, the pattern formed on the photomask is a line and space pattern having a half pitch of 20 nm. By this exposure process, a non-exposed region 14a and an exposed region 14b are formed in the positive resist material 14. Further, the exposed positive resist material 14 is baked.

次に、図５（ａ）及び図５（ｂ）に示すように、ポジ型レジスト材料１４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ポジ型レジスト材料１４の露光領域１４ｂが除去され、非露光領域１４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層１２ａ及びライン状のポジ型レジスト材料層（非露光領域）１４ａのいずれも形成されていない領域にホールパターン１５が形成される。   Next, as shown in FIGS. 5A and 5B, the positive resist material 14 is developed. Specifically, development processing is performed using a 2.38% TMAH aqueous solution. By this development processing, the exposed region 14b of the positive resist material 14 is removed, and the non-exposed region 14a remains as a line pattern. As a result, the hole pattern 15 is formed in a region where neither the line-shaped imprint material layer 12a nor the line-shaped positive resist material layer (non-exposed region) 14a is formed.

以上のように、本実施形態によれば、インプリント材料層のパターン１２ａはラインパターンである。そのため、ホールパターンに比べてパターン占有率が大きく、インプリント樹脂をテンプレートの凹部内に確実に充填することが可能である。また、レジスト材料層のパターン１４ａの形成には、１回のＥＵＶ露光を行えばよい。そのため、製造コストの上昇を抑えることができる。したがって、本実施形態によれば、微細なホールパターンを低コストで確実に形成することが可能となる。   As described above, according to the present embodiment, the pattern 12a of the imprint material layer is a line pattern. Therefore, the pattern occupation ratio is larger than that of the hole pattern, and it is possible to reliably fill the imprint resin in the concave portion of the template. Further, the formation of the resist material layer pattern 14a may be performed by one EUV exposure. Therefore, an increase in manufacturing cost can be suppressed. Therefore, according to this embodiment, it is possible to reliably form a fine hole pattern at a low cost.

（実施形態２）
図６〜図１０は、第２の実施形態に係るパターン形成方法を模式的に示した図である。図６（ａ）〜図１０（ａ）は平面図、図６（ｂ）〜図１０（ｂ）は図６（ａ）〜図１０（ａ）のＢ−Ｂ線に沿った断面図、図１０（ｃ）は図１０（ａ）のＣ−Ｃ線に沿った断面図である。 (Embodiment 2)
6 to 10 are views schematically showing the pattern forming method according to the second embodiment. 6 (a) to 10 (a) are plan views, and FIG. 6 (b) to FIG. 10 (b) are cross-sectional views taken along the line BB in FIGS. 6 (a) to 10 (a). 10 (c) is a cross-sectional view taken along the line CC in FIG. 10 (a).

まず、図６（ａ）及び図６（ｂ）に示すように、半導体基板（半導体ウェハ）２１上に、光硬化型のインプリント材料（ナノインプリント材料）２２を例えばインクジェット法によって供給する（塗布する）。   First, as shown in FIGS. 6A and 6B, a photocurable imprint material (nanoimprint material) 22 is supplied (applied) onto a semiconductor substrate (semiconductor wafer) 21 by, for example, an ink jet method. ).

次に、図７（ａ）及び図７（ｂ）に示すように、半導体基板２１上に供給されたインプリント材料２２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料２２を硬化させる。さらに、テンプレートを半導体基板２１から離型する。これにより、図７（ａ）及び図７（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン２３を有するインプリント材料層２２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板２１の全面にインプリントパターンが形成される。   Next, as shown in FIGS. 7A and 7B, a template having a convex pattern extending in a predetermined direction (first direction) on the imprint material 22 supplied onto the semiconductor substrate 21. (Not shown) is brought into contact (pressed). Specifically, the pattern formed on the template is a line and space pattern having a half pitch of 20 nm. Subsequently, the imprint material 22 is cured by irradiating with ultraviolet (UV) light while the template is in contact. Further, the template is released from the semiconductor substrate 21. Thereby, as shown in FIGS. 7A and 7B, an imprint material layer 22a having a groove pattern 23 corresponding to the convex pattern of the template is obtained. In practice, an imprint pattern is formed on the entire surface of the semiconductor substrate 21 by repeating the above-described steps as many times as necessary (the number of shots).

次に、図８（ａ）及び図８（ｂ）に示すように、溝パターン２３をネガ型レジスト材料２４で埋める。具体的には、ＥＵＶ用のネガ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板２１上に塗布する。さらに、ネガ型レジスト材料２４に対してベーク処理を行う。なお、図８（ａ）及び図８（ｂ）では、ネガ型レジスト材料２４がインプリントパターン（インプリント材料層２２ａ）を完全に覆っているが、少なくともネガ型レジスト材料２４が溝パターン２３を埋めていればよい。   Next, as shown in FIGS. 8A and 8B, the groove pattern 23 is filled with a negative resist material 24. Specifically, a negative resist material for EUV is applied onto the semiconductor substrate 21 having an imprint pattern by spin coating. Further, the negative resist material 24 is baked. In FIGS. 8A and 8B, the negative resist material 24 completely covers the imprint pattern (imprint material layer 22a), but at least the negative resist material 24 covers the groove pattern 23. Just fill it.

次に、図９（ａ）及び図９（ｂ）に示すように、溝パターン２３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する遮光パターンを有するフォトマスク（図示せず）を介して、ネガ型レジスト材料２４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ネガ型レジスト材料２４には、露光領域２４ａ及び非露光領域２４ｂが形成される。さらに、露光されたネガ型レジスト材料２４に対してベーク処理を行う。   Next, as shown in FIGS. 9A and 9B, a photomask having a light shielding pattern extending in a direction (second direction) orthogonal to the extending direction (first direction) of the groove pattern 23, as shown in FIGS. The negative resist material 24 is exposed with EUV light via (not shown). Specifically, the pattern formed on the photomask is a line and space pattern having a half pitch of 20 nm. By this exposure process, an exposed region 24 a and a non-exposed region 24 b are formed in the negative resist material 24. Further, the exposed negative resist material 24 is baked.

次に、図１０（ａ）及び図１０（ｂ）に示すように、ネガ型レジスト材料２４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ネガ型レジスト材料２４の非露光領域２４ｂが除去され、露光領域２４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層２２ａ及びライン状のネガ型レジスト材料層（露光領域）２４ａのいずれも形成されていない領域にホールパターン２５が形成される。   Next, as shown in FIGS. 10A and 10B, the negative resist material 24 is developed. Specifically, development processing is performed using a 2.38% TMAH aqueous solution. By this development processing, the non-exposed area 24b of the negative resist material 24 is removed, and the exposed area 24a remains as a line pattern. As a result, a hole pattern 25 is formed in a region where neither the line-shaped imprint material layer 22a nor the line-shaped negative resist material layer (exposure region) 24a is formed.

以上のように、本実施形態によれば、インプリント材料層のパターン２２ａはラインパターンである。そのため、ホールパターンに比べてパターン占有率が大きく、インプリント樹脂をテンプレートの凹部内に確実に充填することが可能である。また、レジスト材料層のパターン２４ａの形成には、１回のＥＵＶ露光を行えばよい。そのため、製造コストの上昇を抑えることができる。したがって、本実施形態によれば、微細なホールパターンを低コストで確実に形成することが可能となる。   As described above, according to the present embodiment, the pattern 22a of the imprint material layer is a line pattern. Therefore, the pattern occupation ratio is larger than that of the hole pattern, and it is possible to reliably fill the imprint resin in the concave portion of the template. Further, the formation of the resist material layer pattern 24a may be performed by one EUV exposure. Therefore, an increase in manufacturing cost can be suppressed. Therefore, according to this embodiment, it is possible to reliably form a fine hole pattern at a low cost.

（実施形態３）
図１１〜図１７は、第３の実施形態に係るパターン形成方法を模式的に示した図である。図１１（ａ）〜図１７（ａ）は平面図、図１１（ｂ）〜図１７（ｂ）は図１１（ａ）〜図１７（ａ）のＢ−Ｂ線に沿った断面図、図１５（ｃ）〜図１７（ｃ）は図１５（ａ）〜図１７（ａ）のＣ−Ｃ線に沿った断面図である。 (Embodiment 3)
11 to 17 are diagrams schematically showing a pattern forming method according to the third embodiment. 11 (a) to 17 (a) are plan views, and FIG. 11 (b) to FIG. 17 (b) are cross-sectional views taken along the line BB in FIGS. 11 (a) to 17 (a). FIGS. 15 (c) to 17 (c) are cross-sectional views taken along the line CC of FIGS. 15 (a) to 17 (a).

まず、図１１（ａ）及び図１１（ｂ）に示すように、半導体基板（半導体ウェハ）３１上に、光硬化型のインプリント材料（ナノインプリント材料）３２を例えばインクジェット法によって供給する（塗布する）。   First, as shown in FIGS. 11A and 11B, a photocurable imprint material (nanoimprint material) 32 is supplied (applied) onto a semiconductor substrate (semiconductor wafer) 31 by, for example, an ink jet method. ).

次に、図１２（ａ）及び図１２（ｂ）に示すように、半導体基板３１上に供給されたインプリント材料３２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料３２を硬化させる。さらに、テンプレートを半導体基板３１から離型する。これにより、図１２（ａ）及び図１２（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン３３を有するインプリント材料層３２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板３１の全面にインプリントパターンが形成される。   Next, as shown in FIGS. 12A and 12B, a template having a convex pattern extending in a predetermined direction (first direction) on the imprint material 32 supplied on the semiconductor substrate 31. (Not shown) is brought into contact (pressed). Specifically, the pattern formed on the template is a line and space pattern having a half pitch of 20 nm. Subsequently, the imprint material 32 is cured by irradiating with ultraviolet (UV) light while the template is in contact. Further, the template is released from the semiconductor substrate 31. Thereby, as shown in FIGS. 12A and 12B, an imprint material layer 32a having a groove pattern 33 corresponding to the convex pattern of the template is obtained. In practice, an imprint pattern is formed on the entire surface of the semiconductor substrate 31 by repeating the above-described steps a required number of times (the number of shots).

次に、図１３（ａ）及び図１３（ｂ）に示すように、溝パターン３３をポジ型レジスト材料３４で埋める。具体的には、ＥＵＶ用のポジ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板３１上に塗布する。さらに、ポジ型レジスト材料３４に対してベーク処理を行う。なお、図１３（ａ）及び図１３（ｂ）では、ポジ型レジスト材料３４がインプリントパターン（インプリント材料層３２ａ）を完全に覆っているが、少なくともポジ型レジスト材料３４が溝パターン３３を埋めていればよい。   Next, as shown in FIGS. 13A and 13B, the groove pattern 33 is filled with a positive resist material 34. Specifically, a positive resist material for EUV is applied onto the semiconductor substrate 31 having an imprint pattern by a spin coating method. Further, the positive resist material 34 is baked. In FIGS. 13A and 13B, the positive resist material 34 completely covers the imprint pattern (imprint material layer 32a), but at least the positive resist material 34 covers the groove pattern 33. Just fill it.

次に、図１４（ａ）及び図１４（ｂ）に示すように、溝パターン３３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する透光パターンを有するフォトマスク（図示せず）を介して、ポジ型レジスト材料３４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２４ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ポジ型レジスト材料３４には、非露光領域３４ａ及び露光領域３４ｂが形成される。さらに、露光されたポジ型レジスト材料３４に対してベーク処理を行う。   Next, as shown in FIGS. 14A and 14B, a photo having a translucent pattern extending in a direction (second direction) orthogonal to the extending direction (first direction) of the groove pattern 33 is shown. The positive resist material 34 is exposed to EUV light through a mask (not shown). Specifically, the pattern formed on the photomask is a line and space pattern having a half pitch of 24 nm. By this exposure process, a non-exposed region 34a and an exposed region 34b are formed in the positive resist material 34. Further, the exposed positive resist material 34 is baked.

次に、図１５（ａ）及び図１５（ｂ）に示すように、ポジ型レジスト材料３４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ポジ型レジスト材料３４の露光領域３４ｂが除去され、非露光領域３４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層３２ａ及びライン状のポジ型レジスト材料層（非露光領域）３４ａのいずれも形成されていない領域にホールパターン３５が形成される。   Next, as shown in FIGS. 15A and 15B, the positive resist material 34 is developed. Specifically, development processing is performed using a 2.38% TMAH aqueous solution. By this development processing, the exposed region 34b of the positive resist material 34 is removed, and the non-exposed region 34a remains as a line pattern. As a result, a hole pattern 35 is formed in a region where neither the line-shaped imprint material layer 32a nor the line-shaped positive resist material layer (non-exposed region) 34a is formed.

次に、図１６（ａ）及び図１６（ｂ）に示すように、ホールパターン３５が形成された半導体基板３１上に側壁材料３６を塗布する。具体的には、側壁材料３６としてＲＥＬＡＣＳ剤をスピンコートによって塗布する。これにより、ホールパターン３５が側壁材料３６によって埋められる。   Next, as shown in FIGS. 16A and 16B, a sidewall material 36 is applied on the semiconductor substrate 31 on which the hole pattern 35 is formed. Specifically, a RELACS agent is applied as the sidewall material 36 by spin coating. Thereby, the hole pattern 35 is filled with the sidewall material 36.

次に、図１７（ａ）及び図１７（ｂ）に示すように、加熱処理を行う。この加熱処理により、ポジ型レジスト材料層３４ａ中に残存している酸と側壁材料（ＲＥＬＡＣＳ剤）３６とが架橋反応する。さらに、水洗処理を行うことで、未反応の側壁材料３６を除去する。これにより、ホールパターン３５の一対の側面を規定するポジ型レジスト材料層３４ａの部分に側壁膜３６ａが形成される。その結果、シュリンクされたホールパターン３５ａが得られる。   Next, as shown in FIGS. 17A and 17B, heat treatment is performed. By this heat treatment, the acid remaining in the positive resist material layer 34a and the side wall material (RELACS agent) 36 undergo a crosslinking reaction. Furthermore, the unreacted sidewall material 36 is removed by performing a water washing treatment. As a result, the sidewall film 36a is formed on the portion of the positive resist material layer 34a that defines the pair of side surfaces of the hole pattern 35. As a result, a shrunken hole pattern 35a is obtained.

以上のように、本実施形態においても、第１の実施形態と同様に、微細なホールパターンを低コストで確実に形成することが可能とである。また、本実施形態では、ホールパターンのシュリンクを行うことで、レジスト材料層のパターン３４ａのピッチを大ききしても、微細なホールパターンを形成することが可能である。   As described above, also in the present embodiment, it is possible to reliably form a fine hole pattern at a low cost, as in the first embodiment. Further, in the present embodiment, by performing the shrinking of the hole pattern, it is possible to form a fine hole pattern even if the pitch of the resist material layer pattern 34a is increased.

（実施形態４）
図１８〜図２４は、第４の実施形態に係るパターン形成方法を模式的に示した図である。図１８（ａ）〜図２４（ａ）は平面図、図１８（ｂ）〜図２４（ｂ）は図１８（ａ）〜図２４（ａ）のＢ−Ｂ線に沿った断面図、図２２（ｃ）〜図２４（ｃ）は図２２（ａ）〜図２４（ａ）のＣ−Ｃ線に沿った断面図である。 (Embodiment 4)
18 to 24 are views schematically showing the pattern forming method according to the fourth embodiment. 18 (a) to 24 (a) are plan views, and FIG. 18 (b) to 24 (b) are cross-sectional views taken along line BB in FIGS. 18 (a) to 24 (a). 22 (c) to 24 (c) are cross-sectional views taken along the line CC of FIGS. 22 (a) to 24 (a).

まず、図１８（ａ）及び図１８（ｂ）に示すように、半導体基板（半導体ウェハ）４１上に、光硬化型のインプリント材料（ナノインプリント材料）４２を例えばインクジェット法によって供給する（塗布する）。   First, as shown in FIGS. 18A and 18B, a photocurable imprint material (nanoimprint material) 42 is supplied (applied) onto a semiconductor substrate (semiconductor wafer) 41 by, for example, an inkjet method. ).

次に、図１９（ａ）及び図１９（ｂ）に示すように、半導体基板４１上に供給されたインプリント材料４２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料４２を硬化させる。さらに、テンプレートを半導体基板４１から離型する。これにより、図１９（ａ）及び図１９（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン４３を有するインプリント材料層４２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板４１の全面にインプリントパターンが形成される。   Next, as shown in FIGS. 19A and 19B, a template having a convex pattern extending in a predetermined direction (first direction) on the imprint material 42 supplied onto the semiconductor substrate 41. (Not shown) is brought into contact (pressed). Specifically, the pattern formed on the template is a line and space pattern having a half pitch of 20 nm. Subsequently, the imprint material 42 is cured by irradiating with ultraviolet (UV) light while the template is in contact. Further, the template is released from the semiconductor substrate 41. Thereby, as shown in FIGS. 19A and 19B, an imprint material layer 42a having a groove pattern 43 corresponding to the convex pattern of the template is obtained. In practice, an imprint pattern is formed on the entire surface of the semiconductor substrate 41 by repeating the above-described steps as many times as necessary (the number of shots).

次に、図２０（ａ）及び図２０（ｂ）に示すように、溝パターン４３をネガ型レジスト材料４４で埋める。具体的には、ＥＵＶ用のネガ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板４１上に塗布する。さらに、ネガ型レジスト材料４４に対してベーク処理を行う。なお、図２０（ａ）及び図２０（ｂ）では、ネガ型レジスト材料４４がインプリントパターン（インプリント材料層４２ａ）を完全に覆っているが、少なくともネガ型レジスト材料４４が溝パターン４３を埋めていればよい。   Next, as shown in FIGS. 20A and 20B, the groove pattern 43 is filled with a negative resist material 44. Specifically, a negative resist material for EUV is applied onto the semiconductor substrate 41 having an imprint pattern by spin coating. Further, the negative resist material 44 is baked. 20A and 20B, the negative resist material 44 completely covers the imprint pattern (imprint material layer 42a), but at least the negative resist material 44 covers the groove pattern 43. Just fill it.

次に、図２１（ａ）及び図２１（ｂ）に示すように、溝パターン４３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する遮光パターンを有するフォトマスク（図示せず）を介して、ネガ型レジスト材料４４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２４ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ネガ型レジスト材料４４には、露光領域４４ａ及び非露光領域４４ｂが形成される。さらに、露光されたネガ型レジスト材料４４に対してベーク処理を行う。   Next, as shown in FIGS. 21A and 21B, a photomask having a light shielding pattern extending in a direction (second direction) orthogonal to the extending direction (first direction) of the groove pattern 43. The negative resist material 44 is exposed with EUV light via (not shown). Specifically, the pattern formed on the photomask is a line and space pattern having a half pitch of 24 nm. By this exposure process, an exposed region 44 a and a non-exposed region 44 b are formed in the negative resist material 44. Further, the exposed negative resist material 44 is baked.

次に、図２２（ａ）及び図２２（ｂ）に示すように、ネガ型レジスト材料４４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ネガ型レジスト材料４４の非露光領域４４ｂが除去され、露光領域４４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層４２ａ及びライン状のネガ型レジスト材料層（露光領域）４４ａのいずれも形成されていない領域にホールパターン４５が形成される。   Next, as shown in FIGS. 22A and 22B, the negative resist material 44 is developed. Specifically, development processing is performed using a 2.38% TMAH aqueous solution. By this development processing, the non-exposed area 44b of the negative resist material 44 is removed, and the exposed area 44a remains as a line pattern. As a result, a hole pattern 45 is formed in a region where neither the line-shaped imprint material layer 42a nor the line-shaped negative resist material layer (exposure region) 44a is formed.

次に、図２３（ａ）及び図２３（ｂ）に示すように、ホールパターン４５が形成された半導体基板４１上に側壁材料４６を塗布する。具体的には、側壁材料４６としてＲＥＬＡＣＳ剤をスピンコートによって塗布する。これにより、ホールパターン４５が側壁材料４６によって埋められる。   Next, as shown in FIGS. 23A and 23B, a sidewall material 46 is applied on the semiconductor substrate 41 on which the hole pattern 45 is formed. Specifically, a RELACS agent is applied as the sidewall material 46 by spin coating. As a result, the hole pattern 45 is filled with the sidewall material 46.

次に、図２４（ａ）及び図２４（ｂ）に示すように、加熱処理を行う。この加熱処理により、ポジ型レジスト材料層４４ａ中に残存している酸と側壁材料（ＲＥＬＡＣＳ剤）４６とが架橋反応する。さらに、水洗処理を行うことで、未反応の側壁材料４６を除去する。これにより、ホールパターン４５の一対の側面を規定するポジ型レジスト材料層４４ａの部分に側壁膜４６ａが形成される。その結果、シュリンクされたホールパターン４５ａが得られる。   Next, as shown in FIGS. 24A and 24B, heat treatment is performed. By this heat treatment, the acid remaining in the positive resist material layer 44a and the side wall material (RELACS agent) 46 undergo a crosslinking reaction. Furthermore, the unreacted sidewall material 46 is removed by performing a water washing treatment. As a result, the sidewall film 46a is formed on the portion of the positive resist material layer 44a that defines the pair of side surfaces of the hole pattern 45. As a result, a shrunken hole pattern 45a is obtained.

以上のように、本実施形態においても、第２の実施形態と同様に、微細なホールパターンを低コストで確実に形成することが可能とである。また、本実施形態では、ホールパターンのシュリンクを行うことで、レジスト材料層のパターン４４ａのピッチを大ききしても、微細なホールパターンを形成することが可能である。   As described above, also in the present embodiment, it is possible to reliably form a fine hole pattern at a low cost, as in the second embodiment. Further, in the present embodiment, by performing the shrinking of the hole pattern, it is possible to form a fine hole pattern even if the pitch of the resist material layer pattern 44a is increased.

なお、上述した第１〜第４の実施形態の方法は、半導体装置の製造方法に適用可能である。図２５は、半導体装置の製造方法を示したフローチャートである。   Note that the methods of the first to fourth embodiments described above can be applied to a method for manufacturing a semiconductor device. FIG. 25 is a flowchart showing a method for manufacturing a semiconductor device.

まず、第１〜第４の実施形態のいずれかの方法によってホールパターンを形成する（Ｓ１）。次に、ホールパターンを規定するインプリント材料層及びレジスト材料層のパターンをマスクとして用いて、下地層のエッチングを行う。その結果、下地層にホールパターンが形成される。   First, a hole pattern is formed by any method of the first to fourth embodiments (S1). Next, the underlying layer is etched using the pattern of the imprint material layer and the resist material layer defining the hole pattern as a mask. As a result, a hole pattern is formed in the underlayer.

このように、上述した第１〜第４の実施形態のパターン形成方法を半導体装置の製造方法に適用することで、微細なホールパターンを形成することができる。   Thus, a fine hole pattern can be formed by applying the pattern forming methods of the first to fourth embodiments described above to a method for manufacturing a semiconductor device.

また、上述した第１〜第４の実施形態では、レジスト材料を露光する工程において、ＥＵＶ光を用いたが、一般には光又は電子線を用いることが可能である。例えば、Ｇ線、ｉ線、ＫｒＦエキシマレーザー光、ＡｒＦエキシマレーザー光、等を用いることが可能である。   In the first to fourth embodiments described above, EUV light is used in the step of exposing the resist material. Generally, however, light or electron beams can be used. For example, G-line, i-line, KrF excimer laser light, ArF excimer laser light, or the like can be used.

また、上述した第１〜第４の実施形態では、規則的に配列されたホールパターンの形成方法について説明したが、所望のホールパターンの形成方法に上述した方法を適用することが可能である。例えば、単一のホールパターンの形成にも上述した方法を適用することが可能である。   In the first to fourth embodiments described above, the method for forming regularly arranged hole patterns has been described. However, the method described above can be applied to a method for forming a desired hole pattern. For example, the above-described method can be applied to the formation of a single hole pattern.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１１、２１、３１、４１…半導体基板
１２、２２、３２、４２…インプリント材料
１２ａ、２２ａ、３２ａ、４２ａ…インプリント材料層
１３、２３、３３、４３…溝パターン
１４、３４…ポジ型レジスト材料
１４ａ、３４ａ…非露光領域 １４ｂ、３４ｂ…露光領域
２４、４４…ネガ型レジスト材料
２４ａ、４４ａ…露光領域 ２４ｂ、４４ｂ…非露光領域
１５、２５、３５、４５…ホールパターン
３５ａ、４５ａ…シュリンクされたホールパターン
３６、４６…側壁材料 ３６ａ、４６ａ…側壁膜 DESCRIPTION OF SYMBOLS 11, 21, 31, 41 ... Semiconductor substrate 12, 22, 32, 42 ... Imprint material 12a, 22a, 32a, 42a ... Imprint material layer 13, 23, 33, 43 ... Groove pattern 14, 34 ... Positive resist Material 14a, 34a ... Non-exposed area 14b, 34b ... Exposed area 24, 44 ... Negative resist material 24a, 44a ... Exposed area 24b, 44b ... Non-exposed area 15, 25, 35, 45 ... Hole pattern 35a, 45a ... Shrink Hole pattern 36, 46 ... sidewall material 36a, 46a ... sidewall film

Claims (7)

インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、
前記溝パターンをポジ型のレジスト材料で埋める工程と、
前記第１の方向に直交する第２の方向に延伸する透光パターンを有するマスクを介して前記レジスト材料を露光する工程と、
前記透光パターンを介して露光された前記レジスト材料の部分を除去することでホールパターンを形成する工程と、
を備えたことを特徴とするパターン形成方法。 Forming an imprint material layer having a groove pattern extending in a first direction on the substrate using an imprint method;
Filling the groove pattern with a positive resist material;
Exposing the resist material through a mask having a translucent pattern extending in a second direction orthogonal to the first direction;
Forming a hole pattern by removing a portion of the resist material exposed through the translucent pattern;
A pattern forming method comprising: インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、
前記溝パターンをネガ型のレジスト材料で埋める工程と、
前記第１の方向に直交する第２の方向に延伸する遮光パターンを有するマスクを介して前記レジスト材料を露光する工程と、
前記遮光パターンにより露光されなかった前記レジスト材料の部分を除去することでホールパターンを形成する工程と、
を備えたことを特徴とするパターン形成方法。 Forming an imprint material layer having a groove pattern extending in a first direction on the substrate using an imprint method;
Filling the groove pattern with a negative resist material;
Exposing the resist material through a mask having a light shielding pattern extending in a second direction orthogonal to the first direction;
Forming a hole pattern by removing a portion of the resist material that has not been exposed by the light-shielding pattern; and
A pattern forming method comprising: 前記インプリント材料層を形成する工程は、
前記基板上にインプリント材料を供給する工程と、
前記基板上に供給されたインプリント材料に前記第１の方向に延伸する凸パターンを有するテンプレートを接触させる工程と、
前記テンプレートが接触した状態で前記インプリント材料を硬化させる工程と、
前記テンプレートを離型することで前記凸パターンに対応した前記溝パターンを有する前記インプリント材料層を得る工程と、
を備えることを特徴とする請求項１又は２に記載のパターン形成方法。 The step of forming the imprint material layer includes:
Supplying an imprint material on the substrate;
Contacting a template having a convex pattern extending in the first direction with the imprint material supplied on the substrate;
Curing the imprint material in contact with the template;
Obtaining the imprint material layer having the groove pattern corresponding to the convex pattern by releasing the template;
The pattern forming method according to claim 1, further comprising: 前記ホールパターンの一対の側面を規定する前記レジスト材料の部分に側壁膜を形成する工程をさらに備えた
ことを特徴とする請求項１又は２に記載のパターン形成方法。 The pattern forming method according to claim 1, further comprising a step of forming a side wall film on a portion of the resist material that defines a pair of side surfaces of the hole pattern. 前記レジスト材料を露光する工程は、光又は電子線を用いて行われる
ことを特徴とする請求項１又は２に記載のパターン形成方法。 The pattern forming method according to claim 1, wherein the step of exposing the resist material is performed using light or an electron beam. 前記レジスト材料を露光する工程は、ＥＵＶ光を用いて行われる
ことを特徴とする請求項１又は２に記載のパターン形成方法。 The pattern forming method according to claim 1, wherein the step of exposing the resist material is performed using EUV light. 請求項１又は２に記載のホールパターンを用いてエッチングを行う
ことを特徴とする半導体装置の製造方法。 Etching is performed using the hole pattern according to claim 1 or 2. A method of manufacturing a semiconductor device.

Images