JP2013021330A - 窒化物系半導体素子 - Google Patents

窒化物系半導体素子 Download PDF

Info

Publication number
JP2013021330A
JP2013021330A JP2012153801A JP2012153801A JP2013021330A JP 2013021330 A JP2013021330 A JP 2013021330A JP 2012153801 A JP2012153801 A JP 2012153801A JP 2012153801 A JP2012153801 A JP 2012153801A JP 2013021330 A JP2013021330 A JP 2013021330A
Authority
JP
Japan
Prior art keywords
layer
nitride
semiconductor device
gan
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012153801A
Other languages
English (en)
Inventor
Jae-Hoon Lee
ホーン リー、ジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013021330A publication Critical patent/JP2013021330A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本実施形態は、窒化物半導体層のクラックがほとんどなく、表面の粗度が極めて優秀であるので、全体的な安定性の向上された窒化物系半導体素子を提供する。
【解決手段】本実施形態の窒化物系半導体素子は、基板と、前記基板上に形成されるアルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層と、前記前処理層上に形成されるＡｌがドーピングされたＧａＮ層と、前記ＡｌがドーピングされたＧａＮ層上に形成されるＡｌＧａＮ層とを含む。
【選択図】図２

Description

安定性の優れる窒化物系半導体素子が開示される。より詳しくは、窒化物半導体層のクラックがほとんどなく、表面の粗度が極めて優秀であるため全体的な安定性の向上された窒化物系半導体素子が開示される。
最近、全世界的に情報通信技術の急激な発達に伴って超高速、大容量の信号送信のための通信技術が急速に発達している。特に、無線通信技術において個人携帯電話、衛星通信、軍事用レーダー、放送通信、通信用中継機などの需要が次第に拡大することにつれて、マイクロ波とミリメートル波帯域の超高速情報通信システムに必要な高速、高電力電子素子に対する要求が増加している。したがって、高電力電子素子に用いられるパワー素子も省エネのために多くの研究が行われている。
特に、ＧａＮ系窒化物半導体はエネルギギャップが大きく、高い熱的および化学的な安定度、高い電子飽和の速度（〜３×１０７ｃｍ／ｓｅｃ）などの優れる物性を有し、光素子だけではなく高周波、高出力用の電子素子における応用が容易であるため、世界的に活発に研究されている。
ＧａＮ系窒化物半導体を用いるを用いるヘテロ接合電界効果トランジスタ（ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；ＨＦＥＴ）の場合、接合界面におけるバンド不連続（ｂａｎｄ−ｄｉｓｃｏｎｔｉｎｕｉｔｙ）が大きいので、界面に高い濃度の電子が誘起される場合があるので電子移動度がさらに高められて高電力素子へ応用することができる。
しかし、窒化物単結晶の格子定数および熱膨張係数に適する窒化物単結晶の成長用基板は普遍的ではない。主に、窒化物単結晶はサファイア基板またはＳｉＣ基板のような異種基板上にＭＯＣＶＤ（Ｍｅｔａ Ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）方法などの気相成長法、またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）方法に基づいて成長する。ただし、単結晶サファイア基板およびＳｉＣ基板はその値段が高いだけではなく、そのサイズも制限されているため大量生産には適しない。したがって、熱伝導度の問題それだけではなく、基板サイズの拡大を通した生産性向上のために最も普遍的に用いられる基板がシリコン（Ｓｉ）基板である。しかし、シリコン基板とＧａＮ単結晶との間の格子定数の差と熱膨張係数の差によってＧａＮ層は実用化され難いほどクラック（ｃｒａｃｋ）が発生しやすい。したがって、シリコン基板上でＧａＮを安定に成長させ得る方法が求められる実状である。
図１には従来における窒化物系ヘテロ接合電界効果トランジスタの基本構造が図示されている。
図１を参照すると、従来の窒化物系ヘテロ接合電界効果トランジスタ１０は、シリコン基板１１上に低温バッファ層１２、ＡｌＧａＮ／ＧａＮ複合層１３、ドーピングされないＧａＮ層１４、およびＡｌＧａＮ層１５が順次形成されている。ＡｌＧａＮ層１５の上面の両端にはソース電極１６およびドレイン電極１８が形成され、その間にゲート電極１７が配置され、ゲート電極１７、ソース電極１６、ドレイン電極１８の間に保護層１９が形成される。ＡｌＧａＮ／ＧａＮ複合層１３は複数の層が積層されて形成され、格子定数の差を緩和させてＡｌＧａＮ／ＧａＮ複合層１３上にＧａＮ層を成長させてもよい。
ヘテロ接合電界効果トランジスタ１０は、異なるバンドギャップを有するＧａＮ層１４およびＡｌＧａＮ層１５のヘテロ接合によって２次元電子ガス（２ＤＥＧ）層が形成される。ここで、ゲート電極１７に信号が入力されると、２次元電子ガス層によってチャネルが形成されてソース電極１６とドレイン電極１８との間に電流が導通されてもよい。ＧａＮ層１４はドーピングされないＧａＮ層から形成され、サファイア基板１１に対する漏洩電流を防止して素子間の分離のため比較的に高い抵抗を有するように形成される。
窒化物半導体層のクラックがほとんどなく、表面の粗度が極めて優秀であるので、全体的な安定性の向上された窒化物系半導体素子が提供される。
本発明の一実施形態に係る窒化物系半導体素子は、基板と、前記基板上に形成されるアルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層と、前記前処理層上に形成されるＡｌがドーピングされたＧａＮ層と、前記ＡｌがドーピングされたＧａＮ層上に形成されるＡｌＧａＮ層とを含む。
本発明の一側面に係る窒化物系半導体素子において、前記アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層は、単一層の構造、規則的なドット構造、不規則的なドット構造、およびパターン構造からなる群より選択される構造で形成されてもよい。
本発明の一側面に係る窒化物系半導体素子において、前記前処理層上に形成されるバッファ層をさらに含み、前記バッファ層は、窒化アルミニウム（ＡｌＮ）からなってもよい。また、前記前処理層が、規則的なドット構造、不規則的なドット構造、およびパターン構造からなる場合に、前記前処理層が、前記バッファ層中に含まれてもよい。
本発明の一側面に係る窒化物系半導体素子において、前記前処理層と前記ＡｌがドーピングされたＧａＮ層との間に形成され、ＩＩＩ族元素対比Ｖ族元素の比率であるＶ／ＩＩＩ族の比率が予め定められたＧａＮシード層をさらに含んでもよい。
本発明の一側面に係る窒化物系半導体素子において、前記ＧａＮシード層は、第１ＧａＮシード層と、第２ＧａＮシード層を含んでもよく、第１ＧａＮシード層の前記Ｖ／ＩＩＩ族の比率は、第２ＧａＮシード層の前記Ｖ／ＩＩＩ族の比率よりも高くてもよい。
本発明の一側面に係る窒化物系半導体素子において、前記前処理層と前記ＡｌがドーピングされたＧａＮ層との間に形成され、前記前処理層から前記ＡｌがドーピングされたＧａＮ層へ次第にアルミニウムの含量が減少されるグレードＡｌＧａＮ層をさらに含んでもよい。
本発明の一側面に係る窒化物系半導体素子において、前記グレードＡｌＧａＮ層において、アルミニウム含量は、アルミニウム含量が７０％以上の含量から始まり、７０％から１５％までの範囲に減少することがある。
本発明の一側面に係る窒化物系半導体素子において、前記ＡｌがドーピングされたＧａＮ層は、０．１％〜０．９％のアルミニウムを含有してもよい。
本発明の一側面に係る窒化物系半導体素子において、前記ＡｌＧａＮ層上に形成される保護層をさらに含み、前記保護層は、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、および酸化アルミニウム（Ａｌ２Ｏ３）からなる群より選択される物質で形成されてもよい。
本発明の一側面に係る窒化物系半導体素子において、前記基板は、サファイア、シリコン、窒化アルミニウム（ＡｌＮ）、炭化ケイ素（ＳｉＣ）、および窒化ガリウム（ＧａＮ）からなる群より選択された物質で形成されてもよい。
本発明の一側面に係る窒化物系半導体素子において、前記窒化物系半導体素子は、ノーマリーオン素子、ノーマリーオフ素子、およびショットキーダイオードからなる群より選択される素子であってもよい。
本発明の一側面に係る窒化物系半導体素子において、前記窒化物系半導体素子は、第１導電型半導体層、活性層、および第２導電型半導体層を含む半導体発光素子であってもよい。
本発明の一実施形態に係る窒化物系半導体素子は、アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）の前処理層を含むことによって、基板と基板上に形成される窒化物半導体層との間の格子定数および熱膨張係数などの物性差による窒化物半導体層のストレス（ｓｔｒｅｓｓ）を弛緩させることができる。これによって、窒化物半導体層のクラックの発生を最小化し、窒化物半導体層の表面の粗度を改善して窒化物系半導体素子の安定性および性能を向上させることができる。
また、本発明の一側面に係る窒化物系半導体素子は、基板から遠いほどアルミニウムの含量の減少されたグレードＡｌＧａＮ層を含むことによって、窒化物半導体層のクラックの発生を最小化し、より安定的な構造の窒化物半導体層を形成することができる。
従来技術に係るヘテロ接合電界効果トランジスタの断面図である。 本発明の一実施形態に係るヘテロ接合電界効果トランジスタの断面図である。 本発明の他の実施形態に係るショットキーダイオードの断面図である。 本発明の他の実施形態に係る半導体発光素子の断面図である。 基板上にバッファ層を成長させる前にアルミニウムだけで前処理した窒化物半導体の表面の光学写真である。 本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体の表面の光学写真である。 基板上にバッファ層を成長させる前にアルミニウムだけで前処理した窒化物半導体の表面、および本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体の表面のＸ線回折分析値を示したグラフである。 本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体のＸ線回折分析データ（ｏｍｅｇａ−２ｔｈｅｔａ）を示したグラフである。 本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体全体の厚さに対するマッピングデータを示したグラフである。 本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体の光学写真である。 本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体の原子顕微鏡の写真である。
実施形態の説明において、各基板、層またはパターンなどが各基板、層、またはパターンなどの「上（ｏｎ）」または「下（ｕｎｄｅｒ）」に形成されるものと記載される場合、「上（ｏｎ）」と「下（ｕｎｄｅｒ）」は「直接（ｄｉｒｅｃｔｌｙ）」または「他の構成要素を介在して（ｉｎｄｉｒｅｃｔｌｙ）」形成されるものをすべて含む。また、各構成要素の上または下に対する基準は図面を基準にして説明する。
図面における各構成要素の大きさは説明のために誇張される場合があり、実際に適用される大きさを意味することはない。
以下では下記の図面を参照して実施形態を説明する。
図２は、本発明の一実施形態に係るヘテロ接合電界効果トランジスタの断面図である。図３は、本発明の他の実施形態に係るショットキーダイオードの断面図である。図４は、本発明の他の実施形態に係る半導体発光素子の断面図である。
本発明の一実施形態に係る窒化物系半導体素子は、ヘテロ接合電界効果トランジスタ１００、ショットキーダイオード２００、および半導体発光素子３００に適用されてもよい。すなわち、本発明の一実施形態に係る窒化物系半導体素子は、ノーマリーオン（ｎｏｒｍａｌｌｙ ｏｎ）素子、ノーマリーオフ（ｎｏｒｍａｌｌｙ ｏｆｆ）素子、およびショットキーダイオード（ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）からなる群より選択される素子であってもよく、第１導電型半導体層、活性層、および第２導電型半導体層を含む半導体発光素子であってもよい。
図２〜図４に示す基板１１０，２１０，３１０、アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層１２０，２２０，３２０、バッファ層１３０，２３０，３３０、ＧａＮシード層１４１、１４２、２４１、２４２、３４１、３４２、グレードＡｌＧａＮ層１５０，２５０，３５０、ＡｌがドーピングされたＧａＮ層１６０，２６０，３６０、ＡｌＧａＮ層１７０，２７０，３７０はそれぞれの素子に応じて図面符号を別にしているが、互いに対応することから、以下は重複説明を避けるために図２を中心に説明した後、それぞれの素子に対しては重複しない部分のみを説明する。
図２を参照すると、本発明の一実施形態に係る窒化物系半導体素子は、基板１１０、基板１１０上に形成されるアルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層１２０、前処理層１２０上に形成されるＡｌがドーピングされたＧａＮ層１６０、およびＡｌがドーピングされたＧａＮ層１６０上に形成されるＡｌＧａＮ層１７０を含む。
また、本発明の一実施形態に係る窒化物系半導体素子は、バッファ層１３０、ＧａＮシード層１４０、グレードＡｌＧａＮ層１５０をさらに含んでもよい。
基板１１０は、サファイア（ｓａｐｐｈｉｒｅ）、シリコン（ｓｉｌｉｃｏｎｅ）、窒化アルミニウム（ＡｌＮ）、炭化ケイ素（ＳｉＣ）、および窒化ガリウム（ＧａＮ）からなる群より選択された物質で形成されてもよい。すなわち、基板１１０は、ガラス基板またはサファイア基板のような絶縁性基板であってもよく、Ｓｉ、ＳｉＣ、ＺｎＯのような導電性基板であってもよい。また、基板１１０は窒化物成長用基板であってもよく、例えば、ＡｌＮまたはＧａＮ系の基板であってもよい。
アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層１２０は、基板１１０と該基板１１０上に形成される窒化物半導体層との間の格子定数および熱膨張係数などの物性差による窒化物半導体層のストレスを弛緩させることができる。これによって、窒化物半導体層のクラックの発生を最小化し、窒化物半導体層の表面の粗度を改善して窒化物系半導体素子の安定性および性能を向上させることができる。
アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層１２０は、単一層の構造、規則的なドット（ｄｏｔ）構造、不規則的なドット構造、およびパターン構造からなる群より選択される構造で形成されるものの、これに制限されることはない。アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層１２０は窒化物半導体層のクラックの発生を最小化し、窒化物半導体層の表面の粗度を改善するために様々な構造および形状に形成されてもよい。
バッファ層１３０は、アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層１２０上に形成されてもよい。また、前処理層が、規則的なドット構造、不規則的なドット構造、およびパターン構造からなる場合に、前処理層が、バッファ層中に含まれてもよい。バッファ層１３０は、窒化アルミニウム（ＡｌＮ）からなり得る。バッファ層１３０は、２０ｎｍ〜１０００ｎｍ厚さの単結晶で形成されてもよい。バッファ層１３０は、アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層１２０と共に窒化物半導体層と基板の格子定数および熱膨張係数の差を最小化して本発明の一側面に係る窒化物系半導体素子の安定性を向上させ、性能を改善させることができる。
ＧａＮシード層１４１，１４２はバッファ層１３０上に形成されてもよい。ＧａＮシード層１４１，１４２は、窒化物半導体層の安定した形成のためにＶ族元素およびＩＩＩ族元素を含んでもよい。ここで、窒化物半導体層は、下記のグレードＡｌＧａＮ層１５０、ＡｌがドーピングされたＧａＮ層１６０、およびＡｌＧａＮ層１７０を含んでもよい。ＧａＮシード層１４１，１４２は、窒化物半導体層の水平方向の成長を促進させて窒化物系半導体素子の製造効率性および品質を向上させることができる。ＧａＮシード層１４１，１４２において、ＩＩＩ族元素対比Ｖ族元素の比率のＶ／ＩＩＩ族の比率が調整されてもよい。
ＧａＮシード層１４１，１４２は、Ｖ／ＩＩＩ族の比率の高い第１ＧａＮシード層１４１およびＶ／ＩＩＩ族の比率の低い第２ＧａＮシード層１４２を含む２層構造であってもよい。第１ＧａＮシード層１４１はバッファ層１３０上に形成されてもよく、高圧およびＶ／ＩＩＩ族の比率が高い条件で形成されてもよい。例えば、第１ＧａＮシード層１４１は、３００Ｔｏｒｒ以上の圧力およびＶ／ＩＩＩ族の比率が１０、０００以上の条件で形成されてもよい。
第２ＧａＮシード層１４２は第１シード層１４１上に形成されてもよく、低圧およびＶ／ＩＩＩ族の比率が低い条件で形成されてもよい。例えば、第２ＧａＮシード層１４２は、５０Ｔｏｒｒ以下の圧力およびＶ／ＩＩＩ族の比率が３、０００以下の条件で形成されてもよい。
グレードＡｌＧａＮ層１５０は、アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層１２０およびＡｌがドーピングされたＧａＮ層１６０の間に形成されてもよい。グレードＡｌＧａＮ層１５０は、アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層１２０からＡｌがドーピングされたＧａＮ層１６０へ次第にアルミニウムの含量が減少してもよい。グレードＡｌＧａＮ層１５０においてアルミニウム含量はアルミニウム含量が７０％以上の含量から始まり、７０％から１５％までの範囲で減少してもよい。
グレードＡｌＧａＮ層１５０は多層構造であってもよく、個別の層においてアルミニウムの含量は互いに異なってもよい。例えば、グレードＡｌＧａＮ層１５０は、アルミニウム含量が７０％以上の含量から始まり、７０％から５０％に減少する第１グレードＡｌＧａＮ層（図示せず）、アルミニウム含量が５０％から３０％に減少する第２グレードＡｌＧａＮ層（図示せず）、およびアルミニウム含量が３０％から１５％に減少する第３グレードＡｌＧａＮ層（図示せず）が順次積層されてもよい。すなわち、窒化物半導体層におけるクラックの発生を防止し、より安定した構造の窒化物半導体層が形成されるようにアルミニウムの含量がＡｌがドーピングされたＧａＮ層１６０にいくほど次第に減少するグレードＡｌＧａＮ層１５０を形成してもよい。
また、グレードＡｌＧａＮ層１５０に含まれる複数の層は窒化物半導体層のクラックの発生を最小化し、より安定した構造の窒化物半導体層を形成させる厚さを有し得る。例えば、当該第１グレードＡｌＧａＮ層において約７０％のアルミニウム含量を有するＡｌＧａＮ層は２０ｎｍ〜１０００ｎｍの厚さに形成してもよく、第２グレードＡｌＧａＮ層全体は２０ｎｍ〜５０ｎｍの厚さに形成してもよい。
ＡｌがドーピングされたＧａＮ層１６０はグレードＡｌＧａＮ層１５０上に形成されてもよい。ＡｌがドーピングされたＧａＮ層１６０は、０．１％〜０．９％のアルミニウムを含有してもよい。好ましくは、ＡｌがドーピングされたＧａＮ層１６０は０．３％〜０．６％のアルミニウムを含有してもよい。ＡｌがドーピングされたＧａＮ層１６０は、アルミニウムによってＧａＮ層の欠陥により存在し得るガリウム空格子（Ｇａ ｖａｃａｎｃｙ）を不動態化（ｐａｓｓｉｖａｔｉｏｎ）させることができる。これによって、２次元または３次元電位における成長を抑制してＧａＮ層の結晶性を向上させることができる。
ＡｌＧａＮ層１７０は、ＡｌがドーピングされたＧａＮ層１６０上に形成されてもよい。また、ＡｌＧａＮ層１７０上に保護層１９０がさらに形成されてもよい。保護層１９０は、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、および酸化アルミニウム（Ａｌ２Ｏ３）からなる群より選択される物質で形成されてもよい。保護層１９０は不動態化薄膜層としてＡｌＧａＮ層の不安定な表面状態を減少させ、高周波の動作時に電流崩壊（ｃｕｒｒｅｎｔ ｃｏｌｌａｐｓｅ）の現象による電力特性の減少を減らすことができる。
上記で簡略に説明したように、本発明の一側面に係る窒化物系半導体素子は様々な種類の電子素子に適用されてもよい。
例えば、図２に示すようにソース電極１８１、ゲート電極１８２、およびドレイン電極１８３を含むヘテロ接合電界効果トランジスタのノーマリーオン素子およびノーマリーオフ素子に適用されてもよい。図２でソース電極１８１およびドレイン電極１８３は、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、および金（Ａｕ）からなる群より選択される物質で形成されてもよい。
また、図３に示すように、オーミック電極２８１およびショットキー電極２８２の形成されたショットキーダイオードに適用されてもよい。図３に示すオーミック電極２８１は、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、および金（Ａｕ）からなる群より選択される物質で形成されてもよい。ショットキー電極２８２は、Ｎｉ、Ａｕ、ＣｕＩｎＯ２、ＩＴＯ、Ｐｔ、およびこの合金からなる群より選択される物質で形成されてもよい。また、上記の合金の例として、ＮｉとＡｕ合金、ＣｕＩｎＯ２とＡｕ合金、ＩＴＯとＡｕ合金、Ｎｉ、ＰｔおよびＡｕ合金、そしてＰｔとＡｕの合金が挙げられるが、これに制限されることはない。
さらに、図４に示すように第１導電型半導体層３８３、活性層３８４、および第２導電型半導体層３８５を含む半導体発光素子に適用されてもよい。半導体発光素子において活性層３８４は量子井戸（ｑｕａｎｔｕｍ ｗｅｌｌ）型であってもよく、半導体発光素子は透明電極３８６、ｐ型電極３８７およびｎ型電極３８８を含んでもよい。
図５ａ及び図５ｂは、基板上にバッファ層を成長させる前にアルミニウムだけで前処理した窒化物半導体の表面、および本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体の表面の光学写真である。図６は、基板上にバッファ層を成長させる前にアルミニウムだけで前処理した窒化物半導体の表面、および本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体の表面のＸ線回折分析値を示したグラフである。
図５ａ及び図５ｂを参照すると、バッファ層を成長させる前にアルミニウムだけで前処理した窒化物半導体の表面図５ａには微細なクラックが発生したが、本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体の表面にはこのようなクラックが全く発生しないことが確認される。
また、図６を参照すると、バッファ層を成長させる前にアルミニウムだけで前処理した窒化物半導体の００２Ｘ線の回折分析値（Ａｌ ｐｒｅ−ｔｒｅａｔｍｅｎｔ）は７１６ａｒｃｓｅｃである一方、本発明の一実施形態によりアルミニウムシリコンカーバイドで前処理した窒化物半導体の００２Ｘ線の回折分析値（ＡｌＳｉ１−ｘＣｘ ｐｒｅ−ｔｒｅａｔｍｅｎｔ）は３１３ａｒｃｓｅｃに減少したことが分かる。これによって、アルミニウムシリコンカーバイドで前処理することによって窒化物半導体のストレスが弛緩し、クラック発生の減少だけではなく結晶性が改善されたことが分かる。
図７は、本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体のＸ線回折分析データ（ｏｍｅｇａ−２ｔｈｅｔａ）を示したグラフである。図８は、本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体全体の厚さに対するマッピングデータを示したグラフである。図９ａ及び図９ｂは、本発明の一実施形態によってアルミニウムシリコンカーバイドで前処理した窒化物半導体の光学写真および原子顕微鏡の写真である。
図７を参照すると、本発明の一実施形態に係る窒化物系半導体素子でアルミニウムの含量に応じるピーク（ｐｅａｋ）を確認する。図８、図９ａ及び図９ｂを参照すると、本発明の一側面に係る窒化物系半導体素子は、アルミニウムシリコンカーバイド前処理層およびＶ／ＩＩＩ族の比率が予め定められたＧａＮシード層が形成され、クラックがほぼ存在せず、原子顕微鏡上の粗度が０．５３ｎｍとして極めて優れた表面を有することが分かる。
すなわち、従来にはクラックが発生されずに窒化物半導体層を特定の厚さ以上に成長することが困難であったが、本発明の一実施形態に係る窒化物系半導体素子は、基板上にアルミニウムシリコンカーバイド前処理層を備えることによって、クラックがほぼ発生しないながらも窒化物半導体層を特定の厚さ以上に成長させることができる。図８に示すように、本発明の一実施形態に係る窒化物系半導体素子はクラックの発生がほとんどなく、全体の厚さが約２．２μｍであり、厚さの偏差が約１．６％である均一な厚さ分布を取得することができた。
また、本発明の一実施形態に係る窒化物半導体は、ＡｌがドーピングされたＧａＮ層上に形成されたＡｌＧａＮ層においてアルミニウム含量が４０％であるとき、２次元電子ガス層の移動度（ｍｏｂｉｌｉｔｙ）が約１０００ｃｍ２／Ｖｓ、シートキャリア濃度（ｓｈｅｅｔ ｃａｒｒｉｅｒ ｄｅｎｓｉｔｙ）が約１．５×１０１３／ｃｍ２であると確認された。
上述したように本実施形態を限定された実施形態と図面によって説明したが、本実施形態は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような実施形態から多様な修正及び変形することができる。したがって、本実施形態の範囲は、開示された実施形態に限定されて定められるものではなく、特許請求の範囲だけではなく特許請求の範囲と均等なものなどによって定められる。
１０、１００ ヘテロ接合電界効果トランジスタ
１１ 基板
１２ 低温バッファ層
１３ ＡｌＧａＮ／ＧａＮ複合層
１４ ＧａＮ層
１５、１７０ ＡｌＧａＮ層
１６、１８１ ソース電極
１７、１８２ ゲート電極
１８、１８３ ドレイン電極
１９、１９０ 保護層
１１０、２１０、３１０ 基板
１２０、２２０、３２０ アルミニウムシリコンカーバイド前処理層
１３０、２３０、３３０ バッファ層
１４１、２４１、３４１ 第１ＧａＮシード層
１４２、２４２、３４２ 第２ＧａＮシード層
１５０、２５０、３５０ グレードＡｌＧａＮ層
１６０、２６０、３６０ ＡｌがドーピングされたＧａＮ層
１７０、２７０、３７０ ＡｌＧａＮ層
２８１ オーミック電極
３８４ 活性層
３８６ 透明電極
３８７ ｐ型電極
３８８ ｎ型電極

Claims (14)

  1. 基板と、
    前記基板上に形成されるアルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層と、
    前記前処理層上に形成されるＡｌがドーピングされたＧａＮ層と、
    前記ＡｌがドーピングされたＧａＮ層上に形成されるＡｌＧａＮ層と、
    を含むことを特徴とする窒化物系半導体素子。
  2. 前記アルミニウムシリコンカーバイド（ＡｌＳｉｘＣ１−ｘ）前処理層は、単一層の構造、規則的なドット構造、不規則的なドット構造、およびパターン構造からなる群より選択される構造で形成されることを特徴とする請求項１に記載の窒化物系半導体素子。
  3. 前記前処理層上に形成されるバッファ層をさらに含み、
    前記バッファ層は、窒化アルミニウム（ＡｌＮ）からなることを特徴とする請求項１又は２に記載の窒化物系半導体素子。
  4. 前記前処理層と前記ＡｌがドーピングされたＧａＮ層との間に形成され、ＩＩＩ族元素対比Ｖ族元素の比率であるＶ／ＩＩＩ族の比率が予め定められたＧａＮシード層をさらに含むことを特徴とする請求項１に記載の窒化物系半導体素子。
  5. 前記ＧａＮシード層は、
    第１ＧａＮシード層と、
    第２ＧａＮシード層を含み、
    前記第１ＧａＮシード層の前記Ｖ／ＩＩＩ族の比率は、前記第２ＧａＮシード層の前記Ｖ／ＩＩＩ族の比率よりも高いことを特徴とする請求項４に記載の窒化物系半導体素子。
  6. 前記前処理層と前記ＡｌがドーピングされたＧａＮ層との間に形成され、前記前処理層から前記ＡｌがドーピングされたＧａＮ層へ次第にアルミニウムの含量が減少されるグレードＡｌＧａＮ層をさらに含むことを特徴とする請求項１に記載の窒化物系半導体素子。
  7. 前記グレードＡｌＧａＮ層において、アルミニウム含量は、アルミニウム含量が７０％以上の含量から始まり、７０％から１５％までの範囲に減少することを特徴とする請求項６に記載の窒化物系半導体素子。
  8. 前記ＡｌがドーピングされたＧａＮ層は、０．１％〜０．９％のアルミニウムを含有することを特徴とする請求項１から７のいずれか一項に記載の窒化物系半導体素子。
  9. 前記ＡｌＧａＮ層上に形成される保護層をさらに含み、
    前記保護層は、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、および酸化アルミニウム（Ａｌ２Ｏ３）からなる群より選択される物質で形成されることを特徴とする請求項１から８のいずれか一項に記載の窒化物系半導体素子。
  10. 前記基板は、サファイア、シリコン、窒化アルミニウム（ＡｌＮ）、炭化ケイ素（ＳｉＣ）、および窒化ガリウム（ＧａＮ）からなる群より選択された物質で形成されることを特徴とする請求項１から９のいずれか一項に記載の窒化物系半導体素子。
  11. 前記窒化物系半導体素子は、ノーマリーオン素子、ノーマリーオフ素子、およびショットキーダイオードからなる群より選択される素子であることを特徴とする請求項１から１０のいずれか一項に記載の窒化物系半導体素子。
  12. 前記ショットキーダイオードにおいてオーミック電極は、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、および金（Ａｕ）からなる群より選択される物質で形成されることを特徴とする請求項１１に記載の窒化物系半導体素子。
  13. 前記ショットキーダイオードにおいてショットキー電極は、Ｎｉ、Ａｕ、ＣｕＩｎＯ２、ＩＴＯ、Ｐｔ、およびこの合金からなる群より選択される物質で形成されることを特徴とする請求項１１に記載の窒化物系半導体素子。
  14. 前記窒化物系半導体素子は、第１導電型半導体層、活性層、および第２導電型半導体層を含む半導体発光素子であることを特徴とする請求項１から８のいずれか一項に記載の窒化物系半導体素子。
JP2012153801A 2011-07-12 2012-07-09 窒化物系半導体素子 Pending JP2013021330A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0068936 2011-07-12
KR1020110068936A KR20130008280A (ko) 2011-07-12 2011-07-12 안정성이 우수한 질화물계 반도체 소자

Publications (1)

Publication Number Publication Date
JP2013021330A true JP2013021330A (ja) 2013-01-31

Family

ID=47482986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012153801A Pending JP2013021330A (ja) 2011-07-12 2012-07-09 窒化物系半導体素子

Country Status (5)

Country Link
US (1) US20130015463A1 (ja)
JP (1) JP2013021330A (ja)
KR (1) KR20130008280A (ja)
CN (1) CN102881718A (ja)
TW (1) TW201304138A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016520992A (ja) * 2013-03-14 2016-07-14 ヘクサテック，インコーポレイテッド 窒化アルミニウム単結晶基板を組込んだパワー半導体デバイス
JP2020035928A (ja) * 2018-08-30 2020-03-05 富士電機株式会社 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
WO2024116732A1 (ja) * 2022-11-30 2024-06-06 株式会社ジャパンディスプレイ 半導体素子

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190270B2 (en) 2013-06-04 2015-11-17 Samsung Electronics Co., Ltd. Low-defect semiconductor device and method of manufacturing the same
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
KR102197080B1 (ko) * 2014-02-04 2020-12-31 엘지이노텍 주식회사 반도체 소자
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US10365329B2 (en) * 2016-05-26 2019-07-30 Infineon Technologies Ag Measurements in switch devices
CN109346532A (zh) * 2018-09-26 2019-02-15 深圳市晶相技术有限公司 半导体器件及其制作方法
CN109638117B (zh) * 2018-11-29 2021-06-11 华灿光电（浙江）有限公司 一种AlN模板、外延片结构及制造方法
CN113054002B (zh) * 2021-03-22 2022-11-08 华南师范大学 一种增强型高迁移率氮化镓半导体器件及其制备方法
CN116344688B (zh) * 2023-05-26 2023-07-28 中诚华隆计算机技术有限公司 一种发光芯片及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911084B2 (en) * 2001-09-26 2005-06-28 Arizona Board Of Regents Low temperature epitaxial growth of quaternary wide bandgap semiconductors
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7897490B2 (en) * 2005-12-12 2011-03-01 Kyma Technologies, Inc. Single crystal group III nitride articles and method of producing same by HVPE method incorporating a polycrystalline layer for yield enhancement
US7683400B1 (en) * 2006-06-26 2010-03-23 Northrop Grumman Systems Corporation Semiconductor heterojunction devices based on SiC
JP2009295753A (ja) * 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016520992A (ja) * 2013-03-14 2016-07-14 ヘクサテック，インコーポレイテッド 窒化アルミニウム単結晶基板を組込んだパワー半導体デバイス
JP2020035928A (ja) * 2018-08-30 2020-03-05 富士電機株式会社 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
JP7107106B2 (ja) 2018-08-30 2022-07-27 富士電機株式会社 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
WO2024116732A1 (ja) * 2022-11-30 2024-06-06 株式会社ジャパンディスプレイ 半導体素子

Also Published As

Publication number Publication date
TW201304138A (zh) 2013-01-16
KR20130008280A (ko) 2013-01-22
CN102881718A (zh) 2013-01-16
US20130015463A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
JP2013021330A (ja) 窒化物系半導体素子
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5634681B2 (ja) 半導体素子
CN104115258B (zh) 外延基板、半导体装置及半导体装置的制造方法
TWI712075B (zh) 化合物半導體基板
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP2010232293A (ja) 半導体装置
Chen et al. Epitaxial lift-off of flexible GaN-based HEMT arrays with performances optimization by the piezotronic effect
JP6035721B2 (ja) 半導体装置の製造方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JP5702058B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JPWO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP2007095858A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
CN1937246A (zh) 复合缓冲层氮化物高电子迁移率晶体管外延结构及其制造方法
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2002359255A (ja) 半導体素子
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP5817283B2 (ja) 半導体装置の製造方法
US9087768B2 (en) Nitride based heterojunction semiconductor device and manufacturing method thereof
JP2007088252A5 (ja)
EP2565930B1 (en) III-nitride semiconductor device
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2013140981A (ja) 窒化物系半導体素子及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130321