JP2013021274A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013021274A
JP2013021274A JP2011155854A JP2011155854A JP2013021274A JP 2013021274 A JP2013021274 A JP 2013021274A JP 2011155854 A JP2011155854 A JP 2011155854A JP 2011155854 A JP2011155854 A JP 2011155854A JP 2013021274 A JP2013021274 A JP 2013021274A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
protrusion
showing
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011155854A
Other languages
English (en)
Inventor
Takashi Izumida
貴士 泉田
Toshitaka Miyata
俊敬 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011155854A priority Critical patent/JP2013021274A/ja
Priority to US13/410,697 priority patent/US20130015500A1/en
Publication of JP2013021274A publication Critical patent/JP2013021274A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】トランジスタの電流駆動力増大を図りつつ、オフリーク電流を低減させる。
【解決手段】半導体突出部２は、半導体基板１上に形成されている。ソース／ドレイン層５、６は、半導体突出部２の上下方向に設けられている。ゲート電極７、８は、半導体突出部２の側面にゲート絶縁膜４を介して設けられている。チャネル領域３は、半導体突出部２の側面に設けられ、ドレイン層６側とソース層５側とでポテンシャルの高さが異なっている。
【選択図】 図１

Description

本発明の実施形態は半導体装置に関する。
電界効果トランジスタでは、その微細化に伴ってゲート電極によるチャネル領域のポテンシャル制御性が低下し、短チャネル効果が顕著になり、短チャネル効果低減と電流駆動力増大の両立が困難になっている。
一方、フィン型トランジスタでは、チャネル領域の両側にゲート電極が設けられているため、チャネル領域のポテンシャル制御性が向上し、短チャネル効果低減と電流駆動力増大の両立を図るのに有効である。
ＵＳ２００７／０６３２２４
本発明の一つの実施形態の目的は、トランジスタの電流駆動力増大を図りつつ、オフリーク電流を低減させることが可能な半導体装置を提供することである。
実施形態の半導体装置によれば、半導体突出部と、ソース／ドレイン層と、ゲート電極と、チャネル領域とが設けられている。半導体突出部は、半導体基板上に形成されている。ソース／ドレイン層は、前記半導体突出部の上下方向に設けられている。ゲート電極は、前記半導体突出部の側面にゲート絶縁膜を介して設けられている。チャネル領域は、前記半導体突出部の側面に設けられ、前記ソース／ドレイン層と前記半導体突出部との間に形成される空乏層以外の領域において、前記ドレイン層側と前記ソース層側とでポテンシャルの高さが異なっている。
図１（ａ）は、第１実施形態に係る半導体装置の概略構成を示す平面図、図１（ｂ）は、第１実施形態に係る半導体装置の概略構成を示す断面図、図１（ｃ）は、第１実施形態に係る半導体装置の概略構成のその他の例を示す断面図、図１（ｄ）は、第１実施形態に係る半導体装置の半導体突出部２の上下方向に沿ったチャネル領域のポテンシャルを示す図である。 図２（ａ）は、第２実施形態に係る半導体装置の製造方法を示す平面図、図２（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図３（ａ）は、第２実施形態に係る半導体装置の製造方法を示す平面図、図３（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図４（ａ）は、第２実施形態に係る半導体装置の製造方法を示す平面図、図４（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図５（ａ）は、第２実施形態に係る半導体装置の製造方法を示す平面図、図５（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図６（ａ）は、第２実施形態に係る半導体装置の製造方法を示す平面図、図６（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図７（ａ）は、第２実施形態に係る半導体装置の製造方法を示す平面図、図７（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図８（ａ）は、第２実施形態に係る半導体装置の製造方法を示す平面図、図８（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図９（ａ）は、第３実施形態に係る半導体装置の製造方法を示す平面図、図９（ｂ）は、第３実施形態に係る半導体装置の製造方法を示す断面図である。 図１０（ａ）は、第３実施形態に係る半導体装置の製造方法を示す平面図、図１０（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図１１（ａ）は、第３実施形態に係る半導体装置の製造方法を示す平面図、図１１（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図１２（ａ）は、第３実施形態に係る半導体装置の製造方法を示す平面図、図１２（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図１３（ａ）は、第３実施形態に係る半導体装置の製造方法を示す平面図、図１３（ｂ）は、第３実施形態に係る半導体装置の製造方法を示す断面図である。 図１４（ａ）は、第４実施形態に係る半導体装置の概略構成を示す平面図、図１４（ｂ）は、第４実施形態に係る半導体装置の概略構成を示す断面図、図１４（ｃ）は、第４実施形態に係る半導体装置の概略構成のその他の例を示す断面図である。 図１５（ａ）は、第５実施形態に係る半導体装置の製造方法を示す平面図、図１５（ｂ）は、第５実施形態に係る半導体装置の製造方法を示す断面図である。 図１６（ａ）は、第５実施形態に係る半導体装置の製造方法を示す平面図、図１６（ｂ）は、第５実施形態に係る半導体装置の製造方法を示す断面図である。 図１７（ａ）は、第５実施形態に係る半導体装置の製造方法を示す平面図、図１７（ｂ）は、第５実施形態に係る半導体装置の製造方法を示す断面図である。 図１８（ａ）は、第５実施形態に係る半導体装置の製造方法を示す平面図、図１８（ｂ）は、第５実施形態に係る半導体装置の製造方法を示す断面図である。 図１９（ａ）は、第５実施形態に係る半導体装置の製造方法を示す平面図、図１９（ｂ）は、第５実施形態に係る半導体装置の製造方法を示す断面図である。 図２０（ａ）は、第５実施形態に係る半導体装置の製造方法を示す平面図、図２０（ｂ）は、第５実施形態に係る半導体装置の製造方法を示す断面図である。 図２１（ａ）は、第６実施形態に係る半導体装置の概略構成を示す平面図、図２１（ｂ）は、第６実施形態に係る半導体装置の概略構成を示す断面図である。
以下、実施形態に係る半導体装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１（ａ）は、第１実施形態に係る半導体装置の概略構成を示す平面図、図１（ｂ）は、第１実施形態に係る半導体装置の概略構成を示す断面図、図１（ｃ）は、第１実施形態に係る半導体装置の概略構成のその他の例を示す断面図、図１（ｄ）は、第１実施形態に係る半導体装置の半導体突出部２の上下方向に沿ったチャネル領域のポテンシャルを示す図である。なお、図１（ｂ）および図１（ｃ）は、図１（ａ）のＡ−Ａ線で切断した。
図１（ａ）〜図１（ｃ）において、半導体基板１上には半導体突出部２が形成されている。なお、半導体基板１および半導体突出部２の材料は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、ＧａＰ、ＧａＮおよびＺｎＳｅなどから選択することができる。また、半導体基板１と半導体突出部２は材料が互いに同一であってもよいし、互いに異なっていてもよい。半導体突出部２の形状は、円柱状であってもよいし、角柱状であってもよい。あるいはフィン状であってもよい。
なお、半導体突出部２の形状を円柱とした場合、半導体突出部２に角が形成されないようにでき、電界集中を防止することが可能となることから、トランジスタのオフ電流を低減することができる。
また、半導体突出部２の上下方向にはソース層５およびドレイン層６が形成されている。この時、ソース層５を半導体基板１側に形成し、ドレイン層６を半導体突出部２の頂上面側に形成するようにしてもよいし、ドレイン層６を半導体基板１側に形成し、ソース層５を半導体突出部２の頂上面側に形成するようにしてもよい。
また、図１（ｂ）に示すように、例えば、ソース層５を半導体基板１側に形成した場合、半導体突出部２の底面側の一部にソース層５がかかるようにしてもよいし、図１（ｃ）に示すように、半導体突出部２の底面側の全体にソース層５´がかかるようにしてもよい。なお、半導体突出部２の底面側の一部にソース層５がかかるようにした場合、半導体突出部２がソース層５にて半導体基板１と電気的に分離されないようにすることができ、基板バイアス効果を及ぼすことができる。
また、半導体突出部２の側面にはゲート絶縁膜４を介してゲート電極７、８が形成されている。ここで、ゲート電極７はソース層５側に配置し、ゲート電極８はドレイン層６側に配置されている。なお、半導体突出部２の形状が円柱状または角柱状の場合、半導体突出部２の周囲を取り囲むようにゲート電極７、８を形成するようにしてもよい。また、半導体突出部２の形状がフィン状の場合、半導体突出部２を両側から挟み込むようにゲート電極７、８を形成するようにしてもよい。また、ゲート電極７、８の材料は、ゲート電極７、８の仕事関数が互いに異なるように選択することができる。
そして、ソース層５とドレイン層６の間において、半導体突出部２の側面にはチャネル領域３が設けられている。ここで、図１（ｄ）に示すように、チャネル領域３は、ソース層５およびドレイン層６と半導体突出部２との間に形成される空乏層以外の領域において、ドレイン層６側とソース層５側とでポテンシャルの高さが異なっている。この時、ソース層５ではドレイン層６側に比べてポテンシャルの高さが高くなるようにすることができる。なお、ソース層５ではドレイン層６側に比べてポテンシャルの高さが高くなるようにするために、ゲート電極７は、ゲート電極８に比べて仕事関数を高くすることができる。
例えば、ゲート電極７の材料は、例えば、Ｗ、ゲート電極８の材料は、例えば、Ａｌを用いることができる。あるいは、ゲート電極７の材料は、例えば、ＴａＮ、ＲｕおよびＴｉＡｌＮなどから選択するようにしてもよいし、ゲート電極８の材料は、例えば、ＨｆＮ、ＮｉＳｉ、Ｍｏ、ＴｉＮなどから選択するようにしてもよい。また、ゲート電極７、８の材料として、ｎ型多結晶シリコンとｐ型多結晶シリコンとを組み合わせて用いるようにしてもよいし、ｎ型多結晶シリコンまたはｐ型多結晶シリコンの不純物濃度を変化させた構成を用いるようにしてもよい。また、ゲート絶縁膜４の材料は、例えば、ＳｉＯ２、ＨｆＯ、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＡｌＯ、ＨｆＡｌＳｉＯＮおよびＬａ２Ｏ３などから選択することができる。
また、チャネル領域３の不純物濃度のばらつきに起因する電界効果トランジスタの電気的特性のばらつきや移動度の低下を抑制するために、チャネル領域３の不純物濃度を低減し、チャネル領域３を完全空乏化することが好ましい。
ここで、半導体突出部２の上下方向にソース層５およびドレイン層６を形成し、半導体突出部２を取り囲むようにゲート電極７、８を配置することにより、半導体基板１側でパンチスルーが起きるのを防止しつつ、チャネル領域３のポテンシャル制御性を向上させることができ、短チャネル効果低減と電流駆動力増大の両立を図ることができる。
また、ソース層５ではドレイン層６側に比べてポテンシャルの高さを高くすることにより、短チャネル効果を抑制しつつ、実効的なゲート長を短くすることが可能となり、オフリーク電流の増大を抑制しつつ、電流駆動力増大を図ることが可能となる。
なお、上述した実施形態では、ドレイン層６側とソース層５側とでチャネル領域３のポテンシャルの高さを異ならせるために、ゲート電極７、８の仕事関数を互いに異ならせる方法について説明したが、ドレイン層６側とソース層５側とでゲート絶縁膜４の実効膜厚を互いに異ならせるようにしてもよい。この場合、ゲート電極７、８の仕事関数は互いに異なっていてもよいし、互いに同一であってもよい。また、ドレイン層６側とソース層５側とでゲート絶縁膜４の実効膜厚を異ならせる方法としては、ゲート絶縁膜４の膜厚を互いに異ならせるようにしてもよいし、ゲート絶縁膜４の材料を互いに異ならせるようにしてもよい。
（第２実施形態）
図２（ａ）〜図８（ａ）は、第２実施形態に係る半導体装置の製造方法を示す平面図、図２（ｂ）〜図８（ｂ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。なお、図２（ｂ）〜図８（ｂ）は、図２（ａ）〜図８（ａ）のＡ−Ａ線でそれぞれ切断した。
図２（ａ）および図２（ｂ）において、ＣＶＤなどの方法にて半導体基板１上の全面にキャップ絶縁膜Ｍ１を成膜する。そして、フォトリソグラフィ技術およびエッチング技術を用いることにより、半導体基板１上のキャップ絶縁膜Ｍ１を円盤状にパターニングする。なお、キャップ絶縁膜Ｍ１の材料は、例えば、ＳｉＯ２またはＳｉＮを用いることができる。そして、キャップ絶縁膜Ｍ１をマスクとして半導体基板１の表面をエッチングすることにより、半導体基板１上に半導体突出部２を形成する。
次に、図３（ａ）および図３（ｂ）に示すように、ＣＶＤまたは熱酸化などの方法を用いることにより、半導体突出部２の側面にゲート絶縁膜４を形成する。
次に、図４（ａ）および図４（ｂ）に示すように、半導体基板１および半導体突出部２にイオン注入Ｐ１を行うことにより、半導体基板１側の半導体突出部２の周囲にソース層５を形成するとともに、半導体突出部２の頂上面側にドレイン層６を形成する。なお、イオン注入Ｐ１の注入エネルギーは、半導体突出部２を貫通しないように設定することができる。また、イオン注入Ｐ１後に半導体突出部２の熱処理を行うことにより、半導体突出部２の周囲に形成されたソース層５を半導体突出部２の中心方向に張り出させるようにしてもよい。
次に、図５（ａ）および図５（ｂ）に示すように、ＣＶＤなどの方法を用いることにより、半導体突出部２が埋め込まれるようにゲート電極７を半導体基板１上に形成する。そして、ＣＭＰなどの方法にてキャップ絶縁膜Ｍ１が露出するまでゲート電極７を平坦化する。この時、キャップ絶縁膜Ｍ１はＣＭＰのストッパ膜として用いることができる。
次に、図６（ａ）および図６（ｂ）に示すように、ゲート電極７のエッチバックを行うことにより、ゲート電極７の上部を除去し、半導体突出部２の上部のゲート絶縁膜４を露出させる。
次に、図７（ａ）および図７（ｂ）に示すように、ＣＶＤなどの方法を用いることにより、半導体突出部２の上部が埋め込まれるようにゲート電極８をゲート電極７上に形成する。そして、ＣＭＰなどの方法にてキャップ絶縁膜Ｍ１が露出するまでゲート電極８を平坦化する。この時、キャップ絶縁膜Ｍ１はＣＭＰのストッパ膜として用いることができる。
次に、図８（ａ）および図８（ｂ）に示すように、ゲート電極８のエッチバックを行うことにより、ゲート電極８の上部を除去し、ドレイン層６の側面のゲート絶縁膜４を露出させる。
ここで、半導体突出部２の上下方向にソース層５およびドレイン層６を形成することにより、ゲート電極７上にゲート電極８を積層することでドレイン層６側とソース層５側とでチャネル領域３のポテンシャルの高さを異ならせることができる。このため、ゲート電極７、８のマスク加工工程の増大を抑制しつつ、ＤＷＦ（Ｄｏｕｂｌｅ Ｗｏｒｋ Ｆｕｎｃｔｉｏｎ）型トランジスタを製造することができる。
（第３実施形態）
図９（ａ）〜図１３（ａ）は、第３実施形態に係る半導体装置の製造方法を示す平面図、図９（ｂ）〜図１３（ｂ）は、第３実施形態に係る半導体装置の製造方法を示す断面図である。なお、図９（ｂ）〜図１３（ｂ）は、図９（ａ）〜図１３（ａ）のＡ−Ａ線でそれぞれ切断した。
図９（ａ）および図９（ｂ）において、図３の工程後、ＣＶＤなどの方法を用いることにより、半導体突出部２が埋め込まれるようにゲート電極７を半導体基板１上に形成する。
次に、図１０（ａ）および図１０（ｂ）に示すように、ゲート電極７のエッチバックを行うことにより、半導体突出部２の下部の側面にゲート電極７を残したまま、それ以外のゲート電極７を除去し、半導体突出部２の上部のゲート絶縁膜４を露出させる。
次に、図１１（ａ）および図１１（ｂ）に示すように、ＣＶＤなどの方法を用いることにより、半導体突出部２の上部およびゲート電極７が埋め込まれるようにゲート電極８を半導体基板１上に形成する。
次に、図１２（ａ）および図１２（ｂ）に示すように、ゲート電極８のエッチバックを行うことにより、半導体突出部２の上部の側面にゲート電極８を残したまま、それ以外のゲート電極８を除去し、半導体突出部２の上部のゲート絶縁膜４を露出させる。
次に、図１３（ａ）および図１３（ｂ）に示すように、半導体基板１および半導体突出部２にイオン注入Ｐ２を行うことにより、半導体基板１側の半導体突出部２の周囲にソース層５を形成するとともに、半導体突出部２の頂上面側にドレイン層６を形成する。
（第４実施形態）
図１４（ａ）は、第４実施形態に係る半導体装置の概略構成を示す平面図、図１４（ｂ）は、第４実施形態に係る半導体装置の概略構成を示す断面図、図１４（ｃ）は、第４実施形態に係る半導体装置の概略構成のその他の例を示す断面図である。なお、図１４（ｂ）および図１４（ｃ）は、図１４（ａ）のＡ−Ａ線で切断した。
図１４（ａ）〜図１４（ｃ）において、この半導体装置では、図１（ｂ）および図１（ｃ）の半導体突出部２の代わりに半導体突出部２ａ、２ｂが設けられている。そして、半導体突出部２ａは半導体基板１上に形成され、半導体突出部２ｂは半導体突出部２ａ上に形成されている。ここで、半導体突出部２ａ、２ｂは、バンドギャップが互いに異なるように構成することができる。半導体突出部２ａ、２ｂの材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、ＧａＰ、ＧａＮおよびＺｎＳｅなどから選択することができる。この時、半導体突出部２ａ、２ｂのバンドギャップが互いに異なるように構成するために、半導体突出部２ａ、２ｂの材料を互いに異ならせるようにしてもよいし、半導体突出部２ａ、２ｂの構造を互いに異ならせるようにしてもよい。半導体突出部２ａ、２ｂの構造としては、例えば、単結晶、多結晶およびアモルファルを挙げることができる。
そして、半導体突出部２ａ、２ｂの側面にはチャネル領域３ａ、３ｂがそれぞれ設けられている。この時、チャネル領域３ａではチャネル領域３ｂに比べてポテンシャルの高さが高くなるようにすることができる。なお、チャネル領域３ａではチャネル領域３ｂに比べてポテンシャルの高さが高くなるようにするために、半導体突出部２ａは、半導体突出部２ｂに比べてバンドギャップを広くすることができる。
ここで、半導体突出部２ａ、２ｂは、バンドギャップが互いに異なるように構成することにより、短チャネル効果を抑制しつつ、実効的なゲート長を短くすることが可能となり、オフリーク電流の増大を抑制しつつ、電流駆動力増大を図ることが可能となる。
（第５実施形態）
図１５（ａ）〜図２０（ａ）は、第５実施形態に係る半導体装置の製造方法を示す平面図、図１５（ｂ）〜図２０（ｂ）は、第５実施形態に係る半導体装置の製造方法を示す断面図である。なお、図１５（ｂ）〜図２０（ｂ）は、図１５（ａ）〜図２０（ａ）のＡ−Ａ線でそれぞれ切断した。
図１５（ａ）および図１５（ｂ）において、ＣＶＤまたは熱酸化などの方法を用いることにより、半導体基板１上に絶縁膜９を形成する。そして、ＣＶＤなどの方法を用いることにより、半導体基板１上にゲート電極７を形成する。
次に、図１６（ａ）および図１６（ｂ）に示すように、ＣＶＤなどの方法を用いることにより、ゲート電極７上にゲート電極８を形成する。
次に、図１７（ａ）および図１７（ｂ）に示すように、ＣＶＤなどの方法を用いることにより、ゲート電極８上に絶縁膜１０を形成する。そして、フォトリソグラフィ技術およびエッチング技術を用いることにより、絶縁膜９、１０およびゲート電極７、８に開口部Ｋ１を形成し、開口部Ｋ１を通して半導体基板１の表面を露出させる。
次に、図１８（ａ）および図１８（ｂ）に示すように、ＣＶＤまたは熱酸化などの方法を用いることにより、ゲート電極７、８の側面にゲート絶縁膜４を形成する。
次に、図１９（ａ）および図１９（ｂ）に示すように、ＣＶＤなどの方法を用いることにより、開口部Ｋ１内に半導体突出部１１を埋め込み、半導体基板１上に半導体突出部１１を形成する。なお、半導体突出部１１は、例えば、アモルファス半導体を用いることができる。
次に、図２０（ａ）および図２０（ｂ）に示すように、半導体突出部１１の熱処理を行うことにより、半導体突出部１１の構造を変化させ、半導体突出部２ａ、２ｂを半導体基板１上に形成する。なお、半導体突出部２ａは単結晶半導体、半導体突出部２ｂは多結晶半導体を用いることができる。
ここで、半導体突出部２ａ、２ｂの上下方向にソース層５およびドレイン層６を形成することにより、半導体突出部２ａ上に半導体突出部２ｂを積層することでチャネル領域３ａ、３ｂのポテンシャルの高さを互いに異ならせることができる。このため、半導体突出部２ａ、２ｂのマスク加工工程の増大を抑制しつつ、ＤＷＦ（Ｄｏｕｂｌｅ Ｗｏｒｋ Ｆｕｎｃｔｉｏｎ）型トランジスタを製造することができる。
（第６実施形態）
図２１（ａ）は、第６実施形態に係る半導体装置の概略構成を示す平面図、図２１（ｂ）は、第４実施形態に係る半導体装置の概略構成を示す断面図である。なお、図２１（ｂ）は、図２１（ａ）のＡ−Ａ線で切断した。
図２１（ａ）および図２１（ｂ）において、半導体突出部２の側壁にはゲート絶縁膜４を介してゲート電極Ｇ１〜Ｇ４が形成されている。ここで、ゲート電極Ｇ１〜Ｇ４は、層間絶縁膜Ｈ１〜Ｈ４を介して順次積層されている。この時、各ゲート電極Ｇ１〜Ｇ４は、図１（ｂ）のゲート電極７、８にて構成することができる。
なお、半導体突出部２には、各層間絶縁膜Ｈ１〜Ｈ３の高さ方向に位置に対応して拡散層Ｆ１〜Ｆ３が形成されている。なお、拡散層Ｆ１〜Ｆ３を半導体突出部２に形成しないようにしてもよい。
ここで、半導体突出部２の上下方向にソース層５およびドレイン層６を形成することにより、ゲート電極Ｇ１〜Ｇ４を積層することで複数のトランジスタを１個分の半導体突出部２に形成することが可能となる。このため、レイアウト面積の増大を抑制しつつ、複数のトランジスタを集積化することが可能となるとともに、短チャネル効果低減と電流駆動力増大の両立を図ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体基板、２、２ａ、２ｂ、１１ 半導体突出部、３、３ａ、３ｂ チャネル領域、４ ゲート絶縁膜、５、５´ ソース層、６ ドレイン層、７、８、Ｇ１〜Ｇ４ ゲート電極、Ｍ１ キャップ絶縁膜、９、１０ 絶縁膜、Ｋ１ 開口部、Ｈ１〜Ｈ４ 層間絶縁膜、Ｆ１〜Ｆ３ 拡散層

Claims (5)

  1. 半導体基板上に形成された半導体突出部と、
    前記半導体突出部の上下方向に設けられたソース／ドレイン層と、
    前記半導体突出部の側面にゲート絶縁膜を介して設けられたゲート電極と、
    前記半導体突出部の側面に設けられ、前記ドレイン層側と前記ソース層側とでポテンシャルの高さが異なるチャネル領域とを備えることを特徴とする半導体装置。
  2. 前記半導体突出部は、前記ドレイン層側と前記ソース層側とでバンドギャップが互いに異なることを特徴とする請求項１に記載の半導体装置。
  3. 前記ゲート絶縁膜は、前記ドレイン層側と前記ソース層側とで実効膜厚が互いに異なることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ゲート電極は、前記ドレイン層側と前記ソース層側とで仕事関数が互いに異なることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記ゲート電極は、前記半導体突出部の上下方向に複数積層されていることを特徴とする請求項４に記載の半導体装置。
JP2011155854A 2011-07-14 2011-07-14 半導体装置 Withdrawn JP2013021274A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011155854A JP2013021274A (ja) 2011-07-14 2011-07-14 半導体装置
US13/410,697 US20130015500A1 (en) 2011-07-14 2012-03-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011155854A JP2013021274A (ja) 2011-07-14 2011-07-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2013021274A true JP2013021274A (ja) 2013-01-31

Family

ID=47518453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011155854A Withdrawn JP2013021274A (ja) 2011-07-14 2011-07-14 半導体装置

Country Status (2)

Country Link
US (1) US20130015500A1 (ja)
JP (1) JP2013021274A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015019103A (ja) * 2014-09-22 2015-01-29 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2015019104A (ja) * 2014-09-22 2015-01-29 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5676807B1 (ja) * 2014-06-09 2015-02-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
WO2015083287A1 (ja) * 2013-12-06 2015-06-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及び半導体装置の製造方法
JP2015233113A (ja) * 2014-10-09 2015-12-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2015233115A (ja) * 2014-12-25 2015-12-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2016184759A (ja) * 2016-06-23 2016-10-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
WO2017064793A1 (ja) * 2015-10-15 2017-04-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP2017126790A (ja) * 2017-04-11 2017-07-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2017191944A (ja) * 2017-05-24 2017-10-19 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2017208567A (ja) * 2017-07-27 2017-11-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
CN109887994A (zh) * 2017-12-06 2019-06-14 南亚科技股份有限公司 无接面晶体管元件及其制造方法
WO2022234656A1 (ja) * 2021-05-07 2022-11-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を有するメモリ装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6121350B2 (ja) 2014-03-11 2017-04-26 マイクロソフト テクノロジー ライセンシング，エルエルシー 半導体装置及びその製造方法
US9196730B1 (en) 2014-06-20 2015-11-24 Taiwan Seminconductor Manufacturing Company Limited Variable channel strain of nanowire transistors to improve drive current
EP3158588A4 (en) 2014-06-23 2018-01-17 Intel Corporation Techniques for forming vertical transistor architectures
KR20160000294A (ko) * 2014-06-24 2016-01-04 에스케이하이닉스 주식회사 수직 채널을 갖는 반도체 장치, 그를 포함하는 저항 메모리 장치 및 그 제조방법
CN107924943B (zh) 2015-06-17 2021-04-13 英特尔公司 用于半导体器件的面积缩放的竖直集成方案和电路元件架构
JP6267369B2 (ja) * 2015-11-17 2018-01-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置及び半導体装置の製造方法
US10043796B2 (en) 2016-02-01 2018-08-07 Qualcomm Incorporated Vertically stacked nanowire field effect transistors
JP6405026B2 (ja) * 2017-11-07 2018-10-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US11616060B2 (en) * 2018-06-29 2023-03-28 Intel Corporation Techniques for forming gate structures for transistors arranged in a stacked configuration on a single fin structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023030B2 (en) * 1999-02-24 2006-04-04 Quantum Semiconductor, Llc Misfet
US6664153B2 (en) * 2002-02-08 2003-12-16 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a single gate with dual work-functions
US7390709B2 (en) * 2004-09-08 2008-06-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
JP2006310651A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置の製造方法
US8110465B2 (en) * 2007-07-30 2012-02-07 International Business Machines Corporation Field effect transistor having an asymmetric gate electrode

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083287A1 (ja) * 2013-12-06 2015-06-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及び半導体装置の製造方法
JP5676807B1 (ja) * 2014-06-09 2015-02-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2015019103A (ja) * 2014-09-22 2015-01-29 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2015019104A (ja) * 2014-09-22 2015-01-29 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2015233113A (ja) * 2014-10-09 2015-12-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2015233115A (ja) * 2014-12-25 2015-12-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JPWO2017064793A1 (ja) * 2015-10-15 2017-10-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
WO2017064793A1 (ja) * 2015-10-15 2017-04-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US10490681B2 (en) 2015-10-15 2019-11-26 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
JP2016184759A (ja) * 2016-06-23 2016-10-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2017126790A (ja) * 2017-04-11 2017-07-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2017191944A (ja) * 2017-05-24 2017-10-19 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2017208567A (ja) * 2017-07-27 2017-11-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
CN109887994A (zh) * 2017-12-06 2019-06-14 南亚科技股份有限公司 无接面晶体管元件及其制造方法
WO2022234656A1 (ja) * 2021-05-07 2022-11-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を有するメモリ装置

Also Published As

Publication number Publication date
US20130015500A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
JP2013021274A (ja) 半導体装置
KR102471539B1 (ko) 반도체 장치 및 그 제조 방법
JP5713837B2 (ja) 半導体装置の製造方法
CN103855015B (zh) FinFET及其制造方法
KR102549340B1 (ko) 반도체 장치 및 이의 제조 방법
US20130049080A1 (en) Semiconductor device and manufacturing method of semiconductor device
TWI685111B (zh) 鰭式場效電晶體裝置及其製造方法
US9496178B2 (en) Semiconductor device having fins of different heights and method for manufacturing the same
KR20230010763A (ko) 지그재그 구조를 가진 반도체 장치 및 그 제조 방법, 그리고 전자 장비
CN112530943A (zh) 半导体器件及其制造方法
JP2008010790A (ja) 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
JP2014063929A (ja) 半導体装置およびその製造方法
JP2014135494A (ja) 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法
US9059235B2 (en) Semiconductor device and method of manufacturing the same
KR102573407B1 (ko) 반도체 장치 및 이의 제조 방법
JP5925740B2 (ja) トンネル電界効果トランジスタ
US11387146B2 (en) Semiconductor device with air gaps between metal gates and method of forming the same
TW201624706A (zh) 溝槽式功率金氧半場效電晶體與其製造方法
US10811541B2 (en) Semiconductor device having germanium containing active pattern and method for fabricating the same
US11735661B2 (en) Method of fabricating semiconductor device having epitaxial structure
WO2014121538A1 (zh) 半导体设置及其制造方法
TW201829292A (zh) 半導體裝置
EP3208836B1 (en) A method to improve hci performance for finfet
TWI639211B (zh) 間隔件結構及其製造方法
CN108962823B (zh) 半导体制造方法及半导体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007