JP2013017169A - System and method for estimating and correcting phase shift in wireless communication device - Google Patents

System and method for estimating and correcting phase shift in wireless communication device Download PDF

Info

Publication number
JP2013017169A
JP2013017169A JP2012145548A JP2012145548A JP2013017169A JP 2013017169 A JP2013017169 A JP 2013017169A JP 2012145548 A JP2012145548 A JP 2012145548A JP 2012145548 A JP2012145548 A JP 2012145548A JP 2013017169 A JP2013017169 A JP 2013017169A
Authority
JP
Japan
Prior art keywords
phase
phase error
wireless communication
calculating
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012145548A
Other languages
Japanese (ja)
Other versions
JP5813587B2 (en
Inventor
Premakanthan Pravin
プレマカンサン・パラヴィン
Mahib Raman
ラーマン・マヒブ
Kirschenmann Mark
キルシェンマン・マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JP2013017169A publication Critical patent/JP2013017169A/en
Application granted granted Critical
Publication of JP5813587B2 publication Critical patent/JP5813587B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for estimating and correcting a phase shift in a wireless communication device.SOLUTION: In accordance with some embodiments of the present invention, the method includes a step of converting a digital signal outputted by a digital circuit of the wireless communication device into a compensated digital signal on the basis of a calculated phase error. The method also includes a step of converting the compensated digital signal into a wireless communication signal. The method additionally includes a step of calculating an estimated instantaneous reference phase of the digital signal outputted by the digital circuit. The method further includes a step of calculating an estimated transmission phase of the wireless communication signal. Moreover, the method includes a step of calculating a phase error on the basis of a difference between the estimated instantaneous reference phase and the estimated transmission phase of the wireless communication signal.

Description

本発明は、無線通信に関し、より詳細には、無線通信装置における位相シフトの推定及び補正に関する。   The present invention relates to wireless communication, and more particularly to estimation and correction of phase shift in a wireless communication device.

無線通信システムは、様々な電気通信システム、テレビジョン、ラジオ及び他のメディアシステム、データ通信ネットワーク、及び、無線送信機並びに無線受信機を使用して遠隔地間で情報を伝達する他のシステムにおいて使用されている。送信機は、通常はアンテナを介してラジオ、テレビ又は他の電気通信のような電磁信号を伝搬させる電子装置である。送信機は、データ信号をエンコードし、無線周波信号にアップコンバートし、信号増幅器に通過させるデジタル信号処理回路を含むことがあり、信号増幅器は、無線周波数を受信し、予め決定された利得により信号を増幅し、増幅された信号をアンテナを通して送信する。他方で、受信機は、通常はアンテナを介して、無線の電磁信号を受信及び処理する電子装置である。所定の例では、送信機及び受信機は、トランシーバと呼ばれる単一の装置に結合される。   Wireless communication systems are used in various telecommunication systems, television, radio and other media systems, data communication networks, and other systems that communicate information between remote locations using wireless transmitters and wireless receivers. It is used. A transmitter is an electronic device that propagates electromagnetic signals, such as radio, television or other telecommunications, usually through an antenna. The transmitter may include a digital signal processing circuit that encodes the data signal, upconverts it to a radio frequency signal, and passes it to a signal amplifier. The signal amplifier receives the radio frequency and signals with a predetermined gain. And the amplified signal is transmitted through the antenna. On the other hand, a receiver is an electronic device that receives and processes wireless electromagnetic signals, usually via an antenna. In certain examples, the transmitter and receiver are combined into a single device called a transceiver.

多くのワイヤレストランシーバは、無線周波（ＲＦ）の利得、バイアス、及び／又は伝送経路の負荷における変化のために伝送経路における位相シフトに苦しむ。係る位相シフトは、無線通信装置における様々な問題を引き起こす。例えば、ランダム信号の位相シフトは、コヒーレントレシーバが使用されたときに振幅の測定エラーを引き起こす場合があり、振幅のエラー信号は、コヒーレントレシーバの出力と基準となる波形との間の差から発生される。伝送経路のＲＦ利得のステージにおけるこれらの信号の位相歪みは、無線送信機における差の非線形エラー（DNLE：Differential Non-Linear Errors）に寄与する。係るＤＮＬＥは、伝送経路を通して蓄積し、全体の非線形利得のエラー（INLE：Integral Non-linear Gain Error）につながる。係るＤＮＬＥ及びＩＮＬＥは、伝送経路の出力で正確に電力の品質低下につながる。また、係る位相シフトは、無線通信装置における隣接チャネルの漏れ率（ACLR：Adjacent Channel Leakage Ratio）及びエラーベクトル振幅（EVM：Error Vector Magnitude）の低下となり、及び／又は、無線通信装置と基地局との間の損失又は搬送波追尾の同期となり、潜在的に通話の途切れ（dropped call）及び／又は他の性能の低下につながる。   Many wireless transceivers suffer from phase shifts in the transmission path due to changes in radio frequency (RF) gain, bias, and / or transmission path loading. Such a phase shift causes various problems in the wireless communication device. For example, a phase shift of a random signal may cause an amplitude measurement error when a coherent receiver is used, and the amplitude error signal is generated from the difference between the coherent receiver output and the reference waveform. The The phase distortion of these signals in the RF gain stage of the transmission path contributes to differential non-linear errors (DNLE) in the radio transmitter. Such DNLE accumulates through the transmission path and leads to an overall non-linear gain error (INLE). Such DNLE and INLE accurately reduce the quality of power at the output of the transmission path. In addition, the phase shift results in a decrease in adjacent channel leakage ratio (ACLR) and error vector amplitude (EVM) in the wireless communication device, and / or between the wireless communication device and the base station. Loss or synchronization of carrier tracking, potentially leading to dropped calls and / or other performance degradation.

本発明の幾つかの実施の形態によれば、無線通信装置における位相シフトを推定及び補正する方法は、無線通信装置のデジタル回路によりデジタル信号の出力を、計算された位相エラーに基づいて補償されたデジタル信号に変換することを含む。また、本方法は、補償されたデジタル信号を無線通信信号に変換することを含む。本方法は、デジタル回路により出力されたデジタル信号の推定された瞬間の基準となる位相を計算することを更に含む。さらに、本方法は、無線通信信号の推定された伝送位相を計算することを更に含む。さらに、本方法は、推定された瞬間的な基準となる位相と、無線通信信号の推定された伝送の位相との間の差に基づいて位相誤差を計算することを含む。   According to some embodiments of the present invention, a method for estimating and correcting a phase shift in a wireless communication device compensates for the output of a digital signal by a digital circuit of the wireless communication device based on a calculated phase error. Conversion to a digital signal. The method also includes converting the compensated digital signal into a wireless communication signal. The method further includes calculating an estimated instantaneous reference phase of the digital signal output by the digital circuit. Further, the method further includes calculating an estimated transmission phase of the wireless communication signal. Further, the method includes calculating a phase error based on the difference between the estimated instantaneous reference phase and the estimated transmission phase of the wireless communication signal.

本発明の１以上の実施の形態の技術的な利点は、動作温度、周波数、変調方式、電力レベル及び／又はバッテリ電圧に基づいて絶対的な位相変動及び相対的な位相変動に対する実時間の位相補償を含む。   Technical advantages of one or more embodiments of the present invention include real-time phase versus absolute phase variation and relative phase variation based on operating temperature, frequency, modulation scheme, power level and / or battery voltage. Includes compensation.

本発明の様々な実施の形態は、列挙される技術的利点の一部、全部を含むか、列挙される技術的利点を何れも含まないことが理解される。さらに、本発明の他の技術的利点は、図面、発明の詳細な説明、及び本明細書に含まれる特許請求の範囲から当業者にとって容易に明らかとなるであろう。   It is understood that various embodiments of the invention may include some, all, or none of the listed technical advantages. Furthermore, other technical advantages of the present invention will be readily apparent to one of ordinary skill in the art from the drawings, detailed description of the invention, and the claims included herein.

本発明及び本発明の特徴並びに利点の更に完全な理解のため、添付図面と共に行われる以下の説明が参照される。
本発明の所定の実施の形態に係る、例示的な無線通信システムのブロック図である。 本発明の所定の実施の形態に係る、例示的な送信及び／又は受信エレメントの選択されたコンポーネントのブロック図である。 本発明の所定の実施の形態に係る、図２の例示的な送信及び／又は受信エレメントにおいて使用される例示的な位相補償テーブルを示す図である。 本発明の所定の実施の形態に係る、例示的な位相リミッタを示す図である。 For a more complete understanding of the present invention and its features and advantages, reference is made to the following description, taken in conjunction with the accompanying drawings.
1 is a block diagram of an exemplary wireless communication system, according to certain embodiments of the invention. FIG. 6 is a block diagram of selected components of an exemplary transmit and / or receive element, in accordance with certain embodiments of the present invention. FIG. 3 illustrates an example phase compensation table used in the example transmit and / or receive element of FIG. 2, in accordance with certain embodiments of the present invention. FIG. 6 illustrates an exemplary phase limiter according to certain embodiments of the invention.

図１は、本発明の所定の実施の形態に係る、例示的な無線通信システム１００のブロック図である。簡単さのため、図１には、２つの端末１１０及び２つの基地局１２０のみが示されている。端末１１０は、リモート局、移動局、アクセス端末、ユーザ装置（ＵＥ）、無線通信装置、携帯電話とも呼ばれ、又は他の専門用語で呼ばれる。基地局１２０は、固定されたステーションであり、アクセスポイント、ノードＢとも呼ばれ、又は他の専門用語で呼ばれる。   FIG. 1 is a block diagram of an exemplary wireless communication system 100 according to certain embodiments of the invention. For simplicity, only two terminals 110 and two base stations 120 are shown in FIG. Terminal 110 is also referred to as a remote station, mobile station, access terminal, user equipment (UE), wireless communication device, mobile phone, or other terminology. Base station 120 is a fixed station, also called an access point, Node B, or other terminology.

端末１１０は、衛星１３０から信号を受信可能であるか、又は受信可能でない場合がある。衛星１３０は、公知のＧＰＳ（Global Positioning System）のような衛星測位システムに属する。それぞれのＧＰＳの衛星は、地球上のＧＰＳ受信機がＧＰＳ信号の到達の時間を測定するのを可能にする情報でエンコードされたＧＰＳ信号を送信する。十分な数のＧＰＳ衛星の測定は、ＧＰＳ受信機の３次元の位置を正確に推定するために使用される。また、端末１１０は、Ｂｌｕｅｔｏｏｔｈ(登録商標)送信機、Ｗｉ−Ｆｉ（Wireless Fildelity）送信機、ＷＬＡＮ（Wireless Local Area Network）送信機、ＩＥＥＥ８０２．１１送信機、及び他の適切な送信機のような他のタイプの送信源から信号を受信可能である。   Terminal 110 may or may not be able to receive signals from satellite 130. The satellite 130 belongs to a satellite positioning system such as a well-known GPS (Global Positioning System). Each GPS satellite transmits a GPS signal encoded with information that enables a GPS receiver on the earth to measure the time of arrival of the GPS signal. A sufficient number of GPS satellite measurements are used to accurately estimate the three-dimensional position of the GPS receiver. Terminal 110 may also be a Bluetooth® transmitter, a Wi-Fi (Wireless Fildelity) transmitter, a WLAN (Wireless Local Area Network) transmitter, an IEEE 802.11 transmitter, and other suitable transmitters. Signals can be received from other types of transmission sources.

図１では、それぞれの端末１１０は、複数の送信源からの信号を同時に受信するように示されており、この場合、送信源は、基地局１２０又は衛星１３０である。所定の実施の形態では、端末１１０は、送信源である場合もある。一般に、端末１１０は、いかなる瞬間でも、ゼロの送信源、１つの送信源又は複数の送信源から信号を受信する。   In FIG. 1, each terminal 110 is shown to receive signals from multiple transmission sources simultaneously, where the transmission source is a base station 120 or a satellite 130. In certain embodiments, terminal 110 may be a transmission source. In general, terminal 110 receives a signal from a zero transmission source, one transmission source, or multiple transmission sources at any moment.

システム１００は、符号分割多重アクセス（ＣＤＭＡ）システム、時分割多重アクセス（ＴＤＭＡ）システム、又は他の無線通信システムである場合がある。ＣＤＭＡシステムは、ＩＳ−９５、ＩＳ−２０００（又は“１ｘ”としても知られる）、ＩＳ−８５６（又は“１ｘＥｘ−ＤＯ”としても知られる）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）等のような１以上のＣＤＭＡ標準を実現する。ＴＤＭＡシステムは、ＧＳＭ(登録商標)（Global
System for Mobile Communication）のような１以上のＴＤＭＡ標準を実現する。Ｗ−ＣＤＭＡ標準は、３ＧＰＰとして知られるコンソーシアムにより定義され、ＩＳ−２０００及びＩＳ−８５６標準は、３Ｇｐｐ２として知られるコンソーシアムにより定義される。 System 100 may be a code division multiple access (CDMA) system, a time division multiple access (TDMA) system, or other wireless communication system. A CDMA system is one such as IS-95, IS-2000 (or also known as “1x”), IS-856 (or also known as “1xEx-DO”), Wideband CDMA (W-CDMA), etc. The above CDMA standard is realized. The TDMA system is a GSM (registered trademark) (Global
Implement one or more TDMA standards such as System for Mobile Communication. The W-CDMA standard is defined by a consortium known as 3GPP, and the IS-2000 and IS-856 standards are defined by a consortium known as 3Gpp2.

図２は、本発明の所定の実施の形態に係る、例示的な送信及び／又は受信エレメント２００（例えば端末１１０、基地局１２０又は衛星１３０）の選択されたコンポーネントのブロック図である。エレメント２００は、送信経路２０１、受信経路２２１及び位相エラー推定経路２４１を含む。エレメント２００の機能に依存して、エレメント２００は、送信機、受信機又はトランシーバであると考えられる。   FIG. 2 is a block diagram of selected components of an exemplary transmit and / or receive element 200 (eg, terminal 110, base station 120, or satellite 130) according to certain embodiments of the invention. The element 200 includes a transmission path 201, a reception path 221, and a phase error estimation path 241. Depending on the function of element 200, element 200 may be considered a transmitter, receiver or transceiver.

図２に示されるように、エレメント２００は、デジタル回路２０２を含む。デジタル回路２０２は、受信経路２２１を介して受信されたデジタル信号及び情報を処理し、及び／又は送信経路２０１を介しての送信のために信号及び情報を処理するシステム、デバイス、又は装置を含む。係るデジタル回路２０２は、１以上のマイクロプロセッサ、デジタルシグナルプロセッサ、及び／又は他の適切な装置を含む。図２に示されるように、デジタル回路２０２は、デジタル信号の同相（Ｉ）チャネル成分及び直交（Ｑ）チャネル成分を送信経路２０１に伝達する。   As shown in FIG. 2, the element 200 includes a digital circuit 202. Digital circuit 202 includes a system, device, or apparatus that processes digital signals and information received via receive path 221 and / or processes signals and information for transmission via transmit path 201. . Such digital circuitry 202 includes one or more microprocessors, digital signal processors, and / or other suitable devices. As shown in FIG. 2, the digital circuit 202 transmits the in-phase (I) channel component and the quadrature (Q) channel component of the digital signal to the transmission path 201.

送信経路２０１は、位相補償器２７２を含む。位相補償器２７２は、（例えばデジタル回路２０２から）その入力で受信された入力Ｉ及びＱチャネル信号を、別の入力で受信された計算された位相誤差に基づいて、その出力で出力Ｉ及びＱチャネル信号に変換するシステム、デバイス、又は装置を含む。出力Ｉ及びＱチャネルは、出力Ｉ及びＱチャネルと入力Ｉ及びＱチャネルとの間の位相差が計算された位相エラーに近似的に等しくなるように位相シフトされる。位相推定器２７２の出力は、デジタル−アナログ変換器２０４に伝達される。   The transmission path 201 includes a phase compensator 272. The phase compensator 272 outputs the input I and Q channel signals received at its input (eg, from the digital circuit 202) at its output based on the calculated phase error received at another input. Includes a system, device, or apparatus that converts to a channel signal. The output I and Q channels are phase shifted so that the phase difference between the output I and Q channels and the input I and Q channels is approximately equal to the calculated phase error. The output of the phase estimator 272 is transmitted to the digital-to-analog converter 204.

マルチプレクサ２７４は、計算された位相エラーを位相補償器２７２に伝達する。図２に示されるように、マルチプレクサ２７４は、（デジタル回路２０２から受信された選択入力といった）選択入力で受信された選択信号に基づいて、２つの計算された位相エラーのうちの１つを選択する。例えば、図２に示される実施の形態では、マルチプレクサ２７４は、（以下に記載される）加算器２６２により計算された瞬間的な位相誤差ψerrと、位相補償テーブル２７６により供給される平均された位相誤差との間で選択する。 Multiplexer 274 communicates the calculated phase error to phase compensator 272. As shown in FIG. 2, multiplexer 274 selects one of two calculated phase errors based on a selection signal received at a selection input (such as a selection input received from digital circuit 202). To do. For example, in the embodiment shown in FIG. 2, the multiplexer 274 has an instantaneous phase error ψ err calculated by an adder 262 (described below) and an average supplied by a phase compensation table 276. Select between phase error.

位相補償テーブル２７６は、１以上の平均された位相誤差を記憶しているメモリを含み、それぞれの平均された位相誤差は、送信経路２０１の出力パワーレベルに対応する。位相補償テーブル２７６の例示的な実施の形態は、図３に示される。図３に示されるように、位相補償テーブル２７６は、ルックアップテーブルを含む、位相補償テーブル２７６は、（例えばデジタル回路２０２から）位相補償テーブル２７６に伝達された送信経路２０１の出力パワーレベルに基づいて、係る出力パワーレベルに関連される平均された位相誤差を出力する。さらに、位相補償テーブル２７６の平均された位相誤差のエントリは、（以下に記載されるように）位相誤差リミッタ２６６から受信された計算された位相誤差のエントリに基づいて時々更新される。   The phase compensation table 276 includes a memory that stores one or more averaged phase errors, each averaged phase error corresponding to the output power level of the transmission path 201. An exemplary embodiment of the phase compensation table 276 is shown in FIG. As shown in FIG. 3, phase compensation table 276 includes a look-up table, which is based on the output power level of transmission path 201 communicated to phase compensation table 276 (eg, from digital circuit 202). The averaged phase error associated with the output power level is output. Further, the averaged phase error entry in the phase compensation table 276 is updated from time to time based on the calculated phase error entry received from the phase error limiter 266 (as described below).

また、送信経路２０１は、位相補償器２７２により伝達されたＩチャネル及びＱチャネル信号のそれぞれについて、デジタル−アナログコンバータ（ＤＡＣ）２０４を含む。それぞれのＤＡＣ２０４は、デジタル回路２０２からデジタル信号のそれぞれＩチャネル成分又はＱチャネル信号を受け、係るデジタル信号をアナログ信号に変換する。次いで、係るアナログ信号は、アップコンバータ２０８を含めて、送信経路２０１の１以上の他のコンポーネントに送出される。   The transmission path 201 also includes a digital-to-analog converter (DAC) 204 for each of the I channel and Q channel signals transmitted by the phase compensator 272. Each DAC 204 receives an I channel component or a Q channel signal of the digital signal from the digital circuit 202 and converts the digital signal into an analog signal. Such analog signals are then sent to one or more other components of transmission path 201, including upconverter 208.

アップコンバータ２０８は、発振器２０１により提供される発振器信号に基づいて、ＤＡＣ２０４から受信されたアナログ信号の周波数を、無線周波数での無線通信信号にアップコンバートする。発振器２１０は、アナログ信号の無線通信信号への変調又はアップコンバートのため、又は、無線通信信号のアナログ信号への復調又はダウンコンバートのため、特定の周波数のアナログ波形を生成する。幾つかの実施の形態では、発振器２１０は、デジタル制御用の水晶発振器である場合がある。   The up-converter 208 up-converts the frequency of the analog signal received from the DAC 204 based on the oscillator signal provided by the oscillator 201 into a radio communication signal at a radio frequency. The oscillator 210 generates an analog waveform having a specific frequency for modulation or up-conversion of an analog signal into a wireless communication signal, or for demodulation or down-conversion of the wireless communication signal into an analog signal. In some embodiments, the oscillator 210 may be a digitally controlled crystal oscillator.

送信経路２０１は、送信のためにアップコンバートされた信号を増幅する可変利得増幅器（ＶＧＡ）２１４、アンテナ２１８を介して送信のためにアナログのアップコンバートされた信号を更に増幅する電力増幅器２２０を含む。電力増幅器２２０の出力は、デュプレクサ２２３に伝達される。デュプレクサ２２３は、アンテナスイッチ２１６と、送信経路２１０と受信経路２２１のそれぞれとの間でインタフェースされる。従って、デュプレクサ２２３は、（例えば送信経路２０１からアンテナ２１８へ、及びアンテナ２１８から受信経路２２１に）アンテナチューナ２１７及びアンテナ２１８を通して双方向の通信を可能にする。   Transmission path 201 includes a variable gain amplifier (VGA) 214 that amplifies the upconverted signal for transmission and a power amplifier 220 that further amplifies the analog upconverted signal for transmission via antenna 218. . The output of the power amplifier 220 is transmitted to the duplexer 223. The duplexer 223 is interfaced between the antenna switch 216 and each of the transmission path 210 and the reception path 221. Thus, duplexer 223 allows bi-directional communication through antenna tuner 217 and antenna 218 (eg, from transmission path 201 to antenna 218 and from antenna 218 to reception path 221).

アンテナスイッチ２１６は、デュプレクサ２２４とアンテナチューナ２１７との間で結合される。アンテナスイッチ２１６は、（例えば電力増幅器２２０に類似して）２以上の電力増幅器の出力を多重化し、それぞれの電力増幅器は、異なる帯域又は帯域クラスに対応する。アンテナスイッチ２１６は、アンテナ２１８により受信された信号を、異なる帯域又は帯域クラスの複数の受信経路に双方向送信する。   Antenna switch 216 is coupled between duplexer 224 and antenna tuner 217. The antenna switch 216 multiplexes the outputs of two or more power amplifiers (eg, similar to the power amplifier 220), each power amplifier corresponding to a different band or band class. The antenna switch 216 bi-directionally transmits the signal received by the antenna 218 to a plurality of reception paths of different bands or band classes.

アンテナチューナ２１７は、アンテナスイッチ２１６とアンテナ２１８との間で結合される。アンテナチューナ２１７は、送信経路２０１のインピーダンスをアンテナ２１８に整合させる（又は接近して整合させる）ことで、アンテナ２１８と送信経路２０１との間の電力の伝送の効率を改善する何れかのデバイス、システム又は装置を含む。係るマッチング又はクローズマッチングは、送信経路２０１からアンテナに伝送される入力パワーに対する反射パワーの割合を低減し、従って電力伝送の効率を高めることができる。図２に示されるように、アンテナチューナ２１７は、１以上の可変のキャパシタ２１５及びインダクタ２１９を含む。可変キャパシタ２１５の容量は、アンテナチューナコントロール（明示的に図示せず）から伝達される１以上の制御信号に基づいて変化する。係る容量が変化したとき、アンテナチューナ２１７とアンテナ２１８との組み合わせの実効インピーダンスが変化する。従って、キャパシタンスを適切に設定することで、アンテナチューナ２１７とアンテナ２１８との組み合わせの実効インピーダンスは、送信経路２０１の残りのインピーダンスに近似的に整合される。   Antenna tuner 217 is coupled between antenna switch 216 and antenna 218. The antenna tuner 217 is any device that improves the efficiency of power transmission between the antenna 218 and the transmission path 201 by matching (or closely matching) the impedance of the transmission path 201 to the antenna 218. Includes a system or device. Such matching or close matching can reduce the ratio of the reflected power to the input power transmitted from the transmission path 201 to the antenna, and thus increase the efficiency of power transmission. As shown in FIG. 2, the antenna tuner 217 includes one or more variable capacitors 215 and an inductor 219. The capacitance of the variable capacitor 215 changes based on one or more control signals transmitted from an antenna tuner control (not explicitly shown). When such a capacitance changes, the effective impedance of the combination of the antenna tuner 217 and the antenna 218 changes. Therefore, by setting the capacitance appropriately, the effective impedance of the combination of the antenna tuner 217 and the antenna 218 is approximately matched with the remaining impedance of the transmission path 201.

アンテナ２１８は、増幅された信号を受信し、（例えば１以上の端末１１０、基地局１２０及び／又は衛星１３０）係る信号を送信する。図２に示されるように、アンテナ２１８は、送信経路２０１と受信経路２２１のそれぞれの結合される。デュプレクサ２２３は、アンテナ２１８と、受信経路のそれぞれとの間でインタフェースされる。   The antenna 218 receives the amplified signal and transmits the signal (eg, one or more terminals 110, base stations 120, and / or satellites 130). As shown in FIG. 2, the antenna 218 is coupled to each of the transmission path 201 and the reception path 221. The duplexer 223 is interfaced between the antenna 218 and each of the reception paths.

受信経路２２１は、アンテナ２１８、アンテナチューナ２１７及びデュプレクサ２２３を介して、（例えば端末１１０、基地局１２０及び／又は衛星１３０から）無線通信信号を受信する低雑音増幅器（ＬＮＡ）２３４を含む。ＬＮＡ２２４は、受信された信号を更に増幅する。   Receive path 221 includes a low noise amplifier (LNA) 234 that receives wireless communication signals (eg, from terminal 110, base station 120, and / or satellite 130) via antenna 218, antenna tuner 217, and duplexer 223. The LNA 224 further amplifies the received signal.

また、受信経路２２１は、ダウンコンバータ２２８を含む。ダウンコンバータ２２８は、アンテナ２１８により受信され、ＬＮＡ２３４により増幅された無線通信信号の周波数を、発振器２１２０により提供される発振器信号によりダウンコンバートする（例えばベースバンド信号にダウンコンバートする）。受信経路２２１は、フィルタ２３８を更に含み、このフィルタは、関心のある周波数チャネル内で信号成分を通過させるため、及び／又は、ダウンコンバートプロセスにより生成された雑音及び望まれない信号を除去するため、ダウンコンバートされた無線通信信号をフィルタリングする。さらに、受信経路２２１は、フィルタ２３８からアナログ信号を受信し、係るアナログ信号をデジタル信号に変換するアナログ−デジタルコンバータ（ＡＤＣ）２２４を含む。次いで、デジタル信号は、処理のためにデジタル回路２０２に送出される。   The reception path 221 includes a down converter 228. The down converter 228 down-converts the frequency of the wireless communication signal received by the antenna 218 and amplified by the LNA 234 using the oscillator signal provided by the oscillator 2120 (eg, down-converts to a baseband signal). The receive path 221 further includes a filter 238 that passes signal components in the frequency channel of interest and / or removes noise and unwanted signals generated by the downconversion process. Filtering down-converted wireless communication signals. Further, the reception path 221 includes an analog-to-digital converter (ADC) 224 that receives an analog signal from the filter 238 and converts the analog signal into a digital signal. The digital signal is then sent to the digital circuit 202 for processing.

位相エラー推定経路２４１は、デジタル回路２０２から受信された、推定される基準となる位相、送信信号の推定される送信位相を計算し、推定される基準となる位相と推定される送信位相との間の推定される位相誤差を計算し、及び／又は、計算された推定される位相誤差の補正のため、１以上の信号を送信経路２０１に伝達する。図２に示されるように、位相誤差推定経路２４１は、無線周波（ＲＦ）カプラ２４２を含む。ＲＦカプラ２４２は、アンテナスイッチ２１６をアンテナチューナ２１７に結合する送信ラインにおける送信パワーの少なくとも１部を１以上の出力ポートに結合する何れかのシステム、デバイス又は装置である。当該技術分野で知られているように、出力ポートのうちの１つは、結合ポートとして知られており（例えば図２に示される結合ポート２４６）、他のポートは、終端又は分離ポートとして知られる（例えば図２に示される終端ポート２４７）。多くのケースでは、結合ポート２４６及び終端ポート２４７のそれぞれは、特定の抵抗値（例えば５０Ω）の内部又は外部抵抗で終端される。ＲＦカプラ２４２の物理特性のため、エレメント２００の動作の間、結合ポート２４６は、アンテナ２１８に伝送される入力パワーを示すアナログ信号（例えば電圧）を搬送し、終端ポート２４７は、アンテナ２１８かた反射されるパワーを示すアナログ信号（例えば電圧）を搬送する。   The phase error estimation path 241 calculates the estimated reference phase and the estimated transmission phase of the transmission signal received from the digital circuit 202, and calculates the estimated reference phase and the estimated transmission phase. One or more signals are transmitted to the transmission path 201 to calculate an estimated phase error between and / or to correct the calculated estimated phase error. As shown in FIG. 2, the phase error estimation path 241 includes a radio frequency (RF) coupler 242. The RF coupler 242 is any system, device, or apparatus that couples at least a portion of the transmission power in the transmission line that couples the antenna switch 216 to the antenna tuner 217 to one or more output ports. As is known in the art, one of the output ports is known as a coupling port (eg, the coupling port 246 shown in FIG. 2), and the other port is known as a termination or isolation port. (Eg, termination port 247 shown in FIG. 2). In many cases, each of the coupling port 246 and termination port 247 is terminated with an internal or external resistance of a specific resistance value (eg, 50Ω). Due to the physical characteristics of the RF coupler 242, during operation of the element 200, the coupling port 246 carries an analog signal (eg, voltage) indicative of the input power transmitted to the antenna 218, and the termination port 247 is connected to the antenna 218. Carries an analog signal (eg, voltage) indicating the reflected power.

位相誤差推定経路２４１は、ＲＦカプラ２４２から伝達される信号を増幅し、係る増幅された信号をダウンコンバータ２４８に伝達する可変利得増幅器（ＶＧＡ）２５４を含む。   Phase error estimation path 241 includes a variable gain amplifier (VGA) 254 that amplifies the signal transmitted from RF coupler 242 and transmits the amplified signal to down converter 248.

ダウンコンバータ２４８は、発振器２１０により提供される発振器信号により、ＶＧＡ２５４から受信されたアナログ信号の周波数をダウンコンバートし（例えばベースバンド信号にダウンコンバート）、信号の同相（Ｉ）チャネル及び直交（Ｑ）チャネル成分を出力する。さらに、制御経路２１４は、Ｉチャネル及びＱチャネルのそれぞれについて、アナログ−デジタルコンバータ（ＡＤＣ）２４４を含み、ベースバンド信号の適切な成分を受けるそれぞれのＡＶＣ２４４は、信号の係る成分を信号のデジタル成分に変換する。   The downconverter 248 downconverts the frequency of the analog signal received from the VGA 254 with the oscillator signal provided by the oscillator 210 (eg, downconverted to a baseband signal), and the in-phase (I) channel and quadrature (Q) of the signal. Output channel components. Further, the control path 214 includes an analog-to-digital converter (ADC) 244 for each of the I channel and the Q channel, and each AVC 244 that receives an appropriate component of the baseband signal converts that component of the signal into the digital component of the signal. Convert to

また、位相誤差推定経路２４１は、ＡＤＣ２４４により生成されたデジタル信号のＩチャネル及びＱチャネル成分のそれぞれについてフィルタ２５８を含む。幾つかの実施の形態では、それぞれのフィルタ２５８は、その入力で受信された信号の移動平均をその出力で生成する移動平均フィルタ（例えばカスケード接続された積分器櫛型フィルタ）を有する。結果として、フィルタ２５８は、デジタル信号のＩチャネル及びＱチャネル成分を出力する。   The phase error estimation path 241 includes a filter 258 for each of the I channel and Q channel components of the digital signal generated by the ADC 244. In some embodiments, each filter 258 includes a moving average filter (eg, a cascaded integrator comb filter) that generates a moving average of the signal received at its input at its output. As a result, the filter 258 outputs the I channel and Q channel components of the digital signal.

位相誤差推定経路２４１は、送信位相推定器２５６を更に含む。送信位相推定器２５６は、フィルタ２５８により出力されるフィルタリングされたデジタル信号のＩチャネル及びＱチャネル成分に基づいて、アンテナ２１８に伝送される電力の位相ψtを示す信号を計算して出力する何れかのシステム、デバイス又は装置を含む。例えば、送信位相推定器２５６は、式ψt＝ｔａｎ-1（ＰQ／ＰI）に従って位相を計算し、この場合、ＰIは、平均電力信号のＩチャネル成分であり、ＰQは、平均電力信号のＱチャネル成分である。 The phase error estimation path 241 further includes a transmission phase estimator 256. The transmission phase estimator 256 calculates and outputs a signal indicating the phase ψ t of the power transmitted to the antenna 218 based on the I channel and Q channel components of the filtered digital signal output by the filter 258. Including any system, device or apparatus. For example, the transmit phase estimator 256 calculates the phase according to the equation ψ t = tan −1 (P Q / P I ), where P I is the I channel component of the average power signal and P Q is This is the Q channel component of the average power signal.

位相誤差推定経路２４１は、遅延素子２５９を更に含む。遅延素子２５９は、遅延された信号が、デジタル回路２０２の出力から送信位相推定器２５６の入力までの時間遅延に近似的に等しい時間遅延だけ、入力信号から遅延素子２５９まで遅延されるように、デジタル回路２０２により出力されたＩチャネル及びＱチャネル成分を時間遅延させる何れかのシステム、デバイス又は装置を含む。   The phase error estimation path 241 further includes a delay element 259. Delay element 259 delays the delayed signal from the input signal to delay element 259 by a time delay approximately equal to the time delay from the output of digital circuit 202 to the input of transmit phase estimator 256. Any system, device, or apparatus that delays the I-channel and Q-channel components output by digital circuit 202 is included.

また、位相誤差推定経路２４１は、瞬間的な基準となる位相推定器２６０を含む。瞬間的な基準となる位相推定器２６０は、デジタル回路２０２の出力からの遅延されたＩチャネル及びＱチャネル成分のＩチャネル及びＱチャネル成分に基づいて、遅延素子２５９の出力で位相ψrを示す信号を計算及び出力する何れかのシステム、デバイス又は装置を含む。例えば、瞬間的な基準となる位相推定器２６０は、式ψr＝ｔａｎ-1（ＰQ／ＰI）に従って基準となる電力の位相を計算し、この場合、ＰIは、遅延素子２５９での出力のＩチャネル成分であり、ＰQは、遅延素子２５９での出力のＱチャネル成分である。 Further, the phase error estimation path 241 includes a phase estimator 260 that serves as an instantaneous reference. The instantaneous reference phase estimator 260 indicates the phase ψ r at the output of the delay element 259 based on the delayed I and Q channel components of the I and Q channel components from the output of the digital circuit 202. Includes any system, device or apparatus that calculates and outputs a signal. For example, the instantaneous reference phase estimator 260 calculates the reference power phase according to the equation ψ r = tan −1 (P Q / P I ), where P I is the delay element 259. , P Q is the Q channel component of the output from the delay element 259.

位相誤差推定経路２４１は、加算器２６２を更に含む。加算器２６２は、瞬間的な基準となる位相の推定器２６０により出力された瞬間的な基準となる位相ψrと、送信位相推定器２５６により出力された送信位相ψtとの間の差として位相誤差ψERRを計算する何れかのシステム、デバイス又は装置を含む。位相誤差ψERRは、デジタル回路２０２により出力される信号に、送信経路２０１により加えられる寄生の位相シフトを表す。図２に示されるように、係る位相誤差ψERRは、マルチプレクサ２７４に伝達され、この場合、位相誤差ψERRは、送信経路２０１で生じる位相シフトを補償する位相補償器２７２により使用される計算された誤差として、マルチプレクサ２７４により選択される。代替的又は付加的に、位相誤差ψERRは、位相誤差平均器２６４に伝達される。 The phase error estimation path 241 further includes an adder 262. The adder 262 calculates the difference between the instantaneous reference phase ψ r output from the instantaneous reference phase estimator 260 and the transmission phase ψ t output from the transmission phase estimator 256. Any system, device or apparatus that calculates the phase error ψ ERR is included. The phase error ψ ERR represents a parasitic phase shift added by the transmission path 201 to the signal output from the digital circuit 202. As shown in FIG. 2, such phase error ψ ERR is communicated to multiplexer 274, where phase error ψ ERR is calculated by phase compensator 272 that compensates for the phase shift that occurs in transmission path 201. The error is selected by the multiplexer 274. Alternatively or additionally, the phase error ψ ERR is communicated to the phase error averager 264.

位相誤差平均器２６４は、所与のサンプル数の計算された位相誤差ψERRを計算的に平均する何れかのシステム、デバイス又は装置を含む。平均されるサンプル数は、個々に決定されるか、及び／又は無線通信装置２００のコンポーネント（たとえばデジタル回路２０２）により予め決定される。位相誤差平均器の目的は、計算された位相誤差ψERRの異常値を低減又は「取り除く」ことである。位相誤差平均器の出力信号は、位相補償テーブル２７６に伝達される。位相補償テーブル２７６は、無線通信装置２００の現在の出力パワーに基づいて、現在の出力パワーに対応する平均の位相誤差のエントリとして、位相誤差リミッタ２６６により出力される信号の値を記憶する。代替的に又は付加的に、位相誤差テーブル２７６は、無線通信装置２００の現在の出力パワーに基づいて、出力パワーに対応する位相補償テーブル２７６における平均の位相誤差のエントリに基づいた信号をマルチプレクサ２７４に伝達する。これに応じて、マルチプレクサ２７４は、計算された位相誤差ψERRの単一の現在のサンプル、又は位相補償テーブル２７６により生成される平均の位相誤差の間で選択し、係る選択を位相補償器２７２に伝達する。 The phase error averager 264 includes any system, device or apparatus that computes the average of the calculated phase error ψ ERR for a given number of samples. The number of samples to be averaged is determined individually and / or predetermined by components of wireless communication device 200 (eg, digital circuit 202). The purpose of the phase error averager is to reduce or “remove” outliers of the calculated phase error ψ ERR . The output signal of the phase error averager is transmitted to the phase compensation table 276. The phase compensation table 276 stores the value of the signal output by the phase error limiter 266 as an average phase error entry corresponding to the current output power based on the current output power of the wireless communication apparatus 200. Alternatively or additionally, the phase error table 276 may multiplex a signal based on the average phase error entry in the phase compensation table 276 corresponding to the output power based on the current output power of the wireless communication device 200. To communicate. In response, multiplexer 274 selects between a single current sample of calculated phase error ψ ERR or the average phase error generated by phase compensation table 276, and such selection is phase compensator 272. To communicate.

また、位相誤差推定器２４１は、位相誤差リミッタ２６６を含む。位相誤差リミッタ２６６は、無線通信装置における基準となる位相又は送信位相の何れの位相が、（例えばデジタル回路２０２により位相誤差リミッタに伝達され、個人により設定されるか、及び／又は、無線通信装置２００のコンポーネントに予め決定される）限界閾値に基づく上限及び／又は下限の外側にあるかを判定する何れかのシステム、デバイス又は装置を含む。付加的に又は代替的に、位相誤差リミッタ２６６は、係る信号が遅延素子２５９により遅延されたときに、デジタル回路２０２による送信のために出力される信号のＩチャネル及び／又はＱチャネル成分に基づいて、位相に上限及び／又は下限を配置するか、及び／又は、フィルタ２５８により出力されたとき、送信信号のＩチャネル及び／又はＱチャネル成分に基づいて位相に上限及び／又は下限を配置する。   The phase error estimator 241 includes a phase error limiter 266. The phase error limiter 266 is configured so that either a reference phase or a transmission phase as a reference in the wireless communication device is transmitted to the phase error limiter by the digital circuit 202 and set by an individual and / or the wireless communication device. Any system, device, or apparatus that determines whether it is outside an upper and / or lower limit based on a threshold threshold (predetermined for 200 components). Additionally or alternatively, the phase error limiter 266 is based on the I-channel and / or Q-channel components of the signal output for transmission by the digital circuit 202 when such a signal is delayed by the delay element 259. Then, an upper limit and / or a lower limit are arranged in the phase, and / or an upper limit and / or a lower limit are arranged in the phase based on the I channel and / or Q channel components of the transmission signal when output by the filter 258. .

図４は、本発明の所定の実施の形態に係る、例示的な位相リミッタ２６６である。図４に示されるように、位相リミッタ２６６は、１以上の閾値検出器４０２、論理ＯＲゲート４０４及びカウンタ４０６を含む。閾値検出器４０２は、デジタル回路２０２による送信のために出力された信号のＩチャネル及び／又はＱチャネル成分に基づいた位相が上限及び／又は下限の内側にあるか、又はフィルタ２５８により出力されたときに送信信号のＩチャネル及び／又はＱチャネル成分に基づいた位相が上限及び／又は下限の内側にあるか、を判定する何れかのシステム、デバイス又は装置を含む。例示のため、図４は、計算された位相が所定の閾値を下回るかを判定するものとして閾値検出器４０２を示している。その判定に基づいて、それぞれの閾値検出器４０２は、判定を示すバイナリ信号を出力する。図４はそれぞれの閾値検出器４０２に適用される同じ限界の閾値を示しているが、幾つかの実施の形態では、それぞれの閾値検出器４０２に適用される限界の閾値は異なる場合がある。   FIG. 4 is an exemplary phase limiter 266, according to certain embodiments of the invention. As shown in FIG. 4, the phase limiter 266 includes one or more threshold detectors 402, a logical OR gate 404 and a counter 406. The threshold detector 402 has a phase based on the I-channel and / or Q-channel components of the signal output for transmission by the digital circuit 202 within the upper and / or lower limit, or output by the filter 258. Sometimes includes any system, device or apparatus that determines whether the phase based on the I-channel and / or Q-channel components of the transmitted signal is inside the upper and / or lower limits. For illustrative purposes, FIG. 4 shows the threshold detector 402 as determining whether the calculated phase is below a predetermined threshold. Based on the determination, each threshold detector 402 outputs a binary signal indicating the determination. Although FIG. 4 illustrates the same threshold threshold applied to each threshold detector 402, in some embodiments, the threshold threshold applied to each threshold detector 402 may be different.

論理ＯＲゲート４０４は、閾値検出器４０２の出力の論理ＯＲを実行し、従って、閾値検出器４０２の何れかがその閾値の閾値の限界の外にある位相の測定を示す信号を出力する場合に、閾値の境界の外にある位相の測定を示す信号を出力する。論理ＯＲゲート４０４により出力される信号は、位相誤差平均器２６４に伝達され、論理ＯＲゲートの出力信号が、閾値の境界の外にある位相の測定を示す場合に、出力信号が位相誤差平均器２６４に所与のサンプル数の計算された位相誤差ψERRの平均を出力する代わりに、特定の値（例えば０）を出力させるように、イネーブル信号として機能する。 The logical OR gate 404 performs a logical OR of the output of the threshold detector 402, and therefore when any of the threshold detectors 402 outputs a signal indicating a phase measurement that is outside the threshold limit of that threshold. Output a signal indicating the measurement of the phase outside the threshold boundary. The signal output by the logical OR gate 404 is communicated to the phase error averager 264, where the output signal is a phase error averager when the output signal of the logical OR gate indicates a phase measurement that is outside the threshold boundary. Instead of outputting the average of the calculated phase error ψ ERR for a given number of samples to H.264, it functions as an enable signal to output a specific value (eg, 0).

図４に示されるように、位相誤差リミッタ２６６は、カウンタ４０６を含み、カウンタは、論理ＯＲゲート４０４が閾値の境界の外にある位相の測定を示す信号を出力する瞬間の数のカウントを出力する。カウンタ４０６の出力は、更なる処理のためにデジタル回路２０２に伝達される。位相予測推定経路２４１（例えばフィルタ２５８、送信位相推定器２５６、遅延素子２５９、循環的な基準となる位相推定器２６０、加算器２６２、位相誤差平均器２６４、及び／又は位相誤差リミッタ２６６）は、１以上のマイクロプロセッサ、デジタルシグナルプロセッサ、及び／又は他の適切な装置として実現される。   As shown in FIG. 4, the phase error limiter 266 includes a counter 406, which outputs a count of the number of moments at which the logical OR gate 404 outputs a signal indicating a phase measurement that is outside the threshold boundary. To do. The output of counter 406 is communicated to digital circuit 202 for further processing. The phase prediction estimation path 241 (eg, filter 258, transmission phase estimator 256, delay element 259, cyclic reference phase estimator 260, adder 262, phase error averager 264, and / or phase error limiter 266) Implemented as one or more microprocessors, digital signal processors, and / or other suitable devices.

本発明の範囲から変更、追加又は省略がシステム１００に対して行われる。システム１００のコンポーネントは、統合されるか又は分離される場合がある。さらに、システム１００の動作は、多かれ少なかれ、又は他のコンポーネントにより実行される。本明細書で使用されたとき、「それぞれ“each”」は、あるセットのそれぞれのメンバ、又はあるセットのうちのあるサブセットのそれぞれのメンバを示す。   Changes, additions, or omissions are made to the system 100 from the scope of the present invention. The components of system 100 may be integrated or separated. Further, the operation of system 100 is performed more or less or by other components. As used herein, “each“ each ”” indicates each member of a set or each member of a subset of a set.

本発明は幾つかの実施の形態と共に記載されたが、様々な変形及び変更は当業者に示唆される。本発明は、係る変形及び変更を特許請求の範囲に含まれるものとして包含することが意図される。   Although the invention has been described with several embodiments, various modifications and changes will be suggested to those skilled in the art. The present invention is intended to encompass such modifications and changes as fall within the scope of the appended claims.

１００：無線通信システム
１１０：端末
１２０：基地局
１３０：衛星

100: Wireless communication system 110: Terminal 120: Base station 130: Satellite

Claims (24)

デジタル回路により出力されたデジタル信号を無線通信信号に変換する送信経路であって、前記送信経路が、補償されたデジタル信号を前記無線通信信号に変換するように、計算された位相誤差に基づいて、前記デジタル信号を前記補償されたデジタル信号に変換する位相補償器を有する送信経路と、
前記送信経路に通信可能に結合され、前記デジタル回路により出力された前記デジタル信号の推定される瞬間的な基準となる位相と、前記無線通信信号の推定される送信位相との間の差に基づいて、前記計算された位相誤差を計算する位相誤差推定経路と、
を備える無線通信エレメント。 A transmission path for converting a digital signal output by a digital circuit into a wireless communication signal, wherein the transmission path is based on a calculated phase error so as to convert a compensated digital signal into the wireless communication signal. A transmission path having a phase compensator for converting the digital signal to the compensated digital signal;
Communicatively coupled to the transmission path and based on a difference between an estimated instantaneous phase of the digital signal output by the digital circuit and an estimated transmission phase of the wireless communication signal A phase error estimation path for calculating the calculated phase error;
A wireless communication element comprising: 前記位相誤差推定経路は、
前記デジタル回路により出力された前記デジタル信号の同相成分と直交成分とに基づいて、前記推定される瞬間的な基準となる位相を計算する瞬間的な基準位相推定手段と、
前記無線通信信号の同相成分と直交位相成分とに基づいて、前記推定される送信位相を計算する送信位相推定手段と、
前記推定される瞬間的な基準となる位相と前記推定される送信位相との間の差に等しい単一サンプルの位相誤差を計算する加算器とを有し、
前記送信経路は、前記計算された位相誤差として前記単一サンプルの位相誤差を選択する、
請求項１記載の無線通信エレメント。 The phase error estimation path is:
Instantaneous reference phase estimation means for calculating a phase serving as an estimated instantaneous reference based on an in-phase component and a quadrature component of the digital signal output by the digital circuit;
Transmission phase estimation means for calculating the estimated transmission phase based on the in-phase component and the quadrature phase component of the wireless communication signal;
An adder that calculates a single sample phase error equal to the difference between the estimated instantaneous reference phase and the estimated transmitted phase;
The transmit path selects the single sample phase error as the calculated phase error;
The wireless communication element according to claim 1. 前記位相誤差推定経路は、所定のサンプル数の前記単一サンプルの位相誤差に基づいて、平均の位相誤差を計算する位相誤差平均手段を更に有する、
請求項２記載の無線通信エレメント。 The phase error estimation path further includes phase error averaging means for calculating an average phase error based on the phase error of the single sample of a predetermined number of samples.
The wireless communication element according to claim 2. 前記送信経路は、位相補償テーブルを更に有し、
前記位相補償テーブルは、
前記送信経路の現在の出力パワーに対応する前記位相補償テーブルにおけるエントリとして前記平均の位相誤差を記憶し、
前記現在の出力パワーに対応する前記位相補償テーブルにおけるエントリの値を示す信号を伝達し、
前記送信経路は、前記単一サンプルの位相誤差と、前記現在の出力パワーに対応する前記位相補償テーブルにおけるエントリの値との間で前記計算された位相誤差として選択する、
請求項３記載の無線通信エレメント。 The transmission path further comprises a phase compensation table;
The phase compensation table is
Storing the average phase error as an entry in the phase compensation table corresponding to the current output power of the transmission path;
Convey a signal indicating the value of an entry in the phase compensation table corresponding to the current output power;
The transmission path is selected as the calculated phase error between the phase error of the single sample and the value of the entry in the phase compensation table corresponding to the current output power;
The wireless communication element according to claim 3. 前記位相誤差推定経路は、前記計算された位相誤差を、前記デジタル回路により出力された、所与の限界値、前記デジタル信号の同相成分及び直交成分の少なくとも１つに基づいて、上限と下限のうちの少なくとも１つに制限する位相誤差制限手段を更に有する、
請求項３記載の無線通信エレメント。 The phase error estimation path is configured to calculate an upper limit and a lower limit of the calculated phase error based on at least one of a given limit value, an in-phase component and a quadrature component of the digital signal output by the digital circuit. Phase error limiting means for limiting to at least one of them,
The wireless communication element according to claim 3. 前記位相誤差推定経路は、遅延された信号が、前記送信経路の信号遅延に近似的に等しい時間遅延だけ、前記デジタル信号から遅延されるように、前記デジタル回路により出力された前記デジタル信号を遅延させる遅延素子を更に有する、
請求項２記載の無線通信エレメント。 The phase error estimation path delays the digital signal output by the digital circuit so that the delayed signal is delayed from the digital signal by a time delay approximately equal to the signal delay of the transmission path. Further comprising a delay element
The wireless communication element according to claim 2. 無線通信装置における位相シフトを推定及び補正する方法であって、
前記無線通信装置のデジタル回路により出力されたデジタル信号を、計算された位相誤差に基づいて、補償されたデジタル信号に変換するステップと、
前記補償されたデジタル信号を無線通信信号に変換するステップと、
前記デジタル回路により出力された前記デジタル信号の推定される瞬間的な基準となる位相を計算するステップと、
前記無線通信信号の推定される送信位相を計算するステップと、
前記推定される瞬間的な基準となる位相と前記無線通信信号の前記推定される送信位相との間の差に基づいて位相誤差を計算するステップと、
を含む方法。 A method for estimating and correcting a phase shift in a wireless communication device, comprising:
Converting the digital signal output by the digital circuit of the wireless communication device into a compensated digital signal based on the calculated phase error;
Converting the compensated digital signal into a wireless communication signal;
Calculating an estimated instantaneous reference phase of the digital signal output by the digital circuit;
Calculating an estimated transmission phase of the wireless communication signal;
Calculating a phase error based on a difference between the estimated instantaneous reference phase and the estimated transmission phase of the wireless communication signal;
Including methods. 前記推定される瞬間的な基準となる位相を計算するステップは、前記デジタル回路により出力された前記デジタル信号の同相成分と直交成分とに基づいて位相を計算するステップを含む、
請求項７記載の方法。 Calculating the estimated instantaneous reference phase comprises calculating a phase based on an in-phase component and a quadrature component of the digital signal output by the digital circuit;
The method of claim 7. 前記推定される送信位相を計算するステップは、前記デジタル回路により出力された前記デジタル信号の同相成分と直交成分とに基づいて位相を計算するステップを含む、
請求項７記載の方法。 Calculating the estimated transmission phase includes calculating a phase based on an in-phase component and a quadrature component of the digital signal output by the digital circuit;
The method of claim 7. 前記推定される瞬間的な基準となる位相と前記推定される送信位相との間の差に等しい単一サンプルの位相誤差を計算するステップを更に含む、
請求項７記載の方法。 Calculating a single sample phase error equal to a difference between the estimated instantaneous reference phase and the estimated transmit phase;
The method of claim 7. 計算された位相誤差として、前記単一サンプルの位相誤差を選択するステップを更に含む、
請求項１０記載の方法。 Selecting the single sample phase error as a calculated phase error;
The method of claim 10. 所定のサンプル数の前記単一サンプルの位相誤差に基づいて、平均の位相誤差を計算するステップを更に含む、
請求項１０記載の方法。 Calculating an average phase error based on the phase error of the single sample of a predetermined number of samples;
The method of claim 10. 位相補償テーブルにおけるエントリとして前記平均の位相誤差を記憶するステップと、前記エントリは、前記無線通信信号の現在の出力パワーに対応し、
前記現在の出力パワーに対応する前記位相補償テーブルにおけるエントリの値を示す信号を伝達するステップと、
計算された位相誤差として、前記単一サンプルの位相誤差と、前記現在の出力パワーに対応する前記位相補償テーブルにおけるエントリの値との間で選択するステップと、
を更に含む請求項１２記載の方法。 Storing the average phase error as an entry in a phase compensation table, the entry corresponding to a current output power of the wireless communication signal;
Transmitting a signal indicating a value of an entry in the phase compensation table corresponding to the current output power;
Selecting between the phase error of the single sample and the value of the entry in the phase compensation table corresponding to the current output power as the calculated phase error;
The method of claim 12 further comprising: 前記平均の位相誤差を、前記デジタル回路により出力された、所与の限界値、前記デジタル信号の同相成分及び直交成分のうちの少なくとも１つに基づいて、上限と下限のうちの少なくとも１つに制限するステップを更に含む、
請求項１３記載の方法。 The average phase error is set to at least one of an upper limit and a lower limit based on at least one of a given limit value, an in-phase component and a quadrature component of the digital signal output by the digital circuit. Further comprising the step of limiting,
The method of claim 13. 遅延された信号が、前記送信経路の信号遅延に近似的に等しい時間遅延だけ、前記デジタル信号から遅延されるように、前記デジタル回路により出力された前記デジタル信号を遅延させるステップと、
遅延された信号に基づいて、前記推定される瞬間的な基準となる位相を計算するステップと、
を含む請求項７記載の方法。 Delaying the digital signal output by the digital circuit such that a delayed signal is delayed from the digital signal by a time delay approximately equal to the signal delay of the transmission path;
Calculating the estimated instantaneous reference phase based on the delayed signal;
The method of claim 7 comprising: 無線通信装置における位相シフトを推定及び補正するシステムであって、
前記無線通信装置のデジタル回路により出力されたデジタル信号を、計算された位相誤差に基づいて、補償されたデジタル信号に変換する手段と、
前記補償されたデジタル信号を無線通信信号に変換する手段と、
前記デジタル回路により出力された前記デジタル信号の推定される瞬間的な基準となる位相を計算する手段と、
前記無線通信信号の推定される送信位相を計算する手段と、
前記推定される瞬間的な基準となる位相と前記無線通信信号の前記推定される送信位相との間の差に基づいて位相誤差を計算する手段と、
を備えるシステム。 A system for estimating and correcting a phase shift in a wireless communication device, comprising:
Means for converting the digital signal output by the digital circuit of the wireless communication device into a compensated digital signal based on the calculated phase error;
Means for converting the compensated digital signal into a wireless communication signal;
Means for calculating an estimated instantaneous reference phase of the digital signal output by the digital circuit;
Means for calculating an estimated transmission phase of the wireless communication signal;
Means for calculating a phase error based on a difference between the estimated instantaneous reference phase and the estimated transmission phase of the wireless communication signal;
A system comprising: 前記推定される瞬間的な基準となる位相を計算する手段は、前記デジタル回路により出力された前記デジタル信号の同相成分と直交成分とに基づいて位相を計算する手段を備える、
請求項１６記載のシステム。 The means for calculating the estimated instantaneous phase includes means for calculating a phase based on an in-phase component and a quadrature component of the digital signal output by the digital circuit.
The system of claim 16. 前記推定される送信位相を計算する手段は、前記デジタル回路により出力された前記デジタル信号の同相成分と直交成分とに基づいて位相を計算する手段を備える、
請求項１６記載のシステム。 The means for calculating the estimated transmission phase comprises means for calculating a phase based on an in-phase component and a quadrature component of the digital signal output by the digital circuit.
The system of claim 16. 前記推定される瞬間的な基準となる位相と前記推定される送信位相との間の差に等しい単一サンプルの位相誤差を計算する手段を更に備える、
請求項１６記載のシステム。 Means for calculating a single sample phase error equal to a difference between the estimated instantaneous reference phase and the estimated transmission phase;
The system of claim 16. 計算された位相誤差として、前記単一サンプルの位相誤差を選択する手段を更に含む、
請求項１９記載のシステム。 Means for selecting the single sample phase error as the calculated phase error;
The system of claim 19. 所定のサンプル数の前記単一サンプルの位相誤差に基づいて、平均の位相誤差を計算する手段を更に有する、
請求項１９記載のシステム。 Means for calculating an average phase error based on the phase error of the single sample of a predetermined number of samples;
The system of claim 19. 位相補償テーブルにおけるエントリとして前記平均の位相誤差を記憶する手段と、前記エントリは、前記無線通信信号の現在の出力パワーに対応し、
前記現在の出力パワーに対応する前記位相補償テーブルにおけるエントリの値を示す信号を伝達する手段と、
計算された位相誤差として、前記単一サンプルの位相誤差と、前記現在の出力パワーに対応する前記位相補償テーブルにおけるエントリの値との間で選択する手段と、
を更に備える請求項２１記載のシステム。 Means for storing the average phase error as an entry in a phase compensation table; and the entry corresponds to a current output power of the wireless communication signal;
Means for transmitting a signal indicating a value of an entry in the phase compensation table corresponding to the current output power;
Means for selecting between the phase error of the single sample and the value of the entry in the phase compensation table corresponding to the current output power as the calculated phase error;
The system of claim 21, further comprising: 前記平均の位相誤差を、前記デジタル回路により出力された、所与の限界値、前記デジタル信号の同相成分及び直交成分のうちの少なくとも１つに基づく、上限と下限のうちの少なくとも１つに制限する手段を更に備える、
請求項２２記載のシステム。 Limiting the average phase error to at least one of upper and lower limits based on at least one of a given limit value, an in-phase component and a quadrature component of the digital signal output by the digital circuit Further comprising means for
The system of claim 22. 遅延された信号が、前記送信経路の信号遅延に近似的に等しい時間遅延だけ、前記デジタル信号から遅延されるように、前記デジタル回路により出力された前記デジタル信号を遅延させる手段と、
遅延された信号に基づいて、前記推定される瞬間的な基準となる位相を計算する手段と、
を備える請求項１６記載のシステム。
Means for delaying the digital signal output by the digital circuit such that a delayed signal is delayed from the digital signal by a time delay approximately equal to the signal delay of the transmission path;
Means for calculating the estimated instantaneous phase based on the delayed signal;
The system of claim 16.
JP2012145548A 2011-06-30 2012-06-28 Wireless communication apparatus, compensation method, and computer program Active JP5813587B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/173,972 US8891668B2 (en) 2011-06-30 2011-06-30 System and method for estimating and correcting phase shift in a wireless communication device
US13/173,972 2011-06-30

Publications (2)

Publication Number Publication Date
JP2013017169A true JP2013017169A (en) 2013-01-24
JP5813587B2 JP5813587B2 (en) 2015-11-17

Family

ID=46245969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012145548A Active JP5813587B2 (en) 2011-06-30 2012-06-28 Wireless communication apparatus, compensation method, and computer program

Country Status (4)

Country Link
US (1) US8891668B2 (en)
EP (1) EP2541764B1 (en)
JP (1) JP5813587B2 (en)
CN (1) CN102857452B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046629A (en) * 2014-08-21 2016-04-04 三菱電機株式会社 Receiving device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3182769A4 (en) * 2014-10-23 2017-10-04 Huawei Technologies Co., Ltd. Method and device for controlling phase synchronisation, and system
GB2566748B (en) * 2017-09-26 2022-08-17 Focal Point Positioning Ltd A method and system for calibrating a system parameter
US10132846B2 (en) * 2016-06-14 2018-11-20 Analog Devices Global Method of and apparatus for learning the phase error or timing delays within a current transducer and power measurement apparatus including current transducer error correction
CN113114174B (en) * 2021-05-21 2023-09-26 常州大学 Broadband orthogonal signal generator and signal generation method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235958A (en) * 1994-02-25 1995-09-05 Toyota Motor Corp Synchronous detection circuit for traveling object
JPH08242263A (en) * 1995-03-06 1996-09-17 Nec Corp Transmitter
EP1065856A2 (en) * 1999-06-17 2001-01-03 Itelco - S.p.A. Baseband predistortion system for linearising power amplifiers.
JP2003188656A (en) * 2001-12-21 2003-07-04 Nec Corp Distortion compensating circuit
JP3581281B2 (en) * 1999-11-11 2004-10-27 松下電器産業株式会社 OFDM-CDMA receiving apparatus and OFDM-CDMA transmitting apparatus
JP3875707B2 (en) * 2002-05-31 2007-01-31 富士通株式会社 Distortion compensation device
JP2007221613A (en) * 2006-02-20 2007-08-30 Fujitsu General Ltd Distortion compensating method and device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054896A (en) * 1998-12-17 2000-04-25 Datum Telegraphic Inc. Controller and associated methods for a linc linear power amplifier
US7313198B2 (en) * 2002-03-12 2007-12-25 Motorola Inc. Self calibrating transmit path correction system
US7382834B2 (en) 2004-05-06 2008-06-03 Beceem Communications Inc. Phase rotation estimation
CN1961490A (en) * 2004-05-28 2007-05-09 松下电器产业株式会社 Wireless communication apparatus and communication quality estimating method
US7783269B2 (en) * 2007-09-20 2010-08-24 Quantance, Inc. Power amplifier controller with polar transmitter
US8306480B2 (en) * 2008-01-22 2012-11-06 Texas Instruments Incorporated System and method for transmission interference cancellation in full duplex transceiver
US8160191B2 (en) * 2008-12-01 2012-04-17 Rockstar Bidco Lp Correction of quadrature errors
JP5293441B2 (en) * 2009-06-17 2013-09-18 富士通株式会社 Phase correction apparatus and phase correction method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235958A (en) * 1994-02-25 1995-09-05 Toyota Motor Corp Synchronous detection circuit for traveling object
JPH08242263A (en) * 1995-03-06 1996-09-17 Nec Corp Transmitter
EP1065856A2 (en) * 1999-06-17 2001-01-03 Itelco - S.p.A. Baseband predistortion system for linearising power amplifiers.
JP3581281B2 (en) * 1999-11-11 2004-10-27 松下電器産業株式会社 OFDM-CDMA receiving apparatus and OFDM-CDMA transmitting apparatus
JP2003188656A (en) * 2001-12-21 2003-07-04 Nec Corp Distortion compensating circuit
JP3875707B2 (en) * 2002-05-31 2007-01-31 富士通株式会社 Distortion compensation device
JP2007221613A (en) * 2006-02-20 2007-08-30 Fujitsu General Ltd Distortion compensating method and device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046629A (en) * 2014-08-21 2016-04-04 三菱電機株式会社 Receiving device

Also Published As

Publication number Publication date
US20130003891A1 (en) 2013-01-03
CN102857452B (en) 2018-01-09
US8891668B2 (en) 2014-11-18
EP2541764A1 (en) 2013-01-02
EP2541764B1 (en) 2015-10-21
JP5813587B2 (en) 2015-11-17
CN102857452A (en) 2013-01-02

Similar Documents

Publication Publication Date Title
CN107749768B (en) System and method for tuning an antenna in a wireless communication device
US10574428B2 (en) Self-interference channel estimation system and method
JP4718075B2 (en) Apparatus and method for compensating for interference of direct conversion transceiver
US20150195050A1 (en) I/q mismatch compensation method and apparatus
US20110143791A1 (en) Linearized transmitter including a power amplifier
US20150270813A1 (en) Dynamically adjustable power amplifier load tuner
JP5813587B2 (en) Wireless communication apparatus, compensation method, and computer program
US10015749B2 (en) Closed-loop power control in multi-transmission wireless systems
US11539570B2 (en) I/Q imbalance compensation
US9118285B2 (en) Compensation of a transmitter distortion
US10057864B2 (en) Method and apparatus for common observation receiver for transmitter and receiver
EP2541767B1 (en) Method and system for power control of a wireless communication device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150916

R150 Certificate of patent or registration of utility model

Ref document number: 5813587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250