JP2013009037A - Transmitter, transmission method, transmission program, receiver, reception method and reception program - Google Patents
Transmitter, transmission method, transmission program, receiver, reception method and reception program Download PDFInfo
- Publication number
- JP2013009037A JP2013009037A JP2011138607A JP2011138607A JP2013009037A JP 2013009037 A JP2013009037 A JP 2013009037A JP 2011138607 A JP2011138607 A JP 2011138607A JP 2011138607 A JP2011138607 A JP 2011138607A JP 2013009037 A JP2013009037 A JP 2013009037A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- input
- signal
- crc
- bit sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
- Radio Transmission System (AREA)
Abstract
Description
本発明は、送信装置、送信方法、送信プログラム、受信装置、受信方法及び受信プログラムに関する。 The present invention relates to a transmission device, a transmission method, a transmission program, a reception device, a reception method, and a reception program.
無線通信では、空間的に離れた地点間で電波を伝搬させて情報を伝達する。通信において利用することができる電波の帯域は有限である反面、無線通信の普及及び高度化のため、その需要が増している。情報の伝達を効率化するために、複数の情報を空間的に多重化し複数のアンテナを用いて送受信するMIMO(Multuple Input Multiple Output)技術が提案されてきた。
MIMO技術では伝搬路の状態に応じて情報を多重化できる度合いが変化するため、通信容量は常に変動する。非特許文献1には、伝搬路の状態を表す情報であるCSI(Channel State Information、チャネル状態情報)を受信装置から送信装置に送信し、送信装置は通知されたCSIに基づき送信する情報を伝送する際の帯域等の割当を定める技術が記載されている。例えば、送信装置は、高い伝送品質を実現できる帯域に重要な情報(例えば、ネットワーク維持のための制御情報、等)を割り当て、通信品質の改善を図っている。また、送信装置は、受信装置においてCSIを測定するための伝搬路推定信号を、利用者が伝達しようとするユーザデータに付加して受信装置に送信する。
In wireless communication, information is transmitted by propagating radio waves between spatially separated points. The band of radio waves that can be used in communication is limited, but the demand is increasing due to the spread and sophistication of wireless communication. In order to improve the efficiency of information transmission, a MIMO (Multiple Input Multiple Output) technique has been proposed in which a plurality of pieces of information are spatially multiplexed and transmitted / received using a plurality of antennas.
In the MIMO technology, the degree of information multiplexing varies depending on the state of the propagation path, so the communication capacity always varies. In
しかしながら、非特許文献1に記載されているCSIの情報量は、ユーザデータの情報量と比較して無視できるほど小さいものではない。伝搬路の状態が時々刻々と変化するため、受信装置はCSIを送信装置に定期的に送信する必要がある。そのため、CSIの情報量の増加によりユーザデータの伝搬効率を低下させている。
However, the information amount of CSI described in Non-Patent
本発明は上記の点に鑑みてなされたものであり、伝搬効率の低下を回避する送信装置、送信方法、送信プログラム、受信装置、受信方法及び受信プログラムを提供する。 The present invention has been made in view of the above points, and provides a transmission device, a transmission method, a transmission program, a reception device, a reception method, and a reception program that avoid a decrease in propagation efficiency.
(1)本発明は上記の課題を解決するためになされたものであり、本発明の一態様は、複数の送信アンテナを備える送信装置であって、前記複数の送信アンテナのうち少なくとも1つの送信アンテナから、複数の異なる入力ビット系列にそれぞれ異なる内部符号化を施して得られる複数の異なる内部符号化ビット系列を重畳した重畳ビット系列を送信することを特徴とする送信装置である。 (1) The present invention has been made to solve the above problems, and one aspect of the present invention is a transmission apparatus including a plurality of transmission antennas, wherein at least one of the plurality of transmission antennas is transmitted. A transmitting apparatus that transmits a superimposed bit sequence obtained by superimposing a plurality of different internal coded bit sequences obtained by performing different internal coding on a plurality of different input bit sequences from an antenna.
(2)本発明のその他の態様は、前記重畳は排他的論理和演算により行うこと
を特徴とする(1)の送信装置である。
(2) Another aspect of the present invention is the transmitting apparatus according to (1), wherein the superposition is performed by an exclusive OR operation.
(3)本発明のその他の態様は、前記複数の異なる内部符号化ビット系列を重畳した重畳ビット系列を送信する送信アンテナが複数あって、他の内部符号化ビット系列と重畳される、少なくとも1つの内部符号化ビット系列を前記複数の送信アンテナから送信することを特徴とする(1)の送信装置である。 (3) According to another aspect of the present invention, there is a plurality of transmission antennas that transmit a superimposed bit sequence in which the plurality of different inner coded bit sequences are superimposed, and at least one is superimposed with another inner coded bit sequence. The transmission apparatus according to (1), wherein one inner coded bit sequence is transmitted from the plurality of transmission antennas.
(4)本発明のその他の態様は、前記複数の異なる内部符号化ビット系列のそれぞれを、他のいずれかの内部符号化ビット系列と重畳し、前記複数の送信アンテナから送信することを特徴とする(3)の送信装置である。 (4) Another aspect of the present invention is characterized in that each of the plurality of different inner coded bit sequences is superposed on any other inner coded bit sequence and transmitted from the plurality of transmitting antennas. This is the transmission device of (3).
(5)本発明のその他の態様は、前記重畳の際に、重畳する内部符号化ビット系列の全ての組が異なることを特徴とする(3)又は(4)の送信装置である。 (5) Another aspect of the present invention is the transmission device according to (3) or (4), in which all sets of the internal coded bit sequences to be superimposed are different at the time of the superposition.
(6)本発明のその他の態様は、複数の送信アンテナを備える送信装置で用いる送信方法において、前記複数の送信アンテナのうち少なくとも1つの送信アンテナから、複数の異なる入力ビット系列にそれぞれ異なる内部符号化を施して得られる複数の異なる内部符号化ビット系列を重畳した重畳ビット系列を送信することを特徴とする送信方法である。 (6) According to another aspect of the present invention, in a transmission method used in a transmission apparatus including a plurality of transmission antennas, an inner code different from each of at least one transmission antenna among the plurality of transmission antennas to a plurality of different input bit sequences. A transmission method characterized by transmitting a superposed bit sequence obtained by superposing a plurality of different internal coded bit sequences obtained by performing the conversion.
(7)本発明のその他の態様は、複数の送信アンテナを備える送信装置のコンピュータに、前記複数の送信アンテナのうち少なくとも1つの送信アンテナから、複数の異なる入力ビット系列にそれぞれ異なる内部符号化を施して得られる複数の異なる内部符号化ビット系列を重畳した重畳ビット系列を送信する手順を実行させるための送信プログラムである。 (7) According to another aspect of the present invention, a computer of a transmission apparatus including a plurality of transmission antennas is subjected to different internal coding from at least one of the plurality of transmission antennas to a plurality of different input bit sequences. It is the transmission program for performing the procedure which transmits the superimposition bit sequence which superposed | stacked several different internal coding bit sequences obtained by performing.
(8)本発明のその他の態様は、複数の受信アンテナを備え、前記複数の受信アンテナで受信した信号を、送信された複数の系列に分離し、前記分離した系列のうち少なくとも1つの系列を構成する複数の内部符号化ビット系列をそれぞれ復号し、複数の復号ビット系列を得ることを特徴とする受信装置である。 (8) Another aspect of the present invention includes a plurality of receiving antennas, separates signals received by the plurality of receiving antennas into a plurality of transmitted sequences, and at least one sequence among the separated sequences A receiving apparatus that decodes a plurality of constituent encoded bit sequences to obtain a plurality of decoded bit sequences.
(9)本発明のその他の態様は、前記複数の復号ビット系列のうち1つの信号の復号系列を再符号化し、前記再符号化した信号に基づいて、他の前記分離した複数の系列の1である確率と0である確率を示す指標値を反転処理することを特徴とする(8)の受信装置である。 (9) In another aspect of the present invention, a decoded sequence of one signal among the plurality of decoded bit sequences is re-encoded, and one of the separated plurality of sequences is based on the re-encoded signal. The receiving apparatus according to (8), wherein the index value indicating the probability of 0 and the probability of 0 is inverted.
(10)本発明のその他の態様は、前記複数の内部符号化ビット系列を復号した信号のうち1つに基づいて事前確率を算出し、前記事前確率を用いて他の内部符号化ビット系列を復号することを特徴とする(8)の受信装置である。 (10) In another aspect of the present invention, a prior probability is calculated based on one of signals obtained by decoding the plurality of inner coded bit sequences, and another inner coded bit sequence is used using the prior probability. (8).
(11)本発明のその他の態様は、前記分離した送信された複数の系列に受信品質を表す品質指標値を算出し、品質が高い系列から順に復号することを特徴とする(8)から(10)のいずれかの受信装置である。 (11) Another aspect of the present invention is characterized in that a quality index value representing reception quality is calculated for the plurality of separated transmitted sequences, and decoding is performed in descending order of quality. 10).
(12)本発明のその他の態様は、前記分離した送信された複数の系列の符号化率が低い順に、系列を復号することを特徴とする(8)から(10)のいずれかの受信装置である。 (12) In another aspect of the present invention, the receiving apparatus according to any one of (8) to (10), wherein the sequences are decoded in descending order of coding rates of the plurality of separated transmitted sequences. It is.
(13)本発明のその他の態様は、複数の受信アンテナを備える受信装置の受信方法であって、前記複数の受信アンテナで受信した信号を、送信された複数の系列に分離し、前記分離した系列のうち少なくとも1つの系列を構成する複数の内部符号化ビット系列をそれぞれ復号し、複数の復号ビット系列を得る過程を備えることを特徴とする受信方法である。 (13) Another aspect of the present invention is a reception method for a reception apparatus including a plurality of reception antennas, wherein a signal received by the plurality of reception antennas is separated into a plurality of transmitted sequences, and the separation is performed. A receiving method comprising: a step of decoding a plurality of internally coded bit sequences constituting at least one of the sequences to obtain a plurality of decoded bit sequences.
(14)本発明のその他の態様は、複数の受信アンテナを備える受信装置のコンピュータに、
前記複数の受信アンテナで受信した信号を、送信された複数の系列に分離し、前記分離した系列のうち少なくとも1つの系列を構成する複数の内部符号化ビット系列をそれぞれ復号し、複数の復号ビット系列を得る手順を備えることを特徴とする受信プログラムである。
(14) According to another aspect of the present invention, a computer of a receiving apparatus including a plurality of receiving antennas is provided.
Signals received by the plurality of receiving antennas are separated into a plurality of transmitted sequences, and a plurality of inner coded bit sequences constituting at least one of the separated sequences are respectively decoded, and a plurality of decoded bits A receiving program comprising a procedure for obtaining a sequence.
本発明によれば、伝搬効率の低下を回避することができる。 According to the present invention, it is possible to avoid a decrease in propagation efficiency.
(第1の実施形態)
以下、図面を参照しながら本発明の実施形態について説明する。
図1は、本実施形態に係る通信システムを示す概略図である。
通信システム1は、送信装置101及び受信装置104を含んで構成される。送信装置101は、信号入力部102及び2本の送信アンテナ103を備える。信号入力部102は、入力ビット系列x1及びx2を入力する。入力ビット系列は、ともに値0と値1の何れかで表される情報の並びである。以下、値0と値1の何れかで表される情報の並びをビット系列と称する。送信装置101の本体は、入力ビット系列x1及びx2を内部符号化した内部符号化ビット系列を排他的論理和演算して重畳することにより符号化して重畳ビット系列を生成するネステッド符号化部と、入力ビット系列x2を考慮せずに入力ビット系列x1を符号化して符号化ビット系列を生成する符号化部とを備える。送信アンテナ103の一方から、重畳ビット系列から変換された第1の無線送信信号が受信装置104に送信され、送信アンテナ103の他方からは符号化ビット系列から変換された第2の無線送信信号が受信装置104に送信される。
(First embodiment)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic diagram showing a communication system according to the present embodiment.
The
受信装置104は、2本の受信アンテナ105と出力部106を備える。2本の受信アンテナ105のそれぞれは、送信装置101が送信した第1の無線送信信号と第2無線送信信号を受信する。受信装置104の本体は、アンテナ間の伝搬特性の差異を利用して受信した第1の無線送信信号と第2無線送信信号から、重畳ビット系列に相当する信号及び符号化ビット系列に相当する信号を分離し、分離したそれぞれの信号を復号して出力部106よりx1出力ビット系列及びx2出力ビット系列を出力する。
The receiving
次に、本実施形態に係るネステッド符号化部の一構成例について説明する。
図2は、本実施形態に係るネステッド符号化部の一構成例を示す概略図である。
ネステッド符号化部301は、第1内部符号化部302、第2内部符号化部303、及び符号重畳部304を含んで構成される。内部符号化とは、複数の系列の信号を重畳する前に、1つの系列の信号に対して行う符号化である。
Next, a configuration example of the nested encoding unit according to this embodiment will be described.
FIG. 2 is a schematic diagram illustrating a configuration example of a nested encoding unit according to the present embodiment.
The nested encoding unit 301 includes a first
第1内部符号化部302は、入力ビット系列x1を符号化して第1の内部符号化ビット系列を生成し、生成した第1の内部符号化ビット系列を符号重畳部304に出力する。第2内部符号化部303は、入力ビット系列x2を符号化して第2の内部符号化ビット系列を生成する、生成した第2の内部符号化ビット系列を符号重畳部304に出力する。第1内部符号化部302及び第2内部符号化部303は、符号化方式として、例えばターボ符号化(turbo coding)、低密度パリティチェック(low density parity check;LDPC)、畳み込み符号化(convolutional coding)、再帰型組織畳み込み符号化(recursive systematic convolutional coding;RSC)、等を利用することができる。
符号重畳部304は、第1内部符号化部302から入力された第1の内部符号化ビット系列の各ビットと、第2内部符号化部303から入力された第2の内部符号化ビット系列の各ビットを排他的論理和演算して重畳ビット系列を生成する。
The first
The
ここで、本実施形態に係るネステッド符号化部301が行う符号化処理について説明する。
図3は、本実施形態に係るネステッド符号化部が行う符号化処理を示すフローチャートである。
(ステップS101)第1内部符号化部302は、入力ビット系列x1を符号化して第1の内部符号化ビット系列を生成し、生成した第1の内部符号化ビット系列を符号重畳部304に出力する。その後、ステップS102に進む。
(ステップS102)第2内部符号化部303は、入力ビット系列x2を符号化して第2の内部符号化ビット系列を生成する、生成した第2の内部符号化ビット系列を符号重畳部304に出力する。
その後、ステップS103に進む。
(ステップS103)符号重畳部304は、第1内部符号化部302から入力された第1の内部符号化ビット系列の各ビットと、第2内部符号化部303から入力された第2の内部符号化ビット系列の各ビットを排他的論理和演算して重畳し、重畳ビット系列を生成する。生成した重畳ビット系列を出力する。その後、処理を終了する。
図3のフローチャートは、一般的なソフトウェアでの処理を想定して、ステップS101の処理に続いてステップS102を処理するように記載したが、図2に示すような並列処理が可能な処理系においてはS101とS102を同時に処理しても良い。
Here, the encoding process performed by the nested encoding unit 301 according to the present embodiment will be described.
FIG. 3 is a flowchart showing an encoding process performed by the nested encoding unit according to the present embodiment.
(Step S101) The first
(Step S102) The second
Thereafter, the process proceeds to step S103.
(Step S <b> 103) The
In the flowchart of FIG. 3, it is described that processing in step S101 is performed following processing in step S101 assuming processing with general software, but in the processing system capable of parallel processing as shown in FIG. May process S101 and S102 simultaneously.
次に、第1の内部符号化ビット系列及び第2の内部符号化ビット系列が各々再帰型組織畳み込み符号である場合、即ち第1内部符号化部302及び第2内部符号化部303が各々再帰型組織畳み込み符号化を行うネステッド符号化部301の構成例について説明する。
図4は、本実施形態に係るネステッド符号化部の構成例を示す概略図である。図4に示す構成例は、図2に示す構成例をより詳細に示す構成例である。
第1内部符号化部302は、3個のシフトレジスタ部D1、D2及びD3、及び3個の加算部E11、E12及びE13を含んで構成される。第2内部符号化部303は、3個のシフトレジスタ部D4、D5及びD6、及び2個の加算部E21及びE22を含んで構成される。即ち、第1内部符号化部302及び第2内部符号化部303の拘束長(constraint length)は、それぞれ4である。拘束長とは、1個の符号化部に含まれるシフトレジスタ部の個数に1を加えた数である。第1内部符号化部302及び第2内部符号化部303は、符号化率はそれぞれ1/3であり、1ビットの情報ビットを入力すると3ビットの符号化ビットを出力する。
Next, when the first inner coded bit sequence and the second inner coded bit sequence are each recursive systematic convolutional codes, that is, the first
FIG. 4 is a schematic diagram illustrating a configuration example of a nested encoding unit according to the present embodiment. The configuration example shown in FIG. 4 is a configuration example showing the configuration example shown in FIG. 2 in more detail.
The first
加算部E11は、入力ビット系列x1、シフトレジスタD1から出力されたビット系列、及びシフトレジスタD3から出力されたビット系列に対して排他的論理和演算を行い、演算して生成した信号であるビット系列をシフトレジスタD1、加算部E12及び加算部E13に出力する。
シフトレジスタ部D1は、1ビット過去の時刻に加算部E11から出力されたビットをシフトレジスタ部D2、加算部E11及び加算部E12に出力する。
シフトレジスタ部D2は、1ビット過去の時刻にシフトレジスタ部D1から出力されたビットをシフトレジスタ部D3、加算部E12及び加算部E13に出力する。
シフトレジスタ部D3は、1ビット過去の時刻にシフトレジスタ部D2から出力されたビットを加算部E11、加算部E12及び加算部E13に出力する。
The adder E11 performs exclusive OR operation on the input bit sequence x1, the bit sequence output from the shift register D1, and the bit sequence output from the shift register D3, and is a bit that is a signal generated by the operation The series is output to the shift register D1, the adding unit E12, and the adding unit E13.
The shift register unit D1 outputs the bits output from the adding unit E11 at a time one bit past to the shift register unit D2, the adding unit E11, and the adding unit E12.
The shift register unit D2 outputs the bits output from the shift register unit D1 at a time one bit past to the shift register unit D3, the adding unit E12, and the adding unit E13.
The shift register unit D3 outputs the bits output from the shift register unit D2 at a time one bit past to the adding unit E11, the adding unit E12, and the adding unit E13.
加算部E21は、入力ビット系列x2、シフトレジスタD4から出力されたビット系列、及びシフトレジスタD6から出力されたビット系列に対して排他的論理和演算を行い、演算して生成した信号であるビット系列をシフトレジスタD4に出力する。
シフトレジスタ部D4は、1ビット過去の時刻に加算部E21から出力されたビットをシフトレジスタ部D5、加算部E21及び加算部E22に出力する。
シフトレジスタ部D5は、1ビット過去の時刻にシフトレジスタ部D4から出力されたビットをシフトレジスタ部D6、加算部E22及び符号重畳部304の加算部E31に出力する。
シフトレジスタ部D6は、1ビット過去の時刻にシフトレジスタ部D5から出力されたビットを加算部E21及び加算部E22に出力する。
加算部E22は、シフトレジスタ部D4から出力されたビット系列、シフトレジスタ部D5から出力されたビット系列、及びシフトレジスタ部D6から出力されたビット系列に対して排他的論理和演算を行い、演算して生成した信号であるビット系列を符号重畳部304の加算部E32に出力する。
The adder E21 performs an exclusive OR operation on the input bit sequence x2, the bit sequence output from the shift register D4, and the bit sequence output from the shift register D6, and is a bit that is a signal generated by the operation The series is output to the shift register D4.
The shift register unit D4 outputs the bits output from the adding unit E21 at a time one bit past to the shift register unit D5, the adding unit E21, and the adding unit E22.
The shift register unit D5 outputs the bits output from the shift register unit D4 at a time one bit past to the shift register unit D6, the adding unit E22, and the adding unit E31 of the
The shift register unit D6 outputs the bits output from the shift register unit D5 at a time one bit past to the adding unit E21 and the adding unit E22.
The adder E22 performs an exclusive OR operation on the bit sequence output from the shift register unit D4, the bit sequence output from the shift register unit D5, and the bit sequence output from the shift register unit D6. The bit sequence that is the signal generated in this way is output to the adding unit E32 of the
図4において、内部符号化部302の出力ビットがどのように加算されたものかを示すために、シフトレジスタ部D1の入力側を十進数値8、シフトレジスタ部D1の出力側を十進数値4、シフトレジスタ部D2の出力側を十進数値2、シフトレジスタ部D3の出力側を十進数値1とする。
同様に内部符号化部303の結線を示すために、シフトレジスタ部D4の入力側を十進数値8、シフトレジスタ部D4の出力側を十進数値4、シフトレジスタ部D5の出力側を十進数値2、シフトレジスタ部D6の出力側を十進数値1とする。
In FIG. 4, in order to show how the output bits of the
Similarly, in order to show the connection of the
図4の符号器出力に示している分数は、分子が出力として加算される信号を、分母がシフトレジスタへの入力に加算して接続される信号を示しており、分子、分母共に8進数で表記している。数値はどの信号が加算されたかを示しており、加算される信号を表す数値が加算された値となっている。すなわち、分母の15はD1の入力にD1の出力とD3の出力が再帰されて加算されている事を示す。また、同様にD4の入力にD4の出力とD6の出力が再帰されて加算されていることを示す。
The fraction shown in the encoder output of FIG. 4 is a signal that is connected by adding the signal with the numerator added as the output and the denominator added to the input to the shift register. Both the numerator and denominator are octal numbers. It is written. The numerical value indicates which signal is added, and is a value obtained by adding a numerical value representing the signal to be added. That is, the
加算部E31の入力側の数値15/15は、第1内部符号化部302への入力ビット系列が直接加算部E31に入力されることを示す。
加算部E31の入力側の2/15は、第2内部符号化部303のシフトレジスタレジスタ部D5の出力が加算部E31に入力されることを示す。
The
2/15 on the input side of the adding unit E31 indicates that the output of the shift register register unit D5 of the second
加算部E32の入力側の13/15は、第1内部符号化部302のシフトレジスタ部D1の入力、シフトレジスタ部D2の出力、シフトレジスタ部D3の出力が加算部E13で排他的論理和された結果が加算部E32に入力されることを示す。
加算部E32の入力側の7/15は、第2内部符号化部303のシフトレジスタ部D4の出力、シフトレジスタ部D5の出力、シフトレジスタ部D6の出力が加算部E22で排他的論理和された結果が加算部E32に入力されることを示す。
13/15 on the input side of the adder E32 is exclusively ORed by the adder E13 with the input of the shift register D1 of the first
7/15 on the input side of the adder E32 is the exclusive OR of the output of the shift register unit D4, the output of the shift register unit D5, and the output of the shift register unit D6 of the second
加算部E33の入力側の17/15は、第1内部符号化部302のシフトレジスタ部D1の入力、シフトレジスタ部D1の出力、シフトレジスタ部D2の出力、シフトレジスタ部D3の出力が加算部E12で排他的論理和された結果が加算部E32に入力されることを示す。
加算部E33の入力側の15/15は、第2内部符号化部303への入力ビット系列がそのまま加算部E33に入力されることを示す。
17/15 on the input side of the adder E33 includes an input of the shift register unit D1 of the first
15/15 on the input side of the adding unit E33 indicates that the input bit sequence to the second
符号重畳部304は、加算部E31、加算部E32、加算部E33及び符号化出力部3041を含んで構成される。
加算部E31は、入力ビット系列x1、及びシフトレジスタD5から出力されたビット系列に対して排他的論理和演算を行い、演算して生成した信号であるビット系列を符号化出力部3041に出力する。
加算部E32は、加算部E13から出力されたビット系列、及び加算部E22から出力されたビット系列に対して排他的論理和演算を行い、演算して生成した信号であるビット系列を符号化出力部3041に出力する。
加算部E33は、加算部E12から入力されたビット系列、及び入力信号x2に対して排他的論理和演算を行い、演算して生成した信号であるビット系列を符号化出力部3041に出力する。
符号化出力部3041は、加算部E31、加算部E32、加算部E33から入力されたビット系列を統合してネステッド符号化出力である重畳ビット系列を出力する。これにより、ネステッド符号化部301は、2ビットの入力ビット系列x1及びx2に対し3ビットの重畳ビット系列を出力する。このとき、ネステッド符号化部301の符号化率は2/3である。
The
The adder E31 performs an exclusive OR operation on the input bit sequence x1 and the bit sequence output from the shift register D5, and outputs a bit sequence that is a signal generated by the operation to the encoding output unit 3041. .
The adder E32 performs an exclusive OR operation on the bit sequence output from the adder E13 and the bit sequence output from the adder E22, and encodes and outputs a bit sequence that is a signal generated by the operation. Output to the unit 3041.
The adder E33 performs an exclusive OR operation on the bit sequence input from the adder E12 and the input signal x2, and outputs a bit sequence that is a signal generated by the operation to the encoding output unit 3041.
The encoding output unit 3041 integrates the bit sequences input from the adding unit E31, the adding unit E32, and the adding unit E33, and outputs a superimposed bit sequence that is a nested encoded output. As a result, the nested encoding unit 301 outputs a 3-bit superimposed bit sequence for the 2-bit input bit sequences x1 and x2. At this time, the coding rate of the nested coding unit 301 is 2/3.
従って、これらの数値は第1内部符号化部302及び第2内部符号化部303からの出力におけるビットの構成を示し、両符号化部で構成が異なることを示す。なお、ネステッド符号化部301は、第1内部符号化部302及び第2内部符号化部の符号化率の合計が1以下であり、入力信号x1のビット系列を符号化した各ビット系列とx2のビット系列を符号化した各ビット系列との排他的論理和をとって符号化する構成であれば、上述とは異なる構成をとってもよい。また、内部符号化部を3つ以上含み、内部符号化部と同数の入力ビット系列を使用する構成をとっても良い。
Therefore, these numerical values indicate the configuration of bits in the outputs from the first
図4の構成のネステッド符号化部の内部符号化部302の入力ビット系列の一例として[1,0,1,0]を、内部符号化部303の入力ビット系列の一例として[1,1,0,0]を入力したときの、各構成部における入出力について説明する。
図5は、本実施形態に係るネステッド符号化部の各構成部における入出力の一例を示す図である。図5の例では、各シフトレジスタの初期値を0としている。
図5の左上段は、内部符号化部302へ入力ビット系列[1,0,1,0]が入力されたときの内部符号化部302の各構成部からの入力又は出力となるビット系列を示す。E11 1,1,0,1とは、加算部E11からの出力ビット系列が[1,1,0,1]であることを示す。15/15 1,0,1,0とは、図4において加算部E31の15/15と示されている入力端への入力ビット系列が[1,0,1,0]であることを示す。D1 0,1,1,0とは、シフトレジスタD1からの出力ビット系列が[0,1,1,0]であることを示す。13/15 1,1,1,1とは、図4において加算部E32の13/15と示されている入力端への入力ビット系列が[1,0,1,0]であることを示す。
[1, 0, 1, 0] is an example of the input bit sequence of the
FIG. 5 is a diagram illustrating an example of input / output in each component of the nested encoding unit according to the present embodiment. In the example of FIG. 5, the initial value of each shift register is 0.
The upper left part of FIG. 5 shows a bit sequence that is input or output from each component of the
D2 0,0,1,1とは、シフトレジスタD2からの出力ビット系列が[0,0,1,1]であることを示す。17/15 1,0,0,1とは、図4において加算部E33の17/15と示されている入力端への入力ビット系列が[1,0,0,1]であることを示す。D3 0,0,0,1とは、シフトレジスタD3からの出力ビット系列が[0,0,0,1]であることを示す。
図5の左下段は、内部符号化部303へ入力ビット系列[1,1,0,0]が入力されたときの内部符号化部303の各構成部からの入力又は出力となるビット系列を示す。E21 1,0,0,1とは、加算部E21からの出力ビット系列が[1,0,0,1]であることを示す。2/15 0,0,1,0とは、図4において加算部E31の2/15と示されている入力端への入力ビット系列が[0,0,1,0]であることを示す。D4 0,1,0,0とは、シフトレジスタD4からの出力ビット系列が[0,1,0,0]であることを示す。7/15 0,1,1,1とは、図4において加算部E32の7/15と示されている入力端への入力ビット系列が[0,1,1,1]であることを示す。
The lower left of FIG. 5 shows a bit sequence that is input or output from each component of the
D5 0,0,1,0とは、シフトレジスタD5からの出力ビット系列が[0,0,1,0]であることを示す。D6 0,0,0,1とは、シフトレジスタD6からの出力ビット系列が[0,0,0,1]であることを示す。15/15 1,1,0,0とは、図4において加算部E33の15/15と示されている入力端への入力ビット系列が[1,1,0,0]であることを示す。
右から二番目の列は符号重畳部304内部の各加算部からの出力ビット系列を示す。E31 1,0,0,1とは、加算部E31からの出力ビット系列が[1,0,0,0]であることを示す。E32 1,0,0,0とは、加算部E32からの出力ビット系列が[1,0,0,0]であることを示す。E33 0,1,0,1とは、加算部E33からの出力ビット系列が[0,1,0,1]であることを示す。
図5の最右列は、符号化出力部3041からの出力ビット系列が[1,1,0,0,0,1,0,0,0,0,0,1]であることを示す。即ち、符号化出力部3041は、加算部E31から入力された出力ビット系列[1,1,0,0]と、加算部E32から入力された出力ビット系列[0,1,0,0]と、加算部E33から入力された出力ビット系列[0,0,0,1]を順次、直列に並べて出力ビット系列を出力することを示す。
The second column from the right indicates an output bit sequence from each adder in the
The rightmost column in FIG. 5 indicates that the output bit sequence from the encoding output unit 3041 is [1, 1, 0, 0, 0, 1, 0, 0, 0, 0, 0, 1]. That is, the encoding output unit 3041 receives the output bit sequence [1, 1, 0, 0] input from the addition unit E31 and the output bit sequence [0, 1, 0, 0] input from the addition unit E32. The output bit sequence [0, 0, 0, 1] input from the adder E33 is sequentially arranged in series to output an output bit sequence.
次に、本実施形態に係る送信装置101が受信装置104に送信する送信信号のデータ形式について説明する。本実施形態では、送信のための伝送方式として、例えば、OFDM(Orthogonal Frequency Division Multuplexing;直交周波数分割多重方式)を用いる。伝送に用いるサブキャリア(subcarrier;副搬送波)の数は、例えば48である。サブキャリアの変調方式は、例えばQPSK(Quadrature Phase Shift Keying;四相位相偏移変調方式)である。QPSKでは、1つのデータシンボルにより4つの値、つまり2ビットの情報を表現する。この場合、1つのOFDMシンボルは96ビットのデータを含む。
Next, a data format of a transmission signal transmitted from the
図6は、本実施形態に係る送信データ形式の一例を示す概略図である。
図6(a)は、送信信号のデータブロック全体を示す。このデータブロックは、伝搬路推定用信号201及びデータ部202を含む。伝搬路推定用信号は、送信装置101のアンテナ103と受信装置104のアンテナ105との間の伝達関数を推定するために用いる信号である。この信号は、送信装置101及び受信装置104双方において既知の信号、即ち予め記憶されている信号、又は予め定めた方法を用いて生成できる信号である。
FIG. 6 is a schematic diagram illustrating an example of a transmission data format according to the present embodiment.
FIG. 6A shows the entire data block of the transmission signal. This data block includes a propagation
図6(b)は、データ部202の構成を示す。データ部202は、ペイロード長211、ペイロード212、CRC213及びパディング部214を含んで構成される。
ペイロード長211は、正味の送信信号を配置するデータ領域であるペイロードの長さを示すデータである。そのデータ量は、例えば32ビットである。
ペイロード212は、正味の送信信号を配置するデータ領域である。そのデータ量は、可変である。
CRC(Cyclic Redundancy Code;巡回冗長符号)213は、データの誤り検出に用いる符号である。そのデータ量は、例えば32ビットである。
パディング部214は、少なくとも符号化部からの出力を終端するための4ビットのゼロ値を含めるデータ領域である。ペイロード長211、ペイロード212、及びCRC213における情報量の合計が、OFDMシンボル(96ビット)の整数倍の情報量に満たない場合、パディング部214は、その整数倍の情報量に満たすためのゼロ値を含む。
FIG. 6B shows the configuration of the
The
The
A CRC (Cyclic Redundancy Code) 213 is a code used for data error detection. The amount of data is, for example, 32 bits.
The
次に、本実施形態に係る送信装置の構成及び機能について説明する。
図7は、本実施形態に係る送信装置の構成を示す概略図である。
送信装置501は、第1CRC付加部502、ネステッド符号化部503、伝搬路推定用符号付加部504、第1ベースバンド部505、第1RF部506、アンテナ部507、第2CRC付加部512、符号化部513、伝搬路推定用符号付加部514、第2ベースバンド部515、第2RF部516、及びアンテナ部517を含んで構成される。
Next, the configuration and function of the transmission apparatus according to this embodiment will be described.
FIG. 7 is a schematic diagram illustrating a configuration of the transmission apparatus according to the present embodiment.
The transmitting apparatus 501 includes a first
第1CRC付加部502は、入力ビット系列x1に、その情報量に応じたペイロード長、CRC及びパディング部を付加し、第1の付加ビット系列を生成する。第1CRC付加部502は生成した第1の付加ビット系列をネステッド符号化部503及び符号化部513に出力する。
第2CRC付加部512は、入力ビット系列x2に、その情報量に応じたペイロード長、CRC及びパディング部を付加し、第2の付加ビット系列を生成する。第2CRC付加部512は生成した第2の付加ビット系列をネステッド符号化部503に出力する。
The first
The second
ネステッド符号化部503は、第1CRC付加部502から入力された第1の付加ビット系列と第2CRC付加部512から入力された第2の付加ビット系列とを内部符号化し、排他的論理和演算を行って重畳した重畳ビット系列である第1の符号化系列を生成する。ネステッド符号化部503は、例えばネステッド符号化部301と同様な構成及び機能を備える。ネステッド符号化部503は、生成した第1の符号化系列を伝搬路推定用符号付加部504に出力する。
The nested
符号化部513は、第1CRC付加部502から入力された第1の付加ビット系列を符号化して第2の符号化系列を生成する。符号化部513は、生成した第2の符号化系列を伝搬路推定用符号付加部514に出力する。
符号化部513が用いる符号化方式は、ネステッド符号化部503から出力される第1の符号化系列の情報量と同等の情報量の符号化系列を生成する方式であって、ネステッド符号化のような入力ビット系列を重畳する符号器以外の1入力1出力の方式であればよい。符号化部513が用いる符号化方式は、例えば、再帰型組織畳み込み符号化(recursive systematic convolutional coding;RSC)であり、図4に示す302の符号器構成が使用可能である。
The encoding method used by the
伝搬路推定用符号付加部504は、ネステッド符号化部503から入力された第1の符号化系列に伝搬路推定用信号を付加して第1の送信データを生成する。伝搬路推定用符号付加部504は、生成した第1の送信データを第1ベースバンド部505に出力する。
伝搬路推定用符号付加部514は、符号化部513から入力された第2の符号化系列に伝搬路推定用信号を付加して第2の送信データを生成する。伝搬路推定用符号付加部514は、生成した第2の送信データを第2ベースバンド部515に出力する。
Propagation path estimation
Propagation path estimation
伝搬路推定用符号付加部514が付加する伝搬路推定用信号は、伝搬路推定用符号付加部504が付加する伝搬路推定用信号とは異なるデータ系列、例えば互いに直交する符号系列である。これは、受信装置において、両者を区別するためである。そのため、送信装置501及び受信装置において、これらのデータ系列は既知であり、受信装置では、データ系列により各送信アンテナと各受信アンテナ間の伝達関数を区別するようにしてもよい。
なお、送信装置501が同一の伝搬路推定用信号を繰り返し送信し、受信装置が受信した信号に基づきシンボル同期、又は受信したデータ系列に対する雑音の低減処理を行うようにしてもよい。
The channel estimation signal added by the channel estimation
Note that the transmission apparatus 501 may repeatedly transmit the same propagation path estimation signal, and perform symbol synchronization or noise reduction processing on the received data series based on the signal received by the reception apparatus.
第1ベースバンド部505は、伝搬路推定用符号付加部504から入力された第1の送信データを並列化し、並列化したデータを逆高速フーリエ変換(IFFT;Inverse Fast Fourier transform)して第1のベースバンド信号を生成する。第1ベースバンド部505は、生成した第1のベースバンド信号を第1RF(Radio Frequency、無線周波数)部に出力する。
第2ベースバンド部515は、伝搬路推定用符号付加部514から入力された第2の送信データを並列化し、並列化したデータを逆フーリエ変換して第2のベースバンド信号を生成する。第2ベースバンド部515は、生成した第2のベースバンド信号を第2RF部に出力する。
The
The
第1RF部506は、第1ベースバンド部505から入力された第1のベースバンド信号を予め設定した無線周波数にアップコンバートして第1の無線送信信号を生成する。第1RF部506は、生成した第1の無線送信信号をアンテナ部507に出力する。
アンテナ部507は、第1RF部506から入力された第1の無線送信信号を電波として受信装置601に送信する。
The
The
第2RF部516は、第2ベースバンド部515から入力された第2のベースバンド信号を予め設定した無線周波数にアップコンバートして第2の無線送信信号を生成する。第2RF部516は、生成した第2の無線送信信号をアンテナ部517に出力する。
アンテナ部517は、第2RF部516から入力された第2の無線送信信号を電波として受信装置601に送信する。
なお、送信装置501は、アンテナ部507とアンテナ部517を無線周波数に対応する半波長よりも長い距離で空間的に離して備えることが好ましい。また、先に述べたように、本実施形態では、アンテナ部507からは入力ビット系列x1と入力ビット系列x2が重畳された信号が送信され、アンテナ部517からは入力信号x1が送信される。これにより、入力ビット系列x1は異なる伝搬路を通って送信されるため、アンテナ部507及び517の間で空間ダイバーシティ利得を確保する。
The
The
Note that the transmitting apparatus 501 preferably includes the
次に、本実施形態に係る受信装置の構成及び機能について説明する。
図8は、本実施形態に係る受信装置の構成を示す概略図である。
受信装置601は、第1アンテナ部602、第2アンテナ部603、第1RF部604、第2RF部605、第1伝搬路推定部606、第2伝搬路推定部607、信号検出部608、LLR算出部609、切替部611、MAP復号部612、CRC検出部613、切替部614、事前確率算出部615、MAP復号部617、CRC検出部618、切替部619、符号化部620、事前確率算出部621、LLR反転部622、MAP復号部623、CRC検出部624、及びビット出力部625を含んで構成される。
Next, the configuration and function of the receiving apparatus according to this embodiment will be described.
FIG. 8 is a schematic diagram illustrating the configuration of the receiving apparatus according to the present embodiment.
The receiving apparatus 601 includes a
第1アンテナ部602は、送信装置501から受信した第1の無線受信信号を第1RF部604に出力する。
第2アンテナ部603は、送信装置501から受信した第2の無線受信信号を第2RF部605に出力する。
The
The
第1RF部604は、第1アンテナ部から入力された第1の無線受信信号をダウンコンバートして第1のベースバンド信号に変換する。第1RF部604は、第1のベースバンド信号に含まれる伝搬路推定用信号に基づいて第1のベースバンド信号に対してシンボル同期処理を行い、第1の時間領域信号を生成する。第1RF部604は、第1の時間領域信号を高速フーリエ変換(Fast Fourier Transform)して第1の周波数領域信号を生成する。第1RF部604は、第1の周波数領域信号のうち、受信した伝搬路推定用信号を抽出し、抽出した伝搬路推定用信号を第1伝搬路推定部606に出力する。第1RF部604は、第1の周波数領域信号のうち、受信した伝搬路推定用信号の後の第1のデータ信号r1を信号検出部608に出力する。
The
第2RF部605は、第2アンテナ部から入力された第2の無線受信信号をダウンコンバートして第2のベースバンド信号に変換する。第2RF部605は、第2のベースバンド信号に含まれる伝搬路推定用信号に基づいて第2のベースバンド信号に対してシンボル同期処理を行い、第2の時間領域信号を生成する。第2RF部605は、第2の時間領域信号を高速フーリエ変換して第2の周波数領域信号を生成する。第2RF部605は、第2の周波数領域信号のうち、受信した伝搬路推定用信号を抽出し、抽出した伝搬路推定用信号を第2伝搬路推定部607に出力する。第2RF部605は、第2の周波数領域信号のうち、受信した伝搬路推定用信号の後の第2のデータ信号r2を信号検出部608に出力する。
The
第1伝搬路推定部606は、送信装置501が備える伝搬路推定用符号付加部504が付加する伝搬路推定用信号と伝搬路推定用符号付加部514が付加する伝搬路推定用信号とを、自己が備える記憶部に予め記憶している。第1伝搬路推定部606は、自己が備える記憶部から読み出した各伝搬路推定用信号で、第1RF部604から入力された伝搬路推定用信号を複素除算して、伝達関数H11及びH21を算出する。伝達関数H11は、送信装置501が備える第1アンテナ部507から受信装置601が備える第1アンテナ部602への伝達関数である。伝達関数H21は、送信装置501が備える第2アンテナ部517から受信装置601が備える第1アンテナ部602への伝達関数である。第1伝搬路推定部606は、算出した伝達関数H11及びH21を信号検出部608に出力する。
The first propagation
第2伝搬路推定部607は、送信装置501が備える伝搬路推定用符号付加部504が付加する伝搬路推定用信号と伝搬路推定用符号付加部514が付加する伝搬路推定用信号とを、自己が備える記憶部に予め記憶している。第2伝搬路推定部607は、自己が備える記憶部から読み出した伝搬路推定用信号各々で、第2RF部605から入力された伝搬路推定用信号を複素除算して、伝達関数H12及びH22を算出する。伝達関数H12は、送信装置501が備える第1アンテナ部507から受信装置601が備える第2アンテナ部603への伝達関数である。伝達関数H22は、送信装置501が備える第2アンテナ部517から受信装置601が備える第2アンテナ部603への伝達関数である。第2伝搬路推定部606は、算出した伝達関数H12及びH22を信号検出部608に出力する。
The second propagation
信号検出部608は、第1RF部604から第1のデータ信号r1を入力され、第2RF部605から第2のデータ信号r2を入力される。信号検出部608は、第1伝搬路推定部606から伝達関数H11及びH21を入力され、第2伝搬路推定部607から伝達関数H12及びH22を入力される。
信号検出部608は、第1のデータ信号r1、第2のデータ信号r2、伝達関数H11、H21、H12及びH22に基づいてストリーム分離処理を行い第1の受信ストリームy1及び第2の受信ストリームy2を算出する。受信ストリームy1は、送信装置501のネステッド符号化部503が生成した第1の符号化系列に相当する信号である。受信ストリームy2は、送信装置501の符号化部513が生成した第2の符号化系列に相当する信号である。
The
The
信号検出部608は、例えばゼロフォーシング法(zero forcing;minimax equalization、ミニマックス法ともいう)に基づいてストリーム分離処理を行う。ゼロフォーシング法では、式(1)に基づいて受信ストリームy1及びy2を算出する。
The
式(1)において、Hは、伝達関数H11、H21、H12及びH22を要素として含む伝搬路行列である。伝搬路行列Hは、式(2)で表される行列である。 In Expression (1), H is a propagation path matrix including transfer functions H 11 , H 21 , H 12 and H 22 as elements. The propagation path matrix H is a matrix represented by Expression (2).
式(1)において、H*は、Hの複素共役転置行列(complex conjugate transposed matrix)である。即ち、式(1)は、データ信号r1、r2からなるデータ信号ベクトルに伝搬路行列Hの擬似逆行列を乗算して、受信ストリームy1、y2からなる受信ストリームベクトルを算出することを示す。
なお、信号検出部608は、ストリーム分離処理において他の方法、例えばMMSE(Minimum Mean Square Estimation、最小二乗誤差推定)法を用いてもよい。
In Equation (1), H * is a complex conjugate transposed matrix of H. That is, the equation (1) calculates the reception stream vector composed of the reception streams y 1 and y 2 by multiplying the data signal vector composed of the data signals r 1 and r 2 by the pseudo inverse matrix of the propagation path matrix H. Indicates.
Note that the
信号検出部608は、算出した第1の受信ストリームy1及び第2の受信ストリームy2各々について品質指標値を算出する。品質指標値は、例えば伝達関数の電力和、SINR(Signal to Interference plus Noise power Ratio、信号対干渉雑音比)、又はSNR(Signal to Noise power Ratio、信号対雑音比)、の何れでもよい。例えば、伝達関数の電力和を使用する場合、雑音が十分に少ないものとすると、受信ストリームy1の品質を表す値は送信装置501が備える第1アンテナ部507から送信された伝搬路推定用信号の伝達関数H11、H12の二乗和であるH11 2+H12 2をサブキャリア毎に求めた和を用い、受信ストリームy2の品質を表す値は送信装置501が備える第2アンテナ部517から送信された伝搬路推定用信号の伝達関数H21、H22の二乗和であるH21 2+H22 2をサブキャリア毎に求めた和を用いることで、値の大きい方を品質が高い受信ストリームと判断することができる。
The
信号検出部608は、算出した品質指標値がより高品質であることを示す受信ストリームを優先して受信ストリームをLLR算出部609又は616に出力する。これにより、高品質の受信ストリームを優先して復号できるようにする。また、信号検出部608は、算出した品質指標値が同程度、つまり品質指標値が予め定めた範囲内にある受信ストリームが複数ある場合には、符号化率がより低い受信ストリーム、すなわち第2の受信ストリームy2を優先して受信ストリームをLLR算出部609又は616に出力する。信号検出部608は、その順序で、受信ストリームに基づいて入力ビット系列を復号する。
The
ここで、信号検出部608は、第1の受信ストリームy1が第2の受信ストリームy2よりも高品質であると判断した場合、第1の受信ストリームy1をLLR算出部609に出力する。また、信号検出部608は、MAP復号を行うことを表す切替信号を生成し、生成した切替信号を切替部611に出力する。信号検出部608は、CRC検出部613からCRCが不一致であることを示す切替信号を入力された後、第2の受信ストリームy2をLLR算出部616に出力する。
信号検出部608は、第2の受信ストリームy2が第1の受信ストリームy1よりも高品質であると判断した場合、第2の受信ストリームy2をLLR算出部616に出力する。
信号検出部608は、CRC検出部618からCRCが一致することを示す切替信号を入力された後、第1の受信ストリームy1をLLR算出部609に出力する。
Here, if the
When the
信号検出部608は、第1の受信ストリームy1が第2の受信ストリームy2の品質が同程度と判断した場合、より符号化率が低い第2の受信ストリームy2をLLR算出部616に出力する。これにより、入力信号x1の推定に成功する確率が高くなり、又はその推定値x1’の事前確率の精度を高くすることで第1の受信ストリームy1の復号に成功する確率が高くなる。
LLR算出部609は、信号検出部608から入力した第1の受信ストリームy1を各ビットに分解してビット分解信号s1’(n)に変換する。ここで、nは、nビット目の信号であることを示す。LLR算出部609は、変換したビット分解信号s1’(n)が1である確率P(s1’(n)=1)の0である確率P(s1’(n)=0)のLLR(Logarithmic Likelihood Ratio、対数尤度比)L(s1’(n))を算出する。L(s1’(n))は、式(3)で表される。
The
LLRは、ビット分解信号s1’(n)が1である確率と0である確率の大小関係を示す指標値である。LLRが正値の場合にはビット分解信号s1’(n)が1である確率が0である確率よりも高く、LLRが負値の場合にはビット分解信号s1’(n)が1である確率が0である確率よりも低いことを示す。
LLR算出部609は、算出したLLRを第1のLLRとして切替部611に出力する。
LLR is an index value indicating the magnitude relationship between the probability that the bit decomposition signal s 1 ′ (n) is 1 and the probability that it is 0. When the LLR is positive, the probability that the bit decomposed signal s 1 ′ (n) is 1 is higher than the probability that it is 0, and when the LLR is negative, the bit decomposed signal s 1 ′ (n) is 1 This indicates that the probability of being lower than the probability of being zero.
The
切替部611は、接点a及び接点bを備え、信号検出部608又はCRC検出部618から切替信号を入力される。切替部611は、信号検出部608から入力された切替信号がMAP復号を行うことを表す信号である場合、又はCRC検出部618から入力された切替信号が、CRCが不一致であることを示す信号である場合には、接点をaに倒す。このとき、切替部611は、LLR算出部609から入力された第1のLLRをMAP復号部612に出力する。切替部611は、CRC検出部618から入力された切替信号が、CRCが一致することを示す信号である場合には、接点をbに倒す。このとき、切替部611は、LLR算出部609から入力された第1のLLRをLLR反転部622に出力する。
The
MAP復号部612は、切替部611から入力された第1のLLRに基づきMAP推定(Maximum A Posteriori Estimation;最大事後確率推定)を行い、入力ビット系列x1及びx2に対応する推定値x1’及びx2’を算出する。このMAP推定とは、送信されたビットが0であるか1であるかの確率を表す事前確率と、受信された信号から送信信号の発生確率を考慮し、送信された確率の最も高い送信信号を推定するものである。事前確率は該当するビット系列を復号した時の情報であり、復号処理で復号結果は誤っていた場合でも算出することができる信頼性に関する情報である。
MAP復号部612は、推定値x1’に対する事前確率を事前確率算出部621から入力されることがある。事前確率が入力されない場合は、入力されるビット系列の事前確率は、0と1の確率が同じであるとして扱う。また、事前確率が入力されない入力信号x2についても、事前確率は0と1の確率が同じであるとして扱う。MAP復号部612は、算出した事前確率と、入力信号のビットに対する受信信号のビットの発生確率を示す第1のLLRに基づいて事後確率を算出し、最も事後確率が高いビット系列に対応する推定値x1’及びx2’を算出する。
The
The
MAP復号部612は、事後確率の算出においてネステッド符号化部503が備える6個のシフトレジスタ間の結合によって定まる入出力関係を示す64状態から4パスの状態遷移確率を用いる。
ここで、MAP復号部612は、送信装置501の符号化部ネステッド符号化部503内の内部符号化部302(15/15、13/15、17/15)及び内部符号化部303(02/15、07/15、15/15)に対応した状態遷移を考慮したMAP推定により、事後確率が最大となる推定値を出力する。これは、MAP復号部612で復号される系列は、2つの異なる入力ビット系列x1、x2が送信側で重畳された重畳ビット列であり、MAP復号部f104はこれら2つのビット列を同時に復号する、符号化率2/3の復号部となるためである。よって、内部符号化部302及び内部符号化部303の両方を合わせて、64状態の状態遷移を考慮した復号を行うこととなり、一つの状態から次の状態へ遷移するパスは4つとなる。
状態遷移確率は、入力信号の事前確率に対し、入力された第1のLLRから得られた遷移確率を乗算することで事前確率を考慮する。例えば、P([0,0]|s1’(n))を、s1’(n)が受信された場合に内部符号化部302及び内部符号化部303への入力ビットが0、0であった確率とし、事前確率を乗算するとP(d1’(n)=0)×P([0,0]|s1’(n))という信頼性に関する確率が得られる。また、同様に、P(d1’(n)=0)×P([0,1]|s1’(n))、P(d1’(n)=1)×P([1,0]|s1’(n))、P(d1’(n)=1)×P([1,1]|s1’(n))という全部で4つの信頼性を表す情報が得られるため、これらの情報をもとにMAP復号が行われる。但し、d1’(n)はx1、x2の事前確率のn番目の値を示している。
MAP復号部612は、事後確率の推定において、例えばBCRJ法(Bahl,Cocke,Raviv,Jelinek)を用いる。
但し、MAP復号部612は、当初事前確率が得られていない場合には、第1のLLRに基づき、例えばSOVA法(Soft Output Viterbi Algorithm;軟出力ビタビ法)を用いて最尤系列推定を行って推定値x1’及びx2’を算出しても良い。
MAP復号部612は、算出した推定値x1’及びx2’をCRC検出部613に出力する。
The
Here, the
The state transition probability takes the prior probability into consideration by multiplying the prior probability of the input signal by the transition probability obtained from the input first LLR. For example, when P ([0, 0] | s 1 ′ (n)) is received and s 1 ′ (n) is received, the input bits to the
The
However, when the initial prior probability is not obtained, the
The
CRC検出部613は、MAP復号部612から入力された推定値x1’及びx2’を硬判定し各ビット値が0又は1である推定ビット系列x1’’及びx2’’を生成する。CRC検出部613は、硬判定において、推定値x1’及びx2’を構成する各ビットに対応する確率値(実数値)が予め定めた実数(例えば0.5)よりも大きい場合に1と定め、
その実数と等しい又はより小さい場合に0と定める。
CRC検出部613は、生成した推定ビット系列x1’’及びx2’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部613は、生成した推定ビット系列x1’’及びx2’’から予め定めた領域としてペイロードの後の部分であるCRCを抽出する。CRC検出部613は、算出したCRCと抽出したCRCが一致するか否か判断する。
The
It is set to 0 when it is equal to or smaller than the real number.
The
CRC検出部613は、算出したCRCと抽出したCRCが一致すると判断した場合、生成した推定ビット系列x1’’及びx2’’を切替部614に出力する。また、CRC検出部613は、CRCが一致することを示す切替信号を切替部614に出力する。
CRC検出部613は、算出したCRCと抽出したCRCが一致しないと判断した場合CRC検出部613は、CRCが不一致であることを示す切替信号を切替部614及び信号検出部に出力する。
If the
When the
切替部614は、接点c及びdを備え、CRC検出部613から硬判定された推定ビット系列x1’’並びにx2’’を、MAP復号部612からは推定値x1’を入力され、切替信号を入力される。
切替部614は、入力された切替信号が、CRCが一致することを示す信号である場合には、接点をcに倒し、入力された推定ビット系列x1’’及びx2’’をx1、x2復号ビット系列として出力する。また、x1、x2復号ビット系列はビット出力部625でペイロード部分を取り出され、x1、x2出力ビット系列として出力される。
切替部614は、入力された切替信号が、CRCが不一致であることを示す信号である場合には、接点をdに倒し、MAP復号部612から入力された推定値x1’を事前確率算出部615に出力する。
The
When the input switching signal is a signal indicating that the CRCs match, the
When the input switching signal is a signal indicating that the CRC does not match, the
事前確率算出部615は、切替部614から入力された推定値x1’に基づき推定値x1’に対して入力信号x1の各ビット値が0又は1であるかどうかの確からしさを示す事前確率を算出する。事前確率算出部615は、算出した事前確率をMAP復号部617に出力する。
The prior
LLR算出部616は、信号検出部608から入力した第2の受信ストリームy2を各ビットに分解してビット分解信号s2’(n)に変換し、変換したビット分解信号s2’(n)に基づいて第2のLLRを算出する。LLR算出部616は、算出した第2のLLRをMAP復号部617に出力する。
The
MAP復号部617は、LLR算出部616から入力された第2のLLR、及び事前確率算出部615から入力されたx1’事前確率に基づきMAP推定を行い、入力信号x1の推定値x1’を算出する。x1の事前確率が入力されない場合は、事前確率は0と1の確率が同じであるとして扱う。MAP復号部617は、推定値x1’に基づいたx1の事前確率を事前確率算出部615から入力されない場合には、MAP復号部617は、第2のLLRに基づき最尤推定を行って入力信号x1の推定値x1’を算出しても良い。
MAP復号部617は、MAP推定において符号化部513が一度に処理する8状態から2パスの状態遷移確率を用いる。
MAP復号部617は、算出した推定値x1’をCRC検出部618に出力する。
The
The
The
CRC検出部618は、MAP復号部612から入力された推定値x1’を硬判定し各ビット値が0又は1である推定ビット系列x1’’を生成し、生成した推定ビット系列x1’’を切替部619に出力する。
CRC検出部618は、生成した推定ビット系列x1’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部618は、生成した推定ビット系列x1’’から予め定めた領域としてペイロードの後の部分であるCRCを抽出する。CRC検出部618は、算出したCRCと抽出したCRCが一致するか否か判断する。
CRC検出部618は、算出したCRCと抽出したCRCが一致すると判断した場合、生成したビット系列x1’’を切替部619に、CRCが一致することを示す切替信号を切替部611及び切替部619に出力する。
CRC検出部618は、算出したCRCと抽出したCRCが一致しないと判断した場合、CRCが不一致であることを示す切替信号を切替部619に出力する。このとき、受信装置601は、受信失敗として復号出力信号を出力しない。
The
The
If the
When the
切替部619は、接点e及び接点fを備え、CRC検出部618から推定ビット系列x1’’、MAP復号部617からx1’、CRC検出部618から切替信号を入力される。切替部619は、入力された切替信号が、CRCが一致することを示す信号である場合には、接点をeに倒す。このとき、切替部619は、CRC検出部618から入力された推定ビット系列x1’’を符号化部620に出力し、x1復号ビット系列として出力する。x1復号ビット系列はビット出力部625にてペイロード部分が取り出され、x1出力ビット系列として出力される。
切替部619は、入力された切替信号がCRC検出部618から入力されたCRCが不一致であることを示す信号である場合には、接点をfに倒す。このとき、切替部619は、MAP復号部617入力された推定値x1’を事前確率算出部621に出力する。事前確率算出部621では切替部619から入力された推定値x1’に基づき推定値x1’に対して入力信号x1の各ビット値が0又は1であるかどうかの確からしさを示す事前確率を算出する。事前確率算出部621は、算出した事前確率をMAP復号部612に出力する。
符号化部620は、切替部619から入力された推定ビット系列x1’’を符号化して第2の符号化系列を生成し、生成した第2の符号化系列をLLR反転部622に出力する。なお、符号化部620の構成及び機能は送信装置501が備える符号化部513と同様である。
The
When the input switching signal is a signal indicating that the CRC input from the
The
LLR反転部622は、切替部611から入力された第1のLLRを、符号化部620から入力された第2の符号化系列に基づき反転処理を行って第2のLLRを算出する。LLR反転部622は、算出した第2のLLRをMAP復号部623に出力する。
LLR反転部622は、反転処理において、第2の符号化系列における第nビットのビット値が0である場合、第n番目の第1のLLRは、そのままの値L(s1’(n))とする。LLR反転部622は、第2の符号化系列における第nビットのビット値が1である場合、第n番目の第1のLLRの値の符号を反転させ、−L(s1’(n))とする。
The
When the bit value of the nth bit in the second encoded sequence is 0 in the inversion process, the
MAP復号部623は、LLR反転部622から入力された第2のLLRに基づきMAP推定を行い、入力信号x2の推定値x2’を算出する。MAP推定部623には事前確率が入力されないので、入力信号の事前確率は0と1の確率が等しいものとして扱う。
MAP復号部623は、MAP推定において符号化部503が備える第2内部符号化部303が一度に処理する8状態から2パスの状態遷移確率を用いる。
MAP復号部617は、送信装置501の符号化部503内の内部符号化部303(2/15、7/15、15/15)に対応した状態数8の状態遷移を考慮したMAP推定により、事後確率が最大となる推定値x2’を算出する。内部符号化部303は1ビットずつの入力であるため、パスは1パスとなる。
MAP復号部623は、算出した推定値x2’をCRC検出部624に出力する。
The
The
The
The
CRC検出部624は、MAP復号部623から入力された推定値x2’を硬判定し各ビット値が0又は1である推定ビット系列x2’’を生成する。
CRC検出部624は、生成した推定ビット系列x2’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部624は、生成した推定ビット系列x2’’から予め定めた領域としてペイロードの後の部分であるCRCを抽出する。CRC検出部624は、算出したCRCと抽出したCRCが一致するか否か判断する。
CRC検出部624は、算出したCRCと抽出したCRCが一致すると判断した場合、生成した推定ビット系列x2’’をx2復号出力信号として出力する。x2復号出力はビット出力部625でペイロード部分が取り出され、x1出力ビット系列として出力される。
CRC検出部624は、算出したCRCと抽出したCRCが一致しないと判断した場合、復号出力信号を出力しない。
The
The
If the
If the
次に、本実施形態に係る送信装置501が行う送信処理について説明する。
図9は、本実施形態に係る送信装置が行う送信処理を示すフローチャートである。
(ステップS201)第1CRC付加部502は、入力ビット系列x1に、その情報量に応じたペイロード長、CRC及びパディング部を付加し、第1の付加ビット系列を生成し、生成した第1の付加ビット系列をネステッド符号化部503及び符号化部513に出力する。
第2CRC付加部512は、入力ビット系列x2に、その情報量に応じたペイロード長、CRC及びパディング部を付加し、第2の付加ビット系列を生成し、生成した第2の付加信号をネステッド符号化部503に出力する。その後、ステップS202に進む。
Next, transmission processing performed by the transmission apparatus 501 according to the present embodiment will be described.
FIG. 9 is a flowchart showing a transmission process performed by the transmission apparatus according to the present embodiment.
(Step S201) The first
The second
(ステップS202)ネステッド符号化部503は、第1CRC付加部502から入力された第1の付加ビット系列と第2CRC付加部512から入力された第2の付加ビット系列とを内部符号化し排他的論理和演算を行って重畳して第1の符号化系列を生成する。ネステッド符号化部503は、第1の付加信号と第2の付加信号に基づき第1の符号化系列を生成するために例えば、図3に示す処理を行う。ネステッド符号化部503は、生成した第1の符号化系列を伝搬路推定用符号付加部504に出力する。その後、ステップS203に出力する。
(ステップS203)符号化部513は、第1CRC付加部502から入力された第1の付加ビット系列を符号化して第2の符号化系列を生成し、生成した第2の符号化系列を伝搬路推定用符号付加部514に出力する。その後、ステップS204に出力する。
(Step S202) The nested
(Step S203) The
(ステップS204)伝搬路推定用符号付加部504は、ネステッド符号化部503から入力された第1の符号化系列に伝搬路推定用信号を付加して第1の送信データを生成し、生成した第1の送信データを第1ベースバンド部505に出力する。
伝搬路推定用符号付加部514は、符号化部513から入力された第2の符号化系列に伝搬路推定用信号を付加して第2の送信データを生成し、生成した第2の送信データを第2ベースバンド部515に出力する。その後、ステップS205に出力する。
(Step S204) The propagation path estimation
Propagation path estimation
(ステップS205)第1ベースバンド部505は、伝搬路推定用符号付加部504から入力された第1の送信データを並列化し、並列化したデータを逆高速フーリエ変換して第1のベースバンド信号を生成する。第1ベースバンド部505は、生成した第1のベースバンド信号を第1RF部に出力する。
第2ベースバンド部515は、伝搬路推定用符号付加部514から入力された第2の送信データを並列化し、並列化したデータを逆フーリエ変換して第2のベースバンド信号を生成する。第2ベースバンド部515は、生成した第2のベースバンド信号を第2RF部に出力する。その後、ステップS206に出力する。
(Step S205) The
The
(ステップS206)第1RF部506は、第1ベースバンド部505から入力された第1のベースバンド信号を予め設定した無線周波数にアップコンバートして第1の無線送信信号を生成し、生成した第1の無線送信信号をアンテナ部507に出力する。
アンテナ部507は、第1RF部506から入力された第1の無線送信信号を電波として受信装置601に送信する。
第2RF部516は、第2ベースバンド部515から入力された第2のベースバンド信号を予め設定した無線周波数にアップコンバートして第2の無線送信信号を生成し、生成した第2の無線送信信号をアンテナ部517に出力する。
アンテナ部517は、第2RF部516から入力された第2の無線送信信号を電波として受信装置601に送信する。その後、処理を終了する。
なお、図7に示すような並列処理可能な構成の機器においては、ステップS202以降の処理と、ステップS203以降の処理を並列処理しても良い。
(Step S206) The
The
The
The
In addition, in the apparatus of the structure which can be processed in parallel as shown in FIG. 7, you may process the process after step S202 and the process after step S203 in parallel.
次に、本実施形態に係る受信装置601が行う受信処理について説明する。
図10は、本実施形態に係る受信装置が行う受信処理を示すフローチャートである。
(ステップS301)第1アンテナ部602は、送信装置501から受信した第1の無線受信信号を第1RF部604に出力する。
第1RF部604は、第1アンテナ部から入力された第1の無線受信信号をダウンコンバートして第1のベースバンド信号に変換し、第1のベースバンド信号に含まれる伝搬路推定用信号に基づいて第1のベースバンド信号に対してシンボル同期処理を行い、第1の時間領域信号を生成する。第1RF部604は、第1の時間領域信号を高速フーリエ変換して生成した第1の周波数領域信号のうち、受信した伝搬路推定用信号を抽出し、抽出した伝搬路推定用信号を第1伝搬路推定部606に出力する。第1RF部604は、第1の周波数領域信号のうち、第1のデータ信号r1を信号検出部608に出力する。
Next, reception processing performed by the reception device 601 according to the present embodiment will be described.
FIG. 10 is a flowchart illustrating a reception process performed by the reception apparatus according to the present embodiment.
(Step S301) The
The
第2アンテナ部603は、送信装置501から受信した第2の無線受信信号を第2RF部605に出力する。
第2RF部605は、第2アンテナ部から入力された第2の無線受信信号をダウンコンバートして変換した第2のベースバンド信号に含まれる伝搬路推定用信号に基づいて第2のベースバンド信号に対してシンボル同期処理を行い、第2の時間領域信号を生成する。第2RF部605は、第2の時間領域信号を高速フーリエ変換して生成した第2の周波数領域信号のうち、受信した伝搬路推定用信号を抽出し、抽出した伝搬路推定用信号を第2伝搬路推定部607に出力する。第2RF部605は、第2の周波数領域信号のうち、第2のデータ信号r2を信号検出部608に出力する。その後、ステップS302に進む。
The
The
(ステップS302)第1伝搬路推定部606は、自己が備える記憶部から読み出した伝搬路推定用信号各々で、第1RF部604から入力された伝搬路推定用信号を複素除算して、伝達関数H11及びH21を算出する。第1伝搬路推定部606は、算出した伝達関数H11及びH21を信号検出部608に出力する。
第2伝搬路推定部607は、自己が備える記憶部から読み出した伝搬路推定用信号各々で、第2RF部605から入力された伝搬路推定用信号を複素除算して、伝達関数H12及びH22を算出する。第2伝搬路推定部606は、算出した伝達関数H12及びH22を信号検出部608に出力する。その後、ステップS303に進む。
(Step S302) The first propagation
The second
(ステップS303)信号検出部608は、第1RF部604から第1のデータ信号r1を入力され、第2RF部605から第2のデータ信号r2を入力される。信号検出部608は、第1伝搬路推定部606から伝達関数H11及びH21を入力され、第2伝搬路推定部607から伝達関数H12及びH22を入力される。
信号検出部608は、第1のデータ信号r1、第2のデータ信号r2、伝達関数H11、H21、H12及びH22に基づいて例えば式(1)を用いてストリーム分離処理を行い第1の受信ストリームy1及び第2の受信ストリームy2を算出する。その後、ステップS304に進む。
(Step S303) the
The
(ステップS304)信号検出部608は、算出した第1の受信ストリームy1及び第2の受信ストリームy2各々について品質指標値、例えば伝達関数の電力和を算出する。その後、ステップS305に進む。
(ステップS305)信号検出部608は、第1の受信ストリームy1が第2の受信ストリームy2よりも高品質であるか否か判断する。信号検出部608は、第1の受信ストリームy1が第2の受信ストリームy2よりも高品質であると判断した場合(ステップS305 Y)、第1の受信ストリームy1をLLR算出部609に出力し、ステップS305に進む。また、信号検出部608は、MAP復号を行うことを表す切替信号を生成し、生成した切替信号を切替部611に出力する。
信号検出部608は、第2の受信ストリームy2が第1の受信ストリームy1よりも高品質であると判断した場合(ステップS305 N)、第2の受信ストリームy2をLLR算出部616に出力し、ステップS314に進む。
(Step S304) the
(Step S305) the
When the
(ステップS306)LLR算出部609は、信号検出部608から入力した第1の受信ストリームy1に基づき、例えば式(3)を用いて第1のLLRを算出する。LLR算出部609は、算出した第1のLLRを切替部611に出力する。
切替部611は、信号検出部608から入力された切替信号がMAP復号を行うことを表す信号であり、LLR算出部609から入力された第1のLLRをMAP復号部612に出力する。その後、ステップS307に進む。
(Step S306) The
The
(ステップS307)MAP復号部612は、切替部611から入力された第1のLLRに基づきMAP推定を行い、入力信号x1及びx2の推定値x1’及びx2’を算出し、算出した推定値x1’及びx2’をCRC検出部613に出力する。その後、ステップS308に進む。
(Step S307) The
(ステップS308)CRC検出部613は、MAP復号部612から入力された推定値x1’及びx2’を硬判定し推定ビット系列x1’’及びx2’’を生成し、生成した推定ビット系列x1’’及びx2’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部613は、生成した推定ビット系列x1’’及びx2’’から予め定めた領域としてペイロードの後の部分であるCRCを抽出する。CRC検出部613は、算出したCRCと抽出したCRCが一致するか否か判断する。
CRC検出部613は、算出したCRCと抽出したCRCが一致すると判断した場合(ステップS308 Y)、ステップS309に進む。
CRC検出部613は、算出したCRCと抽出したCRCが一致しないと判断した場合(ステップS308 N)、ステップS310に進む。
(Step S308) The
If the
If the
(ステップS309)CRC検出部613は、生成した推定ビット系列x1’’及びx2’’を切替部614に出力し、CRCが一致することを示す切替信号を切替部614に出力する。切替部614は、CRC検出部613からCRCが一致することを示す切替信号を入力され、CRC検出部613から入力された推定ビット系列x1’’並びにx2’’を復号ビット系列として出力し、ビット出力部625でペイロード部分が取り出され、出力ビット系列として出力される。その後、処理を終了する。
(Step S <b> 309) The
(ステップS310)CRC検出部613はCRCが不一致であることを示す切替信号を切替部614及び信号検出部608に出力する。
信号検出部608は、CRC検出部613からCRCが不一致であることを示す切替信号を入力された後、第2の受信ストリームy2をLLR算出部616に出力する。
LLR算出部616は、信号検出部608から入力した第2の受信ストリームy2に基づき、例えば式(3)を用いて第2のLLRを算出する。LLR算出部616は、算出した第2のLLRをMAP復号部617に出力する。その後、ステップS311に進む。
(Step S <b> 310) The
The
Based on the second received stream y 2 input from the
(ステップS311)切替部614は、CRC検出部613からCRCが不一致であることを示す切替信号を入力された後、MAP復号部612から入力された推定値x1’を事前確率算出部615に出力する。
事前確率算出部615は、切替部614から入力された推定値x1’に基づき推定値x1’に対する事前確率を算出する。事前確率算出部615は、算出した事前確率をMAP復号部617に出力する。その後、ステップS312に進む。
(Step S311) The
The prior
(ステップS312)MAP復号部617は、LLR算出部616から入力された第2のLLR、及び事前確率算出部615から入力された推定値x1’に対する事前確率に基づきMAP推定を行い、入力信号x1の推定値x1’を算出する。
MAP復号部617は、算出した推定値x1’をCRC検出部618に出力する。その後、ステップS313に進む。
(Step S312) The
The
(ステップS313)CRC検出部618は、MAP復号部612から入力された推定値x1’を硬判定し推定ビット系列x1’’を生成し、生成した推定ビット系列x1’’を切替部619に出力する。
CRC検出部618は、生成した推定ビット系列x1’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部618は、生成した推定ビット系列x1’’からCRCを抽出する。CRC検出部618は、算出したCRCと抽出したCRCが一致するか否か判断する。
CRC検出部618は、算出したCRCと抽出したCRCが一致すると判断した場合(ステップS313 Y)、CRCが一致することを示す切替信号を切替部611及び切替部619に出力し、ステップS323に進む。
CRC検出部618は、算出したCRCと抽出したCRCが一致しないと判断した場合(ステップS313 N)、CRCが不一致であることを示す切替信号を切替部614に出力する。このとき、受信装置601は、受信失敗として復号出力信号を出力せずに処理を終了する。
(Step S313) The
The
If the
If the
(ステップS314)LLR算出部616は、信号検出部608から入力した第2の受信ストリームy2に基づいて、例えば式(3)を用いて第2のLLRを算出する。LLR算出部616は、算出した第2のLLRをMAP復号部617に出力する。その後、ステップS315に進む。
(Step S314) The
(ステップS315)MAP復号部617は、LLR算出部616から入力された第2のLLRに基づきMAP推定において最尤推定を行い、入力信号x1の推定値x1’を算出し、算出した推定値x1’をCRC検出部618に出力する。その後、ステップS316に進む。
(ステップS316)CRC検出部618は、MAP復号部612から入力された推定値x1’を硬判定し推定ビット系列x1’’を生成し、生成した推定ビット系列x1’’を切替部619に出力する。
(Step S315) The
(Step S316) The
CRC検出部618は、生成した推定ビット系列x1’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部618は、生成した推定ビット系列x1’’からCRCを抽出する。CRC検出部618は、算出したCRCと抽出したCRCが一致するか否か判断する。
CRC検出部618は、算出したCRCと抽出したCRCが一致すると判断した場合(ステップS316 Y)、CRCが一致することを示す切替信号を切替部611、切替部619及び信号検出部608に出力し、ステップS317に進む。
CRC検出部618は、算出したCRCと抽出したCRCが一致しないと判断した場合(ステップS316 N)、CRCが不一致であることを示す切替信号を切替部619に出力し、ステップS318に進む。
The
If the
If the
(ステップS317)LLR算出部609は、信号検出部608から入力した第1の受信ストリームy1に基づき、例えば式(3)を用いて第1のLLRを算出する。LLR算出部609は、算出した第1のLLRを切替部611に出力する。
切替部611は、信号検出部608から入力された切替信号がCRCが一致することを示す信号であり、LLR算出部609から入力された第1のLLRをLLR反転部622に出力する。その後、ステップS323に進む。
(Step S317) The
The
(ステップS318)切替部619は、CRC検出部618からCRCが不一致であることを示す切替信号を入力された後、MAP復号部617から入力された推定値x1’を事前確率算出部621に出力する。
事前確率算出部621は、切替部619から入力された推定値x1’に基づきx1’の対する事前確率を算出する。事前確率算出部621は、算出した事前確率をMAP復号部612に出力する。その後、ステップS319に進む。
(Step S318) The
The prior
(ステップS319)LLR算出部609は、信号検出部608から入力した第1の受信ストリームy1に基づき、例えば式(3)を用いて第1のLLRを算出する。LLR算出部609は、算出した第1のLLRを切替部611に出力する。
切替部611は、信号検出部608から入力された切替信号がCRCが不一致であることを示す信号であり、LLR算出部609から入力された第1のLLRをMAP復号部612に出力する。その後、ステップS320に進む。
(Step S319) The
The
(ステップS320)MAP復号部612は、切替部611から入力された第1のLLR、及び事前確率算出部621から入力された推定値x1’に対する事前確率に基づきMAP推定を行い、入力信号x1の推定値x1’及び入力信号x2の推定値x2’を算出する。
MAP復号部612は、算出した推定値x1’及びx2’をCRC検出部613に出力する。その後、ステップS320に進む。
(Step S320) The
The
(ステップS321)CRC検出部613は、MAP復号部612から入力された推定値x1’及びx2’を硬判定し推定ビット系列x1’’ 及びx2’’を生成し、生成した推定ビット系列x1’’ 及びx2’’を切替部614に出力する。
CRC検出部613は、生成した推定ビット系列x1’’及び x2’’のペイロード長及びペイロードに基づいて各々CRCを算出する。CRC検出部613は、生成した推定ビット系列x1’’及びx2’’からCRCを各々抽出する。CRC検出部613は、算出したCRCと抽出したCRCが一致するか否か各々判断する。
CRC検出部613は、算出したCRCと抽出したCRCが各々一致すると判断した場合(ステップS321 Y)、CRCが一致することを示す切替信号を切替部611及び切替部619に出力し、ステップS322に進む。
CRC検出部613は、算出したCRCと抽出したCRCが一致しないと判断した場合(ステップS321 N)、CRCが不一致であることを示す切替信号を切替部614に出力する。このとき、受信装置601は、受信失敗として復号出力信号を出力せずに処理を終了する。
(Step S321) The
The
If the
If the
(ステップS322)切替部614は、CRC検出部613からCRCが一致することを示す信号を入力され、CRC検出部613から入力された推定ビット系列x1’’及びx2’’を復号ビット系列として出力し、ビット出力部625でペイロード部分を取り出され、x1、x2出力ビット系列を出力する。その後、処理を終了する。
(Step S322) The
(ステップS323)切替部619は、CRC検出部618から入力された切替信号がCRCが一致することを示す信号である場合には、CRC検出部618から入力された推定ビット系列x1’’を符号化部620に出力し、ビット出力部625でx1復号ビット出力からペイロード部分を取り出し、x1出力ビット系列として出力する。
符号化部620は、切替部619から入力された推定ビット系列x1’’を符号化して第2の符号化系列を生成し、生成した第2の符号化系列をLLR反転部622に出力する。その後、ステップS323に進む。
(Step S323) When the switching signal input from the
The
(ステップS324)切替部611は、CRC検出部618からCRC検出部618から入力された切替信号が、CRCが一致することを示す信号である場合には、LLR算出部609から入力された第1のLLRをLLR反転部622に出力する。
LLR反転部622は、切替部611から入力された第1のLLRを、符号化部620から入力された第2の符号化系列に基づき反転処理を行って第2のLLRを算出する。LLR反転部622は、算出した第2のLLRをMAP復号部623に出力する。その後、ステップS325に進む。
(Step S324) When the switching signal input from the
The
(ステップS325)MAP復号部623は、LLR反転部622から入力された第2のLLRに基づきMAP推定を行い、入力信号x2の推定値x2’を算出し、算出した推定値x2’をCRC検出部624に出力する。その後、ステップS326に進む。
(Step S325) The
(ステップS326)CRC検出部624は、MAP復号部623から入力された推定値x2’を硬判定し推定ビット系列x2’’を生成し、生成した推定ビット系列x2’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部624は、生成した推定ビット系列x2’’からCRCを抽出する。CRC検出部624は、算出したCRCと抽出したCRCが一致するか否か判断する。CRC検出部624は、算出したCRCと抽出したCRCが一致すると判断した場合(ステップS326 Y)、ステップS327に進む。CRC検出部618は、算出したCRCと抽出したCRCが一致しないと判断した場合(ステップS326 N)、復号出力信号を出力せずに処理を終了する。
(ステップS327)CRC検出部624は、生成した推定ビット系列x2’’をx2復号ビット系列として出力し、ビット出力部625にてペイロード部分を取り出され、x2ビ出力ビット系列として出力して処理を終了する。
(Step S326) The
(Step S327) The
なお、図10のフローチャートでは、信号検出部608は、受信品質が高い受信ストリームから順にLLR算出部609又は616に出力して復号を行う例を示すが、本実施形態ではこれには限らない。
信号検出部608は、第1の受信ストリームy1が第2の受信ストリームy2の品質が同程度と判断した場合、より符号化率が低い受信ストリームから順にLLR算出部609又は616に出力して復号を行うようにしてもよい。これにより、いずれかの入力信号の推定に成功する確率、又はその推定値の事前確率の精度を高くし、他方の受信ストリームの復号に成功する確率が高くすることができる。
In the flowchart of FIG. 10, the
When the
次に、本実施形態に係るLLR反転部622が行う反転処理について説明する。
図11は、本実施形態に係るLLR反転部が行う反転処理を示すフローチャートである。
(ステップS401)LLR反転部622は、切替部611から第1のLLRを入力される。その後、ステップS402に進む。
(ステップS402)LLR反転部622は、符号化部620から第2の符号化系列を入力される。その後、ステップS403に進む。
(ステップS403)LLR反転部622は、ビット毎にステップS404〜ステップS406の処理を繰り返す。
Next, inversion processing performed by the
FIG. 11 is a flowchart showing inversion processing performed by the LLR inversion unit according to the present embodiment.
(Step S401) The
(Step S402) The
(Step S403) The
(ステップS404)LLR反転部622は、第2の符号化系列における第nビットのビット値が0であるか否か判断する。LLR反転部622は、第2の符号化系列における第nビットのビット値が0であると判断した場合(ステップS404 Y)、第n番目の第1のLLRの値をそのまま第n番目の第2のLLRの値をとし、ステップS406に進む。LLR反転部622は、第2の符号化系列における第nビットのビット値が1であると判断した場合(ステップS404 N)、ステップS405に進む。
(ステップS405)LLR反転部622は、第n番目の第1のLLRの値の符号を反転した値を、第n番目の第2のLLRの値とする。その後、ステップS406に進む。
(ステップS406)処理対象のビットを第nビットから次の第n+1ビットに進め、ステップS404に進む。これ以上処理対象のビットがない場合は、ステップS407に進む。
(ステップS407)LLR反転部622は、反転処理により算出した第2のLLRをMAP復号部623に出力する。その後、処理を終了する。
(Step S404) The
(Step S405) The
(Step S406) The bit to be processed is advanced from the nth bit to the next n + 1th bit, and the process proceeds to step S404. If there are no more bits to be processed, the process proceeds to step S407.
(Step S407) The
このような反転処理は、受信したビット分解信号s1’を符号化された信号(第2の符号化系列)を排他的論理和演算することと等価である。ビット分解信号s1’は、入力信号系列x1及びx2を内部符号化し、排他的論理和演算により重畳して符号化した第1の符号化系列に相当する受信信号である。この第1の符号化系列は、送信装置501が備えるネステッド符号化部503からの出力に相当する。従って、この反転処理は入力信号系列x2と等価、即ち第2のLLRは入力ビット系列x2の受信信号に相当するLLRを算出する処理となり、ひいては推定値x2’を提供する手がかりとなる。
Such inversion processing is equivalent to performing an exclusive OR operation on a signal (second encoded sequence) obtained by encoding the received bit-decomposed signal s 1 ′. The bit-decomposed signal s 1 ′ is a received signal corresponding to a first encoded sequence obtained by internally encoding the input signal sequences x1 and x2 and superimposing them by exclusive OR operation. This first encoded sequence corresponds to an output from the nested
本実施形態において、信号検出部608は、ストリームを復号する際にSIC(Successive Inteference Cancellation;逐次干渉除去)を行ってもよい。即ち、信号検出部608は、復号に成功したストリームを再度符号化して符号化ストリームを生成し、生成した符号化ストリームに伝達関数を乗じて受信信号のレプリカを生成する。信号検出部608は、受信信号から生成したレプリカを減算して残差信号を生成し、生成した残差信号に基づき残りのストリームを生成する。これにより、復号におけるSINRを向上させることができる。
In this embodiment, the
このように、本実施形態では、複数の入力ビット系列を入力し、前記複数の入力ビット系列に基づいて符号化した信号を各々送信する際、入力ビット系列それぞれに異なる符号化を施して得られる符号化ビット系列を重畳した第1の符号化ビット系列を生成する。
また、符号化した信号を各々受信し、前記受信した信号に基づく複数のビット系列を復号する際、前記受信した信号のうち1つの信号を復号したビット系列を再符号化し、前記再符号化した信号に基づいて他の受信した信号の対数尤度比を反転処理する。
送信装置501は何れか1つのアンテナを用いてビット系列x2を送信する。送信装置501受信装置601が先にビット系列x1を復号した場合には、最低限の計算量でビット系列x2を復号できる。
また、本実施形態では、送信装置501が2つのアンテナを用いて送信した入力信号x1について、受信装置601は空間ダイバーシティ利得を得て復調する。これにより、本実施形態では、CSIを送信することなく送信装置501が送信した入力ビット系列を受信装置601が復号でき、伝送効率の低下を回避できる。
また、受信装置における2つの受信信号は、共通のビット系列x1を含むため、片方のアンテナの復号結果を事前確率として他のアンテナにおける受信信号の復号に活用することができ、受信特性を改善することができる。
Thus, in this embodiment, when a plurality of input bit sequences are input and signals encoded based on the plurality of input bit sequences are transmitted, the input bit sequences are obtained by performing different encodings. A first encoded bit sequence on which the encoded bit sequence is superimposed is generated.
In addition, when each of the encoded signals is received and a plurality of bit sequences based on the received signals are decoded, a bit sequence obtained by decoding one of the received signals is re-encoded and the re-encoding is performed. Based on the signal, the log likelihood ratio of other received signals is inverted.
The transmission apparatus 501 transmits the bit sequence x2 using any one antenna. When the transmission device 501 and the reception device 601 first decode the bit sequence x1, the bit sequence x2 can be decoded with a minimum amount of calculation.
Further, in this embodiment, the transmission apparatus 501 is the input signal x 1 which is transmitted using two antennas, the receiving apparatus 601 demodulates obtain spatial diversity gain. Thereby, in this embodiment, the receiving device 601 can decode the input bit sequence transmitted by the transmitting device 501 without transmitting CSI, and a decrease in transmission efficiency can be avoided.
Also, since the two received signals in the receiving apparatus include a common bit sequence x1, the decoding result of one antenna can be used as a prior probability for decoding received signals at the other antennas, improving the reception characteristics. be able to.
(第2の実施形態)
次に、図面を参照しながら本発明の第2の実施形態について説明する。
第2の実施形態に係る通信システムは、1個の送信装置701及び1個の受信装置801を含んで構成される。送信装置701が備えるアンテナ部の数、受信装置801が備えるアンテナ部の数はともにn(例えば3)個である。送信装置701が入力される入力ビット系列、受信装置801が出力する出力ビット系列はともにn+1個である。
送信装置701は、入力される入力ビット系列のうち1つ(共通系列)と他のn個の各々を符号化して重畳し、n個の送信信号を生成する。送信装置701は、生成したn個の送信信号を各々別個のアンテナ部を用いて受信装置801に送信する。
受信装置801は、n個の送信信号を受信し、受信した送信信号から共通系列とその他の系列の信号を分離して復号する。共通系列は、全てのアンテナを用いて送信されるため、ダイバーシティ利得が高くなる。なお、その他の事項については、特に断らない限り第1の実施形態と同様である。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to the drawings.
The communication system according to the second embodiment includes one transmission device 701 and one reception device 801. The number of antenna units included in the transmission device 701 and the number of antenna units included in the reception device 801 are both n (for example, 3). There are n + 1 input bit sequences to which the transmission device 701 is input and n output bit sequences to be output from the reception device 801.
Transmitting apparatus 701 encodes and superimposes one (common sequence) of the input bit sequences to be input and each of the other n pieces, and generates n pieces of transmission signals. The transmission apparatus 701 transmits the generated n transmission signals to the reception apparatus 801 using separate antenna units.
Receiving device 801 receives n transmission signals, separates and decodes common series signals and other series signals from the received transmission signals. Since the common sequence is transmitted using all antennas, the diversity gain is increased. Other matters are the same as those in the first embodiment unless otherwise specified.
次に、本実施形態に係る送信装置の構成及び機能について説明する。
図12は、本実施形態に係る送信装置の構成を示す概略図である。
送信装置701は、第1CRC付加部702、ネステッド符号化部703、伝搬路推定用符号付加部704、第1ベースバンド部705、第1RF部706、アンテナ部707、第2CRC付加部712、ネステッド符号化部713、伝搬路推定用符号付加部714、第2ベースバンド部715、第2RF部716、アンテナ部717、第3CRC付加部722、ネステッド符号化部723、伝搬路推定用符号付加部724、第3ベースバンド部725、第3RF部726、アンテナ部727、及び第4CRC付加部732を含んで構成される。
Next, the configuration and function of the transmission apparatus according to this embodiment will be described.
FIG. 12 is a schematic diagram showing the configuration of the transmission apparatus according to this embodiment.
The transmitting apparatus 701 includes a first
ここで、第1CRC付加部702、伝搬路推定用符号付加部704、第1ベースバンド部705、第1RF部706、アンテナ部707、第2CRC付加部712、伝搬路推定用符号付加部714、第2ベースバンド部715、第2RF部716、及びアンテナ部717は、図7に示す送信装置501が備える第1CRC付加部502、伝搬路推定用符号付加部504、第1ベースバンド部505、第1RF部506、アンテナ部507、第2CRC付加部512、伝搬路推定用符号付加部514、第2ベースバンド部515、第2RF部516、及びアンテナ部517と同様の構成及び機能を有する。
Here, first
ネステッド符号化部703は、図7に示すネステッド符号化部503と同様の構成及び機能を有するが、第1CRC付加部702から第1の付加ビット系列を入力され、第4CRC付加部732から第4の付加ビット系列を入力され、生成した第1の符号化系列を伝搬路推定用符号付加部704に出力する。
ネステッド符号化部713は、図7に示すネステッド符号化部503と同様の構成及び機能を有するが、第2CRC付加部712から第2の付加ビット系列を入力され、第4CRC付加部732から第4の付加ビット系列を入力され、生成した第2の符号化系列を伝搬路推定用符号付加部714に出力する。
The nested
The nested
第3CRC付加部722、ネステッド符号化部723、伝搬路推定用符号付加部724、第3ベースバンド部725、第3RF部726、及びアンテナ部727は、第2CRC付加部712、ネステッド符号化部713、伝搬路推定用符号付加部714、第2ベースバンド部715、第2RF部716、及びアンテナ部717と同様の機能及び構成を有するが、各々入力ビット系列x3又はこれに基づく信号を入力され、処理を行う。
第4CRC付加部732は、第3CRC付加部717と同様の機能及び構成を有するが、各々入力ビット系列x4を入力され、生成した第4の付加ビット系列を共通系列としてネステッド符号化部703、713及び723に出力する。
The third
The fourth
伝搬路推定用符号付加部704、714及び724が付加する伝搬路推定用信号は互いに直交する信号系列である。これにより、受信装置801が、アンテナ部802、803及び804を用いて受信した伝搬路推定用信号を分離できるようにする。
アンテナ部707、717及び727は、各々第1の無線送信信号、第2の無線送信信号、及び第3の無線送信信号を受信装置801に電波で送信する。
なお、送信装置701は、アンテナ部707、717、及び727を互いに少なくとも無線周波数に対応する半波長よりも長い距離で空間的に離して備えることが望ましい。これにより、アンテナ部707、717、及び727相互間で空間的ダイバーシティ利得を確保する。
なお、本実施形態では、第4CRC付加部732は、上述の説明とは異なり、共通系列である第4の付加ビット系列をネステッド符号化部703、713及び723の全てに出力することに限らず、それらのうち何れか2つ以上に出力してもよい。
The propagation path estimation signals added by the propagation path estimation
The
Note that the transmission apparatus 701 preferably includes the
In the present embodiment, unlike the above description, the fourth
次に、本実施形態に係る受信装置801の機能及び構成について説明する。
図13は、本実施形態に係る受信装置の構成を示す概略図である。
受信装置801は、アンテナ部802、803、804、第1RF部805、第2RF部806、第3RF部807、第1伝搬路推定部810、第2伝搬路推定部811、第3伝搬路推定部812、信号検出部813、LLR算出部814、815、816、第1符号部817、第2符号部818、第3符号部819、及びビット出力部840を含んで構成される。
Next, the function and configuration of the receiving apparatus 801 according to this embodiment will be described.
FIG. 13 is a schematic diagram showing the configuration of the receiving apparatus according to the present embodiment.
The receiving device 801 includes
アンテナ部802、803、第1RF部805、第2RF部806、第1伝搬路推定部810、第2伝搬路推定部811、及びLLR算出部814、815は、図7のアンテナ部602、603、第1RF部604、第2RF部605、第1伝搬路推定部606、第2伝搬路推定部607、及びLLR算出部609、616と同様の構成及び機能を備える。
アンテナ部804、第3RF部807、第3伝搬路推定部812、及びLLR算出部816は、アンテナ部803、第2RF部806、第2伝搬路推定部811、及びLLR算出部616と各々同様の構成及び機能を備える。但し、これらは、第3の無線受信信号を受信され、または受信した第3の無線受信信号に基づく信号を入力され、処理を行う。
なお、受信装置801は、アンテナ部802、803及び804を互いに少なくとも無線周波数に対応する半波長よりも長い距離で空間的に離して備える。これにより、アンテナ部802、803及び804相互間で空間的ダイバーシティ利得を確保する。
The
The
Note that the receiving apparatus 801 includes
信号検出部813は、第1RF部805から第1のデータ信号r1を入力され、第2RF部806から第2のデータ信号r2を入力され、第3RF部807から第3のデータ信号r3を入力される。信号検出部813は、第1伝搬路推定部810から伝達関数H11、H21、H31を入力され、第2伝搬路推定部811から伝達関数H12、H22、H32を入力され、第3伝搬路推定部812から伝達関数H13、H23、H33を入力される。
信号検出部813は、データ信号r1、r2、r3及び伝達関数H11、H21、H31、H12、H22、H32、H13、H23、H33に基づいてストリーム分離処理を行い、第1の受信ストリームy1、第2の受信ストリームy2及び第3の受信ストリームy3を算出する。
算出した受信ストリームy1、y2及びy3は、各々送信装置701のネステッド符号化部703が生成した第1の符号化系列の推定値、ネステッド符号化部713が生成した第2の符号化系列の推定値、及びネステッド符号化部723が生成した第3の符号化系列の推定値である。
The
The
The calculated received streams y 1 , y 2, and y 3 are the estimated values of the first encoded sequence generated by the nested
信号検出部813は、算出した受信ストリームy1、y2及びy3各々について品質指標値、例えば、SINR、SNR等を算出する。
信号検出部813は、算出した品質指標値がより高品質であることを示す受信ストリームから順に、LLR算出部814、815又は816に出力する。このとき、LLR算出部814、815又は816は、それらの出力信号を第1復号部817、第2復号部818又は第3復号部819に出力する。これにより、より高品質な受信ストリームほど優先して、データビット系列が復号される。
The
The
ここで、品質指標値としてSINRを用い、受信ストリームy1のSINRが最大(高品質)で、y2のSINR及びy3のSINRの順でSINRが大きい場合、信号検出部813は、次のように算出した受信ストリームy1、y2又はy3を出力する。
まず、信号検出部813は、算出した受信ストリームy1を、LLR算出部814に出力する。信号検出部813は、第1復号部817から復号信号出力である推定ビット系列x1’’又はx4’’を入力されたとき(図示せず)、受信ストリームy2を、LLR算出部815に出力する。信号検出部813は、第2復号部818から復号信号出力である推定ビット系列x2’’又はx4’’を入力されたとき(図示せず)、受信ストリームy3を、LLR算出部816に出力する。
Here, when the SINR is used as the quality index value, the SINR of the received stream y 1 is the maximum (high quality), and the SINR is large in the order of the SINR of y 2 and the SINR of y 3 , the
First, the
本実施形態において、LLR算出部814、815並びに816間の構成は同一であり、第1復号部817、第2復号部818並びに第3復号部819間の構成は同一である。従って、算出した受信ストリーム間の品質指標値の順序が、この順序でない場合には、本実施形態において処理の順序を算出した品質指標値の順序に基づいて入れ替えればよい。
In this embodiment, the configuration between the
LLR算出部814は、信号検出部813から入力した第1の受信ストリームy1を各ビットに分解してビット分解信号s1’(n)に変換する。LLR算出部814は、変換したビット分解信号s1’(n)に基づいてLLR L(s1’(n))を算出する。LLR算出部814は、算出したLLRを第1のLLRとして第1復号部817に出力する。
LLR算出部815及び816は、各々LLR算出部814と同様の構成及び機能を有する。LLR算出部815は、信号検出部813から入力された第2の受信ストリームy2に基づき第2のLLRを算出し、算出した第2のLLRを第2復号部818に出力する。LLR算出部816は、信号検出部813から入力された第3の受信ストリームy3に基づき第3のLLRを算出し、算出した第3のLLRを第3復号部819に出力する。
The
The
次に、第1復号部817の構成及び機能について説明する。
第1復号部817は、切替部821、MAP復号部822、CRC検出部823、切替部824、事前確率算出部825、符号化部830、LLR反転部832、MAP復号部833、及びCRC検出部834を備える。
切替部821は、接点a並びにbを備え、LLR算出部814から第1のLLRを入力される。また、信号検出部813が受信ストリームy1について算出したSINRが最大ではない(SINRの大きさの順序が2番目以降)の場合、他の復号部(第2復号部817又は第3復号部818)から推定ビット系列x4’’、つまりx4の復号ビット系列が入力されたという情報が入力される。
切替部821は、推定ビット系列x4’’が入力されていない(例えば、受信ストリームy1のSINRが最大)場合には、接点をaに倒し、入力された第1のLLRをMAP復号部822に出力する。切替部821は、推定ビット系列x4’’が入力されている場合には、接点をbに倒し、入力された第1のLLRをMAP復号部822に出力する。
Next, the configuration and function of the
The
The
MAP復号部822は、切替部821から入力された第1のLLRに基づきMAP推定を行い、入力ビット系列x1及びx4の推定値x1’及びx4’を算出する。MAP復号部822は、推定値x4’に基づいたx4’の事前確率を他の復号部(第2復号部818又は第3復号部819)から入力されることがある。x4’の事前確率が入力されない時は、x4’の0と1の確率が同じであるとして扱う。また、事前確率が入力されないx1’についてもx1’の0と1の確率が同じであるとして扱う。MAP復号部822は、入力した事前確率と、第1のLLRに基づいて事後確率を算出し、最も事後確率が高いビット系列に対応する推定値x1’及びx4’を算出する。
MAP復号部822は、事後確率の算出においてネステッド符号化部703が備える6個のシフトレジスタ間の結合によって定まる入出力関係を示す64状態から4パスの状態遷移確率を用いる。
但し、MAP復号部822は、事前確率が入力されていない(例えば、受信ストリームy1のSINRが最大)場合には、第1のLLRに基づき、最尤系列推定を行って推定値x1’及びx4’を算出しても良い。
MAP復号部822は、算出した推定値x1’及びx4’をCRC検出部823に出力する。
The
The
However, when the prior probability is not input (for example, the SINR of the received stream y 1 is the maximum), the
The
CRC検出部823は、MAP復号部822から入力された推定値x1’及びx4’を硬判定し推定ビット系列x1’’及びx4’’を生成する。
CRC検出部823は、生成した推定ビット系列x1’’及びx2’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部823は、生成した推定ビット系列x1’’及びx4’’から予め定めた領域としてペイロードの後の部分であるCRCを抽出する。CRC検出部823は、算出したCRCと抽出したCRCが一致するか否か判断する。
CRC検出部823は、算出したCRCと抽出したCRCが一致すると判断した場合、生成した推定ビット系列x1’’及びx4’’を切替部824に出力する。また、CRC検出部613は、CRCが一致することを示す切替信号を切替部824に出力する。
CRC検出部823は、算出したCRCと抽出したCRCが一致しないと判断した場合、生成した推定ビット系列x4’’を切替部824に出力する。また、CRC検出部823は、CRCが不一致であることを示す切替信号を切替部824に出力する。
The
The
If the
If the
切替部824は、接点c及びdを備え、CRC検出部823から推定ビット系列x1’’並びにx4’’、MAP復号部822から推定値x4’を入力され、切替信号を入力される。
切替部824は、入力された切替信号がCRCが一致することを示す信号である場合には、接点をcに倒し、入力された推定ビット系列x1’’及びx4’’をx4復号出力信号として出力し、ビット出力部840でペイロード部分を取り出してx4出力ビット系列として出力する。また、切替部824は、推定ビット系列x4’’を他の復号部及び信号検出部813に出力する(図示せず)。
切替部824は、入力された切替信号がCRCが不一致であることを示す信号である場合には、接点をdに倒し、入力された推定値x4’を事前確率算出部825に出力する。
The
When the input switching signal is a signal indicating that the CRCs match, the
When the input switching signal is a signal indicating that the CRC does not match, the
事前確率算出部825は、切替部824から入力された推定値x4’に基づき入力ビット系列x4の各ビット値が0又は1であるかどうかの確からしさを示す事前確率を算出する。事前確率算出部825は、算出した事前確率を他の復号部に出力する(図示せず)。
符号化部830は、他の復号部から入力された推定ビット系列x4’’を符号化して符号化系列を生成し、生成した符号化系列をLLR反転部832に出力する。符号化部830の構成及び機能はネステッド符号化部703が備える第2内部符号化部303と同様である。
The prior
The
LLR反転部832は、切替部821から入力された第1のLLRを、符号化部830から入力された符号化系列に基づき反転処理を行って第1のLLRから、入力ビット系列x1が符号化された信号のLLRを算出する。LLR反転部832は、算出したLLRをMAP復号部833に出力する。
MAP復号部833は、LLR反転部832から入力されたLLRに基づきMAP推定を行い、入力ビット系列x1の推定値x1’を算出する。
MAP復号部833は、MAP推定においてネステッド符号化部703が備える第1内部符号化部302が一度に処理する8状態から2パスの状態遷移確率を用いる。MAP復号部833は事前確率を入力されないので、入力ビット系列の0と1の確率が同じであるとして扱う。
MAP復号部833は、算出した推定値x1’をCRC検出部834に出力する。
The
The
The
The
CRC検出部834は、MAP復号部833から入力された推定値x1’を硬判定し推定ビット系列x1’’を生成する。
CRC検出部834は、生成した推定ビット系列x1’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部834は、生成した推定ビット系列x1’’から予め定めた領域としてペイロードの後の部分であるCRCを抽出する。CRC検出部834は、算出したCRCと抽出したCRCが一致するか否か判断する。
CRC検出部834は、算出したCRCと抽出したCRCが一致すると判断した場合、生成した推定ビット系列x1’’をx1復号ビット系列として出力し、ビット出力部840でペイロード部分を取り出してx1出力ビット系列として出力し、推定ビット系列x1’’を信号検出部813に出力する。
CRC検出部834は、算出したCRCと抽出したCRCが一致しないと判断した場合、復号出力信号を出力しない。
The
The
If the
If the
第2復号部818及び第3復号部819の構成及び機能は第1復号部817と同様である。そのため詳細な説明については説明を割愛し、主に入出力関係機について述べる。
第2復号部818は、LLR算出部815から第2のLLRを入力され、他の復号部(第1復号部817又は第3復号部819)から推定ビット系列x4’’又はx4’の事前確率を入力されうる。第2復号部818は、推定ビット系列x4’’が入力されない(即ち、他の復号部で復号に失敗)場合には、推定ビット系列x2’’及びx4’’をx2、x4復号ビット系列して出力し、x4’’を信号検出部813及び他の復号部に出力する、又は、x4’の事前確率を他の復号部に出力する。第2復号部818は、推定ビット系列x4’’が入力される(即ち、他の復号部で復号に成功)場合には、推定ビット系列x2’’をx2復号ビット系列として出力することがある。出力されたx2、x4復号ビット系列は、ビット出力部840でペイロード部分を取り出され、x2、x4出力ビット系列として出力される。
The configurations and functions of the
The
第3復号部819は、LLR算出部816から第3のLLRを入力され、他の復号部(第1復号部817又は第2復号部818)から推定ビット系列x4’’又はx4’の事前確率を入力されうる。第3復号部819は、推定ビット系列x4’’が入力されない場合には、推定ビット系列x3’’及びx4’’をx3、x4復号ビット系列として出力し、x4’’を信号検出部813及び他の復号部に出力する、又は、x4’の事前確率を他の復号部に出力する。第3復号部819は、推定ビット系列x4’’が入力される場合には、推定ビット系列x3’’をx3復号ビット系列として出力することがある。出力されたx3、x4復号ビット系列は、ビット出力部840でペイロード部分を取り出され、x3、x4出力ビット系列として出力される。
The
なお、上述では送信装置701は、n+1個(但し、nは3)の入力ビット系列のうち1つの入力ビット系列x(n+1)と他の入力ビット系列x1〜xnの各々と畳み込み符号化を行い排他的論理和演算してn個の送信ストリームを送信する例について説明した。また、送信装置801は、n個の受信ストリームに基づき、n個の推定ビット系列信号x1’’〜x(n+1)’’に分離して復号ビット系列として復号する例について説明した。本実施形態では、これには限られずnが2又は2より大きい任意の整数であってよい。また、本実施形態では共通系列は全てのネステッド符号化部に入力されていたが、全てのネステッド符号化部に入力されない構成でも良い。また、本実施形態では共通系列は1つであったが、共通系列が複数ある構成でも良い。 In the above description, the transmitting apparatus 701 performs convolutional coding with one input bit sequence x (n + 1) and each of the other input bit sequences x1 to xn among n + 1 (where n is 3) input bit sequences. An example in which n transmission streams are transmitted by performing an exclusive OR operation has been described. Further, the example has been described in which the transmission apparatus 801 separates into n estimated bit sequence signals x1 ″ to x (n + 1) ″ based on n received streams and decodes them as decoded bit sequences. In the present embodiment, the present invention is not limited to this, and n may be 2 or any integer larger than 2. In the present embodiment, the common sequence is input to all the nested encoding units, but may be configured not to be input to all the nested encoding units. In the present embodiment, there is one common series, but a configuration having a plurality of common series may be used.
このように、本実施形態に係る受信装置801は、受信ストリームについて復号に失敗した復号部があっても、それまでに得られた推定ビット系列又は事前確率を用いて他の復号部において復号を試みることができる。特に、送信装置701は、入力ビット系列x4を共通系列として他の入力信号を個別系列として各々重畳し、各々異なるアンテナを用いて送信する。そのため、本実施形態では、共通系列である入力ビット系列x4について十分な空間ダイバーシティ利得を得ることができるため復号の失敗を回避できる。また、共通系列である入力ビット系列x4の復号出力信号である推定ビット系列x4’’の復号に成功すると、復号された入力ビット系列x4を手掛かりに個別系列である他の入力ビット系列を復号するため、復号の失敗を回避できる。従って、本実施形態によれば受信装置801は、送信装置701が入力した入力ビット系列を高い効率で確実に復号することができる。 As described above, the receiving device 801 according to the present embodiment performs decoding in another decoding unit using the estimated bit sequence or the prior probability obtained so far even if there is a decoding unit that has failed to decode the received stream. Can try. In particular, the transmission apparatus 701 superimposes the input bit sequence x4 as a common sequence and superimposes other input signals as individual sequences, and transmits them using different antennas. Therefore, in the present embodiment, a sufficient spatial diversity gain can be obtained for the input bit sequence x4 that is a common sequence, so that decoding failure can be avoided. Further, when the estimated bit sequence x4 ″ that is the decoded output signal of the input bit sequence x4 that is the common sequence is successfully decoded, other input bit sequences that are individual sequences are decoded using the decoded input bit sequence x4 as a clue. Therefore, decoding failure can be avoided. Therefore, according to the present embodiment, the receiving device 801 can reliably decode the input bit sequence input by the transmitting device 701 with high efficiency.
(第3の実施形態)
次に、図面を参照しながら本発明の第3の実施形態について説明する。
第3の実施形態に係る通信システムは、1個の送信装置901及び1個の受信装置1001を含んで構成される。送信装置901が備えるアンテナ部の数、受信装置1001が備えるアンテナ部の数はともにn(例えば3)個である。送信装置701が入力される入力ビット系列、受信装置801が出力する出力ビット系列はともにn個である。
送信装置901は、入力されるn個の入力ビット系列のうち2つからなる各対についてn個の符号化部により内部符号化の後重畳し、各対毎のn個の無線送信信号を生成する。送信装置901は、生成したn個の無線送信信号を各々別個のアンテナ部を用いて受信装置1001に送信する。
受信装置1001は、n個の無線送信信号を受信し、受信した無線送信信号から各組の信号を分離して復号する。本実施形態では、入力ビット系列の各々が2つの組に含まれるように、各対に属す入力ビット系列の割り当てが定められており、全ての組が異なる組み合わせとなっている。なお、その他の事項については、特に断らない限り第1の実施形態と同様である。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to the drawings.
The communication system according to the third embodiment includes one transmission device 901 and one reception device 1001. The number of antenna units included in the transmission device 901 and the number of antenna units included in the reception device 1001 are both n (for example, 3). There are n input bit sequences to which the transmission device 701 is input and n output bit sequences to be output from the reception device 801.
Transmitting apparatus 901 generates n radio transmission signals for each pair by performing internal encoding on each pair consisting of two of the input n input bit sequences after n-encoding by n encoding units. To do. The transmission apparatus 901 transmits the generated n radio transmission signals to the reception apparatus 1001 using separate antenna units.
The receiving apparatus 1001 receives n radio transmission signals and separates and decodes each set of signals from the received radio transmission signals. In this embodiment, assignment of input bit sequences belonging to each pair is determined so that each of the input bit sequences is included in two sets, and all the combinations are different combinations. Other matters are the same as those in the first embodiment unless otherwise specified.
次に、本実施形態に係る送信装置の構成及び機能について説明する。
図14は、本実施形態に係る送信装置の構成を示す概略図である。
送信装置901は、第1CRC付加部902、第2CRC付加部912、第3CRC付加部922、ネステッド符号化部903、913、923、伝搬路推定用符号付加部904、905、906、第1ベースバンド部905、第2ベースバンド部915、第3ベースバンド部925、第1RF部906、第2RF部916、第3RF部926、アンテナ部907、917、927、及び並替部908、918、928、を含んで構成される。
Next, the configuration and function of the transmission apparatus according to this embodiment will be described.
FIG. 14 is a schematic diagram showing the configuration of the transmission apparatus according to this embodiment.
Transmitting apparatus 901 includes first
ここで、第1CRC付加部902、伝搬路推定用符号付加部904、第1ベースバンド部905、第1RF部906、アンテナ部907、第2CRC付加部912、伝搬路推定用符号付加部914、第2ベースバンド部915、第2RF部916、及びアンテナ部917は、図12に示す送信装置701が備える第1CRC付加部702、伝搬路推定用符号付加部704、第1ベースバンド部705、第1RF部706、アンテナ部707、第2CRC付加部712、伝搬路推定用符号付加部714、第2ベースバンド部715、第2RF部716、及びアンテナ部717と同様の構成及び機能を有する。
Here, first
ネステッド符号化部903は、図12に示すネステッド符号化部703と同様の構成及び機能を有するが、第1CRC付加部902から第1の付加ビット系列を入力され、並替部908から並び替えられた第2の付加ビット系列を入力される。ネステッド符号化部903は、生成した第1の符号化系列を伝搬路推定用符号付加部904に出力する。
ネステッド符号化部913は、図12に示すネステッド符号化部713と同様の構成及び機能を有するが、第2CRC付加部912から第2の付加ビット系列を入力され、並替部918から並び替えられた第3の付加ビット系列を入力される。ネステッド符号化部913は、生成した第2の符号化系列を伝搬路推定用符号付加部914に出力する。
The nested
The nested
第3CRC付加部922、ネステッド符号化部923、伝搬路推定用符号付加部924、第3ベースバンド部925、第3RF部926、及びアンテナ部927は、第2CRC付加部912、ネステッド符号化部913、伝搬路推定用符号付加部914、第2ベースバンド部915、第2RF部916、及びアンテナ部917と同様の機能及び構成を有するが、各々入力ビット系列x3又はこれに基づく信号を入力される。
The third
並替部908は、第2CRC付加部912から入力された第2の付加ビット系列をインターリーブ(interleave;交互配置)して並び替える、並び替えられた第2の付加ビット系列をネステッド符号化部903に出力する。
インターリーブとは、予め定められたビット数からなるブロック毎に、そのブロックに含まれるビットの順序を変更する処理である。本実施形態では、インターリーブによりビットの順序を極力ランダムにする。これにより、並び替えた第2の付加ビット系列と、後置されるネステッド符号化部903において重畳される第1の付加ビット系列との独立性が高まり、符号化利得が向上する。
The
Interleaving is a process of changing the order of bits included in a block for each block having a predetermined number of bits. In this embodiment, the bit order is made random as much as possible by interleaving. This increases the independence between the rearranged second additional bit sequence and the first additional bit sequence superimposed in the
並替部918は、並替部908と同様の構成及び機能を有するが、第3CRC付加部922から第3の付加ビット系列を入力され、並び替えた第3の付加ビット系列をネステッド符号化部913に出力する。
並替部928は、並替部908と同様の構成及び機能を有するが、第1CRC付加部902から第1の付加ビット系列を入力され、並び替えた第1の付加ビット系列をネステッド符号化部923に出力する。
The
これにより、送信装置901が備えるアンテナ部907、917及び927は、各々第1RF部906、第2RF部907、及び第3RF部908から入力された第1の無線送信信号、第2の無線送信信号、及び第3の無線送信信号を受信装置801に電波で送信する。
なお、送信装置901は、アンテナ部907、917及び927を互いに少なくとも無線周波数に対応する半波長よりも長い距離で空間的に離して備えることが望ましい。これにより、アンテナ部907、917及び927相互間で空間的ダイバーシティ利得を確保する。
As a result, the
Note that the transmission apparatus 901 preferably includes the
次に、本実施形態に係る受信装置の構成及び機能について説明する。
図15は、本実施形態に係る受信装置の構成を示す概略図である。
受信装置1001は、アンテナ部1002、1003、1004、第1RF部1005、第2RF部1006、第3RF部1007、第1伝搬路推定部1010、第2伝搬路推定部1011、第3伝搬路推定部1012、信号検出部1013、LLR算出部1014、1015、1016、第1復号部1017、第2復号部1018、第3復号部1019、及びビット出力部1050を含んで構成される。
Next, the configuration and function of the receiving apparatus according to this embodiment will be described.
FIG. 15 is a schematic diagram illustrating a configuration of a receiving apparatus according to the present embodiment.
The receiving device 1001 includes
アンテナ部1002、1003、1004、第1RF部1005、第2RF部1006、第3RF部1007、第1伝搬路推定部1010、第2伝搬路推定部1011、第3伝搬路推定部1012、及びLLR算出部1014、1015、1016は、図13のアンテナ部802、803、804、第1RF部805、第2RF部806、第3RF部807、第1伝搬路推定部810、第2伝搬路推定部811、第3伝搬路推定部812、及びLLR算出部814、815、816と同様の構成及び機能を備える。
なお、受信装置1001は、アンテナ部1002、1003及び1004を互いに少なくとも無線周波数に対応する半波長よりも長い距離で空間的に離して備えることが望ましい。これにより、アンテナ部1002、1003及び1004相互間で空間的ダイバーシティ利得を確保する。
Note that the receiving apparatus 1001 preferably includes the
信号検出部1013は、図13の信号検出部813と同様の構成及び機能を備える。
即ち、信号検出部1013は、第1RF部1005〜第3RF部1007から入力されたデータ信号r1〜r3及び第1伝搬路推定部1010〜第3伝搬路推定部1012から入力された伝達関数H11、H21、H31、H12、H22、H32、H13、H23、H33に基づいてストリーム分離処理を行い、第1〜第3の受信ストリームy1〜y3を算出する。
算出した受信ストリームy1〜y3は、各々送信装置901のネステッド符号化部903が生成した第1の符号化系列の推定値、ネステッド符号化部913が生成した第2の符号化系列の推定値、及びネステッド符号化部923が生成した第3の符号化系列の推定値である。
The
That is, the
The calculated received streams y 1 to y 3 are estimated values of the first encoded sequence generated by the nested
信号検出部1013は、算出した受信ストリームy1、y2及びy3各々について品質指標値を算出し、算出した品質指標値がより高品質であることを示す受信ストリームから順に、LLR算出部1014、1015又は1016に出力する。これにより、高品質な受信ストリームほど優先してデータ信号が復号される。
The
ここで、受信ストリームy1のSINRが最大(高品質)で、y2のSINR及びy3のSINRの順でSINRが大きい場合、信号検出部813は、次のように算出した受信ストリームy1、y2又はy3を出力する。
まず、信号検出部1013は、算出した受信ストリームy1を、LLR算出部1014に出力する。信号検出部1013は、第1復号部1017から復号信号出力である推定ビット系列x1’’もしくは推定値x1’に基づく事前確率、及びx2’’ もしくは推定値x2’に基づく事前確率が出力されたとき(図示せず)、受信ストリームy2を、LLR算出部1015に出力する。信号検出部1013は、第2復号部1018から復号信号出力である推定ビット系列x2’’ もしくは推定値x2’に基づく事前確率、及びx3’’ もしくは推定値x3’に基づく事前確率が出力されたとき(図示せず)、受信ストリームy3を、LLR算出部1016に出力する。
信号検出部1013は、入力系列に対応する全ての推定ビット系列x1’’〜 x3’’が入力されたとき、以降の受信ストリームy1〜y3の出力を停止する。
Here, when the SINR of the reception stream y 1 is the maximum (high quality) and the SINR is large in the order of the SINR of y 2 and the SINR of y 3 , the
First, the
When all the estimated bit sequences x1 ″ to x3 ″ corresponding to the input sequence are input, the
本実施形態において、LLR算出部1014、1015並びに1016間の構成は同一であり、第1復号部1017、第2復号部1018並びに第3復号部1019間の構成は同一である。従って、受信ストリーム間のSINR(品質指標値)の順序が、この順序でない場合には、本実施形態において処理の順序を品質指標値の順序に基づいて入れ替えればよい。
In this embodiment, the configuration between the
LLR算出部1014は、信号検出部1013から入力した第1の受信ストリームy1を各ビットに分解してビット分解信号s1’(n)に変換する。LLR算出部1014は、変換したビット分解信号s1’(n)に基づいてLLR L(s1’(n))を算出する。LLR算出部1014は、算出したLLRを第1のLLRとして第1復号部1017に出力する。
LLR算出部1015及び1016は、各々LLR算出部1014と同様の構成及び機能を有する。LLR算出部1015は、信号検出部1013から入力された第2の受信ストリームy2に基づき第2のLLRを算出し、算出した第2のLLRを第2復号部1018に出力する。LLR算出部816は、信号検出部813から入力された第3の受信ストリームy3に基づき第3のLLRを算出し、算出した第3のLLRを第3復号部1019に出力する。
The
The
次に、第1復号部1017の構成及び機能について説明する。
第1復号部1017は、切替部1024、LLR反転部1025、MAP復号部1026、切替部1027、CRC検出部1028、切替部1029、事前確率算出部1030、符号化部1031、LLR反転部1032、MAP復号部1033、MAP復号部1034、切替部1035、逆並替部1036、CRC検出部1037、切替部1038、並替部1039、事前確率算出部1040、並替部1041、及び符号化部1042を含んで構成される。
Next, the configuration and function of the
The
切替部1024は、接点a、b並びにcを備え、LLR算出部1014から第1のLLRを入力される。また、信号検出部1013が受信ストリームy1について算出したSINRが最大ではない(SINRの大きさの順序が2番目以降)の場合、他の復号部(第2復号部1017又は第3復号部1018)から推定ビット系列x1’’(x1の復号ビット系列)又は推定ビット系列x2’’(x2の復号ビット系列)が入力されることがある。
切替部1024は、推定ビット系列x1’’もx2’’も入力されない場合には、接点をaに倒し、入力された第1のLLRをMAP復号部1034に出力する。
切替部1024は、推定ビット系列x1’’が入力された場合には、接点をbに倒し、入力された第1のLLRをLLR反転部1032に出力する。
切替部1024は、推定ビット系列x2’’が入力された場合には、接点をcに倒し、入力された第1のLLRをLLR反転部1025に出力する。
The
When neither the estimated bit sequence x1 ″ nor x2 ″ is input, the
When the estimated bit sequence x1 ″ is input, the
When the estimated bit sequence x2 ″ is input, the
MAP復号部1034は、切替部1024から入力された第1のLLRに基づきMAP推定を行い、入力信号x1及びx2の推定値x1’及びx2’を算出する。MAP復号部は、推定値x2’に基づいたx2’の事前確率又は推定値x1’に基づいたx1’の事前確率を他の復号部(第2復号部1018又は第3復号部1019)から入力されることがある。事前確率が入力されていない系列については、0と1の確率が同じであるものとして扱う。MAP復号部1034は、入力信号の事前確率と、第1のLLRに基づいて事後確率を算出し、最も事後確率が高いビット系列に対応する推定値x1’及びx2’を算出する。
MAP復号部1034は、事後確率の算出においてネステッド符号化部903が備える6個のシフトレジスタ間の結合によって定まる入出力関係を示す64状態から4パスの状態遷移確率を用いる。
但し、MAP復号部1034は、事前確率が入力されていない(例えば、受信ストリームy1のSINRが最大)場合には、第1のLLRに基づき、最尤系列推定を行って推定値x1’及びx2’を算出してもよい。
MAP復号部1034は、算出した推定値x1’を切替部1027に出力し、x2’を切替部1035に出力する。
The
The
However, when the prior probability is not input (for example, the SINR of the received stream y 1 is the maximum), the
The
符号化部1031は、第3復号部1019から入力された推定ビット系列x1’’を符号化して符号化系列を生成し、生成した符号化系列をLLR反転部1032に出力する。符号化部1031の構成及び機能はネステッド符号化部903が備える第1内部符号化部302と同様である。
The
LLR反転部1032は、切替部1024から入力された第1のLLRを、符号化部1031から入力された符号化系列に基づき反転処理を行って第一のLLRから、入力信号x2が符号化された信号のLLRを算出する。LLR反転部1032は、算出したLLRをMAP復号部1033に出力する。
The
MAP復号部1033は、LLR反転部1032から入力されたLLRに基づきMAP推定を行い、入力ビット系列x2の推定値x2’を算出する。MAP復号部1033は、MAP推定においてネステッド符号化部903が備える第2内部符号化部303が一度に処理する3ビット(8状態)の状態遷移確率を用いる。第2復号部1018から推定値x2’に基づいたx2の事前確率が入力された場合には、MAP復号部1033はMAP推定において事前確率を考慮した推定ビット系列x2’’を算出する。
MAP復号部833は、算出した推定値x2’を切替部835に出力する。
The
The
切替部1035は、接点h及びiを備え、MAP復号部1034から入力された推定値x2’を接点hに入力し、MAP復号部1033から入力された推定値x2’を接点iに入力する。切替部1035は、接点h及びiのうち推定値x2’が入力されたほうに接点を倒し、入力された推定値x2’を逆並替部1036に出力する。
The
逆並替部1036は、切替部1035から入力された推定値x2’を構成するビット系列を並び替え、並び替えられた推定値x2’をCRC検出部1037、切替部1038に出力する。逆並替部1036が行うビット系列の並び替え順序は、並替部908が行う並び替え順序とは逆である。即ち、この並び替え処理は、入力された推定値x2’を構成するビットの順序を入力ビット系列x2と同一の順序に変換するデインターリーブ(de−interleave;逆交互配置)である。
The
CRC検出部1037は、逆並替部1036から入力された並び替えられた推定値x2’を硬判定し推定ビット系列x2’’を生成し、生成した推定ビット系列x2’’を切替部1038に出力する。
CRC検出部1037は、生成した推定ビット系列x2’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部1037は、生成した推定ビット系列x2’’から予め定めた領域としてペイロードの後の部分であるCRCを抽出する。CRC検出部1037は、算出したCRCと抽出したCRCが一致するか否か判断する。
CRC検出部1037は、算出したCRCと抽出したCRCが一致すると判断した場合、CRCが一致することを示す切替信号を切替部1038に出力する。
CRC検出部1037は、算出したCRCと抽出したCRCが一致しないと判断した場合、CRCが不一致であることを示す切替信号を切替部1038に出力する。
The
The
When the
When the
切替部1038は、接点k及びjを備え、逆並替部1036から並び替えられたx2’を、CRC検出部1037から推定ビット系列x2’’、及び切替信号を入力される。
切替部1038は、入力された切替信号がCRCが一致することを示す信号である場合には、接点をkに倒し、入力された推定ビット系列x2’’をx2復号ビット系列として出力し、第2復号部1018及び信号検出部1013に出力する(図示せず)。x2復号ビット系列はビット出力部1050でペイロード部分が取り出され、x2出力ビット系列として出力される。
切替部1038は、入力された切替信号がCRCが不一致であることを示す信号である場合には、接点をjに倒し、入力された並び替えられた推定値x2’を並替部1039に出力する。
The
When the input switching signal is a signal indicating that the CRCs match, the
When the input switching signal is a signal indicating that the CRC does not match, the
並替部1039は、切替部1038から入力された並び替えられた推定値x2’を構成インターリーブして並び替え、並び直された推定値x2’を事前確率算出部1040に出力する。並替部1039が行うインターリーブにおいて並び替えられた推定値x2’を並び替える順序は、送信装置901が備える並替部908が並び替える順序と同一である。
The
事前確率算出部1040は、並替部1039から入力された推定値x2’に基づき入力ビット系列x2の各ビット値が0又は1であるらしい確からしさ示す事前確率を算出する。事前確率算出部1040は、算出したx2の事前確率を第2復号部1018に出力する(図示せず)。
The prior
並替部1041は、第2復号部1018から入力された推定ビット系列x2’’を構成するビット系列をインターリーブして並び替える、並び替えられた推定ビット系列x2’’を符号化部1042に出力する。並替部1041が行うインターリーブにおいて推定ビット系列x2’’を構成するビット系列を並び替える順序は、送信装置901が備える並替部908が並び替える順序と同一である。
符号化部1042は、符号化部1042から入力された推定ビット系列x2’’を符号化して符号化系列を生成し、生成した符号化系列をLLR反転部1025に出力する。符号化部1042の構成及び機能はネステッド符号化部903が備える第2内部符号化部303と同様である。
The
LLR反転部1025は、切替部1024から入力された第1のLLRを、符号化部1042から入力された符号化系列に基づき反転処理を行って第1のLLRから、入力ビット系列x1が符号化された信号のLLRを算出する。LLR反転部1025は、算出したLLRをMAP復号部1026に出力する。
The LLR inversion unit 1025 performs inversion processing on the first LLR input from the
MAP復号部1026は、LLR反転部1025から入力されたLLRに基づきMAP推定を行い、入力ビット系列x1の推定値x1’を算出する。MAP復号部1026は、MAP推定においてネステッド符号化部903が備える第1内部符号化部302が一度に処理する8状態から2パスの状態遷移確率を用いる。第3復号部1019からx1’の事前確率が入力された場合には、MAP復号部1026はMAP推定においてx1’の事前確率を考慮する。x1’の事前確率が入力されない場合は、x1’の事前確率は0と1が等しいものとして扱う。
MAP復号部1026は、算出した推定値x1’を切替部1027に出力する。
The
The
切替部1027は、接点d及びeを備え、MAP復号部1034から入力された推定値x1’を接点dに入力し、MAP復号部1026から入力された推定値x1’を接点eに入力する。切替部1027は、接点d及びeのうち推定値x1’が入力されたほうに接点を倒し、入力された推定値x1’をCRC検出部1028に出力する。
The
CRC検出部1028は、切替部1027から入力された並び替えられた推定値x1’を硬判定し推定ビット系列x1’’を生成し、生成した推定ビット系列x1’’を切替部1029に出力する。
CRC検出部1028は、生成した推定ビット系列x1’’のペイロード長及びペイロードに基づいてCRCを算出する。CRC検出部1028は、生成した推定ビット系列x1’’から予め定めた領域としてペイロードの後の部分であるCRCを抽出する。CRC検出部1028は、算出したCRCと抽出したCRCが一致するか否か判断する。
CRC検出部1028は、算出したCRCと抽出したCRCが一致すると判断した場合、CRCが一致することを示す切替信号を切替部1029に出力する。
CRC検出部1037は、算出したCRCと抽出したCRCが一致しないと判断した場合、CRCが不一致であることを示す切替信号を切替部1029に出力する。
The
The
When the
When the
切替部1029は、接点f及びgを備え、切替部1027から推定値x1’、CRC検出部1028から推定ビット系列x1’’及び切替信号を入力される。
切替部1029は、入力された切替信号がCRCが一致することを示す信号である場合には、接点をgに倒し、入力された推定ビット系列x1’’をx1復号ビット系列として出力し、第3復号部1019及び信号検出部1013に出力する(図示せず)。x1復号ビット系列はビット出力部1050でペイロード部分を取り出し、x1出力ビット系列として出力される。
切替部1029は、入力された切替信号がCRCが不一致であることを示す信号である場合には、接点をfに倒し、入力された推定値x1’を事前確率算出部1030に出力する。
The
When the input switching signal is a signal indicating that the CRC matches, the
When the input switching signal is a signal indicating that the CRCs do not match, the
事前確率算出部1030は、切替部1029から入力された推定値x1’に基づき入力ビット系列x1の各ビット値が0又は1であるかどうか確からしさを示す事前確率を算出する。事前確率算出部1030は、算出したx1の事前確率を第3復号部1019に出力する(図示せず)。
The prior
第2復号部1018及び第3復号部1019の構成及び機能は第1復号部1017と同様であるため、構成については説明を機能の概略について説明する。
第2復号部1018は、LLR算出部1015から第2のLLRを入力され、第1復号部1017から推定ビット系列x2’’又はx2’の事前確率を入力されることがある。第2復号部1018は、第3復号部1019から推定ビット系列x3’’又はx3’の事前確率を入力されることがある。
Since the configurations and functions of the
The
第2復号部1018は、推定ビット系列x2’’も推定ビット系列x3’’も入力されない(即ち、他の復号部で復号に失敗)場合には、入力された第2のLLRに基づき推定ビット系列x2’’及び推定ビット系列x3’’の復号を試みる。
第2復号部1018は、推定ビット系列x2’’が入力された場合(即ち、第1復号部1017で復号に成功)場合には、入力された第2のLLRに基づき推定ビット系列x3’’の復号を試みる。
第2復号部1018は、推定ビット系列x3’’が入力された場合(即ち、第3復号部1019で復号に成功)場合には、入力された第2のLLRに基づき推定ビット系列x2’’の復号を試みる。
The
When the estimated bit sequence x2 ″ is input (that is, when the
When the estimated bit sequence x3 ″ is input (that is, when the
第2復号部1018は、推定ビット系列x2’’の復号が成功した場合、推定ビット系列x2’’を第1復号部1017及び信号検出部1013に出力し、x2復号ビット系列として出力する。第2復号部1018は、推定ビット系列x2’’の復号が失敗した場合、推定値x2’に基づくx2’の事前確率を第1復号部1017及び信号検出部1013に出力する。
第2復号部1018は、推定ビット系列x3’’の復号が成功した場合、推定ビット系列x3’’を第3復号部1019及び信号検出部1013に出力し、x3復号ビット系列として出力する。第2復号部1018は、推定ビット系列x3’’の復号が失敗した場合、推定値x3’に基づくx3’の事前確率を第3復号部1019及び信号検出部1013に出力する。
When decoding of the estimated bit sequence x2 ″ is successful, the
When decoding of the estimated bit sequence x3 ″ is successful, the
第3復号部1019は、LLR算出部1015から第3のLLRを入力され、第1復号部1017から推定ビット系列x1’’又はx1’の事前確率を入力されることがある。第3復号部1019は、第2復号部1018から推定ビット系列x3’’又はx3’の事前確率を入力されることがある。
The
第3復号部1019は、推定ビット系列x3’’も推定ビット系列x1’’も入力されない(即ち、他の復号部で復号に失敗)場合には、入力された第3のLLRに基づき推定ビット系列x3’’及び推定ビット系列x1’’の復号を試みる。
第3復号部1019は、推定ビット系列x3’’が入力された場合(即ち、第2復号部1018で復号に成功)場合には、入力された第3のLLRに基づき推定ビット系列x1’’の復号を試みる。
第3復号部1019は、推定ビット系列x1’’が入力された場合(即ち、第1復号部1017で復号に成功)場合には、入力された第3のLLRに基づき推定ビット系列x3’’の復号を試みる。
The
When the estimated bit sequence x3 ″ is input (that is, when the
When the estimated bit sequence x1 ″ is input (that is, when the
第3復号部1019は、推定ビット系列x3’’の復号が成功した場合、推定ビット系列x3’’を第2復号部1017及び信号検出部1013に出力し、x3復号ビット系列として出力する。第3復号部1019は、推定ビット系列x3’’の復号に失敗した場合、推定値x3’に基づくx3’の事前確率を第2復号部1017及び信号検出部1013に出力する。
第3復号部1019は、推定ビット系列x1’’の復号が成功した場合、推定ビット系列x1’’を第1復号部1017及び信号検出部1013に出力し、x1復号ビット系列として出力する。第3復号部1019は、推定ビット系列x1’’の復号が失敗した場合、推定値x1’に基づくx1’の事前確率を第1復号部1017及び信号検出部1013に出力する。
以上、出力されたx1、x2、x3復号ビット系列は、ビット出力部1050にてペイロード部分が取り出され、x1、x2、x3出力ビット系列として出力される。
When decoding of the estimated bit sequence x3 ″ is successful, the
When decoding of the estimated bit sequence x1 ″ is successful, the
As described above, in the output x1, x2, and x3 decoded bit sequences, the payload portion is extracted by the bit output unit 1050, and is output as the x1, x2, and x3 output bit sequences.
なお、上述では送信装置901は、n個(但し、nは3)の入力ビット系列のうち2つの入力ビット系列の各対について畳み込み符号化を行い排他的論理和演算してn個の送信ストリームを送信する例について説明した。ここで、入力ビット系列の各々は、他の2つの入力信号と各1回ずつ畳み込み符号化を行うように入力信号の対が予め定められている。また、送信装置1001は、n個の受信ストリームに基づき、n個の推定ビット系列x1’’〜xn’’に分離して復号出力ビット系列として復号する例について説明した。本実施形態では、これには限られずnが2又は2より大きい任意の整数であってよい。また、本実施形態では内部符号化部の構成は2種類であったが、3種類以上の構成でも構わない。 In the above description, the transmission apparatus 901 performs convolutional encoding on each pair of two input bit sequences out of n (where n is 3) input bit sequences and performs an exclusive OR operation to obtain n transmission streams. An example of transmitting is described. Here, a pair of input signals is determined in advance so that each of the input bit sequences is subjected to convolutional encoding once with each of the other two input signals. Further, the example has been described in which the transmission apparatus 1001 separates the n estimated bit sequences x1 ″ to xn ″ based on the n received streams and decodes them as decoded output bit sequences. In the present embodiment, the present invention is not limited to this, and n may be 2 or any integer larger than 2. In the present embodiment, there are two types of configurations of the inner encoding unit, but three or more types of configurations may be used.
このように、送信装置901は、1つの入力ビット系列と他の2つの入力ビット系列の各々と重畳し、各々異なるアンテナを用いて送信する。本実施形態に係る受信装置1001は、ある受信ストリームについて復号に失敗した復号部があっても、それまでに得られた推定ビット系列又は事前確率を用いて他の復号部において復号を試みることができる。そのため、本実施形態では、各入力ビット系列について空間ダイバーシティ利得を得ることができるため復号の失敗を回避でき、入力ビット系列を高い効率で確実に復号することができる。 In this way, the transmission apparatus 901 superimposes one input bit sequence and each of the other two input bit sequences, and transmits using different antennas. Even if there is a decoding unit that has failed to decode a certain received stream, the receiving apparatus 1001 according to the present embodiment may attempt to perform decoding in another decoding unit using the estimated bit sequence or the prior probability obtained so far. it can. For this reason, in this embodiment, since a spatial diversity gain can be obtained for each input bit sequence, decoding failure can be avoided, and the input bit sequence can be reliably decoded with high efficiency.
なお、上述した実施形態における送信装置501、受信装置601、送信装置701、受信装置801、送信装置901及び受信装置1001の一部、例えば、第1CRC付加部502、702、902、ネステッド符号化部503、703、713、723、903、913、923、伝搬路推定用符号付加部504、514、704、714、724、904、914、924、第1ベースバンド部505、705、第2CRC付加部512、712、912、符号化部513、第2ベースバンド部515、715、905、915、925、第1伝搬路推定部606、810、1010、第2伝搬路推定部607、811、1011、信号検出部608、813、1013、LLR算出部609、616、814、815、816、1014、1015、1016、切替部611、614、619、MAP復号部612、617、623、CRC検出部613、618、624、事前確率算出部615、621、符号化部620、LLR反転部622、第3CRC付加部722、922、第4CRC付加部732、第3伝搬路推定部812、1012、第1復号部817、1017、第2復号部818、1018、第3復号部819、1019、をコンピュータで実現するようにしても良い。その場合、この制御機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現しても良い。なお、ここでいう「コンピュータシステム」とは、送信装置501、受信装置601、送信装置701、受信装置801、送信装置901又は受信装置1001に内蔵されたコンピュータシステムであって、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでも良い。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
また、上述した実施形態における送信装置501、受信装置601、送信装置701、受信装置801、送信装置901及び受信装置1001の一部、または全部を、LSI(Large Scale Integration)等の集積回路として実現しても良い。送信装置501、受信装置601、送信装置701、受信装置801、送信装置901及び受信装置1001の各機能ブロックは個別にプロセッサ化してもよいし、一部、または全部を集積してプロセッサ化しても良い。また、集積回路化の手法はLSIに限らず専用回路、または汎用プロセッサで実現しても良い。また、半導体技術の進歩によりLSIに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いても良い。
It should be noted that the transmission device 501, the reception device 601, the transmission device 701, the reception device 801, the transmission device 901, and a part of the reception device 1001, for example, the first
In addition, a part or all of the transmission device 501, the reception device 601, the transmission device 701, the reception device 801, the transmission device 901, and the reception device 1001 in the above-described embodiment is realized as an integrated circuit such as an LSI (Large Scale Integration). You may do it. Each functional block of the transmission device 501, the reception device 601, the transmission device 701, the reception device 801, the transmission device 901, and the reception device 1001 may be individually made into a processor, or a part or all of them may be integrated into a processor. good. Further, the method of circuit integration is not limited to LSI, and may be realized by a dedicated circuit or a general-purpose processor. Further, in the case where an integrated circuit technology that replaces LSI appears due to progress in semiconductor technology, an integrated circuit based on the technology may be used.
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。 As described above, the embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to the above, and various design changes and the like can be made without departing from the scope of the present invention. It is possible to
1…通信システム、101…送信装置、102…信号入力部、103…送信アンテナ、
104…受信装置、105…受信アンテナ、106…出力部
301…ネステッド符号化部、302…第1内部符号化部、
D1、D2、D3…シフトレジスタ部、E11、E12、E13…加算部
303…第2内部符号化部、D4、D5、D6…シフトレジスタ部、
E21、E22…加算部
304…符号重畳部、3041…符号化出力部、E31、E32、E33…加算部
501…送信装置、502…第1CRC付加部、503…ネステッド符号化部、
504、514…伝搬路推定用符号付加部、505…第1ベースバンド部、
506…第1RF部、507、517…アンテナ部、512…第2CRC付加部、
513…符号化部、515…第2ベースバンド部、516…第2RF部、
601…受信装置、602…第1アンテナ部、603…第2アンテナ部、
604…第1RF部、605…第2RF部、606…第1伝搬路推定部、
607…第2伝搬路推定部、608…信号検出部、609、616…LLR算出部、
611、614、619…切替部、612、617、623…MAP復号部、
613、618、624…CRC検出部、615、621…事前確率算出部、
620…符号化部、622…LLR反転部622、MAP復号部623、
625…ビット出力部、
701…送信装置、702…第1CRC付加部、
703、713、723…ネステッド符号化部、
704、714、724…伝搬路推定用符号付加部、705…第1ベースバンド部、
706…第1RF部、707、717、727…アンテナ部、712…第2CRC付加部、
715…第2ベースバンド部、716…第2RF部716、722…第3CRC付加部、
725…第3ベースバンド部、726…第3RF部、732…第4CRC付加部、
801…受信装置、802、803、804…アンテナ部、805…第1RF部805、806…第2RF部、807…第3RF部、810…第1伝搬路推定部、
811…第2伝搬路推定部、812…第3伝搬路推定部、813…信号検出部、
814、815、816…LLR算出部、817…第1符号部、818…第2符号部、
819…第3符号部、821、824…切替部、822、833…MAP復号部、
823、834…CRC検出部、825…事前確率算出部、830…符号化部、
832…LLR反転部
840…ビット出力部、
901…送信装置、902…第1CRC付加部、912…第2CRC付加部、
922…第3CRC付加部、903、913、923…ネステッド符号化部、
904、905、906…伝搬路推定用符号付加部、905…第1ベースバンド部、
915…第2ベースバンド部、925…第3ベースバンド部、906…第1RF部、
916…第2RF部、926…第3RF部、907、917、927…アンテナ部、
908、918、928…並替部
1001…受信装置、1002、1003、1004…アンテナ部、
1005…第1RF部、1006…第2RF部、1007…第3RF部、
1010…第1伝搬路推定部、1011…第2伝搬路推定部、
1012…第3伝搬路推定部、1013…信号検出部、
1014、1015、1016…LLR算出部、1017…第1復号部、
1018…第2復号部、1019…第3復号部
1024、1027、1029、1035、1038…切替部、
1025、1032…LLR反転部、1026、1033、1034…MAP復号部、
1028、1037…CRC検出部、1030、1040…事前確率算出部、
1031、1042…符号化部、1036…逆並替部、
1039、1041…並替部1041、
1050…ビット出力部
DESCRIPTION OF
104 ... receiving device, 105 ... receiving antenna, 106 ... output unit 301 ... nested coding unit, 302 ... first inner coding unit,
D1, D2, D3 ... shift register unit, E11, E12, E13 ...
E21, E22 ...
504, 514 ... propagation path estimation code addition unit, 505 ... first baseband unit,
506 ... 1st RF part, 507, 517 ... Antenna part, 512 ... 2nd CRC addition part,
513 ... Encoding unit, 515 ... Second baseband unit, 516 ... Second RF unit,
601 ... receiving device, 602 ... first antenna unit, 603 ... second antenna unit,
604 ... 1st RF part, 605 ... 2nd RF part, 606 ... 1st propagation path estimation part,
607 ... second propagation path estimation unit, 608 ... signal detection unit, 609, 616 ... LLR calculation unit,
611, 614, 619 ... switching unit, 612, 617, 623 ... MAP decoding unit,
613, 618, 624 ... CRC detection unit, 615, 621 ... Prior probability calculation unit,
620... Encoding unit, 622...
625 ... bit output section,
701 ... Transmitting device, 702 ... First CRC adding unit,
703, 713, 723 ... a nested encoding unit,
704, 714, 724 ... propagation path estimation code addition unit, 705 ... first baseband unit,
706 ... 1st RF part, 707, 717, 727 ... Antenna part, 712 ... 2nd CRC addition part,
715 ... 2nd baseband part, 716 ...
725 ... 3rd baseband part, 726 ... 3rd RF part, 732 ... 4th CRC addition part,
801 ... receiving device, 802, 803, 804 ... antenna unit, 805 ...
811 ... 2nd propagation path estimation part, 812 ... 3rd propagation path estimation part, 813 ... Signal detection part,
814, 815, 816 ... LLR calculation unit, 817 ... first coding unit, 818 ... second coding unit,
819 ... Third encoding unit, 821, 824 ... Switching unit, 822, 833 ... MAP decoding unit,
823, 834 ... CRC detection unit, 825 ... prior probability calculation unit, 830 ... encoding unit,
832 ... LLR inversion unit 840 ... bit output unit,
901 ... Transmitting device, 902 ... First CRC adding unit, 912 ... Second CRC adding unit,
922 ... Third CRC adding unit, 903, 913, 923 ... Nested encoding unit,
904, 905, 906 ... propagation path estimation code addition unit, 905 ... first baseband unit,
915 ... 2nd baseband part, 925 ... 3rd baseband part, 906 ... 1st RF part,
916 ... 2nd RF part, 926 ... 3rd RF part, 907, 917, 927 ... Antenna part,
908, 918, 928 ... rearrangement unit 1001 ... receiving device, 1002, 1003, 1004 ... antenna unit,
1005 ... 1st RF part, 1006 ... 2nd RF part, 1007 ... 3rd RF part,
1010 ... 1st propagation path estimation part, 1011 ... 2nd propagation path estimation part,
1012 ... third propagation path estimation unit, 1013 ... signal detection unit,
1014, 1015, 1016 ... LLR calculation unit, 1017 ... first decoding unit,
1018 ... 2nd decoding part, 1019 ...
1025, 1032 ... LLR inversion unit, 1026, 1033, 1034 ... MAP decoding unit,
1028, 1037 ... CRC detection unit, 1030, 1040 ... Prior probability calculation unit,
1031, 1042 ... Encoding unit, 1036 ... De-rearrangement unit,
1039, 1041 ...
1050: Bit output section
Claims (14)
前記複数の送信アンテナのうち少なくとも1つの送信アンテナから、複数の異なる入力ビット系列にそれぞれ異なる内部符号化を施して得られる複数の異なる内部符号化ビット系列を重畳した重畳ビット系列を送信すること
を特徴とする送信装置。 A transmission device comprising a plurality of transmission antennas,
Transmitting from the at least one transmission antenna of the plurality of transmission antennas a superimposed bit sequence in which a plurality of different internal coded bit sequences obtained by performing different internal coding on a plurality of different input bit sequences are superimposed on each other. A transmission device characterized.
を特徴とする請求項1記載の送信装置。 The transmitting apparatus according to claim 1, wherein the superposition is performed by an exclusive OR operation.
を特徴とする請求項1記載の送信装置。 There are a plurality of transmission antennas for transmitting a superimposed bit sequence in which the plurality of different inner coded bit sequences are superimposed, and at least one inner coded bit sequence is superimposed on another inner coded bit sequence. The transmission apparatus according to claim 1, wherein transmission is performed from an antenna.
を特徴とする請求項3又は4に記載の送信装置。 5. The transmission device according to claim 3, wherein in the superposition, all sets of the internal coded bit sequences to be superposed are different.
前記複数の送信アンテナのうち少なくとも1つの送信アンテナから、複数の異なる入力ビット系列にそれぞれ異なる内部符号化を施して得られる複数の異なる内部符号化ビット系列を重畳した重畳ビット系列を送信すること
を特徴とする送信方法。 In a transmission method used in a transmission apparatus including a plurality of transmission antennas,
Transmitting from the at least one transmission antenna of the plurality of transmission antennas a superimposed bit sequence in which a plurality of different internal coded bit sequences obtained by performing different internal coding on a plurality of different input bit sequences are superimposed on each other. A characteristic transmission method.
前記複数の送信アンテナのうち少なくとも1つの送信アンテナから、複数の異なる入力ビット系列にそれぞれ異なる内部符号化を施して得られる複数の異なる内部符号化ビット系列を重畳した重畳ビット系列を送信する手順、
を実行させるための送信プログラム。 In a computer of a transmission device having a plurality of transmission antennas,
A procedure of transmitting a superposed bit sequence obtained by superimposing a plurality of different internal encoded bit sequences obtained by performing different internal encoding on a plurality of different input bit sequences from at least one of the plurality of transmit antennas;
A sending program to execute.
を特徴とする受信装置。 A plurality of receiving antennas, signals received by the plurality of receiving antennas are separated into a plurality of transmitted sequences, and a plurality of inner coded bit sequences constituting at least one of the separated sequences are respectively A receiving apparatus characterized by decoding to obtain a plurality of decoded bit sequences.
前記再符号化した信号に基づいて、他の前記分離した複数の系列の1である確率と0である確率を示す指標値を反転処理すること
を特徴とする請求項8記載の受信装置。 Re-encoding a decoded sequence of one signal among the plurality of decoded bit sequences;
The receiving apparatus according to claim 8, wherein an index value indicating a probability of 1 and a probability of 0 of the plurality of separated sequences is inverted based on the re-encoded signal.
前記事前確率を用いて他の内部符号化ビット系列を復号すること
を特徴とする請求項8記載の受信装置。 Calculating a prior probability based on one of the signals obtained by decoding the plurality of internally encoded bit sequences;
The receiving apparatus according to claim 8, wherein another inner coded bit sequence is decoded using the prior probability.
前記複数の受信アンテナで受信した信号を、送信された複数の系列に分離し、前記分離した系列のうち少なくとも1つの系列を構成する複数の内部符号化ビット系列をそれぞれ復号し、複数の復号ビット系列を得る過程
を備えることを特徴とする受信方法。 A receiving method of a receiving device including a plurality of receiving antennas,
Signals received by the plurality of receiving antennas are separated into a plurality of transmitted sequences, and a plurality of inner coded bit sequences constituting at least one of the separated sequences are respectively decoded, and a plurality of decoded bits A receiving method comprising the step of obtaining a sequence.
前記複数の受信アンテナで受信した信号を、送信された複数の系列に分離し、前記分離した系列のうち少なくとも1つの系列を構成する複数の内部符号化ビット系列をそれぞれ復号し、複数の復号ビット系列を得る手順と、
を備えることを特徴とする受信プログラム。 In a computer of a receiving device having a plurality of receiving antennas,
Signals received by the plurality of receiving antennas are separated into a plurality of transmitted sequences, and a plurality of inner coded bit sequences constituting at least one of the separated sequences are respectively decoded, and a plurality of decoded bits A procedure to obtain a series;
A receiving program comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011138607A JP2013009037A (en) | 2011-06-22 | 2011-06-22 | Transmitter, transmission method, transmission program, receiver, reception method and reception program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011138607A JP2013009037A (en) | 2011-06-22 | 2011-06-22 | Transmitter, transmission method, transmission program, receiver, reception method and reception program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013009037A true JP2013009037A (en) | 2013-01-10 |
Family
ID=47676058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011138607A Pending JP2013009037A (en) | 2011-06-22 | 2011-06-22 | Transmitter, transmission method, transmission program, receiver, reception method and reception program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013009037A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017516337A (en) * | 2014-03-14 | 2017-06-15 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | System and method for faster transmission than Nyquist |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070253423A1 (en) * | 2006-05-01 | 2007-11-01 | Aik Chindapol | Embedded retransmission scheme with cross-packet coding |
WO2009038178A1 (en) * | 2007-09-21 | 2009-03-26 | Sharp Kabushiki Kaisha | Transmitting device, receiving device, communication system and transmitting method |
JP2011055024A (en) * | 2009-08-31 | 2011-03-17 | Sharp Corp | Wireless communication system, base station apparatus and communication method |
JP2011061547A (en) * | 2009-09-10 | 2011-03-24 | Sharp Corp | Communication system, transmission apparatus, reception apparatus, transmission method, reception method, transmission program, and reception program |
-
2011
- 2011-06-22 JP JP2011138607A patent/JP2013009037A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070253423A1 (en) * | 2006-05-01 | 2007-11-01 | Aik Chindapol | Embedded retransmission scheme with cross-packet coding |
WO2009038178A1 (en) * | 2007-09-21 | 2009-03-26 | Sharp Kabushiki Kaisha | Transmitting device, receiving device, communication system and transmitting method |
JP2011055024A (en) * | 2009-08-31 | 2011-03-17 | Sharp Corp | Wireless communication system, base station apparatus and communication method |
JP2011061547A (en) * | 2009-09-10 | 2011-03-24 | Sharp Corp | Communication system, transmission apparatus, reception apparatus, transmission method, reception method, transmission program, and reception program |
Non-Patent Citations (4)
Title |
---|
JPN6015008997; 林 貴志 他: 'ターボ型Nested符号を用いた送信ダイバーシティの特性評価' 電子情報通信学会技術研究報告 Vol.110, No.340, 20101209, pp.185-190 * |
JPN6015008999; Md Anisul Karim et al.: 'Nested Distributed Turbo Code for Relay Channels' Vehicular Technology Conference (VTC 2010-Spring), 2010 IEEE 71st , 20100519 * |
JPN6015009001; 門野 耕平 他: 'Nested符号を用いたMIMO伝送システム' 2011年電子情報通信学会通信ソサイエティ大会講演論文集1 , 20110830, p.190 * |
JPN6015009003; 門野 耕平 他: 'Nested符号を用いたMIMO伝送システムの特性評価' 電子情報通信学会技術研究報告 Vol.111, No.260, 20111019, pp.231-235 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017516337A (en) * | 2014-03-14 | 2017-06-15 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | System and method for faster transmission than Nyquist |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3245745B1 (en) | System and method for a message passing algorithm | |
EP3954049B1 (en) | Method and apparatus for decoding data in communication or broadcasting system | |
CN109314524B (en) | System and method for rate matching through heterogeneous kernels using common polar codes | |
JP4241619B2 (en) | Transmission system | |
US9503203B2 (en) | Wireless interference cancellation | |
US20080109701A1 (en) | Turbo Interference Suppression in Communication Systems | |
US20110320920A1 (en) | Coding apparatus, receiving apparatus, wireless communication system, puncturing pattern selecting method and program thereof | |
JP2003078419A (en) | Device and method for transmitting information, and device and method for receiving information | |
AU2010301340A1 (en) | Devices, methods and computer-readable mediums for coding a control message with determined data code block repetition | |
CN102624652A (en) | LDPC decoding method and apparatus, and receiving terminal | |
KR20140111890A (en) | Apparatus and method for encoding and decoding for frequency-quadrature amplitude modulation in wireless communication system | |
KR20080095302A (en) | Orthogonal frequency division multiplexing(ofdm) system receiver using low-density parity-check(ldpc) codes | |
CN106982106B (en) | Recursive sub-block decoding | |
US20140146925A1 (en) | Method and apparatus for iteratively detecting and decoding signal in communication system with multiple-input and multiple-out (mimo) channel | |
EP4050805A1 (en) | Method and apparatus for decoding polar code in communication and broadcasting system | |
CN101005299B (en) | Method and system for signal processing | |
JP2003229835A (en) | Multiple access system and multiple access method | |
Yoon et al. | LDPC decoding with low complexity for OFDM index modulation | |
WO2013141074A1 (en) | Reception device, post-decoding likelihood calculation device, and reception method | |
CN108270448B (en) | Quasi-cyclic low-density parity check coding method and device | |
JP4505673B2 (en) | Signal processing apparatus and method | |
JP2018107700A (en) | Reception device and reception method | |
US9680602B2 (en) | Bit coding device, bit decoding device, transmission device, reception device, bit coding method, bit decoding method, transmission method, reception method, and program | |
JP2013009037A (en) | Transmitter, transmission method, transmission program, receiver, reception method and reception program | |
KR102080915B1 (en) | Method and apparatus of iterative detection and decoding of signal in communication systems with mimo channel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150430 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150513 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150513 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150818 |