JP2013008352A5 - 加算器及び全加算器 - Google Patents

Claims (5)

1. 第１の信号が入力される接続制御部と、
   前記接続制御部を有し、第２の信号が入力され、前記第１の信号及び前記第２の信号を演算処理して第３の信号を出力することができる機能を有する演算部と、を有し、
   前記接続制御部は、第１のトランジスタと、第２のトランジスタと、を有し、
   前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第１の信号の入力端子と電気的に接続され、
   前記第２のトランジスタのオフ電流は、前記第１のトランジスタのオフ電流よりも低く、
   前記第１のトランジスタは、前記第３の信号として第１の電位または第２の電位のいずれを出力するかを制御することができる機能を有し、
   前記第２のトランジスタは、前記第１の信号を前記第１のトランジスタのゲートに保持させることができる機能を有することを特徴とする加算器。
2. 第１の信号が入力される接続制御部と、
   前記接続制御部を有し、第２の信号が入力され、前記第１の信号及び前記第２の信号を演算処理して第３の信号を出力することができる機能を有する演算部と、
   第１の電位供給制御部と、
   第２の電位供給制御部と、を有し、
   前記接続制御部は、第１のトランジスタと、第２のトランジスタと、を有し、
   前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第１の信号の入力端子と電気的に接続され、
   前記第２のトランジスタのオフ電流は、前記第１のトランジスタのオフ電流よりも低く、
   前記第１のトランジスタは、前記第３の信号として第１の電位または第２の電位のいずれを出力するかを制御することができる機能を有し、
   前記第２のトランジスタは、前記第１の信号を前記第１のトランジスタのゲートに保持させることができる機能を有し、
   前記第１の電位供給制御部は、第１の期間において、前記第１の電位を前記演算部に供給することができる機能を有し、
   前記第２の電位供給制御部は、前記第１の期間の後の第２の期間において、前記第２の電位を前記演算部に供給することができる機能を有することを特徴とする加算器。
3. 請求項１又は２において、
   前記第２のトランジスタは、酸化物半導体をチャネル形成領域に含むことを特徴とする加算器。
4. 第１の信号が入力される第１の接続制御部と、
   前記第１の接続制御部を有し、第２の信号及び第３の信号が入力され、前記第１の信号、前記第２の信号、及び前記第３の信号を演算処理して第４の信号を出力することができる機能を有する第１の演算部と、
   前記第１の信号が入力される第２の接続制御部と、
   前記第２の接続制御部を有し、前記第２の信号及び前記第３の信号が入力され、前記第１の信号、前記第２の信号、及び前記第３の信号を演算処理して第５の信号を出力することができる機能を有する第２の演算部と、
   第１の電位供給制御部と、
   第２の電位供給制御部と、を有し、
   前記第１の接続制御部は、第１のトランジスタと、第２のトランジスタと、を有し、
   前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
   前記第２のトランジスタのオフ電流は、前記第１のトランジスタのオフ電流よりも低く、
   前記第２のトランジスタのソース又はドレインの他方は、前記第１の信号の入力端子と電気的に接続され、
   前記第１のトランジスタは、前記第４の信号として第１の電位又は第２の電位のいずれを出力するかを制御することができる機能を有し、
   前記第２のトランジスタは、前記第１の信号を前記第１のトランジスタのゲートに保持させることができる機能を有し、
   前記第２の接続制御部は、第３のトランジスタと、第４のトランジスタと、を有し、
   前記第４のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
   前記第４のトランジスタのソース又はドレインの他方は、前記第１の信号の入力端子と電気的に接続され、
   前記第３のトランジスタは、前記第５の信号として前記第１の電位又は前記第２の電位のいずれを出力するかを制御することができる機能を有し、
   前記第４のトランジスタは、前記第１の信号を前記第１のトランジスタのゲートに保持させることができる機能を有し、
   前記第１の電位供給制御部は、
   第１の期間において、前記第１の電位を前記第１の演算部および前記第２の演算部に供給し、
   前記第２の電位供給制御部は、前記第１の期間の後の第２の期間において、前記第２の電位を前記第１の演算部及び前記第２の演算部に供給することができる機能を有することを特徴とする全加算器。
5. 請求項４において、
   前記第２のトランジスタ及び前記第４のトランジスタの各々は、酸化物半導体をチャネル形成領域に含むことを特徴とする全加算器。