JP2013003700A - Semiconductor integrated circuit for regulator - Google Patents
Semiconductor integrated circuit for regulator Download PDFInfo
- Publication number
- JP2013003700A JP2013003700A JP2011131982A JP2011131982A JP2013003700A JP 2013003700 A JP2013003700 A JP 2013003700A JP 2011131982 A JP2011131982 A JP 2011131982A JP 2011131982 A JP2011131982 A JP 2011131982A JP 2013003700 A JP2013003700 A JP 2013003700A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明は、直流電源装置さらには直流電圧を変換する電圧レギュレータに関し、例えば出力電圧補正機能を備えたシリーズレギュレータ（ＬＤＯ：低飽和型レギュレータを含む）を構成する半導体集積回路（レギュレータ用ＩＣ）に利用して有効な技術に関する。 The present invention relates to a DC power supply apparatus and further a voltage regulator that converts a DC voltage. For example, the present invention relates to a semiconductor integrated circuit (regulator IC) that constitutes a series regulator (LDO: including a low saturation regulator) having an output voltage correction function. It is related to effective technology.
シリーズレギュレータにおいては、負荷の変動によって負荷へ流れる電流（出力電流）が変化すると、出力電圧が変化する現象が知られている。具体的には、図８に破線で示すように、出力電流Ｉoutが増加すると出力電圧Ｖoutを低下するという現象である。 In the series regulator, the current flowing through the load by variation of the load (the output current) is changed, there has been known a phenomenon in which the output voltage changes. Specifically, as shown by the broken line in FIG. 8 is a phenomenon that the output current Iout decreases the output voltage Vout to increase.
従来、シリーズレギュレータにおいては、上記のような負荷変動による出力電圧の変動を防止するため、例えば特許文献１に記載されているように出力回路に出力電圧補正部を設けることがある。図７には、特許文献１に開示されている出力電圧補正部を備えたレギュレータ（安定化電源回路）の回路構成が示されている。 2. Description of the Related Art Conventionally, in a series regulator, an output voltage correction unit may be provided in an output circuit as described in Patent Document 1, for example, in order to prevent output voltage fluctuation due to load fluctuation as described above. FIG. 7 shows a circuit configuration of a regulator (stabilized power supply circuit) including an output voltage correction unit disclosed in Patent Document 1.
図７に示す出力電圧補正部を備えた出力回路は、出力トランジスタ４５とカレントミラーを構成するトランジスタ４２を設けて、出力電流に比例した電流を生成し、該電流をさらにカレントミラー回路（４３，４４）で折り返す。そして、出力トランジスタ４５を制御する誤差アンプ３へフィードバックする電圧（出力電圧に比例した電圧）を生成するブリーダ抵抗３１，３２の接続ノードから、上記カレントミラー回路（４３，４４）で折り返す電流を引き抜くことで、出力電流Ｉoutが多くなるほどフィードバック電圧が低くなるようにする。これにより、誤差アンプ３は、出力電流が多くなると出力電圧が高くなるよう出力トランジスタ４５を制御する補正機能を有することになる。
The output circuit including the output voltage correction unit shown in FIG. 7 includes an
しかしながら、図７のレギュレータにあっては、出力電圧補正機能ために、補正回路を構成する３個のトランジスタ４２〜４４と補正用抵抗４１を追加する必要がある。一方、半導体チップ上に形成される抵抗はトランジスタに比べて素子サイズが大きい。そのため、図７の回路を半導体集積回路として構成する場合、回路の占有面積が大きくなる。また、補正用のトランジスタ４２〜４４に流す電流は、補正回路のためにのみ流す電流であるため、無駄な電流が多くなるという課題がある。
However, in the regulator of FIG. 7, it is necessary to add three
この発明は上記のような背景の下になされたもので、その目的とするところは、回路の占有面積をそれほど増加させることなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することにある。
また、本発明の他の目的は、無駄な電流を流すことなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することにある。
The present invention has been made under the background as described above, and an object of the present invention is to provide a semiconductor integrated circuit for a regulator capable of realizing an output voltage correction function without significantly increasing the area occupied by the circuit. It is in.
Another object of the present invention is to provide a semiconductor integrated circuit for a regulator that can realize an output voltage correction function without flowing useless current.
上記目的を達成するため、この発明は、
入力端子と出力端子との間に接続された電圧制御用トランジスタと、
出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記電圧制御用トランジスタにより流される出力電流に縮小比例した電流を流すカレントミラー回路と、
前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、
を備え、
前記カレントミラー回路により生成された電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成した。
In order to achieve the above object, the present invention provides:
A voltage control transistor connected between the input terminal and the output terminal;
A control circuit for controlling the control transistor so that the output voltage becomes constant according to a potential difference between a feedback voltage proportional to the output voltage and a predetermined reference voltage;
A reference voltage circuit for generating the reference voltage;
A current mirror circuit for passing a current proportional to the output current passed by the voltage control transistor;
A resistance element connected between an operating current output point of the reference voltage circuit and a reference potential terminal of the circuit;
With
The current generated by the current mirror circuit is configured to flow to a connection node between the operating current output point of the reference voltage circuit and the resistance element.
上記した手段によれば、カレントミラー回路を構成するトランジスタと、基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子を追加するだけでよいので、回路の占有面積をそれほど増加させることなく出力電圧補正機能を実現できるようになる。 According to the above-described means, it is only necessary to add a transistor constituting the current mirror circuit and a resistance element connected between the operating current output point of the reference voltage circuit and the reference potential terminal of the circuit. The output voltage correction function can be realized without increasing the area so much.
あるいは、入力端子と出力端子との間に接続された電圧制御用トランジスタと、
出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、
前記電圧制御用トランジスタと共にカレントミラー回路を構成する電流検出用トランジスタを備え、該電流検出用トランジスタに流される電流を検出して、出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタの制御電圧を規制して出力電流を制限する電流制限回路と、
を備え、
前記電流制限回路から流れ出す電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成する。
Alternatively, a voltage control transistor connected between the input terminal and the output terminal,
A control circuit for controlling the control transistor so that the output voltage becomes constant according to a potential difference between a feedback voltage proportional to the output voltage and a predetermined reference voltage;
A reference voltage circuit for generating the reference voltage;
A resistance element connected between an operating current output point of the reference voltage circuit and a reference potential terminal of the circuit;
A current detection transistor that constitutes a current mirror circuit together with the voltage control transistor is provided, and the current flowing through the current detection transistor is detected, and when the output current exceeds a predetermined current value, the voltage control transistor A current limiting circuit that limits the output current by regulating the control voltage of the transistor;
With
The current flowing out from the current limiting circuit is configured to flow to a connection node between the operating current output point of the reference voltage circuit and the resistance element.
上記した手段によれば、電流制限回路に流れる電流を利用して出力電圧補正機能を実現できるので、基準電圧回路の動作電流出力点と回路の基準電位端子（ＧＮＤ端子）との間に接続される抵抗素子を追加するだけでよく、より一層回路の占有面積を増加させることなく出力電圧補正機能を実現できる。また、出力電圧補正機能のためにのみ電流を流す必要がないので、無駄な電流を流すことなく出力電圧補正機能を実現できるようになる。 According to the above means, since the output voltage correction function can be realized by using the current flowing through the current limiting circuit, it is connected between the operating current output point of the reference voltage circuit and the reference potential terminal (GND terminal) of the circuit. The output voltage correction function can be realized without further increasing the area occupied by the circuit. Further, since it is not necessary to pass a current only for the output voltage correction function, the output voltage correction function can be realized without flowing a wasteful current.
また、望ましくは、前記電流制限回路は、
前記電流検出用トランジスタと直列に接続された電流−電圧変換手段と、
前記入力端子と前記電圧制御用トランジスタの制御端子との間に接続された電流制限用のトランジスタと、を備え、
前記電流−電圧変換手段により変換された電圧に応じて前記電流制限用のトランジスタが制御され、前記電流−電圧変換手段を流れた電流が前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成する。
これにより、電流−電圧変換手段と電流制限用のトランジスタとを設けるだけで、電流制限回路を構成できる上、無駄な電流を流すことなく出力電圧補正機能を実現できるようになる。
Preferably, the current limiting circuit includes
Current-voltage conversion means connected in series with the current detection transistor;
A current limiting transistor connected between the input terminal and the control terminal of the voltage control transistor;
The current limiting transistor is controlled in accordance with the voltage converted by the current-voltage conversion means, and the current flowing through the current-voltage conversion means is an operating current output point of the reference voltage circuit and the resistance element. Configure to flow to the connection node.
As a result, a current limiting circuit can be configured only by providing a current-voltage conversion means and a current limiting transistor, and an output voltage correction function can be realized without causing unnecessary current to flow.
さらに、望ましくは、外部からの制御信号に応じて内部回路を活性化させる信号を生成する起動制御回路を備えるとともに、
前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記起動制御回路からの信号が印加されるように構成する。
これにより、回路の起動時に速やかに出力電圧補正機能を発動させることができるようになる。
Furthermore, preferably, it includes a start control circuit that generates a signal for activating the internal circuit in response to a control signal from the outside,
The resistance element is configured by a transistor, and a signal from the activation control circuit is applied to a control terminal of the transistor.
As a result, the output voltage correction function can be activated promptly when the circuit is activated.
さらに、望ましくは、前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記基準電圧回路からの信号が印加されるように構成する。
これにより、出力電圧補正機能の入力電圧依存性をなくし、入力電圧の電位に応じて出力電圧の補正量が異なってしまうのを回避することができる。
More preferably, the resistance element is constituted by a transistor, and a signal from the reference voltage circuit is applied to a control terminal of the transistor.
As a result, the dependency of the output voltage correction function on the input voltage can be eliminated, and the correction amount of the output voltage can be prevented from varying depending on the potential of the input voltage.
本発明によると、回路の占有面積をそれほど増加させることなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することができる。また、無駄な電流を流すことなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することができるという効果がある。 According to the present invention, it is possible to provide a semiconductor integrated circuit for a regulator that can realize an output voltage correction function without significantly increasing the area occupied by the circuit. Further, there is an effect that it is possible to provide a semiconductor integrated circuit for a regulator that can realize an output voltage correction function without flowing a useless current.
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したシリーズレギュレータ（ＬＤＯを含む）の一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線で囲まれている部分の回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路（シリーズレギュレータＩＣ）１０として構成される。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
FIG. 1 shows an embodiment of a series regulator (including an LDO) to which the present invention is applied. Although not particularly limited, the elements constituting the circuit of the portion surrounded by the alternate long and short dash line in FIG. 1 are formed on one semiconductor chip as a semiconductor integrated circuit (series regulator IC) 10. Composed.
この実施形態におけるシリーズレギュレータＩＣ１０は、図示しない直流電圧源からの直流電圧ＶDDが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間にＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ：以下、ＭＯＳトランジスタと記す）からなる電圧制御用トランジスタＭ１が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。このブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用トランジスタＭ１のゲート端子を制御する誤差アンプ１１の非反転入力端子にフィードバックされている。
The
そして、上記誤差アンプ１１はフィードバック電圧ＶFBと基準電圧Ｖrefとの電位差に応じて電圧制御用トランジスタＭ１を制御して、出力電圧Ｖoutが所望の電位になるように制御する。出力電圧Ｖoutの電位は、ブリーダ抵抗Ｒ１，Ｒ２の抵抗比によって設定できる。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、出力電圧Ｖoutを一定に保持するように動作する。図示しないが、出力端子ＯＵＴには、出力電圧Ｖoutを安定化させる外付けのコンデンサが接続される。
The
また、本実施形態のレギュレータＩＣ１０には、基準電圧Ｖrefを発生するための基準電圧回路１２と、該基準電圧回路１２および上記誤差アンプ１１にバイアス電流を流すバイアス回路１３、外部から入力されるチップのオン・オフ制御信号（チップイネーブル信号）ON/OFFに基づいて上記バイアス回路１３を動作状態にさせる起動制御回路１５が設けられている。基準電圧回路１２は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型ＭＯＳトランジスタとエンハンスメント型のＭＯＳトランジスタとを直列に接続した基準電圧発生回路などにより構成される。起動制御回路１５は、１または２以上のインバータなどで構成することができる。
The
さらに、本実施形態のレギュレータＩＣ１０には、ソース端子が上記電圧制御用トランジスタＭ１のソース端子に接続されＭ１のゲート電圧と同一の電圧がゲート端子に印加されることで電圧制御用トランジスタＭ１とカレントミラーを構成し、Ｍ１によって流される出力電流Ｉoutに比例した電流Ｉｓを流す電流検出用のＰチャネルＭＯＳトランジスタＭ２と、上記基準電圧回路１２の動作電流の流出点と接地点ＧＮＤとの間に接続されたＮチャネルＭＯＳトランジスタＭ０とが設けられている。
Furthermore, in the
そして、上記電流検出用ＭＯＳトランジスタＭ２のドレイン端子がＭＯＳトランジスタＭ０のドレイン端子に接続されていると共に、ＭＯＳトランジスタＭ０は起動制御回路１５からの信号によって、バイアス回路１３が動作状態にされるとオン状態にされるように構成されている。バイアス回路１３がハイレベルの制御信号によって動作状態にされるように構成されている場合、バイアス回路１３をオンさせる信号とＭＯＳトランジスタＭ０をオンさせる信号は同一の信号とすることができる。
The drain terminal of the current detection MOS transistor M2 is connected to the drain terminal of the MOS transistor M0. The MOS transistor M0 is turned on when the
本実施形態のレギュレータＩＣ１０においては、電圧制御用トランジスタＭ１とカレントミラー接続されたＭＯＳトランジスタＭ２は、Ｍ１の１／Ｎの大きさ（サイズ）を有しＭ１のドレイン電流の１／Ｎの大きさの電流を流すように設定される。サイズ比１／Ｎは例えば１／１０００程度の値とすることができ、それにより電流検出用ＭＯＳトランジスタＭ２に流れる電流Ｉｓを非常に小さなものとすることができる。
In the
また、ＭＯＳトランジスタＭ０は、数ｋΩのオン抵抗を有するように設定される。これにより、出力電流Ｉoutが増加してそのままでは出力電圧Ｖoutが低下する場合に、ＭＯＳトランジスタＭ２に流れる出力電流Ｉoutに比例した電流がＭＯＳトランジスタＭ０に流されることで基準電圧Ｖrefを持ち上げ、それによって、出力電圧Ｖoutが下がらないように補正することができる。
そのため、本実施形態のレギュレータは、図８に一点鎖線で示すように、出力電流Ｉoutが増加しても出力電圧Ｖoutはほぼ一定になる。なお、出力電流Ｉoutが増加したときに出力電圧Ｖoutは数ｍＶの補正が行えればよいので、カレントミラーを構成するＭＯＳトランジスタＭ２に流す電流は、比較的小さな電流でよい。
The MOS transistor M0 is set to have an on-resistance of several kΩ. As a result, when the output current Iout increases and the output voltage Vout decreases as it is, the current proportional to the output current Iout flowing through the MOS transistor M2 is passed through the MOS transistor M0, thereby raising the reference voltage Vref, thereby The output voltage Vout can be corrected so as not to decrease.
Therefore, in the regulator according to the present embodiment, as indicated by a one-dot chain line in FIG. 8, the output voltage Vout becomes substantially constant even when the output current Iout increases. Since the output voltage Vout only needs to be corrected to several mV when the output current Iout increases, the current passed through the MOS transistor M2 constituting the current mirror may be a relatively small current.
図７に示す先願特許のレギュレータは、前述したように、出力電圧補正機能のために、３個のトランジスタ４２〜４４と補正用抵抗４１を追加する必要があるが、本実施形態の補正回路は、２個のＭＯＳトランジスタＭ０，Ｍ２を追加するだけで良く、抵抗を追加する必要がないため、出力電圧補正機能を搭載することに伴う回路の占有面積の増大を抑制することができる。また、以下に説明する変形例のように、ＭＯＳトランジスタＭ２をカレントリミット回路と兼用することで、追加する素子数をさらに減らすことができる。
As described above, the regulator of the prior application patent shown in FIG. 7 needs to add three
図２に、上記実施形態の第２の実施例を示す。この実施例は、出力電流を制限する過電流保護機能を備えたカレントリミット回路１４が設けられたレギュレータＩＣにおいて、カレントリミット回路１４に流れる電流を、基準電圧Ｖrefを持ち上げるための上記ＭＯＳトランジスタＭ０に流すように構成したものである。
この実施例のカレントリミット回路１４は、負荷の短絡などで出力電流Ｉoutが増加して所定の電流値に達したときに、出力電圧Ｖoutを低下させながら出力電流Ｉoutを減少させて、いわゆる「フ」の字の出力電圧−出力電流特性になるように制御することで過電流から素子を保護する機能を有する。
FIG. 2 shows a second example of the above embodiment. In this embodiment, in a regulator IC provided with a
The
なお、カレントリミット回路１４が検出する電流を電圧制御用トランジスタＭ１とカレントミラーを構成するトランジスタ（図１のＭ２に相当）により生成することは、従来より行われている。
図２の実施例のレギュレータＩＣは、図１の実施例と同様に、出力電流Ｉoutが増加したときに出力電圧Ｖoutで低下しないように補正できる上、カレントリミット回路１４の動作電流をＭＯＳトランジスタＭ０に流すようにしているため、出力電圧の補正のために余分な電流を流す必要がないという利点がある。
It has been conventionally performed that the current detected by the
As in the embodiment of FIG. 1, the regulator IC of the embodiment of FIG. 2 can correct the output current Iout so that it does not decrease with the output voltage Vout when the output current Iout increases, and the operating current of the
図３には、カレントリミット回路１４を備えた図２のレギュレータＩＣのより具体的な回路例が示されている。
図３のカレントリミット回路１４は、電圧制御用トランジスタＭ１とカレントミラー接続され、Ｍ１によって流される出力電流Ｉoutに比例した電流Ｉｓを流す電流検出用のＰチャネルＭＯＳトランジスタＭ２と直列に、Ｍ２のドレイン電流を電圧に変換する電流−電圧変換手段としての抵抗Ｒ３と、ＮチャネルＭＯＳトランジスタＭ３とが接続されている。ＭＯＳトランジスタＭ３は、ゲートとドレインが結合され、ダイオードとして作用し抵抗Ｒ３の端子電圧を持ち上げる働きをする。
FIG. 3 shows a more specific circuit example of the regulator IC of FIG. 2 having the
The
また、この実施例のカレントリミット回路１４には、出力端子ＯＵＴと接地点ＧＮＤとの間に直列に接続された抵抗Ｒ４、ＭＯＳトランジスタＭ４、Ｍ５が設けられている。そして、上記電流検出用ＭＯＳトランジスタＭ２と抵抗Ｒ３との接続ノードＮ１に、ＭＯＳトランジスタＭ４のゲート端子が接続されるとともに、ＭＯＳトランジスタＭ５はゲート端子とドレイン端子が結合されダイオードとして機能するようにされている。さらに、抵抗Ｒ４とＭＯＳトランジスタＭ４との接続ノードＮ２にゲート端子が接続され、ソース端子が入力端子ＩＮに、またドレイン端子が電圧制御用トランジスタＭ１のゲート端子に、それぞれ接続されたＰチャネルＭＯＳトランジスタＭ６が設けられている。
The
さらに、本実施例のカレントリミット回路１４には、上記抵抗Ｒ３とＭＯＳトランジスタＭ３との接続ノードＮ３に、ゲート端子に出力電圧Ｖｏｕｔが印加された短絡検出用のＭＯＳトランジスタＭ７のドレイン端子が接続され、該ＭＯＳトランジスタＭ７のソース端子が、前記ＭＯＳトランジスタＭ０のドレイン端子に接続されている。
なお、図３において、符号Ｍ１，Ｍ２，Ｍ６が付されているトランジスタはＰチャネルＭＯＳトランジスタであり、それ以外はＮチャネルＭＯＳトランジスタである。
Further, in the
In FIG. 3, transistors denoted by reference symbols M1, M2, and M6 are P-channel MOS transistors, and the other transistors are N-channel MOS transistors.
次に、上記のように構成されたカレントリミット回路１４の動作について説明する。
規定値以下の出力電流Ｉoutが電圧制御用トランジスタＭ１によって流されている通常の動作状態においては、Ｍ１とカレントミラー接続されたＭＯＳトランジスタＭ２に、出力電流Ｉoutに比例した電流Ｉｓ（例えばＩoutの１／１０００）が流れる。これとともに、誤差アンプ１１によって出力電圧Ｖoutが設定電圧（例えば５Ｖ）になるようにＭ１のゲート端子に対してフィードバック制御が行われる。その結果、ゲート端子が出力端子ＯＵＴに接続されている短絡検出用のＭＯＳトランジスタＭ７のゲート電圧は充分に高く、ＭＯＳトランジスタＭ７はオン状態にされる。
Next, the operation of the
In a normal operation state in which an output current Iout equal to or less than a specified value is supplied by the voltage control transistor M1, a current Is proportional to the output current Iout (for example, 1 out of Iout) / 1000) flows. At the same time, the
そのため、カレントミラーのＭＯＳトランジスタＭ２に流れる電流Ｉｓは、抵抗Ｒ３およびＭＯＳトランジスタＭ７を通してＭＯＳトランジスタＭ０のドレインへ流れ、さらにＭ０のチャネルを通って接地点ＧＮＤへ流れる。これにより、抵抗Ｒ３とＭＯＳトランジスタＭ７（Ｍ３）との接続ノードＮ３の電位は、接地電位（０Ｖ）に近い電位となるので、Ｍ２とＲ３との接続ノードＮ１の電位も低くなる。そのため、ノードＮ１にゲート端子が接続されているＭＯＳトランジスタＭ４はオフに近い状態にされ、Ｍ４に流れる電流Ｉ４が絞られて抵抗Ｒ４に流れる電流が小さく抑えられる。その結果、抵抗Ｒ４とＭＯＳトランジスタＭ４との接続ノードＮ２にゲート端子が接続されているＭＯＳトランジスタＭ６がオフ状態にされる。 Therefore, the current Is flowing in the MOS transistor M2 of the current mirror flows to the drain of the MOS transistor M0 through the resistor R3 and the MOS transistor M7, and further flows to the ground point GND through the channel of M0. As a result, the potential of the connection node N3 between the resistor R3 and the MOS transistor M7 (M3) is close to the ground potential (0 V), and therefore the potential of the connection node N1 between M2 and R3 is also lowered. Therefore, the MOS transistor M4 whose gate terminal is connected to the node N1 is brought into a state close to OFF, and the current I4 flowing through M4 is reduced, so that the current flowing through the resistor R4 is kept small. As a result, the MOS transistor M6 whose gate terminal is connected to the connection node N2 between the resistor R4 and the MOS transistor M4 is turned off.
次に、負荷の短絡などで出力電流Ｉoutが増大したとするとカレントミラーのＭＯＳトランジスタＭ２の電流Ｉｓが増加しノードＮ１の電位が高くなり、ＭＯＳトランジスタＭ４に流れる電流Ｉ４も増加して抵抗Ｒ４とＭＯＳトランジスタＭ４との接続ノードＮ２の電位が下がる。そして、出力電流Ｉoutが予め設定した制限電流値Ｉlimに達すると、ノードＮ２の電位がＭＯＳトランジスタＭ６のしきい値電圧よりも低くなって、Ｍ６が弱いオン状態にされる。そのため、誤差アンプ１１の出力にかかわらず電圧制御用トランジスタＭ１のゲート電圧が高くされてＭ１がオフする方向に遷移し、出力電圧Ｖoutが減少される（図４のＡ点）。
Next, if the output current Iout increases due to a short circuit of the load or the like, the current Is of the MOS transistor M2 of the current mirror increases, the potential of the node N1 increases, the current I4 flowing through the MOS transistor M4 also increases, and the resistance R4 The potential of the connection node N2 with the MOS transistor M4 is lowered. When the output current Iout reaches a preset limit current value Ilim, the potential of the node N2 becomes lower than the threshold voltage of the MOS transistor M6, and M6 is turned on weakly. Therefore, regardless of the output of the
そして、出力電圧Ｖoutが例えば０．５Ｖのような比較的低い電圧に達すると、ＭＯＳトランジスタＭ７の直列回路がオフ状態にされる。すると、抵抗Ｒ３を流れる電流Ｉｓは、ＭＯＳトランジスタＭ３のみを通して接地点ＧＮＤへ流れるようになる。これにより、抵抗Ｒ３とＭＯＳトランジスタＭ３との接続ノードＮ３の電位は、Ｍ７がオフする前よりもが高くなり、ＭＯＳトランジスタＭ４がより強くオンされ、抵抗Ｒ４に流れる電流Ｉ４が増加してＭＯＳトランジスタＭ６が強いオン状態にされ、電圧制御用トランジスタＭ１のゲート電圧を持ち上げてこれをオフさせる。その結果、出力電流Ｉoutが急激に減少し、出力電圧Ｖoutも下がり始める（図４のＢ点）。 When the output voltage Vout reaches a relatively low voltage such as 0.5 V, the series circuit of the MOS transistor M7 is turned off. Then, the current Is flowing through the resistor R3 flows to the ground point GND only through the MOS transistor M3. As a result, the potential of the connection node N3 between the resistor R3 and the MOS transistor M3 becomes higher than that before M7 is turned off, the MOS transistor M4 is turned on more strongly, and the current I4 flowing through the resistor R4 increases, thereby increasing the MOS transistor. M6 is strongly turned on, and the gate voltage of the voltage control transistor M1 is raised to turn it off. As a result, the output current Iout rapidly decreases and the output voltage Vout also starts to decrease (point B in FIG. 4).
この実施例のカレントリミット回路では、上記のように、ダイオードとして作用するＭＯＳトランジスタＭ３と並列にＭＯＳトランジスタＭ７−Ｍ０からなる電流バイパス経路を設けているため、出力電圧Ｖoutが比較的低い電圧（例えば１Ｖ）に設定された場合であっても、ほぼ一定の電流制限ポイント（図４のＡ〜Ａ”点）で電流制限をかけることができる。 In the current limit circuit of this embodiment, as described above, since the current bypass path including the MOS transistors M7 to M0 is provided in parallel with the MOS transistor M3 acting as a diode, the output voltage Vout is a relatively low voltage (for example, 1V), the current limit can be applied at a substantially constant current limit point (points A to A ″ in FIG. 4).
図５は図１の実施例のシリーズレギュレータＩＣの変形例を、また図６は図２の実施例のシリーズレギュレータＩＣの変形例を示す。これらの変形例は、基準電圧回路１２の動作電流の流出点と接地点ＧＮＤとの間に接続されたＭＯＳトランジスタＭ０のゲート端子に、起動制御回路１５からの信号の代わりに、基準電圧回路１２により生成された基準電圧Ｖrefを印加するようにしたものである。
なお、図６のシリーズレギュレータＩＣにおけるカレントリミット回路１４には、図３に示されているカレントリミット回路１４と同様な構成の回路を使用することができる。ただし、カレントリミット回路１４は図３のような構成のものに限定されず、出力電流が所定の電流値以上にならないように制限するものであれば、どのような構成の回路であってもよい。
5 shows a modification of the series regulator IC of the embodiment of FIG. 1, and FIG. 6 shows a modification of the series regulator IC of the embodiment of FIG. In these modified examples, the
A circuit having the same configuration as that of the
図１や図２の実施例のように、ＭＯＳトランジスタＭ０のゲート端子に起動制御回路１５からの信号を印加するものにおいては、起動制御回路１５が入力端子ＩＮからの電圧ＶDDによって動作するように構成されている場合、その出力信号のハイレベルは入力電圧ＶDDとなる。そして、この入力電圧ＶDDは、システムにより異なる値が選択される。また、入力電圧ＶDDが電池からの電圧であることもある。そのような場合、図１や図２の実施例においては、ＭＯＳトランジスタＭ０のゲート電圧が入力電圧依存性を有することとなり、入力電圧の電位に応じてＭＯＳトランジスタＭ０のオン抵抗が変わり、出力電圧の補正量も異なってしまうおそれがある。
In the case of applying a signal from the
これに対し、図５や図６の変形例のシリーズレギュレータＩＣのように、ＭＯＳトランジスタＭ０のゲート端子に基準電圧Ｖrefを印加するように構成したものにおいては、ＭＯＳトランジスタＭ０のオン抵抗の入力電圧依存性をなくし、入力電圧の電位に応じて出力電圧の補正量が異なってしまうのを回避することができるという利点がある。
ただし、図５や図６の変形例の場合には、起動制御回路１５からの起動信号によって基準電圧回路１２が立ち上がってから出力電圧補正機能が開始することになるため、出力電圧補正機能が若干遅れて発動するが、図１や図２の実施例のように、ＭＯＳトランジスタＭ０のゲート端子に起動制御回路１５からの信号を印加するものにおいては、回路の起動後に速やかに出力電圧補正機能を発動させることができるという利点がある。
On the other hand, in the configuration in which the reference voltage Vref is applied to the gate terminal of the MOS transistor M0 as in the series regulator ICs of the modified examples of FIGS. 5 and 6, the input voltage of the on-resistance of the MOS transistor M0. There is an advantage that it is possible to eliminate the dependency and to avoid that the correction amount of the output voltage varies depending on the potential of the input voltage.
However, in the modified examples of FIGS. 5 and 6, since the output voltage correction function is started after the
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、基準電圧回路１２の動作電流の流出点と接地点ＧＮＤとの間にＭＯＳトランジスタＭ０を接続しているが、ＭＯＳトランジスタＭ０の代わりに抵抗を接続してもよい。
また、基準電圧回路１２が複数のＭＯＳトランジスタにより構成されている場合には、上記ＭＯＳトランジスタＭ０は、基準電圧回路１２を構成するＭＯＳトランジスタを兼用させることができる。
Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the embodiment. For example, in the above embodiment, the MOS transistor M0 is connected between the operating current outflow point of the
Further, when the
さらに、図１〜図３のレギュレータにおいては、電圧制御用トランジスタとしてＭＯＳトランジスタを使用したものを示したが、本発明は、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用した回路にも適用することができる。また、フィードバック電圧ＶFBを生成するブリーダ抵抗Ｒ１，Ｒ２は、オンチップの素子でなく、外付けの素子で構成しても良い。
さらに、以上の説明では、本発明をシリーズレギュレータＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、二次電池を充電する充電装置を構成する充電制御用ＩＣにも利用することができる。
Further, in the regulators shown in FIGS. 1 to 3, the MOS transistor is used as the voltage control transistor. However, the present invention can be applied to a circuit using a bipolar transistor instead of the MOS transistor. . Further, the bleeder resistors R1 and R2 that generate the feedback voltage VFB may be configured by external elements instead of on-chip elements.
Further, in the above description, the example in which the present invention is applied to the series regulator IC has been described. However, the present invention is not limited to the present invention, and the charging control IC constituting the charging device for charging the secondary battery is also not limited thereto. Can be used.
１０ シリーズレギュレータＩＣ
１１ 誤差アンプ（制御回路）
１２ 基準電圧回路
１３ バイアス回路
１４ カレントリミット回路（電流制限回路）
Ｍ１ 電圧制御用トランジスタ
Ｍ２ 電流検出用トランジスタ
Ｍ６ 電流制限用トランジスタ
Ｍ７ 短絡検出用トランジスタ
10 Series Regulator IC
11 Error amplifier (control circuit)
12
M1 Voltage control transistor M2 Current detection transistor M6 Current limiting transistor M7 Short-circuit detection transistor
Claims (5)
出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記電圧制御用トランジスタにより流される出力電流に縮小比例した電流を流すカレントミラー回路と、
前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、
を備え、
前記カレントミラー回路により生成された電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成されていることを特徴とするレギュレータ用半導体集積回路。 A voltage control transistor connected between the input terminal and the output terminal;
A control circuit for controlling the control transistor so that the output voltage becomes constant according to a potential difference between a feedback voltage proportional to the output voltage and a predetermined reference voltage;
A reference voltage circuit for generating the reference voltage;
A current mirror circuit for passing a current proportional to the output current passed by the voltage control transistor;
A resistance element connected between an operating current output point of the reference voltage circuit and a reference potential terminal of the circuit;
With
A regulator semiconductor integrated circuit, wherein the current generated by the current mirror circuit is made to flow to a connection node between an operating current output point of the reference voltage circuit and the resistance element.
出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、
前記電圧制御用トランジスタと共にカレントミラー回路を構成する電流検出用トランジスタを備え、該電流検出用トランジスタに流される電流を検出して、出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタの制御電圧を規制して出力電流を制限する電流制限回路と、
を備え、
前記電流制限回路から流れ出す電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成されていることを特徴とするレギュレータ用半導体集積回路。 A voltage control transistor connected between the input terminal and the output terminal;
A control circuit for controlling the control transistor so that the output voltage becomes constant according to a potential difference between a feedback voltage proportional to the output voltage and a predetermined reference voltage;
A reference voltage circuit for generating the reference voltage;
A resistance element connected between an operating current output point of the reference voltage circuit and a reference potential terminal of the circuit;
A current detection transistor that constitutes a current mirror circuit together with the voltage control transistor is provided, and the current flowing through the current detection transistor is detected, and when the output current exceeds a predetermined current value, the voltage control transistor A current limiting circuit that limits the output current by regulating the control voltage of the transistor;
With
A regulator semiconductor integrated circuit, wherein the current flowing out from the current limiting circuit is configured to flow to a connection node between an operating current output point of the reference voltage circuit and the resistance element.
前記電流検出用トランジスタと直列に接続された電流−電圧変換手段と、
前記入力端子と前記電圧制御用トランジスタの制御端子との間に接続された電流制限用のトランジスタと、
を備え、前記電流−電圧変換手段により変換された電圧に応じて前記電流制限用のトランジスタが制御され、前記電流−電圧変換手段を流れた電流が前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成されていることを特徴とする請求項２に記載のレギュレータ用半導体集積回路。 The current limiting circuit is:
Current-voltage conversion means connected in series with the current detection transistor;
A current limiting transistor connected between the input terminal and the control terminal of the voltage control transistor;
The current limiting transistor is controlled in accordance with the voltage converted by the current-voltage conversion means, and the current flowing through the current-voltage conversion means is the operating current output point of the reference voltage circuit and the resistance The regulator semiconductor integrated circuit according to claim 2, wherein the regulator semiconductor integrated circuit is configured to flow through a connection node with an element.
前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記起動制御回路からの信号が印加されていることを特徴とする請求項１〜３のいずれかに記載のレギュレータ用半導体集積回路。 A start control circuit that generates a signal that activates an internal circuit in response to a control signal from the outside, and
4. The regulator semiconductor integrated circuit according to claim 1, wherein the resistance element includes a transistor, and a signal from the start control circuit is applied to a control terminal of the transistor. 5. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011131982A JP5793979B2 (en) | 2011-06-14 | 2011-06-14 | Semiconductor integrated circuit for regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011131982A JP5793979B2 (en) | 2011-06-14 | 2011-06-14 | Semiconductor integrated circuit for regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013003700A true JP2013003700A (en) | 2013-01-07 |
| JP5793979B2 JP5793979B2 (en) | 2015-10-14 |
Family
ID=47672231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011131982A Active JP5793979B2 (en) | 2011-06-14 | 2011-06-14 | Semiconductor integrated circuit for regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5793979B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015018364A (en) * | 2013-07-10 | 2015-01-29 | スパンション エルエルシー | Power supply device and semiconductor device |
| JP2017062688A (en) * | 2015-09-25 | 2017-03-30 | 株式会社デンソー | Regulator circuit with protection circuit |
| US9660459B2 (en) | 2014-03-12 | 2017-05-23 | Kabushiki Kaisha Toshiba | Voltage regulator and power receiving apparatus |
| CN108628380A (en) * | 2017-03-24 | 2018-10-09 | 艾普凌科有限公司 | Constant voltage output circuit |
| US10984839B2 (en) | 2017-08-16 | 2021-04-20 | Huawei Technologies Co., Ltd. | Voltage regulation circuit |
| CN114967810A (en) * | 2022-01-27 | 2022-08-30 | 成都利普芯微电子有限公司 | Constant current source calibration circuit, constant current source drive circuit, drive chip and electronic equipment |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023046734A (en) | 2021-09-24 | 2023-04-05 | 株式会社東芝 | Power supply circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09179639A (en) * | 1995-10-27 | 1997-07-11 | Toko Inc | Series control type regulator |
| JP2005100296A (en) * | 2003-08-29 | 2005-04-14 | Ricoh Co Ltd | Constant voltage circuit |
| JP2007180640A (en) * | 2005-12-27 | 2007-07-12 | Seiko Epson Corp | Voltage generation circuit, regulator circuit, and integrated circuit device |
| JP2009193190A (en) * | 2008-02-13 | 2009-08-27 | Fujitsu Microelectronics Ltd | Power supply circuit, overcurrent protection circuit therefor, and electronic apparatus |
-
2011
- 2011-06-14 JP JP2011131982A patent/JP5793979B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09179639A (en) * | 1995-10-27 | 1997-07-11 | Toko Inc | Series control type regulator |
| JP2005100296A (en) * | 2003-08-29 | 2005-04-14 | Ricoh Co Ltd | Constant voltage circuit |
| JP2007180640A (en) * | 2005-12-27 | 2007-07-12 | Seiko Epson Corp | Voltage generation circuit, regulator circuit, and integrated circuit device |
| JP2009193190A (en) * | 2008-02-13 | 2009-08-27 | Fujitsu Microelectronics Ltd | Power supply circuit, overcurrent protection circuit therefor, and electronic apparatus |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015018364A (en) * | 2013-07-10 | 2015-01-29 | スパンション エルエルシー | Power supply device and semiconductor device |
| US9660459B2 (en) | 2014-03-12 | 2017-05-23 | Kabushiki Kaisha Toshiba | Voltage regulator and power receiving apparatus |
| JP2017062688A (en) * | 2015-09-25 | 2017-03-30 | 株式会社デンソー | Regulator circuit with protection circuit |
| WO2017051744A1 (en) * | 2015-09-25 | 2017-03-30 | 株式会社デンソー | Regulator circuit provided with protection circuit |
| CN108628380A (en) * | 2017-03-24 | 2018-10-09 | 艾普凌科有限公司 | Constant voltage output circuit |
| US10984839B2 (en) | 2017-08-16 | 2021-04-20 | Huawei Technologies Co., Ltd. | Voltage regulation circuit |
| US11120845B2 (en) | 2017-08-16 | 2021-09-14 | Huawei Technologies Co., Ltd. | Voltage regulation circuit |
| CN114967810A (en) * | 2022-01-27 | 2022-08-30 | 成都利普芯微电子有限公司 | Constant current source calibration circuit, constant current source drive circuit, drive chip and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5793979B2 (en) | 2015-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5516320B2 (en) | Semiconductor integrated circuit for regulator | |
| JP5793979B2 (en) | Semiconductor integrated circuit for regulator | |
| TWI537699B (en) | Low-dropout voltage regulator | |
| EP2952996B1 (en) | A current sink stage for LDO | |
| US20130002220A1 (en) | Semiconductor integrated circuit for regulator | |
| TWI435198B (en) | Voltage regulator and related voltage regulating method thereof | |
| JP5279544B2 (en) | Voltage regulator | |
| US20130293986A1 (en) | Current Limit Circuit Architecture For Low Drop-Out Voltage Regulators | |
| JP5895369B2 (en) | Semiconductor integrated circuit for regulator | |
| US20120242312A1 (en) | Voltage regulator | |
| US9606556B2 (en) | Semiconductor integrated circuit for regulator | |
| JPWO2006016456A1 (en) | Circuit protection method, protection circuit and power supply device using the same | |
| JP4031399B2 (en) | Semiconductor integrated circuit device | |
| JP5631918B2 (en) | Overcurrent protection circuit and power supply device | |
| JP2014197383A (en) | Voltage regulator | |
| TW201541217A (en) | Voltage regulator | |
| TWI672572B (en) | Voltage Regulator | |
| US8085006B2 (en) | Shunt regulator | |
| JP4319012B2 (en) | Overcurrent protection circuit and voltage regulator | |
| JP2021018657A (en) | Series regulator | |
| JP5821497B2 (en) | Semiconductor integrated circuit for regulator | |
| JP5310023B2 (en) | Semiconductor integrated circuit for regulator | |
| JP2013097505A (en) | Semiconductor integrated circuit for regulator | |
| JP2010286953A (en) | Semiconductor integrated circuit for power source control | |
| JP5640441B2 (en) | Semiconductor integrated circuit for DC power supply and regulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150714 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150727 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5793979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |