JP2012533124A - ブロックベースの非透過的キャッシュ - Google Patents
ブロックベースの非透過的キャッシュ Download PDFInfo
- Publication number
- JP2012533124A JP2012533124A JP2012519776A JP2012519776A JP2012533124A JP 2012533124 A JP2012533124 A JP 2012533124A JP 2012519776 A JP2012519776 A JP 2012519776A JP 2012519776 A JP2012519776 A JP 2012519776A JP 2012533124 A JP2012533124 A JP 2012533124A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- transparent
- block
- control unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/251—Local memory within processor subsystem
- G06F2212/2515—Local memory within processor subsystem being configurable for different purposes, e.g. as cache or non-cache memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【選択図】 図2
Description
一実施形態において、集積回路は、内部データメモリと、そのデータメモリ内の位置の少なくともサブセットに対応するタグのセットを記憶するように構成された関連タグメモリとを備えている。タグによりカバーされるデータメモリの部分は、透過的なキャッシュメモリとして使用される。透過的なメモリは、一般的に、ハードウェアにより管理され、従って、ソフトウェアは、透過的メモリの読み取り/書き込みを直接行わない。ソフトウェアの読み取り/書き込み(例えば、ロード又は記憶インストラクション)によってアドレスされたデータが透過的メモリに記憶される場合には、ハードウェアが、(読み取りのために)透過的メモリからデータを供給するか、又は(書き込みために)透過的メモリのデータを更新する。メモリ動作を完了するための待ち時間は減少できるが、ソフトウェアは、(外部のメインメモリシステムにおける完了とは対照的に)透過的メモリにおいてメモリ動作が完了したという他の指示を得ることはできない。別の見方をすれば、透過的なメモリは、メモリアドレススペース内のメモリアドレスへ別々にマップされず、むしろ、外部メモリからのデータのコピーを記憶し、外部メモリの位置は、関連メモリアドレスへマップされる。透過的メモリは、(例えば、タグメモリを経て)透過的メモリに記憶されたデータのアドレスへ一時的にマップされるが、それに対応するメインメモリの位置は、常に、各アドレスにもマップされる。又、ハードウェアは、コヒレンシーが実施される場合には)データのコヒレンシーも保証し、そしてデータが透過的メモリ内で変更され且つ透過的メモリからハードウェアにより除去される場合には、それに対応するメインメモリコピーを更新する。
メモリ16Aの非透過的部分は、GPU10の非透過的データセット(即ち、ソフトウェアがメモリ16A内の非透過的メモリへマップすることを希望するデータセット)を記憶するのに充分なものである。同様に、非透過的メモリ16Bは、CPU22の非透過的データセットを記憶するのに充分なものである。他の実施形態では、希望の非透過的データセットが非透過的メモリのサイズを越える。このような実施形態では、ソフトウェアは、非透過的メモリへ及び非透過的メモリからデータをかなり頻繁に転送する必要がある。データ移動を実行する上で助けとなるコントロールユニット18A(又は18B)の実施形態が意図される。
図11は、システム150の一実施形態のブロック図である。このシステム150は、図1に示されたシステムの別の実施形態である。ここに示す実施形態では、システム150は、1つ以上の周辺装置154及び外部メモリ158に結合された集積回路152の少なくとも1つのインスタンスを含む。集積回路152は、GPU10、CPU22、L2キャッシュ12及び24、MCMB14、メモリ16及びコントロールユニット18を含む。外部メモリ158は、メインメモリシステム20を含む。集積回路152へ供給電圧を供給すると共に、メモリ158及び/又は周辺装置154へ1つ以上の供給電圧を供給する電源156も設けられる。ある実施形態では、集積回路152の2つ以上のインスタンスが含まれる(そして2つ以上の外部メモリ158も含まれる)。
12:レベル2(L2)キャッシュ
14:マルチコア管理ブロック(MCMB)
16:共有キャッシュメモリ
18:コントロールユニット
20:メインメモリシステム
22:中央処理ユニット(CPU)
24:レベル2(L2)キャッシュ
26:ページテーブル
30:デコーダ
32:タグメモリ
34:データメモリ
36:比較器
38:描写レジスタ
50:ページテーブルエントリー
52:レジスタ
Claims (23)
- コントロールユニットは、これに結合された非透過的メモリのブロックに対する要求を受信し、前記コントロールユニットは、前記非透過的メモリを複数の非透過的メモリブロックとして管理し、前記非透過的メモリは、その非透過的メモリに関連した定義されたメモリアドレス範囲内のメモリアドレスを使用してソフトウェアにより直接アドレスされ、
前記コントロールユニットは、前記要求に応答して、前記複数の非透過的ブロックの第1ブロックを割り当て、
前記コントロールユニットは、前記定義されたメモリアドレス範囲内の第1ブロックの第1アドレスを要求者へ返送し、
前記要求で指示された形式に応答して、前記コントロールユニットは、前記定義されたメモリアドレス範囲外の第2のメモリアドレスから前記第1ブロックへデータを自動的に移動し、前記第2メモリアドレスは、前記要求で指示されるものである、方法。 - 前記形式は、スタティックな書き込みである、請求項1に記載の方法。
- 前記コントロールユニットは、非透過的メモリのブロックに対する第2要求を受信し、その第2要求は、スタティックな読み取り形式を含み、
前記コントロールユニットは、前記第2要求に応答して前記複数の非透過的ブロックの第2ブロックを割り当て、
前記コントロールユニットは、前記定義されたメモリアドレス範囲内の第2ブロックの第3アドレスを要求者へ返送し、
前記コントロールユニットは、前記形式がスタティックな読み取りであることに応答して前記第2要求で指示された第4のメモリアドレスから前記第2ブロックへデータを自動的に移動しない、請求項1又は2に記載の方法。 - 前記コントロールユニットは、要求者が前記第2ブロックで終了されることを決定し、
前記コントロールユニットは、前記形式がスタティックな読み取りであることに応答して前記第2ブロック内のデータを前記第4のメモリアドレスへ自動的に書き込む、請求項3に記載の方法。 - 前記コントロールユニットは、要求者が前記第1ブロックで終了されることを決定し、
前記コントロールユニットは、要求者により処理中にブロックが書き込まれるのに応答して前記第1ブロックブロック内のデータを前記第1ブロックに関連した第2のメモリアドレスに自動的に書き込む、請求項1から4のいずれかに記載の方法。 - 定義されたメモリアドレス範囲内のアドレスを使用してソフトウェアにより直接アドレスできる複数のメモリ位置を含む非透過的メモリと、
前記非透過的メモリを複数の非透過的メモリブロックとして管理するように構成されたコントロールユニットと、
を備え、前記コントロールユニットは、要求者からブロックの要求を受信するように結合され、前記コントロールユニットは、前記要求に応答して前記複数の非透過的メモリブロックの第1ブロックを割り当てるように構成され、更に、前記コントロールユニットは、前記要求と共に与えられる形式に応答して前記第1ブロックにデータを選択的に自動的に充填し且つ前記第1ブロックからデータをフラッシュする、ようにされた装置。 - 第1形式に応答して、前記コントロールユニットは、前記第1ブロックにデータを自動的に充填するように構成され、そして第2形式に応答して、前記コントロールユニットは、前記第1ブロックへデータを移動しないように構成される、請求項6に記載の装置。
- 前記第1形式は、スタティックな書き込み形式である、請求項7に記載の装置。
- 前記第2形式は、スタティックな読み取り形式である、請求項7に記載の装置。
- 前記要求は、規定のメモリアドレス範囲内にない第1メモリアドレスを含み、前記コントロールユニットは、その第1メモリアドレスに記憶されたデータを前記第1ブロックに充填するように構成される、請求項7から9のいずれかに記載の装置。
- 前記第2形式に応答し及び要求者が前記第1ブロックで終了されるのに応答して、前記コントロールユニットは、前記第1ブロックからメインメモリサブシステムへフラッシュデータを自動的に移動するように構成される、請求項7から10のいずれかに記載の装置。
- 前記要求は、規定のメモリアドレス範囲内にない第1メモリアドレスを含み、前記コントロールユニットは、前記第1ブロックからのデータを、前記第1メモリアドレスにより指示された位置へフラッシュするように構成される、請求項11に記載の装置。
- 前記コントロールユニットは、要求者がデータを変更するのに応答して前記第1ブロックからデータをフラッシュするように構成される、請求項11又は12に記載の装置。
- 前記非透過的メモリは、キャッシュとして使用される透過的メモリである第2部分も含むメモリアレイの一部分である、請求項6から13のいずれかに記載の装置。
- 前記第2部分に対応するキャッシュタグメモリを更に備え、そのキャッシュタグメモリは、前記第2部分に記憶できる複数のキャッシュブロックに対するタグを記憶するように構成される、請求項14に記載の装置。
- データを処理するために非透過的メモリのブロックを要求するよう構成された1つ以上のプロセッサと、
メインメモリシステムと、
請求項6から15のいずれかに記載の装置を含む非透過的メモリユニットと、
を備え、前記非透過的メモリユニットは、要求を受け取るために前記1つ以上のプロセッサに結合されると共に、前記メインメモリシステムにも結合され、前記非透過的メモリは、その非透過的メモリ内のブロックを前記要求に割り当てるように構成され、更に、前記非透過的メモリユニットは、前記要求の形式に応答して前記非透過的メモリと前記メインメモリシステムとの間でデータを自動的に移動するように構成される、システム。 - 前記非透過的メモリへマップされるアドレス及び前記メインメモリシステムへマップされるアドレスは、同じメモリアドレススペースの一部分である、請求項16に記載のシステム。
- 前記非透過的メモリユニットは、前記非透過的メモリ内の第1要求に対して割り当てられたブロックの第1アドレスを、第1要求を開始したプロセッサへ返送するように構成され、前記第1アドレスは、前記非透過的メモリに指定されたメモリアドレス範囲内にある、請求項17に記載のシステム。
- 前記メインメモリシステムへマップされるメモリアドレスは、前記非透過的メモリに指定されたメモリアドレス範囲を除外する、請求項17又は18に記載のシステム。
- 前記第1要求は、前記非透過的メモリと前記メインメモリシステムとの間で移動するための第2アドレスを前記メインメモリシステムに含む、請求項18に記載のシステム。
- 前記第1要求の形式は、前記メインメモリシステムから前記第1ブロックへデータを移動すべきであることを指示し、前記非透過的メモリユニットは、その移動を遂行するように構成される、請求項20に記載のシステム。
- 前記第1要求の形式は、前記第1ブロックから前記メインメモリシステムへデータを移動すべきであることを指示し、前記非透過的メモリユニットは、その移動を遂行するように構成される、請求項20に記載のシステム。
- 前記1つ以上のプロセッサは、グラフィックプロセッサであり、前記システムでは、更に、1つ以上の汎用プロセッサが第2の非透過的メモリユニットに結合され、これが更に前記メインメモリシステムに結合される、請求項16から22のいずれかに記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/500,810 US8219758B2 (en) | 2009-07-10 | 2009-07-10 | Block-based non-transparent cache |
US12/500,810 | 2009-07-10 | ||
PCT/US2010/041570 WO2011006096A2 (en) | 2009-07-10 | 2010-07-09 | Block-based non-transparent cache |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012533124A true JP2012533124A (ja) | 2012-12-20 |
JP5528554B2 JP5528554B2 (ja) | 2014-06-25 |
Family
ID=43428348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012519776A Active JP5528554B2 (ja) | 2009-07-10 | 2010-07-09 | ブロックベースの非透過的キャッシュ |
Country Status (6)
Country | Link |
---|---|
US (1) | US8219758B2 (ja) |
EP (1) | EP2452265B1 (ja) |
JP (1) | JP5528554B2 (ja) |
KR (1) | KR101389256B1 (ja) |
CN (1) | CN102483719B (ja) |
WO (1) | WO2011006096A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014119003A1 (ja) * | 2013-02-04 | 2014-08-07 | 株式会社 東芝 | コンパイラ、オブジェクトコード生成方法、情報処理装置及び情報処理方法 |
JP2015505091A (ja) * | 2011-12-13 | 2015-02-16 | エーティーアイ・テクノロジーズ・ユーエルシーAti Technologies Ulc | キャッシュのプレローディングにgpuコントローラを使用するための機構 |
JP2019046199A (ja) * | 2017-09-01 | 2019-03-22 | 株式会社半導体エネルギー研究所 | プロセッサ、および電子機器 |
US11577179B2 (en) | 2013-06-11 | 2023-02-14 | Waters Technologies Corporation | Chromatographic columns and separation devices comprising a superficially porous material; and use thereof for supercritical fluid chromatography and other chromatography |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8244981B2 (en) | 2009-07-10 | 2012-08-14 | Apple Inc. | Combined transparent/non-transparent cache |
US9430391B2 (en) * | 2012-03-29 | 2016-08-30 | Advanced Micro Devices, Inc. | Managing coherent memory between an accelerated processing device and a central processing unit |
US9373182B2 (en) | 2012-08-17 | 2016-06-21 | Intel Corporation | Memory sharing via a unified memory architecture |
US10585801B2 (en) | 2012-11-26 | 2020-03-10 | Advanced Micro Devices, Inc. | Prefetch kernels on a graphics processing unit |
US10824342B2 (en) | 2014-02-28 | 2020-11-03 | Hewlett Packard Enterprise Development Lp | Mapping mode shift between mapping modes that provides continuous application access to storage, wherein address range is remapped between said modes during data migration and said address range is also utilized bypass through instructions for direct access |
US9547553B1 (en) | 2014-03-10 | 2017-01-17 | Parallel Machines Ltd. | Data resiliency in a shared memory pool |
US9781027B1 (en) | 2014-04-06 | 2017-10-03 | Parallel Machines Ltd. | Systems and methods to communicate with external destinations via a memory network |
US9477412B1 (en) | 2014-12-09 | 2016-10-25 | Parallel Machines Ltd. | Systems and methods for automatically aggregating write requests |
US9690713B1 (en) | 2014-04-22 | 2017-06-27 | Parallel Machines Ltd. | Systems and methods for effectively interacting with a flash memory |
US9529622B1 (en) | 2014-12-09 | 2016-12-27 | Parallel Machines Ltd. | Systems and methods for automatic generation of task-splitting code |
US9501420B2 (en) * | 2014-10-22 | 2016-11-22 | Netapp, Inc. | Cache optimization technique for large working data sets |
US9690705B1 (en) | 2014-12-09 | 2017-06-27 | Parallel Machines Ltd. | Systems and methods for processing data sets according to an instructed order |
US9753873B1 (en) | 2014-12-09 | 2017-09-05 | Parallel Machines Ltd. | Systems and methods for key-value transactions |
US9781225B1 (en) | 2014-12-09 | 2017-10-03 | Parallel Machines Ltd. | Systems and methods for cache streams |
US9639473B1 (en) | 2014-12-09 | 2017-05-02 | Parallel Machines Ltd. | Utilizing a cache mechanism by copying a data set from a cache-disabled memory location to a cache-enabled memory location |
WO2016159930A1 (en) | 2015-03-27 | 2016-10-06 | Hewlett Packard Enterprise Development Lp | File migration to persistent memory |
US10684954B2 (en) | 2015-04-02 | 2020-06-16 | Hewlett Packard Enterprise Development Lp | Page cache on persistent memory |
US9356602B1 (en) * | 2015-05-14 | 2016-05-31 | Xilinx, Inc. | Management of memory resources in a programmable integrated circuit |
KR20200053204A (ko) * | 2018-11-08 | 2020-05-18 | 삼성전자주식회사 | 저장 장치, 저장 장치의 동작 방법 및 저장 장치를 제어하는 호스트의 동작 방법 |
US20230094030A1 (en) * | 2021-09-30 | 2023-03-30 | Advanced Micro Devices, Inc. | Cache resizing based on processor workload |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000172562A (ja) * | 1998-12-10 | 2000-06-23 | Nec Corp | 情報処理装置 |
JP2001166990A (ja) * | 1999-12-06 | 2001-06-22 | Fujitsu Ltd | 計算機とその制御方法 |
JP2003330795A (ja) * | 2002-05-10 | 2003-11-21 | Matsushita Electric Ind Co Ltd | キャッシュメモリ制御装置 |
JP2004246889A (ja) * | 2003-02-13 | 2004-09-02 | Samsung Electronics Co Ltd | シーケンシャルバッファを内蔵してdspのデータアクセス性能を向上させるコンピュータシステム及びそのコンピュータシステムのアクセス方法 |
JP2004355307A (ja) * | 2003-05-29 | 2004-12-16 | Hitachi Ltd | 通信方法および情報処理装置 |
JP2008234074A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | キャッシュ装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5913224A (en) * | 1997-02-26 | 1999-06-15 | Advanced Micro Devices, Inc. | Programmable cache including a non-lockable data way and a lockable data way configured to lock real-time data |
US6484237B1 (en) | 1999-07-15 | 2002-11-19 | Texas Instruments Incorporated | Unified multilevel memory system architecture which supports both cache and addressable SRAM |
US6732234B1 (en) * | 2000-08-07 | 2004-05-04 | Broadcom Corporation | Direct access mode for a cache |
JP2003044358A (ja) | 2001-07-31 | 2003-02-14 | Mitsubishi Electric Corp | キャッシュメモリ制御装置 |
US7000077B2 (en) * | 2002-03-14 | 2006-02-14 | Intel Corporation | Device/host coordinated prefetching storage system |
US6986010B2 (en) * | 2002-12-13 | 2006-01-10 | Intel Corporation | Cache lock mechanism with speculative allocation |
JP2006092124A (ja) * | 2004-09-22 | 2006-04-06 | Fujitsu Ltd | 記憶装置、記憶制御方法および記憶制御プログラム |
US7318114B1 (en) | 2004-10-29 | 2008-01-08 | Sun Microsystems, Inc. | System and method for dynamic memory interleaving and de-interleaving |
US20100011165A1 (en) | 2008-07-11 | 2010-01-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Cache management systems and methods |
US8244981B2 (en) * | 2009-07-10 | 2012-08-14 | Apple Inc. | Combined transparent/non-transparent cache |
-
2009
- 2009-07-10 US US12/500,810 patent/US8219758B2/en active Active
-
2010
- 2010-07-09 KR KR1020127002996A patent/KR101389256B1/ko active IP Right Grant
- 2010-07-09 WO PCT/US2010/041570 patent/WO2011006096A2/en active Application Filing
- 2010-07-09 CN CN201080038192.5A patent/CN102483719B/zh active Active
- 2010-07-09 JP JP2012519776A patent/JP5528554B2/ja active Active
- 2010-07-09 EP EP10732817.1A patent/EP2452265B1/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000172562A (ja) * | 1998-12-10 | 2000-06-23 | Nec Corp | 情報処理装置 |
JP2001166990A (ja) * | 1999-12-06 | 2001-06-22 | Fujitsu Ltd | 計算機とその制御方法 |
JP2003330795A (ja) * | 2002-05-10 | 2003-11-21 | Matsushita Electric Ind Co Ltd | キャッシュメモリ制御装置 |
JP2004246889A (ja) * | 2003-02-13 | 2004-09-02 | Samsung Electronics Co Ltd | シーケンシャルバッファを内蔵してdspのデータアクセス性能を向上させるコンピュータシステム及びそのコンピュータシステムのアクセス方法 |
JP2004355307A (ja) * | 2003-05-29 | 2004-12-16 | Hitachi Ltd | 通信方法および情報処理装置 |
JP2008234074A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | キャッシュ装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015505091A (ja) * | 2011-12-13 | 2015-02-16 | エーティーアイ・テクノロジーズ・ユーエルシーAti Technologies Ulc | キャッシュのプレローディングにgpuコントローラを使用するための機構 |
WO2014119003A1 (ja) * | 2013-02-04 | 2014-08-07 | 株式会社 東芝 | コンパイラ、オブジェクトコード生成方法、情報処理装置及び情報処理方法 |
JP2014149765A (ja) * | 2013-02-04 | 2014-08-21 | Toshiba Corp | コンパイラ、オブジェクトコード生成方法、情報処理装置及び情報処理方法 |
US11577179B2 (en) | 2013-06-11 | 2023-02-14 | Waters Technologies Corporation | Chromatographic columns and separation devices comprising a superficially porous material; and use thereof for supercritical fluid chromatography and other chromatography |
JP2019046199A (ja) * | 2017-09-01 | 2019-03-22 | 株式会社半導体エネルギー研究所 | プロセッサ、および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
EP2452265B1 (en) | 2018-10-24 |
KR101389256B1 (ko) | 2014-04-24 |
CN102483719B (zh) | 2014-11-19 |
JP5528554B2 (ja) | 2014-06-25 |
EP2452265A2 (en) | 2012-05-16 |
KR20120037971A (ko) | 2012-04-20 |
WO2011006096A2 (en) | 2011-01-13 |
WO2011006096A3 (en) | 2011-04-07 |
US8219758B2 (en) | 2012-07-10 |
CN102483719A (zh) | 2012-05-30 |
US20110010520A1 (en) | 2011-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10776022B2 (en) | Combined transparent/non-transparent cache | |
JP5528554B2 (ja) | ブロックベースの非透過的キャッシュ | |
JP5580894B2 (ja) | Tlbプリフェッチング | |
US9921972B2 (en) | Method and apparatus for implementing a heterogeneous memory subsystem | |
KR101636634B1 (ko) | 프로세서로부터 메모리 서브시스템으로 데이터를 지능적으로 플러싱하기 위한 시스템 및 방법 | |
US8392658B2 (en) | Cache implementing multiple replacement policies | |
US7389402B2 (en) | Microprocessor including a configurable translation lookaside buffer | |
US20140089602A1 (en) | System cache with partial write valid states | |
US20140281248A1 (en) | Read-write partitioning of cache memory | |
US20140075125A1 (en) | System cache with cache hint control | |
US20180095884A1 (en) | Mass storage cache in non volatile level of multi-level system memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5528554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |