JP2012256956A - Semiconductor device and semiconductor device mounting body - Google Patents
Semiconductor device and semiconductor device mounting body Download PDFInfo
- Publication number
- JP2012256956A JP2012256956A JP2012221906A JP2012221906A JP2012256956A JP 2012256956 A JP2012256956 A JP 2012256956A JP 2012221906 A JP2012221906 A JP 2012221906A JP 2012221906 A JP2012221906 A JP 2012221906A JP 2012256956 A JP2012256956 A JP 2012256956A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- substrate
- pads
- base material
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、基板および半導体装置に関する。 The present invention relates to a substrate and a semiconductor device.
一般的に、半導体素子とマザーボード等の外部の電子回路基板とは、以下のようにして接続される。まず、プリント基板等のインターポーザ上に半導体素子を搭載し、インターポーザの一面に平面電極パッドを配列したLGA(Land grid array)、同様の平面電極パッドにさらに半田ボールをつけたBGA(Ball grid array)等のパッケージに形成する。次いで、このパッケージを半田ペーストを介してマザーボード等の外部の電子回路基板と電気的に接続する。 Generally, a semiconductor element and an external electronic circuit board such as a mother board are connected as follows. First, a semiconductor element is mounted on an interposer such as a printed circuit board, and a plane electrode pad is arranged on one side of the interposer. LGA (Land grid array). Etc. to form a package. Next, this package is electrically connected to an external electronic circuit board such as a mother board via a solder paste.
ここで、平面電極パッドは、インターポーザの一面に形成された配線パターンが、さらにその上に形成されたソルダーレジストの開口部から露出した構成となっている。このとき、ソルダーレジストの開口部がパッドよりも小さく、パッドの露出形状がソルダーレジストで定義されるソルダマスク定義(SMD:Solder Mask Defined)型と、ソルダーレジストの開口部がパッドよりも大きい非ソルダマスク定義(NSMD:Non-Solder Mask Defined)型とがある。 Here, the planar electrode pad has a configuration in which a wiring pattern formed on one surface of the interposer is further exposed from an opening of a solder resist formed thereon. At this time, a solder mask definition (SMD) type in which the opening of the solder resist is smaller than the pad and the exposed shape of the pad is defined by the solder resist, and a non-solder mask definition in which the opening of the solder resist is larger than the pad (NSMD: Non-Solder Mask Defined) type.
特許文献1(特開2005−051240号公報)には、SMD(Solder Mask Defined)型とNSMD(Non-Solder Mask Defined)型とを混合した半田ボールランド構造を採用した半導体デバイス(半導体装置)が記載されている。当該文献の複数の半田ボールランドにおいて、SMD型構造である第1周縁部は、半田ボール実装面の中心側に向かって配置され、NSMD型構造である第2周縁部は、半田ボール実装面の中心の反対側に配置されている。これにより、BGA半導体パッケージの半田ボール実装面である半田ボール実装面の反り現象が発生しても、半田ボール実装面と半田ボールとの間の融着力がさらに堅固となるとされている。 Japanese Patent Application Laid-Open No. 2005-051240 discloses a semiconductor device (semiconductor device) that employs a solder ball land structure in which an SMD (Solder Mask Defined) type and an NSMD (Non-Solder Mask Defined) type are mixed. Are listed. In the plurality of solder ball lands disclosed in the document, the first peripheral portion having the SMD type structure is disposed toward the center side of the solder ball mounting surface, and the second peripheral portion having the NSMD type structure is formed on the solder ball mounting surface. Located on the opposite side of the center. As a result, even if a warp phenomenon of the solder ball mounting surface, which is the solder ball mounting surface of the BGA semiconductor package, occurs, the fusion force between the solder ball mounting surface and the solder ball is further strengthened.
特許文献2(特開2007−005452号公報)には、半導体パッケージ(半導体装置)のランド(パッド)に外部接合端子を接合した外部接合端子部において、ランド角部をランド表面と絶縁膜の開口部内周端が接触するSMD構造とし、ランド角部に挟まれたランド外縁の中央部を、ランド外縁端と絶縁膜の開口部内周端との間に隙間が形成されるNSMD構造とした半導体装置が記載されている。ここで、ランド引出し配線は絶縁膜に覆われたランド角部に形成し、上記SMD構造部分とNSMD構造部分を交互にそれぞれ3箇所以上設けた構成とする。これにより、半導体パッケージと実装基板(電子回路基板)の熱膨張係数差に起因した熱応力に起因して発生するランドから延びた基板配線の断線を防止することができるとされている。 In Patent Document 2 (Japanese Patent Laid-Open No. 2007-005452), in an external joint terminal portion in which an external joint terminal is joined to a land (pad) of a semiconductor package (semiconductor device), a land corner portion is an opening of a land surface and an insulating film. A semiconductor device having an SMD structure in which the inner peripheral edge is in contact and an NSMD structure in which a gap is formed between the outer edge of the land and the inner peripheral edge of the opening of the insulating film at the center of the outer edge of the land sandwiched between the corner corners. Is described. Here, the land lead-out wiring is formed at the corners of the land covered with the insulating film, and the SMD structure portion and the NSMD structure portion are alternately provided at three or more locations. Thereby, it is supposed that the disconnection of the substrate wiring extending from the land caused by the thermal stress caused by the difference in thermal expansion coefficient between the semiconductor package and the mounting board (electronic circuit board) can be prevented.
ところで、パッドはたとえば銅等の金属材料により構成され、その表面にたとえばニッケル−金めっき等の金属めっきが施された構成となっている。また、BGAの場合も、LGAの場合も、パッドは、半田材料を介して電子回路基板の端子と接続される。このとき、NSMD型とした方が、パッドと半田との接合性が良好になる。 By the way, the pad is made of, for example, a metal material such as copper, and the surface thereof is subjected to metal plating such as nickel-gold plating. In both the case of BGA and LGA, the pad is connected to the terminal of the electronic circuit board via a solder material. At this time, the NSMD type provides better bondability between the pad and the solder.
図10を参照して説明する。図10は、インターポーザの基材30の一面にNSMD型のパッド14が形成された基板10と電子回路基板40との接合状態を示す断面図である。基材30の一面には、パッド14とソルダーレジスト20とが形成されている。このような基板10のパッド14を半田材料50を介して電子回路基板40の端子42と接続する際に、NSMD型とした場合、半田材料50がパッド14の角部(図中破線で囲んだ箇所)とも接触する。そのため、パッド14と半田材料50との接合面積が広くなり、パッド14と半田材料50との接合性が良好になると考えられる。以上から、通常の使用環境下では、半田とパッドとの接合性を良好にするためには、パッドをNSMD型とすることが望ましい。
This will be described with reference to FIG. FIG. 10 is a cross-sectional view showing a bonding state between the
一方、本発明者は、たとえば落下等の強い衝撃が生じる等の厳しい使用環境下では、パッドをNSMD型で形成した場合、パッドと基材との剥離が発生することがあるという問題を見出した。本発明者は、このような厳しい使用環境下において、パッドと基材との剥離が発生するメカニズムを詳細に検討した。その結果、パッドと半田との接合性を良好にするためにNSMD型とすると、落下等の強い衝撃が生じた場合の応力がパッドと基材との界面に集中することが明らかになった。この様子を図11に波線で示す。NSMD型で形成した場合、衝撃により生じた応力が、パッド14端部のパッド14および半田材料50と基板10の基材30との界面に集中的にかかるので、剥離が生じやすい。また、このような応力は、基板の角部にとくに大きくかかり、パッドと基材との剥離も、角部に配置されたパッドで生じやすいことが明らかになった。
On the other hand, the present inventor has found a problem that when the pad is formed in the NSMD type under a severe use environment such as a strong impact such as dropping, the pad may be peeled off from the base material. . The present inventor has studied in detail the mechanism of the peeling between the pad and the base material under such a severe use environment. As a result, it was found that when the NSMD type is used to improve the bondability between the pad and the solder, the stress when a strong impact such as dropping occurs is concentrated on the interface between the pad and the substrate. This state is shown by a wavy line in FIG. When the NSMD type is used, stress generated by impact is concentrated on the
従来の特許文献1や特許文献2に記載の技術では、パッケージとマザーボーとドの熱膨張係数の違いによる反り現象による密着性の劣化を防ぐ構成となっている。しかし、従来の構成では、通常の使用環境とは異なる、落下等の強い衝撃が生じる等の厳しい使用環境下では、パッドと基材との剥離を効果的に防ぐことができなかった。
Conventional techniques described in
本発明によれば、
基材と、
前記基材の一面に形成された複数のパッドと、
前記基材の一面の前記複数のパッド上に形成されるとともに、各前記パッドをそれぞれ露出させる複数の開口部が形成された絶縁膜と、
を含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、角部に形成されたパッドの前記基材の中心部から遠い角部側の第1の周縁部が前記絶縁膜により覆われるとともに、前記第1の周縁部よりも前記基材の中心部に近い側の第2の周縁部が露出されるように形成された基板が提供される。
According to the present invention,
A substrate;
A plurality of pads formed on one surface of the substrate;
An insulating film formed on the plurality of pads on one surface of the base material and having a plurality of openings for exposing the pads;
Including
Of the plurality of pads, the plurality of openings of the insulating film are covered with the insulating film at a first peripheral portion on a corner portion side far from the center portion of the base material of the pad formed at the corner portion. In addition, there is provided a substrate formed such that a second peripheral edge closer to the center of the base material than the first peripheral edge is exposed.
本発明によれば、
上記基板と、
前記基板の一面上に搭載された半導体素子と、
を含む半導体装置が提供される。
According to the present invention,
The above substrate;
A semiconductor element mounted on one surface of the substrate;
A semiconductor device is provided.
この構成によれば、角部に形成されたパッドにおいて、角部側の第1の周縁部が絶縁膜で覆われたSMD型とすることができ、図9を参照して後述するように、衝撃により生じた大きな応力が、複数の箇所に分散してかかる。そのため、強い衝撃が生じた場合でも、パッドと基材との剥離を防ぐことができる。また、パッドの角部側において、第1の周縁部が絶縁膜で覆われているので、この点でも、強い衝撃が生じた場合の剥離を防ぐことができる。さらに、第1の周縁部よりも基材の中心部に近い側の第2の周縁部が露出されたNSMD型とすることができ、通常の使用環境下でのパッドと半田材料との接合性を良好にすることもできる。 According to this configuration, the pad formed at the corner portion can be an SMD type in which the first peripheral portion on the corner portion side is covered with the insulating film, as described later with reference to FIG. A large stress generated by the impact is dispersed and applied to a plurality of locations. Therefore, even when a strong impact occurs, it is possible to prevent the pad and the substrate from being peeled off. In addition, since the first peripheral edge portion is covered with the insulating film on the corner portion side of the pad, it is possible to prevent peeling when a strong impact is generated. Furthermore, the NSMD type in which the second peripheral part closer to the center part of the base material than the first peripheral part is exposed can be used, and the bondability between the pad and the solder material in a normal use environment Can also be improved.
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。 It should be noted that any combination of the above-described constituent elements and a conversion of the expression of the present invention between a method, an apparatus, and the like are also effective as an aspect of the present invention.
本発明によれば、基材の一面にパッドと当該パッドを露出させる開口部が形成された絶縁膜とが形成された基板のパッドと半田材料との通常の使用環境下での接合性を良好にするとともに、強い衝撃に対してもパッドと基材との剥がれを防ぐことができる。 According to the present invention, good bondability in a normal use environment between a substrate pad and a solder material on which a pad and an insulating film in which an opening exposing the pad is formed on one surface of a base material is formed. In addition, it is possible to prevent the pad and the base material from peeling off even against a strong impact.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
図1は、本実施の形態における基板の一面側の構成の一例を示す平面図である。図2(a)は、図1のA−A'断面図、図2(b)は、図1のB−B'断面図である。
図2に示すように、基板100は、基材130と、基材130の一面(図中下面、外部電極構造)に形成された配線パターン102およびソルダーレジスト120(絶縁膜)と、基材130の一面とは反対側の他面(図中上面)に形成された配線パターン140およびソルダーレジスト150(絶縁膜)とを含む。
FIG. 1 is a plan view showing an example of the configuration of one surface side of the substrate in the present embodiment. 2A is a cross-sectional view taken along the line AA ′ in FIG. 1, and FIG. 2B is a cross-sectional view taken along the line BB ′ in FIG.
As shown in FIG. 2, the
基材130は、たとえば配線層と樹脂層(絶縁層)とが交互に積層された積層構造とすることができる。基材130には、複数のビア110が設けられており、ビア110を介して、異なる層の配線間が電気的に接続されている。ビア110は異なる層の配線間に形成されていてもよく、基材130の一面に形成された配線パターンと基材130の一面とは反対側の他面に形成された配線パターンとの間を貫通していてもよい。基板100は、多層配線基板等のプリント配線板やインターポーザとすることができる。
The
配線パターン102は、複数のパッド104および複数のパッド106と、複数の配線108とを含む。本実施の形態において、パッド104およびパッド106は、LGA(Land grid array)パッケージの平面電極パッドとすることができる。各配線108は、各パッド104またはパッド106とそれぞれ連続して形成されるとともに、基材130中に設けられた各ビア110と接続される。図示していないが、ビア110に接続されていないパッド(配線108)が存在してもよい。本実施の形態において、複数のパッド104およびパッド106は、5列×5行のマトリクス状に配置されている。パッド106は、複数のパッドのうち、角部に形成されている。本実施の形態において、角部に形成されたパッド106は、他のパッド104とは異なるパターンを有する。
The
ソルダーレジスト120は、配線パターン102上に形成されている。ソルダーレジスト120は、基材130の一面のほぼ全面に形成されている。また、ソルダーレジスト120には、各パッド104およびパッド106をそれぞれ露出させる複数の開口部120aが形成されている。
The solder resist 120 is formed on the
本実施の形態において、ソルダーレジスト120の開口部120aは、複数のパッド(パッド104およびパッド106)のうち、角部に形成されたパッド106の基材130の中心101から遠い角部側の第1の周縁部106aがソルダーレジスト120により覆われるとともに、第1の周縁部106aよりも基材130の中心部に近い側の第2の周縁部106bが露出されるように形成されている。すなわち、本実施の形態において、パッド106は、第1の周縁部106aにおいてSMD(solder-mask defined)型に形成されており、第2の周縁部106bにおいてNSMD(non-solder-mask defined)型に形成されている。図2(a)は、パッド106の第1の周縁部106a部分の断面図、図2(b)は、パッド106の第2の周縁部106b部分の断面図である。
In the present embodiment, the
一方、本実施の形態において、ソルダーレジスト120の開口部120aは、複数のパッド(パッド104およびパッド106)のうち、角部に形成されたパッド106以外の少なくとも一のパッド104と対応する配線108との接続箇所以外の周縁部全体を露出させるように形成されている。図1に示した構成においては、角部に形成されたパッド106以外の各パッド104は、当該パッド104が対応する配線108と接続された箇所以外の周縁部が露出されたNSMD型に形成されている。
On the other hand, in this embodiment, the
本実施の形態において、角部に形成されたパッド106は、パッド104とは異なる平面形状を有する。パッド106は、基材130の中心101から遠い角部側に補強パターンが形成された形状を有する。第1の周縁部106aは、補強パターンに形成されている。
In the present embodiment, the
図3は、基板100の一面に形成された配線パターン102の形状を示す平面図である。また、図4は、パッドの形状を説明する図である。
FIG. 3 is a plan view showing the shape of the
図4(a)は、パッド104の平面形状を示す図である。ここで図示したように、パッド104は、たとえば円形状とすることができる。また、パッド106は、図4(a)に示したパッド104と同様のパターンに加えて、さらに外周側に補強パターンが追加された形状とすることができる。図4(b)は、パッド106に追加された補強パターン107の平面形状を示す図である。ここで、補強パターン107は、略矩形形状を有するが、角部側では角部が面取りされた弧形状となっている。このような補強パターン107を設けることにより、パッド106と基材130との接触面積を増やすことができ、角部でのパッド106の剥がれを低減することができる。さらに、補強パターン107の形状を、角部側では角部が面取りされた弧形状とすることにより、角部における応力の集中を緩和することができる。図4(c)は、パッド106の平面形状を示す図である。ここでは、パッド106は、パッド104と同様のパターンと補強パターン107とが一部オーバーラップした形状となっている。パッド104や補強パターン107、パッド106のパターンは、図示したものに限られず、種々の変形が可能である。
FIG. 4A is a diagram illustrating a planar shape of the
図5は、基板100の一面に形成されたソルダーレジスト120の形状を示す平面図である。
本実施の形態において、基材130の一面には、図3に示したパターンの配線パターン102が形成され、その上に図5に示したパターンのソルダーレジスト120が形成されている。ソルダーレジスト120には、各パッド104またはパッド106をそれぞれ露出させる複数の開口部120aが形成されている。
FIG. 5 is a plan view showing the shape of the solder resist 120 formed on one surface of the
In the present embodiment, the
図6は、基板100の基材130の他面側の構成の一例を示す平面図である。
本実施の形態において、基板100の他面側に半導体素子220が搭載される。ここでは、半導体素子220が基材130の他面にフリップチップ接続される例を示す。配線パターン140は、基板100上の半導体素子220が形成される領域である素子配置領域160に形成された、複数のパッド142および複数のパッド144と、複数の配線146とを含む。各パッド142およびパッド144は、半導体素子220の素子形成面に形成された複数の端子(不図示)にそれぞれ対応する位置に設けられている。パッド142およびパッド144は、半導体素子220の対応する端子と、半田ボール222を介してフリップチップ接続される。各配線146は、各パッド142またはパッド144とそれぞれ連続して形成されるとともに、基材130中に設けられた各ビア110と接続される。図示していないが、ビア110に接続されていないパッド(配線146)が存在してもよい。
FIG. 6 is a plan view illustrating an example of the configuration of the other surface side of the
In the present embodiment, the
ここでは、配線パターン140が、図1に示した配線パターン102と同様の構成を有する例を示すが、配線パターン140は、種々の異なる構成とすることができる。複数のパッド142およびパッド144は、マトリクス状に配置される。パッド144は、複数のパッドのうち、角部に形成されている。本実施の形態において、角部に形成されたパッド144は、他のパッド142とは異なるパターンを有する。角部に形成されたパッド144は、パッド106について図4を参照して説明したのと同様、パッド142に補強パターンが追加された平面形状を有するようにすることができる。
Here, an example in which the
ソルダーレジスト150は、配線パターン140上に形成されている。また、ソルダーレジスト150には、各パッド142およびパッド144をそれぞれ露出させる複数の開口部150aが形成されている。ソルダーレジスト150の開口部150aのパターンは、ソルダーレジスト120の開口部120aのパターンと同様の形状とすることができる。
The solder resist 150 is formed on the
本実施の形態において、ソルダーレジスト150の開口部150aは、複数のパッド(パッド142およびパッド144)のうち、角部に形成されたパッド144の基材130の中心101から遠い角部側の第1の周縁部144aがソルダーレジスト150により覆われるとともに、第1の周縁部144aよりも基材130の中心部に近い側の第2の周縁部144bが露出されるように形成されている。すなわち、本実施の形態において、パッド144は、第1の周縁部144aにおいてSMD(solder-mask defined)型に形成されており、第2の周縁部144bにおいてNSMD(non-solder-mask defined)型に形成されている。
In the present embodiment, the
図7は、以上のような構成の基板100の構成を示す断面図である。図7(a)は、図1のC1−C2−C3−C4断面に該当する。
FIG. 7 is a cross-sectional view showing the configuration of the
図7(b)は、基板100上に半導体素子220が搭載された半導体装置200の構成を示す断面図である。図7(b)の基板100の構成も、図1のC1−C2−C3−C4断面に該当する。半導体素子220は、半田ボール222を介して、基板100のパッド142およびパッド144と接続されている。ここで、半導体素子220と基板100との間には、アンダーフィル樹脂(不図示)を充填、硬化させてもよい。また、本実施の形態では、半導体素子220がフリップチップの場合を説明したが、半導体素子220と基板100との接続はワイヤボンディング等の他の方法でもよく、樹脂封止もトランスファー封止等を用いることができる。
FIG. 7B is a cross-sectional view illustrating a configuration of the
図8は、半導体装置200が電子回路基板210上に実装された半導体装置実装体250の構成を示す断面図である。半導体装置200は、半田材料212を介して、電子回路基板210のパッド214と接続されている。半導体装置実装体250は、以下の手順で得られる。まず、電子回路基板210の一面のパッド214上に半田ペースト等の半田材料212を塗布しておく。次いで、電子回路基板210の一面のパッド214と半導体装置200のパッド面(基板100の配線パターン102およびソルダーレジスト120が形成された一面)を位置合わせして、半導体装置200を電子回路基板210上に搭載する。その後、加熱して半田ペーストを溶融させ、半導体装置200のパッド104またはパッド106と電子回路基板210のパッド214とを接続する。ここでは、電子回路基板210への半田材料の供給を半田ペーストとしたが、半田コートでもよい。また、半田ペーストの塗布は、スクリーン印刷やディスペンス等にて行うことができる。電子回路基板210は、マザーボードやメインボード等とすることができる。半導体装置200と電子回路基板210との間には、アンダーフィル樹脂(不図示)を充填、硬化させてもよい。
FIG. 8 is a cross-sectional view showing a configuration of a semiconductor
次に、本実施の形態における基板100および半導体装置200の効果を説明する。
以上のような構成とすることにより、角部に形成されたパッド106やパッド144において、角部側の第1の周縁部が絶縁膜で覆われたSMD型とすることができる。そのため、衝撃により生じたストレスが、複数の箇所に分散してかかるので、パッドと基材との剥離を防ぐことができる。
Next, effects of the
With the above-described configuration, the
図9を参照して説明する。ここでは、例としてパッド106の場合を示すが、パッド144も同様である。図9に波線で示すように、角部において、第1の周縁部106aがソルダーレジスト120で覆われたSMD型とすることにより、たとえば、落下等の強い衝撃が生じた場合に、衝撃により生じたストレスが、パッド106端部のパッド106と基材130との界面だけでなく、半田材料212とパッド106やソルダーレジスト120との界面にも分散してかかる。そのため、パッド106と基材130との剥離を防ぐことができる。
This will be described with reference to FIG. Here, the case of the
また、パッドの角部側において、第1の周縁部106aがソルダーレジスト120で覆われているので、この点でも、強い衝撃が生じた場合のパッド106と基材130との剥離を防ぐことができる。さらに、第1の周縁部106aよりも基材の中心部に近い側の第2の周縁部106bが露出されたNSMD型とすることができ、通常の使用環境下でのパッド106と半田材料212との接合性を良好にすることもできる。
Further, since the first
とくに、基板100の基材130の一面側の半導体装置200の外部電極構造において、パッドがLGAパッケージの平面電極パッドの場合、BGAの場合よりも、パッド表面に接合される半田材料の量が少なくなる。そのため、BGAパッケージの場合と比較して対温度性が悪化する可能性がある。対温度性の不良は、図10で破線で囲ったパッド14と半田材料50との界面付近箇所で、応力により半田にクラックが発生することにより起こる。パッドをNSMD型とすることにより、パッド14がその側面でも半田材料50と接合する構造となり、接合面積が広くなる。これにより、半田のクラックが発生しにくい構造となり、パッド14と半田材料50との接合性を向上させることができ、対温度性を向上させることができる。
In particular, in the external electrode structure of the
一方、パッドと半田との接合性を良好にするためにNSMD型とすると、落下等の強い衝撃が生じた場合、図11に示したように、衝撃により生じた応力がパッドと基材との界面に集中する現象が顕著におき、パッド14の基材30からの剥離が生じやすくなる。本実施の形態における基板100、半導体装置200、および半導体装置実装体250の構成によれば、落下等の強い衝撃に対して、パッドと基材との剥離を効果的に防ぐことができる。これにより、LGAパッケージの平面電極パッドの場合でも、パッド14と半田材料50との接合性を良好にするとともに、強い衝撃に対してもパッドと基材との剥がれを防ぐことができる。
On the other hand, when the NSMD type is used in order to improve the bondability between the pad and the solder, when a strong impact such as a drop occurs, as shown in FIG. The phenomenon of concentrating on the interface is prominent, and the
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.
以上の実施の形態においては、角部に形成されたパッド106やパッド144の形状がその他のパッド104やパッド142の形状と異なる例を示したが、角部に形成されたパッドの形状は、その他のパッドの形状と同様とすることもできる。ただし、この場合も、角部に形成されたパッドは、基材の中心から遠い角部側の第1の周縁部がソルダーレジストにより覆われるとともに、第1の周縁部よりも基材の中心に近い側の第2の周縁部が露出されるように形成することができる。
In the above embodiment, an example in which the shape of the
さらに、以上の実施の形態においては、複数のパッドのうち、最外周の角部に形成されたパッドのみ、基材の中心から遠い角部側の第1の周縁部がソルダーレジストにより覆われるとともに、第1の周縁部よりも基材の中心に近い側の第2の周縁部が露出されるように形成する構成を説明した。しかし、たとえば、角部でなくても、外周部に形成されたパッドも、基材の中心から遠い外周側の第1の周縁部がソルダーレジストにより覆われるとともに、第1の周縁部よりも基材の中心に近い側の第2の周縁部が露出されるように形成することもできる。一方、内周部に形成されたパッドは、当該パッドと対応する配線との接続箇所以外の周縁部全体がソルダーレジストの開口部から露出した構成とすることができる。 Furthermore, in the above embodiment, only the pad formed at the outermost corner of the plurality of pads is covered with the solder resist on the first peripheral edge on the corner far from the center of the substrate. The configuration in which the second peripheral edge portion closer to the center of the base material than the first peripheral edge portion is exposed has been described. However, for example, even if it is not a corner, the pad formed on the outer peripheral portion is also covered with the solder resist on the outer peripheral side far from the center of the base material and is more basic than the first peripheral portion. It can also be formed such that the second peripheral edge on the side close to the center of the material is exposed. On the other hand, the pad formed on the inner peripheral portion can be configured such that the entire peripheral portion other than the connection portion between the pad and the corresponding wiring is exposed from the opening of the solder resist.
また、以上の実施の形態では、本発明の構成が、基板100の電子回路基板210と対向する面(外部電極構造)および基板100の半導体素子220と対向する面の両方に適用された構成を示したが、いずれか一方のみこのような構成として、他方は通常のパターンとすることもできる。なお上記した実施形態によれば、以下の発明が開示されている。
(付記1)
基材と、
前記基材の一面に形成された複数のパッドと、
前記基材の一面の前記複数のパッド上に形成されるとともに、各前記パッドをそれぞれ露出させる複数の開口部が形成された絶縁膜と、
を含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、角部に形成されたパッドの前記基材の中心部から遠い角部側の第1の周縁部が前記絶縁膜により覆われるとともに、前記第1の周縁部よりも前記基材の中心部に近い側の第2の周縁部が露出されるように形成された基板。
(付記2)
付記1に記載の基板において、
前記基材の一面に形成されるとともに、各前記パッドとそれぞれ連続して形成されるとともに、前記基材中に設けられたコンタクトと接続された複数の配線をさらに含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、前記角部に形成されたパッド以外の少なくとも一のパッドの当該パッドと対応する前記配線との接続箇所以外の周縁部全体を露出させるように形成された基板。
(付記3)
付記2に記載の基板において、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、少なくとも内周部に形成されたパッドの当該パッドと対応する前記配線との接続箇所以外の周縁部全体を露出させるように形成された基板。
(付記4)
付記1から3いずれかに記載の基板において、
前記複数のパッドのうち、前記角部に形成された前記パッドは、前記基材の前記中心部から遠い角部側に補強パターンが形成された形状を有し、前記第1の周縁部は、前記補強パターンに設けられた基板。
(付記5)
付記1から4いずれかに記載の基板において、
前記複数のパッドは、マトリクス状に配置された基板。
(付記6)
付記1から5いずれかに記載の基板において、
前記複数のパッドは、半田材料を介して、外部の端子と接合される基板。
(付記7)
付記1から6いずれかに記載の基板と、
前記基板の一面上に搭載された半導体素子と、
を含む半導体装置。
(付記8)
付記7に記載の半導体装置において、
前記基板の前記一面とは反対側の面に配置された電子回路基板をさらに含み、
前記基板の前記基材の前記一面は、前記電子回路基板と対向するように設けられ、前記複数のパッドは、前記電子回路基板の端子と接続された半導体装置。
(付記9)
付記7に記載の半導体装置において、
前記基板の前記基材の前記一面は、前記半導体素子と対向するように設けられ、前記複数のパッドは、前記半導体素子の端子と接続された半導体装置。
In the above embodiment, the configuration of the present invention is applied to both the surface of the
(Appendix 1)
A substrate;
A plurality of pads formed on one surface of the substrate;
An insulating film formed on the plurality of pads on one surface of the base material and having a plurality of openings for exposing the pads;
Including
Of the plurality of pads, the plurality of openings of the insulating film are covered with the insulating film at a first peripheral portion on a corner portion side far from the center portion of the base material of the pad formed at the corner portion. In addition, the substrate is formed such that the second peripheral edge closer to the center of the base material than the first peripheral edge is exposed.
(Appendix 2)
In the substrate according to
A plurality of wirings formed on one surface of the base material and continuously formed with each of the pads, and connected to contacts provided in the base material,
The plurality of openings of the insulating film include the entire periphery of the plurality of pads other than the connection portion between the pad and the corresponding wiring of at least one pad other than the pad formed at the corner. A substrate formed to be exposed.
(Appendix 3)
In the substrate according to
The plurality of openings of the insulating film are formed so as to expose the entire periphery of the plurality of pads other than the connection portion between the pads formed on the inner periphery and the corresponding wiring. Substrate.
(Appendix 4)
In the substrate according to any one of
Of the plurality of pads, the pad formed at the corner portion has a shape in which a reinforcing pattern is formed on the corner portion side far from the center portion of the base material, and the first peripheral portion is A substrate provided in the reinforcing pattern.
(Appendix 5)
In the substrate according to any one of
The plurality of pads are substrates arranged in a matrix.
(Appendix 6)
In the substrate according to any one of
The plurality of pads are substrates that are bonded to external terminals via a solder material.
(Appendix 7)
The substrate according to any one of
A semiconductor element mounted on one surface of the substrate;
A semiconductor device including:
(Appendix 8)
In the semiconductor device according to attachment 7,
An electronic circuit board disposed on a surface of the substrate opposite to the one surface;
The one surface of the substrate of the substrate is provided so as to face the electronic circuit board, and the plurality of pads are connected to terminals of the electronic circuit board.
(Appendix 9)
In the semiconductor device according to attachment 7,
The one surface of the substrate of the substrate is provided so as to face the semiconductor element, and the plurality of pads are connected to terminals of the semiconductor element.
100 基板
101 中心
102 配線パターン
104 パッド
106 パッド
106a 第1の周縁部
106b 第2の周縁部
107 補強パターン
108 配線
110 ビア
120 ソルダーレジスト
120a 開口部
130 基材
140 配線パターン
142 パッド
144 パッド
144a 第1の周縁部
144b 第2の周縁部
146 配線
150 ソルダーレジスト
150a 開口部
160 素子配置領域
200 半導体装置
210 電子回路基板
212 半田材料
214 パッド
220 半導体素子
222 半田ボール
250 半導体装置実装体
100
Claims (1)
前記基材の一面に形成された複数のパッドと、
前記基材の一面の前記複数のパッド上に形成されるとともに、各前記パッドをそれぞれ露出させる複数の開口部が形成された絶縁膜と、
を含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、角部に形成されたパッドの前記基材の中心部から遠い角部側の第1の周縁部が前記絶縁膜により覆われるとともに、前記第1の周縁部よりも前記基材の中心部に近い側の第2の周縁部が露出されるように形成された基板。 A substrate;
A plurality of pads formed on one surface of the substrate;
An insulating film formed on the plurality of pads on one surface of the base material and having a plurality of openings for exposing the pads;
Including
Of the plurality of pads, the plurality of openings of the insulating film are covered with the insulating film at a first peripheral portion on a corner portion side far from the center portion of the base material of the pad formed at the corner portion. In addition, the substrate is formed such that the second peripheral edge closer to the center of the base material than the first peripheral edge is exposed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012221906A JP5372235B2 (en) | 2012-10-04 | 2012-10-04 | Semiconductor device and semiconductor device mounting body |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012221906A JP5372235B2 (en) | 2012-10-04 | 2012-10-04 | Semiconductor device and semiconductor device mounting body |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009095298A Division JP5107959B2 (en) | 2009-04-09 | 2009-04-09 | substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012256956A true JP2012256956A (en) | 2012-12-27 |
JP5372235B2 JP5372235B2 (en) | 2013-12-18 |
Family
ID=47528127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012221906A Active JP5372235B2 (en) | 2012-10-04 | 2012-10-04 | Semiconductor device and semiconductor device mounting body |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5372235B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9601818B2 (en) | 2013-06-25 | 2017-03-21 | Panasonic Intellectual Property Management Co., Ltd. | Microwave circuit |
WO2023055049A1 (en) * | 2021-09-28 | 2023-04-06 | 엘지이노텍 주식회사 | Circuit board and semiconductor package comprising same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230513A (en) * | 2000-02-15 | 2001-08-24 | Denso Corp | Printed board and its manufacturing method |
JP2005175467A (en) * | 2003-12-12 | 2005-06-30 | Samsung Electronics Co Ltd | Semiconductor package with improved solder joint characteristics |
-
2012
- 2012-10-04 JP JP2012221906A patent/JP5372235B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230513A (en) * | 2000-02-15 | 2001-08-24 | Denso Corp | Printed board and its manufacturing method |
JP2005175467A (en) * | 2003-12-12 | 2005-06-30 | Samsung Electronics Co Ltd | Semiconductor package with improved solder joint characteristics |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9601818B2 (en) | 2013-06-25 | 2017-03-21 | Panasonic Intellectual Property Management Co., Ltd. | Microwave circuit |
WO2023055049A1 (en) * | 2021-09-28 | 2023-04-06 | 엘지이노텍 주식회사 | Circuit board and semiconductor package comprising same |
Also Published As
Publication number | Publication date |
---|---|
JP5372235B2 (en) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5107959B2 (en) | substrate | |
US8022532B2 (en) | Interposer and semiconductor device | |
JP4828164B2 (en) | Interposer and semiconductor device | |
US20100319974A1 (en) | Printed wiring board, electronic device, and method for manufacturing electronic device | |
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
JP2003101243A (en) | Multilayer wiring board and semiconductor device | |
JP2008071912A (en) | Resin wiring substrate and semiconductor device using it, and laminated semiconductor device | |
JP2011142185A (en) | Semiconductor device | |
US20050263868A1 (en) | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment | |
JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
JP2013236039A (en) | Semiconductor device | |
WO2017006391A1 (en) | Semiconductor device | |
JPWO2009110355A1 (en) | Mounting structure and manufacturing method thereof | |
JP5372235B2 (en) | Semiconductor device and semiconductor device mounting body | |
JP2007059486A (en) | Semiconductor device and substrate for manufacturing semiconductor device | |
JP5627097B2 (en) | Wiring board | |
JP3695458B2 (en) | Semiconductor device, circuit board and electronic equipment | |
JP2010232616A (en) | Semiconductor device, and wiring board | |
JP5466218B2 (en) | Semiconductor package | |
JP3394479B2 (en) | Semiconductor device | |
JP2016162813A (en) | Printed circuit board and soldering method | |
JP2010040891A (en) | Wiring board with built-in component | |
JP3424515B2 (en) | Electronic component mounting structure | |
JP2007266640A (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus | |
JP3912888B2 (en) | Package type semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5372235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |