JP2012239061A - Switching circuit and semiconductor module - Google Patents

Switching circuit and semiconductor module Download PDF

Info

Publication number
JP2012239061A
JP2012239061A JP2011107171A JP2011107171A JP2012239061A JP 2012239061 A JP2012239061 A JP 2012239061A JP 2011107171 A JP2011107171 A JP 2011107171A JP 2011107171 A JP2011107171 A JP 2011107171A JP 2012239061 A JP2012239061 A JP 2012239061A
Authority
JP
Japan
Prior art keywords
switching element
electrode
gate
switching
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011107171A
Other languages
Japanese (ja)
Other versions
JP5619673B2 (en
Inventor
Yusuke Zushi
祐輔 図子
Yoshinori Murakami
善則 村上
Satoshi Tanimoto
谷本　　智
Shinji Sato
伸二 佐藤
Kohei Matsui
康平 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Nissan Motor Co Ltd
Sanken Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Nissan Motor Co Ltd
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011107171A priority Critical patent/JP5619673B2/en
Application filed by Fuji Electric Co Ltd, Nissan Motor Co Ltd, Sanken Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to BR112013028761A priority patent/BR112013028761A2/en
Priority to MX2013013032A priority patent/MX2013013032A/en
Priority to CN201280022689.7A priority patent/CN103620962B/en
Priority to RU2013155087/08A priority patent/RU2557456C2/en
Priority to PCT/JP2012/062129 priority patent/WO2012153836A1/en
Priority to EP12781783.1A priority patent/EP2712085B1/en
Priority to US14/116,890 priority patent/US8916882B2/en
Priority to MYPI2013004048A priority patent/MY157390A/en
Priority to KR1020137032623A priority patent/KR101571952B1/en
Publication of JP2012239061A publication Critical patent/JP2012239061A/en
Application granted granted Critical
Publication of JP5619673B2 publication Critical patent/JP5619673B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a switching circuit that reduces the burden of a control circuit performing switching control.SOLUTION: A switching circuit includes: a resistor connected between a control electrode of a first switching element and a control circuit that switchingly controls the first switching element; a first capacitor connected between the control electrode of the first switching element and a low-potential-side electrode of the first switching element; and a second switching element connected in series to the first capacitor. A high-potential-side electrode of the second switching element is electrically connected to the control electrode of the first switching element, a low-potential-side electrode of the second switching element is electrically connected to a low-potential-side power terminal of the first switching element, and a control electrode of the second switching element is connected between the resistor and the control circuit.

Description

本発明は、スイッチング回路及び半導体モジュールに関するものである。   The present invention relates to a switching circuit and a semiconductor module.

ＳｉＣデバイスを用いたインバータ回路において、主スイッチング素子である接合電界効果トランジスタのゲートとソース間にコンデンサを挿入し、ドレイン−ソース間電圧上昇時におけるゲート-ソース間の電圧上昇変化を抑制し、誤点弧を防止するものが知られている(非特許文献１)。   In an inverter circuit using a SiC device, a capacitor is inserted between the gate and source of the junction field effect transistor, which is the main switching element, to suppress a change in the gate-source voltage when the drain-source voltage rises. What prevents ignition is known (Non-Patent Document 1).

Robin Kelley, SemiSouth, USA、「Optimized Gate Driver for Enhancement-Mode SiC JFET Used in 480VAV SMPS and 1kV PV-Inverters」PCIM Europe 2009 12-14 May 2009, NurembergRobin Kelley, SemiSouth, USA, "Optimized Gate Driver for Enhancement-Mode SiC JFET Used in 480VAV SMPS and 1kV PV-Inverters" PCIM Europe 2009 12-14 May 2009, Nuremberg

しかしながら、主スイッチング素子をスイッチング制御する際に、当該コンデンサを充放電する充放電電流をゲート駆動回路から供給しなければならないため、ゲート駆動回路の負担が大きくなる、という問題があった。   However, when performing switching control of the main switching element, a charge / discharge current for charging / discharging the capacitor has to be supplied from the gate drive circuit, resulting in a problem that a burden on the gate drive circuit is increased.

本発明が解決しようとする課題は、スイッチング制御する制御回路の負担を軽減するスイッチング回路を提供することである。   The problem to be solved by the present invention is to provide a switching circuit that reduces the burden on a control circuit that performs switching control.

本発明は、第１のスイッチング素子の制御電極と第１のスイッチング素子の低電位側電極との間に、第２のスイッチング素子とコンデンサとを直列に接続し、第２のスイッチング素子の高電位側電極を第１スイッチング素子の制御電極に、第２のスイッチング素子の低電位側電極を第１スイッチング素子の低電位電極端子に電気的に接続することによって上記課題を解決する。   In the present invention, a second switching element and a capacitor are connected in series between the control electrode of the first switching element and the low potential side electrode of the first switching element, and the high potential of the second switching element is obtained. The above problem is solved by electrically connecting the side electrode to the control electrode of the first switching element and the low potential side electrode of the second switching element to the low potential electrode terminal of the first switching element.

本発明によれば、第１のスイッチング素子のスイッチング制御において、スイッチング毎に当該コンデンサを充放電させることなく、第１のスイッチング素子の誤点弧を防ぐことができるため、スイッチング制御する制御回路の負担を軽減することができる。   According to the present invention, in the switching control of the first switching element, it is possible to prevent erroneous firing of the first switching element without charging and discharging the capacitor every time switching is performed. The burden can be reduced.

本発明の実施形態に係るスイッチング回路を含む直流−三相交流変換装置を示すブロック図である。It is a block diagram which shows the direct current | flow-three phase alternating current converter containing the switching circuit which concerns on embodiment of this invention. 図１の上アーム回路及び下アーム回路の回路図である。It is a circuit diagram of the upper arm circuit and lower arm circuit of FIG. 比較例の上アーム回路及び下アーム回路の回路図である。It is a circuit diagram of the upper arm circuit and lower arm circuit of a comparative example. 比較例の上アーム回路及び下アーム回路における、電圧及び電流の時間特性を示すグラフである。It is a graph which shows the time characteristic of the voltage and electric current in the upper arm circuit and lower arm circuit of a comparative example. 図２の上アーム回路及び下アーム回路における、電圧及び電流の時間特性を示すグラフである。3 is a graph showing time characteristics of voltage and current in the upper arm circuit and the lower arm circuit of FIG. 2. 図２の上アーム回路のうち、ゲート駆動回路及びゲートインピーダンスを省略した回路図である。FIG. 3 is a circuit diagram in which a gate drive circuit and a gate impedance are omitted from the upper arm circuit of FIG. 2. 図６のゲート抵抗、スイッチング素子及びコンデンサをモジュール化した半導体モジュールの平面図である。It is a top view of the semiconductor module which modularized the gate resistance of FIG. 6, the switching element, and the capacitor | condenser. 本発明の実施形態に係るスイッチング回路である、上アーム回路及び下アーム回路の回路図である。It is a circuit diagram of the upper arm circuit and lower arm circuit which are the switching circuits which concern on embodiment of this invention. 図８の上アーム回路のうち、ゲート駆動回路及びゲートインピーダンスを省略した回路図である。FIG. 9 is a circuit diagram in which the gate drive circuit and the gate impedance are omitted from the upper arm circuit of FIG. 8. 図９のゲート抵抗、スイッチング素子及びコンデンサをモジュール化した半導体モジュールの平面図である。It is a top view of the semiconductor module which modularized the gate resistance of FIG. 9, a switching element, and a capacitor | condenser.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

《第１実施形態》
図１は、本発明の実施形態に係るスイッチング回路を含む直流−三相交流変換装置を示すブロック図である。詳細な図示は省略するが、本例のスイッチング回路を含む電力変換器は、交流無停電電源装置や誘導機を回転させる汎用インバータ装置等に適用される。 << First Embodiment >>
FIG. 1 is a block diagram showing a DC / three-phase AC converter including a switching circuit according to an embodiment of the present invention. Although not shown in detail, the power converter including the switching circuit of this example is applied to an AC uninterruptible power supply, a general-purpose inverter that rotates an induction machine, and the like.

本例のスイッチング回路を含む直流−三相交流変換装置は、三相の交流負荷１０３と、直流電源１０１と、当該直流電源１０１の直流電力を交流電力に変換するインバータ１００とを備える。   The DC-three-phase AC converter including the switching circuit of this example includes a three-phase AC load 103, a DC power source 101, and an inverter 100 that converts DC power of the DC power source 101 into AC power.

直流電源１０１は、例えば太陽電池、燃料電池、ＰＦＣコンバータ、またはリチウムイオン電池などの二次電池で構成されている。なお、交流負荷１０３が回生作用する場合、交流負荷１０３の交流電力が、インバータ１００により直流に変換され、直流電源１０１に入力される。   The DC power source 101 is constituted by a secondary battery such as a solar battery, a fuel battery, a PFC converter, or a lithium ion battery. When the AC load 103 performs a regenerative action, the AC power of the AC load 103 is converted into DC by the inverter 100 and input to the DC power supply 101.

インバータ１００は、上アーム回路１０４１、１０４３、１０４５と、下アーム回路１０４２、１０４４、１０４６と、平滑用のコンデンサ１０２と、コントローラ１０５とを有し、直流電源１０１の直流電力を交流電力に変換して、交流負荷１０３に供給する。上アーム回路１０４１、１０４３、１０４５は、パワーデバイスとしてのスイッチング素子Ｑ１、Ｑ３、Ｑ５とダイオードＤ１、Ｄ３、Ｄ５とをそれぞれ並列に接続した回路を主要な構成とし、下アーム回路１０４２、１０４４、１０４６は、同じくパワーデバイスとしてのスイッチング素子Ｑ２、Ｑ４、Ｑ６とダイオードＤ２、Ｄ４、Ｄ６とをそれぞれ並列に接続した回路を主要な構成とする。本例では、２つのスイッチング素子Ｑ１〜Ｑ６を直列に接続した３対の回路が、電源線Ｐ及び電源線Ｎとの間に接続されることにより、直流電源１０１に並列に接続され、各対のスイッチング素子を接続する各接続点と交流負荷１０３の三相入力部とがそれぞれ電気的に接続されている。スイッチング素子Ｑ１〜Ｑ６には、ワイドギャップ半導体デバイス（ＳｉＣデバイス、ＧａＮデバイス、ダイヤモンドデバイス）またはＳｉデバイスであって、例えば、接合型電界効果トランジスタ（ＪＦＥＴ）、ＭＯＳＦＥＴ、又は、絶縁ゲートパイポーラトランジスタ（ＩＧＢＴ）が用いられる。各ダイオードＤ１〜Ｄ６には、例えばＦＲＤ（Ｆａｓｔ Ｒｅｃｏｖｅｒｙ Ｄｉｏｄｅ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）などが用いられる。   The inverter 100 includes upper arm circuits 1041, 1043, and 1045, lower arm circuits 1042, 1044, and 1046, a smoothing capacitor 102, and a controller 105, and converts the DC power of the DC power supply 101 into AC power. And supplied to the AC load 103. The upper arm circuits 1041, 1043, and 1045 mainly have a circuit in which switching elements Q1, Q3, and Q5 as power devices and diodes D1, D3, and D5 are connected in parallel, and the lower arm circuits 1042, 1044, and 1046 The main configuration is a circuit in which switching elements Q2, Q4, Q6 as power devices and diodes D2, D4, D6 are respectively connected in parallel. In this example, three pairs of circuits in which two switching elements Q1 to Q6 are connected in series are connected between the power supply line P and the power supply line N, so that they are connected in parallel to the DC power supply 101, and each pair The connection points for connecting the switching elements are electrically connected to the three-phase input portion of the AC load 103, respectively. The switching elements Q1 to Q6 are wide gap semiconductor devices (SiC devices, GaN devices, diamond devices) or Si devices, for example, junction field effect transistors (JFETs), MOSFETs, or insulated gate bipolar transistors ( IGBT) is used. For each of the diodes D1 to D6, for example, FRD (Fast Recovery Diode), SBD (Schottky Barrier Diode), or the like is used.

図１に示す例でいえば、上アーム回路１０４１と下アーム回路１０４２、上アーム回路１０４３と下アーム回路１０４４、上アーム回路１０４５と下アーム回路１０４６がそれぞれ対になって直列に接続され、上アーム回路１０４１と下アーム回路１０４２との接続点と交流負荷１０３のＵ相、上アーム回路１０４３と下アーム回路１０４４との接続点と交流負荷１０３のＶ相、上アーム回路１０４５と下アーム回路１０４６との接続点と交流負荷１０３のＷ相がそれぞれ接続されている。上アーム回路及び下アーム回路１０４１〜１０４６は、コントローラ１０５により制御され、高周波でスイッチングされる。コントローラ１０５は、上アーム回路１０４１及び下アーム回路１０４２を交互にオン及びオフにして、オン時間比率を増減させて、インバータ１００からの出力を制御する。   In the example shown in FIG. 1, the upper arm circuit 1041 and the lower arm circuit 1042, the upper arm circuit 1043 and the lower arm circuit 1044, and the upper arm circuit 1045 and the lower arm circuit 1046 are paired and connected in series. Connection point between arm circuit 1041 and lower arm circuit 1042 and U phase of AC load 103, connection point between upper arm circuit 1043 and lower arm circuit 1044 and V phase of AC load 103, upper arm circuit 1045 and lower arm circuit 1046 And the W phase of the AC load 103 are connected to each other. The upper arm circuit and the lower arm circuits 1041 to 1046 are controlled by the controller 105 and switched at a high frequency. The controller 105 controls the output from the inverter 100 by alternately turning on and off the upper arm circuit 1041 and the lower arm circuit 1042 to increase or decrease the on-time ratio.

上アーム回路１０４１はスイッチング素子Ｑ１、ダイオードＤ１、後述するゲート駆動回路で構成され、スイッチング素子Ｑ１のドレイン電極はダイオードＤ１のカソード端子に接続され、スイッチング素子Ｑ１のソース電極はダイオードＤ１のアノード端子に接続されている。スイッチング素子Ｑ１のゲート電極は後述するゲート駆動回路を介してコントローラ１０５に接続されている。他の上アーム回路及び下アーム回路１０４２〜１０４６の各端子も同様にコントローラ１０５に接続されている。   The upper arm circuit 1041 includes a switching element Q1, a diode D1, and a gate drive circuit described later. The drain electrode of the switching element Q1 is connected to the cathode terminal of the diode D1, and the source electrode of the switching element Q1 is connected to the anode terminal of the diode D1. It is connected. The gate electrode of the switching element Q1 is connected to the controller 105 via a gate drive circuit described later. The terminals of the other upper arm circuits and lower arm circuits 1042 to 1046 are also connected to the controller 105 in the same manner.

次に、図２を用いて、本例のスイッチング回路に相当する上アーム回路１０４１と下アーム回路１０４２の詳細な回路構成を説明する。図２は、図１のインバータ１００からＵ相を抜き出した回路の回路図である。なお、上アーム回路１０４３と下アーム回路１０４４の回路構成、及び、上アーム回路１０４５及び下アーム回路１０４６の回路構成は、上アーム回路１０４１と下アーム回路１０４２の回路構成と同様であるため、説明を省略する。   Next, detailed circuit configurations of the upper arm circuit 1041 and the lower arm circuit 1042 corresponding to the switching circuit of this example will be described with reference to FIG. FIG. 2 is a circuit diagram of a circuit in which the U phase is extracted from the inverter 100 of FIG. Note that the circuit configurations of the upper arm circuit 1043 and the lower arm circuit 1044 and the circuit configurations of the upper arm circuit 1045 and the lower arm circuit 1046 are the same as the circuit configurations of the upper arm circuit 1041 and the lower arm circuit 1042, and thus will be described. Is omitted.

上アーム回路１０４１は、スイッチング素子Ｑ１と、ダイオードＤ１と、ゲート抵抗１１と、ゲートインピーダンス１２と、ゲート駆動回路１３と、スイッチング素子１４と、コンデンサ１５とを備えている。下アーム回路１０４２は、スイッチング素子Ｑ２と、ダイオードＤ２と、ゲート抵抗２１と、ゲートインピーダンス２２と、ゲート駆動回路２３と、スイッチング素子２４と、コンデンサ２５とを備える。スイッチング素子Ｑ１は、ドレイン−ゲート間に帰還容量１６と、ゲート−ソース間に入力容量１７とを有する。スイッチング素子Ｑ２は、ドレイン−ゲート間に帰還容量２６と、ゲート−ソース間に入力容量２７とを有する。帰還容量１６、２６及び入力容量１７、２７は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２のそれぞれの内部に存在する寄生容量である。   The upper arm circuit 1041 includes a switching element Q1, a diode D1, a gate resistor 11, a gate impedance 12, a gate driving circuit 13, a switching element 14, and a capacitor 15. The lower arm circuit 1042 includes a switching element Q2, a diode D2, a gate resistor 21, a gate impedance 22, a gate drive circuit 23, a switching element 24, and a capacitor 25. The switching element Q1 has a feedback capacitor 16 between the drain and the gate and an input capacitor 17 between the gate and the source. The switching element Q2 has a feedback capacitor 26 between the drain and the gate and an input capacitor 27 between the gate and the source. The feedback capacitors 16 and 26 and the input capacitors 17 and 27 are parasitic capacitors existing inside the switching element Q1 and the switching element Q2.

陽極端子１は直流電源１０１の正極側に接続され、陰極端子２は直流電源１０１の負極側に接続されている。交流端子３は、スイッチング素子Ｑ１のソース電極とスイッチング素子Ｑ２のドレイン電極との接続点から引き出され、交流負荷１０３のＵ相に接続されている。   The anode terminal 1 is connected to the positive electrode side of the DC power source 101, and the cathode terminal 2 is connected to the negative electrode side of the DC power source 101. The AC terminal 3 is drawn from the connection point between the source electrode of the switching element Q1 and the drain electrode of the switching element Q2, and is connected to the U phase of the AC load 103.

スイッチング素子Ｑ１の三端子のうち、高電位側電極であるドレイン電極は陽極端子１に接続され、低電位側電極であるソース電極は交流端子３及びスイッチング素子Ｑ２のドレイン電極に接続され、制御電極であるゲート電極はゲート抵抗１１に接続されている。ゲート抵抗１１は、スイッチング素子Ｑ１における寄生振動を防止するための抵抗であり、一端をスイッチング素子Ｑ１のゲート電極に接続されている。ゲートインピーダンス１２は、ゲート駆動回路１３の内部インピーダンス及び配線のインピーダンスに相当し、インダクタンスを主成分とするインピーダンスである。ゲートインピーダンス１２は、一端をゲート抵抗１１の他端に、他端をゲート駆動回路１３に接続されている。   Of the three terminals of the switching element Q1, the drain electrode which is a high potential side electrode is connected to the anode terminal 1, the source electrode which is a low potential side electrode is connected to the AC terminal 3 and the drain electrode of the switching element Q2, and the control electrode The gate electrode is connected to the gate resistor 11. The gate resistor 11 is a resistor for preventing parasitic vibration in the switching element Q1, and one end is connected to the gate electrode of the switching element Q1. The gate impedance 12 corresponds to the internal impedance of the gate drive circuit 13 and the wiring impedance, and is an impedance mainly composed of an inductance. The gate impedance 12 has one end connected to the other end of the gate resistor 11 and the other end connected to the gate drive circuit 13.

ゲート駆動回路１３は、コントローラ１０５からの制御信号に基づき、ゲート電圧をゲート電極に入力し、スイッチング素子Ｑ１をスイッチング制御する駆動回路である。ゲート駆動回路１３は、ゲートインピーダンス１２及び交流端子３に接続されている。   The gate drive circuit 13 is a drive circuit that controls the switching of the switching element Q1 by inputting a gate voltage to the gate electrode based on a control signal from the controller 105. The gate drive circuit 13 is connected to the gate impedance 12 and the AC terminal 3.

スイッチング素子１４は、ＰＮＰトランジスタであり、エミッタ電極をスイッチング素子Ｑ１のゲート電極とゲート抵抗１１の一端との間に接続され、コレクタ電極をコンデンサ１５の一端に接続され、ベース電極をゲート抵抗１１の他端とゲートインピーダンス１２の一端との間に接続されている。コンデンサ１５は、一端をスイッチング素子１４のコレクタ電極に接続され、他端をスイッチング素子Ｑ１のソース電極に接続されている。すなわち、スイッチング素子１４及びコンデンサ１５は直列に接続され、スイッチング素子１４とコンデンサ１５との直列回路が、スイッチング素子のゲート−ソース間に電気的に接続されている。   The switching element 14 is a PNP transistor. The emitter electrode is connected between the gate electrode of the switching element Q1 and one end of the gate resistor 11, the collector electrode is connected to one end of the capacitor 15, and the base electrode is connected to the gate resistor 11. It is connected between the other end and one end of the gate impedance 12. Capacitor 15 has one end connected to the collector electrode of switching element 14 and the other end connected to the source electrode of switching element Q1. That is, the switching element 14 and the capacitor 15 are connected in series, and a series circuit of the switching element 14 and the capacitor 15 is electrically connected between the gate and the source of the switching element.

スイッチング素子Ｑ２の三端子のうち、高電位側電極であるドレイン電極はスイッチング素子Ｑ１のソース電極及び交流端子に接続され、低電位側電極であるソース電極は陰極電極２に接続され、制御電極であるゲート電極はゲート抵抗２１に接続されている。ゲート抵抗２１は、スイッチング素子Ｑ２における寄生振動を防止するための抵抗であり、一端をスイッチング素子Ｑ２のゲート電極に接続されている。ゲートインピーダンス２２は、ゲート駆動回路２３の内部インピーダンス及び配線のインピーダンスに相当し、インダクタンスを主成分とするインピーダンスである。ゲートインピーダンス２２は、一端をゲート抵抗２１の他端に、他端をゲート駆動回路に接続されている。   Of the three terminals of the switching element Q2, the drain electrode that is the high potential side electrode is connected to the source electrode and the AC terminal of the switching element Q1, the source electrode that is the low potential side electrode is connected to the cathode electrode 2, and the control electrode A certain gate electrode is connected to the gate resistor 21. The gate resistor 21 is a resistor for preventing parasitic vibration in the switching element Q2, and one end is connected to the gate electrode of the switching element Q2. The gate impedance 22 corresponds to the internal impedance of the gate drive circuit 23 and the impedance of the wiring, and is an impedance whose main component is inductance. The gate impedance 22 has one end connected to the other end of the gate resistor 21 and the other end connected to the gate drive circuit.

ゲート駆動回路２３は、コントローラ１０５からの制御信号に基づき、ゲート電圧をゲート電極に入力し、スイッチング素子Ｑ２をスイッチング制御する駆動回路である。ゲート駆動回路２３は、ゲートインピーダンス２２及び陰極端子２に接続されている。   The gate drive circuit 23 is a drive circuit that controls the switching of the switching element Q2 by inputting a gate voltage to the gate electrode based on a control signal from the controller 105. The gate drive circuit 23 is connected to the gate impedance 22 and the cathode terminal 2.

スイッチング素子２４は、ＰＮＰトランジスタであり、エミッタ電極をスイッチング素子Ｑ２のゲート電極とゲート抵抗２１の一端との間に接続され、コレクタ電極をコンデンサ２５の一端に接続され、ベース電極をゲート抵抗２１の他端とゲートインピーダンス２２の一端との間に接続されている。コンデンサ２５は、一端をスイッチング素子２４のコレクタ電極に接続され、他端をスイッチング素子Ｑ２のソース電極に接続されている。すなわち、スイッチング素子２４及びコンデンサ２５は直列に接続され、スイッチング素子２４とコンデンサ２５との直列回路が、スイッチング素子のゲート−ソース間に接続されている。   The switching element 24 is a PNP transistor. The emitter electrode is connected between the gate electrode of the switching element Q2 and one end of the gate resistor 21, the collector electrode is connected to one end of the capacitor 25, and the base electrode is connected to the gate resistor 21. Connected between the other end and one end of the gate impedance 22. Capacitor 25 has one end connected to the collector electrode of switching element 24 and the other end connected to the source electrode of switching element Q2. That is, the switching element 24 and the capacitor 25 are connected in series, and a series circuit of the switching element 24 and the capacitor 25 is connected between the gate and the source of the switching element.

ゲート駆動回路１３、２３は、図１のコントローラ１０５からの制御信号がＯＮ指令のときに陽極電圧、ＯＦＦ指令のときに陰極電圧を出力する。   The gate drive circuits 13 and 23 output an anode voltage when the control signal from the controller 105 in FIG. 1 is an ON command, and a cathode voltage when the control signal is an OFF command.

スイッチング素子Ｑ１、Ｑ２は、ゲート−ソース間の電圧が閾値電圧以上になるとオンの状態になり、ドレイン−ソース間が通電され、ゲート−ソース間の電圧が当該閾値電圧未満であればオフの状態で、ドレイン−ソース間は遮断される。閾値電圧は、スイッチング素子Ｑ１、Ｑ２のオン及びオフを切り替える、デバイスの固有の電圧であり、ゲート駆動回路１３、２３からは、ＯＮ指令のとき閾値電圧よりも十分高い陽極電圧、ＯＦＦ指令のとき閾値電圧よりも十分低い陰極電圧が供給される。すなわち、スイッチング素子Ｑ１、Ｑ２のゲート−ソース間が、閾値電圧よりも高い電圧から低い電圧に切り替わると、スイッチング素子Ｑ１、Ｑ２はオンからオフに反転（ターンオフ）する。   The switching elements Q1 and Q2 are turned on when the voltage between the gate and the source becomes equal to or higher than the threshold voltage, and are turned on when the drain and source are energized, and the voltage between the gate and source is less than the threshold voltage. Thus, the drain-source is cut off. The threshold voltage is a device-specific voltage that switches on and off the switching elements Q1 and Q2. From the gate drive circuits 13 and 23, an anode voltage sufficiently higher than the threshold voltage when the ON command is issued, and an OFF command. A cathode voltage sufficiently lower than the threshold voltage is supplied. That is, when the gate-source of the switching elements Q1, Q2 is switched from a voltage higher than the threshold voltage to a lower voltage, the switching elements Q1, Q2 are inverted (turned off) from on to off.

ここで、スイッチング素子Ｑ１〜Ｑ６における誤点弧について、図３及び図４を用いて説明する。図３は比較例のスイッチング回路の回路図を示し、図４は比較例のスイッチング回路における、ゲート駆動回路１３の出力電圧、ゲート駆動回路２３の出力電圧、スイッチング素子Ｑ１のゲート−ソース間の電圧、スイッチング素子Ｑ２のゲート−ソース間の電圧、スイッチング素子Ｑ１のドレイン−ソース間の電圧、スイッチング素子Ｑ１のドレイン電流、スイッチング素子Ｑ２のドレイン−ソース間の電圧、及び、スイッチング素子Ｑ２のドレイン電流のタイムチャートを示している。なお、交流端子３に出力される負荷電流は正（交流端子から電流が出力される方向）とする。   Here, erroneous firing in the switching elements Q1 to Q6 will be described with reference to FIGS. 3 shows a circuit diagram of the switching circuit of the comparative example, and FIG. 4 shows the output voltage of the gate driving circuit 13, the output voltage of the gate driving circuit 23, and the voltage between the gate and the source of the switching element Q1 in the switching circuit of the comparative example. , The voltage between the gate and the source of the switching element Q2, the voltage between the drain and the source of the switching element Q1, the drain current of the switching element Q1, the voltage between the drain and source of the switching element Q2, and the drain current of the switching element Q2. A time chart is shown. The load current output to the AC terminal 3 is positive (the direction in which current is output from the AC terminal).

図３に示すように、比較例に係るスイッチング回路では、本例のようなスイッチング素子１４及びコンデンサ１５の直列回路が、スイッチング素子Ｑ１、Ｑ２のゲート−ソース間に接続されていない。図４に示すように、ゲート駆動回路１３は時間Ｔ１から時間Ｔ２までをオン期間とする陽極パルスを出力し、ゲート駆動回路２３は時間Ｔ３までと時間Ｔ４以降をオン期間とする陽極パルスを出力する。時間Ｔ１で陽極パルスがゲート駆動回路１３から出力されると、入力容量１７の充電に伴って、スイッチング素子Ｑ１のゲート−ソース間の電圧は徐々に上昇する。このとき、ゲート駆動回路２３の出力およびスイッチング素子Ｑ２のゲート−ソース間電圧は陰極になっている。   As shown in FIG. 3, in the switching circuit according to the comparative example, the series circuit of the switching element 14 and the capacitor 15 as in this example is not connected between the gate and the source of the switching elements Q1 and Q2. As shown in FIG. 4, the gate drive circuit 13 outputs an anode pulse having an on period from time T1 to time T2, and the gate drive circuit 23 outputs an anode pulse having an on period from time T3 to time T4. To do. When the anode pulse is output from the gate drive circuit 13 at time T1, the voltage between the gate and the source of the switching element Q1 gradually increases as the input capacitor 17 is charged. At this time, the output of the gate drive circuit 23 and the gate-source voltage of the switching element Q2 are the cathode.

スイッチング素子Ｑ１のゲート−ソース間の電圧は、時間Ｔａの時点で閾値電圧に達するため、スイッチング素子Ｑ１がオフからオン（ターンオン）になり、スイッチング素子Ｑ１のドレイン電流が流れ始め、スイッチング素子Ｑ１のドレイン−ソース間電圧は下がる。またスイッチング素子Ｑ１のドレイン−ソース間の電圧下降に伴い、スイッチング素子Ｑ２のドレイン−ソース間電圧が上昇する。   Since the voltage between the gate and the source of the switching element Q1 reaches the threshold voltage at the time Ta, the switching element Q1 is turned on from off (turned on), the drain current of the switching element Q1 starts to flow, and the switching element Q1 The drain-source voltage decreases. As the voltage between the drain and source of the switching element Q1 decreases, the voltage between the drain and source of the switching element Q2 increases.

時間Ｔａの時点で、スイッチング素子Ｑ２のドレイン−ソース間の電圧上昇（ｄｖ/ｄｔ）による電流は、帰還容量２６及び入力容量２７を接続する経路に流れ出す。そのため、スイッチング素子Ｑ２のゲート−ソース間の電圧が上昇する。このスイッチング素子Ｑ２のゲート−ソース間の上昇電圧は、スイッチング素子Ｑ２のドレイン−ソース間の電圧の上昇速度（ｄｖ/ｄｔ）が大きいほど高くなり、帰還容量２６の容量を入力容量２７の容量で除した値（帰還容量２６の容量／入力容量２７の容量）が大きいほど、高くなる。そして時間Ｔｂの時点で、スイッチング素子Ｑ２のゲート−ソース間の電圧が閾値電圧より高くなり、スイッチング素子Ｑ２が誤ってターンオンされる。この時、スイッチング素子Ｑ１はオンであるため、陽極端子１と陰極端子２との間が短絡し、スイッチング素子Ｑ１及びスイッチング素子Ｑ２に過大な電気的ストレスが加わる。特に、スイッチング素子Ｑ１〜Ｑ６に、ＳｉＣデバイスを用いた場合には、他の半導体デバイス（Ｓｉデバイスなど）を用いた場合と比較して、動作が高速であり電圧の上昇速度（ｄｖ/ｄｔ）が大きく、また帰還容量１６、２６の容量も大きい。そのため、上記のような誤点弧が起こりやすい。   At time Ta, the current due to the voltage rise (dv / dt) between the drain and source of the switching element Q2 flows out to the path connecting the feedback capacitor 26 and the input capacitor 27. For this reason, the voltage between the gate and the source of the switching element Q2 increases. The rising voltage between the gate and the source of the switching element Q2 becomes higher as the rising speed (dv / dt) of the drain-source voltage of the switching element Q2 increases, and the capacity of the feedback capacitor 26 is the capacity of the input capacitor 27. The larger the value obtained by dividing (the capacity of the feedback capacitor 26 / the capacity of the input capacitor 27), the higher the value. At time Tb, the gate-source voltage of the switching element Q2 becomes higher than the threshold voltage, and the switching element Q2 is erroneously turned on. At this time, since the switching element Q1 is on, the anode terminal 1 and the cathode terminal 2 are short-circuited, and excessive electrical stress is applied to the switching element Q1 and the switching element Q2. In particular, when SiC devices are used for the switching elements Q1 to Q6, the operation is faster and the voltage increase rate (dv / dt) than when other semiconductor devices (Si devices or the like) are used. The feedback capacitors 16 and 26 are also large. For this reason, the erroneous ignition as described above is likely to occur.

誤点弧を防ぐための回路構成として、スイッチング素子Ｑ１〜Ｑ６のゲート−ソース間にコンデンサを追加接続することで、見かけ上のゲート−ソース間の容量（入力容量）を増やす回路構成が知られている。帰還容量２６の容量を入力容量２７の容量で除した値（帰還容量２６の容量/入力容量２７の容量)が小さくなり、誤点弧が生じにくくなる。しかし、当該回路構成では、スイッチング毎に追加されたコンデンサを充放電する必要があるため、ゲート駆動回路１３、２３の負担が増加する、という課題がある。また、コンデンサを追加することで、スイッチング制御時のゲート信号の波形の変化が鈍くなり、スイッチング素子Ｑ１〜Ｑ６のスイッチング速度が遅くなるため、スイッチング動作の時間遅れが大きくなったり、スイッチング損失が増加したりする、という課題もある。   As a circuit configuration for preventing false firing, there is known a circuit configuration for increasing an apparent gate-source capacitance (input capacitance) by additionally connecting a capacitor between the gate and source of the switching elements Q1 to Q6. ing. A value obtained by dividing the capacity of the feedback capacitor 26 by the capacity of the input capacitor 27 (capacity of the feedback capacitor 26 / capacity of the input capacitor 27) becomes small, and erroneous firing is less likely to occur. However, in this circuit configuration, there is a problem that the burden on the gate drive circuits 13 and 23 increases because it is necessary to charge and discharge the capacitor added every switching. Also, by adding a capacitor, the change in the waveform of the gate signal at the time of switching control becomes dull, and the switching speed of the switching elements Q1 to Q6 becomes slow, so the time delay of the switching operation becomes large and the switching loss increases. There is also a problem of doing.

また、誤点弧を防ぐための他の回路構成として、スイッチング素子Ｑ１〜Ｑ６のゲート−ソース間に、ＰＮＰトランジスタのみを接続し、スイッチング素子Ｑ１〜Ｑ６のゲート−ソース間の電圧が上昇した時に、当該ＰＮＰトランジスタをオンにすることで、ゲート−ソース間の電圧をゼロ相当にして、スイッチング素子Ｑ１〜Ｑ６の誤点弧を防ぐ回路構成が知られている（特開２００３−３２４９６６号公報を参照）。しかし、当該回路構成において、スイッチング素子Ｑ１〜Ｑ６に、閾値電圧が低いまたは負電圧である半導体デバイスを用いた場合には、ＰＮＰトランジスタがオンであっても、ＰＮＰトランジスタの電圧降下分だけゲート−ソース間電圧が上昇し、スイッチング素子Ｑ１〜Ｑ６が誤ってターンオンしてしまう。すなわち、当該回路構成は、閾値電圧が低い、または負電圧とするワイドギャップ半導体のスイッチング回路には適用することができない。   As another circuit configuration for preventing false firing, when only the PNP transistor is connected between the gate and source of the switching elements Q1 to Q6, and the voltage between the gate and source of the switching elements Q1 to Q6 rises. A circuit configuration is known in which the PNP transistor is turned on so that the gate-source voltage is equivalent to zero to prevent erroneous firing of the switching elements Q1 to Q6 (Japanese Patent Laid-Open No. 2003-324966). reference). However, in the circuit configuration, when a semiconductor device having a low threshold voltage or a negative voltage is used for the switching elements Q1 to Q6, even if the PNP transistor is on, the gate − The voltage between the sources rises, and the switching elements Q1 to Q6 are erroneously turned on. That is, the circuit configuration cannot be applied to a wide gap semiconductor switching circuit having a low threshold voltage or a negative voltage.

本例は、上記のように、スイッチング素子Ｑ１〜Ｑ６のゲート−ソース間に、ＰＮＰトランジスタであるスイッチング素子１４、２４とコンデンサ１５、２５との直列回路を接続し、スイッチング素子１４、２４のベース電極を、ゲート抵抗１１、２１とゲート駆動回路１３、２３との間に接続している。これにより、スイッチング素子Ｑ１のターンオンに伴い、スイッチング素子Ｑ２のゲート−ソース間の電圧が上昇した場合、スイッチング素子２４がオンになり、コンデンサ２５がスイッチング素子Ｑ２のゲート−ソース間に接続される。コンデンサ２５の充電電圧により、スイッチング素子Ｑ２のゲート−ソース間の電圧上昇を抑えつつ、スイッチング素子Ｑ２のゲート−ソース間に負バイアスをかけることができるため、スイッチング素子Ｑ２が誤ってターンオンすることを防ぐことができる。   In this example, as described above, a series circuit of switching elements 14 and 24, which are PNP transistors, and capacitors 15 and 25 are connected between the gates and sources of the switching elements Q1 to Q6, and the bases of the switching elements 14 and 24 are connected. The electrodes are connected between the gate resistors 11 and 21 and the gate drive circuits 13 and 23. Thereby, when the voltage between the gate and the source of the switching element Q2 rises with the turn-on of the switching element Q1, the switching element 24 is turned on, and the capacitor 25 is connected between the gate and the source of the switching element Q2. The charging voltage of the capacitor 25 can suppress a voltage increase between the gate and the source of the switching element Q2, and a negative bias can be applied between the gate and the source of the switching element Q2, so that the switching element Q2 is erroneously turned on. Can be prevented.

次に、図５を用いて、本例のスイッチング回路の動作を説明する。図５は本例のスイッチング回路における、ゲート駆動回路１３の出力電圧、ゲート駆動回路２３の出力電圧、スイッチング素子Ｑ１のゲート−ソース間の電圧、スイッチング素子Ｑ２のゲート−ソース間の電圧、スイッチング素子Ｑ１のドレイン−ソース間の電圧、上アーム回路１０４１の電流、スイッチング素子Ｑ２のドレイン−ソース間の電圧、及び、下アーム回路１０４２の電流のタイムチャートを示し、図４のタイムチャートと対応している。ゲート駆動回路１３、２３から出力される陽極パルスのタイミングは、図４に示すタイミングと同じため、説明を省略する。   Next, the operation of the switching circuit of this example will be described with reference to FIG. 5 shows the output voltage of the gate drive circuit 13, the output voltage of the gate drive circuit 23, the voltage between the gate and the source of the switching element Q1, the voltage between the gate and the source of the switching element Q2, and the switching element in the switching circuit of this example. 4 shows a time chart of the voltage between the drain and source of Q1, the current of the upper arm circuit 1041, the voltage between the drain and source of the switching element Q2, and the current of the lower arm circuit 1042, and corresponds to the time chart of FIG. Yes. The timing of the anode pulse output from the gate drive circuits 13 and 23 is the same as the timing shown in FIG.

時間Ｔ１でゲート駆動回路１３より陽極パルスが出力されると、スイッチング素子Ｑ１のゲート−ソース間の電圧は上昇する。時間Ｔａの時点で、スイッチング素子Ｑ１のゲート−ソース間の電圧は閾値電圧に達し、スイッチング素子Ｑ１はターンオンする。このとき、スイッチング素子Ｑ１のドレイン電流が流れ始め、スイッチング素子Ｑ１のドレイン−ソース間電圧は下がる。スイッチング素子Ｑ１のドレイン−ソース間の電圧下降に伴い、スイッチング素子Ｑ２のドレイン−ソース間電圧が上昇する。このとき、ゲート駆動回路２３からは、負バイアスの電圧が出力されている。   When an anode pulse is output from the gate drive circuit 13 at time T1, the voltage between the gate and source of the switching element Q1 rises. At time Ta, the voltage between the gate and source of the switching element Q1 reaches the threshold voltage, and the switching element Q1 is turned on. At this time, the drain current of the switching element Q1 starts to flow, and the drain-source voltage of the switching element Q1 decreases. As the voltage between the drain and source of the switching element Q1 decreases, the voltage between the drain and source of the switching element Q2 increases. At this time, the gate drive circuit 23 outputs a negative bias voltage.

時間Ｔａ以降、スイッチング素子Ｑ２のドレイン−ソース間の電圧上昇（ｄｖ/ｄｔ）による電流は、帰還容量２６及び入力容量２７を接続する経路に流れ出し、これによりスイッチング素子Ｑ２のゲート−ソース間電圧が上昇する。また本例では、スイッチング素子Ｑ２のゲート電極から、スイッチング素子２４のエミッタ電極及びベース電極を介して、ゲートインピーダンス２２までの経路が形成されており、Ｑ２のゲート−ソース間電圧上昇による電流が当該経路に流れ、スイッチング素子２４がオンになる。スイッチング素子２４がオンになると、スイッチング素子Ｑ２のゲート−ソース間には、コンデンサ２５が並列に接続されることになる。そのため、スイッチング素子Ｑ２のゲート−ソース間の電圧上昇は抑制され、時間Ｔｂの時点でピークになるスイッチング素子Ｑ２のゲート−ソース間の電圧は閾値電圧より低く維持され、スイッチング素子Ｑ２の誤点弧を防ぐことができる。一連の動作において、コンデンサ２５の端子電圧変化は小さいため、コンデンサ２５の電流がゲート駆動回路２３の負担になることはほとんどない。   After time Ta, the current due to the voltage rise (dv / dt) between the drain and source of the switching element Q2 flows out to the path connecting the feedback capacitor 26 and the input capacitor 27, whereby the gate-source voltage of the switching element Q2 is reduced. To rise. Further, in this example, a path is formed from the gate electrode of the switching element Q2 to the gate impedance 22 through the emitter electrode and the base electrode of the switching element 24, and the current due to the increase in the gate-source voltage of Q2 The switching element 24 is turned on. When the switching element 24 is turned on, the capacitor 25 is connected in parallel between the gate and the source of the switching element Q2. Therefore, the voltage increase between the gate and the source of the switching element Q2 is suppressed, and the voltage between the gate and the source of the switching element Q2 that peaks at the time Tb is maintained lower than the threshold voltage, and the false ignition of the switching element Q2 Can be prevented. In a series of operations, since the terminal voltage change of the capacitor 25 is small, the current of the capacitor 25 is hardly burdened by the gate drive circuit 23.

次に、図６及び図７を用いて、本例のスイッチング回路を組み込んだ半導体モジュール２００を説明する。図６は上アーム回路１０４１から、ゲート駆動回路１３及びゲートインピーダンス１２を除いた回路図であり、図７は半導体モジュール２００の平面図である。なお、他の上アーム回路１０４３、１０４５及び下アーム回路１０４２、１０４４、１０４６に含まれる素子も、同様にモジュール化されているが、上アーム回路１０４１のモジュール化と同様であるため、説明を省略する。   Next, a semiconductor module 200 incorporating the switching circuit of this example will be described with reference to FIGS. FIG. 6 is a circuit diagram in which the gate drive circuit 13 and the gate impedance 12 are removed from the upper arm circuit 1041, and FIG. 7 is a plan view of the semiconductor module 200. The elements included in the other upper arm circuits 1043 and 1045 and the lower arm circuits 1042, 1044, and 1046 are also modularized, but the description is omitted because they are the same as the modularization of the upper arm circuit 1041. To do.

本例の半導体モジュール２００は、ゲート抵抗１１、スイッチング素子１４及びコンデンサ１５をモジュール化したものである。スイッチング素子Ｑ１及びダイオードＤ１は、基板（図示しない）上に形成された、電極Ａを含む配線上に実装されている。また、スイッチング素子Ｑ１及びダイオードＤ１は、電極Ｂを含む配線と電気的に接続されている。半導体モジュール２００において、ゲート抵抗１１、スイッチング素子１４及びコンデンサ１５は、電極Ｃ及び電極Ｄをそれぞれ含む配線上に実装され、また各素子間を接続する配線に実装されることで、モジュール化されている。また、半導体モジュール２００と、スイッチング素子Ｑ１のゲート電極及びソース電極が、接続されている。これにより、本例のスイッチング回路を有さないインバータに接続する際には、インバータ回路基板に、本例の半導体モジュール２００を実装し、回路を構成する素子と接続すれば、本例のスイッチング回路を含むインバータを実現することができる。   The semiconductor module 200 of this example is a module in which the gate resistor 11, the switching element 14, and the capacitor 15 are modularized. The switching element Q1 and the diode D1 are mounted on a wiring including an electrode A formed on a substrate (not shown). The switching element Q1 and the diode D1 are electrically connected to the wiring including the electrode B. In the semiconductor module 200, the gate resistor 11, the switching element 14, and the capacitor 15 are mounted on wirings including the electrodes C and D, respectively, and are mounted on wirings that connect the elements to be modularized. Yes. Further, the semiconductor module 200 is connected to the gate electrode and the source electrode of the switching element Q1. As a result, when connecting to an inverter that does not have the switching circuit of this example, if the semiconductor module 200 of this example is mounted on the inverter circuit board and connected to the elements constituting the circuit, the switching circuit of this example An inverter including can be realized.

上記のように、本例は、スイッチング素子Ｑ１〜Ｑ６のゲート電極とソース電極との間に、コンデンサ１５、２５とスイッチング素子１４、２４とを直列にして接続し、スイッチング素子１４、２５のエミッタ電極をスイッチング素子Ｑ１〜Ｑ６のゲート電極に、スイッチング素子１４、２４のコレクタ電極をスイッチング素子Ｑ１〜Ｑ６のソース電極に、スイッチング素子１４、２４のベース電極をゲート抵抗１１、２１とゲート駆動回路１３、２３との間に、それぞれ電気的に接続する。これにより、一方のスイッチング素子Ｑ１〜Ｑ６のターンオンに伴う、他方のスイッチング素子Ｑ１〜Ｑ６のゲート−ソース間の電圧上昇において、ゲート電極からの電流が、スイッチング素子１４、２４のエミッタ−ベース間を通り、ゲート駆動回路１３、２３に流れる。そして、スイッチング素子１４、２４がオンになり、コンデンサ１５、２５と導通させることで、入力容量が大きくなるため、スイッチング素子Ｑ１〜Ｑ６のゲート−ソース間の電圧上昇を抑制し、スイッチング素子Ｑ１〜Ｑ６の誤点弧を防ぐことができる。   As described above, in this example, the capacitors 15 and 25 and the switching elements 14 and 24 are connected in series between the gate electrode and the source electrode of the switching elements Q1 to Q6, and the emitters of the switching elements 14 and 25 are connected. The electrodes are the gate electrodes of the switching elements Q1 to Q6, the collector electrodes of the switching elements 14 and 24 are the source electrodes of the switching elements Q1 to Q6, the base electrodes of the switching elements 14 and 24 are the gate resistors 11 and 21, and the gate drive circuit 13 , 23 are electrically connected to each other. As a result, the current from the gate electrode flows between the emitter and base of the switching elements 14 and 24 in the voltage increase between the gate and source of the other switching elements Q1 to Q6 accompanying the turn-on of one switching element Q1 to Q6. And flows to the gate drive circuits 13 and 23. Then, the switching elements 14 and 24 are turned on and are electrically connected to the capacitors 15 and 25, whereby the input capacitance is increased. Therefore, the increase in the voltage between the gate and the source of the switching elements Q1 to Q6 is suppressed, and the switching elements Q1 to Q1 are controlled. Q6's false firing can be prevented.

また本例において、コンデンサ１５、２５は、スイッチング素子Ｑ１〜Ｑ６のゲート−ソース間にバイアス電圧をかけることで誤点弧を防ぐように接続されているため、ゲート駆動回路１３、２３によるスイッチング制御毎に、コンデンサ１５、２５を放電させる必要がない。そのため、本例は、スイッチング制御毎に、コンデンサ１５、２５を充放電しなくてもよいため、ゲート駆動回路１３、２３の負担を軽減し、ゲート駆動回路１３、２３の出力波形も鈍らず、スイッチング動作の遅れが発生することを防ぎ、スイッチング速度の低下を防ぐことができる。   In this example, the capacitors 15 and 25 are connected so as to prevent false firing by applying a bias voltage between the gate and source of the switching elements Q1 to Q6, so that the switching control by the gate drive circuits 13 and 23 is performed. It is not necessary to discharge the capacitors 15 and 25 every time. Therefore, in this example, it is not necessary to charge and discharge the capacitors 15 and 25 for each switching control. Therefore, the burden on the gate drive circuits 13 and 23 is reduced, and the output waveforms of the gate drive circuits 13 and 23 are not dull. It is possible to prevent the switching operation from being delayed and to prevent the switching speed from being lowered.

また本例は、スイッチング素子Ｑ１〜Ｑ６に、ゲート−ソース間の閾値電圧を負電圧とするワイドギャップ半導体デバイスを用いた場合において、一方のスイッチング素子Ｑ１〜Ｑ６のターンオンに伴い、他方のスイッチング素子Ｑ１〜Ｑ６のゲート−ソース間の電圧が上昇し、スイッチング素子１４、２４がオンになる。かかる場合に、本例は、コンデンサ１５、２５をスイッチング素子１４、２５に直列に接続しているため、コンデンサ１５、２５により負側へバイアス電圧が加わり、スイッチング素子Ｑ１〜Ｑ６のゲート−ソース間の電圧を、閾値電圧未満に維持することができる。これにより、ゲート−ソース間の閾値電圧が低い、または閾値電圧を負電圧とするワイドギャップ半導体デバイスを用いた場合でも、スイッチング素子Ｑ１〜Ｑ６の誤点弧を防ぐことができる。   Further, in the present example, when a wide gap semiconductor device having a negative gate-source threshold voltage is used as the switching elements Q1 to Q6, the switching element Q1 to Q6 is turned on as the other switching element is turned on. The gate-source voltage of Q1 to Q6 rises, and the switching elements 14 and 24 are turned on. In this case, since the capacitors 15 and 25 are connected in series to the switching elements 14 and 25 in this example, a bias voltage is applied to the negative side by the capacitors 15 and 25, and the gate-source between the switching elements Q1 to Q6. Can be maintained below the threshold voltage. Thereby, even when a wide gap semiconductor device having a low gate-source threshold voltage or a negative threshold voltage is used, erroneous firing of the switching elements Q1 to Q6 can be prevented.

また本例は、スイッチング回路を半導体モジュール２００に組み込むことでモジュール化されている。これにより、追加部品を設けることなく、本例のスイッチング回路を、従来の電力変換器へ実装することができる。   This example is modularized by incorporating a switching circuit into the semiconductor module 200. Thereby, the switching circuit of this example can be mounted on a conventional power converter without providing additional components.

なお本例は、スイッチング素子Ｑ１〜Ｑ６にバイポーラトランジスタを用いて、コレクタ電極を高電位側電極に、エミッタ電極を低電位側電極に、ベース電極を制御電極になるよう接続してもよい。また、スイッチング素子１４、２４に、Ｐチャネル電界効果トランジスタを用いて、ソース電極を高電位側電極に、ドレイン電極を低電位側電極に、ゲート電極を制御電極になるよう接続してもよい。   In this example, bipolar transistors may be used for the switching elements Q1 to Q6, and the collector electrode may be connected to the high potential side electrode, the emitter electrode may be connected to the low potential side electrode, and the base electrode may be connected to the control electrode. Alternatively, a P-channel field effect transistor may be used for the switching elements 14 and 24, and the source electrode may be connected to the high potential side electrode, the drain electrode may be connected to the low potential side electrode, and the gate electrode may be the control electrode.

言い換えると、本例は、スイッチング素子Ｑ１〜Ｑ６のゲート電極又はベース電極と当該スイッチング素子Ｑ１〜Ｑ６を制御する駆動回路との間に接続される抵抗と、当該スイッチング素子Ｑ１〜Ｑ６のゲート電極又はベース電極と当該スイッチング素子Ｑ１〜Ｑ６のソース電極又はエミッタ電極との間に接続されるコンデンサ１５、２５と、コンデンサ１５、２５に直列に接続されるスイッチング素子１４、２４とを備え、スイッチング素子１４、２４のエミッタ端子又はソース端子はスイッチング素子Ｑ１〜Ｑ６のゲート電極又はベース電極に電気的に接続され、スイッチング素子１４、２４のコレクタ端子又はドレイン端子はスイッチング素子Ｑ１〜Ｑ６のソース電極又はエミッタ電極に電気的に接続され、スイッチング素子１４、２４のベース電極又はゲート電極は、当該抵抗と当該制御回路の間に接続され、スイッチング素子１４、２４は、ＰＮＰトランジスタ又はＰチャネル電界効果トランジスタとしてもよい。   In other words, in this example, the resistance connected between the gate electrode or base electrode of the switching elements Q1 to Q6 and the drive circuit that controls the switching elements Q1 to Q6, the gate electrode of the switching elements Q1 to Q6, or Capacitors 15 and 25 connected between the base electrode and the source electrodes or emitter electrodes of the switching elements Q1 to Q6 and switching elements 14 and 24 connected in series to the capacitors 15 and 25 are provided. , 24 are electrically connected to the gate electrodes or base electrodes of the switching elements Q1-Q6, and the collector terminals or drain terminals of the switching elements 14, 24 are the source electrodes or emitter electrodes of the switching elements Q1-Q6. Are electrically connected to the switching elements 14, 2 The base electrode or the gate electrode of the is connected between the resistor and the control circuit, the switching elements 14 and 24 may be a PNP transistor or P-channel field effect transistor.

また本例は、スイッチング素子１４、２４のベース電極を、ゲート抵抗１１、２１の他端とゲートインピーダンス１２、２２の一端との間に接続したが、ゲートインピーダンス１２、２２の他端とゲート駆動回路１３、２３との間に接続してもよく、ゲート抵抗１１、２１の他端とゲート駆動回路１３、２３との間に接続すればよい。   In this example, the base electrodes of the switching elements 14 and 24 are connected between the other ends of the gate resistors 11 and 21 and one end of the gate impedances 12 and 22. It may be connected between the circuits 13 and 23, and may be connected between the other ends of the gate resistors 11 and 21 and the gate drive circuits 13 and 23.

また、本例は、コンデンサ１５、２５をスイッチング素子１４、２４のコレクタ電極に接続するが、コンデンサ１５、２５の一端をスイッチング素子１４、２４のエミッタ端子に接続し、コンデンサ１５、２５の他端をスイッチング素子Ｑ１〜Ｑ６のゲート端子に接続してもよい。   In this example, the capacitors 15 and 25 are connected to the collector electrodes of the switching elements 14 and 24, but one end of each of the capacitors 15 and 25 is connected to the emitter terminal of the switching elements 14 and 24 and the other end of the capacitors 15 and 25 is connected. May be connected to the gate terminals of the switching elements Q1 to Q6.

また本例において、半導体モジュール２００に含まれるゲート抵抗１１、２１、スイッチング素子１４、２４及びコンデンサ１５、２５の全ての回路素子、又は、一部の回路素子をＩＣとして集積化してもよく、あるいは、スイッチング素子Ｑ１〜Ｑ６の中に組み込んでもよい。   In this example, all or some of the circuit elements of the gate resistors 11 and 21, the switching elements 14 and 24 and the capacitors 15 and 25 included in the semiconductor module 200 may be integrated as an IC, or The switching elements Q1 to Q6 may be incorporated.

上記スイッチング素子Ｑ１〜Ｑ６が本発明の「第１のスイッチング素子」に相当し、スイッチング素子１４、２４が「第２のスイッチング素子」に、コンデンサ１５、２５が「第１のコンデンサ」に、ゲート駆動回路１３、２３が「制御回路」に相当し、ゲート抵抗１１が「抵抗」に相当する。   The switching elements Q1 to Q6 correspond to the “first switching element” of the present invention, the switching elements 14 and 24 are the “second switching element”, the capacitors 15 and 25 are the “first capacitor”, the gate The drive circuits 13 and 23 correspond to a “control circuit”, and the gate resistor 11 corresponds to a “resistance”.

《第２実施形態》
図８は、発明の他の実施形態に係るスイッチング回路を含むインバータからＵ相を抜き出した回路の回路図である。本例では上述した第１実施形態に対して、コンデンサ１８及びコンデンサ２８を接続する点が異なる。これ以外の構成は上述した第１実施形態と同じであるため、その記載を援用する。 << Second Embodiment >>
FIG. 8 is a circuit diagram of a circuit in which the U phase is extracted from an inverter including a switching circuit according to another embodiment of the invention. In this example, the point which connects the capacitor | condenser 18 and the capacitor | condenser 28 differs with respect to 1st Embodiment mentioned above. Since the other configuration is the same as that of the first embodiment described above, the description thereof is incorporated.

本例のスイッチング回路は、スイッチング素子１４のベース−コレクタ間にコンデンサ１８を接続し、スイッチング素子２４のベース−コレクタ間にコンデンサ２８を接続している。コンデンサ１８の容量はコンデンサ１５の容量より小さく、コンデンサ２８の容量はコンデンサ２５の容量より小さい。   In the switching circuit of this example, a capacitor 18 is connected between the base and collector of the switching element 14, and a capacitor 28 is connected between the base and collector of the switching element 24. The capacity of the capacitor 18 is smaller than the capacity of the capacitor 15, and the capacity of the capacitor 28 is smaller than the capacity of the capacitor 25.

スイッチング素子Ｑ１がオンになり、スイッチング素子Ｑ２のゲート−ソース間の電圧が上昇すると、ゲート電極からの電流が、スイッチング素子２４のエミッタ−ベース間を通り、コンデンサ２８に流れる。そして、スイッチング素子２４がオンになり、スイッチング素子Ｑ２のゲート−ソース間で、スイッチング素子２４とコンデンサ２５との直列回路が通電し、スイッチング素子Ｑ２のゲート−ソース間の電圧上昇が抑制される。本例では、スイッチング素子２４のベース電流を、ゲートインピーダンス２２ではなく、コンデンサ２８に流すため、ベース電流に対するゲートインピーダンス２２からの影響を受けにくくすることができる。   When the switching element Q1 is turned on and the voltage between the gate and source of the switching element Q2 rises, the current from the gate electrode flows between the emitter and base of the switching element 24 and flows to the capacitor 28. Then, the switching element 24 is turned on, and the series circuit of the switching element 24 and the capacitor 25 is energized between the gate and the source of the switching element Q2, and the voltage increase between the gate and the source of the switching element Q2 is suppressed. In this example, since the base current of the switching element 24 flows through the capacitor 28 instead of the gate impedance 22, it is possible to make the base current less susceptible to the influence from the gate impedance 22.

次に、図９及び図１０を用いて、本例のスイッチング回路を組み込んだ半導体モジュール２００を説明する。図９は上アーム回路１０４１から、ゲート駆動回路１３及びゲートインピーダンス１２を除いた回路図であり、図１０は半導体モジュールの平面図である。なお、他の上アーム回路１０４３、１０４５及び下アーム回路１０４２、１０４４、１０４６に含まれる素子も、同様にモジュール化されているが、上アーム回路１０４１のモジュール化と同様であるため、説明を省略する。   Next, a semiconductor module 200 incorporating the switching circuit of this example will be described with reference to FIGS. FIG. 9 is a circuit diagram in which the gate drive circuit 13 and the gate impedance 12 are removed from the upper arm circuit 1041, and FIG. 10 is a plan view of the semiconductor module. The elements included in the other upper arm circuits 1043 and 1045 and the lower arm circuits 1042, 1044, and 1046 are also modularized, but the description is omitted because they are the same as the modularization of the upper arm circuit 1041. To do.

本例の半導体モジュール２００は、ゲート抵抗１１、スイッチング素子１４、コンデンサ１５及びコンデンサ１８をモジュール化したものである。半導体モジュール２００において、ゲート抵抗１１、スイッチング素子１４、コンデンサ１５及びコンデンサ１８は、電極Ｃ及び電極Ｄをそれぞれ含む配線上に実装され、また各素子間を接続する配線に実装されることで、モジュール化されている。これにより、本例のスイッチング回路を有さないインバータに接続する際には、インバータ回路基板に、本例の半導体モジュール２００を実装し、回路を構成する素子と接続すれば、本例のスイッチング回路を含むインバータを実現することができる。   The semiconductor module 200 of this example is a module in which the gate resistor 11, the switching element 14, the capacitor 15 and the capacitor 18 are modularized. In the semiconductor module 200, the gate resistor 11, the switching element 14, the capacitor 15, and the capacitor 18 are mounted on the wiring including the electrode C and the electrode D, respectively, and are mounted on the wiring that connects the elements, whereby the module It has become. As a result, when connecting to an inverter that does not have the switching circuit of this example, if the semiconductor module 200 of this example is mounted on the inverter circuit board and connected to the elements constituting the circuit, the switching circuit of this example An inverter including can be realized.

上記のように、本例は、スイッチング素子１４、２４のベース電極とコレクタ電極との間に、コンデンサ１５、２５の容量より小さい容量であるコンデンサ１８、２８を接続する。これにより、スイッチング素子１４、２４のベース電流が、ゲートインピーダンス１２、２２により影響を受けることを防ぐことができる。   As described above, in this example, the capacitors 18 and 28 having a smaller capacity than the capacitors 15 and 25 are connected between the base electrodes and the collector electrodes of the switching elements 14 and 24. Thereby, it is possible to prevent the base currents of the switching elements 14 and 24 from being affected by the gate impedances 12 and 22.

上記コンデンサ１８、２８が「第２のコンデンサ」に相当する。   The capacitors 18 and 28 correspond to a “second capacitor”.

１００…インバータ
１０１…直流電源
１０２…コンデンサ
１０３…交流負荷
１０４１、１０４３、１０４５…上アーム回路
１０４２、１０４４、１０４６…下アーム回路
１０５…コントローラ
Ｑ１〜Ｑ６…スイッチング素子
Ｄ１〜Ｄ６…ダイオード
１１、２１…ゲート抵抗
１２、２２…ゲートインピーダンス
１３、２３…ゲート駆動回路
１４、２４…スイッチング素子
１５、１８、２５、２８…コンデンサ
１…陽極端子
２…陰極端子
３…交流端子
２００…半導体モジュール DESCRIPTION OF SYMBOLS 100 ... Inverter 101 ... DC power supply 102 ... Capacitor 103 ... AC load 1041, 1043, 1045 ... Upper arm circuit 1042, 1044, 1046 ... Lower arm circuit 105 ... Controller Q1-Q6 ... Switching element D1-D6 ... Diode 11, 11, ... Gate resistors 12, 22 ... Gate impedances 13, 23 ... Gate drive circuits 14, 24 ... Switching elements 15, 18, 25, 28 ... Capacitor 1 ... Anode terminal 2 ... Cathode terminal 3 ... AC terminal 200 ... Semiconductor module

Claims (6)

第１のスイッチング素子の制御電極と前記第１のスイッチング素子をスイッチング制御する制御回路との間に接続される抵抗と、
前記第１のスイッチング素子の制御電極と前記第１のスイッチング素子の低電位側電極との間に接続される第１のコンデンサと、
前記第１のコンデンサと直列に接続される第２のスイッチング素子とを備え、
前記第２のスイッチング素子の高電位側電極は、前記第１のスイッチング素子の制御電極に電気的に接続され、
前記第２のスイッチング素子の低電位側電極は前記第１のスイッチング素子の低電位側電力端子に電気的に接続され、
前記第２のスイッチング素子の制御電極は、前記抵抗と前記制御回路の間に接続されている
ことを特徴とするスイッチング回路。 A resistor connected between a control electrode of the first switching element and a control circuit for controlling the switching of the first switching element;
A first capacitor connected between a control electrode of the first switching element and a low potential side electrode of the first switching element;
A second switching element connected in series with the first capacitor;
The high potential side electrode of the second switching element is electrically connected to the control electrode of the first switching element,
A low potential side electrode of the second switching element is electrically connected to a low potential side power terminal of the first switching element;
The switching circuit, wherein the control electrode of the second switching element is connected between the resistor and the control circuit. 前記第２のスイッチング素子の制御電極と、前記第１のスイッチング素子の低電位側電極との間に接続され、前記第１のコンデンサの容量より小さい容量である第２のコンデンサをさらに備える
ことを特徴とする請求項１記載のスイッチング回路。 And a second capacitor connected between the control electrode of the second switching element and the low potential side electrode of the first switching element, and having a capacity smaller than that of the first capacitor. The switching circuit according to claim 1. 前記第１のスイッチング素子は、
高電位側電極をドレイン電極とし低電位側電極をソース電極とするワイドギャップ半導体デバイス、又は、高電位側電極をコレクタ電極とし低電位側電極をエミッタ電極とするワイドギャップ半導体デバイスであり、
前記第２のスイッチング素子は、
高電位側電極をエミッタ電極とし低電位側電極をコレクタ電極とするＰＮＰトランジスタ、又は、高電位側電極をソース電極とし低電位側電極をドレイン電極とするＰチャネル電界効果トランジスタである
ことを特徴とする請求項１又は２記載のスイッチング回路。 The first switching element includes:
A wide gap semiconductor device having a high potential side electrode as a drain electrode and a low potential side electrode as a source electrode, or a wide gap semiconductor device having a high potential side electrode as a collector electrode and a low potential side electrode as an emitter electrode,
The second switching element is
It is a PNP transistor having a high potential side electrode as an emitter electrode and a low potential side electrode as a collector electrode, or a P-channel field effect transistor having a high potential side electrode as a source electrode and a low potential side electrode as a drain electrode. The switching circuit according to claim 1 or 2. 前記第１のスイッチング素子のオン及びオフを切り替える閾値電圧が負電圧である
ことを特徴とする請求項１〜３のいずれか一項に記載のスイッチング回路。 The switching circuit according to any one of claims 1 to 3, wherein a threshold voltage for switching on and off of the first switching element is a negative voltage. 前記第１のスイッチング素子は、パワーデバイスである
ことを特徴とする請求項１〜４のいずれか一項に記載のスイッチング回路。 The switching circuit according to any one of claims 1 to 4, wherein the first switching element is a power device. 請求項１〜５のいずれか一項に記載のスイッチング回路を組み込んだ半導体モジュール。 The semiconductor module incorporating the switching circuit as described in any one of Claims 1-5.
JP2011107171A 2011-05-12 2011-05-12 Switching circuit and semiconductor module Active JP5619673B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2011107171A JP5619673B2 (en) 2011-05-12 2011-05-12 Switching circuit and semiconductor module
MYPI2013004048A MY157390A (en) 2011-05-12 2012-05-11 Switching circuit and semiconductor module
CN201280022689.7A CN103620962B (en) 2011-05-12 2012-05-11 On-off circuit and semiconductor module
RU2013155087/08A RU2557456C2 (en) 2011-05-12 2012-05-11 Switching circuit and semiconductor module
PCT/JP2012/062129 WO2012153836A1 (en) 2011-05-12 2012-05-11 Switching circuit and semiconductor module
EP12781783.1A EP2712085B1 (en) 2011-05-12 2012-05-11 Switching circuit and semiconductor module
BR112013028761A BR112013028761A2 (en) 2011-05-12 2012-05-11 switching circuit and semiconductor module
MX2013013032A MX2013013032A (en) 2011-05-12 2012-05-11 Switching circuit and semiconductor module.
KR1020137032623A KR101571952B1 (en) 2011-05-12 2012-05-11 Switching circuit and semiconductor module
US14/116,890 US8916882B2 (en) 2011-05-12 2012-05-11 Switching circuit and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011107171A JP5619673B2 (en) 2011-05-12 2011-05-12 Switching circuit and semiconductor module

Publications (2)

Publication Number Publication Date
JP2012239061A true JP2012239061A (en) 2012-12-06
JP5619673B2 JP5619673B2 (en) 2014-11-05

Family

ID=47461566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011107171A Active JP5619673B2 (en) 2011-05-12 2011-05-12 Switching circuit and semiconductor module

Country Status (1)

Country Link
JP (1) JP5619673B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015080335A (en) * 2013-10-16 2015-04-23 株式会社東芝 Gate drive circuit
JP2015126342A (en) * 2013-12-26 2015-07-06 ローム株式会社 Power circuit and power module
JP2017059920A (en) * 2015-09-15 2017-03-23 日産自動車株式会社 Switching circuit device
WO2018186353A1 (en) * 2017-04-05 2018-10-11 ローム株式会社 Power module
JP2019017112A (en) * 2018-10-22 2019-01-31 ローム株式会社 Power circuit
JP2020061675A (en) * 2018-10-11 2020-04-16 矢崎総業株式会社 Switching circuit
JP2021048524A (en) * 2019-09-19 2021-03-25 ローム株式会社 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653796A (en) * 1992-07-28 1994-02-25 Toyo Electric Mfg Co Ltd Drive circuit for switching element
JP2000333441A (en) * 1999-05-24 2000-11-30 Toshiba Corp Gate control circuit for insulated gate semiconductor device
JP2003061335A (en) * 2001-08-09 2003-02-28 Toshiba Corp Gate noise suppression circuit
JP2003324966A (en) * 2002-04-26 2003-11-14 Denso Corp Inverter driving circuit
JP2007208831A (en) * 2006-02-03 2007-08-16 Denso Corp Driving circuit device for insulated gate transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653796A (en) * 1992-07-28 1994-02-25 Toyo Electric Mfg Co Ltd Drive circuit for switching element
JP2000333441A (en) * 1999-05-24 2000-11-30 Toshiba Corp Gate control circuit for insulated gate semiconductor device
JP2003061335A (en) * 2001-08-09 2003-02-28 Toshiba Corp Gate noise suppression circuit
JP2003324966A (en) * 2002-04-26 2003-11-14 Denso Corp Inverter driving circuit
JP2007208831A (en) * 2006-02-03 2007-08-16 Denso Corp Driving circuit device for insulated gate transistor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015080335A (en) * 2013-10-16 2015-04-23 株式会社東芝 Gate drive circuit
JP2015126342A (en) * 2013-12-26 2015-07-06 ローム株式会社 Power circuit and power module
US10320380B2 (en) 2013-12-26 2019-06-11 Rohm Co., Ltd. Power circuit and power module using MISFET having control circuit disposed between gate and source
US10749520B2 (en) 2013-12-26 2020-08-18 Rohm Co., Ltd. Power circuit and power module using MISFET having control circuit disposed between gate and source
JP2017059920A (en) * 2015-09-15 2017-03-23 日産自動車株式会社 Switching circuit device
WO2018186353A1 (en) * 2017-04-05 2018-10-11 ローム株式会社 Power module
US10734911B2 (en) 2017-04-05 2020-08-04 Rohm Co., Ltd. Power module including multiple signal wiring patterns disposed on an insulating substrate
JP2020061675A (en) * 2018-10-11 2020-04-16 矢崎総業株式会社 Switching circuit
JP2019017112A (en) * 2018-10-22 2019-01-31 ローム株式会社 Power circuit
JP2021048524A (en) * 2019-09-19 2021-03-25 ローム株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP5619673B2 (en) 2014-11-05

Similar Documents

Publication Publication Date Title
WO2012153836A1 (en) Switching circuit and semiconductor module
JP5619673B2 (en) Switching circuit and semiconductor module
CN107851661B (en) Physical topology of power converter
CN105308864B (en) Rectifying unit and compensating circuit thereof
JP6729693B2 (en) Drive
KR20160135224A (en) Gate driver controlling a collector to emitter voltage variation of an electronic switch and circuits including the gate driver
WO2019154138A1 (en) Bridge circuit for inverter or rectifier
JP2017051049A (en) Driving device for semiconductor element
JP2012191408A (en) Gate driving circuit and power semiconductor module
JP5843535B2 (en) Semiconductor module
JP2019129565A (en) Driving device
JP2017163681A (en) Drive circuit for voltage-driven semiconductor switch element
JP5563050B2 (en) Gate drive circuit and power semiconductor module
CN113497546A (en) Gate driving device, gate driving method, power semiconductor module, and power conversion device
JP2002094363A (en) Gate drive circuit for insulation gate type semiconductor element, the insulation gate type semiconductor element and power converter using them
JP6679967B2 (en) Driving device for semiconductor element
JP2018528753A (en) Power converter configured to limit switching overvoltage
JP2017046414A (en) Method for controlling power conversion circuit
JP2018064148A (en) Switching circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140917

R150 Certificate of patent or registration of utility model

Ref document number: 5619673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250