JP2012238785A - Solar cell and method of manufacturing the same - Google Patents

Solar cell and method of manufacturing the same Download PDF

Info

Publication number
JP2012238785A
JP2012238785A JP2011107962A JP2011107962A JP2012238785A JP 2012238785 A JP2012238785 A JP 2012238785A JP 2011107962 A JP2011107962 A JP 2011107962A JP 2011107962 A JP2011107962 A JP 2011107962A JP 2012238785 A JP2012238785 A JP 2012238785A
Authority
JP
Japan
Prior art keywords
layer
solar cell
junction
light absorption
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011107962A
Other languages
Japanese (ja)
Inventor
Haruki Yokoyama
春喜 横山
Noriyuki Watanabe
則之 渡邉
Naoteru Shigekawa
直輝 重川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2011107962A priority Critical patent/JP2012238785A/en
Publication of JP2012238785A publication Critical patent/JP2012238785A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the characteristics of a back-junction solar cell without using complicated manufacturing processes.SOLUTION: A pn junction layer 101 composed of a group III-V compound semiconductor includes strip-shaped n-type regions 105 whose surface is composed of a (100) plane and strip-shaped p-type regions 106 whose surface is composed of a facet other than the (100) plane that are alternately arranged. The n-type regions 105 and the p-type regions 106 extend in the [01-1] direction of the pn junction layer 101. Moreover, the n-type regions 105 and the p-type regions 106 are alternately arranged in the [0-1-1] direction of the pn junction layer 101. In the n-type regions, silicon is introduced as an impurity, and in the p-type regions 106, zinc is introduced as an impurity.

Description

本発明は、一方の面（裏面）に電極および配線などを設けることで、受光面となる他方の面（表面）における電極や配線による影の影響を抑制した裏面接合型の太陽電池およびその製造方法に関するものである。   The present invention provides a back-junction solar cell in which the influence of shadows due to electrodes and wiring on the other surface (front surface) serving as a light-receiving surface is suppressed by providing an electrode and wiring on one surface (back surface), and the production thereof It is about the method.

一般的な太陽電池は、ｐ型の層とｎ型の層とを積層した方向にｐｎ接合を形成する構造であるため、表面および裏面（両面）に電流取り出し用の電極が必要になる。また、受光側となる表面の電極配線は、これらの影の影響による発電損失（シャドーイング損失）の原因になる。このため、受光面となる表面に電極を形成しない裏面電極構造を有する太陽電池（裏面接合型太陽電池）が提案されている（非特許文献１参照）。   Since a general solar cell has a structure in which a pn junction is formed in a direction in which a p-type layer and an n-type layer are stacked, electrodes for current extraction are required on the front surface and the back surface (both surfaces). Further, the electrode wiring on the surface on the light receiving side causes power generation loss (shadowing loss) due to the influence of these shadows. For this reason, a solar cell having a back electrode structure in which no electrode is formed on the surface serving as a light receiving surface (back junction solar cell) has been proposed (see Non-Patent Document 1).

上述した裏面接合型の太陽電池について、図８を用いて簡単に説明する。この太陽電池は、図８に示すように、ｎ型のシリコン基板８０１の裏面に、高濃度にｐ型不純物を導入したｐ+拡散領域８０２，および高濃度にｎ型不純物を導入したｎ+拡散領域８０３を形成している。また、シリコン基板８０１の光入射側となる表面には、ＳｉＯ2を堆積することで形成した表面パシベーション膜８０４が形成され、同様に、裏面にも裏面パシベーション膜８０５が形成されている。また、裏面側には、裏面パシベーション膜８０５を介し、ｐ+拡散領域８０２に接続するｐ電極８０６、およびｎ+拡散領域８０３に接続するｎ電極８０７が形成されている。 The back junction solar cell described above will be briefly described with reference to FIG. As shown in FIG. 8, this solar cell includes a p + diffusion region 802 in which p-type impurities are introduced at a high concentration and an n + diffusion in which n-type impurities are introduced at a high concentration on the back surface of an n-type silicon substrate 801. Region 803 is formed. In addition, a surface passivation film 804 formed by depositing SiO 2 is formed on the surface of the silicon substrate 801 on the light incident side, and similarly, a back surface passivation film 805 is formed on the back surface. Further, a p-electrode 806 connected to the p + diffusion region 802 and an n-electrode 807 connected to the n + diffusion region 803 are formed on the back surface side via the back surface passivation film 805.

中村 京太郎 他、「高効率シリコン裏面電極型太陽電池」、シャープ技報、第９３号、１１−１５頁、２００５年１２月。Kyotaro Nakamura et al., “High-Efficiency Silicon Back Electrode Solar Cell”, Sharp Technical Report, No. 93, pp. 11-15, December 2005. B.M.Keyes et al. , "Minority carrier diffusion length of p-GaAs determined by time of flight", J.Vac.Sci.Technol.A, vol.8, no.3, pp.2004-2008,1990.B.M.Keyes et al., "Minority carrier diffusion length of p-GaAs determined by time of flight", J.Vac.Sci.Technol.A, vol.8, no.3, pp.2004-2008,1990. R.Bhat et al. , "Orientation dependence of S,Zn,Si,Te, amd Sn doping in OMCVD growth of InP and GaAs: application to DH lasers and lateral p-n junction alleys grown on non-planar substrates", Journal of Crystal Growth, vol107, pp.772-778, 1991.R. Bhat et al., "Orientation dependence of S, Zn, Si, Te, amd Sn doping in OMCVD growth of InP and GaAs: application to DH lasers and lateral pn junction alleys grown on non-planar substrates", Journal of Crystal Growth, vol107, pp.772-778, 1991.

しかしながら、上述した裏面接合型の太陽電池では、次に説明するような問題がある。まず、この太陽電池を構成するシリコンは、間接遷移型の半導体であるため、光吸収係数が小さく、実用的な吸収量を得るためには最低でも数百μｍの厚さが必要となる。また、太陽電池の発電動作のためには、光吸収によって発生した少数キャリア（正孔）を裏面に配置したｐ+拡散領域８０２（ｐ電極８０６）まで拡散させる必要がある。このため、シリコンを用いた上述の太陽電池で高い変換効率を実現するには、シリコン単結晶の品質を向上させて少数キャリアの拡散長を長くする必要がある。このため、上述した技術では、高い発電効率が得られる裏面接合型の太陽電池が、容易に製造できないという問題がある。 However, the back junction solar cell described above has the following problems. First, since the silicon constituting this solar cell is an indirect transition type semiconductor, the light absorption coefficient is small, and in order to obtain a practical absorption amount, a thickness of several hundred μm is required at the minimum. Further, for the power generation operation of the solar cell, it is necessary to diffuse minority carriers (holes) generated by light absorption to the p + diffusion region 802 (p electrode 806) disposed on the back surface. For this reason, in order to achieve high conversion efficiency in the above-described solar cell using silicon, it is necessary to improve the quality of the silicon single crystal and increase the diffusion length of minority carriers. For this reason, the above-described technique has a problem in that a back junction solar cell that provides high power generation efficiency cannot be easily manufactured.

さらに、上述した裏面接合型の太陽電池では、裏面の拡散層をパターニングによって形成するため、縦型のｐｎ接合を用いた太陽電池と比較して製造プロセスが複雑になる。この製造プロセスの複雑化も、太陽電池の再現性良い製造を難しくする原因となる。   Furthermore, in the back junction solar cell described above, the diffusion layer on the back surface is formed by patterning, so that the manufacturing process is complicated compared to a solar cell using a vertical pn junction. This complicated manufacturing process also makes it difficult to manufacture a solar cell with good reproducibility.

本発明は、以上のような問題点を解消するためになされたものであり、複雑な製造プロセスを用いることなく、裏面接合型の太陽電池の特性が向上できるようにすることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to improve the characteristics of a back junction solar cell without using a complicated manufacturing process.

本発明に係る太陽電池の製造方法は、ＩＩＩ−Ｖ族化合物半導体からなる主表面の面方位が[１００]の基板の表面を、表面が（１００）面からなり[０１−１]の方向に延在する短冊形の第１領域と、表面が（１００）面以外のファセットからなり[０１−１]の方向に第１領域に接して延在する短冊形の第２領域とが、[０−１−１］方向に交互に配列する状態に加工する第１工程と、基板の上にＩＩＩ−Ｖ族化合物半導体をシリコンおよび亜鉛を不純物として導入してエピタキシャル成長することで、表面が（１００）面からなり第１領域に対応して[０１−１]の方向に延在する短冊形のｎ型領域と、表面が（１００）面以外のファセットからなり第２領域に対応して[０１−１]の方向に延在する短冊形のｐ型領域とが、[０−１−１］方向に交互に配列する状態のｐｎ接合層を形成する第２工程と、少なくともｐｎ接合層との接合面はｐｎ接合層と同じバンドギャップエネルギーを有する状態のｐ型のＩＩＩ−Ｖ族化合物半導体からなる光吸収層をｐｎ接合層の上に形成する第３工程と、基板を除去する第４工程と、ｐｎ接合層に接続する第１電極および第２電極を形成する第５工程とを少なくとも備える。   In the method for manufacturing a solar cell according to the present invention, the surface of a substrate whose main surface is made of a group III-V compound semiconductor whose surface orientation is [100] is the direction of [01-1] whose surface is a (100) surface. A strip-shaped first region that extends and a strip-shaped second region that has a facet other than the (100) plane and extends in contact with the first region in the direction of [01-1] [0 -1-1] The first step of processing in a state of being alternately arranged in the direction, and introducing a group III-V compound semiconductor on the substrate as an impurity using silicon and zinc as an impurity, the surface is (100) A strip-shaped n-type region extending in the direction [01-1] corresponding to the first region and a surface having a facet other than the (100) surface corresponding to the second region [01- 1] The strip-shaped p-type regions extending in the direction [1] are alternately arranged in the [0-1-1] direction. A second step of forming an aligned pn junction layer, and a light absorption layer comprising a p-type III-V group compound semiconductor in which at least a junction surface with the pn junction layer has the same band gap energy as the pn junction layer Is formed on the pn junction layer, at least a fourth step of removing the substrate, and a fifth step of forming the first electrode and the second electrode connected to the pn junction layer.

上記太陽電池の製造方法において、基板の上に、基板のエッチング処理でエッチングされにくいＩＩＩ−Ｖ族化合物半導体からなるエッチング停止層を形成する工程を備え、エッチング停止層を形成した後にｐｎ接合層を形成し、エッチング処理により基板をエッチング停止層までエッチングすることで基板を除去してもよい。   The method for manufacturing a solar cell includes a step of forming an etching stop layer made of a group III-V compound semiconductor that is difficult to be etched by etching the substrate on the substrate, and the pn junction layer is formed after the etching stop layer is formed. The substrate may be removed by forming and etching the substrate to the etching stop layer by an etching process.

上記太陽電池の製造方法において、基板を除去する前に、光吸収層より大きなバンドギャップエネルギーを有するＩＩＩ−Ｖ族化合物半導体からなる保護層を光吸収層の上に形成する工程を備えるようにしてもよい。また、光吸収層は、ｐｎ接合層から保護層にかけてバンドギャップエネルギーが大きくなる状態に形成してもよい。また、光吸収層の形成では、ｐｎ接合層の上に、ｐｎ接合層よりバンドギャップエネルギーの大きいＩＩＩ−Ｖ族化合物半導体よりなる第１層を形成し、第１層よりバンドギャップエネルギーの大きいＩＩＩ−Ｖ族化合物半導体よりなる第２層を第１層の上に形成し、保護層のバンドギャップエネルギー以下の範囲で第２層よりバンドギャップエネルギーの大きいＩＩＩ−Ｖ族化合物半導体よりなる第３層を第１層の上に形成し、第１層，第２層，第３層より光吸収層としてもよい。   The method for manufacturing a solar cell includes a step of forming a protective layer made of a group III-V compound semiconductor having a band gap energy larger than that of the light absorption layer on the light absorption layer before removing the substrate. Also good. The light absorption layer may be formed in a state where the band gap energy increases from the pn junction layer to the protective layer. In the formation of the light absorption layer, a first layer made of a III-V group compound semiconductor having a band gap energy larger than that of the pn junction layer is formed on the pn junction layer, and III having a band gap energy larger than that of the first layer. A second layer made of a -V group compound semiconductor is formed on the first layer, and a third layer made of a III-V group compound semiconductor having a band gap energy larger than that of the second layer in a range equal to or lower than the band gap energy of the protective layer. May be formed on the first layer, and may be a light absorption layer from the first layer, the second layer, and the third layer.

上記太陽電池の製造方法において、基板を除去する前に、保護層の上に透明な材料から構成された支持基板を貼り付ける工程を備えるようにしてもよい。   In the method for manufacturing a solar cell, a step of attaching a support substrate made of a transparent material on the protective layer may be provided before removing the substrate.

また、本発明に係る太陽電池は、ＩＩＩ−Ｖ族化合物半導体からなるｐｎ接合層と、ｐｎ接合層の上に形成され、少なくともｐｎ接合層との接合面はｐｎ接合層と同じバンドギャップエネルギーを有するｐ型のＩＩＩ−Ｖ族化合物半導体からなる光吸収層と、ｐｎ接合層に接続する第１電極および第２電極とを少なくとも備え、ｐｎ接合層は、光吸収層側の主表面の面方位が[１００]とされ、表面が（１００）面からなり[０１−１]の方向に延在する短冊形のｎ型領域と、表面が（１００）面以外のファセットからなり[０１−１]の方向にｎ型領域に接して延在する短冊形のｐ型領域とを、[０−１−１］方向に交互に配列して備え、ｎ型領域はシリコンが不純物として導入され、ｐ型領域は亜鉛が不純物として導入され、第１電極はｎ型領域に接続して形成され、第２電極はｐ型領域に接続して形成されている。   The solar cell according to the present invention is formed on a pn junction layer made of a III-V compound semiconductor and a pn junction layer, and at least the junction surface with the pn junction layer has the same band gap energy as that of the pn junction layer. A light absorption layer made of a p-type III-V group compound semiconductor, and at least a first electrode and a second electrode connected to the pn junction layer, the pn junction layer being a plane orientation of the main surface on the light absorption layer side [100], the surface is a (100) plane, and a strip-shaped n-type region extending in the direction of [01-1], and the surface is a facet other than the (100) plane [01-1] Strip-shaped p-type regions extending in contact with the n-type region in the direction of [0-1-1] direction, and the n-type region is doped with silicon as an impurity. Zinc is introduced as an impurity in the region, and the first electrode is in the n-type region The second electrode is formed connected to the p-type region.

以上説明したことにより、本発明によれば、複雑な製造プロセスを用いることなく、裏面接合型の太陽電池の特性が向上できるようになる。   As described above, according to the present invention, the characteristics of the back junction solar cell can be improved without using a complicated manufacturing process.

図１は、本発明の実施の形態１における太陽電池の構成を示す断面図である。FIG. 1 is a cross-sectional view showing the configuration of the solar cell according to Embodiment 1 of the present invention. 図２Ａは、本発明の実施の形態２における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 2A is a cross-sectional view showing a state in each step for explaining the method for manufacturing the solar cell in the second embodiment of the present invention. 図２Ｂは、本発明の実施の形態２における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 2B is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the solar cell in the second embodiment of the present invention. 図２Ｃは、本発明の実施の形態２における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 2C is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the solar cell in the second embodiment of the present invention. 図２Ｄは、本発明の実施の形態２における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 2D is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the solar cell in the second embodiment of the present invention. 図２Ｅは、本発明の実施の形態２における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 2E is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the solar cell in the second embodiment of the present invention. 図２Ｆは、本発明の実施の形態２における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 2F is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the solar cell in the second embodiment of the present invention. 図２Ｇは、本発明の実施の形態２における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 2G is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the solar cell in the second embodiment of the present invention. 図２Ｈは、本発明の実施の形態２における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 2H is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the solar cell in the second embodiment of the present invention. 図２Ｉは、本発明の実施の形態２における太陽電池の製造方法を説明するための各工程における状態を示す平面図である。FIG. 2I is a plan view showing a state in each step for explaining the method for manufacturing the solar cell in the second embodiment of the present invention. 図３は、実施の形態２における太陽電池のバンドギャップエネルギーの変化を示すバンド図である。FIG. 3 is a band diagram showing a change in band gap energy of the solar cell in the second embodiment. 図４は、本発明の実施の形態３における太陽電池の構成を示す断面図である。FIG. 4 is a cross-sectional view showing the configuration of the solar cell according to Embodiment 3 of the present invention. 図５は、実施の形態３における太陽電池のバンドギャップエネルギーの変化を示すバンド図である。FIG. 5 is a band diagram showing a change in the band gap energy of the solar cell in the third embodiment. 図６Ａは、本発明の実施の形態４における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 6A is a cross-sectional view showing a state in each step for illustrating a method for manufacturing a solar cell in Embodiment 4 of the present invention. 図６Ｂは、本発明の実施の形態４における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 6B is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the solar cell in Embodiment 4 of the present invention. 図６Ｃは、本発明の実施の形態４における太陽電池の製造方法を説明するための各工程における状態を示す断面図である。FIG. 6C is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the solar cell in the fourth embodiment of the present invention. 図７は、実施の形態２における太陽電池のバンドギャップエネルギーの変化を示すバンド図である。FIG. 7 is a band diagram showing a change in band gap energy of the solar cell in the second embodiment. 図８は、シリコンを用いた裏面接合型の太陽電池の構成を示す構成図である。FIG. 8 is a configuration diagram showing the configuration of a back junction solar cell using silicon.

以下、本発明の実施の形態について図を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[実施の形態１]
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１における太陽電池の構成を示す断面図である。この太陽電池は、ＩＩＩ−Ｖ族化合物半導体からなるｐｎ接合層１０１と、ｐｎ接合層１０１の上に形成され、少なくともｐｎ接合層１０１との接合面はｐｎ接合層１０１と同じバンドギャップエネルギーを有するｐ型のＩＩＩ−Ｖ族化合物半導体からなる光吸収層１０２とを備える。ｐｎ接合層１０１は、光吸収層１０２側の主表面の面方位が[１００]とされている。 [Embodiment 1]
First, Embodiment 1 of the present invention will be described. FIG. 1 is a cross-sectional view showing the configuration of the solar cell according to Embodiment 1 of the present invention. This solar cell is formed on a pn junction layer 101 made of a III-V group compound semiconductor and the pn junction layer 101, and at least the junction surface with the pn junction layer 101 has the same band gap energy as that of the pn junction layer 101. and a light absorption layer 102 made of a p-type III-V compound semiconductor. The surface orientation of the main surface of the pn junction layer 101 on the light absorption layer 102 side is set to [100].

また、ｐｎ接合層１０１は、表面が（１００）面からなる短冊状のｎ型領域１０５と、表面が（１００）面以外のファセットからなる短冊状のｐ型領域１０６とを、交互に配列して備えている。ｎ型領域１０５およびｐ型領域１０６は、ｐｎ接合層１０１の[０１−１]の方向に延在している。また、ｎ型領域１０５およびｐ型領域１０６は、ｐｎ接合層１０１の[０−１−１］方向に交互に配列している。また、ｎ型領域１０５はシリコンが不純物として導入され、ｐ型領域１０６は亜鉛が不純物として導入されている。なお、ｎ型領域１０５に接続して形成された第１電極１０３、およびｐ型領域１０６に接続して形成された第２電極１０４を備える。   The pn junction layer 101 has a strip-shaped n-type region 105 whose surface is composed of (100) planes and a strip-shaped p-type region 106 whose surface is composed of facets other than the (100) plane are alternately arranged. Prepared. The n-type region 105 and the p-type region 106 extend in the [01-1] direction of the pn junction layer 101. Further, the n-type region 105 and the p-type region 106 are alternately arranged in the [0-1-1] direction of the pn junction layer 101. The n-type region 105 is doped with silicon as an impurity, and the p-type region 106 is doped with zinc as an impurity. Note that a first electrode 103 formed to be connected to the n-type region 105 and a second electrode 104 formed to be connected to the p-type region 106 are provided.

上述した実施の形態１では、光吸収層１０２をＩＩＩ−Ｖ族化合物半導体から構成している。これは、直接遷移型の半導体であるために吸収係数が大きく、太陽電池材料として用いた場合にも数μｍの厚さがあれば十分に光を吸収することができる。このため、シリコンを用いた場合に比較して、光吸収層１０２はより薄くすることができる。また、化合物半導体を用いることで、吸収波長を太陽光に合わせることが容易である。例えば、ＧａＡｓはバンドギャップが１．４ｅＶあり、シリコンのバンドギャップ１．１２ｅＶよりも太陽光に対するマッチングがよく、単接合太陽電池としては最も高い効率を達成することができる材料として知られている。   In Embodiment 1 mentioned above, the light absorption layer 102 is comprised from the III-V group compound semiconductor. Since this is a direct transition type semiconductor, it has a large absorption coefficient, and even when used as a solar cell material, it can sufficiently absorb light if it has a thickness of several μm. For this reason, compared with the case where silicon is used, the light absorption layer 102 can be made thinner. Moreover, it is easy to match an absorption wavelength with sunlight by using a compound semiconductor. For example, GaAs has a band gap of 1.4 eV, is better matched to sunlight than silicon's band gap of 1.12 eV, and is known as a material that can achieve the highest efficiency as a single-junction solar cell.

また、光吸収層１０２は、ｐ型としているため、少数キャリア（電子）の拡散長をシリコンの場合に比較して長くすることができる。例えば、ｐ型不純物をドーピングしたＧａＡｓの少数キャリア（電子）の拡散長は、十数μｍあることが知られている（非特許文献２参照）。   Further, since the light absorption layer 102 is p-type, the diffusion length of minority carriers (electrons) can be made longer than that of silicon. For example, it is known that the diffusion length of minority carriers (electrons) in GaAs doped with a p-type impurity is several tens of μm (see Non-Patent Document 2).

以上のことより、まず、ＩＩＩ−Ｖ族化合物半導体から裏面接合型の太陽電池が構成できれば、光吸収層をより薄くすることが可能であり、また、光吸収によって発生した少数キャリアも、容易に不純物拡散領域（電極）に到達させることができる。   From the above, first, if a back junction solar cell can be constructed from a III-V group compound semiconductor, the light absorption layer can be made thinner, and minority carriers generated by light absorption can be easily obtained. The impurity diffusion region (electrode) can be reached.

ところで、裏面接合型の太陽電池では、光入射側とは反対の裏面に、ｐ型の不純物導入領域とｎ型の不純物導入領域とを形成することになる。シリコンを用いる場合、シリコン基板（シリコン層）の裏面に、パターニングによりｐ型の不純物導入領域とｎ型の不純物導入領域とを形成してる。この場合、少なくとも、各導電型の領域を形成するために各々１回のリソグラフィー工程および不純物導入工程が個別に必要となり、製造プロセスが複雑になっている。これに対し、次に説明することにより、ＩＩＩ−Ｖ族化合物半導体を用いることで、ｐ型の不純物導入領域とｎ型の不純物導入領域とを裏面側に容易に形成できる。   By the way, in a back junction solar cell, a p-type impurity introduction region and an n-type impurity introduction region are formed on the back surface opposite to the light incident side. When silicon is used, a p-type impurity introduction region and an n-type impurity introduction region are formed on the back surface of the silicon substrate (silicon layer) by patterning. In this case, at least one lithography step and an impurity introduction step are separately required to form at least each conductivity type region, and the manufacturing process is complicated. On the other hand, as described below, by using a III-V group compound semiconductor, a p-type impurity introduction region and an n-type impurity introduction region can be easily formed on the back surface side.

例えば、ＧａＡｓのような閃亜鉛鉱型の化合物半導体を結晶成長する場合、不純物ドーピングの特性が成長する結晶面によって異なることが知られている。例えば、有機金属気相成長（ＭＯＣＶＤ）法を用いてシリコン（Ｓｉ）を不純物としてドーピングしてｎ型のＧａＡｓを成長すると、キャリア濃度が（１００）、（４１１）Ａ、（３１１）Ａ、（２１１）Ａ、（１１１）Ａの結晶面の順番で減少する。（４１１）Ａ、（３１１）Ａ、（２１１）Ａ、（１１１）Ａの結晶面は、（１００）面以外のファセットである。また、（４１１）Ａ、（３１１）Ａ、（２１１）Ａ、（１１１）Ａの結晶面は、（１００）面と同じ側から見ることができる面である。   For example, when crystal growth of a zinc blende type compound semiconductor such as GaAs is known, it is known that the characteristics of impurity doping differ depending on the crystal plane to be grown. For example, when n-type GaAs is grown by doping silicon (Si) as an impurity using a metal organic chemical vapor deposition (MOCVD) method, the carrier concentration becomes (100), (411) A, (311) A, ( 211) Decreases in the order of crystal planes of A and (111) A. The crystal planes of (411) A, (311) A, (211) A, and (111) A are facets other than the (100) plane. In addition, the crystal planes of (411) A, (311) A, (211) A, and (111) A can be viewed from the same side as the (100) plane.

また、ＭＯＣＶＤ法を用いて亜鉛（Ｚｎ）を不純物としてドーピングしてｐ型のＧａＡｓを成長した場合には、逆に（１００）、（４１１）Ａ、（３１１）Ａ、（２１１）Ａ、（１１１）Ａの結晶面の順番で、キャリア濃度が増加することが報告されている（非特許文献３参照）。   When p-type GaAs is grown by doping zinc (Zn) as an impurity using the MOCVD method, conversely, (100), (411) A, (311) A, (211) A, ( It has been reported that the carrier concentration increases in the order of the 111) A crystal plane (see Non-Patent Document 3).

このことは、ＩＩＩ−Ｖ族化合物半導体の（１００）面に、表面が（１００）面の第１領域と、表面が（１００）面以外のファセットからなる第２領域とが形成されるように結晶成長できれば、結晶成長時にＳｉおよびＺｎを不純物として導入することで、第１領域をｎ型領域とし、第２領域をｐ型領域とすることができる。   This means that a first region whose surface is a (100) plane and a second region whose surface is composed of facets other than the (100) plane are formed on the (100) plane of the III-V compound semiconductor. If crystal growth is possible, Si and Zn are introduced as impurities during crystal growth, whereby the first region can be an n-type region and the second region can be a p-type region.

上述したように、第１領域および第２領域を形成する方法としては、（１００）面の基板の表面をエッチング加工し、（１００）面以外のファセットを短冊形に出現させることで実現できる。例えば、基板表面の[０１−１]方向に延在する短冊形の複数のパターン部を所定の間隔で配列したマスクパターンを用い、ＧａＡｓ基板をウエットエッチングする。エッチング液としては、リン酸および過酸化水素水を水に溶解した混合液を用いればよい。このウエットエッチングにより、マスクパターンの短冊形の開口部に露出するＧａＡｓ基板を、エッチング深さ５μｍ程度にエッチングする。   As described above, the method of forming the first region and the second region can be realized by etching the surface of the (100) plane substrate so that facets other than the (100) plane appear in a strip shape. For example, the GaAs substrate is wet-etched using a mask pattern in which a plurality of strip-shaped pattern portions extending in the [01-1] direction on the substrate surface are arranged at a predetermined interval. As an etching solution, a mixed solution in which phosphoric acid and hydrogen peroxide solution are dissolved in water may be used. By this wet etching, the GaAs substrate exposed in the rectangular opening of the mask pattern is etched to an etching depth of about 5 μm.

このパターニングにより、短冊形の開口部には、基板の深さ方向に幅が狭くなる断面が逆台形の溝が形成される。言い換えると、短冊形のパターン部を中心に、基板深さ方向に幅が広くなる台形状のメサストライプが形成される。この状態では、メサストライプの上面、および溝の底面は、表面が（１００）面となり、メサストライプの斜めの側面は、表面が（４１１）Ａ、（３１１）Ａ、（２１１）Ａ、（１１１）Ａのいずれかの面となる。この形状加工は、１回のリソグラフィー工程およびエッチング工程により行える。   By this patterning, a groove having an inverted trapezoidal cross section with a narrow width in the depth direction of the substrate is formed in the rectangular opening. In other words, a trapezoidal mesa stripe having a width in the substrate depth direction is formed around the strip-shaped pattern portion. In this state, the upper surface of the mesa stripe and the bottom surface of the groove are the (100) surface, and the oblique side surfaces of the mesa stripe are (411) A, (311) A, (211) A, (111 ) Any surface of A. This shape processing can be performed by a single lithography process and etching process.

上述した加工基板を用い、ｎ型とｐ型のドーピング濃度が丁度（１００）と（４１１）Ａの間で交差するような条件でＳｉとＺｎの同時ドーピングによりｐｎ接合層１０１をエピタキシャル成長すれば、加工基板のメサ上面の（１００）面上にはｎ型の層が短冊形に形成され、メサ側面の（４１１）Ａにはｐ型の層が短冊形に形成できる。   If the above-described processed substrate is used and the pn junction layer 101 is epitaxially grown by simultaneous doping of Si and Zn under the condition that the n-type and p-type doping concentrations just intersect between (100) and (411) A, An n-type layer can be formed in a strip shape on the (100) plane of the mesa upper surface of the processed substrate, and a p-type layer can be formed in a strip shape on the (411) A on the mesa side surface.

このように、本実施の形態によれば、ＩＩＩ−Ｖ族化合物半導体を用いているので、上述した結晶成長方法を用いることができ、光吸収層１０２の裏面側にｐ型の領域とｎ型の領域とを備えるｐｎ接合層１０１が、エピタキシャル成長することで形成できる。また、太陽電池とするためには、ｐｎ接合層１０１の上にＺｎをドーピングした光吸収層１０２を形成すればよく、これらは、連続してエピタキシャル成長させることができ、これらの構成を、１回の成長工程で容易に作製することができる。また、加工基板を除去すれば、ｐｎ接合層１０１に第１電極１０３および第２電極１０４が形成できる。なお、ｐｎ接合層１０１では、ｎ型領域１０５およびｐ型領域１０６が、接触して配列されているので、不純物濃度が高すぎると、各領域間に電流が流れるようになる。従って、不純物濃度は、隣接するｎ型領域１０５およびｐ型領域１０６の間に電流が流れない範囲に設定する。   Thus, according to this embodiment, since the III-V group compound semiconductor is used, the above-described crystal growth method can be used, and a p-type region and an n-type are formed on the back side of the light absorption layer 102. The pn junction layer 101 including these regions can be formed by epitaxial growth. Further, in order to obtain a solar cell, a light absorption layer 102 doped with Zn may be formed on the pn junction layer 101, and these can be continuously epitaxially grown. It can be easily manufactured by this growth process. Further, if the processed substrate is removed, the first electrode 103 and the second electrode 104 can be formed on the pn junction layer 101. In the pn junction layer 101, since the n-type region 105 and the p-type region 106 are arranged in contact with each other, if the impurity concentration is too high, a current flows between the regions. Therefore, the impurity concentration is set in a range in which no current flows between the adjacent n-type region 105 and p-type region 106.

[実施の形態２]
次に、本発明の実施の形態２について説明する。以下では、製造方法について図２Ａ〜図２Ｉを用いて説明する。図２Ａ〜図２Ｈは、本発明の実施の形態２における太陽電池の製造方法を説明するための各工程における状態を模式的に示す断面図であり、図２Ｉは平面図である。 [Embodiment 2]
Next, a second embodiment of the present invention will be described. Below, a manufacturing method is demonstrated using FIG. 2A-FIG. 2I. 2A to 2H are cross-sectional views schematically showing states in respective steps for explaining the method for manufacturing the solar cell in the second embodiment of the present invention, and FIG. 2I is a plan view.

まず、図２Ａに示すように、ＩＩＩ−Ｖ族化合物半導体であるＧａＡｓからなる主表面の面方位が[１００]の基板２０１を用意する。また、公知のリソグラフィー技術により、基板２０１の上にレジストパターン２０２を形成する。レジストパターン２０２は、基板２０１の表面に[０１−１]方向に延在する短冊形の複数のパターン部が所定の間隔で配列されているものである。各パターン部は、幅１０μｍに形成され、各パターン部の間隔は、２７μｍとされている。   First, as shown in FIG. 2A, a substrate 201 having a main surface of [100] made of GaAs which is a III-V group compound semiconductor is prepared. Further, a resist pattern 202 is formed on the substrate 201 by a known lithography technique. The resist pattern 202 is formed by arranging a plurality of strip-shaped pattern portions extending in the [01-1] direction on the surface of the substrate 201 at a predetermined interval. Each pattern portion is formed with a width of 10 μm, and the interval between the pattern portions is 27 μm.

次に、レジストパターン２０２をマスクとし、リン酸および過酸化水素水を水に溶解した混合液をエッチング液としたウエットエッチングを用い、基板２０１の表面をエッチングする。例えば、エッチングの深さが５μｍとなるようにエッチングする。このエッチングにより、図２Ｂに示すように、基板２０１に、表面が（１００）面からなり[０１−１]の方向に延在する短冊形の第１領域２２１と、表面が（３１１）Ａ面からなり[０１−１]の方向に延在する短冊形の第２領域２２２ａと、表面が（３−１−１）Ａ面からなり[０１−１]の方向に延在する短冊形の第２領域２２２ｂとが形成される。   Next, the surface of the substrate 201 is etched by wet etching using the resist pattern 202 as a mask and a mixed solution in which phosphoric acid and hydrogen peroxide are dissolved in water. For example, etching is performed so that the etching depth is 5 μm. By this etching, as shown in FIG. 2B, the substrate 201 has a strip-shaped first region 221 having a (100) surface and extending in the direction [01-1], and a surface having a (311) A surface. A strip-shaped second region 222a extending in the direction of [01-1] and a strip-shaped second region 222a having a surface of (3-1-1) A and extending in the direction of [01-1]. Two regions 222b are formed.

レジストパターン２０２の開口領域でエッチングされた基板２０１の表面は、断面視逆台形の溝となり、基板２０１の主表面に平行な底面となるファセット、基板２０１の主表面に対して約３０°傾く傾斜面となるファセットとが形成される。底面は、（１００）面であり、傾斜面は、（３１１）Ａ面と（３−１−１）Ａ面である。（３１１）Ａ面と（３−１−１）Ａ面とは、表面の原子配列が同じな等価な面である。このように、上記エッチング加工により、基板２０１の表面には、[０１−１]の方向に延在する（１００）面の短冊形の領域（第１領域）と、（１００）面以外のファセットの短冊形の領域（第２領域）とが、[０−１−１］方向に交互に配列する状態となる。   The surface of the substrate 201 etched in the opening region of the resist pattern 202 becomes a groove having an inverted trapezoidal shape in cross section, a facet that is a bottom surface parallel to the main surface of the substrate 201, and an inclination inclined by about 30 ° with respect to the main surface of the substrate 201 A facet to be a surface is formed. The bottom surface is the (100) plane, and the inclined surfaces are the (311) A plane and the (3-1-1) A plane. The (311) A plane and the (3-1-1) A plane are equivalent planes having the same surface atomic arrangement. Thus, by the etching process, a (100) plane strip-shaped area (first area) extending in the direction of [01-1] and a facet other than the (100) plane are formed on the surface of the substrate 201. The strip-shaped regions (second regions) are alternately arranged in the [0-1-1] direction.

次に、レジストパターン２０２を除去した後、上述したように主表面を加工した基板２０１の上に、よく知られた有機金属気相成長（ＭＯＣＶＤ）法により、ＩｎＧａＰを堆積（エピタキシャル成長）することで、図２Ｃに示すように、エッチング停止層２０３を形成する。エッチング停止層２０３は、層厚３００ｎｍ程度に形成すればよい。ＩｎＧａＰの堆積では、トリメチルインジウム，トリエチルガリウム（ＴＥＧ），ホスフィン（ＰＨ3）を原料として用いればよい。 Next, after removing the resist pattern 202, InGaP is deposited (epitaxial growth) on the substrate 201 whose main surface has been processed as described above by the well-known metal organic chemical vapor deposition (MOCVD) method. As shown in FIG. 2C, an etching stop layer 203 is formed. The etching stop layer 203 may be formed with a layer thickness of about 300 nm. In the deposition of InGaP, trimethylindium, triethylgallium (TEG), and phosphine (PH 3 ) may be used as raw materials.

次に、エッチング停止層２０３を形成した基板２０１の上に、ＳｉおよびＺｎを不純物として導入するＭＯＣＶＤ法により、ＧａＡｓを堆積することで、図２Ｄに示すように、ｐｎ接合層２０４を形成する。ｐｎ接合層２０４は、層厚３００ｎｍ程度に形成すればよい。ＧａＡｓの堆積では、トリエチルガリウムおよびアルシン（ＡｓＨ3）を原料として用いればよい。また、ジシラン（Ｓｉ2Ｈ6）およびジメチル亜鉛（ＤＭＺｎ）を原料として用いることで、ＳｉおよびＺｎを不純物として導入することができる。 Next, GaAs is deposited on the substrate 201 on which the etching stop layer 203 is formed by MOCVD using Si and Zn as impurities, thereby forming a pn junction layer 204 as shown in FIG. 2D. The pn junction layer 204 may be formed with a thickness of about 300 nm. In the deposition of GaAs, triethylgallium and arsine (AsH 3 ) may be used as raw materials. Further, by using disilane (Si 2 H 6 ) and dimethyl zinc (DMZn) as raw materials, Si and Zn can be introduced as impurities.

エピタキシャル成長したｐｎ接合層２０４においても、表面が（１００）面からなり[０１−１]の方向に延在する短冊形の領域と、表面が（３１１）Ａ面からなり[０１−１]の方向に延在する短冊形の領域と、表面が（３−１−１）Ａ面からなり[０１−１]の方向に延在する短冊形の領域とが形成される。前述したように、（１００）面は、不純物としてＳｉがより高い濃度に導入され、（３１１）Ａ面および（３−１−１）Ａ面は、不純物としてＺｎがより高い濃度に導入される。   Also in the epitaxially grown pn junction layer 204, the surface is a (100) plane and a strip-shaped region extending in the direction of [01-1], and the surface is a (311) A plane and is in the direction of [01-1]. And a strip-shaped region whose surface is a (3-1-1) A plane and extends in the direction [01-1]. As described above, in the (100) plane, Si as an impurity is introduced at a higher concentration, and in the (311) A plane and the (3-1-1) A plane, Zn as an impurity is introduced at a higher concentration. .

例えば、（１００）面には、５×１０18ｃｍ-3程度にｎ型不純物であるＳｉを導入し、（３１１）Ａ面および（３−１−１）Ａ面には、５×１０18ｃｍ-3程度にｐ型不純物であるＺｎを導入すればよい。 For example, the (100) plane, introducing Si which is an n-type impurity of about 5 × 10 18 cm -3, ( 311) to the A plane and (3-1-1) A plane, 5 × 10 18 Zn which is a p-type impurity may be introduced at about cm −3 .

この結果、ｐｎ接合層２０４には、表面が（１００）面からなり第１領域２２１に対応して[０１−１]の方向に延在する短冊形のｎ型領域２０５と、表面が（１００）面以外のファセットからなり第２領域２２２ａ，２２２ｂに対応して[０１−１]の方向に延在する短冊形のｐ型領域２０６とが、[０−１−１］方向に交互に配列して形成される。   As a result, the pn junction layer 204 has a strip-shaped n-type region 205 having a (100) surface and extending in the direction of [01-1] corresponding to the first region 221, and a surface of (100). ) Strip-shaped p-type regions 206 made of facets other than the plane and extending in the direction [01-1] corresponding to the second regions 222a and 222b are alternately arranged in the [0-1-1] direction. Formed.

次に、図２Ｅに示すように、ｐｎ接合層２０４の上に、ＭＯＣＶＤ法によりｐ型のＧａＡｓを堆積することで、光吸収層２０７を形成する。光吸収層２０７は、例えば、層厚５μｍ程度に形成すればよい。ＧａＡｓの堆積では、トリエチルガリウムおよびアルシンを原料として用いればよい。また、ジメチル亜鉛を原料として用いることで、Ｚｎを不純物として導入してｐ型とする。例えば、ドーピング濃度は、１×１０17ｃｍ-3程度とすればよい。ＧａＡｓから構成した光吸収層２０７は、ｐｎ接合層２０４と同じバンドギャップエネルギーを有するものとなる。 Next, as shown in FIG. 2E, a light absorption layer 207 is formed on the pn junction layer 204 by depositing p-type GaAs by MOCVD. The light absorption layer 207 may be formed with a layer thickness of about 5 μm, for example. For the deposition of GaAs, triethylgallium and arsine may be used as raw materials. In addition, by using dimethyl zinc as a raw material, Zn is introduced as an impurity to be p-type. For example, the doping concentration may be about 1 × 10 17 cm −3 . The light absorption layer 207 made of GaAs has the same band gap energy as that of the pn junction layer 204.

次に、図２Ｆに示すように、光吸収層２０７の上に、ＭＯＣＶＤ法により、ＩｎＧａＰを堆積することで、保護層２０８を形成する。保護層２０８は、層厚１００ｎｍ程度に形成すればよい。ＩｎＧａＰの堆積では、トリメチルインジウム，トリエチルガリウム，ホスフィンを原料として用いればよい。なお、上述したエッチング停止層２０３，ｐｎ接合層２０４，光吸収層２０７，および保護層２０８は、同一のＭＯＣＶＤ装置内で、各々原料を変更して連続して堆積して形成することができる。   Next, as shown in FIG. 2F, a protective layer 208 is formed on the light absorption layer 207 by depositing InGaP by MOCVD. The protective layer 208 may be formed with a thickness of about 100 nm. In InGaP deposition, trimethylindium, triethylgallium, and phosphine may be used as raw materials. Note that the etching stop layer 203, the pn junction layer 204, the light absorption layer 207, and the protective layer 208 described above can be formed by successively depositing the same MOCVD apparatus while changing the raw materials.

次に、図２Ｇに示すように、保護層２０８の上に、透明な接着剤からなる接着層２０９を用いてガラス基板２１０を貼り付ける。接着層２０９は、例えば、ＳＯＧ（Spin on glass）である。ガラス基板２１０は、後述する各工程の処理における支持基板となる。   Next, as shown in FIG. 2G, a glass substrate 210 is attached on the protective layer 208 using an adhesive layer 209 made of a transparent adhesive. The adhesive layer 209 is, for example, SOG (Spin on glass). The glass substrate 210 becomes a support substrate in the process of each process mentioned later.

次に、硫酸、過酸化水素、純水の混合液をエッチング液としたウエットエッチングにより、基板２０１をエッチング除去する。上記エッチング液によるＩｎＧａＰのエッチング速度は非常に小さいため、上述した基板２０１のエッチングは、ＩｎＧａＰからなるエッチング停止層２０３で停止させることができる。このようにして基板２０１を除去した後、図２Ｈに示すように、ｐｎ接合層２０４に接続する第１電極２１１および第２電極２１２を形成する。第１電極２１１は、ｎ型領域２０５に接続させ、第２電極２１２は、ｐ型領域２０６に接続させる。   Next, the substrate 201 is removed by wet etching using a mixed solution of sulfuric acid, hydrogen peroxide, and pure water as an etchant. Since the etching rate of InGaP by the etching solution is very low, the above-described etching of the substrate 201 can be stopped by the etching stop layer 203 made of InGaP. After removing the substrate 201 in this way, as shown in FIG. 2H, the first electrode 211 and the second electrode 212 connected to the pn junction layer 204 are formed. The first electrode 211 is connected to the n-type region 205, and the second electrode 212 is connected to the p-type region 206.

例えば、図２Ｉの平面図に示すように、チップサイズを５ｍｍ角に形成した太陽電池のエッチング停止層２０３の上（裏面側）に、絶縁部２３１および絶縁部２３２を形成する。絶縁部２３１および絶縁部２３２は、[０１−１]方向において、チップ領域の両端に配置し、また、[０−１−１]方向に延在して配置する。また、絶縁部２３１および絶縁部２３２は、例えば、ＳｉＯ2から構成し、厚さ２００ｎｍ程度に形成すればよい。このように絶縁部２３１および絶縁部２３２を形成したら、絶縁部２３１の上に電極パッド２１１ａを形成し、絶縁部２３２の上に電極パッド２１２ａを形成する。 For example, as shown in the plan view of FIG. 2I, the insulating portion 231 and the insulating portion 232 are formed on the etching stop layer 203 (back side) of the solar cell having a chip size of 5 mm square. The insulating part 231 and the insulating part 232 are arranged at both ends of the chip region in the [01-1] direction, and are arranged extending in the [0-1-1] direction. Further, the insulating part 231 and the insulating part 232 may be made of, for example, SiO 2 and have a thickness of about 200 nm. When the insulating portion 231 and the insulating portion 232 are formed in this manner, the electrode pad 211a is formed on the insulating portion 231 and the electrode pad 212a is formed on the insulating portion 232.

以上のように電極パッド２１１ａおよび電極パッド２１２ａを形成したら、電極パッド２１１ａに接続して第１電極２１１を形成し、電極パッド２１２ａに接続して第２電極２１２を形成する。第１電極２１１および第２電極２１２の形成では、まず、エッチング停止層２０３の各電極に対応する箇所に、貫通孔を形成する。この貫通孔は、公知のフォトリソグラフィー技術によるマスクパターンの形成、およびマスクパターンを用いた選択的なエッチングにより形成することができる。このエッチングは、リン酸、塩酸、純水の混合液をエッチング液としたウエットエッチングにより行えばよい。   When the electrode pad 211a and the electrode pad 212a are formed as described above, the first electrode 211 is formed by connecting to the electrode pad 211a, and the second electrode 212 is formed by connecting to the electrode pad 212a. In forming the first electrode 211 and the second electrode 212, first, through holes are formed at locations corresponding to the electrodes of the etching stopper layer 203. This through hole can be formed by forming a mask pattern by a known photolithography technique and selective etching using the mask pattern. This etching may be performed by wet etching using a mixed solution of phosphoric acid, hydrochloric acid, and pure water as an etchant.

次に、よく知られたリフトオフ法により、第１電極２１１および第２電極２１２を形成する。例えば、リフトオフのためのマスクパターンの形成，金属の蒸着，およびマスクパターンの除去による１回目のリフトオフで第１電極２１１を形成し、同様に２回目のリフトオフで第２電極２１１を形成すればよい。第１電極２１１は、Ａｕ-Ｇｅ-Ｎｉから構成し、第２電極２１２は、Ａｕ-Ｚｎから構成すればよい。   Next, the first electrode 211 and the second electrode 212 are formed by a well-known lift-off method. For example, the first electrode 211 may be formed by the first lift-off by forming a mask pattern for lift-off, metal deposition, and removal of the mask pattern, and the second electrode 211 may be similarly formed by the second lift-off. . The first electrode 211 may be made of Au—Ge—Ni, and the second electrode 212 may be made of Au—Zn.

ここで、エッチング停止層２０３は、ｐｎ接合層２０４よりバンドギャップエネルギーの大きな化合物半導体から構成しているので、表面側に流れ出るキャリアを抑制することができる。これは、絶縁層を形成した状態と同じ効果である。なお、上述した実施の形態２における太陽電池では、ｐｎ接合層２０４から保護層２０８にかけてのバンドが、図３に示すように変化する。   Here, since the etching stop layer 203 is made of a compound semiconductor having a larger band gap energy than the pn junction layer 204, carriers flowing out to the surface side can be suppressed. This is the same effect as the state in which the insulating layer is formed. In the solar cell in the second embodiment described above, the band from the pn junction layer 204 to the protective layer 208 changes as shown in FIG.

以上に説明したように、実施の形態２においても、ＩＩＩ−Ｖ族化合物半導体を用いているので、上述した結晶成長方法を用いることができ、光吸収層２０７の裏面側にｐ型の領域とｎ型の領域とを備えるｐｎ接合層２０４が、エピタキシャル成長することで形成できる。また、太陽電池とするためには、ｐｎ接合層２０４の上にＺｎをドーピングした光吸収層２０７を形成すればよく、これらは、連続してエピタキシャル成長させることができ、これらの構成を、１回の成長工程で容易に作製することができる。また、ｐｎ接合層２０４に第１電極２１１および第２電極２１２を形成するための基板２０１の除去が、エッチング停止層２０３を用いているので容易である。   As described above, since the III-V group compound semiconductor is used also in the second embodiment, the above-described crystal growth method can be used, and a p-type region is formed on the back surface side of the light absorption layer 207. A pn junction layer 204 including an n-type region can be formed by epitaxial growth. Further, in order to obtain a solar cell, a light absorption layer 207 doped with Zn may be formed on the pn junction layer 204, and these can be continuously epitaxially grown. It can be easily manufactured by this growth process. Further, the removal of the substrate 201 for forming the first electrode 211 and the second electrode 212 in the pn junction layer 204 is easy because the etching stop layer 203 is used.

[実施の形態３]
次に、本発明の実施の形態３について説明する。図４は、本発明の実施の形態３における太陽電池の構成を示す断面図である。この太陽電池は、ＩｎＧａＰからなるエッチング停止層２０３と、この上に形成されたＧａＡｓからなるｐｎ接合層２０４と、ｐｎ接合層２０４の上に形成されたｐ型のＡｌＧａＡｓからなる光吸収層４０７とを備える。また、光吸収層４０７の上には、ＡｌＧａＡｓからなる保護層４０８を備える。また、エッチング停止層２０３の側には、ｐｎ接合層２０４のｎ型領域２０５に接続して形成された第１電極２１１、およびｐ型領域２０６に接続して形成された第２電極２１２を備える。また、保護層４０８の上には、接着層２０９によりガラス基板２１０が貼り付けられている。 [Embodiment 3]
Next, a third embodiment of the present invention will be described. FIG. 4 is a cross-sectional view showing the configuration of the solar cell according to Embodiment 3 of the present invention. This solar cell includes an etching stop layer 203 made of InGaP, a pn junction layer 204 made of GaAs formed thereon, and a light absorption layer 407 made of p-type AlGaAs formed on the pn junction layer 204. Is provided. A protective layer 408 made of AlGaAs is provided on the light absorption layer 407. On the etching stop layer 203 side, a first electrode 211 formed to connect to the n-type region 205 of the pn junction layer 204 and a second electrode 212 formed to connect to the p-type region 206 are provided. . In addition, a glass substrate 210 is attached to the protective layer 408 with an adhesive layer 209.

上述した実施の形態３における太陽電池は、光吸収層４０７および保護層４０８以外は、前述した実施の形態２と同様であり、前述した実施の形態２の太陽電池と同様に製造すればよい。なお、光吸収層４０７は、層厚５μｍ程度とし、保護層４０８は、層厚１００ｎｍ程度とすればよい。   The solar cell in Embodiment 3 described above is the same as that in Embodiment 2 described above except for the light absorption layer 407 and the protective layer 408, and may be manufactured in the same manner as the solar cell in Embodiment 2 described above. Note that the light absorption layer 407 may have a thickness of about 5 μm, and the protective layer 408 may have a thickness of about 100 nm.

実施の形態３では、光吸収層４０７において、ｐｎ接合層２０４から離れるに従いＡｌの組成が増加する組成傾斜層とし、ｐｎ接合層２０４から離れるに従ってバンドギャップエネルギーが大きくなる状態とし、この上にＡｌＧａＡｓからなる保護層４０８を形成している。光吸収層４０７においては、例えば、ｐｎ接合層２０４との界面から保護層４０８との界面にかけて、Ａｌの組成を、０から０．３にまで増加させている。これらのＡｌＧａＡｓの層の成長では、トリメチルアルミニウム（ＴＭＡ），トリエチルガリウム，アルシンを原料として用いればよい。実施の形態３における太陽電池では、ｐｎ接合層２０４から保護層４０８にかけてのバンドが、図５に示すように変化する。   In the third embodiment, the light absorption layer 407 is a composition gradient layer in which the Al composition increases as the distance from the pn junction layer 204 increases, and the band gap energy increases as the distance from the pn junction layer 204 increases. A protective layer 408 made of is formed. In the light absorption layer 407, for example, the Al composition is increased from 0 to 0.3 from the interface with the pn junction layer 204 to the interface with the protective layer 408. In the growth of these AlGaAs layers, trimethylaluminum (TMA), triethylgallium, and arsine may be used as raw materials. In the solar cell in the third embodiment, the band from the pn junction layer 204 to the protective layer 408 changes as shown in FIG.

[実施の形態４]
次に、本発明の実施の形態４について説明する。以下では、製造方法について説明する。図６Ａ〜図６Ｃは、本発明の実施の形態４における太陽電池の製造方法を説明するための各工程における状態を模式的に示す断面図である。 [Embodiment 4]
Next, a fourth embodiment of the present invention will be described. Below, a manufacturing method is demonstrated. 6A to 6C are cross-sectional views schematically showing states in respective steps for explaining the method for manufacturing the solar cell in the fourth embodiment of the present invention.

まず、前述した実施の形態２と同様に、ＧａＡｓからなる主表面の面方位が[１００]の基板２０１の表面を加工して第１領域２２１，第２領域２２２ａ，第２領域２２２ｂを形成し（図２Ａ，図２Ｂ）、エッチング停止層２０３を形成する（図２Ｃ）。また、エッチング停止層２０３の上に、ｐｎ接合層２０４を形成する（図２Ｄ）。   First, as in the second embodiment described above, the first region 221, the second region 222 a, and the second region 222 b are formed by processing the surface of the substrate 201 having a main surface composed of GaAs of [100]. (FIGS. 2A and 2B), an etching stop layer 203 is formed (FIG. 2C). Further, the pn junction layer 204 is formed on the etching stopper layer 203 (FIG. 2D).

次に、実施の形態４では、ｐｎ接合層２０４の上に、ＭＯＣＶＤ法により、ｐ型のＧａＡｓ，ｐ型のＩｎＧａＰ，ｐ型のＩｎＡｌＰを順次に成長させ、図６Ａに示すように、第１光吸収層（第１層）６７１，第２光吸収層（第２層）６７２，および第３光吸収層（第３層）６７３を形成する。例えば、第１光吸収層６７１は層厚１．５μｍ、第２光吸収層６７２は層厚１．５μｍ、第３光吸収層６７３は層厚１．５μｍに形成する。実施の形態３では、第１光吸収層６７１，第２光吸収層６７２，および第３光吸収層６７３により、光吸収層を構成している。   Next, in the fourth embodiment, p-type GaAs, p-type InGaP, and p-type InAlP are sequentially grown on the pn junction layer 204 by MOCVD, as shown in FIG. 6A. A light absorption layer (first layer) 671, a second light absorption layer (second layer) 672, and a third light absorption layer (third layer) 673 are formed. For example, the first light absorption layer 671 is formed with a thickness of 1.5 μm, the second light absorption layer 672 is formed with a thickness of 1.5 μm, and the third light absorption layer 673 is formed with a thickness of 1.5 μm. In the third embodiment, the first light absorption layer 671, the second light absorption layer 672, and the third light absorption layer 673 constitute a light absorption layer.

ｐ型のＧａＡｓの成長では、トリエチルガリウムおよびアルシンを原料とし、また、ｐ型不純物原料としてジメチル亜鉛を用いればよい。また、ｐ型のＩｎＧａＰの成長では、トリメチルインジウム，トリエチルガリウム，およびホスフィンを原料とし、また、ｐ型不純物原料としてジメチル亜鉛を用いればよい。また、ｐ型のＩｎＡｌＰの成長では、トリメチルインジウム，トリメチルアルミニウム，およびホスフィンを原料とし、また、ｐ型不純物原料としてジメチル亜鉛を用いればよい。   In the growth of p-type GaAs, triethylgallium and arsine may be used as raw materials, and dimethylzinc may be used as a p-type impurity raw material. In the growth of p-type InGaP, trimethylindium, triethylgallium, and phosphine may be used as raw materials, and dimethylzinc may be used as a p-type impurity raw material. In the growth of p-type InAlP, trimethylindium, trimethylaluminum, and phosphine may be used as raw materials, and dimethylzinc may be used as a p-type impurity raw material.

次に、図６Ｂに示すように、第３光吸収層６７３の上に、ＭＯＣＶＤ法により、ＩｎＡｌＰを堆積することで、保護層６０８を形成する。保護層６０８は、第３光吸収層６７３より大きなバンドギャップエネルギーのＩｎＡｌＰから構成する。保護層６０８は、層厚１０ｎｍ程度とすればよい。次に、図６Ｃに示すように、保護層６０８の上に、接着層２０９によりガラス基板２１０を貼り付け、この後、図２Ｈを用いた説明と同様にすることで、基板２０１を除去し、各電極を形成する。   Next, as shown in FIG. 6B, a protective layer 608 is formed on the third light absorption layer 673 by depositing InAlP by MOCVD. The protective layer 608 is made of InAlP having a larger band gap energy than the third light absorption layer 673. The protective layer 608 may have a thickness of about 10 nm. Next, as shown in FIG. 6C, a glass substrate 210 is attached to the protective layer 608 with an adhesive layer 209, and then the substrate 201 is removed in the same manner as described with reference to FIG. 2H. Each electrode is formed.

上述した実施の形態４における太陽電池では、ｐｎ接合層２０４から保護層６０８にかけてのバンドが、図７に示すように変化する。実施の形態４では、吸収層にヘテロ接合を備える構成となる。   In the solar cell in Embodiment 4 described above, the band from the pn junction layer 204 to the protective layer 608 changes as shown in FIG. In the fourth embodiment, the absorption layer has a heterojunction.

以上に説明したように、本発明では、まず、ＩＩＩ−Ｖ族化合物半導体から構成しているので、光吸収層をより薄くすることが可能となる。また、光吸収層をｐ型のＩＩＩ−Ｖ族化合物半導体から構成から構成しているので、光吸収によって発生した少数キャリアも、容易に不純物拡散領域（電極）に到達させることができる。   As described above, in the present invention, first, since it is made of a III-V group compound semiconductor, the light absorption layer can be made thinner. In addition, since the light absorption layer is composed of a p-type III-V group compound semiconductor, minority carriers generated by light absorption can easily reach the impurity diffusion region (electrode).

また、本発明では、エピタキシャル成長時にＳｉおよびＺｎが取り込まれる量が、ＩＩＩ−Ｖ族化合物半導体の結晶面の方位により異なることを用い、表面が（１００）面からなり[０１−１]の方向に延在する短冊形のｎ型領域と、表面が（１００）面以外のファセットからなり[０１−１]の方向にｎ型領域に接して延在する短冊形のｐ型領域とを、[０−１−１］方向に交互に配列して備えるｐｎ接合層を形成した。   In the present invention, the amount of Si and Zn taken in during epitaxial growth varies depending on the orientation of the crystal plane of the III-V compound semiconductor, and the surface is composed of (100) planes in the direction of [01-1]. A strip-shaped n-type region that extends and a strip-shaped p-type region that has a facet other than the (100) plane and extends in contact with the n-type region in the direction [01-1]. The pn junction layers provided alternately arranged in the −1-1] direction were formed.

この結果、複雑な製造プロセスを用いることなく、光吸収層の一方の面にｐ型の領域およびｎ型の領域が形成でき、特性のよい裏面接合型の太陽電池が容易に製造できるようになる。   As a result, a p-type region and an n-type region can be formed on one surface of the light absorption layer without using a complicated manufacturing process, and a back junction solar cell with good characteristics can be easily manufactured. .

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、エッチング停止層をＩｎＧａＰ（バンドギャップエネルギー１．９ｅＶ）から構成したが、これに限るものではない。ＧａＡｓ基板を用いる場合、エッチング停止層は、ＩｎＡｌＰ（バンドギャップエネルギー２．４ｅＶ）から構成してもよい。また、エッチング停止層は、ＩｎＧａＡｌＰから構成してもよい。また、エッチング停止層と同じ材料で、保護層を形成してもよい。なお、保護層は、光吸収層よりバンドギャップエネルギーが大きければ、光吸収層における吸収波長の光が透過する。   The present invention is not limited to the embodiment described above, and many modifications and combinations can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious. For example, in the above description, the etching stop layer is made of InGaP (band gap energy 1.9 eV), but is not limited thereto. When a GaAs substrate is used, the etching stop layer may be composed of InAlP (band gap energy 2.4 eV). The etching stop layer may be made of InGaAlP. Further, the protective layer may be formed of the same material as the etching stopper layer. Note that if the protective layer has a band gap energy larger than that of the light absorption layer, light having an absorption wavelength in the light absorption layer is transmitted.

また、上述した実施の形態では、各化合物半導体の層をＭＯＣＶＤ法により成長したが、これに限るものではなく、分子線エピタキシー（ＭＢＥ）法など、他の結晶成長法を用いても、同様である。また、（１００）面以外のファセットとしては、（３１１）Ａ面およびこれと等価な面に限るものではなく、（４１１）Ａ、（２１１）Ａ、（１１１）Ａ、およびこれらと等価な面のいずれかであればよい。   In the embodiment described above, each compound semiconductor layer is grown by the MOCVD method. However, the present invention is not limited to this, and other crystal growth methods such as molecular beam epitaxy (MBE) may be used. is there. Further, facets other than the (100) plane are not limited to the (311) A plane and equivalent planes, but (411) A, (211) A, (111) A, and equivalent planes. Any of these may be used.

１０１…ｐｎ接合層、１０２…光吸収層、１０３…第１電極、１０４…第２電極、１０５…ｎ型領域、１０６…ｐ型領域。   DESCRIPTION OF SYMBOLS 101 ... pn junction layer, 102 ... Light absorption layer, 103 ... 1st electrode, 104 ... 2nd electrode, 105 ... n-type area | region, 106 ... p-type area | region.

Claims (7)

ＩＩＩ−Ｖ族化合物半導体からなる主表面の面方位が[１００]の基板の表面を、表面が（１００）面からなり[０１−１]の方向に延在する短冊形の第１領域と、表面が（１００）面以外のファセットからなり[０１−１]の方向に前記第１領域に接して延在する短冊形の第２領域とが、[０−１−１］方向に交互に配列する状態に加工する第１工程と、
前記基板の上にＩＩＩ−Ｖ族化合物半導体をシリコンおよび亜鉛を不純物として導入してエピタキシャル成長することで、表面が（１００）面からなり前記第１領域に対応して[０１−１]の方向に延在する短冊形のｎ型領域と、表面が（１００）面以外のファセットからなり前記第２領域に対応して[０１−１]の方向に延在する短冊形のｐ型領域とが、[０−１−１］方向に交互に配列する状態のｐｎ接合層を形成する第２工程と、
少なくとも前記ｐｎ接合層との接合面は前記ｐｎ接合層と同じバンドギャップエネルギーを有する状態のｐ型のＩＩＩ−Ｖ族化合物半導体からなる光吸収層を前記ｐｎ接合層の上に形成する第３工程と、
前記基板を除去する第４工程と、
前記ｐｎ接合層に接続する第１電極および第２電極を形成する第５工程と
を少なくとも備えることを特徴とする太陽電池の製造方法。 A strip-shaped first region having a surface orientation of [100] of the main surface made of a III-V group compound semiconductor and extending in the direction of [01-1] consisting of a (100) surface; The strip-shaped second regions whose surfaces are made of facets other than the (100) plane and extend in contact with the first region in the direction [01-1] are alternately arranged in the [0-1-1] direction. A first step of processing to a state to
A III-V compound semiconductor is epitaxially grown on the substrate by introducing silicon and zinc as impurities, so that the surface is a (100) plane and corresponds to the first region in the direction of [01-1]. A strip-shaped n-type region that extends and a strip-shaped p-type region that has a facet other than the (100) plane and extends in the direction of [01-1] corresponding to the second region, A second step of forming pn junction layers alternately arranged in the [0-1-1] direction;
A third step of forming, on the pn junction layer, a light absorption layer made of a p-type III-V group compound semiconductor in a state where at least the junction surface with the pn junction layer has the same band gap energy as the pn junction layer When,
A fourth step of removing the substrate;
And a fifth step of forming a first electrode and a second electrode connected to the pn junction layer. A method for manufacturing a solar cell, comprising: 請求項１記載の太陽電池の製造方法において、
前記基板の上に、前記基板のエッチング処理でエッチングされにくいＩＩＩ−Ｖ族化合物半導体からなるエッチング停止層を形成する工程を備え、
前記エッチング停止層を形成した後に前記ｐｎ接合層を形成し、
前記エッチング処理により前記基板を前記エッチング停止層までエッチングすることで前記基板を除去することを特徴とする太陽電池の製造方法。 In the manufacturing method of the solar cell of Claim 1,
On the substrate, comprising a step of forming an etching stop layer made of a III-V group compound semiconductor that is difficult to be etched by the etching process of the substrate,
Forming the pn junction layer after forming the etch stop layer;
A method for manufacturing a solar cell, comprising: removing the substrate by etching the substrate to the etching stop layer by the etching process. 請求項１または２記載の太陽電池の製造方法において、
前記基板を除去する前に、前記光吸収層より大きなバンドギャップエネルギーを有するＩＩＩ−Ｖ族化合物半導体からなる保護層を前記光吸収層の上に形成する工程を備える
ことを特徴とする太陽電池の製造方法。 In the manufacturing method of the solar cell of Claim 1 or 2,
A step of forming a protective layer made of a III-V compound semiconductor having a larger band gap energy than that of the light absorption layer on the light absorption layer before removing the substrate. Production method. 請求項３記載の太陽電池の製造方法において、
前記光吸収層は、前記ｐｎ接合層から前記保護層にかけてバンドギャップエネルギーが大きくなる状態に形成することを特徴とする太陽電池の製造方法。 In the manufacturing method of the solar cell of Claim 3,
The said light absorption layer is formed in the state from which the band gap energy becomes large from the said pn junction layer to the said protective layer, The manufacturing method of the solar cell characterized by the above-mentioned. 請求項４記載の太陽電池の製造方法において、
前記光吸収層の形成では、
前記ｐｎ接合層の上に、前記ｐｎ接合層よりバンドギャップエネルギーの大きいＩＩＩ−Ｖ族化合物半導体よりなる第１層を形成し、
前記第１層よりバンドギャップエネルギーの大きいＩＩＩ−Ｖ族化合物半導体よりなる第２層を前記第１層の上に形成し、
前記保護層のバンドギャップエネルギー以下の範囲で前記第２層よりバンドギャップエネルギーの大きいＩＩＩ−Ｖ族化合物半導体よりなる第３層を前記第１層の上に形成し、
前記第１層，前記第２層，前記第３層より前記光吸収層とすることを特徴とする太陽電池の製造方法。 In the manufacturing method of the solar cell of Claim 4,
In the formation of the light absorption layer,
On the pn junction layer, a first layer made of a III-V group compound semiconductor having a larger band gap energy than the pn junction layer is formed.
Forming a second layer made of a III-V compound semiconductor having a larger band gap energy than the first layer on the first layer;
Forming a third layer made of a III-V group compound semiconductor having a band gap energy larger than that of the second layer within the band gap energy of the protective layer on the first layer;
A method of manufacturing a solar cell, wherein the light absorption layer is formed of the first layer, the second layer, and the third layer. 請求項３〜５のいずれか１項に記載の太陽電池の製造方法において、
前記基板を除去する前に、前記保護層の上に透明な材料から構成された支持基板を貼り付ける工程を備えることを特徴とする太陽電池の製造方法。 In the manufacturing method of the solar cell of any one of Claims 3-5,
Before removing the said board | substrate, the process of sticking the support substrate comprised from the transparent material on the said protective layer is provided, The manufacturing method of the solar cell characterized by the above-mentioned. ＩＩＩ−Ｖ族化合物半導体からなるｐｎ接合層と、
前記ｐｎ接合層の上に形成され、少なくとも前記ｐｎ接合層との接合面は前記ｐｎ接合層と同じバンドギャップエネルギーを有するｐ型のＩＩＩ−Ｖ族化合物半導体からなる光吸収層と、
前記ｐｎ接合層に接続する第１電極および第２電極と
を少なくとも備え、
前記ｐｎ接合層は、
前記光吸収層側の主表面の面方位が[１００]とされ、
表面が（１００）面からなり[０１−１]の方向に延在する短冊形のｎ型領域と、表面が（１００）面以外のファセットからなり[０１−１]の方向に前記ｎ型領域に接して延在する短冊形のｐ型領域とを、[０−１−１］方向に交互に配列して備え、
前記ｎ型領域はシリコンが不純物として導入され、前記ｐ型領域は亜鉛が不純物として導入され、
前記第１電極は前記ｎ型領域に接続して形成され、前記第２電極は前記ｐ型領域に接続して形成されていることを特徴とする太陽電池。 A pn junction layer made of a group III-V compound semiconductor;
A light absorption layer formed of a p-type III-V compound semiconductor formed on the pn junction layer and having at least a junction surface with the pn junction layer having the same band gap energy as the pn junction layer;
At least a first electrode and a second electrode connected to the pn junction layer,
The pn junction layer is
The plane orientation of the main surface on the light absorption layer side is [100],
A strip-shaped n-type region whose surface is composed of (100) planes and extending in the direction of [01-1], and a surface of which is composed of facets other than the (100) plane, in the direction of [01-1] Strip-shaped p-type regions extending in contact with each other, arranged alternately in the [0-1-1] direction,
The n-type region is doped with silicon as an impurity, the p-type region is doped with zinc as an impurity,
The solar cell, wherein the first electrode is formed to be connected to the n-type region, and the second electrode is formed to be connected to the p-type region.
JP2011107962A 2011-05-13 2011-05-13 Solar cell and method of manufacturing the same Withdrawn JP2012238785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011107962A JP2012238785A (en) 2011-05-13 2011-05-13 Solar cell and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011107962A JP2012238785A (en) 2011-05-13 2011-05-13 Solar cell and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2012238785A true JP2012238785A (en) 2012-12-06

Family

ID=47461419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011107962A Withdrawn JP2012238785A (en) 2011-05-13 2011-05-13 Solar cell and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2012238785A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113462A (en) * 2013-02-26 2018-07-19 パナソニックＩｐマネジメント株式会社 Solar cell module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113462A (en) * 2013-02-26 2018-07-19 パナソニックＩｐマネジメント株式会社 Solar cell module
US10840393B2 (en) 2013-02-26 2020-11-17 Panasonic Intellectual Property Management Co., Ltd. Solar cell module and solar cell module manufacturing method

Similar Documents

Publication Publication Date Title
US10680126B2 (en) Photovoltaics on silicon
US11942566B2 (en) Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
JP5425480B2 (en) Heterojunction subcell in inverted metamorphic multijunction solar cell
US8236600B2 (en) Joining method for preparing an inverted metamorphic multijunction solar cell
JP5215284B2 (en) Multi-junction compound semiconductor solar cell
US20100326518A1 (en) Solar cell and method of manufacturing solar cell
US20090078311A1 (en) Surfactant Assisted Growth in Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
JP2015073130A (en) Four junction inverted metamorphic multi-junction solar cell with two metamorphic layers
US10008628B2 (en) Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from template layer and etching
JP2010118666A (en) Alternative substrate of inversion altered multi-junction solar battery
CN101399298A (en) Barrier layers in inverted metamorphic multijunction solar cells
US20170069782A1 (en) Four-Junction Solar Cell and Fabrication Method
JP2015521365A (en) Manufacturing method of semiconductor method device based on epitaxial growth
US20130139877A1 (en) Inverted metamorphic multijunction solar cell with gradation in doping in the window layer
JP6060652B2 (en) Solar cell and manufacturing method thereof
KR20180107174A (en) Multi-junction optoelectronic devices with IV junction semiconductors in bottom junction
TWI496314B (en) Compound semiconductor solar cell manufacturing laminated body, compound semiconductor solar cell and manufacturing method thereof
US20100236617A1 (en) Stacked Structure Solar Cell Having Backside Conductive Contacts
JP2012238785A (en) Solar cell and method of manufacturing the same
JPH08274358A (en) Iii-v compound semiconductor solar cell
JPH08204215A (en) Series connected solar cell
JP2017017115A (en) Compound semiconductor solar battery and manufacturing method for the same
JP2013197485A (en) Epitaxial substrate and semiconductor element manufacturing method using the same
JP2013183125A (en) Compound semiconductor device epitaxial growth substrate
JP2015035550A (en) Semiconductor element and manufacturing method of the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805