JP2012222846A - Digital protection control apparatus - Google Patents
Digital protection control apparatus Download PDFInfo
- Publication number
- JP2012222846A JP2012222846A JP2011082572A JP2011082572A JP2012222846A JP 2012222846 A JP2012222846 A JP 2012222846A JP 2011082572 A JP2011082572 A JP 2011082572A JP 2011082572 A JP2011082572 A JP 2011082572A JP 2012222846 A JP2012222846 A JP 2012222846A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- conversion means
- protection control
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
本発明は、電力系統を保護するディジタル保護制御装置に係り、特に入力したアナログ信号をディジタル信号に変換するＡ／Ｄ変換手段を複数備えたディジタル保護制御装置に関する。 The present invention relates to a digital protection control device for protecting a power system, and more particularly to a digital protection control device including a plurality of A / D conversion means for converting an input analog signal into a digital signal.
ディジタル保護制御装置では、電力系統のアナログ信号をディジタルデータに変換し、このディジタルデータに対してディジタルフィルタ演算処理を行い、ディジタルフィルタ演算処理の結果得られたデータを基に保護リレー演算処理を行い、リレー演算処理結果を基に電力系統に設置された遮断器の開閉操作を行う。 The digital protection control device converts the analog signal of the power system into digital data, performs digital filter operation processing on this digital data, and performs protection relay operation processing based on the data obtained as a result of the digital filter operation processing. Based on the result of the relay calculation processing, the circuit breaker installed in the power system is opened and closed.
係る機能の実現のために、従来のディジタル保護制御装置では、特許文献１に記載のように、信号入力部分に、アナログ入力部、折り返し誤差防止用のアナログフィルタ、サンプルホールド回路、マルチプレクサ、Ａ／Ｄ変換器及びバッファを備えている。そして、電力系統からの複数の入力信号をマルチプレクサにより所定周期で切り替え、所定周期毎にサンプルホールドされているアナログ信号をディジタルデータにＡ／Ｄ変換してディジタル信号処理する。 In order to realize such a function, in the conventional digital protection control apparatus, as described in Patent Document 1, an analog input unit, an analog filter for preventing aliasing, a sample hold circuit, a multiplexer, an A / A D converter and a buffer are provided. Then, a plurality of input signals from the power system are switched at a predetermined cycle by a multiplexer, and an analog signal sampled and held at every predetermined cycle is A / D converted into digital data for digital signal processing.
このように、特許文献１に記載の従来のディジタル保護制御装置では、要するに複数の入力に対して１つのＡ／Ｄ変換器を備え、マルチプレクサにより所定周期で切り替えてＡ／Ｄ変換を実施している。 As described above, the conventional digital protection control device described in Patent Document 1 basically includes one A / D converter for a plurality of inputs, and performs A / D conversion by switching at a predetermined cycle by a multiplexer. Yes.
しかし、マルチプレクサを用いた手法では、複数のアナログ入力に対して時分割で処理するため、Ａ／Ｄ変換のタイミングがアナログ入力チャンネル毎に異なることから保護制御演算に誤差が生じるという問題がある。 However, the method using the multiplexer has a problem that an error occurs in the protection control calculation because the A / D conversion timing is different for each analog input channel because a plurality of analog inputs are processed in a time division manner.
このため、特許文献２に記載のように、複数のアナログ信号を、複数備えたＡ／Ｄ変換手段を用いることで並列的にディジタルデータに変換する手法が提案されている。但し、特許文献２は一般の入力回路を記載したものであり、ディジタル保護制御装置を適用事例として記載されたものではない。 For this reason, as described in Patent Document 2, a method of converting a plurality of analog signals into digital data in parallel by using a plurality of A / D conversion means has been proposed. However, Patent Document 2 describes a general input circuit, and does not describe a digital protection control device as an application example.
ところで、ディジタル保護制御装置の信号入力部分の健全性を判断する手法として、幾つかのものが知られている。 By the way, several methods are known as methods for judging the soundness of the signal input portion of the digital protection control device.
例えば特許文献３では、基本的に特許文献１のように構成された信号入力部分（１つのＡ／Ｄ変換器を備え、マルチプレクサにより所定周期で切り替えてＡ／Ｄ変換を実施）を備えるディジタル保護制御装置において、そのアナログ入力部に、外部生成した信号を含有させる手法を紹介している。具体的には、ｆｎ高調波信号をアナログ入力部に重畳させ、Ａ／Ｄ変換されたディジタル信号からディジタルフィルタを用いてｆｎ高調波信号を抽出し、抽出したｆｎ高調波信号を重畳させた信号と比較する。 For example, in Patent Document 3, a digital protection provided with a signal input portion (equipped with one A / D converter and switched at a predetermined cycle by a multiplexer to perform A / D conversion) basically as in Patent Document 1 Introduces a method of including an externally generated signal in an analog input section of a control device. Specifically, the fn harmonic signal is superimposed on the analog input unit, the fn harmonic signal is extracted from the A / D converted digital signal using a digital filter, and the extracted fn harmonic signal is superimposed on the signal. Compare with
特許文献４では、基本的に特許文献１のように構成された信号入力部分（１つのＡ／Ｄ変換器を備え、マルチプレクサにより所定周期で切り替えてＡ／Ｄ変換を実施）を備えるディジタル保護制御装置において、そのＡ／Ｄ変換手段の出力レベルを補正する。具体的には、アナログ信号処理回路に一般的に用いられているアナログフィルタ（オペアンプ）の出力側に重畳する直流成分をディジタル変換後の信号からディジタルフィルタを用いて抽出し、この抽出した直流成分をディジタル信号から減算する。 In Patent Document 4, digital protection control basically includes a signal input portion configured as in Patent Document 1 (including one A / D converter and switching at a predetermined cycle by a multiplexer to perform A / D conversion). In the apparatus, the output level of the A / D conversion means is corrected. Specifically, a DC component to be superimposed on the output side of an analog filter (op-amp) generally used in an analog signal processing circuit is extracted from the digitally converted signal using a digital filter, and the extracted DC component Is subtracted from the digital signal.
また特許文献５では、基本的に特許文献１のように構成された信号入力部分（１つのＡ／Ｄ変換器を備え、マルチプレクサにより所定周期で切り替えてＡ／Ｄ変換を実施）を備えるディジタル保護制御装置において、高精度発信器を用い入力変換器とマルチプレクサに基準信号を入力しアナログ信号処理回路を介し変換されたディジタル信号を基準信号と比較し、ディジタル信号のオフセット誤差、ゲイン誤差、位相誤差を調整する手法が提案されている。 Further, in Patent Document 5, a digital protection provided with a signal input part (equipped with one A / D converter and switched at a predetermined cycle by a multiplexer to perform A / D conversion) basically as in Patent Document 1. In the control device, a reference signal is input to the input converter and multiplexer using a high-accuracy transmitter, and the digital signal converted through the analog signal processing circuit is compared with the reference signal, and the offset error, gain error, and phase error of the digital signal are compared. A method for adjusting the above has been proposed.
本発明においては、ディジタル保護制御装置の入力部分を特許文献２の構成としたい。つまり、複数のＡ／Ｄ変換手段を備えて並列的にディジタルデータに変換する構成としたい。しかし、この場合にも解決すべき技術課題があり、それは複数備えたＡ／Ｄ変換手段の基板配置の違いや温度特性の違い、更にはＡ／Ｄ変換手段の特性のバラツキにより、Ａ／Ｄ変換手段の間の出力値に誤差が発生するという問題である。この誤差は、Ａ／Ｄ変換処理結果に基づいて行う保護制御演算結果が整定値に対して無視できないほど大きく、最悪の場合ディジタル保護制御装置の誤出力にいたるという可能性がある。 In the present invention, the input portion of the digital protection control device is desired to have the configuration of Patent Document 2. In other words, it is desirable to provide a configuration in which a plurality of A / D conversion means are provided to convert digital data in parallel. However, even in this case, there is a technical problem to be solved, which is due to the difference in the substrate arrangement and temperature characteristics of the plurality of A / D conversion means, and further due to variations in the characteristics of the A / D conversion means. There is a problem that an error occurs in the output value between the conversion means. This error is so large that the result of the protection control calculation performed based on the result of the A / D conversion process is not negligible with respect to the set value, and in the worst case, there is a possibility that the digital protection control device may erroneously output.
このＡ／Ｄ変換手段の間の出力値に誤差が発生するという問題は、１つのＡ／Ｄ変換手段を備えて切替使用する特許文献１、３，４，５には存在し得ない課題である。そのうえ、特許文献１、３，４，５に記載の手法を適用しても解決することができない問題である。 The problem that an error occurs in the output value between the A / D conversion means is a problem that cannot exist in Patent Documents 1, 3, 4, and 5 that are provided with one A / D conversion means and are used for switching. is there. Moreover, it is a problem that cannot be solved even if the methods described in Patent Documents 1, 3, 4, and 5 are applied.
例えば、特許文献３に記載された手法では、高調波成分の周波数特性及びゲインが、オペアンプで構成されるアナログフィルタの影響で変化してしまう為、ディジタル信号から抽出したｆｎ高調波信号のレベルは小さくなり、アナログ信号処理回路の出力レベルの補正や品質や経年劣化などのハードウェア状態の判断材料に用いることができなかった。 For example, in the method described in Patent Document 3, the frequency characteristic and gain of the harmonic component change due to the influence of an analog filter composed of an operational amplifier. Therefore, the level of the fn harmonic signal extracted from the digital signal is As the size of the analog signal processing circuit is reduced, it cannot be used as a material for judging the hardware state such as the correction of the output level of the analog signal processing circuit, quality, and aging.
特許文献４に記載の手法では、出力信号に重畳するオフセット分（直流成分）の補正は可能であるが、アナログフィルタや複数備えたＡ／Ｄ変換手段の間の出力レベルを補正することができなかった。 The technique described in Patent Document 4 can correct the offset (DC component) superimposed on the output signal, but can correct the output level between the analog filter and a plurality of A / D conversion means. There wasn't.
また、特許文献５に記載の手法では、試験調整の段階で最初の一回のみ調整するので、アナログフィルタやＡ／Ｄ変換手段の温度特性や経年劣化による変化が考慮されておらず、装置運用状態や外部環境の変化による特性の変化に随時対応した補正手段となっていなかった。 Further, in the method described in Patent Document 5, since the adjustment is performed only once at the test adjustment stage, the temperature characteristics of the analog filter and the A / D conversion means and changes due to aging are not considered, and the operation of the apparatus is not considered. It has not been a correction means that can cope with changes in characteristics due to changes in the state and external environment.
本発明の目的は、Ａ／Ｄ変換手段を複数備えて並列処理を実行するときに、夫々のＡ／Ｄ変換処理誤差を連続して補正することによりアナログ信号処理回路のオフセット誤差、ゲイン誤差を補正することが可能なディジタル保護制御装置を提供する。 An object of the present invention is to reduce the offset error and gain error of an analog signal processing circuit by continuously correcting each A / D conversion processing error when a plurality of A / D conversion means are provided and parallel processing is executed. A digital protection control device capable of correction is provided.
また本発明の実施例による他の目的は、アナログ信号処理回路の経年劣化や品質（性能）の判断が可能なディジタル保護制御装置を提供することにある。 Another object of the embodiment of the present invention is to provide a digital protection control device capable of judging deterioration with time and quality (performance) of an analog signal processing circuit.
前記目的を達成するために、本発明は電力系統から得たアナログ信号をフィルタリングする複数のアナログフィルタ手段と、該手段の後段に設けられアナログフィルタリングされた信号をディジタル信号に変換する複数のＡ／Ｄ変換手段と、Ａ／Ｄ変換手段からのディジタル信号をフィルタリングする複数のディジタルフィルタ手段とを備え、ディジタルフィルタ手段からのディジタル信号を用いて所定の保護継電演算アルゴリズムを実行するディジタル保護制御装置において、アナログフィルタ手段の前段に既知の大きさの直流信号を加え、Ａ／Ｄ変換手段からのディジタル信号に含まれる直流信号成分を抽出し、既知の大きさの直流信号と抽出した直流信号成分の値を用いて複数備えたＡ／Ｄ変換手段の出力を補正する機能を備えた。 In order to achieve the above object, the present invention provides a plurality of analog filter means for filtering an analog signal obtained from a power system, and a plurality of A / C converters provided at a subsequent stage of the means for converting the analog filtered signal into a digital signal. A digital protection control apparatus comprising a D conversion means and a plurality of digital filter means for filtering a digital signal from the A / D conversion means, and executing a predetermined protection relay operation algorithm using the digital signal from the digital filter means A DC signal of a known magnitude is added to the preceding stage of the analog filter means, a DC signal component contained in the digital signal from the A / D conversion means is extracted, and a DC signal component of a known magnitude and the extracted DC signal component are extracted. A function of correcting the output of a plurality of A / D conversion means using the value of.
また、Ａ／Ｄ変換手段の出力を補正する処理は、複数備えたＡ／Ｄ手段のそれぞれに対して実施される。 Moreover, the process which correct | amends the output of an A / D conversion means is implemented with respect to each of the multiple A / D means provided.
また、複数備えたＡ／Ｄ変換手段の出力を補正する処理は、既知の大きさの直流信号と抽出した直流信号成分が所定の閾値内にあるときに実行し、既知の大きさの直流信号と抽出した直流信号成分の値がかけ離れているときには実行しない。 The process of correcting the outputs of the plurality of A / D conversion means is executed when the DC signal having a known magnitude and the extracted DC signal component are within a predetermined threshold value. Is not executed when the extracted DC signal component values are far from each other.
また、既知の大きさの直流信号と抽出した直流信号成分の値がかけ離れているときには、所定の保護継電演算アルゴリズムの結果を利用しない。 Further, when the DC signal having a known magnitude and the value of the extracted DC signal component are far from each other, the result of the predetermined protective relay calculation algorithm is not used.
また、Ａ／Ｄ変換手段の出力ゲイン補正は、アナログフィルタ手段とＡ／Ｄ変換手段とを含むアナログ信号処理回路の異常検出時には行わない。 Further, the output gain correction of the A / D conversion means is not performed when an abnormality is detected in the analog signal processing circuit including the analog filter means and the A / D conversion means.
また、ディジタルフィルタ手段は、高調波成分除去機能と直流成分除去機能を備えている。 The digital filter means has a harmonic component removal function and a DC component removal function.
また、アナログフィルタ手段の前段に高調波信号を加え、Ａ／Ｄ変換手段からのディジタル信号に含まれる高調波信号成分を抽出し、ハードウェアの異常を監視する。 Further, a harmonic signal is added to the preceding stage of the analog filter means, a harmonic signal component included in the digital signal from the A / D conversion means is extracted, and a hardware abnormality is monitored.
本発明によれば、複数備えたＡ／Ｄ変換手段の出力を補正する機能及び、アナログ信号処理回路の経年劣化や品質状態の判断機能をそなえる。 According to the present invention, it is possible to provide a function for correcting the output of a plurality of A / D conversion means and a function for judging the aging and quality state of an analog signal processing circuit.
以下、図示した実施例に基づいて詳細に説明する。 Hereinafter, it demonstrates in detail based on the Example shown in figure.
図１は、本発明のディジタル保護制御装置の実施例を示すブロック構成図である。本発明のディジタル保護制御装置１０００では、大前提としてＡ／Ｄ変換手段を複数備えている。
FIG. 1 is a block diagram showing an embodiment of the digital protection control apparatus of the present invention. The digital
ディジタル保護制御装置１０００には、図示せぬ保護対象電力系統の電流、電圧を電圧変成器ＰＴ，変流器ＣＴで検出した系統信号が、入力変換器１０ａ〜１０ｍにより電子回路で取り扱いやすい数Ｖの電圧信号に変換されて取り込まれている。また、取り込まれた数Ｖの電圧信号は、サンプリングによる折り返し防止用の複数のアナログフィルタ２１０ａ〜２１０ｍを介して、複数のＡ／Ｄ変換手段２２０ａ〜２２０ｐ（例えばマルチチャンネルＡ／Ｄ変換器）に取り込まれ、ディジタル信号に変換される。
In the digital
なお、各アナログフィルタ２１０ａ〜２１０ｍは、サンプリング時の折り返し誤差を防止するために高周波領域を低減させるローパスフィルタ、例えば一次遅れ要素のローパスフィルタで構成されている。
Each of the
各Ａ／Ｄ変換手段２２０ａ〜２２０ｐは、タイミング制御回路１２０からのＡ／Ｄ変換開始信号１２０ａに従い、各アナログフィルタ２１０ａ〜２１０ｍを通過した信号を同タイミングでディジタル化し、ディジタルデータをディジタルフィルタ２３０に出力する。ディジタルフィルタ２３０では、高調波成分と直流成分を除去するが、このことについては図５を用いて後述する。
Each A / D conversion means 220a to 220p digitizes the signals that have passed through the
本発明においては、Ａ／Ｄ変換手段を複数備えたうえで、更にＡ／Ｄ変換手段２２０ａ〜２２０ｐの前段に、既知の入力値を入力する。既知の入力値を入力する目的は、Ａ／Ｄ変換手段２２０ａ〜２２０ｐの出力ゲイン補正を行う為である。既知の入力とは、直流成分信号生成回路１００において生成させた直流成分信号１００ａ（例えば０．５Ｖ程度の電圧）であり、これを加算回路ＡＤａ〜ＡＤｍにおいて入力変換器１０ａ〜１０ｍの出力に加算し、各アナログフィルタ２１０ａ〜２１０ｍを介して、Ａ／Ｄ変換手段に既知の入力値として入力する。
In the present invention, a plurality of A / D conversion means are provided, and a known input value is further input before the A / D conversion means 220a to 220p. The purpose of inputting a known input value is to perform output gain correction of the A / D conversion means 220a to 220p. The known input is a
なお、図１の実施例では、参考としてｆｎ（ｎ：高調波次数）高調波信号生成部１１０においてｆｎ高調波信号１１０ａを発生させ、これを加算回路ＡＤａ〜ＡＤｍにおいて入力変換器１０ａ〜１０ｍの出力に加算している。この回路手法は、特許文献３で紹介された手法であり、アナログフィルタ２１０ａ〜２１０ｍ以降のアナログ信号処理回路の健全性を確認するために従来から用いられているが、本発明で対策しようとしているＡ／Ｄ変換手段の出力ゲイン補正には効力を発揮し得ない。
In the embodiment of FIG. 1, for reference, an fn
特許文献３のｆｎ高調波信号が、本発明の目的とするＡ／Ｄ変換手段の出力ゲイン補正のための既知の入力として用いることができない理由は、高調波成分の周波数特性及びゲインがオペアンプで構成されるアナログフィルタ２１０ａ〜２１０ｍの影響で変化してしまうことにある。この為、ディジタル信号から抽出したｆｎ高調波信号のレベルが小さくなり、既知の入力に対して比較することができないからである。
The reason why the fn harmonic signal of Patent Document 3 cannot be used as a known input for correcting the output gain of the A / D conversion means that is the object of the present invention is that the frequency characteristic and gain of the harmonic component are operational amplifiers. There is a change due to the influence of the constructed
これに対し、直流成分信号１００ａ（例えば０．５Ｖ程度の電圧）は、オペアンプで構成されるアナログフィルタによって周波数特性及びゲインが変化しないという特徴がある。このため、Ａ／Ｄ変換後のディジタル信号から抽出した直流成分信号と、直流成分信号生成回路１００で生成した直流成分信号１００ａの比較によってＡ／Ｄ変換手段の入出力レベルを知ることができ、Ａ／Ｄ変換手段の入出力レベルを用いてＡ／Ｄ変換手段の出力レベルの補正が可能となる。また。抽出した直流成分信号のレベルを常時監視することで、アナログ信号処理回路の経年劣化や品質（性能）の判断が可能となる。
On the other hand, the
直流成分信号生成部１００から生成される直流成分信号１００ａは、ｆｎ高調波信号生成部１１０から生成されるｆｎ高調波信号１１０ａと加算回路ＡＤ０において加算された後に、入力変換器１０ａ〜１０ｍにおいて変換された電力系統の電圧信号と加算回路ＡＤａ〜ＡＤｍにおいて重畳される。
The
この直流成分信号を含む高調波重畳信号１０１ａ〜１０１ｍは、アナログフィルタ２１０ａ〜２１０ｍを介してＡ／Ｄ変換手段２２０ａ〜２２０ｐに与えられてディジタル変換される。その後、ディジタルフィルタ２３０において、保護リレー演算、常時監視処理、Ａ／Ｄ変換手段の出力レベルの補正に用いられるデータが抽出され、順次バッファメモリ２４０に格納される。
The harmonic
ディジタルフィルタ２３０は、ｋ倍のオーバーサンプリングでＡ／Ｄ変換手段２２０ａ〜２２０ｐを動作させた場合、ｋサンプル移動平均化のディジタルフィルタとなり、タイミング制御回路１２０のディジタルフィルタ演算制御信号１２０ｂに従いディジタルフィルタ処理が実行される。図２を用いて後述するが、ディジタルフィルタ２３０は高調波重畳信号からｆｎ調波信号の抽出、直流成分信号の抽出、高調波信号と直流成分信号の除去するための機能を備えている。
The
ディジタルフィルタ２３０の出力データは、順次バッファメモリ２４０に格納される。バッファメモリ２４０への書き込み動作は、タイミング制御回路１２０からの書き込み信号及び書き込みアドレス信号１２０ｃに従う。Ａ／Ｄ変換手段２２０ａ〜２２０ｍとディジタルフィルタ２３０の動作タイミングは、オシレータ１３０をクロック源として基本サンプリング周波数ｆｓのそれぞれｏ倍で動作し、バッファメモリ２４０のデータ書き込みタイミングは基本サンプリング周波数ｆｓで動作し、それぞれの動作が同期するようにタイミング制御回路１２０で制御する。
Output data of the
バッファメモリ２４０にデータ書き込み後、タイミング制御回路１２０はＣＰＵ２６０にフィルタ処理及び保護演算開始信号を示す割込信号１２０ｄを出力する。
After writing data to the buffer memory 240, the
ＣＰＵ２６０は、タイミング制御回路１２０から繰り返し出力される割込信号１２０ｄに応答し、システムバス２５０を経由してバッファメモリ２４０からデータを読み出して、電力系統の信号に重畳する高調波信号及び、直流成分信号を除去するディジタルフィルタ処理と保護演算・シーケンス処理を行い、処理結果から入出力部３１０を介して、外部装置４１０に対し入出力制御を実行する。また、ディジタル保護制御装置の装置状態は通信部３２０を介し、インタフェース用ＰＣ４２０に通信される。
In response to the interrupt
バッファメモリ２４０の読み書きはタイミング制御回路１２０からの信号に従い、システムバス２５０を通してＣＰＵ２６０や通信部３２０、入出力部３１０、メインメモリ３３０とやり取りできるものである。
Reading and writing of the buffer memory 240 can be exchanged with the
上記の処理を通じてＣＰＵ２６０は、システムバス２５０を介して、入出力部３１０、通信部３２０、メインメモリ３３０、外部装置４１０、インタフェース用ＰＣ４２０などに接続され、保護リレー演算結果により外部装置４１０により電力系統の遮断器を開閉操作し、常時監視処理、Ａ／Ｄ変換手段の出力レベルの補正結果などとともにインタフェース用ＰＣ４２０の画面に表示する。なお、図１に示す構成要素は、１枚のプリント基板１０００に搭載される。
Through the above processing, the
図２は、図１のディジタル保護制御装置の処理機能を示すフロー図である。この図を用いて、特にディジタルフィルタとＣＰＵで実施している処理を説明する。 FIG. 2 is a flowchart showing processing functions of the digital protection control apparatus of FIG. With reference to this figure, the processing executed by the digital filter and the CPU will be described in particular.
図２によれば、まずステップＳ１１においてＡ／Ｄ変換手段２２０ａ〜２２０ｐの出力であるディジタル値Ｖ１〜Ｖｍを取り込む。取り込んだディジタル値Ｖ１〜Ｖｍを用いて、ディジタルフィルタ２３０において３つの処理を実行する。
According to FIG. 2, first, in step S11, the digital values V1 to Vm which are the outputs of the A / D conversion means 220a to 220p are captured. Three processes are executed in the
第１の処理は、保護リレー演算に使用する信号を抽出することであり、電力系統の基本周波数成分のみを抽出する。例えば基準周波数が５０Ｈｚであれば、５０Ｈｚ以外の周波数成分を除去する。具体的にはステップＳ２１においてノイズ成分を除去し、ステップＳ２４において高調波成分を除去しステップＳ２５において直流成分を除去することで、電力系統の基本周波数成分のみを抽出する。なお、これらの一連の処理によって、加算回路ＡＤａ〜ＡＤｍを介して注入されたｆｎ高調波信号１１０ａと直流成分信号１００ａも除外されていることは言うまでもない。
The first process is to extract a signal used for the protection relay calculation, and only the fundamental frequency component of the power system is extracted. For example, if the reference frequency is 50 Hz, frequency components other than 50 Hz are removed. Specifically, the noise component is removed in step S21, the harmonic component is removed in step S24, and the direct current component is removed in step S25, thereby extracting only the fundamental frequency component of the power system. Note that it goes without saying that the fn
ディジタルフィルタ２３０における第２の処理は、加算回路ＡＤａ〜ＡＤｍを介して注入した直流成分信号１００ａのみを再現する処理であり、ステップＳ２３において直流成分のみ導出する。尚、再現された直流成分は、オペアンプで構成されたアナログフィルタやＡ／Ｄ変換手段におけるゲイン特性の影響を受けていると考えられ、入力した０．５ボルトの大きさが変化していると考えられる。このため、直流成分の入力と出力の比を確認することで、回路のゲインが明確になる。
The second process in the
ディジタルフィルタ２３０における第３の処理は、加算回路ＡＤａ〜ＡＤｍを介して注入したｆｎ高調波信号１１０ａのみを再現する処理であり、ステップＳ２２においてｆｎ高調波成分のみ導出する。
The third process in the
尚、第２の処理に関し、具体的には以下のようにして実現することができる。直流成分検出処理（ステップＳ２３）では、ノイズ除去ディジタルフィルタ演算（ステップＳ２１）を介し、デシメーションによりサンプリング周波数ｆｓ２（４８００Ｈｚ）に変換されたディジタルデータからＡ／Ｄ変換手段の出力レベルの補正に用いる直流成分信号の抽出を行う。直流成分信号の抽出には例えばＦＦＴ演算（高速フーリエ変換）を行い抽出する。抽出した直流成分信号はＮサンプル分（今回の例ではＮ＝８）の移動平均化され、ＣＰＵ２６０内のゲイン演算（ステップＳ２７）で直流成分信号とされる。
The second process can be specifically realized as follows. In the DC component detection process (step S23), the DC data used for correcting the output level of the A / D conversion means from the digital data converted to the sampling frequency fs2 (4800 Hz) by decimation through the noise removal digital filter calculation (step S21). Extract component signals. For extraction of the DC component signal, for example, an FFT operation (fast Fourier transform) is performed. The extracted DC component signal is subjected to a moving average of N samples (N = 8 in this example), and is converted into a DC component signal by gain calculation (step S27) in the
ディジタルフィルタ２３０における以上の３つの処理は、要するにアナログ信号処理回路のハードウェア健全性の確認に用いるｆｎ高調波信号を導出すること（第３の処理）、Ａ／Ｄ変換手段の出力レベルを補正するために用いる直流成分信号を導出すること（第２の処理）、並びにディジタルデータから高調波信号や直流成分信号を除去して、電力系統信号のディジタルデータを生成すること（第１の処理）である。
The above three processes in the
次に、以上の検出あるいは演算の結果を受けて実行されるＣＰＵ２６０内での処理フローについて説明する。
Next, a processing flow in the
まず、ゲイン演算（ステップＳ２７）では、直流成分検出（ステップＳ２３）により抽出した直流成分信号を用いて、アナログ信号処理回路の経年劣化や品質状態の判断を行い、出力ゲイン補正（ステップＳ２６）によりＡ／Ｄ変換手段の出力レベルの補正を行う。ゲイン演算（ステップＳ２７）と、出力ゲイン補正（ステップＳ２６）の手順について、図３を用いて詳述する。 First, in the gain calculation (step S27), the aging deterioration and quality state of the analog signal processing circuit are determined using the DC component signal extracted by the DC component detection (step S23), and the output gain correction (step S26) is performed. The output level of the A / D conversion means is corrected. The procedure of gain calculation (step S27) and output gain correction (step S26) will be described in detail with reference to FIG.
図３ａは、ディジタルフィルタで例えばフーリエ変換により抽出した直流成分信号のゲイン特性例を示す図である。横軸に時間、縦軸に大きさを示したものであり、直流成分検出（ステップＳ２３）によって抽出した直流成分信号のゲイン値を示す。点線の基準ゲイン（１．０）に対して、実際の直流成分としては実線の大きさが検出されたものとする。この場合、ＣＰＵ２６０内で保護継電演算に使用するデータの大きさとしては、補正をかける必要がある。
FIG. 3A is a diagram illustrating an example of gain characteristics of a DC component signal extracted by, for example, Fourier transform using a digital filter. The horizontal axis indicates time, and the vertical axis indicates magnitude, and indicates the gain value of the DC component signal extracted by DC component detection (step S23). It is assumed that the size of the solid line is detected as the actual DC component with respect to the dotted reference gain (1.0). In this case, it is necessary to correct the size of data used for the protective relay calculation in the
この直流成分信号のゲイン値は、Ｎサンプル（今回の例ではＮ＝８）で移動平均化されたものであり、サンプリング周波数ｆｓ３（６００Ｈｚ）のタイミングで出力されゲイン演算（ステップＳ２７）で処理される。ゲイン演算（ステップＳ２７）では、１／６００（ｓ）毎に随時更新される直流成分信号のゲイン値に対し、予め設定された閾値と比較することで直流成分信号のゲイン値が正常かどうか判断を行う。なお、サンプリング周波数ｆｓ３が６００Ｈｚであるということは、交流電力系統の５０Ｈｚの電圧、電流に対して、その１周期ないで１２回のサンプリングを実行することを意味する。 The gain value of the DC component signal is a moving average of N samples (N = 8 in this example), and is output at the timing of the sampling frequency fs3 (600 Hz) and processed by gain calculation (step S27). The In the gain calculation (step S27), it is determined whether or not the gain value of the DC component signal is normal by comparing the gain value of the DC component signal updated every 1/600 (s) with a preset threshold value. I do. Note that the sampling frequency fs3 being 600 Hz means that sampling is performed 12 times in one cycle for the 50 Hz voltage and current of the AC power system.
ステップＳ３３では直流成分信号のゲイン値と閾値を比較し、閾値を越える場合には、ゲインが正常ではないので出力処理（ステップＳ２８）に移り、アナログ信号処理回路の経年劣化や品質状態の低下に応じた警報情報を、図１の通信部３２０を用いてインタフェース用ＰＣ４２０に出力する。閾値以内であれば正常と考えられるので出力ゲイン補正（ステップＳ２６）において、高調波除去ディジタルフィルタ演算（ステップＳ２４）と直流成分除去用ディジタルフィルタ演算（ステップＳ２５）を介したディジタル信号に対して出力レベルの補正を行う。
In step S33, the gain value of the DC component signal is compared with a threshold value. If the threshold value is exceeded, the gain is not normal, and the process proceeds to output processing (step S28), which causes deterioration of the analog signal processing circuit over time and quality. The corresponding alarm information is output to the
出力ゲイン補正（ステップＳ２６）では、高調波除去ディジタルフィルタ演算（ステップＳ２４）と直流成分除去用ディジタルフィルタ演算（ステップＳ２５）を介したディジタル信号をＳ、直流成分信号のゲインをＧ、出力レベルを補正したディジタル信号をＨ）Ｈ＝Ｓ／Ｇの計算式によってディジタル信号の出力レベルを補正する。 In the output gain correction (step S26), the digital signal through the harmonic removal digital filter calculation (step S24) and the DC component removal digital filter calculation (step S25) is set to S, the gain of the DC component signal is set to G, and the output level is set. The corrected digital signal is corrected for the output level of the digital signal by the formula H) H = S / G.
図３ｂは、高調波と直流成分を除去した後のディジタル信号を示す図である。ここでは説明の都合上、ディジタル信号を時間軸上にアナログの交流信号として表記している。本来の基準ゲインであれば点線の大きさに観測されるべきところ、実線が計測されている。 FIG. 3b shows the digital signal after removing harmonics and DC components. Here, for convenience of explanation, the digital signal is represented as an analog AC signal on the time axis. The solid line is measured where it should be observed in the size of the dotted line if it is the original reference gain.
図３ｃは、上記した出力ゲイン補正（ステップＳ２５）によって、Ａ／Ｄ変換手段の出力レベルを補正したディジタル信号を示す図である。つまり、図３ａのゲインを、図３ｂの計測信号に対して補正することで、図３ｃのゲイン補正信号を得たことを示している。 FIG. 3c shows a digital signal obtained by correcting the output level of the A / D conversion means by the above-described output gain correction (step S25). That is, it is shown that the gain correction signal of FIG. 3c is obtained by correcting the gain of FIG. 3a with respect to the measurement signal of FIG. 3b.
図３ａ，ｂ，ｃでは、ゲインが時間経過に対して一定であることを前提に波形を示したが、実際には時間経過と共にゲイン変化すると考えられる。図３ｄ、ｅ、ｆは、ゲインが時系列的に変化（この場合には減衰が増大する方向への変化）するときの各部波形を示している。 3A, 3B, and 3C, the waveforms are shown on the assumption that the gain is constant with the passage of time, but in reality, it is considered that the gain changes with the passage of time. 3d, e, and f show the waveforms of each part when the gain changes in time series (in this case, the change in the direction in which attenuation increases).
図３ｄのように、直流成分信号のゲイン値が減衰していく場合には、例えば１／６００（ｓ）毎に随時更新される直流成分信号のゲイン値を用いて出力レベルの補正を行えば、図３ｅのように経年劣化や温度特性などによって随時変化するＡ／Ｄ変換手段の出力レベルの変化に対しても、図３ｆに示す図のように出力レベルの補正を行い、理想的なＡ／Ｄ変換手段の出力値を得ることが可能である。なお、図３ｄにおいて、ゲインが減衰した結果閾値を逸脱する場合には、図２のステップＳ２８において警告出力を行う。 When the gain value of the DC component signal is attenuated as shown in FIG. 3D, for example, the output level is corrected using the gain value of the DC component signal that is updated every 1/600 (s). As shown in FIG. 3f, the output level is corrected as shown in FIG. 3f even when the output level of the A / D conversion means changes as needed due to aging or temperature characteristics as shown in FIG. It is possible to obtain the output value of the / D conversion means. In FIG. 3d, when the gain deviates from the threshold value as a result of the attenuation, a warning is output in step S28 of FIG.
また、ステップＳ３４において、アナログ信号処理回路やＣＰＵ等の常時監視不良時や、直流成分信号のゲイン値が閾値を越える場合に該当するかを判断し、この事態に該当する場合にはゲイン補正を中止（ステップＳ３３）し、出力ゲイン補正（ステップＳ２６）を行わないものとする。これにより、前記異常時には高調波除去ディジタルフィルタ演算（ステップＳ２４）と直流成分除去用ディジタルフィルタ演算（ステップＳ２５）を介したディジタル信号を用いてリレー演算（ステップＳ２９）を行うため、前記異常時のゲイン補正によってリレー演算（ステップＳ２９）に悪影響を与えないようにできる。 In step S34, it is determined whether or not the analog signal processing circuit or CPU or the like is constantly monitored or when the gain value of the DC component signal exceeds the threshold value. It is assumed that the process is canceled (step S33) and the output gain correction (step S26) is not performed. As a result, the relay operation (step S29) is performed using the digital signal through the harmonic filter digital filter operation (step S24) and the DC component removal digital filter operation (step S25) at the time of the abnormality. The gain correction can prevent the relay calculation (step S29) from being adversely affected.
図４ａは、系統信号にｆｎ高調波信号と直流成分信号が重畳した波形例、図４ｂはディジタルフィルタで抽出したｆｎ高調波信号波形例、図４ｃは、ディジタルフィルタで抽出した直流成分信号波形例を各々示す。 4A is a waveform example in which an fn harmonic signal and a DC component signal are superimposed on a system signal, FIG. 4B is an example of an fn harmonic signal waveform extracted by a digital filter, and FIG. 4C is an example of a DC component signal waveform extracted by a digital filter. Respectively.
図４ａは直流成分信号を含む高調波重畳信号１０１ａ〜１０１ｍがアナログフィルタ２１０ａ〜２１０ｍを介し、Ａ／Ｄ変換手段２２０ａ〜２２０ｐによりディジタル変換されたディジタル信号の波形、図４ｂはディジタルフィルタ２３０によって抽出したｆｎ高調波信号波形、図４Ｃはディジタルフィルタ２３０によって抽出した直流成分信号波形を示すものである。
4A shows the waveform of a digital signal obtained by digitally converting the harmonic
図４ａでは電力系統から入力変換器（ＰＴ，ＣＴ）１０ａ〜１０ｍを通して変換された電圧信号に対し、ｆｎ高調波信号が重畳した様子と、直流成分信号がオフセット成分となって電圧信号に影響を与えている様子が示されている。図４ｂ、図４ｃは直流成分信号を含む高調波重畳信号からディジタルフィルタ２３０によって抽出したｆｎ高調波信号、直流成分信号が示されている。
In FIG. 4a, the fn harmonic signal is superimposed on the voltage signal converted from the power system through the input converters (PT, CT) 10a to 10m, and the DC component signal becomes an offset component to affect the voltage signal. The state of giving is shown. 4b and 4c show the fn harmonic signal and the DC component signal extracted by the
ステップＳ２２において、ディジタルフィルタ２３０によって抽出したｆｎ高調波信号は、ステップＳ３０において実行地演算されてその信号レベルを導出し、ステップＳ３１において常時監視し、ステップＳ３２において出力処理がされることによりアナログ信号処置回路の健全性の判断に用いられる。
In step S22, the fn harmonic signal extracted by the
同じくディジタルフィルタ２３０のステップＳ２３において抽出した直流成分信号は、ステップＳ２７において直流成分信号１００ａのレベルと比較することでステップＳ２６のＡ／Ｄ変換手段の出力レベルの補正に用いられる。さらに、ステップＳ３３において、抽出した直流成分信号のレベルを常時監視しステップＳ２８において出力処理することでアナログ信号処理回路の経年劣化や品質状態の判断が可能となる。
Similarly, the DC component signal extracted in step S23 of the
次に図５ａを用いて、アナログ及びディジタルフィルタの構成とサンプリング周波数との関係を示す。この例では、アナログフィルタ２１０ａ〜２１０ｍ、Ａ／Ｄ変換手段２２０ａ〜２２０ｐ、ノイズ除去ディジタルフィルタ２１、デシメーション１、高調波除去ディジタルフィルタ２４、直流成分除去ディジタルフィルタ２５、デシメーション２がカスケードに接続されている。
Next, FIG. 5a is used to show the relationship between the configuration of the analog and digital filters and the sampling frequency. In this example,
Ａ／Ｄ変換手段２２０ａ〜２２０ｐとノイズ除去ディジタルフィルタ２１は、サンプリング周波数ｆｓ１（４８００Ｈｚ×ｋ）で動作し、デシメーション１により信号は１／ｋに間引かれ、高調波除去ディジタルフィルタと直流成分除去ディジタルフィルタ２５はサンプリング周波数ｆｓ２（４８００Ｈｚ）で動作する。
The A / D conversion means 220a to 220p and the noise removal
さらにデシメーション２により信号は１／８に間引かれ、ＣＰＵ６００による保護演算はサンプリング周波数ｆｓ３（６００Ｈｚ）で動作する。以上のｆｓ１、ｆｓ２及びｆｓ３のサンプリング周波数は電力系統の周波数が５０Ｈｚのときであり、６０Ｈｚの時は各々１．２倍となる。 Further, the signal is decimated to 1/8 by decimation 2, and the protection calculation by the CPU 600 operates at the sampling frequency fs3 (600 Hz). The sampling frequencies of fs1, fs2, and fs3 described above are when the frequency of the power system is 50 Hz, and are each 1.2 times when the frequency is 60 Hz.
図５ｂに、アナログフィルタ２１０ａ〜２１０ｍとノイズ除去ディジタルフィルタ２１の特性を示す。アナログフィルタ２１０ａ〜２１０ｍは、Ａ／Ｄ変換手段のサンプリング周波数ｆｓ１の折り返しノイズ領域を除去するためｆｓ１を基準に減衰させる特性となり、ディジタルフィルタは、次段のサンプリング周波数ｆｓ２の折り返しノイズ領域を除去するため、ｆｓ２を基準に減衰させる特性になっている。
FIG. 5 b shows the characteristics of the analog filters 210 a to 210 m and the noise removal
図５ｃに、高調波除去ディジタルフィルタ２４の特性と直流成分除去ディジタルフィルタ２５の特性を示す。高調波除去ディジタルフィルタ２４と直流成分除去ディジタルフィルタ２５は、高調波信号と直流成分信号の除去と次段サンプリング周波数ｆｓ３の折り返しノイズ領域を除去するためｆｓ３を基準に減衰させる特性になっている。
FIG. 5 c shows the characteristics of the harmonic removal
このように、デシメーションを複数設けて多段階なサンプリングレートになる構成において、次段のサンプリングによる折り返しノイズを除去するために、フィルタは次段のサンプリング周波数を基準に減衰させる特性としている。 In this way, in a configuration in which a plurality of decimations are provided to obtain a multistage sampling rate, the filter has a characteristic of attenuating with reference to the sampling frequency of the next stage in order to remove aliasing noise caused by the sampling of the next stage.
このように、Ａ／Ｄ変換器手段２２０ａ〜２２０ｐとノイズ除去ディジタルフィルタ２１は、基準サンプリング周波数ｆｓ２（４８００Ｈｚ）に対してｋ倍のオーバーサンプリング周波数ｆｓ１で動作させ、ノイズ除去ディジタルフィルタ２１の特性は、次段の基準サンプリング周波数ｆｓ２を基準にして折り返しノイズを除去する特性にする。
Thus, the A / D converter means 220a to 220p and the noise removal
その結果、アナログフィルタ２１０ａ〜２１０ｍは、基準サンプリング周波数のｋ倍以上の周波数領域を減衰させればよいので穏やかな周波数特性にでき、部品バラツキや素子の劣化による特性変動は、基本波である５０Ｈｚ、６０Ｈｚにおいてほとんど発生しない。またアナログフィルタ２１０ａ〜２１０ｍは、遮断周波数が高いことから小容量なコンデンサを使用できる為に小型化が可能で、小型化に伴う高密度実装が可能となる。
As a result, the
また、直流成分信号生成１００で生成した直流成分信号１００ａは従来から備えるｆｎ高調波信号１１０ａや電力系統信号を入力変換器１０ａ〜１０ｍを通して変換した電圧信号に対して影響を与えない程度の電圧信号とし、検出したｆｎ調波はｆｎ実効値検出３０を介し、アナログフィルタ２１０ａ〜２１０ｍ以降のハードウェアの常時監視処理３１と異常出力処理３２機能を従来通り備えるものとする。
The
１０ａ〜１０ｍ：入力変換器
１００：直流成分信号生成
１００ａ：直流成分信号
１１０：ｆｎ高調波信号生成
１１０ａ：ｆｎ高調波信号
１０１ａ〜１０１ｍ：直流成分信号を含む高調波重畳信号
１２０：タイミング制御回路
１２０ａ：Ａ／Ｄ変換開始信号
１２０ｂ：ディジタルフィルタ演算制御信号
１２０ｃ：書き込み信号及び書き込みアドレス信号
１２０ｄ：演算開始信号
１３０：オシレータ
２１０ａ〜２１０ｍ：アナログフィルタ
２２０ａ〜２２０ｐ：Ａ／Ｄ変換手段
２３０：ディジタルフィルタ
２４０：バッファメモリ
２５０：システムバス
２６０：ＣＰＵ
３１０：入出力部
３２０：通信部
３３０：メインメモリ
４１０：外部装置
４２０：インターフェース用ＰＣ
１０００：プリント基板
10a to 10m: input converter 100: DC
310: Input / output unit 320: Communication unit 330: Main memory 410: External device 420: Interface PC
1000: Printed circuit board
Claims (7)
前記アナログフィルタ手段の前段に既知の大きさの直流信号を加え、前記Ａ／Ｄ変換手段からのディジタル信号に含まれる直流信号成分を抽出し、既知の大きさの直流信号と抽出した直流信号成分の値を用いて複数備えたＡ／Ｄ変換手段の出力を補正する機能を備えたことを特徴とするディジタル保護制御装置。 A plurality of analog filter means for filtering an analog signal obtained from the power system, a plurality of A / D conversion means provided at a subsequent stage of the means for converting the analog filtered signal into a digital signal, and the A / D conversion means A digital protection control device that executes a predetermined protection relay operation algorithm using the digital signal from the digital filter means, and a plurality of digital filter means for filtering the digital signal from
A DC signal of a known magnitude is added to the preceding stage of the analog filter means, a DC signal component contained in the digital signal from the A / D conversion means is extracted, and a DC signal component of a known magnitude and the extracted DC signal component are extracted. A digital protection control device comprising a function of correcting the output of a plurality of A / D conversion means using the value of.
前記Ａ／Ｄ変換手段の出力を補正する処理は、複数備えたＡ／Ｄ手段のそれぞれに対して実施されることを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 1, wherein
The digital protection control apparatus characterized in that the process of correcting the output of the A / D conversion means is performed for each of a plurality of A / D means.
複数備えたＡ／Ｄ変換手段の出力を補正する処理は、既知の大きさの直流信号と抽出した直流信号成分が所定の閾値内にあるときに実行し、既知の大きさの直流信号と抽出した直流信号成分の値がかけ離れているときには実行しないことを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 1 or 2,
The process of correcting the output of the plurality of A / D conversion means is executed when the DC signal having a known magnitude and the extracted DC signal component are within a predetermined threshold, and the DC signal having the known magnitude is extracted. The digital protection control device is not executed when the values of the direct current signal components are far from each other.
既知の大きさの直流信号と抽出した直流信号成分の値がかけ離れているときには、所定の保護継電演算アルゴリズムの結果を利用しないことを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 3, wherein
A digital protection control apparatus characterized in that when a DC signal having a known magnitude and a value of an extracted DC signal component are far from each other, a result of a predetermined protection relay operation algorithm is not used.
前記Ａ／Ｄ変換手段の出力ゲイン補正は、アナログフィルタ手段とＡ／Ｄ変換手段とを含むアナログ信号処理回路の異常検出時には行わないことを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 3 or 4,
The digital protection control apparatus according to claim 1, wherein the output gain correction of the A / D conversion means is not performed when an abnormality is detected in an analog signal processing circuit including the analog filter means and the A / D conversion means.
ディジタルフィルタ手段は、高調波成分除去機能と直流成分除去機能を備えていることを特徴とするディジタル保護制御装置。 The digital protection control device according to any one of claims 1 to 5,
A digital protection control device characterized in that the digital filter means has a harmonic component removal function and a DC component removal function.
前記アナログフィルタ手段の前段に高調波信号を加え、前記Ａ／Ｄ変換手段からのディジタル信号に含まれる高調波信号成分を抽出し、ハードウェアの異常を監視することを特徴とするディジタル保護制御装置。 The digital protection control device according to any one of claims 1 to 6,
A digital protection control device for adding a harmonic signal to the preceding stage of the analog filter means, extracting a harmonic signal component contained in the digital signal from the A / D conversion means, and monitoring a hardware abnormality .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011082572A JP2012222846A (en) | 2011-04-04 | 2011-04-04 | Digital protection control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011082572A JP2012222846A (en) | 2011-04-04 | 2011-04-04 | Digital protection control apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012222846A true JP2012222846A (en) | 2012-11-12 |
Family
ID=47273821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011082572A Pending JP2012222846A (en) | 2011-04-04 | 2011-04-04 | Digital protection control apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012222846A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016091177A (en) * | 2014-10-31 | 2016-05-23 | 株式会社アドバンテスト | Authentication terminal |
| KR20180126541A (en) | 2016-03-31 | 2018-11-27 | 도요다 보쇼꾸 가부시키가이샤 | Energy absorber |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364519A (en) * | 1986-09-01 | 1988-03-23 | 株式会社明電舎 | Monitor for input part of protective relay |
| JPH0378421A (en) * | 1989-08-17 | 1991-04-03 | Toshiba Corp | Protective relay |
| JPH0398417A (en) * | 1984-04-26 | 1991-04-24 | Mitsubishi Electric Corp | Monitor for digital protective relay |
| JPH0526908A (en) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | Detecting circuit for current of protective relay |
| JPH1014083A (en) * | 1996-06-25 | 1998-01-16 | Meidensha Corp | Analog monitoring and automatic adjustment system for digital relay |
| JP2001008357A (en) * | 1999-06-22 | 2001-01-12 | Meidensha Corp | Monitoring apparatus for abnormality of analog input part in digital protective relay |
| US20030011353A1 (en) * | 2001-07-06 | 2003-01-16 | Whitehead David E. | System and method for calibration of data in an electric power monitoring system |
| JP2004289975A (en) * | 2003-03-25 | 2004-10-14 | Meidensha Corp | Harmonic wave monitoring apparatus of protective relaying device |
| JP2010074901A (en) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | Power system protection control device |
| JP2011135709A (en) * | 2009-12-25 | 2011-07-07 | Hitachi Ltd | Protection controller and protection control method |
| JP2011160497A (en) * | 2010-01-29 | 2011-08-18 | Hitachi Ltd | Digital protection control unit and method of detecting abnormality thereof |
-
2011
- 2011-04-04 JP JP2011082572A patent/JP2012222846A/en active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0398417A (en) * | 1984-04-26 | 1991-04-24 | Mitsubishi Electric Corp | Monitor for digital protective relay |
| JPS6364519A (en) * | 1986-09-01 | 1988-03-23 | 株式会社明電舎 | Monitor for input part of protective relay |
| JPH0378421A (en) * | 1989-08-17 | 1991-04-03 | Toshiba Corp | Protective relay |
| JPH0526908A (en) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | Detecting circuit for current of protective relay |
| JPH1014083A (en) * | 1996-06-25 | 1998-01-16 | Meidensha Corp | Analog monitoring and automatic adjustment system for digital relay |
| JP2001008357A (en) * | 1999-06-22 | 2001-01-12 | Meidensha Corp | Monitoring apparatus for abnormality of analog input part in digital protective relay |
| US20030011353A1 (en) * | 2001-07-06 | 2003-01-16 | Whitehead David E. | System and method for calibration of data in an electric power monitoring system |
| JP2004289975A (en) * | 2003-03-25 | 2004-10-14 | Meidensha Corp | Harmonic wave monitoring apparatus of protective relaying device |
| JP2010074901A (en) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | Power system protection control device |
| JP2011135709A (en) * | 2009-12-25 | 2011-07-07 | Hitachi Ltd | Protection controller and protection control method |
| JP2011160497A (en) * | 2010-01-29 | 2011-08-18 | Hitachi Ltd | Digital protection control unit and method of detecting abnormality thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016091177A (en) * | 2014-10-31 | 2016-05-23 | 株式会社アドバンテスト | Authentication terminal |
| US9871788B2 (en) | 2014-10-31 | 2018-01-16 | Advantest Corporation | Authentication terminal |
| KR20180126541A (en) | 2016-03-31 | 2018-11-27 | 도요다 보쇼꾸 가부시키가이샤 | Energy absorber |
| US11014516B2 (en) | 2016-03-31 | 2021-05-25 | Toyota Boshoku Kabushiki Kaisha | Energy absorber |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2013175846A1 (en) | Protection relay operation test system | |
| JP2012222846A (en) | Digital protection control apparatus | |
| KR20100101980A (en) | Apparatus and method for detecting data validity | |
| JP5380318B2 (en) | Digital protection control device and abnormality detection method thereof | |
| CA2793165C (en) | Protection relay device and protection relay method | |
| JP2010074901A (en) | Power system protection control device | |
| JP3975322B2 (en) | Digital protection controller | |
| JP2010066162A (en) | Insulation monitoring apparatus | |
| KR100650956B1 (en) | Apparatus for processing electrical signal for automation of electricity delivery | |
| JP4888322B2 (en) | Digital protective relay device | |
| CN112737546B (en) | Signal tracking method, filtering method, device and medical equipment | |
| JP2011135709A (en) | Protection controller and protection control method | |
| JP4325970B2 (en) | Simulated high-pass filter for protective relay | |
| JP5271290B2 (en) | Position detection device | |
| WO2024053539A1 (en) | Noise removal device, noise removal method, and program | |
| JP2015133544A (en) | Power measurement device and protection control system | |
| JP2016034173A (en) | Electric quantity meter | |
| JP4272724B2 (en) | Adaptive filter | |
| JP2008271370A (en) | A/d conversion system | |
| JP4011143B2 (en) | Digital protection and control equipment | |
| JP5587108B2 (en) | Digital protection control device and protection control circuit monitoring method | |
| JPH09246983A (en) | Digital signal processor | |
| JP2022034824A (en) | Digital protection control device and monitoring method for digital protection control device | |
| JP2020150655A (en) | Protection and control device, and protection and control method | |
| JP2000245053A (en) | Digital protection control equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141007 |