JP2012222028A - 半導体レーザ素子及びその製造方法 - Google Patents

半導体レーザ素子及びその製造方法 Download PDF

Info

Publication number
JP2012222028A
JP2012222028A JP2011083556A JP2011083556A JP2012222028A JP 2012222028 A JP2012222028 A JP 2012222028A JP 2011083556 A JP2011083556 A JP 2011083556A JP 2011083556 A JP2011083556 A JP 2011083556A JP 2012222028 A JP2012222028 A JP 2012222028A
Authority
JP
Japan
Prior art keywords
region
layer
dopant
window portion
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011083556A
Other languages
English (en)
Other versions
JP5261529B2 (ja
Inventor
Hidehiro Taniguchi
英広 谷口
Yasushi Oki
泰 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2011083556A priority Critical patent/JP5261529B2/ja
Priority to CN201280013594.9A priority patent/CN103518297B/zh
Priority to PCT/JP2012/001876 priority patent/WO2012137426A1/ja
Publication of JP2012222028A publication Critical patent/JP2012222028A/ja
Application granted granted Critical
Publication of JP5261529B2 publication Critical patent/JP5261529B2/ja
Priority to US14/045,550 priority patent/US9312443B2/en
Priority to US15/059,304 priority patent/US9627849B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】CODの発生を防止しつつ、レーザ性能の劣化を抑制する半導体レーザを提供する。
【解決手段】第1導電型の半導体基板と、半導体基板の上に堆積された第1導電型の第1クラッド層と、第1クラッド層の上に堆積された活性層と、活性層の上に堆積された第2導電型の第2クラッド層と、第2クラッド層の上に堆積されたコンタクト層とを備え、活性層は、空孔の拡散により混晶化した窓部と、窓部より混晶度が小さい非窓部とを有し、コンタクト層は、第1領域と、第2領域を有し、第2領域は第1領域よりも水素との親和性が高く、第2領域は第1領域の下側にある半導体レーザ素子。
【選択図】図2

Description

本発明は、半導体レーザ素子及びその製造方法に関する。
半導体レーザ素子においては、光出射端面でのCOD(Catastrophic Optical Damage)と呼ばれる損傷を防止する目的で、光出射端面を混晶化してバンドギャップエネルギーを大きくすることにより、レーザ光の吸収の少ない窓部を形成するIFVD(Impurity−Free Vacancy Disordering)法が知られている(例えば、特許文献1参照)。
特許文献1 特開2007−242718号公報
しかし、従来のIFVD法では、窓部における混晶度を高く維持しつつ非窓部における混晶度を低く抑えることが困難であった。そのため、CODの発生を防止しつつレーザ特性の劣化を抑制することが困難であった。
本発明の第1の態様においては、第1導電型の半導体基板と、半導体基板の上に堆積された第1導電型の第1クラッド層と、第1クラッド層の上に堆積された活性層と、活性層の上に堆積された第2導電型の第2クラッド層と、第2クラッド層の上に堆積されたコンタクト層とを備え、活性層は、空孔の拡散により混晶化した窓部と、窓部より混晶度が小さい非窓部とを有し、コンタクト層は、第1領域と、第2領域を有し、前記第2領域は前記第1領域よりも水素との親和性が高く、前記第2領域は前記第1領域の下側にある半導体レーザ素子が提供される。
本発明の第2の態様においては、第1導電型の半導体基板の上に、少なくとも第1導電型のクラッド層、活性層、第2導電型のクラッド層を順次堆積する工程と、第2導電型のクラッド層の上にコンタクト層を堆積する工程と、密度の異なる2種類の誘電体膜をコンタクト層の上の異なる領域に堆積する工程と、アニール処理により空孔を拡散させて、2種類の誘電体膜のうち、密度のより小さい誘電体膜が堆積された領域に対応する活性層を混晶化して窓部を形成し、密度のより大きい誘電体膜が堆積された領域に対応する活性層に窓部よりも混晶度の小さい非窓部を形成する工程とを備え、コンタクト層を堆積する工程は、空孔の拡散を促進する空孔拡散促進領域を形成する工程と、空孔を生成する第1の空孔生成領域を形成する工程とを有し、空孔拡散促進領域は第1の空孔生成領域より水素との親和性が高い半導体レーザ素子の製造方法が提供される。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の第1実施形態に係る半導体レーザ素子の斜視図である。 図1に示す半導体レーザ素子の断面図である。 図1に示す半導体レーザ素子の製造方法を説明する工程図である。 図3に示した工程の後工程を説明する工程図である。 図1に示す窓部および非窓部を形成する工程を示す。 図5に示した工程より形成された窓部および非窓部を示す。 図5および図6に示した工程の後工程を説明する工程図である。 図7に示した工程の後工程を説明する工程図である。 第1実施形態に係る半導体レーザ素子の変形例の断面図である。 本発明の第2実施形態に係る半導体レーザ素子の断面図である。 図10に示す半導体レーザ素子の製造方法を説明する工程図である。 図11に示した工程の後工程を説明する工程図である。 図12に示した工程の後工程を説明する工程図である。 図13に示した工程の後工程を説明する工程図である。 図14に示した工程の後工程を説明する工程図である。 第2実施形態に係る半導体レーザ素子の変形例の断面図である。 コンタクト層のドーパント設計と、窓部及び非窓部の混晶度との関係を示すグラフである。 コンタクト層のドーパント量と、非窓部混晶度との関係を示すグラフである。 コンタクト層のドーパント量と、第2領域がある場合及びない場合における窓部混晶度/非窓部混晶度との関係を示すグラフである。 非窓部混晶度と、IFVDを行わない場合の閾値に対するIFVDを行った場合の閾値の比との関係を示すグラフである。 窓部に対応する第2領域及び非窓部に対応する第2領域の水素濃度を示すグラフである。 第2領域のエピタキシャル成長温度と、成膜中にドープされる炭素濃度及び水素濃度との関係を示すグラフである。 第2領域のエピタキシャル成長の成長レートとCドープ濃度及び水素濃度との関係を示す。 第2領域のエピタキシャル成長における反応ガスの流量比とCドープ濃度及び水素濃度との関係を示す。 第2領域のエピタキシャル成長におけるドーパントガス流量比とCドープ濃度及び水素濃度との関係を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の第1実施形態にかかる半導体レーザ素子100の斜視図である。半導体レーザ素子100は、電流を共振器方向に沿ってストライプ状に狭窄するリッジ構造を有するファブリペロー共振器型のレーザであってよい。半導体レーザ素子100は、ウエハを劈開して形成した両端面に低反射膜10及び高反射膜20を有する。高反射膜20は、レーザ光を反射させて共振器内でレーザ光を増幅する。低反射膜10は、レーザ光に対する反射率が高反射膜20より低く、共振器内で共振するレーザ光の一部を出射光30として外部に出射させる。
図2は、半導体レーザ素子100の断面図を示す。半導体レーザ素子100は、第1導電型の半導体基板40と、第1導電型のバッファ層42と、第1導電型の第1クラッド層44と、第1導電型の第1ガイド層46と、活性層48と、第2導電型の第2ガイド層50と、第2導電型の第2クラッド層52と、第2クラッド層52の上に堆積されたコンタクト層54と、絶縁層56と、上部電極58と、下部電極60とを備える。
本実施形態では、第1導電型をn型、第2導電型をp型として説明するが、これに限定されず、第1導電型がp型で第2導電型がn型であってもよい。第1導電型の半導体基板40は、n型GaAs基板であってよい。半導体基板40の表面には、n型のバッファ層42、n型の第1クラッド層44、n型の第1ガイド層46、活性層48、p型の第2ガイド層50、p型の第2クラッド層52、p型のコンタクト層54、及び絶縁層56が順次堆積されている。
上部電極58は、絶縁層56を覆うように形成される。絶縁層56は、コンタクト層54の上部において開口部57を有する。コンタクト層54は、開口部57を介して上部電極58とオーミック接触する。下部電極60は、半導体基板40の裏面に形成される。
半導体レーザ素子100は、p型の第2クラッド層52の上層とコンタクト層54の幅が半導体基板40から離れるに従って狭くなるメサ形状に加工されたストライプ状のリッジ構造を有する。半導体レーザ素子100は、リッジ構造により、活性層48に注入される電流を狭窄する。
n型のバッファ層42は、半導体基板40の上に結晶性の良いエピタキシャル層を積層するための緩衝層として機能する。バッファ層42は、半導体基板40と、第1クラッド層44との間の格子定数を有する。n型のバッファ層42は、n型GaAs層であってよい。
n型の第1クラッド層44及びn型の第1ガイド層46は、積層方向に光を閉じこめるように、屈折率と厚さが調節される。第1クラッド層44の屈折率は、第1ガイド層46の屈折率より小さい。n型の第1クラッド層44及びn型の第1ガイド層46は、n型AlGaAs層を含んでよい。この場合、n型の第1クラッド層44のAl組成をn型の第1ガイド層46のAl組成に比べ大きくすることでn型の第1クラッド層44の屈折率をn型の第1ガイド層46の屈折率より小さくできる。n型の第1ガイド層46の膜厚は約400μmであり、n型の第1クラッド層44の膜厚は約3μmであってよい。
活性層48は、下部バリア層48a、量子井戸層48b、上部バリア層48cを有してよい。下部バリア層48a及び上部バリア層48cは、量子井戸層48bにキャリアを閉じこめる。下部バリア層48a及び上部バリア層48cは、不純物をドープしないAlGaAs層を含んでよい。量子井戸層48bは不純物をドープしないInGaAs層を含んでよい。量子井戸層48bは、Inの組成及び膜厚に応じてポテンシャル井戸構造に閉じこめられるキャリアの再結合エネルギーを決定する。活性層48は、単一の量子井戸構造(SQW)に限定されず、多重量子井戸構造(MQW)であってよい。
p型の第2ガイド層50及びp型の第2クラッド層52は、上述したn型の第1ガイド層46及びn型の第1クラッド層44と対となって、積層方向に光を閉じこめるように、屈折率と厚さが調節される。p型の第2ガイド層50及びp型の第2クラッド層52は、p型AlGaAs層を含んでよい。例えば、p型の第2クラッド層52のAl組成をp型の第2ガイド層50のAl組成に比べ大きくすることでp型の第2クラッド層52の屈折率をp型の第2ガイド層50の屈折率より小さくする。また、p型の第2ガイド層50の膜厚は約400μmであり、p型の第2クラッド層52の膜厚は約1μm〜2μmであってよい。
コンタクト層54は、第1領域54bと、第2領域54aを有する。第1領域54bは、以下で詳述するように、窓部62を形成したときに空孔を生成した第1の空孔生成領域として機能する。具体的には、第1領域54bは、第1のp型ドーパントがドープされた第2導電型の半導体層である。第1領域54bは、p型GaAs層であってよい。ここで、第1のp型ドーパントは、亜鉛(Zn)、マグネシウム(Mg)またはベリリウム(Be)であってよい。第1領域54bは上部電極58とのオーミック接触を確保するために、例えばZnが約1E+19(atoms/cm)の高濃度でドープされてよい。
第2領域54aは窓部62を形成したときに空孔の拡散を促進した空孔拡散促進領域として機能する。第2領域54aは、第1領域54bより、水素との親和性が高い領域である。第2領域54aは、第1領域54bより、低い成長温度で形成されてもよい。第2領域54aは、第1領域54bより成長レートを速める、ダメージで欠陥量を増やす、成長中の水素化合物の流量を増やす、または、成長中断時の水素雰囲気を増やす等を行って、水素との親和性を高めてもよい。第2領域54aは、半導体層積層界面に薄く形成されてもよい。第2領域54aは、第2のp型ドーパントがドープされた第2導電型の半導体層であってもよい。第2領域54aは、p型GaAs層であってよい。第2のp型ドーパントは第1のp型ドーパントより水素との親和性が高い。第2のp型ドーパントは、炭素(C)であってよい。第2領域54aは、第1領域54bの下側にある。
コンタクト層54の全ドーパント量は、1.0E+15(atoms/cm)以下であることが好ましい。ここで、ドーパント量とは、ドーピング濃度(atoms/cm)×層の厚み(cm)により定義した量を指す。第2領域54aのドーパント量は、第1領域54bのドーパント量より少なくてよい。
半導体レーザ素子100は、窓部62と非窓部64とを有する。非窓部64は、第2クラッド層52からバッファ層42までの層において、コンタクト層54の下側の領域に形成される。また、窓部62は、非窓部64を囲む周囲に形成される。窓部62は非窓部64に比べバンドギャップエネルギーが大きく、非窓部64に比べてレーザ光を吸収しにくい領域を指す。窓部62は、第1領域54bにより生成されたIII族空孔の拡散によって形成された混晶化部分を含む。
活性層48は、空孔の拡散により混晶化した窓部62と、窓部62より混晶度が小さい非窓部64とを有する。半導体レーザ素子100によれば、窓部62の混晶度が大きく、非窓部64の混晶度が小さいので、CODの発生を防止しつつ、レーザ特性の劣化を小さくすることができる。
図3から図8は、半導体レーザ素子100の製造方法を説明する工程図を示す。図3に示すように、半導体レーザ素子100の製造方法は、第1導電型の半導体基板40の上に、n型のバッファ層42、n型の第1クラッド層44、n型の第1ガイド層46、活性層48、p型の第2ガイド層50、p型の第2クラッド層52を順次堆積する工程と、p型の第2クラッド層52の上にコンタクト層54を堆積する工程とを備える。それぞれの層は、有機金属気相成長(MOCVD)法、分子線成長(MBE)法等のエピタキシャル成長法によって順次積層される。
コンタクト層54を堆積する工程は、空孔の拡散を促進する第2領域54aを第1の温度でエピタキシャル成長により堆積する工程と、空孔を生成する第1領域54bを第1の温度より高い第2の温度でエピタキシャル成長により堆積する工程とを有する。第1の温度は、680℃より低い温度、例えば、約620℃である。第2の温度は、680℃以上の温度、例えば、約700℃である。
第1領域54bを第2の温度でエピタキシャル成長により堆積する工程は、第1のp型ドーパントをドーピングする工程を含む。第2領域54aを第1の温度でエピタキシャル成長により堆積する工程は、第2のp型ドーパントをドーピングする工程を含む。本例では、第1のp型ドーパントとして、Znを用い、第2のp型ドーパントとしてCを用いる例を説明する。
コンタクト層54を堆積する工程は、1回のエピタキシャル成長工程により実行されてよい。つまり、Cドープの低温エピ成長を行って第2領域54aを堆積した後に、続けて、Znドープの高温エピ成長を行い第1領域54bを堆積する。
第2領域54aは、ドーパントのCが水素(H)との親和性が高く、かつ、低温エピ成長により形成されるので、Hを膜中に取り込みやすい。つまり、第2領域54aは、第1領域54bよりも水素濃度が高い。しかしながら、高濃度でCドープして低温エピ成長により形成した第2領域54aは表面の結晶性が悪くなる。そこで、Znを高濃度でドープして高温エピ成長を行うことにより、結晶性を良くし、かつ、上部電極58とのコンタクト抵抗を低減させることができる。
図4は、図3に示した工程の後工程を示す。図4に示すように、半導体レーザ素子100の製造方法は、密度の異なる2種類の誘電体膜(第1の膜70および第2の膜72)をコンタクト層54の上の異なる領域に堆積する工程を備える。まず、シランガスとアンモニアガスを原料として触媒CVD法を用いてコンタクト層54の上にSiN膜を例えば100nm堆積する。SiN膜は、原料のシランとアンモニアとの流量をアンモニアリッチにした状態で成膜する。その後、フォトリソグラフィ工程及びエッチング工程を行い、窓部62に対応するコンタクト層54上の領域以外のSiN膜を除去することにより、窓部62に対応するコンタクト層54上の領域に第1の膜70を形成する。第1の膜70はNリッチ条件で成膜したため、疎な膜となる。第1の膜70の膜密度は、例えば約2.69g/cmである。
次に、触媒CVD法を用いてコンタクト層54及び第1の膜70の上にSiリッチ条件で成膜したSiN膜を例えば30nm堆積する。第2の膜72は、Siリッチ条件で成膜したため、緻密な膜となる。第2の膜72の膜密度は、例えば約2.79g/cmである。つまり、非窓部64に対応する領域には第1の膜70より密度の高い緻密な膜である第2の膜72が形成される。誘電体膜として、SiN以外の膜を使用してもよい。誘電体膜を形成した後、アニール処理により窓部62および非窓部64を形成する。
図5は、窓部62および非窓部64を形成する工程を示す。半導体レーザ素子100の製造方法は、アニール処理により空孔を生成する。アニール処理は、例えば、915℃、30秒間の短時間熱処理(RTA:Rapid Thermal Anneal)により行う。
上述したように、第2領域54aの水素濃度は、第1領域54bよりも高い。RTA処理により加熱されると、第2領域54a内の水素76が疎の膜である第1の膜70に吸収される。その結果、窓部62に相当する部分の第2領域54aは、水素濃度が低くなる。一方、非窓部64に相当する部分の第2領域54aの水素は、密な膜である第2の膜72に吸収されにくい。つまり、アニール処理により、第2領域54aは、非窓部64に対応する領域の水素濃度が窓部62に対応する領域の水素濃度より高くなる。
窓部62に対応する第2領域54aには、水素76の離脱により生じた内在空孔が生成される。ここで、内在空孔とは、水素76が第1の膜70に吸収されたことにより生じる空孔を指す。
窓部62に対応する第1領域54bのGaは、RTA処理により第1の膜70に取り込まれ、III族空孔74が生成される。つまり、第2領域54aは、III族空孔74とは別の内在空孔を生成する。III族空孔74は、第1領域54bの表面側から第2領域54aに向かって拡散する。
第2領域54aは、第1領域54bで生成されたIII族空孔74を受け取る。窓部62に対応する第2領域54aにおいて、III族空孔74は内在空孔と合流し、空孔濃度が急激に上昇する。III族空孔74及び内在空孔は、第2領域54aから活性層48の方向に向かって一気に拡散する。つまり、内在空孔の存在によって、III族空孔74の拡散が促進される。
一方、非窓部64に対応する第2領域54aのHは、緻密な膜である第2の膜72にはほとんど吸収されず、当該領域の内在空孔は、窓部62に対応する第2領域54aの内在空孔よりも少ない。また、非窓部64に対応する第1領域54bのGaは、緻密な膜である第2の膜72にはほとんど吸収されない。そのため、非窓部64に対応する第1領域54bにおいてIII族空孔74は、窓部62に対応する領域のIII族空孔74よりも少ない。したがって、非窓部64に対応する活性層48は、窓部62に対応する活性層48よりも、混晶度が非常に小さくなる。
図6は、図5の工程により形成された窓部62および非窓部64を示す。図5に示した工程により、2種類の誘電体膜のうち、密度のより小さい誘電体膜が堆積された領域に対応する活性層48を混晶化して窓部62が形成され、密度のより大きい誘電体膜が堆積された領域に対応する活性層48に、窓部62よりも混晶度の小さい非窓部64が形成される。結果として、活性層48の窓部62においてはレーザ光の吸収が抑制されCODの発生が防止されるとともに、非窓部64においてはレーザ特性の劣化が防止される。
図7は、図5および図6に示した工程の後工程を示す。図7に示すように、半導体レーザ素子100の製造方法は、リッジ構造を形成する工程を備える。窓部62及び非窓部64が形成された後、第1の膜70及び第2の膜72が除去される。その後、フォトリソグラフィ工程及びエッチング工程を行い、コンタクト層54及びp型の第2クラッド層52の上部をストライプ形状に除去してリッジ構造を形成する。
図8は、図7に示した工程の後工程を示す。図8に示すように、半導体レーザ素子100の製造方法は、コンタクト層54及び第2クラッド層52の上に絶縁膜を堆積する工程と、電極を形成する工程とを備える。絶縁膜は、例えば、CVD法を用いて成膜されたシリコン酸化膜またはシリコン窒化膜である。電極を形成する工程は、フォトリソグラフィ工程及びエッチング工程により上部電極58と接触する領域に開口部57を形成する工程と、スパッタリング工程により半導体基板40の表面全体に上部電極58を形成し、半導体基板40の裏面全体に下部電極60を蒸着させる工程とを含む。最後に、半導体基板40を劈開し、劈開面に低反射膜10及び高反射膜20を形成して半導体レーザ素子100が完成する。
図9は、半導体レーザ素子100の変形例に係る半導体レーザ素子110を示す。半導体レーザ素子110は、コンタクト層54の構成が半導体レーザ素子100のコンタクト層54の構成と異なる。半導体レーザ素子110の第1コンタクト層54は、図2に示したコンタクト層54の構成に比べ、第3領域54cを更に有する。第3領域は、第2の空孔生成領域として機能する。第3領域54cは、p型ドーパントのドープ量が第1領域54bより低い。第2領域54aは、第1領域54bと第3領域54cとの間に設けられる。
コンタクト層54を堆積する工程は、第2領域54aを低温エピタキシャル成長により堆積する工程の前に、第3領域54cを高温エピタキシャル成長により堆積する工程を有する。第1領域54bのZnドープ量は1E+19(atoms/cm)であり、第3領域54cのZnドープ量は1E+18(atoms/cm)であってよい。第1領域54b、第3領域54c、及び第2領域54aは、1回のエピタキシャル成長工程で形成される。
図10は、本発明の第2実施形態に係る半導体レーザ素子200の断面図である。半導体レーザ素子200は、リッジ構造に替えて、電流狭窄層80を備える点で第1実施形態に係る半導体レーザ素子100と異なる。半導体レーザ素子200は、第1導電型の半導体基板40と、第1導電型のバッファ層42と、第1導電型の第1クラッド層44と、第1導電型の第1ガイド層46と、活性層48と、第2導電型の第2ガイド層50と、第2導電型の第2クラッド層52と、第2クラッド層52の上に堆積された第1コンタクト層54と、電流狭窄層80と、第2コンタクト層82と、上部電極58と、下部電極60とを備える。
図10において図2と同一の符号を付した構成要素は、図2から図9に関連して説明した構成要素と同一の機能を有してよい。半導体レーザ素子200において下部電極60から第2クラッド層52までの構造は、半導体レーザ素子100における下部電極60から第2クラッド層52までの構造と同一であってよい。
第1コンタクト層54は、Cが高濃度にドープされて低温エピタキシャル成長で形成された第2領域54aと、Zn、MgまたはBeが高濃度にドープされて高温エピタキシャル成長で形成された第1領域54bを有する。第2領域54aは、非窓部64に対応する領域の水素濃度が、窓部62に対応する領域の水素濃度より高い。
電流狭窄層80は、第1コンタクト層54上に形成され、非窓部64に対応して開口部81を有する。電流狭窄層80は、n型GaAs層であってよい。第2コンタクト層82は、開口部81により露出した第1コンタクト層54及び電流狭窄層80の上に堆積される。第2コンタクト層82は、ZnまたはMgが高濃度でドープされたp型のGaAs層を含む。第2コンタクト層82は上部電極58とオーミック接触する。電流狭窄層80は、上部電極58から注入された電流を狭窄し、量子井戸層48bにおけるキャリア密度を向上させる。
半導体レーザ素子200において、電流狭窄層80に対応する領域には窓部62が形成され、開口部81に対応する領域には非窓部64が形成されている。半導体レーザ素子200においても、第2領域54aの内在空孔の作用によって、活性層48の量子井戸層48bにおける窓部62の混晶度を高くし、かつ、非窓部64の混晶度を低くすることができる。したがって、CODの発生を防止しつつ、レーザ特性の劣化を抑制することができる。
図11から15は、半導体レーザ素子200の製造方法を説明する工程図を示す。図11に示すように、半導体レーザ素子200の製造方法は、半導体基板40上に、n型のバッファ層42、n型の第1クラッド層44、n型の第1ガイド層、活性層48、p型の第2ガイド層50、p型の第2クラッド層52を順次堆積する工程と、p型の第2クラッド層52の上に第1コンタクト層54を堆積する工程とを備える。それぞれの層は、MOCVD法、MBE法等を用いたエピタキシャル成長により形成される。第1コンタクト層54を堆積する工程は、図3で説明したコンタクト層54を堆積する工程と同様なので説明を省略する。
第1コンタクト層54を堆積した後、第1コンタクト層54の上に電流狭窄層80となるn型GaAs層を堆積する。その上に、例えば、CVD法によりSiO2膜84を堆積する。続いて、開口部81に対応する領域のSiO2膜84をフォトリソグラフィ工程及びエッチング工程により除去する。
図12は、図11に示した工程の後工程を示す。図12に示すように、SiO2膜84をエッチングマスクとしてエッチング工程を行い、電流狭窄層80を形成する。続いて、エッチングマスクであるSiO2膜84を除去する。エッチングマスクとしてSiO2膜84以外の絶縁膜を用いてもよい。
図13は、図12に示した工程の後工程を示す。図13に示すように、窓部62に対応する領域に疎な膜である第1の膜70を堆積し、非窓部64に対応する領域に緻密な膜である第2の膜72を堆積する。その後、RTA処理により、窓部62に対応する第2領域54aが生成した内在空孔によって、窓部62に対応する第1領域54bが生成したIII族空孔の拡散が促進されて、窓部62に対応する活性層48が混晶化される。非窓部64に対応する活性層48は混晶化されない。これらの工程は、図4から図6に示した工程と同様なので説明を省略する。
図14は、図13に示した工程の後工程を示す。図14に示すように、第1の膜70及び第2の膜72を除去する。続いて、電流狭窄層80及び第1コンタクト層54の表面に対して表面浄化処理を行う。表面浄化処理を行うことにより、再成長界面における結晶品質の低下を防止することができる。
図15は、図14に示した工程の後工程を示す。図15に示すように、p型GaAs層を再成長させて、第2コンタクト層82を形成する。第2コンタクト層82は、ZnまたはMgを高濃度でドープした高温エピタキシャル成長により堆積してよい。第2コンタクト層82のZnドープ濃度は、例えば1E+19(atoms/cm)である。第1コンタクト層54のZnドープ濃度は、例えば1E+18(atoms/cm)である。
最後に、第2コンタクト層82の上に上部電極58を形成し、半導体基板40の裏面に下部電極60を形成する。上部電極58及び下部電極60はスパッタリング法により形成してよい。
図16は、半導体レーザ素子200の変形例に係る半導体レーザ素子210を示す。半導体レーザ素子210は、第1コンタクト層54の構成が半導体レーザ素子200の第1コンタクト層54の構成と異なる。半導体レーザ素子210の第1コンタクト層54は、p型ドーパントのドープ量が第1領域54bより低い第3領域54cを有する。第2領域54aは、第1領域54bと第3領域54cとの間に設けられる。
第1コンタクト層54を堆積する工程は、第2領域54aを低温エピタキシャル成長により堆積する工程の前に、第3領域54cを高温エピタキシャル成長により堆積する工程を有する。第3領域54cのp型ドーパントのドーパント量は第1領域54bより低い。例えば、p型ドーパントはZnである。第1領域54bのZnドープ量は1E+19(atoms/cm)であり、第3領域54cのZnドープ量は1E+18(atoms/cm)であってよい。第1領域54b、第3領域54c、及び第2領域54aは、1回のエピタキシャル成長工程で形成される。
図17は、半導体レーザ素子100のコンタクト層54におけるドーパント量の設計と、窓部及び非窓部における混晶度の関係を示すグラフである。以下、ドーパント量とはドープ濃度(atoms/cm)×厚み(cm)によって定義される量を指す。また、混晶度はバンドギャップエネルギーの変化量を指す。
設計1から3は、ドーパントとしてZnのみを用いた例である。設計4及び5はドーパントとして、C及びZnを用いた例である。設計6はドーパントとしてCのみを用いた例である。設計1から3より、ドーパント量が少ないほど、非窓部の混晶度が小さくなり、かつ、非窓部混晶度に対する窓部混晶度の割合が大きくなる。したがって、設計1から3の結果より、コンタクト層54の全ドーパント量を少なくすることが有効であることがわかる。
また、設計2及び4を比較すると、ドーパント量は同等であるが、設計2ではZnのみのドープであるのに対して設計4ではZnとCをドープしている。設計2及び4の混晶度を比較すると、Znのみをドープした場合より、ZnとCをドープした場合の方が非窓部の混晶度が小さくなり、かつ、非窓部混晶度に対する窓部混晶度の割合が大きくなる。したがって、設計2及び4の結果より、ドーパントとしてZnとCを用いることが有効であることがわかる。
さらに、設計4及び5を比較すると、設計5の方が設計4よりドーパント量が大きくかつCの割合がZnより高い。設計4と5の混晶度を比較すると、ドーパント量が少ない方が非窓部の混晶度は小さいが、非窓部混晶度に対する窓部混晶度の割合はほぼ変わらない。したがって、設計4及び5の結果より、ZnとCのドーパント量の合計が1.0E+15(atoms/cm)以下であり、かつ、Znのドープ量よりCのドープ量が小さい方が有効であることがわかる。
また、設計5及び6を比較すると、設計6の方が設計5よりドーパント量が大きく、設計6はCのみをドープしている。設計5と6の混晶度を比較すると、ドーパント量が大きくなると非窓部の混晶度が急激に増加し、かつ、Cのみをドープする場合には非窓部混晶度に対する窓部混晶度の割合が小さくなることがわかる。したがって、設計5及び設計6の結果より、全体のドーパント量を所定の値以下とし、ドーパントとしてCとZを組み合わせることが有効であることがわかる。
図18は、半導体レーザ素子100におけるコンタクト層54の全ドーパント量と非窓部混晶度の関係を示すグラフである。このグラフより、ドーパント量が増加すると非窓部混晶度が増加することがわかる。図17の設計5に相当するドーパント量である1E+15(atoms/cm)では、非窓部混晶度が約5meVとなり、良好である。
図19は、半導体レーザ素子100におけるコンタクト層54が第2領域54aを有する場合と有しない場合とで、全ドーパント量と、窓部混晶度/非窓部混晶度との関係を示すグラフである。このグラフより、ドーパント量が約1.2E+15(atoms/cm)付近までは、第2領域54aの有無にかかわらず、窓部混晶度/非窓部混晶度は約2である。ドーパント量が約1.2E+15(atoms/cm)より小さくなると、窓部混晶度/非窓部混晶度は2より大きくなり、かつ、第2領域54aを有する場合の方が有しない場合よりも窓部混晶度/非窓部混晶度が大きくなる。つまり、ドーパント量が約1.2E+15(atoms/cm)より小さく、かつ、第2領域54aを有する場合には、窓部62に比べて混晶度が1/2より小さい非窓部64を形成することができる。図17の設計5に相当するドーパント量である1E+15(atoms/cm)の場合には、窓部62に比べて混晶度が約1/7の非窓部64を形成することができるので良好である。
図20は、半導体レーザ素子100における非窓部混晶度と、IFVD法により窓部を形成した場合と形成しなかった場合のレーザ発振の閾値電圧の比との関係を示す。閾値比が1以下であればIFVD法によってもレーザ性能の劣化が抑制されていることを示し、1より大きければIFVD法によりレーザ性能が劣化していることを示す。グラフより、非窓部の混晶度が約5meVのとき閾値比が約1となることがわかる。上述したように、非窓部の混晶度が約5meVである場合は、図18においてドーパント量が1E+15(atoms/cm)である場合に相当する。ドーパント量が1E+15(atoms/cm)である場合は図17の設計5に相当する。なお、非窓部の混晶度を4meVより小さくなるように、ドーパント量を設定してもよい。
図17から図20の実験結果より、コンタクト層54の全ドーパント量は、1E+15(atoms/cm)以下が好ましいことがわかる。また、コンタクト層54が第2領域を有し、かつ、Znのドープ量よりもCのドープ量を少なくすることがより好ましいことがわかる。
図21は、第2領域54aの窓部62と非窓部64における水素濃度を比較したものである。窓部62の水素濃度が、非窓部64の水素濃度の約40%になっていることがわかる。このグラフより、RTA処理の結果、窓部62に対応する第2領域54aの水素の約60%が第1の膜70に取り込まれ、内在空孔が生成されていることがわかる。
図22は、空孔拡散促進領域である第2領域54aのエピタキシャル成長の温度とCドープ濃度及び水素濃度との関係を示す。成長温度が680℃のときのCドープ濃度は約1.44E+18(atoms/cm)であり、H濃度は約8.0E+16(atoms/cm)である。成長温度が620℃のときのCドープ濃度は約5.68E+18(atoms/cm)であり、H濃度は約5.8E+17(atoms/cm)である。成長温度が560℃のときのCドープ濃度は約2.42E+19(atoms/cm)であり、H濃度は約6.0E+18(atoms/cm)である。
この結果から、Cのドーピング効率が成長温度の増加に対して下がる温度範囲において、CがHとの親和性が高く膜に取り込まれやすいことがわかる。また、成長温度が低くなるほどCが高濃度にドーピングされ、膜中に取り込まれるH濃度が上昇することがわかる。具体的には、1.5E+18(atoms/cm)以上の高濃度Cドープで、かつ、680℃以下の低温エピタキシャル成長により第2領域54aを形成することが好ましい。
図23は、空孔拡散促進領域である第2領域54aのエピタキシャル成長の成長レートとCドープ濃度及び水素濃度との関係を示す。成長温度は560℃で一定とした。成長レートが約0.34nm/sのときのCドープ濃度は2.05E+19(atoms/cm)であり、H濃度は4.5E+18(atoms/cm)である。成長レートが約0.66nm/sのときのCドープ濃度は2.42E+19(atoms/cm)であり、H濃度は6.0E+18(atoms/cm)である。この結果から、第2領域54aのエピタキシャル成長の成長レートを上げることによっても、膜に取り込まれるH濃度が上昇することがわかる。尚、第1領域54bのエピタキシャル成長の成長レートは、第2領域54aの成長レートより遅くてよい。
図24は、空孔拡散促進領域である第2領域54aのエピタキシャル成長における反応ガスの流量比とCドープ濃度及び水素濃度との関係を示す。ここで反応ガスの流量比とは、III族原子供給ガスであるトリメチルガリウム(TMG)ガスの流量に対するV族原子供給ガスであるアルシン(AsH3)ガスの流量の比を指す。成長温度は560℃で一定とした。反応ガスの流量比が約21.2のときのCドープ濃度は1.06E+19(atoms/cm)であり、H濃度は1.5E+18(atoms/cm)である。反応ガスの流量比が約14.2のときのCドープ濃度は1.49E+19(atoms/cm)であり、H濃度は2.6E+18(atoms/cm)である。反応ガスの流量比が約7.0のときのCドープ濃度は2.42E+19(atoms/cm)であり、H濃度は6.0E+18(atoms/cm)である。この結果から、反応ガス流量比を減少させることによっても、膜に取り込まれるH濃度が上昇することがわかる。
図25は、空孔拡散促進領域である第2領域54aのエピタキシャル成長におけるドーパントガス流量比とCドープ濃度及び水素濃度との関係を示す。ここでドーパントガス流量比とは、III族原子供給ガスであるトリメチルガリウム(TMG)ガスの流量に対するCドーパントガスである四臭化炭素(CBr4)ガスの流量の比を指す。成長温度は560℃で一定とした。また、反応ガスの流量比は一定とした。ドーパントガス流量比が約0.052のときのCドープ濃度は1.49E+19(atoms/cm)であり、H濃度は2.6E+18(atoms/cm)である。ドーパントガス流量比が約0.103のときのCドープ濃度は2.05E+19(atoms/cm)であり、H濃度は4.5E+18(atoms/cm)である。この結果から、ドーパントガス流量比を上昇させることによっても、膜に取り込まれるH濃度が上昇することがわかる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
また、明細書中において「第1層の上に形成された第2層」のように、「の上に」と表現した構成は、第2層が第1層に接して形成されている構成に限定されず、第2層が他の層を挟んで第1層の上方に形成されている構成も含まれうる。
10・・・低反射膜、20・・・高反射膜、30・・・出射光、40・・・半導体基板、42・・・バッファ層、44・・・第1クラッド層、46・・・第1ガイド層、48・・・活性層、48a・・・下部バリア層、48b・・・量子井戸層、48c・・・上部バリア層、50・・・第2ガイド層、52・・・第2クラッド層、54・・・コンタクト層、54a・・・第2領域、54b・・・第1領域、54c・・・第3領域、56・・・絶縁層、57・・・開口部、58・・・上部電極、60・・・下部電極、62・・・窓部、64・・・非窓部、70・・・第1の膜、72・・・第2の膜、74・・・III族空孔、76・・・水素、80・・・電流狭窄層、81・・・開口部、82・・・第2コンタクト層、84・・・SiO2膜、100、110、200、210・・・半導体レーザ素子

Claims (21)

  1. 第1導電型の半導体基板と、
    前記半導体基板の上方に堆積された第1導電型の第1クラッド層と、
    前記第1クラッド層の上方に堆積された活性層と、
    前記活性層の上方に堆積された第2導電型の第2クラッド層と、
    前記第2クラッド層上に堆積されたコンタクト層と
    を備え、
    前記活性層は、
    空孔の拡散により混晶化した窓部と、
    前記窓部より混晶度が小さい非窓部とを有し、
    前記コンタクト層は、
    第1領域と、
    前記第1領域よりも水素との親和性が高く、前記第1領域の下側にある第2領域とを有する
    半導体レーザ素子。
  2. 前記第2領域は、前記第1領域よりも低い成長温度で形成された請求項1に記載の半導体レーザ素子。
  3. 前記第2領域は、前記非窓部に対応する領域の水素濃度が、前記窓部に対応する領域の水素濃度より高い請求項1または2に記載の半導体レーザ素子。
  4. 前記第1領域は、第1のp型ドーパントがドープされたp型GaAs層を含み、前記第2領域は第2のp型ドーパントがドープされたp型GaAs層を含み、前記第2のp型ドーパントは前記第1のp型ドーパントより水素との親和性が高い請求項1から3のいずれか一項に記載の半導体レーザ素子。
  5. 前記コンタクト層は、前記第1のp型ドーパントのドーパント量が前記第1領域より低い第3領域をさらに有し、前記第2領域は、前記第1領域と前記第3領域との間にある請求項4に記載の半導体レーザ素子。
  6. 前記第1のp型ドーパントは、Zn、MgまたはBeを含む、請求項4または5に記載の半導体レーザ素子。
  7. 前記第2のp型ドーパントは、炭素を含む、請求項4から6のいずれか一項に記載の半導体レーザ素子。
  8. 前記コンタクト層の全ドーパント量は、1.0E+15(atoms/cm)以下である請求項4から7のいずれか一項に記載の半導体レーザ素子。
  9. 前記第2領域のドーパント量は、前記第1領域のドーパント量より少ない請求項4から8のいずれか一項に記載の半導体レーザ素子。
  10. 半導体レーザ素子の製造方法であって、
    第1導電型の半導体基板の上方に、少なくとも第1導電型のクラッド層、活性層、第2導電型のクラッド層を順次堆積する工程と、
    前記第2導電型のクラッド層上にコンタクト層を堆積する工程と、
    密度の異なる2種類の誘電体膜を前記コンタクト層上の異なる領域に堆積する工程と、
    アニール処理により空孔を拡散させて、前記2種類の誘電体膜のうち、密度のより小さい誘電体膜が堆積された領域に対応する前記活性層を混晶化して窓部を形成し、密度のより大きい誘電体膜が堆積された領域に対応する前記活性層に前記窓部よりも混晶度の小さい非窓部を形成する工程と、
    を備え、
    前記コンタクト層を堆積する工程は、
    前記空孔の拡散を促進する空孔拡散促進領域を形成する工程と、
    前記空孔を生成する第1の空孔生成領域を形成する工程とを有し、
    前記空孔拡散促進領域は前記第1の空孔生成領域より水素との親和性が高い製造方法。
  11. 前記空孔拡散促進領域を形成する工程は、第1の温度でエピタキシャル成長により堆積する工程を含み、
    前記第1の空孔生成領域を形成する工程は、前記第1の温度より高い第2の温度でエピタキシャル成長により堆積する工程を含む請求項10に記載の製造方法。
  12. 前記アニール処理により、前記空孔拡散促進領域は、前記非窓部に対応する領域の水素濃度が前記窓部に対応する領域の水素濃度より高くなる請求項11に記載の製造方法。
  13. 前記第1の空孔生成領域を形成する工程は、第1のp型ドーパントをドーピングする工程を含み、前記空孔拡散促進領域を形成する工程は、第2のp型ドーパントをドーピングする工程を含み、前記第2のp型ドーパントは前記第1のp型ドーパントより水素との親和性が高い請求項11または12に記載の製造方法。
  14. 前記コンタクト層を堆積する工程は、前記空孔拡散促進領域を形成する工程の前に、前記第1のp型ドーパントのドーパント量が前記第1の空孔生成領域より低い第2の空孔生成領域を形成する工程をさらに有する請求項13に記載の製造方法。
  15. 前記第1のp型ドーパントは、Zn、MgまたはBeを含む請求項13または14に記載の製造方法。
  16. 前記第2のp型ドーパントは、炭素を含む請求項13から15のいずれか一項に記載の製造方法。
  17. 前記コンタクト層の全ドーパント量は、1.0E+15(atoms/cm)以下である請求項13から16のいずれか一項に記載の製造方法。
  18. 前記空孔拡散促進領域のドーパント量は、前記第1の空孔生成領域のドーパント量より少ない請求項13から17のいずれか一項に記載の製造方法。
  19. 前記コンタクト層を堆積する工程は、1回のエピタキシャル成長工程により実行される請求項11から18のいずれか一項に記載の製造方法。
  20. 前記第1の温度は、680℃より低い請求項11から19のいずれか一項に記載の製造方法。
  21. 前記第2の温度は、680℃以上である請求項11から20のいずれか一項に記載の製造方法。
JP2011083556A 2011-04-05 2011-04-05 半導体レーザ素子及びその製造方法 Active JP5261529B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011083556A JP5261529B2 (ja) 2011-04-05 2011-04-05 半導体レーザ素子及びその製造方法
CN201280013594.9A CN103518297B (zh) 2011-04-05 2012-03-16 半导体光器件及其制造方法
PCT/JP2012/001876 WO2012137426A1 (ja) 2011-04-05 2012-03-16 半導体光デバイス及びその製造方法
US14/045,550 US9312443B2 (en) 2011-04-05 2013-10-03 Semiconductor light device and manufacturing method for the same
US15/059,304 US9627849B2 (en) 2011-04-05 2016-03-03 Semiconductor light device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011083556A JP5261529B2 (ja) 2011-04-05 2011-04-05 半導体レーザ素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012222028A true JP2012222028A (ja) 2012-11-12
JP5261529B2 JP5261529B2 (ja) 2013-08-14

Family

ID=47273248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011083556A Active JP5261529B2 (ja) 2011-04-05 2011-04-05 半導体レーザ素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP5261529B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10033154B2 (en) 2010-03-03 2018-07-24 Furukawa Electronic Co., Ltd. Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
JP7315744B1 (ja) 2022-03-14 2023-07-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251010A (ja) * 2000-03-06 2001-09-14 Nec Corp 半導体レーザおよびその製造方法
JP2004146527A (ja) * 2002-10-23 2004-05-20 Sharp Corp 半導体レーザ素子とその製造方法
JP2004207682A (ja) * 2002-12-13 2004-07-22 Mitsubishi Electric Corp 半導体レーザ素子およびその製造方法
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
WO2009066739A1 (ja) * 2007-11-21 2009-05-28 The Furukawa Electric Co., Ltd. 半導体デバイスの製造方法、半導体デバイス、通信機器、および半導体レーザ
JP2011014832A (ja) * 2009-07-06 2011-01-20 Furukawa Electric Co Ltd:The 半導体光デバイスの製造方法および半導体光デバイス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251010A (ja) * 2000-03-06 2001-09-14 Nec Corp 半導体レーザおよびその製造方法
JP2004146527A (ja) * 2002-10-23 2004-05-20 Sharp Corp 半導体レーザ素子とその製造方法
JP2004207682A (ja) * 2002-12-13 2004-07-22 Mitsubishi Electric Corp 半導体レーザ素子およびその製造方法
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
WO2009066739A1 (ja) * 2007-11-21 2009-05-28 The Furukawa Electric Co., Ltd. 半導体デバイスの製造方法、半導体デバイス、通信機器、および半導体レーザ
JP2011014832A (ja) * 2009-07-06 2011-01-20 Furukawa Electric Co Ltd:The 半導体光デバイスの製造方法および半導体光デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10033154B2 (en) 2010-03-03 2018-07-24 Furukawa Electronic Co., Ltd. Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
JP7315744B1 (ja) 2022-03-14 2023-07-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2023134199A (ja) * 2022-03-14 2023-09-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
JP5261529B2 (ja) 2013-08-14

Similar Documents

Publication Publication Date Title
US9627849B2 (en) Semiconductor light device and manufacturing method for the same
US6841409B2 (en) Group III-V compound semiconductor and group III-V compound semiconductor device using the same
JP3688843B2 (ja) 窒化物系半導体素子の製造方法
US10033154B2 (en) Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
JP2012089895A (ja) インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造
US9478944B2 (en) Semiconductor laser element and method of manufacturing semiconductor laser element
JP2012089894A (ja) 自己整合インデックスガイド型埋め込みヘテロ構造窒化物レーザ構造
JP4865186B2 (ja) Iii−v族化合物半導体装置及びその製造方法
KR100912622B1 (ko) 반도체 광소자의 제조 방법
JP2003078213A (ja) 半導体光素子及びその製造方法
JP5379823B2 (ja) 半導体光デバイスの製造方法
JP5261529B2 (ja) 半導体レーザ素子及びその製造方法
JP5579096B2 (ja) 半導体レーザ素子および通信システム
JP3659361B2 (ja) 半導体レーザ装置およびその製造方法
US7682857B2 (en) Method for manufacturing semiconductor optical device
US10109982B2 (en) Semiconductor device
JP2011014832A (ja) 半導体光デバイスの製造方法および半導体光デバイス
EP1190452A1 (en) InGaAsN/GaAs QUANTUM WELL DEVICES
JP2012146996A (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
JPH10256647A (ja) 半導体レーザ素子およびその製造方法
JP2011114017A (ja) 窒化物半導体装置の製造方法
JP2010245465A (ja) 窒化物系半導体レーザ及びその製造方法
JP3634564B2 (ja) AlGaAs系半導体レーザ素子
JP3723129B2 (ja) 半導体レーザ装置
JPH10242563A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120920

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5261529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350