JP2012220309A - Detection circuit, integrated circuit device and sensor device - Google Patents

Detection circuit, integrated circuit device and sensor device Download PDF

Info

Publication number
JP2012220309A
JP2012220309A JP2011085499A JP2011085499A JP2012220309A JP 2012220309 A JP2012220309 A JP 2012220309A JP 2011085499 A JP2011085499 A JP 2011085499A JP 2011085499 A JP2011085499 A JP 2011085499A JP 2012220309 A JP2012220309 A JP 2012220309A
Authority
JP
Japan
Prior art keywords
voltage
signal
detection
circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011085499A
Other languages
Japanese (ja)
Inventor
Yukari Ishihara
ゆかり 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011085499A priority Critical patent/JP2012220309A/en
Publication of JP2012220309A publication Critical patent/JP2012220309A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Gyroscopes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a detection circuit which is capable of limiting an output voltage range to a desired range while securing an effective detection range as much as possible, an integrated circuit device and a sensor device.SOLUTION: A detection circuit 30 includes at least one of a sensitivity adjusting section (variable gain amplifier 360) and an offset adjusting section (offset adjusting DAC 342 and synchronizing detection circuit 340) and a voltage limiting section (limiter circuit 370). The sensitivity adjusting section (variable gain amplifier 360) adjusts a voltage range of a detection signal (angular velocity signal) in accordance with detection sensitivity of a sensor element 4. The offset adjusting section (offset adjusting DAC 342 and synchronizing detection circuit 340) adjusts a zero-point voltage of the detection signal (angular velocity signal) in accordance with output offset of the sensor element 4. The voltage limiting section (limiter circuit 370) is provided on a post-stage of the sensitivity adjusting section and the offset adjusting section and limits a voltage of the detection signal (angular velocity signal) to a desired range.

Description

本発明は、検出回路、集積回路装置及びセンサー装置に関する。   The present invention relates to a detection circuit, an integrated circuit device, and a sensor device.

今日、デジタルカメラ、ナビゲーション装置、携帯電話など、様々な電子機器にジャイロセンサーが搭載されている。近年、ジャイロセンサーの小型化と高い検出精度が要求されるようになり、これらの要求を満たすジャイロセンサーとして、例えば、水晶振動子の共振現象を利用した振動ジャイロセンサーが広く使用されている。   Today, gyro sensors are installed in various electronic devices such as digital cameras, navigation devices, and mobile phones. In recent years, downsizing of gyro sensors and high detection accuracy have been demanded, and as a gyro sensor that satisfies these requirements, for example, a vibration gyro sensor using a resonance phenomenon of a crystal resonator is widely used.

特開２００７−２９２６８０号公報JP 2007-292680 A

ところで、角速度データを用いるアプリケーションの種類によっては、±数百ｄｐｓ（deg/sec）の広い検出範囲を有するジャイロセンサーが要求される場合がある。一方、ジャイロセンサーの後段の装置での入力電圧の許容範囲の制約等の様々な事情から、ジャイロセンサーの出力電圧を所望の範囲に制限したい場合がある。ところが、基準電圧（アナロググランド電圧）や感度など各パラメーターのばらつきや電源電圧の変動を加味すると、ジャイロセンサーの出力電圧を所望の範囲に制限するためには、検出範囲を狭くして多くのマージンを確保しなければならず、有効な検出範囲を広く確保することが難しかった。   By the way, depending on the type of application using angular velocity data, a gyro sensor having a wide detection range of ± several hundreds dps (deg / sec) may be required. On the other hand, there are cases where it is desired to limit the output voltage of the gyro sensor to a desired range due to various circumstances such as restrictions on the allowable range of the input voltage in the device subsequent to the gyro sensor. However, taking into account variations in parameters such as reference voltage (analog ground voltage) and sensitivity, and fluctuations in power supply voltage, in order to limit the output voltage of the gyro sensor to the desired range, the detection range is narrowed and a large margin is set. It was difficult to ensure a wide effective detection range.

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、有効な検出範囲をできるだけ確保しながら出力電圧範囲を所望の範囲に制限することが可能な検出回路、集積回路装置及びセンサー装置を提供することができる。   The present invention has been made in view of the above problems, and according to some aspects of the present invention, the output voltage range is limited to a desired range while ensuring an effective detection range as much as possible. Therefore, it is possible to provide a detection circuit, an integrated circuit device, and a sensor device that can perform the above-described operation.

（１）本発明は、所与の物理量を検出するセンサー素子の出力信号に基づいて前記物理量の大きさに応じた検出信号を生成する検出回路であって、前記センサー素子の検出感度に応じて前記検出信号の電圧範囲を調整する感度調整部及び前記センサー素子の出力オフセットに応じて前記検出信号の０点電圧を調整するオフセット調整部の少なくとも一方と、前記感度調整部及び前記オフセット調整部の後段に設けられ、前記検出信号の電圧を所望の範囲に制限する電圧制限部と、を含む。   (1) The present invention is a detection circuit that generates a detection signal corresponding to the magnitude of the physical quantity based on an output signal of the sensor element that detects a given physical quantity, and that corresponds to the detection sensitivity of the sensor element. At least one of a sensitivity adjustment unit that adjusts a voltage range of the detection signal and an offset adjustment unit that adjusts a zero-point voltage of the detection signal according to an output offset of the sensor element; and the sensitivity adjustment unit and the offset adjustment unit And a voltage limiting unit that is provided in a subsequent stage and limits the voltage of the detection signal to a desired range.

電圧制限部は、検出信号の電圧を、その上限値のみを制限することで所望の範囲に制限してもよいし、その下限値のみを制限することで所望の範囲に制限してもよいし、その上限値と下限値を制限することで所望の範囲に制限してもよい。   The voltage limiting unit may limit the voltage of the detection signal to a desired range by limiting only the upper limit value thereof, or may limit the voltage of the detection signal to a desired range by limiting only the lower limit value thereof. The upper limit value and lower limit value may be limited to a desired range.

本発明の検出回路によれば、電圧制限部を設けることで、基準電圧や感度など各パラメーターのばらつきや電源電圧の変動を考慮した過大なマージンを確保しなくてもよいので、有効な検出範囲を不要に狭くする必要がない。   According to the detection circuit of the present invention, by providing the voltage limiting unit, it is not necessary to secure an excessive margin in consideration of variations in each parameter such as the reference voltage and sensitivity and fluctuations in the power supply voltage. There is no need to unnecessarily narrow it.

また、本発明の検出回路によれば、電圧制限部を感度調整部やオフセット調整部の後段に設けることで、センサー素子の特性に応じてオフセット調整や感度調整がされた信号に対して電圧値を制限するので、センサー素子の特性ばらつきによらず、できるだけ広い検出範囲を確保しながら出力電圧範囲を所望の範囲に制限することができる。   Further, according to the detection circuit of the present invention, the voltage limiting unit is provided at the subsequent stage of the sensitivity adjustment unit or the offset adjustment unit, so that the voltage value for the signal subjected to the offset adjustment or the sensitivity adjustment according to the characteristics of the sensor element. Therefore, the output voltage range can be limited to a desired range while ensuring a detection range as wide as possible, regardless of variations in sensor element characteristics.

（２）この検出回路において、前記電圧制限部は、当該電圧制限部の前段からの入力信号の電圧と第１の電圧とを比較する第１のコンパレーターと、前記第１のコンパレーターの比較結果に基づいて、前記入力信号の電圧が前記第１の電圧よりも低い時は前記入力信号を選択し、前記入力信号の電圧が前記第１の電圧よりも高い時は第３の電圧を選択して出力する選択回路と、を含むようにしてもよい。   (2) In this detection circuit, the voltage limiting unit compares the voltage of the input signal from the previous stage of the voltage limiting unit with the first voltage, and the comparison of the first comparator. Based on the result, the input signal is selected when the voltage of the input signal is lower than the first voltage, and the third voltage is selected when the voltage of the input signal is higher than the first voltage. And a selection circuit that outputs the data.

このようにすれば、有効な検出範囲に対応する検出信号の電圧範囲の上限を第１の電圧に制限するとともに、有効な検出範囲を超えた場合の検出信号の電圧を第３の電圧にすることができる。例えば、第３の電圧は第１の電圧以下であってもよい。   In this way, the upper limit of the voltage range of the detection signal corresponding to the effective detection range is limited to the first voltage, and the voltage of the detection signal when the effective detection range is exceeded is set to the third voltage. be able to. For example, the third voltage may be equal to or lower than the first voltage.

（３）この検出回路において、前記第１のコンパレーターは、当該電圧制限部の前段からの前記入力信号の電圧と前記第１の電圧とをヒステリシスを持って比較するようにしてもよい。   (3) In this detection circuit, the first comparator may compare the voltage of the input signal from the previous stage of the voltage limiting unit with the first voltage with hysteresis.

このようにヒステリシスをもって電圧比較処理を行うことで、電圧制限部の前段からの入力信号に重畳されるノイズの影響による不安定な検出動作を防止することができる。   By performing the voltage comparison process with hysteresis in this way, it is possible to prevent an unstable detection operation due to the influence of noise superimposed on the input signal from the previous stage of the voltage limiting unit.

（４）この検出回路において、前記第３の電圧は、前記第１の電圧と等しいようにしてもよい。   (4) In this detection circuit, the third voltage may be equal to the first voltage.

このようにすれば、有効な検出範囲を超えた場合の検出信号の電圧を、有効な検出範囲の上限値に対応する第１の電圧にすることができる。   In this way, the voltage of the detection signal when the effective detection range is exceeded can be the first voltage corresponding to the upper limit value of the effective detection range.

（５）この検出回路において、前記電圧制限部は、当該電圧制限部の前段からの入力信号の電圧と第２の電圧とを比較する第２のコンパレーターをさらに含み、前記選択回路は、前記第１のコンパレーターの比較結果と前記第２のコンパレーターの比較結果に基づいて、前記入力信号の電圧が前記第１の電圧と前記第２の電圧との間に含まれる時は前記入力信号を選択し、前記入力信号の電圧が前記第１の電圧よりも高い時は前記第３の電圧を選択し、前記入力信号の電圧が前記第２の電圧よりも低い時は第４の電圧を選択して出力するようにしてもよい。   (5) In this detection circuit, the voltage limiting unit further includes a second comparator that compares the voltage of the input signal from the previous stage of the voltage limiting unit with a second voltage, and the selection circuit includes the selection circuit, When the voltage of the input signal is included between the first voltage and the second voltage based on the comparison result of the first comparator and the comparison result of the second comparator, the input signal Selecting the third voltage when the voltage of the input signal is higher than the first voltage, and selecting the fourth voltage when the voltage of the input signal is lower than the second voltage. You may make it select and output.

このようにすれば、有効な検出範囲に対応する検出信号の電圧範囲を第１の電圧と第２の電圧の間に制限するとともに、有効な検出範囲外に対応する検出信号の電圧を第３の電圧又は第４の電圧にすることができる。例えば、第３の電圧は第１の電圧以下であり、第４の電圧は第２の電圧以上であってもよい。   With this configuration, the voltage range of the detection signal corresponding to the effective detection range is limited between the first voltage and the second voltage, and the voltage of the detection signal corresponding to the outside of the effective detection range is set to the third voltage. Or a fourth voltage. For example, the third voltage may be equal to or lower than the first voltage, and the fourth voltage may be equal to or higher than the second voltage.

（６）この検出回路において、前記電圧制限部は、当該電圧制限部の前段からの入力信号の電圧と第２の電圧とを比較する第２のコンパレーターと、前記第２のコンパレーターの比較結果に基づいて、前記入力信号の電圧が前記第２の電圧よりも高い時は前記入力信号を選択し、前記入力信号の電圧が前記第２の電圧よりも低い時は第４の電圧を選択して出力する選択回路と、を含むようにしてもよい。   (6) In this detection circuit, the voltage limiting unit compares the second comparator that compares the voltage of the input signal from the previous stage of the voltage limiting unit with the second voltage, and the comparison of the second comparator. Based on the result, the input signal is selected when the voltage of the input signal is higher than the second voltage, and the fourth voltage is selected when the voltage of the input signal is lower than the second voltage. And a selection circuit that outputs the data.

このようにすれば、有効な検出範囲に対応する検出信号の電圧範囲の下限を第２の電圧に制限するとともに、有効な検出範囲を下回った場合の検出信号の電圧を第４の電圧にすることができる。例えば、第４の電圧は第２の電圧以上であってもよい。   In this way, the lower limit of the voltage range of the detection signal corresponding to the effective detection range is limited to the second voltage, and the voltage of the detection signal when the value falls below the effective detection range is set to the fourth voltage. be able to. For example, the fourth voltage may be equal to or higher than the second voltage.

（７）この検出回路において、 前記第２のコンパレーターは、
当該電圧制限部の前段からの前記入力信号の電圧と前記第２の電圧とをヒステリシスを持って比較するようにしてもよい。 (7) In this detection circuit, the second comparator is
The voltage of the input signal from the previous stage of the voltage limiting unit may be compared with the second voltage with hysteresis.

このようにヒステリシスをもって電圧比較処理を行うことで、電圧制限部の前段からの入力信号に重畳されるノイズの影響による不安定な検出動作を防止することができる。   By performing the voltage comparison process with hysteresis in this way, it is possible to prevent an unstable detection operation due to the influence of noise superimposed on the input signal from the previous stage of the voltage limiting unit.

（８）この検出回路において、前記第４の電圧は、前記第２の電圧と等しいようにしてもよい。   (8) In this detection circuit, the fourth voltage may be equal to the second voltage.

このようにすれば、有効な検出範囲を下回った場合の検出信号の電圧を、有効な検出範囲の下限値に対応する第２の電圧にすることができる。   In this way, the voltage of the detection signal when it falls below the effective detection range can be set to the second voltage corresponding to the lower limit value of the effective detection range.

（９）この検出回路において、前記電圧制限部は、当該電圧制限部の前段からの前記入力信号をフィルター処理するフィルター回路をさらに含み、前記第１のコンパレーターは、前記フィルター回路がフィルター処理した信号と前記第１の電圧とを比較し、前記第２のコンパレーターは、前記フィルター回路がフィルター処理した信号と前記第２の電圧とを比較するようにしてもよい。   (9) In this detection circuit, the voltage limiting unit further includes a filter circuit that filters the input signal from the previous stage of the voltage limiting unit, and the first comparator is filtered by the filter circuit. The signal may be compared with the first voltage, and the second comparator may compare the signal filtered by the filter circuit with the second voltage.

このようにすれば、電圧制限部の前段からの前記入力信号に重畳される高周波成分の影響で、有効な検出範囲の検出信号の電圧に不要な制限がかかることを防止することができる。   In this way, it is possible to prevent unnecessary restriction on the voltage of the detection signal in the effective detection range due to the influence of the high frequency component superimposed on the input signal from the previous stage of the voltage limiting unit.

（１０）本発明は、上記のいずれかの検出回路を含む、集積回路装置である。   (10) The present invention is an integrated circuit device including any one of the detection circuits described above.

（１１）本発明は、上記の集積回路装置と、所与の物理量を検出するセンサー素子と、を含む、センサー装置である。   (11) The present invention is a sensor device including the integrated circuit device described above and a sensor element that detects a given physical quantity.

本実施形態のセンサー装置の一例である角速度検出装置の機能ブロック図。The functional block diagram of the angular velocity detection apparatus which is an example of the sensor apparatus of this embodiment. 本実施形態の検出回路の構成例を示す図。The figure which shows the structural example of the detection circuit of this embodiment. 本実施形態のリミッター回路の構成例を示す図。The figure which shows the structural example of the limiter circuit of this embodiment. 本実施形態のリミッター回路に正弦波を入力した時の各信号の波形図。The wave form diagram of each signal when a sine wave is input into the limiter circuit of this embodiment. 変形例１のリミッター回路の構成図。The block diagram of the limiter circuit of the modification 1. FIG. 変形例２のリミッター回路の構成図。The block diagram of the limiter circuit of the modification 2. FIG. 変形例３のリミッター回路の構成図。The block diagram of the limiter circuit of the modification 3. FIG. 変形例４のリミッター回路の構成図。The block diagram of the limiter circuit of the modification 4. FIG.

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. Also, not all of the configurations described below are essential constituent requirements of the present invention.

１．センサー装置の構成
図１は、本実施形態のセンサー装置の一例である角速度検出装置の機能ブロック図である。本実施形態の角速度検出装置１は、センサー素子４と角速度検出用ＩＣ（集積回路装置）２を含んで構成されている。 1. Configuration of Sensor Device FIG. 1 is a functional block diagram of an angular velocity detection device that is an example of the sensor device of the present embodiment. An angular velocity detection device 1 according to the present embodiment includes a sensor element 4 and an angular velocity detection IC (integrated circuit device) 2.

本実施形態のセンサー素子４は、２本のＴ型の駆動振動腕とともにその間に１本の検出振動腕を有するいわゆるダブルＴ型の水晶振動片に２つの駆動電極と２つの検出電極が形成され、不図示のパッケージに封止されている。ただし、センサー素子４の振動片は、ダブルＴ型でなくてもよく、例えば、音叉型やくし歯型であってもよいし、三角柱、四角柱、円柱状等の形状の音片型であってもよい。また、センサー素子４の振動片の材料としては、水晶（ＳｉＯ２）の代わりに、例えば、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）等の圧電単結晶やジルコン酸チタン酸鉛（ＰＺＴ）等の圧電セラミックスなどの圧電性材料を用いてもよいし、シリコン半導体を用いてもよい。また、例えば、シリコン半導体の表面の一部に、駆動電極に挟まれた酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）等の圧電薄膜を配置した構造であってもよい。 In the sensor element 4 of the present embodiment, two drive electrodes and two detection electrodes are formed on a so-called double T-type crystal vibrating piece having two T-type drive vibration arms and one detection vibration arm therebetween. These are sealed in a package (not shown). However, the vibration piece of the sensor element 4 may not be a double T type, and may be, for example, a tuning fork type or a comb tooth type, or a sound piece type having a shape such as a triangular prism, a quadrangular prism, or a cylindrical shape. Also good. Moreover, as a material of the resonator element of the sensor element 4, for example, a piezoelectric single crystal such as lithium tantalate (LiTaO 3 ) or lithium niobate (LiNbO 3 ) or lead zirconate titanate instead of quartz (SiO 2 ). A piezoelectric material such as a piezoelectric ceramic such as (PZT) may be used, or a silicon semiconductor may be used. Further, for example, a structure in which a piezoelectric thin film such as zinc oxide (ZnO) or aluminum nitride (AlN) sandwiched between drive electrodes is arranged on a part of the surface of a silicon semiconductor may be used.

センサー素子４の２本の駆動振動腕は、駆動信号として交流電圧信号が与えられると、逆圧電効果によって、互いの先端が接近と離間を繰り返す屈曲振動（励振振動）をする。この２本の駆動振動腕の屈曲振動の振幅が等しければ、２本の駆動振動腕は検出振動腕に対して常に線対称な関係で屈曲振動をするので、検出振動腕は振動を起こさない。   When an AC voltage signal is given as a drive signal, the two drive vibration arms of the sensor element 4 are subjected to bending vibration (excitation vibration) in which the tips of each other repeat approach and separation due to the inverse piezoelectric effect. If the amplitudes of the bending vibrations of the two driving vibrating arms are equal, the two driving vibrating arms always bend and vibrate in a line-symmetric relationship with respect to the detection vibrating arm, so that the detecting vibrating arm does not vibrate.

この状態で、センサー素子４の励振振動面に垂直な軸を回転軸とする角速度が加わると、２本の駆動振動腕は、屈曲振動の方向と回転軸の両方に垂直な方向にコリオリの力を得る。その結果、２本の駆動振動腕の屈曲振動の対称性が崩れ、検出振動腕は、バランスを保つように屈曲振動をする。このコリオリ力に伴う検出振動腕の屈曲振動と駆動振動腕の屈曲振動（励振振動）とは位相が９０°ずれている。   In this state, when an angular velocity having an axis perpendicular to the excitation vibration surface of the sensor element 4 as a rotation axis is applied, the two drive vibration arms are subjected to Coriolis force in a direction perpendicular to both the bending vibration direction and the rotation axis. Get. As a result, the symmetry of the bending vibration of the two drive vibrating arms is lost, and the detection vibrating arm performs bending vibration so as to maintain a balance. The phase of the bending vibration of the detection vibrating arm and the bending vibration (excitation vibration) of the driving vibrating arm due to the Coriolis force is shifted by 90 °.

ただし、実際には、コリオリ力が加わっていなくても２本の駆動振動腕の屈曲振動の振幅がわずかに異なるため、検出振動腕はバランスを保つようにわずかに屈曲振動をする。この屈曲振動は漏れ振動と呼ばれ、駆動信号とは同位相である。そして、圧電効果によってこれらの屈曲振動に基づく逆位相（位相が１８０°異なる）の交流電荷が２つの検出電極に発生する。コリオリ力に基づいて発生する交流電荷は、コリオリ力の大きさ（言い換えれば、センサー素子４に加わる角速度の大きさ）に応じて変化するのに対して、漏れ振動に基づいて発生する交流電荷は、センサー素子４に加わる角速度の大きさに関係せず一定である。   However, actually, even if no Coriolis force is applied, the amplitudes of the bending vibrations of the two drive vibrating arms are slightly different, so that the detection vibrating arms slightly bend and vibrate so as to maintain a balance. This bending vibration is called leakage vibration and is in phase with the drive signal. Then, AC charges having opposite phases (phases differ by 180 °) based on these bending vibrations are generated in the two detection electrodes by the piezoelectric effect. The AC charge generated based on the Coriolis force changes according to the magnitude of the Coriolis force (in other words, the angular velocity applied to the sensor element 4), whereas the AC charge generated based on the leakage vibration is It is constant irrespective of the magnitude of the angular velocity applied to the sensor element 4.

センサー素子４の２つの駆動電極は、それぞれ角速度検出用ＩＣ２のＤＳ端子とＤＧ端子に接続されている。また、センサー素子４の２つの検出電極は、それぞれ角速度検出用ＩＣ２のＳ１端子とＳ２端子に接続されている。   The two drive electrodes of the sensor element 4 are connected to the DS terminal and DG terminal of the angular velocity detection IC 2, respectively. The two detection electrodes of the sensor element 4 are connected to the S1 terminal and the S2 terminal of the angular velocity detection IC 2, respectively.

本実施形態の角速度検出用ＩＣ２は、電源回路１０、駆動回路２０、検出回路３０、基準回路４０、不揮発メモリー５０、シリアルインターフェース回路６０を含んで構成されている。なお、本実施形態の角速度検出用ＩＣ２は、これらの一部の構成（要素）を省略したり、新たな構成（要素）を追加した構成としてもよい。   The angular velocity detection IC 2 of this embodiment includes a power supply circuit 10, a drive circuit 20, a detection circuit 30, a reference circuit 40, a nonvolatile memory 50, and a serial interface circuit 60. Note that the angular velocity detection IC 2 of the present embodiment may have a configuration in which some of these configurations (elements) are omitted or a new configuration (element) is added.

電源回路１０は、ＶＤＤ端子，ＶＳＳ端子からそれぞれ電源電圧（例えば３Ｖ）とグランド電圧（０Ｖ）が供給され、角速度検出用ＩＣ２の内部の電源電圧を生成する。   The power supply circuit 10 is supplied with a power supply voltage (for example, 3 V) and a ground voltage (0 V) from the VDD terminal and the VSS terminal, respectively, and generates a power supply voltage inside the angular velocity detecting IC 2.

基準回路４０は、電源回路１０が生成する電源電圧から基準電圧（アナロググランド電圧やその他の一定電圧）や定電流を生成し、駆動回路２０や検出回路３０に供給する。   The reference circuit 40 generates a reference voltage (analog ground voltage or other constant voltage) or a constant current from the power supply voltage generated by the power supply circuit 10 and supplies it to the drive circuit 20 or the detection circuit 30.

駆動回路２０は、センサー素子４を励振振動させるための駆動信号を生成し、ＤＳ端子を介してセンサー素子４の一方の駆動電極（第１の駆動電極）に供給する。また、駆動回路２０は、センサー素子４の励振振動により他方の駆動電極（第２の駆動電極）に発生する駆動電流（水晶電流）がＤＧ端子を介して入力され、この駆動電流の振幅が一定に保持されるように駆動信号の振幅レベルをフィードバック制御する。また、駆動回路２０は、検出回路３０に含まれる同期検波回路の参照信号やスイッチトキャパシタフィルター（ＳＣＦ）のクロック信号を生成する。   The drive circuit 20 generates a drive signal for exciting and vibrating the sensor element 4 and supplies the drive signal to one drive electrode (first drive electrode) of the sensor element 4 via the DS terminal. The drive circuit 20 receives a drive current (crystal current) generated in the other drive electrode (second drive electrode) by the excitation vibration of the sensor element 4 via the DG terminal, and the amplitude of this drive current is constant. The amplitude level of the drive signal is feedback-controlled so that Further, the drive circuit 20 generates a reference signal for the synchronous detection circuit included in the detection circuit 30 and a clock signal for the switched capacitor filter (SCF).

検出回路３０は、Ｓ１端子とＳ２端子を介して、センサー素子４の２つの検出電極の各々に発生する交流電荷（検出電流）がそれぞれ入力され、これらの交流電荷（検出電流）に含まれる角速度成分のみを検出し、角速度の大きさに応じた電圧レベルの信号（角速度信号）を生成し、ＶＯ端子を介して外部に出力する。この角速度信号は、例えば、ＶＯ端子に接続された不図示のマイクロコンピューターにおいてＡ／Ｄ変換され、角速度データとして種々の処理に用いられる。なお、本実施形態の角速度検出用ＩＣ２にＡ／Ｄ変換器を内蔵し、角速度を表すデジタルデータを、例えばシリアルインターフェース回路６０を介して外部に出力するようにしてもよい。   The detection circuit 30 receives AC charges (detection currents) generated in the two detection electrodes of the sensor element 4 via the S1 terminal and the S2 terminal, respectively, and the angular velocity included in these AC charges (detection currents). Only the component is detected, a signal of a voltage level (angular velocity signal) corresponding to the magnitude of the angular velocity is generated, and output to the outside via the VO terminal. This angular velocity signal is A / D converted by a microcomputer (not shown) connected to the VO terminal, for example, and used for various processing as angular velocity data. Note that the angular velocity detection IC 2 of this embodiment may include an A / D converter and output digital data representing the angular velocity to the outside via the serial interface circuit 60, for example.

不揮発メモリー５０は、駆動回路２０や検出回路３０に対する各種の調整データを保持し、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）として構成することができる。   The nonvolatile memory 50 holds various adjustment data for the drive circuit 20 and the detection circuit 30, and can be configured as, for example, an EEPROM (Electrically Erasable Programmable Read-Only Memory).

シリアルインターフェース回路６０は、ＣＬＫ端子とＤＡＴＡ端子を介して、それぞれクロック信号とシリアルデータ信号による２線論理で不揮発メモリー５０に対する調整データの書き込みや読み出しの処理などを行う。なお、不揮発メモリー５０にデータを書き込む際は、メモリー素子に保持されているデータを反転させるのに十分なエネルギーを供給するため、ＶＰＰ端子を介して高電源電圧（例えば１５Ｖ以上）が供給される。   The serial interface circuit 60 performs processing of writing and reading adjustment data to and from the nonvolatile memory 50 by two-line logic using a clock signal and a serial data signal, respectively, via the CLK terminal and the DATA terminal. When writing data to the nonvolatile memory 50, a high power supply voltage (for example, 15 V or more) is supplied via the VPP terminal in order to supply energy sufficient to invert the data held in the memory element. .

２．検出回路の構成
図２は、本実施形態の検出回路３０の構成例を示す図である。図２に示すように、本実施形態における検出回路３０は、ＱＶアンプ（チャージアンプ）３００，３０２、差動アンプ３１０、ハイパスフィルター３２０、ＡＣアンプ３３０、同期検波回路３４０、ローパスフィルター３５０、可変ゲインアンプ（ＰＧＡ：Programmable Gain Amp.）３６０、リミッター回路３７０、スイッチトキャパシタフィルター（ＳＣＦ）３８０を含んで構成されている。なお、本実施形態の検出回路３０は、これらの一部の構成（要素）を省略したり、新たな構成（要素）を追加した構成としてもよい。 2. Configuration of Detection Circuit FIG. 2 is a diagram illustrating a configuration example of the detection circuit 30 of the present embodiment. As shown in FIG. 2, the detection circuit 30 in this embodiment includes QV amplifiers (charge amplifiers) 300 and 302, a differential amplifier 310, a high-pass filter 320, an AC amplifier 330, a synchronous detection circuit 340, a low-pass filter 350, a variable gain. An amplifier (PGA: Programmable Gain Amp.) 360, a limiter circuit 370, and a switched capacitor filter (SCF) 380 are included. Note that the detection circuit 30 of the present embodiment may have a configuration in which some of these configurations (elements) are omitted or a new configuration (element) is added.

ＱＶアンプ３００には、Ｓ１端子を介してセンサー素子４の一方の検出電極（第１の検出電極）から角速度成分と振動漏れ成分を含む交流電荷が入力される。同様に、ＱＶアンプ３０２には、Ｓ２端子を介してセンサー素子４の他方の検出電極（第２の検出電極）から角速度成分と振動漏れ成分を含む交流電荷が入力される。このＱＶアンプ３００及び３０２は、それぞれ入力された交流電荷を交流電圧信号に変換する。ＱＶアンプ３００の出力信号とＱＶアンプ３０２の出力信号の位相は互いに逆位相である（１８０°ずれている）。   The AC charge including the angular velocity component and the vibration leakage component is input to the QV amplifier 300 from one detection electrode (first detection electrode) of the sensor element 4 via the S1 terminal. Similarly, AC charge including an angular velocity component and a vibration leakage component is input to the QV amplifier 302 from the other detection electrode (second detection electrode) of the sensor element 4 via the S2 terminal. The QV amplifiers 300 and 302 convert the input AC charges into AC voltage signals. The phases of the output signal of the QV amplifier 300 and the output signal of the QV amplifier 302 are opposite to each other (shifted by 180 °).

差動アンプ３１０は、ＱＶアンプ３００の出力信号とＱＶアンプ３０２の出力信号を差動増幅する。差動アンプ３１０により、同相成分はキャンセルされ、逆相成分は加算増幅される。   The differential amplifier 310 differentially amplifies the output signal of the QV amplifier 300 and the output signal of the QV amplifier 302. The differential amplifier 310 cancels the in-phase component and adds and amplifies the anti-phase component.

ハイパスフィルター３２０は、差動アンプ３１０の出力信号に含まれる直流成分をキャンセルし、ＡＣアンプ３３０は、ハイパスフィルター３２０の出力信号をＡＣ増幅する。   The high pass filter 320 cancels the DC component included in the output signal of the differential amplifier 310, and the AC amplifier 330 AC amplifies the output signal of the high pass filter 320.

同期検波回路３４０は、ＡＣアンプ３３０の出力信号を駆動回路２０が生成する参照信号ＳＤＥＴで同期検波する。同期検波回路３４０は、例えば、参照信号ＳＤＥＴの電圧レベルがアナロググランド電圧よりも高い時はＡＣアンプ３３０の出力信号をそのまま選択し、参照信号ＳＤＥＴの電圧レベルがアナロググランド電圧よりも低い時はＡＣアンプ３３０の出力信号をアナロググランド電圧に対して反転した信号を選択するスイッチ回路として構成することができる。   The synchronous detection circuit 340 synchronously detects the output signal of the AC amplifier 330 with the reference signal SDET generated by the drive circuit 20. For example, the synchronous detection circuit 340 selects the output signal of the AC amplifier 330 as it is when the voltage level of the reference signal SDET is higher than the analog ground voltage, and AC when the voltage level of the reference signal SDET is lower than the analog ground voltage. It can be configured as a switch circuit that selects a signal obtained by inverting the output signal of the amplifier 330 with respect to the analog ground voltage.

ＡＣアンプ３３０の出力信号には角速度成分と振動漏れ成分が含まれているが、この角速度成分は参照信号ＳＤＥＴと同位相であるのに対して、振動漏れ成分は逆位相である。そのため、同期検波回路３４０により角速度成分は検波されるが、振動漏れ成分は検波されないようになっている。   The output signal of the AC amplifier 330 includes an angular velocity component and a vibration leakage component. The angular velocity component is in phase with the reference signal SDET, whereas the vibration leakage component is in antiphase. Therefore, the angular velocity component is detected by the synchronous detection circuit 340, but the vibration leakage component is not detected.

また、同期検波回路３４０では、オフセット調整ＤＡＣ３４２の出力電圧に応じたオフセット調整（０点調整）が行われる。オフセット調整ＤＡＣ３４２は、不揮発メモリー５０に記憶されたオフセット調整データが入力され、オフセット調整データに応じた電圧を出力する。検査工程において、センサー素子４の特性に応じたオフセット調整データを求めて不揮発メモリー５０に記憶させておくことで、センサー素子４の特性ばらつきを吸収し、０点電圧が一定電圧（例えばアナロググランド電圧）になるようにオフセット調整を行うことができる。   Further, the synchronous detection circuit 340 performs offset adjustment (zero point adjustment) according to the output voltage of the offset adjustment DAC 342. The offset adjustment DAC 342 receives the offset adjustment data stored in the nonvolatile memory 50 and outputs a voltage corresponding to the offset adjustment data. In the inspection process, offset adjustment data corresponding to the characteristics of the sensor element 4 is obtained and stored in the nonvolatile memory 50, so that the characteristic variation of the sensor element 4 is absorbed and the zero point voltage is a constant voltage (for example, an analog ground voltage). The offset can be adjusted so that

ローパスフィルター３５０は、同期検波回路３４０の出力信号に含まれる高周波成分（参照信号ＳＤＥＴ及びその高調波成分など）を低減させるとともに仕様で決められる周波数範囲の信号を抽出して出力する。また、ローパスフィルター３５０は、後段のスイッチトキャパシタフィルター（ＳＣＦ）３８０に対するプリフィルターとしても機能する。   The low-pass filter 350 reduces high frequency components (such as the reference signal SDET and its harmonic components) included in the output signal of the synchronous detection circuit 340, and extracts and outputs a signal in a frequency range determined by specifications. The low-pass filter 350 also functions as a prefilter for the subsequent switched capacitor filter (SCF) 380.

可変ゲインアンプ３６０は、不揮発メモリー５０に記憶されたゲイン調整データが入力され、ローパスフィルター３５０の出力信号をゲイン調整データに応じて増幅又は減衰させて出力する。検査工程において、センサー素子４の特性に応じたゲイン調整データを求めて不揮発メモリー５０に記憶させておくことで、センサー素子４の特性ばらつきを吸収し、角速度の検出範囲が一定になるように感度調整を行うことができる。   The variable gain amplifier 360 receives the gain adjustment data stored in the nonvolatile memory 50, and amplifies or attenuates the output signal of the low pass filter 350 according to the gain adjustment data and outputs the amplified signal. In the inspection process, gain adjustment data corresponding to the characteristics of the sensor element 4 is obtained and stored in the nonvolatile memory 50, so that the characteristic variation of the sensor element 4 is absorbed and the angular velocity detection range is constant. Adjustments can be made.

リミッター回路３７０（電圧制限部の一例）は、可変ゲインアンプ３６０の出力信号と、基準回路が生成する電圧を各種の一定電圧（ＶＲＥＦ１，ＶＲＥＦ２，ＶＲＥＦ３，ＶＲＥＦ４）とを比較し、可変ゲインアンプ３６０の出力信号の電圧レベルを所望の範囲を超えないように制限する。   The limiter circuit 370 (an example of a voltage limiting unit) compares the output signal of the variable gain amplifier 360 with various constant voltages (VREF1, VREF2, VREF3, VREF4) generated by the reference circuit, and the variable gain amplifier 360. The output signal voltage level is limited so as not to exceed a desired range.

スイッチトキャパシタフィルター（ＳＣＦ）３８０は、駆動回路２０が生成するクロック信号ＳＣＦＣＬＫに基づいてリミッター回路３７０の出力信号をローパス処理する。本実施形態では、スイッチトキャパシタフィルター（ＳＣＦ）３８０の出力信号が角速度信号としてＶＯ端子から出力される。   The switched capacitor filter (SCF) 380 performs low pass processing on the output signal of the limiter circuit 370 based on the clock signal SCFCLK generated by the drive circuit 20. In this embodiment, the output signal of the switched capacitor filter (SCF) 380 is output from the VO terminal as an angular velocity signal.

３．リミッター回路の構成
図３は、本実施形態のリミッター回路３７０の構成例を示す図である。図３に示すように、本実施形態のリミッター回路３７０は、７個のスイッチ３７１ａ，３７１ｂ，３７３ａ，３７３ｂ，３７６，３７７，３７８、２個のアンプ３７２，３７４及びＮＯＲ素子３７５を含んで構成されている。 3. Configuration of Limiter Circuit FIG. 3 is a diagram illustrating a configuration example of the limiter circuit 370 of the present embodiment. As shown in FIG. 3, the limiter circuit 370 of this embodiment includes seven switches 371 a, 371 b, 373 a, 373 b, 376, 377, 378, two amplifiers 372, 374 and a NOR element 375. ing.

スイッチ３７１ａの一端には一定電圧ＶＲＥＦ１が供給され、スイッチ３７１ｂの一端には一定電圧ＶＲＥＦ２が供給される。また、スイッチ３７３ａの一端には一定電圧ＶＲＥＦ３が供給され、スイッチ３７３ｂの一端には一定電圧ＶＲＥＦ４が供給される。ここで、ＶＲＥＦ１＞ＶＲＥＦ２＞ＶＲＥＦ３＞ＶＲＥＦ４である。   A constant voltage VREF1 is supplied to one end of the switch 371a, and a constant voltage VREF2 is supplied to one end of the switch 371b. A constant voltage VREF3 is supplied to one end of the switch 373a, and a constant voltage VREF4 is supplied to one end of the switch 373b. Here, VREF1> VREF2> VREF3> VREF4.

スイッチ３７１ａの他端とスイッチ３７１ｂの他端は、ともにアンプ３７２の反転入力端子（−入力端子）に接続されている。また、スイッチ３７３ａの他端とスイッチ３７３ｂの他端は、ともにアンプ３７４の非反転入力端子（＋入力端子）に接続されている。   The other end of the switch 371 a and the other end of the switch 371 b are both connected to the inverting input terminal (−input terminal) of the amplifier 372. The other end of the switch 373a and the other end of the switch 373b are both connected to the non-inverting input terminal (+ input terminal) of the amplifier 374.

アンプ３７２の非反転入力端子（＋入力端子）とアンプ３７４の反転入力端子（−入力端子）は、ともに可変ゲインアンプ３６０の出力端子に接続されており、可変ゲインアンプ３６０の出力信号が入力される。   The non-inverting input terminal (+ input terminal) of the amplifier 372 and the inverting input terminal (−input terminal) of the amplifier 374 are both connected to the output terminal of the variable gain amplifier 360, and the output signal of the variable gain amplifier 360 is input. The

アンプ３７２の出力端子は、ＮＯＲ素子３７５の一方の入力端子に接続され、アンプ３７４の出力端子は、ＮＯＲ素子３７５の他方の入力端子に接続されている。従って、ＮＯＲ素子３７５の出力信号は、アンプ３７２の出力信号とアンプ３７４の出力信号がともにローレベルであればハイレベル、アンプ３７２の出力信号とアンプ３７４の出力信号の少なくとも一方がハイレベルであればローレベルとなる。   The output terminal of the amplifier 372 is connected to one input terminal of the NOR element 375, and the output terminal of the amplifier 374 is connected to the other input terminal of the NOR element 375. Therefore, the output signal of the NOR element 375 is high level if both the output signal of the amplifier 372 and the output signal of the amplifier 374 are low level, and at least one of the output signal of the amplifier 372 and the output signal of the amplifier 374 is high level. If it is low level.

スイッチ３７１ａとスイッチ３７１ｂのオン／オフ（開閉）は、アンプ３７２の出力信号により排他的に制御される。具体的には、アンプ３７２の出力信号がローレベルであればスイッチ３７１ａがオンする（閉じる）とともにスイッチ３７１ｂがオフし（開き）、アンプ３７２の出力信号がハイレベルであればスイッチ３７１ａがオフする（開く）とともにスイッチ３７１ｂがオンする（閉じる）。   The on / off (open / close) of the switch 371a and the switch 371b is exclusively controlled by the output signal of the amplifier 372. Specifically, if the output signal of the amplifier 372 is low level, the switch 371a is turned on (closed) and the switch 371b is turned off (opened), and if the output signal of the amplifier 372 is high level, the switch 371a is turned off. The switch 371b is turned on (closed) together with (open).

同様に、スイッチ３７３ａとスイッチ３７３ｂのオン／オフ（開閉）は、アンプ３７４の出力信号により排他的に制御される。具体的には、アンプ３７４の出力信号がローレベルであればスイッチ３７３ａがオフする（開く）とともにスイッチ３７３ｂがオンし（閉じ）、アンプ３７４の出力信号がハイレベルであればスイッチ３７３ａがオンする（閉じる）とともにスイッチ３７３ｂがオフする（開く）。   Similarly, on / off (opening / closing) of the switch 373a and the switch 373b is controlled exclusively by the output signal of the amplifier 374. Specifically, if the output signal of the amplifier 374 is at a low level, the switch 373a is turned off (opened) and the switch 373b is turned on (closed). If the output signal of the amplifier 374 is at a high level, the switch 373a is turned on. At the same time (closed), the switch 373b is turned off (opened).

スイッチ３７６の一端は、可変ゲインアンプ３６０の出力端子に接続されており、可変ゲインアンプ３６０の出力信号が供給される。また、スイッチ３７７の一端には一定電圧ＶＲＥＦ１が供給され、スイッチ３７８の一端には一定電圧ＶＲＥＦ４が供給される。   One end of the switch 376 is connected to the output terminal of the variable gain amplifier 360, and the output signal of the variable gain amplifier 360 is supplied. A constant voltage VREF1 is supplied to one end of the switch 377, and a constant voltage VREF4 is supplied to one end of the switch 378.

スイッチ３７６の他端、スイッチ３７７の他端及びスイッチ３７８の他端は、ともにスイッチトキャパシタフィルター（ＳＣＦ）３８０の入力端子に接続されている。   The other end of the switch 376, the other end of the switch 377, and the other end of the switch 378 are all connected to the input terminal of the switched capacitor filter (SCF) 380.

スイッチ３７６のオン／オフ（開閉）は、ＮＯＲ素子３７５の出力信号により制御される。具体的には、ＮＯＲ素子３７５の出力信号がローレベルであればスイッチ３７６がオフし（開き）、ＮＯＲ素子３７５の出力信号がハイレベルであればスイッチ３７６がオンする（閉じる）。   The on / off (open / close) of the switch 376 is controlled by the output signal of the NOR element 375. Specifically, when the output signal of the NOR element 375 is low level, the switch 376 is turned off (opened), and when the output signal of the NOR element 375 is high level, the switch 376 is turned on (closed).

スイッチ３７７のオン／オフ（開閉）は、アンプ３７２の出力信号により制御される。具体的には、アンプ３７２の出力信号がローレベルであればスイッチ３７７がオフし（開き）、アンプ３７２の出力信号がハイレベルであればスイッチ３７７がオンする（閉じる）。   The on / off (open / close) of the switch 377 is controlled by the output signal of the amplifier 372. Specifically, when the output signal of the amplifier 372 is low level, the switch 377 is turned off (opened), and when the output signal of the amplifier 372 is high level, the switch 377 is turned on (closed).

スイッチ３７８のオン／オフ（開閉）は、アンプ３７４の出力信号により制御される。具体的には、アンプ３７４の出力信号がローレベルであればスイッチ３７８がオフし（開き）、アンプ３７４の出力信号がハイレベルであればスイッチ３７８がオンする（閉じる）。   The on / off (open / close) of the switch 378 is controlled by the output signal of the amplifier 374. Specifically, if the output signal of the amplifier 374 is low level, the switch 378 is turned off (open), and if the output signal of the amplifier 374 is high level, the switch 378 is turned on (closed).

次に、リミッター回路３７０の動作について説明する。図４は、リミッター回路３７０に正弦波を入力した時の各信号の波形図である。   Next, the operation of the limiter circuit 370 will be described. FIG. 4 is a waveform diagram of each signal when a sine wave is input to the limiter circuit 370.

可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ３とＶＲＥＦ２の間にある時は、アンプ３７２の出力信号とアンプ３７４の出力信号はともにローレベルであり、ＮＯＲ素子３７５の出力信号がハイレベルである。そのため、スイッチ３７６がオン、スイッチ３７７，３７８はともにオフである。従って、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）がスイッチ３７６を介してリミッター回路３７０から出力される。   When the voltage of the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is between VREF3 and VREF2, the output signal of the amplifier 372 and the output signal of the amplifier 374 are both low, and the NOR element 375 The output signal is high level. Therefore, the switch 376 is on and the switches 377 and 378 are both off. Therefore, the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is output from the limiter circuit 370 via the switch 376.

さらに、アンプ３７２の出力信号がローレベルなので、スイッチ３７１ａがオン、スイッチ３７１ｂがオフであり、アンプ３７２の反転入力端子（−入力端子）にはスイッチ３７１ａを介してＶＲＥＦ１が供給される。また、アンプ３７４の出力信号がローレベルなので、スイッチ３７３ａがオフ、スイッチ３７３ｂがオンであり、アンプ３７４の非反転入力端子（＋入力端子）にはスイッチ３７３ｂを介してＶＲＥＦ４が供給される。   Further, since the output signal of the amplifier 372 is at a low level, the switch 371a is on and the switch 371b is off, and VREF1 is supplied to the inverting input terminal (−input terminal) of the amplifier 372 via the switch 371a. Since the output signal of the amplifier 374 is at a low level, the switch 373a is turned off and the switch 373b is turned on, and VREF4 is supplied to the non-inverting input terminal (+ input terminal) of the amplifier 374 via the switch 373b.

この状態で、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ１を超えると、アンプ３７２の出力信号がローレベルからハイレベルに変化する。一方、アンプ３７４の出力信号はローレベルのままである。   In this state, when the voltage of the output signal of the variable gain amplifier 360 (input signal of the limiter circuit 370) exceeds VREF1, the output signal of the amplifier 372 changes from low level to high level. On the other hand, the output signal of the amplifier 374 remains at a low level.

これにより、ＮＯＲ素子３７５の出力信号がハイレベルからローレベルに変化する。そのため、スイッチ３７６がオンからオフになり、スイッチ３７７がオフからオンになり、スイッチ３７８はオフのままである。従って、一定電圧ＶＲＥＦ１がスイッチ３７７を介してリミッター回路３７０から出力される。   As a result, the output signal of the NOR element 375 changes from the high level to the low level. Therefore, the switch 376 is turned off from on, the switch 377 is turned on from off, and the switch 378 remains off. Accordingly, the constant voltage VREF1 is output from the limiter circuit 370 via the switch 377.

さらに、アンプ３７２の出力信号がローレベルからハイレベルに変化するので、スイッチ３７１ａがオンからオフに、スイッチ３７１ｂがオフからオンに変化し、アンプ３７２の反転入力端子（−入力端子）にはスイッチ３７１ｂを介してＶＲＥＦ２が供給される。また、アンプ３７４の出力信号がローレベルのままなので、スイッチ３７３ａがオフ、スイッチ３７３ｂがオンのままであり、アンプ３７４の非反転入力端子（＋入力端子）にはスイッチ３７３ｂを介してＶＲＥＦ４が供給される。   Further, since the output signal of the amplifier 372 changes from low level to high level, the switch 371a changes from on to off, the switch 371b changes from off to on, and the inverting input terminal (−input terminal) of the amplifier 372 has a switch. VREF2 is supplied via 371b. Since the output signal of the amplifier 374 remains low, the switch 373a remains off and the switch 373b remains on, and VREF4 is supplied to the non-inverting input terminal (+ input terminal) of the amplifier 374 via the switch 373b. Is done.

この状態で、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ２を下回ると、アンプ３７２の出力信号がハイレベルからローレベルに変化する。一方、アンプ３７４の出力信号はローレベルのままである。   In this state, when the voltage of the output signal of the variable gain amplifier 360 (input signal of the limiter circuit 370) falls below VREF2, the output signal of the amplifier 372 changes from high level to low level. On the other hand, the output signal of the amplifier 374 remains at a low level.

これにより、ＮＯＲ素子３７５の出力信号がローレベルからハイレベルに変化する。そのため、スイッチ３７６がオフからオンになり、スイッチ３７７がオンからオフになり、スイッチ３７８はオフのままである。従って、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）がスイッチ３７６を介してリミッター回路３７０から出力される。   As a result, the output signal of the NOR element 375 changes from the low level to the high level. Therefore, the switch 376 is turned on from off, the switch 377 is turned on from off, and the switch 378 remains off. Therefore, the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is output from the limiter circuit 370 via the switch 376.

さらに、アンプ３７２の出力信号がハイレベルからローレベルに変化するので、スイッチ３７１ａがオフからオンに、スイッチ３７１ｂがオンからオフに変化し、アンプ３７２の反転入力端子（−入力端子）にはスイッチ３７１ａを介してＶＲＥＦ１が供給される。また、アンプ３７４の出力信号がローレベルのままなので、スイッチ３７３ａがオフ、スイッチ３７３ｂがオンのままであり、アンプ３７４の非反転入力端子（＋入力端子）にはスイッチ３７３ｂを介してＶＲＥＦ４が供給される。   Further, since the output signal of the amplifier 372 changes from the high level to the low level, the switch 371a changes from off to on, the switch 371b changes from on to off, and the inverting input terminal (−input terminal) of the amplifier 372 has a switch. VREF1 is supplied via 371a. Since the output signal of the amplifier 374 remains low, the switch 373a remains off and the switch 373b remains on, and VREF4 is supplied to the non-inverting input terminal (+ input terminal) of the amplifier 374 via the switch 373b. Is done.

この状態で、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ４を下回ると、アンプ３７４の出力信号がローレベルからハイレベルに変化する。一方、アンプ３７２の出力信号はローレベルのままである。   In this state, when the voltage of the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) falls below VREF4, the output signal of the amplifier 374 changes from low level to high level. On the other hand, the output signal of the amplifier 372 remains at a low level.

これにより、ＮＯＲ素子３７５の出力信号がローレベルからハイレベルに変化する。そのため、スイッチ３７６がオンからオフになり、スイッチ３７８がオフからオンになり、スイッチ３７７はオフのままである。従って、一定電圧ＶＲＥＦ４がスイッチ３７８を介してリミッター回路３７０から出力される。   As a result, the output signal of the NOR element 375 changes from the low level to the high level. Therefore, the switch 376 is turned off from on, the switch 378 is turned on from off, and the switch 377 remains off. Accordingly, the constant voltage VREF4 is output from the limiter circuit 370 via the switch 378.

さらに、アンプ３７２の出力信号がローレベルのままなので、スイッチ３７１ａがオン、スイッチ３７１ｂがオフのままであり、アンプ３７２の反転入力端子（−入力端子）にはスイッチ３７１ａを介してＶＲＥＦ１が供給される。また、アンプ３７４の出力信号がローレベルからハイレベルに変化するので、スイッチ３７３ａがオフからオンに、スイッチ３７３ｂがオンからオフに変化し、アンプ３７４の非反転入力端子（＋入力端子）にはスイッチ３７３ａを介してＶＲＥＦ３が供給される。   Further, since the output signal of the amplifier 372 remains low, the switch 371a remains on and the switch 371b remains off, and VREF1 is supplied to the inverting input terminal (−input terminal) of the amplifier 372 via the switch 371a. The Since the output signal of the amplifier 374 changes from low level to high level, the switch 373a changes from off to on, and the switch 373b changes from on to off, and the non-inverting input terminal (+ input terminal) of the amplifier 374 has VREF3 is supplied through the switch 373a.

この状態で、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ３を超えると、アンプ３７４の出力信号がハイレベルからローレベルに変化する。一方、アンプ３７２の出力信号はローレベルのままである。   In this state, when the voltage of the output signal of the variable gain amplifier 360 (input signal of the limiter circuit 370) exceeds VREF3, the output signal of the amplifier 374 changes from high level to low level. On the other hand, the output signal of the amplifier 372 remains at a low level.

これにより、ＮＯＲ素子３７５の出力信号がローレベルからハイレベルに変化する。そのため、スイッチ３７６がオフからオンになり、スイッチ３７８がオンからオフになり、スイッチ３７７はオフのままである。従って、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）がスイッチ３７６を介してリミッター回路３７０から出力される。   As a result, the output signal of the NOR element 375 changes from the low level to the high level. Therefore, the switch 376 is turned on from off, the switch 378 is turned off, and the switch 377 remains off. Therefore, the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is output from the limiter circuit 370 via the switch 376.

このように、アンプ３７２と２個のスイッチ３７１ａ，３７１ｂによる回路は、リミッター回路３７０の出力電圧の上限を規定するヒステリシスコンパレーターとして機能し、アンプ３７４と２個のスイッチ３７３ａ，３７３ｂによる回路は、リミッター回路３７０の出力電圧の下限を規定するヒステリシスコンパレーターとして機能する。そして、リミッター回路３７０は、入力電圧がＶＲＥＦ１（第１の電圧の一例）を超えれば強制的にＶＲＥＦ１を出力し、ＶＲＥＦ４（第２の電圧の一例）を下回れば強制的にＶＲＥＦ４を出力する。これにより、可変ゲインアンプ３６０の出力信号の電圧がＶＲＥＦ４からＶＲＥＦ１の範囲を外れたとしても、リミッター回路３７０の出力信号の電圧は必ずＶＲＥＦ４からＶＲＥＦ１の範囲になる。そのため、スイッチトキャパシタフィルター（ＳＣＦ）３８０の出力信号（角速度信号）の電圧も必ずＶＲＥＦ４からＶＲＥＦ１の範囲にすることができる。   Thus, the circuit including the amplifier 372 and the two switches 371a and 371b functions as a hysteresis comparator that defines the upper limit of the output voltage of the limiter circuit 370. The circuit including the amplifier 374 and the two switches 373a and 373b is It functions as a hysteresis comparator that defines the lower limit of the output voltage of the limiter circuit 370. The limiter circuit 370 forcibly outputs VREF1 if the input voltage exceeds VREF1 (an example of the first voltage), and forcibly outputs VREF4 if the input voltage falls below VREF4 (an example of the second voltage). Thereby, even if the voltage of the output signal of the variable gain amplifier 360 is out of the range from VREF4 to VREF1, the voltage of the output signal of the limiter circuit 370 is always in the range of VREF4 to VREF1. Therefore, the voltage of the output signal (angular velocity signal) of the switched capacitor filter (SCF) 380 can always be in the range of VREF4 to VREF1.

以上に説明したように、本実施形態のリミッター回路によれば、リミッター回路３７０を設けることで、基準電圧や感度など各パラメーターのばらつきや電源電圧の変動を考慮した過大なマージンを確保しなくてもよいので、有効な検出範囲を不要に狭くする必要がない。   As described above, according to the limiter circuit of the present embodiment, by providing the limiter circuit 370, it is not possible to secure an excessive margin in consideration of variations in parameters such as the reference voltage and sensitivity and power supply voltage variations. Therefore, it is not necessary to narrow the effective detection range unnecessarily.

また、本実施形態によれば、リミッター回路３７０を感度調整部（可変ゲインアンプ３６０）とオフセット調整部（オフセット調整ＤＡＣ３４２と同期検波回路３４０）の後段に設けることで、センサー素子４の特性に応じてオフセット調整と感度調整がされた角速度信号に対して電圧値を制限するので、センサー素子の特性ばらつきによらず、できるだけ広い検出範囲を確保しながら出力電圧範囲を所望の範囲（ＶＲＥＦ４からＶＲＥＦ１の範囲）に制限することができる。   Further, according to the present embodiment, the limiter circuit 370 is provided in the subsequent stage of the sensitivity adjustment unit (variable gain amplifier 360) and the offset adjustment unit (offset adjustment DAC 342 and synchronous detection circuit 340), so that it corresponds to the characteristics of the sensor element 4. Since the voltage value is limited with respect to the angular velocity signal subjected to offset adjustment and sensitivity adjustment, the output voltage range can be set to a desired range (VREF4 to VREF1) while ensuring a detection range as wide as possible regardless of variations in sensor element characteristics. Range).

また、リミッター回路３７０をスイッチトキャパシタフィルター（ＳＣＦ）３８０の前段に設けることにより、スイッチトキャパシタフィルターの応答速度に影響を受けることなく、出力電圧範囲を所望の範囲に制限することが出来る。   Further, by providing the limiter circuit 370 in front of the switched capacitor filter (SCF) 380, the output voltage range can be limited to a desired range without being affected by the response speed of the switched capacitor filter.

また、リミッター回路３７０の出力電圧の上限と下限を、それぞれヒステリシスをもって判定することで、リミッター回路３７０の入力信号（可変ゲインアンプ３６０の出力信号）に重畳されるノイズの影響による不安定な検出動作を防止することができる。   In addition, by determining the upper limit and the lower limit of the output voltage of the limiter circuit 370 with hysteresis, an unstable detection operation due to the influence of noise superimposed on the input signal of the limiter circuit 370 (the output signal of the variable gain amplifier 360). Can be prevented.

なお、本実施形態では、角速度検出装置を例にとり説明したが、本発明は、角速度、角加速度、加速度、力等を検出するセンサー装置にも適用することができる。   In this embodiment, the angular velocity detection device has been described as an example. However, the present invention can also be applied to a sensor device that detects angular velocity, angular acceleration, acceleration, force, and the like.

４．変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、以下のような変形例が考えられる。 4). The present invention is not limited to this embodiment, and various modifications can be made within the scope of the present invention. For example, the following modifications can be considered.

［変形例１］
図５は、変形例１のリミッター回路の構成図である。図５において、図３と同じ構成（要素）には同じ符号を付しており、図３との相違点のみ説明する。図５に示すように、変形例１のリミッター回路３７０は、図３の構成に対して、ローパスフィルター３７９が追加されている。 [Modification 1]
FIG. 5 is a configuration diagram of a limiter circuit according to the first modification. 5, the same components (elements) as those in FIG. 3 are denoted by the same reference numerals, and only differences from FIG. 3 will be described. As shown in FIG. 5, the limiter circuit 370 of Modification 1 has a low-pass filter 379 added to the configuration of FIG. 3.

ローパスフィルター３７９は、可変ゲインアンプ３６０の出力信号をローパス処理し、ローパス処理された信号は、アンプ３７２の非反転入力端子（＋入力端子）とアンプ３７４の反転入力端子（−入力端子）に入力される。   The low pass filter 379 performs low pass processing on the output signal of the variable gain amplifier 360, and the low pass processed signal is input to the non-inverting input terminal (+ input terminal) of the amplifier 372 and the inverting input terminal (−input terminal) of the amplifier 374. Is done.

可変ゲインアンプ３６０の前段にある同期検波回路３４０の出力信号には、高周波成分（参照信号ＳＤＥＴの周波数成分とその高調波成分）が含まれる。前述の通り、ローパスフィルター３５０は、同期検波回路３４０の出力信号に含まれる高周波成分（参照信号ＳＤＥＴ及びその高調波成分など）を低減させるが、ローパスフィルター３５０の出力信号にもこの高周波成分がわずかに含まれる。従って、可変ゲインアンプ３６０の出力信号にも高周波成分が含まれるため、アンプ３７２の非反転入力端子（＋入力端子）とアンプ３７４の反転入力端子（−入力端子）に可変ゲインアンプ３６０の出力信号をそのまま入力すると、この高周波数成分の影響でリミッター回路３７０の出力信号において不要なリミットがかかる可能性がある。そこで、この高周波成分を除去するためにローパスフィルター３７９が設けられている。   The output signal of the synchronous detection circuit 340 in the previous stage of the variable gain amplifier 360 includes a high frequency component (a frequency component of the reference signal SDET and its harmonic component). As described above, the low-pass filter 350 reduces high-frequency components (such as the reference signal SDET and its harmonic components) included in the output signal of the synchronous detection circuit 340, but this high-frequency component is also slightly present in the output signal of the low-pass filter 350. include. Accordingly, since the output signal of the variable gain amplifier 360 includes a high frequency component, the output signal of the variable gain amplifier 360 is connected to the non-inverting input terminal (+ input terminal) of the amplifier 372 and the inverting input terminal (−input terminal) of the amplifier 374. Is input as it is, there is a possibility that an unnecessary limit is imposed on the output signal of the limiter circuit 370 due to the influence of the high frequency component. Therefore, a low pass filter 379 is provided to remove this high frequency component.

また、ローパスフィルター３７９は、後段のスイッチトキャパシタフィルター（ＳＣＦ）３８０の入力信号（リミッター回路３７０の出力信号）とクロック信号ＳＣＦＣＬＫとのオーバーラップ容量により、クロック信号ＳＣＦＣＬＫの周波数成分が、スイッチ３７６を介してアンプ３７２の非反転入力端子（＋入力端子）とアンプ３７４の反転入力端子（−入力端子）に入力されるのを防ぐ役割も果たしている。   The low-pass filter 379 has a frequency component of the clock signal SCFCLK via the switch 376 due to an overlap capacitance between the input signal of the switched capacitor filter (SCF) 380 (output signal of the limiter circuit 370) and the clock signal SCFCLK. Thus, it also serves to prevent input to the non-inverting input terminal (+ input terminal) of the amplifier 372 and the inverting input terminal (−input terminal) of the amplifier 374.

このように、変形例１のリミッター回路によれば、同期検波回路３４０によりリミッター回路３７０の入力信号（可変ゲインアンプ３６０の出力信号）に重畳される高周波成分の影響で、有効な検出範囲の角速度信号の電圧に不要な制限がかかることを防止することができる。   Thus, according to the limiter circuit of Modification 1, the angular velocity of the effective detection range is affected by the high frequency component superimposed on the input signal of the limiter circuit 370 (the output signal of the variable gain amplifier 360) by the synchronous detection circuit 340. It is possible to prevent unnecessary restrictions on the signal voltage.

［変形例２］
図６は、変形例２のリミッター回路の構成図である。図６において、図３と同じ構成（要素）には同じ符号を付しており、図３との相違点のみ説明する。図６に示すように、変形例２のリミッター回路３７０は、図３の構成に対して、スイッチ３７７，３７８に、それぞれＶＲＥＦ１，ＶＲＥＦ４に代えてＶＲＥＦ５，ＶＲＥＦ６が供給される。 [Modification 2]
FIG. 6 is a configuration diagram of a limiter circuit according to the second modification. 6, the same components (elements) as those in FIG. 3 are denoted by the same reference numerals, and only differences from FIG. 3 will be described. As shown in FIG. 6, in the limiter circuit 370 of the second modification, VREF5 and VREF6 are supplied to the switches 377 and 378 in place of VREF1 and VREF4, respectively.

変形例２のリミッター回路３７０では、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ１（第１の電圧の一例）を超えると、スイッチ３７７がオフからオンになり、基準回路４０が生成する一定電圧ＶＲＥＦ５（第３の電圧の一例）がスイッチ３７７を介してリミッター回路３７０から出力される。また、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ４（第２の電圧の一例）を下回ると、スイッチ３７８がオフからオンになり、基準回路４０が生成する一定電圧ＶＲＥＦ６（第４の電圧の一例）がスイッチ３７８を介してリミッター回路３７０から出力される。   In the limiter circuit 370 of the second modification, when the voltage of the output signal of the variable gain amplifier 360 (input signal of the limiter circuit 370) exceeds VREF1 (an example of the first voltage), the switch 377 is turned on from the reference. A constant voltage VREF5 (an example of a third voltage) generated by the circuit 40 is output from the limiter circuit 370 via the switch 377. In addition, when the voltage of the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is lower than VREF4 (an example of the second voltage), the switch 378 is turned on from a constant voltage generated by the reference circuit 40. VREF6 (an example of the fourth voltage) is output from the limiter circuit 370 via the switch 378.

なお、ＶＲＥＦ５とＶＲＥＦ６は、異なる電圧であってもよいし、同じ電圧であってもよい。後者の場合、例えば、ＶＲＥＦ５とＶＥＦ６をアナロググランド電圧と一致させてもよい。   Note that VREF5 and VREF6 may be different voltages or the same voltage. In the latter case, for example, VREF5 and VEF6 may match the analog ground voltage.

このように、変形例２のリミッター回路によれば、有効な検出範囲に対応する角速度信号の電圧範囲をＶＲＥＦ１とＶＲＥＦ４の間に制限するとともに、有効な検出範囲を超えた場合の角速度信号の電圧をＶＲＥＦ５に、有効な検出範囲を下回った場合の角速度信号の電圧をＶＲＥＦ６にすることができる。   Thus, according to the limiter circuit of the second modification, the voltage range of the angular velocity signal corresponding to the effective detection range is limited between VREF1 and VREF4, and the voltage of the angular velocity signal when the effective detection range is exceeded. Can be set to VREF5, and the voltage of the angular velocity signal when it falls below the effective detection range can be set to VREF6.

［変形例３］
図７は、変形例３のリミッター回路の構成図である。図７において、図３と同じ構成（要素）には同じ符号を付しており、図３との相違点のみ説明する。図７に示すように、変形例３のリミッター回路３７０は、図３の構成に対して、スイッチ３７３ａ，３７３ｂ，３７８、アンプ３７４及びＮＯＲ素子３７５が削除されるとともに、スイッチ３７６のオン／オフ制御論理が異なっている。 [Modification 3]
FIG. 7 is a configuration diagram of a limiter circuit according to the third modification. 7, the same components (elements) as those in FIG. 3 are denoted by the same reference numerals, and only differences from FIG. 3 will be described. As shown in FIG. 7, the limiter circuit 370 of the modification 3 is different from the configuration of FIG. 3 in that the switches 373 a, 373 b, 378, the amplifier 374 and the NOR element 375 are deleted, and the on / off control of the switch 376 is performed. The logic is different.

本変形例では、アンプ３７２の出力信号がローレベルであればスイッチ３７１ａがオフする（開く）とともにスイッチ３７１ｂがオンし（閉じ）、アンプ３７２の出力信号がハイレベルであればスイッチ３７１ａがオンする（閉じる）とともにスイッチ３７１ｂがオフする（開く）。また、アンプ３７２の出力信号がローレベルであればスイッチ３７６がオンし（閉じ）、アンプ３７２の出力信号がハイレベルであればスイッチ３７６がオフする（開く）。   In this modification, the switch 371a is turned off (opened) and the switch 371b is turned on (closed) if the output signal of the amplifier 372 is low level, and the switch 371a is turned on if the output signal of the amplifier 372 is high level. At the same time (closed), the switch 371b is turned off (opened). If the output signal of the amplifier 372 is low level, the switch 376 is turned on (closed), and if the output signal of the amplifier 372 is high level, the switch 376 is turned off (open).

可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ１よりも低い時は、アンプ３７２の出力信号はローレベルであり、スイッチ３７６がオン、スイッチ３７７はオフである。従って、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）がスイッチ３７６を介してリミッター回路３７０から出力される。   When the voltage of the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is lower than VREF1, the output signal of the amplifier 372 is at a low level, the switch 376 is on, and the switch 377 is off. Therefore, the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is output from the limiter circuit 370 via the switch 376.

さらに、アンプ３７２の出力信号がローレベルなので、スイッチ３７１ａがオン、スイッチ３７１ｂがオフであり、アンプ３７２の反転入力端子（−入力端子）にはスイッチ３７１ａを介してＶＲＥＦ１が供給される。   Further, since the output signal of the amplifier 372 is at a low level, the switch 371a is on and the switch 371b is off, and VREF1 is supplied to the inverting input terminal (−input terminal) of the amplifier 372 via the switch 371a.

この状態で、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ１を超えると、アンプ３７２の出力信号がローレベルからハイレベルに変化する。   In this state, when the voltage of the output signal of the variable gain amplifier 360 (input signal of the limiter circuit 370) exceeds VREF1, the output signal of the amplifier 372 changes from low level to high level.

これにより、スイッチ３７６がオンからオフになり、スイッチ３７７がオフからオンになる。従って、一定電圧ＶＲＥＦ１がスイッチ３７７を介してリミッター回路３７０から出力される。   Accordingly, the switch 376 is turned from on to off, and the switch 377 is turned from off to on. Accordingly, the constant voltage VREF1 is output from the limiter circuit 370 via the switch 377.

さらに、アンプ３７２の出力信号がローレベルからハイレベルに変化するので、スイッチ３７１ａがオンからオフに、スイッチ３７１ｂがオフからオンに変化し、アンプ３７２の反転入力端子（−入力端子）にはスイッチ３７１ｂを介してＶＲＥＦ２が供給される。   Further, since the output signal of the amplifier 372 changes from low level to high level, the switch 371a changes from on to off, the switch 371b changes from off to on, and the inverting input terminal (−input terminal) of the amplifier 372 has a switch. VREF2 is supplied via 371b.

この状態で、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ２を下回ると、アンプ３７２の出力信号がハイレベルからローレベルに変化する。   In this state, when the voltage of the output signal of the variable gain amplifier 360 (input signal of the limiter circuit 370) falls below VREF2, the output signal of the amplifier 372 changes from high level to low level.

これにより、スイッチ３７６がオフからオンになり、スイッチ３７７がオンからオフになる。従って、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）がスイッチ３７６を介してリミッター回路３７０から出力される。   As a result, the switch 376 is turned on from off and the switch 377 is turned off from on. Therefore, the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is output from the limiter circuit 370 via the switch 376.

このように、変形例３のリミッター回路によれば、検出範囲の上限に対してのみリミットをかけることができる。例えば、アナロググランド電圧が電源電圧によらず一定であれば、電源電圧に応じて検出範囲の上限は変動するが下限は変動しない場合がある。このような場合、検出範囲の下限が所望の電圧を下回る可能性がなければ、上限のみにリミットをかければよい。   Thus, according to the limiter circuit of Modification 3, it is possible to limit only the upper limit of the detection range. For example, if the analog ground voltage is constant regardless of the power supply voltage, the upper limit of the detection range varies depending on the power supply voltage, but the lower limit may not vary. In such a case, if there is no possibility that the lower limit of the detection range is lower than the desired voltage, it is only necessary to limit the upper limit.

［変形例４］
図８は、変形例４のリミッター回路の構成図である。図８において、図３と同じ構成（要素）には同じ符号を付しており、図３との相違点のみ説明する。図８に示すように、変形例４のリミッター回路３７０は、図３の構成に対して、スイッチ３７１ａ，３７１ｂ，３７７、アンプ３７２及びＮＯＲ素子３７５が削除されるとともに、スイッチ３７６のオン／オフ制御論理が異なっている。 [Modification 4]
FIG. 8 is a configuration diagram of a limiter circuit according to the fourth modification. 8, the same components (elements) as those in FIG. 3 are denoted by the same reference numerals, and only differences from FIG. 3 will be described. As shown in FIG. 8, the limiter circuit 370 of the modification 4 is configured such that the switches 371 a, 371 b, 377, the amplifier 372, and the NOR element 375 are deleted from the configuration of FIG. The logic is different.

本変形例では、アンプ３７４の出力信号がローレベルであればスイッチ３７３ａがオフする（開く）とともにスイッチ３７３ｂがオンし（閉じ）、アンプ３７４の出力信号がハイレベルであればスイッチ３７３ａがオンする（閉じる）とともにスイッチ３７３ｂがオフする（開く）。また、アンプ３７２の出力信号がローレベルであればスイッチ３７６がオンし（閉じ）、アンプ３７２の出力信号がハイレベルであればスイッチ３７６がオフする（開く）。   In this modification, the switch 373a is turned off (opened) and the switch 373b is turned on (closed) if the output signal of the amplifier 374 is low level, and the switch 373a is turned on if the output signal of the amplifier 374 is high level. At the same time (closed), the switch 373b is turned off (opened). If the output signal of the amplifier 372 is low level, the switch 376 is turned on (closed), and if the output signal of the amplifier 372 is high level, the switch 376 is turned off (open).

可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ４よりも高い時は、アンプ３７４の出力信号はローレベルであり、スイッチ３７６がオン、スイッチ３７８はオフである。従って、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）がスイッチ３７６を介してリミッター回路３７０から出力される。   When the voltage of the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is higher than VREF4, the output signal of the amplifier 374 is at a low level, the switch 376 is on, and the switch 378 is off. Therefore, the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is output from the limiter circuit 370 via the switch 376.

さらに、アンプ３７４の出力信号がローレベルなので、スイッチ３７３ａがオフ、スイッチ３７３ｂがオンであり、アンプ３７４の非反転入力端子（＋入力端子）にはスイッチ３７３ｂを介してＶＲＥＦ４が供給される。   Further, since the output signal of the amplifier 374 is at a low level, the switch 373a is turned off and the switch 373b is turned on, and VREF4 is supplied to the non-inverting input terminal (+ input terminal) of the amplifier 374 via the switch 373b.

この状態で、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ４を下回ると、アンプ３７４の出力信号がローレベルからハイレベルに変化する。   In this state, when the voltage of the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) falls below VREF4, the output signal of the amplifier 374 changes from low level to high level.

これにより、スイッチ３７６がオンからオフになり、スイッチ３７８がオフからオンになる。従って、一定電圧ＶＲＥＦ３がスイッチ３７８を介してリミッター回路３７０から出力される。   Accordingly, the switch 376 is turned from on to off, and the switch 378 is turned from off to on. Accordingly, the constant voltage VREF3 is output from the limiter circuit 370 via the switch 378.

さらに、アンプ３７４の出力信号がローレベルからハイレベルに変化するので、スイッチ３７３ａがオフからオンに、スイッチ３７３ｂがオンからオフに変化し、アンプ３７４の非反転入力端子（＋入力端子）にはスイッチ３７３ａを介してＶＲＥＦ３が供給される。   Further, since the output signal of the amplifier 374 changes from low level to high level, the switch 373a changes from off to on, the switch 373b changes from on to off, and the non-inverting input terminal (+ input terminal) of the amplifier 374 has VREF3 is supplied through the switch 373a.

この状態で、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）の電圧がＶＲＥＦ３を超えると、アンプ３７４の出力信号がハイレベルからローレベルに変化する。   In this state, when the voltage of the output signal of the variable gain amplifier 360 (input signal of the limiter circuit 370) exceeds VREF3, the output signal of the amplifier 374 changes from high level to low level.

これにより、スイッチ３７６がオフからオンになり、スイッチ３７８がオンからオフになる。従って、可変ゲインアンプ３６０の出力信号（リミッター回路３７０の入力信号）がスイッチ３７６を介してリミッター回路３７０から出力される。   Accordingly, the switch 376 is turned on from off, and the switch 378 is turned off from on. Therefore, the output signal of the variable gain amplifier 360 (the input signal of the limiter circuit 370) is output from the limiter circuit 370 via the switch 376.

このように、変形例４のリミッター回路によれば、検出範囲の下限に対してのみ制限をかけることができる。   Thus, according to the limiter circuit of the modified example 4, it is possible to limit only the lower limit of the detection range.

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   The present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

１ 角速度検出装置、２ 角速度検出用ＩＣ、４ センサー素子、１０ 電源回路、２０ 駆動回路、３０ 検出回路、４０ 基準回路、５０ 不揮発メモリー、６０ シリアルインターフェース回路、３００，３０２ ＱＶアンプ（チャージアンプ）、３１０ 差動アンプ、３２０ ハイパスフィルター、３３０ ＡＣアンプ、３４０ 同期検波回路、３５０ ローパスフィルター、３６０ 可変ゲインアンプ（ＰＧＡ）、３７０ リミッター回路、３７１ａ，３７１ｂ，３７３ａ，３７３ｂ，３７６，３７７，３７８ スイッチ、３７２，３７４ アンプ、３７５ ＮＯＲ素子、３７９ ローパスフィルター、３８０ スイッチトキャパシタフィルター（ＳＣＦ） 1 angular velocity detection device, 2 angular velocity detection IC, 4 sensor element, 10 power supply circuit, 20 drive circuit, 30 detection circuit, 40 reference circuit, 50 nonvolatile memory, 60 serial interface circuit, 300, 302 QV amplifier (charge amplifier), 310 differential amplifier, 320 high-pass filter, 330 AC amplifier, 340 synchronous detection circuit, 350 low-pass filter, 360 variable gain amplifier (PGA), 370 limiter circuit, 371a, 371b, 373a, 373b, 376, 377, 378 switch, 372 , 374 amplifier, 375 NOR element, 379 low-pass filter, 380 switched capacitor filter (SCF)

Claims (11)

所与の物理量を検出するセンサー素子の出力信号に基づいて前記物理量の大きさに応じた検出信号を生成する検出回路であって、
前記センサー素子の検出感度に応じて前記検出信号の電圧範囲を調整する感度調整部及び前記センサー素子の出力オフセットに応じて前記検出信号の０点電圧を調整するオフセット調整部の少なくとも一方と、
前記感度調整部及び前記オフセット調整部の後段に設けられ、前記検出信号の電圧を所望の範囲に制限する電圧制限部と、を含む、検出回路。 A detection circuit that generates a detection signal according to the magnitude of the physical quantity based on an output signal of a sensor element that detects a given physical quantity;
At least one of a sensitivity adjustment unit that adjusts the voltage range of the detection signal according to the detection sensitivity of the sensor element and an offset adjustment unit that adjusts the zero-point voltage of the detection signal according to the output offset of the sensor element;
A detection circuit including a voltage limiting unit provided at a subsequent stage of the sensitivity adjustment unit and the offset adjustment unit and configured to limit a voltage of the detection signal to a desired range; 請求項１において、
前記電圧制限部は、
当該電圧制限部の前段からの入力信号の電圧と第１の電圧とを比較する第１のコンパレーターと、
前記第１のコンパレーターの比較結果に基づいて、前記入力信号の電圧が前記第１の電圧よりも低い時は前記入力信号を選択し、前記入力信号の電圧が前記第１の電圧よりも高い時は第３の電圧を選択して出力する選択回路と、を含む、検出回路。 In claim 1,
The voltage limiter is
A first comparator that compares the voltage of the input signal from the previous stage of the voltage limiting unit with the first voltage;
Based on the comparison result of the first comparator, the input signal is selected when the voltage of the input signal is lower than the first voltage, and the voltage of the input signal is higher than the first voltage. And a selection circuit that selects and outputs a third voltage. 請求項２において、
前記第１のコンパレーターは、
当該電圧制限部の前段からの前記入力信号の電圧と前記第１の電圧とをヒステリシスを持って比較する、検出回路。 In claim 2,
The first comparator is
A detection circuit that compares the voltage of the input signal from the previous stage of the voltage limiting unit with the first voltage with hysteresis. 請求項２又は３において、
前記第３の電圧は、前記第１の電圧と等しい、検出回路。 In claim 2 or 3,
The detection circuit, wherein the third voltage is equal to the first voltage. 請求項２乃至４のいずれかにおいて、
前記電圧制限部は、
当該電圧制限部の前段からの入力信号の電圧と第２の電圧とを比較する第２のコンパレーターをさらに含み、
前記選択回路は、
前記第１のコンパレーターの比較結果と前記第２のコンパレーターの比較結果に基づいて、前記入力信号の電圧が前記第１の電圧と前記第２の電圧との間に含まれる時は前記入力信号を選択し、前記入力信号の電圧が前記第１の電圧よりも高い時は前記第３の電圧を選択し、前記入力信号の電圧が前記第２の電圧よりも低い時は第４の電圧を選択して出力する、検出回路。 In any of claims 2 to 4,
The voltage limiter is
A second comparator for comparing the voltage of the input signal from the previous stage of the voltage limiting unit and the second voltage;
The selection circuit includes:
Based on the comparison result of the first comparator and the comparison result of the second comparator, when the voltage of the input signal is included between the first voltage and the second voltage, the input A signal is selected, the third voltage is selected when the voltage of the input signal is higher than the first voltage, and the fourth voltage when the voltage of the input signal is lower than the second voltage. Detection circuit that selects and outputs. 請求項１において、
前記電圧制限部は、
当該電圧制限部の前段からの入力信号の電圧と第２の電圧とを比較する第２のコンパレーターと、
前記第２のコンパレーターの比較結果に基づいて、前記入力信号の電圧が前記第２の電圧よりも高い時は前記入力信号を選択し、前記入力信号の電圧が前記第２の電圧よりも低い時は第４の電圧を選択して出力する選択回路と、を含む、検出回路。 In claim 1,
The voltage limiter is
A second comparator for comparing the voltage of the input signal from the previous stage of the voltage limiting unit and the second voltage;
Based on the comparison result of the second comparator, the input signal is selected when the voltage of the input signal is higher than the second voltage, and the voltage of the input signal is lower than the second voltage. And a selection circuit for selecting and outputting the fourth voltage at the time. 請求項５又は６において、
前記第２のコンパレーターは、
当該電圧制限部の前段からの前記入力信号の電圧と前記第２の電圧とをヒステリシスを持って比較する、検出回路。 In claim 5 or 6,
The second comparator is
A detection circuit that compares the voltage of the input signal from the previous stage of the voltage limiting unit with the second voltage with hysteresis. 請求項５乃至７のいずれかにおいて、
前記第４の電圧は、前記第２の電圧と等しい、検出回路。 In any of claims 5 to 7,
The detection circuit, wherein the fourth voltage is equal to the second voltage. 請求項２乃至８のいずれかにおいて、
前記電圧制限部は、
当該電圧制限部の前段からの前記入力信号をフィルター処理するフィルター回路をさらに含み、
前記第１のコンパレーターは、
前記フィルター回路がフィルター処理した信号と前記第１の電圧とを比較し、
前記第２のコンパレーターは、
前記フィルター回路がフィルター処理した信号と前記第２の電圧とを比較する、検出回路。 In any of claims 2 to 8,
The voltage limiter is
A filter circuit for filtering the input signal from the previous stage of the voltage limiting unit;
The first comparator is
Comparing the signal filtered by the filter circuit with the first voltage;
The second comparator is
A detection circuit that compares the signal filtered by the filter circuit with the second voltage. 請求項１乃至９のいずれかに記載の検出回路を含む、集積回路装置。   An integrated circuit device comprising the detection circuit according to claim 1. 請求項１０に記載の集積回路装置と、
所与の物理量を検出するセンサー素子と、を含む、センサー装置。 An integrated circuit device according to claim 10;
A sensor device for detecting a given physical quantity.
JP2011085499A 2011-04-07 2011-04-07 Detection circuit, integrated circuit device and sensor device Withdrawn JP2012220309A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011085499A JP2012220309A (en) 2011-04-07 2011-04-07 Detection circuit, integrated circuit device and sensor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011085499A JP2012220309A (en) 2011-04-07 2011-04-07 Detection circuit, integrated circuit device and sensor device

Publications (1)

Publication Number Publication Date
JP2012220309A true JP2012220309A (en) 2012-11-12

Family

ID=47271983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011085499A Withdrawn JP2012220309A (en) 2011-04-07 2011-04-07 Detection circuit, integrated circuit device and sensor device

Country Status (1)

Country Link
JP (1) JP2012220309A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109270580A (en) * 2018-11-19 2019-01-25 永州市诺方舟电子科技有限公司 One kind is chargeable, sensitivity is adjustable, highly sensitive hand-held metal detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109270580A (en) * 2018-11-19 2019-01-25 永州市诺方舟电子科技有限公司 One kind is chargeable, sensitivity is adjustable, highly sensitive hand-held metal detector

Similar Documents

Publication Publication Date Title
JP5638419B2 (en) Signal processing circuit, physical quantity detection device, angular velocity detection device, integrated circuit device, and electronic apparatus
JP5975601B2 (en) Detection circuit, physical quantity detection device, angular velocity detection device, integrated circuit device, and electronic apparatus
US8701487B2 (en) Angular velocity detection apparatus and electronic instrument
JP5752441B2 (en) Drive circuit, physical quantity detection device, angular velocity detection device, integrated circuit device, and electronic apparatus
US11421992B2 (en) Physical quantity detection circuit and physical quantity detection device
JP5712558B2 (en) Signal level conversion circuit, physical quantity detection device, and electronic apparatus
JP2012149904A (en) Temperature detection circuit and sensor device
US20210285769A1 (en) Physical Quantity Detection Circuit, Physical Quantity Sensor, And Operating Method For Physical Quantity Detection Circuit
US11467176B2 (en) Physical quantity detection circuit and physical quantity detection device
JP2012220309A (en) Detection circuit, integrated circuit device and sensor device
JP2013019834A (en) Angular velocity detection circuit, integrated circuit device and angular velocity detection device
JP2012220310A (en) Drive circuit, integrated circuit device and sensor device
US11855653B2 (en) Physical quantity detection circuit, physical quantity sensor, and method of operation of physical quantity detection circuit
JP6274460B2 (en) Drive circuit, integrated circuit device, and sensor device
JP5533525B2 (en) Angular velocity detection device and electronic device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701