近年、携帯情報機器の急速な普及や通信技術の高度化などに伴い、パワーMOSFET(金属―酸化膜―半導体よりなる絶縁ゲート構造を有する電界効果トランジスタ)を内蔵したパワーICの重要性が高まっている。横型パワーMOSFETと制御回路を集積したパワーICでは、従来のパワーMOSFET単体と制御駆動回路とを組み合わせてなる構成に対し、小型化、低消費電力化、高信頼性化および低コスト化などが期待される。
ところで、デバイスピッチを縮小して集積度を高めるための技術として、トレンチ構造のMOSFETが知られている。上述した横型パワーMOSFETにおいても、さらなる高集積化と低オン抵抗化を図るために、トレンチ技術が盛んに駆使されている。図66は、従来のトレンチ構造を適用した横型パワーMOSFET(以下、TLPMとする)の構成を示す断面図である。
図66に示すように、p型半導体基板101の表面領域には第1導電型半導体領域としてn型ウェル領域102が設けられている。n型ウェル領域102には、2本のトレンチ105が基板表面から形成されている。n型ウェル領域102において、ドリフト領域となるn型拡張ドレイン領域103が各トレンチ105の底部を囲むように形成されている。
n型ウェル領域102の、2本のトレンチ105に挟まれた基板表面層には、高不純物濃度のn型ドレイン領域106が設けられている。n型ウェル領域102内部の2本のトレンチ105の外側の基板表面層には、それぞれチャネル領域となるp型オフセット領域104が設けられている。
p型オフセット領域104の基板表面層には、高不純物濃度のn型ソース領域107がトレンチ105に接して設けられている。n型ソース領域107の外側には、高不純物濃度のp型ソース領域108が設けられている。
各トレンチ105の外側の側壁には、ゲート絶縁膜となるゲート酸化膜113とゲート電極111が設けられている。また、各トレンチ105内側の側壁には、フィールドプレート絶縁膜となるフィールド酸化膜114とフィールド電極112が設けられている。各トレンチ105の、ゲート電極111とフィールド電極112の間は、第1の層間絶縁膜115で埋められている。
n型ソース領域107、p型ソース領域108およびn型ドレイン領域106のそれぞれの一部を除いて、基板表面は第2の層間絶縁膜116で覆われている。ソース電極110は、第2の層間絶縁膜116を貫通するソースプラグ電極120、122を経て基板表面のn型ソース領域107、p型ソース領域108に電気的に接続されている。また、ドレイン電極109は、第2の層間絶縁膜116を貫通するドレインプラグ電極119、121を経て、基板表面のn型ドレイン領域106に電気的に接続されている。
図67は、従来のトレンチ構造を適用したTLPMの構成を示す断面図である。図66との違いは、フィールド酸化膜114とフィールド電極112が存在しない点である。その他の構成については、図66と同様のため、説明を省略する。
図68は、従来のトレンチ構造を適用したTLPMの構成を示す断面図である。図66との違いは、n型ドレイン領域106の下にn型の第2のドレイン領域117が形成されている点である。このn型の第2のドレイン領域117は、n型拡張ドレイン領域103よりも高不純物濃度となっている。その他の構成については、図66と同様のため、説明を省略する。
図69は、従来のトレンチ構造を適用したTLPMの構成を示す断面図である。図68との違いは、フィールド酸化膜114とフィールド電極112が存在しない点である。その他の構成については、図68と同様のため、説明を省略する。
つぎに、図66〜図69に示す従来のトレンチ構造を適用したTLPMの製造方法について説明する、ここでは、第1導電型をn型、第2導電型をp型として説明する。図70〜図73は、図66に示す従来のトレンチ構造を適用したTLPMの製造途中の構成を示す断面図である。
まず、図70に示すようにp型半導体基板101にn型ウェル領域102を形成し、n型ウェル領域102の内部にp型オフセット領域104を形成する。ついで、酸化膜123を堆積する。そして、酸化膜123をマスクとして2本のトレンチ105を形成する。そして、バッファ酸化膜130を形成し、トレンチ105の底面にn型不純物として、たとえばリン(P31)をイオン注入する。ここで、2本のトレンチ105間の基板表面には、p型オフセット領域104が形成されないようにする。
つぎに、図71に示すように、熱拡散をおこなって、トレンチ105の底面にn型拡張ドレイン領域103を形成し、酸化膜123とバッファ酸化膜130を除去する。そして、ゲート酸化膜113とフィールド酸化膜114をトレンチ105の側壁に形成する。ついで、ゲート電極111とフィールド電極112とをそれぞれ、ゲート酸化膜113およびフィールド酸化膜114に沿うように形成する。つづいて、マスク124を用いて、2本のトレンチ105間の基板表面およびトレンチ105の外側のp型オフセット領域104にn型不純物として、たとえば砒素(As75)をイオン注入する。
そして、図72に示すように、マスク124を除去した後、マスク125を用いて、トレンチ105の外側の基板表面にp型不純物として、たとえばボロン(B11)をイオン注入する。ついで、図73に示すように、マスク125を除去した後、熱拡散をおこなってn型ドレイン領域106、n型ソース領域107、およびp型ソース領域108を形成する。
つづいて、第1の層間絶縁膜115と第2の層間絶縁膜116とを順に堆積し、各層間絶縁膜(115、116)にコンタクトホールを開口し、基板表面のn型ドレイン領域106、n型ソース領域107、およびp型ソース領域108をそれぞれ露出する。そして、ドレインプラグ電極119、121およびソースプラグ電極120、122をコンタクトホールに埋め込み、ドレイン電極109とソース電極110の配線を施すと図66に示すTLPMを得ることができる。
つぎに、図67に示す従来のトレンチ構造を適用したTLPMの製造方法について説明する。図67に示すTLPMの製造方法は、まず、図70のプロセスに従い、その後、図74および図75のプロセスに従う。そして、図72および図73のプロセスに従う。ここでは、重複するプロセスの説明は省略し、図74および図75のプロセスのみ説明する。
図70に示すプロセスの後、図74に示すように、熱拡散をおこなって、トレンチ105の底面にn型拡張ドレイン領域103を形成する。ついで、酸化膜123とバッファ酸化膜130を除去した後、ゲート酸化膜113とフィールド酸化膜114をトレンチ105の側壁に形成する。つづいて、ゲート電極111とフィールド電極112とをそれぞれ、ゲート酸化膜113およびフィールド酸化膜114に沿うように形成する。
そして、基板表面に、ゲート電極111を覆い、かつフィールド電極112の上が開口したパターンのマスク127を形成する。ついで、図75に示すようにフィールド電極112を除去し、マスク128を用いて、2本のトレンチ105の間と各トレンチ105の外側の領域に同時に、たとえば砒素(As75)をイオン注入する。その後は、図72および図73に示すプロセスに従う。
つぎに、図68に示す従来のトレンチ構造を適用したTLPMの製造方法について説明する。図68に示すTLPMの製造方法は、まず、図76のプロセスに従い、その後、図71〜図73のプロセスに従う。ここでは、重複するプロセスの説明は省略し、図76のプロセスのみ説明する。
図76において、まずp型半導体基板101の基板表面にn型ウェル領域102とp型オフセット領域104とn型の第2のドレイン領域117を形成する。続いて、酸化膜129をマスクとして2本のトレンチ105を形成する。このとき、n型の第2のドレイン領域117がトレンチ105の間に位置するように、トレンチ105を形成する。そして、バッファ酸化膜130を形成後、各トレンチ105の底面に、たとえばリン(P31)をイオン注入する。その後は、図71〜図73に示すプロセスに従う。
つぎに、図69に示す従来のトレンチ構造を適用したTLPMの製造方法について説明する。図69に示すTLPMの製造方法は、まず、図76のプロセスに従い、その後、図74および図75のプロセスに従う。さらに、図72および図73のプロセスに従う。これらの工程は、上述した内容と重複するため、説明を省略する。
上述した従来のトレンチ構造を適用したTLPMでは、トレンチ底面にメタルプラグがないため、空乏層がプラグ欠陥に到達しない。そのため、リーチスルーによるリークの上昇や耐圧の低下が起こらず、高信頼性を得ることができる。
ところで、表面にソース領域とドレイン領域を有し、その間のトレンチの中にゲート電極を有し、ゲート電極とソース領域の間にゲート酸化膜を有し、ゲート電極とドレイン領域の間に厚い酸化膜を有する高電圧電力用トランジスタが提案されている(たとえば、下記特許文献1、特許文献2参照。)。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。
(実施の形態1)
まず、この発明の実施の形態1にかかる横型パワーMOSFET(以下、TLPMとする)の構成について説明する。図1は、この発明の実施の形態1にかかるTLPMの構成を示す断面図である。図1に示すように、半導体基板1の表面には第1導電型の半導体領域としてウェル領域2が設けられている。また、ウェル領域2の内部には、たとえば2本のトレンチ5が形成されている。トレンチ5は、ウェル領域2よりも浅い。
これらのトレンチ5によって半導体基板1の表面層は、第1メサ領域41と第2メサ領域42に分割されている。第1メサ領域41と第2メサ領域42は、交互に配置されており、たとえば図1の例では、2つのトレンチ5の外側の領域が第1メサ領域41であり、2つのトレンチ5に挟まれる領域が第2メサ領域42である。第2メサ領域42は、第1メサ領域41よりも基板表面からの深さが深くなっている。
第1メサ領域41の表面層には、n型ソース領域7とp型ソース領域8が設けられている。n型ソース領域7は、トレンチ5の一方の側壁に接して設けられている。各トレンチ5の底面には、拡張ドレイン領域3が設けられている。拡張ドレイン領域3は、トレンチ5の底面全体と側面の一部を囲み、かつウェル領域2よりも浅い。第1メサ領域41において、拡張ドレイン領域3と、n型ソース領域7およびp型ソース領域8との間には、p型オフセット領域4が設けられている。また、第2メサ領域42において、拡張ドレイン領域3と、基板表面との間にはn型ドレイン領域6が設けられている。
各トレンチ5の内側には、薄いゲート酸化膜13とフィールド酸化膜14とが設けられている。ゲート酸化膜13は、p型オフセット領域4と接するトレンチ5の側壁に沿って設けられている。また、フィールド酸化膜14は、n型ドレイン領域6と接するトレンチ5の側壁に沿って設けられている。各トレンチ5において、ゲート酸化膜13およびフィールド酸化膜14の内側には、それぞれゲート電極11およびフィールド電極12が設けられている。
第1の層間絶縁膜15は、トレンチ5の内部、第1メサ領域41の上に設けられている。第2の層間絶縁膜16は、第1の層間絶縁膜15の上に、トレンチ5を形成した基板表面を覆うように設けられている。ドレインプラグ電極19はドレインプラグ電極(バリアメタル)21で覆われており、第2の層間絶縁膜16を貫通してドレイン電極9とn型ドレイン領域6を電気的に接続している。
従って、実施の形態1の半導体装置は、2本のトレンチ5の間の基板表面からドレイン電流を引き出す構成となっている。また、ソースプラグ電極20はソースプラグ電極(バリアメタル)22で覆われており、第2の層間絶縁膜16を貫通してソース電極10とn型ソース領域7およびp型ソース領域8を電気的に接続している。
つぎに、図1に示すTLPMの製造プロセスについて説明する。図2〜図12は、図1に示すTLPMの製造途中の構成を示す断面図である。まず、半導体基板1の表面層にウェル領域2を形成する。つぎに、ウェル領域2の表面層にチャネルとなるp型オフセット領域4を形成する。つづいて、半導体基板1の表面に酸化膜23を形成する。
ついで、酸化膜23をマスクとして、トレンチエッチングをおこなって、ウェル領域2の表面層にトレンチ5をたとえば2本形成する。トレンチ5を形成したら、バッファ酸化おこない、バッファ酸化膜30を形成する。その後トレンチ5の底面にn型不純物として、たとえばリン(P31)をイオン注入する。
つぎに、図3に示すように、熱拡散をおこない、トレンチ5の底面に拡張ドレイン領域3を形成する。つづいて、基板の表面の酸化膜23およびバッファ酸化膜30をすべて除去し、トレンチ5の側壁にゲート酸化膜13とフィールド酸化膜14を形成し、さらに内側に、ゲート酸化膜13およびフィールド酸化膜14に沿って、それぞれポリシリコンよりなるゲート電極11とフィールド電極12を形成する。
その際、ゲート酸化膜13とフィールド酸化膜14を同時に形成してもよいし、別々に形成してもよい。また、ゲート電極11とフィールド電極12を同時に形成してもよいし、別々に形成してもよい。そして、マスク50を用いて、トレンチ5の外側のp型オフセット領域4内部に、たとえばn型不純物として砒素(As75)をイオン注入する。
マスク50を除去した後、図4に示すように、マスク51を用いて、p型オフセット領域4の内部にp型不純物として、たとえばボロン(B11)をイオン注入する。なお、図3と図4の順序を入れ替えてボロン(B11)のイオン注入をおこなったあとに、砒素(As75)のイオン注入をおこなってもよい。
その後、マスク51を除去して、図5に示すように、第1の層間絶縁膜15を堆積し、たとえばCMP(化学的機械的研磨)などにより平坦化する。そして、第1の層間絶縁膜15の上に所望のマスク52を形成し、図6に示すように第1の層間絶縁膜15を開口する。そして、ゲート電極11、フィールド電極12、およびトレンチ5間の基板の基板表面を露出した後マスク52を除去する。
つづいて、図7に示すように、フィールド電極12およびトレンチ5間の基板の基板表面を、たとえば異方性エッチングする。また、上述した、図7に示すエッチングは、異方性エッチングとしているが、等方性ドライエッチング(たとえば、CDE:化学的ドライエッチング)をおこなってもよい。等方性エッチングをおこなうことにより、界面付近31の突起40を緩やかにすることができる。そのため、パーティクルの発生をおさえることができるという効果が期待される。
また、上述したエッチングでは、図7に示すように、フィールド電極12とトレンチ5間の基板の高さが揃うようにエッチングをおこなっているが、高さは揃わなくてもよい。また、フィールド電極12とトレンチ5間の基板のエッチングは、同時におこなってもよく、別々におこなってもよい。
このエッチングにより、フィールド電極12とフィールド酸化膜14との界面付近31、およびトレンチ5間の基板とフィールド酸化膜14との界面付近31に突起40が生じる。そのため、図8に示すように、シャドウ酸化をおこない、界面付近31の突起40をなくす。このシャドウ酸化により、フィールド電極12の上、およびトレンチ5間の基板表面にシャドウ酸化膜32が形成される。
つぎに、第1の層間絶縁膜15をマスクとして、トレンチ5間の基板にn型不純物として、たとえば砒素(As75)のイオン注入をおこなう。このとき、フィールド電極12上のシャドウ酸化膜32が薄くなっているために、フィールド電極12上にもn型不純物がイオン注入されるが、フィールド電極12の電気的特性に与える影響は無視できる。また、このように、電気的特性の影響を無視できるためレジスト酸化膜を使用する工程が省略されるため、プロセスが簡便になる。
その後、図9に示すように、熱拡散をおこない、n型ドレイン領域6、n型ソース領域7、およびp型ソース領域8を形成し、半導体基板1の表面に第2の層間絶縁膜16を堆積する。つぎに、図10および図11に示すように2枚のマスク54、55を用いて、ドレインコンタクト35(図10)およびソースコンタクト36(図11)を形成し、基板表面のn型ドレイン領域6、n型ソース領域7、およびp型ソース領域8を露出する。
最後に、図12に示すように、ドレインプラグ電極19、21とソースプラグ電極20、22を各コンタクトホール(35、36)に埋め込み、ドレイン電極9およびソース電極10の配線をおこなう以上の工程により、図1に示したTLPMが完成する。
以上説明したように、実施の形態1によれば、第2メサ領域42の高さが、第1メサ領域41の高さよりも相対的に低くなっているため、従来のTLPMに比べてオン抵抗を低くすることができる。さらに従来のTLPMと同程度の耐圧が期待できる。そのため、従来のTLPMに比べて耐圧とオン抵抗のトレードオフを大幅に改善できる。
(実施の形態2)
つぎに、この発明の実施の形態2にかかるTLPMの構成について説明する。図13は、この発明の実施の形態2にかかるTLPMの構成を示す断面図である。実施の形態2は、実施の形態1の変形例である。実施の形態1との違いは、図13において、フィールド電極12が除去されている点のみである。その他は、実施の形態1に示したTLPMと同様のため、説明を省略する。
つぎに、図13に示すTLPMの製造プロセスについて説明する。図14〜図20は、図13に示すTLPMの製造途中の構成を示す断面図である。図13に示すTLPMは、まず、実施の形態1に示した図2と同様のプロセスに従う。その後、図14〜図20のプロセスに従い、さらに、実施の形態1に示した図9〜図12のプロセスに従う。ここでは、重複する部分については、説明を省略し、図14〜図20のプロセスについて説明する。
図2に示すプロセスの後、図14に示すように、熱拡散を行い、トレンチ5の底面に拡張ドレイン領域3を形成する。そして、基板表面の酸化膜23およびバッファ酸化膜30をすべて除去し、トレンチ5の内壁にゲート酸化膜13とフィールド酸化膜を形成する。さらに内側に、ゲート酸化膜13およびフィールド酸化膜に沿って、ポリシリコンよりなるゲート電極11とフィールド電極を形成する。その際、ゲート酸化膜13とフィールド酸化膜を同時に形成してもよいし、別々に形成してもよい。また、ゲート電極11とフィールド電極を同時に形成してもよいし、別々に形成してもよい。
つぎに、たとえば酸化膜などのマスク56を用いて、たとえば異方性エッチングによりフィールド電極を完全に除去する。つづいて、図15に示すように、マスク57を用いて、トレンチ5の外側のp型オフセット領域4に、たとえばn型不純物として砒素(As75)をイオン注入する。
つづいて、マスク57を除去した後、図16に示すように、マスク58を用いて、p型オフセット領域4の内部のp型不純物として、たとえばボロン(B11)をイオン注入する。なお、図15と図16の順序を入れ替えてボロン(B11)のイオン注入をおこなった後に、砒素(As75)のイオン注入をおこなってもよい。なお、図2、図15、および図16のプロセスを順におこなう代わりに、図2〜図4のプロセスをおこなった後に、マスクを用いてフィールド電極12を除去してもよい。
つぎに、図17に示すように、基板表面に第1の層間絶縁膜15を堆積し、たとえばCMPなどにより平坦化する。そして、第1の層間絶縁膜15の上に所望のマスク59を形成し、図18に示すように、層間絶縁膜15を、たとえば異方性エッチングしてトレンチ5間の基板の基板表面を露出させる。つづいて、図19に示すように、トレンチ5間の基板の基板表面を、たとえば異方性エッチングする。このエッチングにより界面付近31に突起40が生じる。
そのため、図20に示すように、シャドウ酸化をおこない、シャドウ酸化膜32を形成して突起40をなくす。その後、第1の層間絶縁膜15をマスクとして、トレンチ5間の基板にn型不純物として、たとえば砒素(As75)をイオン注入する。この後のプロセスは、実施の形態1の図9〜図12のプロセスに従う。また、上述した図19に示すエッチングは、異方性エッチングとしているが、等方性ドライエッチング(たとえば、CDE:化学的ドライエッチング)をおこなってもよい。等方性エッチングをおこなうことにより、界面付近31の突起40を緩やかにすることができる。そのため、パーティクルの発生をおさえることができるという効果が期待される。
実施の形態2のTLPM(図13)では、フィールド電極12をなくすことにより、実施の形態1のTLPM(図1)よりも、高耐圧化が期待できるだけでなく、実施の形態1のTLPM(図1)に比べて、製造プロセスを大幅に簡略化できるというメリットがある。以下にこれらの理由を示す。
図7に示すように、薄いフィールド酸化膜14をマスクとしてフィールド電極12とトレンチ5間の基板をエッチングする必要がある。さらに、突起40が鋭いため、パーティクル発生の要因となり、歩留まりが落ちてしまう。さらに、フィールド電極12とトレンチ5間の基板を別々にエッチングする場合には、マスクが必要であり、マスクを設置する際のマスクのずれの精度を懸念せざるを得ない。
これらに対して、実施の形態2では、図18に示すように、第1の層間絶縁膜15をトレンチ5間の基板よりも幅を広く開口すればよく、マスクのずれの精度を考慮する必要がない。さらに、図19のエッチング処理において、高選択性エッチング(半導体基板1/絶縁膜>>1)を利用することにより、基板だけを選択的にエッチングすることができる。また、図7に示す突起40が生じないため、パーティクルの発生を大幅に抑えることができ、歩留まりが向上する。
以上の理由により、実施の形態2では、実施の形態1に比べて、プロセスを簡略化することができる。また、歩留まりも向上し、大幅なコストの削減をすることができる。さらに、実施の形態1と同様にオン抵抗を低くすることができ、デバイスの高信頼性を得ることができる。また、実施の形態1よりもさらなる高耐圧化が期待できる。
(実施の形態3)
つぎに、この発明の実施の形態3にかかるTLPMの構成について説明する。図21は、この発明の実施の形態3にかかるTLPMの構成を示す断面図である。実施の形態3は、実施の形態1の変形例である。実施の形態1との違いは、図21において、n型ドレイン領域6の下にn型の第2のドレイン領域17が形成されていることである。このn型の第2のドレイン領域17は、拡張ドレイン領域3と同じ不純物濃度か、拡張ドレイン領域3よりも高不純物濃度となっている。その他は、実施の形態1に示したTLPMと同様のため、説明を省略する。
つぎに、図21に示すTLPMの製造プロセスについて説明する。図22および図23は、図21に示すTLPMの製造途中の構成を示す断面図である。図21に示すTLPMは、まず、実施の形態1に示した図2と同様のプロセスに従う。その後、図22および図23のプロセスに従い、さらに、実施の形態1に示した図4〜図12のプロセスに従う。ここでは、重複する部分については、説明を省略し、図22および図23のプロセスについて説明する。
図2に示すプロセスの後、基板表面の酸化膜23およびバッファ酸化膜30をすべて除去する。そして、図22に示すように、トレンチ5の内壁にゲート酸化膜13とフィールド酸化膜14とを形成する。さらに内側に、ゲート酸化膜13およびフィールド酸化膜14に沿って、それぞれポリシリコンよりなるゲート電極11とフィールド電極12を形成する。その際、ゲート酸化膜13とフィールド酸化膜14を同時に形成してもよいし、別々に形成してもよい。また、ゲート電極11とフィールド電極12を同時に形成してもよいし、別々に形成してもよい。
ついで、たとえば酸化膜などのマスク60を用いて、トレンチ5間の基板にn型不純物として、たとえばリン(P31)をイオン注入する。そして、図23に示すように、熱拡散をおこない、トレンチ5の底面に拡張ドレイン領域3を形成する。つづいて、トレンチ5間の基板の基板表面に、n型の第2のドレイン領域17を形成する。そして、マスク60を除去したあと、マスク61を用いて、トレンチ5の外側のp型オフセット領域4に同時に、たとえばn型不純物として砒素(As75)をイオン注入する。この後のプロセスは、実施の形態1の図4〜図12のプロセスに従う。
上述したn型の第2のドレイン領域17は、拡張ドレイン領域3と同じ不純物濃度であってもよく、拡張ドレイン領域3よりも高不純物濃度であってもよいが、トレンチ5間の基板上の拡散抵抗を下げ、実施の形態1のTLPMよりも低オン抵抗化を実現するためには、n型の第2のドレイン領域17は、拡張ドレイン領域3よりも高不純物濃度であることが好ましい。
つぎに、図21に示すTLPMの他の製造プロセスについて説明する。図24および図25は、図21に示すTLPMの製造途中の構成を示す断面図である。図21に示すTLPMは、まず、図24および図25のプロセスに従い、その後、図23のプロセスに従い、さらに、実施の形態1に示した図4〜図12のプロセスに従ってもよい。ここでは、重複する部分については、説明を省略し、図24および図25のプロセスについて説明する。
まず、図24に示すように、半導体基板1の表面層にウェル領域2およびp型オフセット領域4を形成し、マスク62を用いて、n型の第2のドレイン領域17を形成するため、n型不純物として、たとえばリン(P31)をイオン注入する。つぎに、マスク62を除去して、図25に示すように、酸化膜23をマスクとして、トレンチ5を形成し、バッファ酸化をおこない、バッファ酸化膜30を形成する。そして、トレンチ底面にn型不純物として、たとえばリン(P31)をイオン注入する。
その後は、図23、実施の形態1に示した図4〜図12のプロセスに従ってもよい。このように、n型の第2のドレイン領域17を形成するためのイオン注入をおこなったあとにトレンチ5を形成することにより、図22のようにマスクのずれの精度を考慮する必要がなくなり、製造プロセスをより簡略化できる。
以上説明したように、実施の形態3によれば、実施の形態1と同程度の耐圧と高信頼性が得られ、さらに、低抵抗領域(n型の第2のドレイン領域17)を加えることにより、実施の形態1よりもオン抵抗が下がり、耐圧とオン抵抗とのトレードオフが改善する。
(実施の形態4)
つぎに、この発明の実施の形態4にかかるTLPMの構成について説明する。図26は、この発明の実施の形態4にかかるTLPMの構成を示す断面図である。実施の形態4は、実施の形態3を実施の形態2に適用した場合の例である。実施の形態2との違いは、n型ドレイン領域6の下にn型の第2のドレイン領域17が形成されていることである。また、第2のドレイン領域17は、拡張ドレイン領域3よりも高不純物濃度になっている。その他は、図13と共通のため、説明を省略する。
つぎに、図26に示すTLPMの製造プロセスについて説明する。図27および図28は、図26に示すTLPMの製造途中の構成を示す断面図である。図26に示すTLPMは、まず、実施の形態1に示した図2と同様のプロセスに従う。その後、実施の形態3の図22のプロセスに従う。つづいて、図27および図28のプロセスに従い、さらに、実施の形態1に示した図4〜図12のプロセスに従う。ここでは、重複する部分については、説明を省略し、図27および図28のプロセスについて説明する。
図2および図22に示すプロセスの後、図27に示すように、熱拡散をおこない、トレンチ5の底面に拡張ドレイン領域3を形成する。トレンチ5間の基板の基板表面にn型の第2のドレイン領域17を形成する。つづいて、ゲート電極11を覆う。そして、フィールド電極12上が開口したマスク63を用いて、たとえば異方性エッチングによりフィールド電極12を除去し、マスク63を完全に除去する。つづいて、図28に示すように、マスク64を用いて、トレンチ5の外側のn型オフセット領域4に、たとえばn型不純物として砒素(As75)をイオン注入する。
上述したn型の第2のドレイン領域17は、拡張ドレイン領域3と同じ不純物濃度であってもよく、拡張ドレイン領域3よりも高不純物濃度であってもよい。ただし、トレンチ5間の基板上の拡散抵抗を下げ、実施の形態1のTLPMよりも低オン抵抗化を実現するためには、n型の第2のドレイン領域17は、拡張ドレイン領域3よりも高不純物濃度であることが好ましい。この後のプロセスは、実施の形態1の図4〜図12のプロセスに従う。
以上説明したように、実施の形態4によれば、実施の形態3と同様の低オン抵抗にすることができる。また、フィールド電極12がないため、ドレイン側でのトレンチ5のコーナーへの電解集中を避けることができる。そのため、実施の形態3に比べて更なる高耐圧が期待できる。
(実施の形態5)
つぎに、この発明の実施の形態5にかかるTLPMの構成について説明する。図29は、この発明の実施の形態5にかかるTLPMの構成を示す断面図である。実施の形態3および4では、トレンチ5間の基板をエッチングする前にn型の第2ドレイン領域17を形成していたが、実施の形態5では、トレンチ5間の基板をエッチングしてから、n型の第2のドレイン領域17を形成する。実施の形態3との違いは、第2の層間絶縁膜16がないことである。その他は、図21と共通のため、説明を省略する。
つぎに、図29に示すTLPMの製造プロセスについて説明する。図30〜図37は、図29に示すTLPMの製造途中の構成を示す断面図である。図29に示すTLPMは、まず、実施の形態1に示した図2と同様のプロセスに従う。つづいて、図30〜図37のプロセスに従い、さらに、実施の形態1に示した図10〜図12のプロセスに従う。ここでは、重複する部分については、説明を省略し、図30〜図37のプロセスについて説明する。
図2に示すプロセス後、図30に示すように、トレンチ5の底面の熱拡散をおこなわず、酸化膜23およびバッファ酸化膜30を除去する。つぎに、トレンチ5の内壁にゲート酸化膜13とフィールド酸化膜14とを形成する。さらに内側に、ゲート酸化膜13およびフィールド酸化膜14に沿って、それぞれポリシリコンよりなるゲート電極11とフィールド電極12を形成する。その際、ゲート酸化膜13とフィールド酸化膜14を同時に形成してもよいし、別々に形成してもよい。また、ゲート電極11とフィールド電極12を同時に形成してもよいし、別々に形成してもよい。
その後、ゲート電極11を覆い、フィールド電極12上が開口したマスク65を用いて、フィールド電極12のみを、たとえば異方性エッチングする。このエッチングにより、フィールド電極12とフィールド酸化膜14との界面付近31に突起40が生じる。つぎに、図31に示すように、シャドウ酸化をおこない、シャドウ酸化膜32を形成し、突起40をなくす。
つづいて、図32に示すように、トレンチ5間の基板上の酸化膜を除去し、マスク66を形成する。そして、図33に示すように、トレンチ5間の基板の基板表面を、たとえば異方性エッチングする。このエッチングにより突起40が生じる。
つぎに、図34に示すように、シャドウ酸化をおこなって、シャドウ酸化膜32を形成し、トレンチ5間の基板上の突起40をなくす。つづいて、マスク66をそのまま用いて、トレンチ5間の基板上にn型不純物として、たとえばリン(P31)をイオン注入する。続いて、図35に示すように、熱拡散をおこない、トレンチ5の底面に拡張ドレイン領域3とトレンチ5間の基板上にn型の第2のドレイン領域17とを同時に形成する。
そして、別のマスク67を用いて、トレンチ5の外側のp型オフセット領域4に同時に、たとえばn型不純物として砒素(As75)をイオン注入する。つづいて、図36に示すように、マスク67とは別のマスク68を用いて、p型オフセット領域4の内部のp型不純物として、たとえばボロン(B11)をイオン注入する。
その後は、図37に示すように、熱拡散をおこない、n型ドレイン領域6、n型ソース領域7、p型ソース領域8を形成し、半導体基板1の表面に第1の層間絶縁膜15を堆積して、トレンチ5の内部を埋める。その後、たとえば、異方性エッチングをおこない、トレンチ5間の基板上の第1の層間絶縁膜15の膜厚を薄くする。
なお、上述した例では、図35に示すように、熱拡散をおこない、拡張ドレイン領域3とn型の第2のドレイン領域17とを同時に形成している。これは、拡張ドレイン領域3およびn型の第2のドレイン領域17の形成は、ともに、たとえば1000℃〜1100℃の高温で熱拡散をおこなう。そのため、別々に熱拡散をおこなうと、不純物プロファイルが変わってしまい、所望の電気特性が得られなくなってしまう可能性があるためである。
また、トレンチ5内の第1の層間絶縁膜15の埋め込みも拡張ドレイン領域3とn型の第2のドレイン領域17を形成した後におこなう。これは、たとえば、第1の層間絶縁膜15を埋め込んだ後に、拡張ドレイン領域3とn型の第2のドレイン領域17を形成する。そのため、高温下において熱拡散をおこなうことになり、応力やひずみが生じて初期特性や信頼性の低下が生ずるためである。
つぎに、実施の形態4を実施の形態5に適用した場合について説明する。図38は、実施の形態4を実施の形態5に適用して製造されるTLPMについて示す断面図である。図29との違いは、フィールド電極12がないことである。その他は、図29と同様のため、説明を省略する。
つぎに、図38に示すTLPMの製造プロセスについて説明する。図38に示すTLPMの製法は、まず、図2のプロセスに従う。つぎに、図30に示したプロセスにおいて、フィールド電極12をすべて除去する。つぎに、図31に示したプロセスを省略して、図32のプロセスに従う。その後、図33〜図37のプロセスに従い、図10〜図12のプロセスに従う。これらのプロセスについては、実施の形態1および実施の形態5(図29)において説明しているため省略する。
図38のTLPMでは、実施の形態4(図26)と実施の形態5(図29)のTLPMに期待できる効果を併せ持っている。つまり、実施の形態4(図26)と同等の高耐圧化が期待でき、さらに、実施の形態5(図29)と同等のオン抵抗の低減を期待することができる。
(実施の形態6)
つぎに、この発明の実施の形態6にかかるTLPMの構成について説明する。図39は、この発明の実施の形態6にかかるTLPMの構成を示す断面図である。実施の形態1〜5では、トレンチ5の開口端の外側に、ソース領域(n型ソース領域7、p型ソース領域8)があり、トレンチ5間の基板上にドレイン領域(n型ドレイン領域6)がある構成となっていたが、実施の形態6は、ソース領域(n型ソース領域7、p型ソース領域8)とドレイン領域の位置関係が逆転した構成となっている。
図39において、半導体基板1の表面層には、ウェル領域2が設けられている。ウェル領域2の内部には、半導体基板1の表面からトレンチ5が形成されている。実施の形態1(図1)と異なる点は、ソース領域(n型ソース領域7、p型ソース領域8)とドレイン領域の位置関係が逆転した構成となっており、これに伴ってn型ドレイン領域6の高さが一部低くなっている点である。また、トレンチ5内部のゲート酸化膜13とフィールド酸化膜14との位置関係が逆転している点である。さらに、ゲート電極11とフィールド電極12との位置関係が逆転している点である。
図39に示すTLPMの製造方法は、実施の形態1(図2〜図12)に示す製造プロセスにおいて、イオン注入、酸化(バッファ酸化、シャドウ酸化)、エッチング、およびマスクパターンに形成をトレンチ外側と、トレンチ5間の基板とでそれぞれ逆転させることにより、図39のTLPMを得ることができる。
また、実施の形態2〜4に実施の形態6を適用した場合について説明する。図40は、実施の形態2に実施の形態6を適用して製造されるTLPMについて示す断面図である。また、図41は、実施の形態3に実施の形態6を適用して製造されるTLPMについて示す断面図である。また、図42は、実施の形態4に実施の形態6を適用して製造されるTLPMについて示す断面図である。図40〜図42と図13、図21、および図26との違いは、それぞれソース領域(n型ソース領域7、p型ソース領域8)とドレイン領域の位置関係が逆転した構成となっている点である。これらの効果は、それぞれ実施の形態2〜4に示した効果と同様の効果を得ることができる。
(実施の形態7)
つぎに、この発明の実施の形態7にかかるTLPMの構成について説明する。実施の形態1〜6では、トレンチ5を形成した後、第2メサ領域42をエッチングして第2メサ領域42と第1メサ領域41の段差を形成する例について説明したが、実施の形態7では、酸化膜23を用いてトレンチ5よりも幅の広いトレンチ5aを形成し、トレンチ5aによる段差を利用して第2メサ領域42と第1メサ領域41を形成する。
図43は、この発明の実施の形態7にかかるTLPMの構成を示す断面図である。実施の形態1(図1)との違いは、第2の層間絶縁膜16が堆積されていない点、ソース電極10よりもドレイン電極9の位置が相対的に低くなっていること、およびn型ドレイン領域6の上やフィールド電極12上にシャドウ酸化膜32が形成されていない点であり、その他は図1と同様の構成となっているため説明を省略する。
つぎに、図43に示すTLPMの製造プロセスについて説明する。図44〜図51は、図43に示すTLPMの製造途中の構成を示す断面図である。まず図44に示すように、半導体基板1の表面層にウェル領域2を形成する。続いて基板表面に酸化膜23を形成し、これをマスクとしてトレンチ5aを形成する。ここで、トレンチ5aの幅Lt1は、トレンチ5の幅Lt2と第2メサ領域42の幅Stdとを用いて、下記式(1)を持たすように形成する。
Lt1=2×Lt2+Std・・・(1)
上記式(1)を満たすようにトレンチ5aを形成するのは、トレンチ5を形成した後に、トレンチ5aの段差を利用して、第2メサ領域42と、第1メサ領域41とが交互に並ぶようにし、かつトレンチ5aの側壁において、くびれの発生を防ぐためである。これらにより、デバイスの信頼性を向上させるためである。
つぎに、図45に示すように、トレンチ5a内部にシャドウ酸化をおこなって、シャドウ酸化膜32を形成する。つづいて、酸化膜23、シャドウ酸化膜32の表面に窒化膜24を堆積し、トレンチ5を形成するためのマスク69を形成する。その後、図46に示すように、エッチングした窒化膜24をマスクとして、トレンチ5a内部のシャドウ酸化膜32の表面をエッチングして、トレンチ5aの底面を露出させる。ついで、図47に示すように、露出したトレンチ5aの基板表面をエッチングし、トレンチ5を形成する。
つぎに、図48に示すように、窒化膜24と酸化膜23をマスクとして、トレンチ5,5aの露出した基板表面をバッファ酸化した後、さらに、トレンチ5の底面にn型不純物として、たとえばリン(P31)をイオン注入する。つづいて、図49に示すように、熱拡散をおこなって、トレンチ5の底面に拡張ドレイン領域3を形成する。そして、基板表面の酸化膜23および窒化膜24を除去し、ゲート酸化膜13、フィールド酸化膜14、ゲート電極11、およびフィールド電極12を形成する。ついで、マスク71を用いて、トレンチ5の外側のp型オフセット領域4に、たとえばn型不純物として砒素(As75)をイオン注入する。
つづいて、マスク71を除去した後、図50に示すように、マスク72を用いて、p型オフセット領域4の内部にp型不純物として、たとえばボロン(B11)をイオン注入する。続いて、図51に示すように、n型ソース領域7、p型ソース領域8、およびn型ドレイン領域6を形成し、基板表面に第1の層間絶縁膜15を堆積する。そして、コンタクトホール45を開口する。ついで、各コンタクトホール45にプラグ電極を埋め込み、プラグ電極上にメタル配線を施すと、図43に示すTLPMが得られる。
つぎに、図43に示したTLPMの他の製造プロセスについて示す。図52〜図55は、図43に示すTLPMの製造途中の構成を示す断面図である。この製法では、まず、図44に示すように、半導体基板1の表面層にウェル領域2とトレンチ5aを形成する。ついで、図52に示すように、トレンチ5a内部にシャドウ酸化をおこなって、シャドウ酸化膜32を形成する。つづいて、酸化膜23、シャドウ酸化膜32の表面に窒化膜24を堆積し、トレンチ5を形成するためにパターニングをおこなう。具体的には、マスク73を形成する。
パターニングは、トレンチ5aの中央部のみにおこなう。その後、図53に示すように、エッチングした窒化膜24をマスクとして、トレンチ5a内部のシャドウ酸化膜32の表面および窒化膜24をエッチングして、トレンチ5aの底面を露出する。ついで、図54に示すように、露出したトレンチ5aの基板表面をエッチングし、トレンチ5を形成する。そして、図55に示すように、窒化膜24と酸化膜23をマスクとして、トレンチ5,5aの露出した基板表面をバッファ酸化した後、さらに、トレンチ5の底面にn型不純物として、たとえばリン(P31)をイオン注入する。この後のプロセスは、図49〜図51に示すプロセスに従う。
以上説明したように、実施の形態7によれば、実施の形態1(図1)のTLPMと同様の効果が期待できる。また、実施の形態1に比べて製造プロセスを大幅に簡略することができる。また、製造プロセスにおいて、突起が生じないため、パーティクル発生による歩留まりの低下を抑制でき、製造プロセスが簡略化されているため、製造コストを削減することができる。
以上説明したプロセスにより、トレンチ5aに対するマスクのずれの精度を考慮する必要がなくなるため、プロセスの簡略化を図ることができる。また、製造プロセスの途中において、突起が発生しないため、パーティクルの発生による歩留まり低下を回避できる。さらに、プロセスが簡便化されているため、製造コストを下げることができる。
(実施の形態8)
つぎに、この発明の実施の形態8にかかるTLPMの構成について説明する。実施の形態8では、実施の形態7を実施の形態2に適用する。図56は、この発明の実施の形態8にかかるTLPMの構成を示す断面図である。図56において、実施の形態7(図43)との違いは、フィールド電極12とフィールド酸化膜14がない点である。その他は、実施の形態7(図43)に示したTLPMと同様のため、説明を省略する。
つぎに、図56に示すTLPMの製造プロセスについて説明する。図57〜図59は、図56に示すTLPMの製造途中の構成を示す断面図である。図56に示すTLPMは、まず、実施の形態7に示した図44〜図48と同様のプロセスに従う。その後、図57〜図59のプロセスに従い、さらに、実施の形態7に示した図50および図51のプロセスに従う。ここでは、重複する部分については、説明を省略し、図57〜図59のプロセスについて説明する。
図48に示すプロセスの後、図57に示すように、熱拡散はおこなわず、基板表面の窒化膜24および酸化膜23を除去する。ついで、トレンチ5の内壁にゲート酸化膜13とフィールド酸化膜14とを形成する。さらに内側に、ゲート酸化膜13およびフィールド酸化膜14に沿って、それぞれポリシリコンよりなるゲート電極11とフィールド電極12を形成する。つづいて、ゲート電極11を残すために、フィールド酸化膜13の表面およびゲート電極11を覆うようにマスク74を形成する。
つぎに、図58に示すように、たとえば異方性エッチングによりフィールド電極12を除去する。ついで、図59に示すように、熱拡散をおこなって、トレンチ5の底面に拡張ドレイン領域3を形成する。つづいて、マスク75を用いて、トレンチ5間の基板とトレンチ5の外側のp型オフセット領域4に、たとえばn型不純物として砒素(As75)をイオン注入する。この後のプロセスは、図50および図51に示すプロセスに従う。
以上説明したように、実施の形態8によれば、実施の形態2(図13)と同様のデバイス特性が得られる。さらに、実施の形態7と同様にプロセスの簡略化を図ることができる。そのため、パーティクルの発生を抑制し、歩留まりが向上する。
また、実施の形態7を実施の形態3および実施の形態4に適用することもできる。図60は、実施の形態7を実施の形態3に適用した際に製造されるTLPMの構成を示す断面図である。また、図61は、実施の形態7を実施の形態4に適用した際に製造されるTLPMの構成を示す断面図である。
図60および図61において、図43および図56との違いは、n型ドレイン領域6の下に、n型の第2のドレイン領域17が形成されている点である。つぎに、図60に示すTLPMの製造方法について説明する。まず、図44のプロセスに従い、つぎに、バッファ酸化をおこない、バッファ酸化膜を形成する(不図示)。そして、後にn型の第2のドレイン領域17となる領域にのみn型不純物をイオン注入する(不図示)。ついで、図45〜図51のプロセスに従う。そして、コンタクトホール45にプラグ電極を埋め込み、その上にメタル配線を施せばよい。
つぎに、図61に示すTLPMの製造方法について説明する。まず、図44のプロセスに従い、つぎに、バッファ酸化をおこない、バッファ酸化膜を形成する(不図示)。そして、後にn型の第2のドレイン領域17となる領域にのみn型不純物をイオン注入する(不図示)。ついで、図45〜図48のプロセスに従い、その後、図57〜図59のプロセスに従う。つづいて、図50および図51のプロセスに従う。そして、コンタクトホール45にプラグ電極を埋め込み、その上にメタル配線を施せばよい。
(実施の形態9)
つぎに、この発明の実施の形態9にかかるTLPMの構成について説明する。実施の形態9では、実施の形態7を実施の形態5に適用する。この場合、図60に示すTLPMが製造される。図60に示すTLPMの構成については、内容が重複するため、説明を省略する。
つぎに、実施の形態9の図60に示すTLPMの製造プロセスについて説明する。図62〜図64は、図60に示すTLPMの製造途中の構成を示す断面図である。図60に示すTLPMは、まず、実施の形態7に示した図44〜図47と同様のプロセスに従う。その後、図62〜図64のプロセスに従い、さらに、実施の形態7に示した図50および図51のプロセスに従う。ここでは、重複する部分については、説明を省略し、図62〜図64のプロセスについて説明する。
図47に示すプロセスの後、図62に示すように、酸化膜23および窒化膜24をマスクとして、トレンチ5,5aの露出した基板表面をバッファ酸化した後、さらに、トレンチ5の底面にn型不純物として、たとえば、リン(P31)をイオン注入する。つぎに、図63に示すように、窒化膜24を除去し、マスク76を一枚用いて、トレンチ5間の基板上にn型不純物として、たとえばリン(P31)をイオン注入する。
ついで、図64に示すように、マスク76を除去し、熱拡散をおこなって、トレンチ5の底面に拡張ドレイン領域3と、n型の第2のドレイン領域17を形成する。つづいて、トレンチ5の内壁にゲート酸化膜13とフィールド酸化膜14とを形成する。さらに内側に、ゲート酸化膜13およびフィールド酸化膜14に沿って、それぞれポリシリコンよりなるゲート電極11とフィールド電極12を形成する。
そして、マスク77を用いて、トレンチ5間の基板にn型不純物として、たとえば、砒素(As75)をイオン注入する。この後は、図50および図51のプロセスに従う。また、上述した、n型の第2のドレイン領域17は、拡張ドレイン領域3と同じ不純物濃度であってもよく、拡張ドレイン領域3よりも高不純物濃度であってもよい。ただし、トレンチ5間の基板上の拡散抵抗を下げ、実施の形態1のTLPMよりも低オン抵抗化を実現するためには、n型の第2のドレイン領域17は、拡張ドレイン領域3よりも高不純物濃度であることが好ましい。
つぎに、図60のTLPMの別の製造方法について説明する。この製造方法は、n型の第2のドレイン領域17と拡張ドレイン領域3とが同じ不純物濃度の場合に適用することができる。この製造方法は、図62および図63に示すプロセスの代わりに図65に示すプロセスに従う。
具体的には、図47のプロセス後、酸化膜23のみをマスクとして用いて、トレンチ5,5aの露出した基板表面をバッファ酸化した後、さらに、n型の第2のドレイン領域17と拡張ドレイン領域3を形成する部分の基板表面に同時にn型不純物として、たとえばリン(P31)をイオン注入する。その後は、図64のプロセスに従う。この製造方法では、図62および図63のプロセスに従うよりもマスクを1枚減らすことができるため、プロセスの簡略化をはかることができる。
また、実施の形態7を実施の形態5の図38に適用した場合は、図61に示すTLPMを得ることができる。図61のTLPMの構成、製造方法については、実施の形態8の内容と重複するため、説明を省略する。図61のデバイス特性は、図60と同様となるが、製造プロセスにおいて、突起が発生しないため、パーティクルの発生を抑えることができ、歩留まりを改善することができる。
以上説明したように、実施の形態9では、実施の形態5(図29)と同様のデバイス特性が得られる。さらに、製造プロセス中に突起が生じないため、パーティクルの発生を抑えることができ、歩留まりが向上する。
以上において本発明は、上述した実施の形態において、種々変更可能である。たとえば、実施の形態1〜9は、ウェル領域2はn型、p型のいずれでもよい。また、半導体基板1は、n型、p型のいずれでもよい。また、上記半導体装置(TLPM)はp型とn型の全てを逆転した構成としてもよい。
以上説明したように、各実施の形態にかかる半導体装置の製造方法によれば、ドレイン電流の引き出しをおこなう領域の高さを、ソース電流の引き出しをおこなう領域の高さよりも低くすることができる。そのため、ドレイン拡散抵抗の寄与を少なくし、従来のTLPMと同等の高信頼性を確保でき、さらにオン抵抗と耐圧のトレードオフを改善することができるという効果を奏する。