JP2012209590A - Electronic component mounting multilayer wiring board and manufacturing method of the same - Google Patents
Electronic component mounting multilayer wiring board and manufacturing method of the same Download PDFInfo
- Publication number
- JP2012209590A JP2012209590A JP2012158823A JP2012158823A JP2012209590A JP 2012209590 A JP2012209590 A JP 2012209590A JP 2012158823 A JP2012158823 A JP 2012158823A JP 2012158823 A JP2012158823 A JP 2012158823A JP 2012209590 A JP2012209590 A JP 2012209590A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- opening
- core material
- layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000011347 resin Substances 0.000 claims abstract description 151
- 229920005989 resin Polymers 0.000 claims abstract description 151
- 239000011162 core material Substances 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 238000007789 sealing Methods 0.000 claims abstract description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 78
- 239000011889 copper foil Substances 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 5
- 239000002313 adhesive film Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 130
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 238000007747 plating Methods 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は電子部品を搭載した多層配線基板およびその製造方法、特に電子部品の複数の電極端子と基板本体の複数の接続用導体部との間をワイヤボンディングで接続した電子部品搭載多層配線基板およびその製造方法に関する。 The present invention relates to a multilayer wiring board on which an electronic component is mounted and a method of manufacturing the same, and more particularly to an electronic component mounting multilayer wiring board in which a plurality of electrode terminals of the electronic component and a plurality of connection conductors of the substrate body are connected by wire bonding, and It relates to the manufacturing method.
従来、半導体素子等の電子部品を内蔵した配線基板としては、次のような特許文献１〜３に示すようなものが知られている。しかしながら、従来の電子部品内蔵配線基板では、ワイヤボンディングにより配線パターンと接続される電子部品を、好適に内蔵させる構成は示されていなかった。 Conventionally, as shown in Patent Documents 1 to 3, the following are known as wiring boards incorporating electronic components such as semiconductor elements. However, the conventional electronic component built-in wiring board does not show a configuration in which an electronic component connected to a wiring pattern by wire bonding is suitably incorporated.
本発明に関連する先行技術として、上述の特許文献１〜３がある。特許文献１（特開平１１−１２６９７８号公報）には、半導体素子、コンデンサ、抵抗素子などの電気素子を搭載し、小型化と、電気素子の実装密度を高めるとともに、配線回路層の高密度化が可能な多層配線基板が開示されている。この特許文献１によると、熱硬化性樹脂を含む複数の絶縁層を積層してなる絶縁基板と、絶縁基板の表面および内部に形成された複数の配線回路層と、金属粉末の充填によって形成され、半導体層間を接続するためのバイヤホール導体を具備すると共に、絶縁基板内部に空隙部が形成され、空隙部内に電気素子を実装収納してなる配線コア基板の表面に、ビルドアップ法に基づき、感光性樹脂を含有する絶縁層と、薄膜形成法により形成された配線回路層とを順次積層してなる多層配線基板を形成する。 As the prior art related to the present invention, there are the above-mentioned Patent Documents 1 to 3. In Patent Document 1 (Japanese Patent Laid-Open No. 11-126978), electrical elements such as semiconductor elements, capacitors, and resistance elements are mounted to reduce the size, increase the mounting density of the electrical elements, and increase the density of the wiring circuit layer. A multilayer wiring board capable of satisfying the requirements has been disclosed. According to Patent Document 1, an insulating substrate formed by laminating a plurality of insulating layers containing a thermosetting resin, a plurality of wiring circuit layers formed on the surface and inside of the insulating substrate, and metal powder filling are formed. In addition, a via hole conductor for connecting the semiconductor layers is provided, and a gap is formed inside the insulating substrate, and on the surface of the wiring core substrate in which the electric element is mounted and accommodated in the gap, based on the build-up method, A multilayer wiring board is formed by sequentially laminating an insulating layer containing a photosensitive resin and a wiring circuit layer formed by a thin film forming method.
特許文献２（特開２００１−３１３４７４号公報）では、配線基板本体に樹脂を介して電子部品を内蔵する配線基板において、樹脂や配線基板が割れたり破損せず、電子部品と内部の配線層との導通が確実に且つ安定して取り得る配線基板が開示されている。この特許文献２では、配線基板本体とその表面および裏面上に配線層を介して積層された絶縁層とを貫通する貫通孔を設け、これらの貫通孔内に内蔵され且つ樹脂を介して固着される電子部品を形成する場合において、配線基板本体、樹脂、および電子部品の熱膨張率（ａ１，ａ２，ａ３）をａ３＜ａ１≦ａ２となるようにしている。 In Patent Document 2 (Japanese Patent Application Laid-Open No. 2001-313474), in a wiring board in which an electronic component is built in a wiring board body through a resin, the resin and the wiring board are not cracked or damaged, and the electronic component and the internal wiring layer A wiring board that can reliably and stably provide electrical conduction is disclosed. In this Patent Document 2, through-holes that penetrate through the wiring board main body and the insulating layer laminated on the front and back surfaces of the wiring board through the wiring layers are provided, and are built into these through-holes and fixed through resin. When the electronic component is formed, the thermal expansion coefficients (a1, a2, a3) of the wiring board body, the resin, and the electronic component are set to satisfy a3 <a1 ≦ a2.
特許文献３（特開２００５−４５０１３号公報）では、キャビティ構造をとりながら、さらなる高密度実装、高速動作および高周波動作が可能な回路モジュールが開示されている。この特許文献３では、キャビティ内に電子部品を実装し、電子部品とキャビティとの空隙を熱硬化性樹脂で充填し、表面を平滑化したセラミック多層基板と、一方の面の絶縁性接着層に開口部が設けられこの開口部に導電性樹脂が充填された樹脂配線基板と、からなり、樹脂基板とセラミック多層基板とを絶縁性接着層により接着し、かつセラミック多層基板上の上面側配線層と導電性樹脂としを電気的に接続させた構造を有する。 Patent Document 3 (Japanese Patent Laid-Open No. 2005-45013) discloses a circuit module capable of further high-density mounting, high-speed operation, and high-frequency operation while taking a cavity structure. In Patent Document 3, an electronic component is mounted in a cavity, a gap between the electronic component and the cavity is filled with a thermosetting resin, and the surface is smoothed, and an insulating adhesive layer on one surface is provided. A resin wiring board provided with an opening, and the opening filled with a conductive resin, and the resin board and the ceramic multilayer board are bonded together by an insulating adhesive layer, and the upper surface side wiring layer on the ceramic multilayer board And a conductive resin are electrically connected.
上述のように、電子部品と配線基板本体との間をワイヤボンディングで電気的に接続した従来の配線基板では、ワイヤボンディングによってワイヤ回線が電子部品と基板との間でループ形状となるため、このループを収容するための封止部等に厚さが必要となり、モジュール基板を構成する場合の薄型化に支障をきたすこととなっていた。また、形成された樹脂封止材層は表面の平滑性が低く、表面実装部品のような電子部品を包封材層上へ搭載することは不可能であった。 As described above, in the conventional wiring board in which the electronic component and the wiring board main body are electrically connected by wire bonding, the wire line becomes a loop shape between the electronic component and the board by wire bonding. Thickness is required for the sealing portion for accommodating the loop, and this has hindered the reduction in thickness when the module substrate is configured. Further, the formed resin sealing material layer has low surface smoothness, and it is impossible to mount an electronic component such as a surface-mounted component on the encapsulating material layer.
また、上記特許文献１〜３においては、いずれも電子部品を搭載した多層配線基板において、多層基板の薄肉化、各種材料の熱膨張率の差による変形の防止等に工夫がなされているが、電子部品を配線基板に搭載し、電子部品と基板の接続用導体部との間をワイヤボンディングで電気的に接続した多層配線基板において、十分に薄肉化を達成するものは開示されていない。 In addition, in the above Patent Documents 1 to 3, in the multilayer wiring board on which electronic components are mounted, contrivances have been made to prevent deformation due to thinning of the multilayer board, differences in thermal expansion coefficient of various materials, etc. A multilayer wiring board in which an electronic component is mounted on a wiring board and the electronic component and a connecting conductor portion of the board are electrically connected by wire bonding is not disclosed.
そこで、本発明の課題は、電子部品と配線基板本体との間をワイヤボンディングで電気的に接続した多層配線基板においても、電子部品を好適に配線基板内に内蔵可能であり、且つ配線基板の薄肉化を達成しようとするものである。 Accordingly, an object of the present invention is to allow an electronic component to be suitably incorporated in the wiring board even in a multilayer wiring board in which the electronic component and the wiring board body are electrically connected by wire bonding. It is intended to achieve thinning.
上記の課題を達成するために、本発明によれば、電子部品と、該電子部品が収容された第１の開口部を有するコア材層と、該コア材層の一方の面に積層され且つ前記第１の開口部より大きい第２の開口部を有する樹脂層と、前記第１の開口部の周囲で且つ第２の開口部の内側の前記コア材層の前記一方の面上に配置された複数の接続用導体部と、前記電子部品と該接続用導体部との間を電気的に接続するボンディングワイヤと、前記電子部品及び前記ボンディングワイヤを封止するべく前記第１及び第２の開口部内に充填された封止樹脂と、該封止樹脂上に形成された配線パターンと、により構成される電子部品搭載多層配線基板が提供される。 To achieve the above object, according to the present invention, an electronic component, a core material layer having a first opening in which the electronic component is accommodated, and a core material layer laminated on one surface of the core material layer and A resin layer having a second opening larger than the first opening, and disposed on the one surface of the core material layer around the first opening and inside the second opening. A plurality of connecting conductor portions, a bonding wire for electrically connecting the electronic component and the connecting conductor portion, and the first and second seals for sealing the electronic component and the bonding wire. An electronic component-mounted multilayer wiring board including a sealing resin filled in an opening and a wiring pattern formed on the sealing resin is provided.
このように本発明の電子部品搭載多層配線基板によると、集積回路等の電子部品をコア材層の第１の開口部に収容すると共に、樹脂層の第２の開口部を利用して電子部品と接続用導体部との間をワイヤボンディングにより電気的に接続しているので、コア材層の上面に直接電子部品を搭載してワイヤボンディング接続する場合に比べて、電子部品を搭載した多層配線基板の厚さを著しく薄くすることができ、薄型モジュール基板を構成することが可能となる。 As described above, according to the multilayer wiring board mounted with an electronic component of the present invention, an electronic component such as an integrated circuit is accommodated in the first opening of the core material layer, and the electronic component is utilized using the second opening of the resin layer. Is electrically connected to the connecting conductor by wire bonding. Therefore, compared to the case where electronic components are directly mounted on the upper surface of the core material layer and wire bonding is connected, multilayer wiring with electronic components is installed. The thickness of the substrate can be significantly reduced, and a thin module substrate can be configured.
前記コア材層の他方の面に、前記第１の開口部と同じ大きさで且つ該第１の開口部と整合する第３の開口部を有する第２の樹脂層が積層配置され、前記電子部品は、第１及び第３の開口部にて形成される開口部内に収容されていることを特徴とする。この場合、電子部品は、コア材層の第１の開口部と第２の樹脂層の第３の開口部にて形成される開口部内に収容されるので、コア材層の厚さが一定であっても電子部品の厚さに応じて第２の樹脂層の厚さを調整することにより、電子部品を第１の開口部と第３の開口部よりなる開口部の深さの範囲内に収納することができる。 A second resin layer having the same size as the first opening and having a third opening aligned with the first opening is stacked on the other surface of the core material layer, and the electron The component is housed in an opening formed by the first and third openings. In this case, since the electronic component is accommodated in the opening formed by the first opening of the core material layer and the third opening of the second resin layer, the thickness of the core material layer is constant. Even if it exists, by adjusting the thickness of the second resin layer according to the thickness of the electronic component, the electronic component is brought within the range of the depth of the opening formed by the first opening and the third opening. Can be stored.
前記ボンディングワイヤは前記電子部品と該接続用導体部との間でループ状に形成され、該ループの最上端は、前記第２の開口部に内部に位置することを特徴とする。このように、ボンディングワイヤのループの最上端が第２の開口部に内部に位置することにより、これらの開口部に樹脂を充填した際に、電子部品及びボンディングワイヤを樹脂により完全に封止することができる。
また、本発明によると、電子部品と、該電子部品を収容する第１の開口部を有するコア材層と、該コア材層の一方の面に積層され且つ前記第１の開口部より大きい第２の開口部を有する樹脂層と、前記コア材層の他方の面に積層され且つ前記電子部品を支持する支持層と、前記第１の開口部の周囲で且つ第２の開口部の内側の前記コア材層の前記一方の面上に配置された複数の接続用導体部と、前記電子部品と該接続用導体部との間を電気的に接続するボンディングワイヤと、前記電子部品及び前記ボンディングワイヤを封止するべく前記第１及び第２の開口部内に充填された封止樹脂と、により構成される電子部品搭載多層配線基板が提供される。
The bonding wire is formed in a loop shape between the electronic component and the connecting conductor, and an uppermost end of the loop is located inside the second opening. As described above, since the uppermost end of the bonding wire loop is located inside the second opening, when the opening is filled with the resin, the electronic component and the bonding wire are completely sealed with the resin. be able to.
According to the present invention, an electronic component, a core material layer having a first opening that accommodates the electronic component, and a layer that is laminated on one surface of the core material layer and is larger than the first opening. A resin layer having two openings, a support layer laminated on the other surface of the core material layer and supporting the electronic component, and around the first opening and inside the second opening A plurality of connecting conductors disposed on the one surface of the core material layer; a bonding wire for electrically connecting the electronic component and the connecting conductor; the electronic component and the bonding An electronic component-mounted multilayer wiring board is provided that includes a sealing resin filled in the first and second openings to seal the wire.
また、前記電子部品は接着フィルムを介して前記支持層に接合されていることを特徴とする。また、前記電子部品を支持する支持層は銅箔からなることを特徴とする。 The electronic component may be bonded to the support layer through an adhesive film. The support layer for supporting the electronic component is made of a copper foil.
電子部品は、積み重ねられた２つの半導体チップからなり、上側の半導体チップはその上面に形成された電極端子と前記接続用導体部との間がボンディングワイヤにより電気的に接続され、下側の半導体チップはその下側に形成された接続端子により、前記支持層に形成された接続用パッドとの間で接続されていることを特徴とする。このように電子部品が積み重ねられた２つの半導体チップからなる場合であっても、電子部品が第１の開口部内に確実に収容され、第１の樹脂層の第２の開口部を利用して上側の半導体チップと接続用導体部との間をワイヤボンディングにより電気的に接続され、且つ下側の半導体チップは支持層に形成された接続用パッドとの間で接続されるので、電子部品を搭載した多層配線基板の厚さを薄くすることが可能となる。 The electronic component is composed of two stacked semiconductor chips, and the upper semiconductor chip is electrically connected by bonding wires between the electrode terminals formed on the upper surface thereof and the connecting conductor portion. The chip is connected to a connection pad formed on the support layer by a connection terminal formed below the chip. Thus, even when the electronic component is composed of two semiconductor chips stacked, the electronic component is reliably accommodated in the first opening, and the second opening of the first resin layer is used. Since the upper semiconductor chip and the connection conductor are electrically connected by wire bonding, and the lower semiconductor chip is connected to the connection pads formed on the support layer, It is possible to reduce the thickness of the mounted multilayer wiring board.
また本発明によると、配線を形成すると共に第１の開口部を形成した板状のコア材を準備する工程と、該コア材の一方の面に前記第１の開口部より大きい第２の開口部を有する樹脂層を積層し、前記第１の開口部の周囲で且つ該第２の開口部の内側の前記コア材の前記一方の面上に、前記配線の一部として形成された複数の接続用導体部を露出させる工程と、前記コア材の他方の面に支持層を接着する工程と、前記第１の開口部の内部で該支持層の面上に電子部品を搭載する工程と、該電子部品と前記複数の接続用導体部との間をボンディングワイヤにより電気的に接続する工程と、前記電子部品及び前記ボンディングワイヤを封止するべく前記第１及び第２の開口部の内部に樹脂を充填する工程と、を含む電子部品搭載多層配線基板の製造方法が提供される。 Further, according to the present invention, a step of preparing a plate-like core material in which a wiring and a first opening are formed, and a second opening larger than the first opening on one surface of the core material A plurality of resin layers formed as part of the wiring on the one surface of the core material around the first opening and inside the second opening. A step of exposing the connecting conductor portion, a step of bonding a support layer to the other surface of the core material, a step of mounting an electronic component on the surface of the support layer inside the first opening, A step of electrically connecting the electronic component and the plurality of connecting conductors by a bonding wire; and the inside of the first and second openings to seal the electronic component and the bonding wire. A process for filling a resin, and manufacturing a multilayer wiring board with electronic components The law is provided.
このように本発明の電子部品搭載多層配線基板の製造方法によると、集積回路等の電子部品をコア材層の第１の開口部に収容すると共に、樹脂層の第２の開口部を利用して電子部品と接続用導体部との間をワイヤボンディングにより電気的に接続しているので、コア材層の上面に直接電子部品を搭載してワイヤボンディング接続する場合に比べて、著しく厚さを薄くした電子部品搭載多層配線基板を製造することができる。 As described above, according to the method for manufacturing an electronic component-mounted multilayer wiring board of the present invention, an electronic component such as an integrated circuit is accommodated in the first opening of the core material layer, and the second opening of the resin layer is used. Since the electronic parts and the connecting conductors are electrically connected by wire bonding, the thickness is significantly higher than when the electronic parts are mounted directly on the upper surface of the core material layer and connected by wire bonding. A thin electronic component-mounted multilayer wiring board can be manufactured.
該コア材の一方の面に前記樹脂層を積層する際、該コア材の他方の面に、前記第１の開口部と同じ大きさの第３の開口部を有する第２の樹脂層を、該第３の開口部が前記第１の開口部と整合するように積層し、前記電子部品を前記支持層上に搭載する際、前記第１及び第３の開口部にて形成される開口部内に収容することを特徴とする。この場合、電子部品は、コア材層の第１の開口部と第２の樹脂層の第３の開口部にて形成される開口部内に収容されるので、コア材層の厚さが一定であっても電子部品の厚さに応じて第２の樹脂層の厚さを調整することにより、電子部品を第１の開口部と第３の開口部よりなる開口部の深さの範囲内に収納することができ、厚さを薄くした電子部品搭載多層配線基板を製造することができる。 When laminating the resin layer on one surface of the core material, a second resin layer having a third opening having the same size as the first opening on the other surface of the core material, When the third opening is stacked so as to be aligned with the first opening, and the electronic component is mounted on the support layer, the inside of the opening formed by the first and third openings It is characterized in that it is housed. In this case, since the electronic component is accommodated in the opening formed by the first opening of the core material layer and the third opening of the second resin layer, the thickness of the core material layer is constant. Even if it exists, by adjusting the thickness of the second resin layer according to the thickness of the electronic component, the electronic component is brought within the range of the depth of the opening formed by the first opening and the third opening. An electronic component-mounted multilayer wiring board that can be housed and reduced in thickness can be manufactured.
該電子部品と前記複数の接続用導体部との間をボンディングワイヤにより電気的に接続する工程において、該ボンディングワイヤのループの最上端が前記第２の開口部の上面より下方に位置するように、接続することを特徴とする。このように、ボンディングワイヤのループの最上端が第２の開口部に内部に位置することにより、これらの開口部に樹脂を充填した際に、電子部品及びボンディングワイヤを樹脂により完全に封止することができる。 In the step of electrically connecting the electronic component and the plurality of connecting conductors by a bonding wire, the uppermost end of the bonding wire loop is positioned below the upper surface of the second opening. , Connected. As described above, since the uppermost end of the bonding wire loop is located inside the second opening, when the opening is filled with the resin, the electronic component and the bonding wire are completely sealed with the resin. be able to.
前記第１の開口部の内部で該支持層の面上に電子部品を搭載する工程において、前記電子部品を接着フィルムを介して前記支持層に接合することを特徴とする。また、前記電子部品を支持する支持層として銅箔を用いることを特徴とする。 In the step of mounting the electronic component on the surface of the support layer inside the first opening, the electronic component is bonded to the support layer via an adhesive film. In addition, a copper foil is used as a support layer for supporting the electronic component.
前記電子部品を銅箔からなる支持層上に搭載し、前記第１及び第２の開口部の内部に樹脂を充填した後、該銅箔をエッチングにより除去し、該銅箔を除去した後、両面に絶縁樹脂層を形成することを特徴とする。この場合において、前記銅箔をエッチングにより除去するにあたって、電子部品を搭載した該銅箔の部分のみ該銅箔を残し、且つ両面に絶縁樹脂層を形成するにあたって、残された前記銅箔が部分的に露出されて放熱部を形成するように、前記絶縁樹脂層に開口部を形成することを特徴とする。 After mounting the electronic component on a support layer made of copper foil, filling the resin inside the first and second openings, removing the copper foil by etching, after removing the copper foil, An insulating resin layer is formed on both sides. In this case, when the copper foil is removed by etching, only the portion of the copper foil on which the electronic component is mounted is left, and when the insulating resin layer is formed on both sides, the remaining copper foil is partially An opening is formed in the insulating resin layer so as to be exposed to form a heat radiating portion.
前記電子部品として、積み重ねられた２つの半導体チップを用い、上側の半導体チップはその上面に形成された電極端子と前記接続用導体部との間をボンディングワイヤにより電気的に接続し、下側の半導体チップはその下面に形成された接続端子を前記銅箔に接合し、その後、該銅箔をパターニングすることにより前記下側の半導体チップの接続端子に接続される配線パターンを形成することを特徴とする。 As the electronic component, two stacked semiconductor chips are used, and the upper semiconductor chip is electrically connected between the electrode terminal formed on the upper surface thereof and the connecting conductor portion by a bonding wire, and the lower semiconductor chip is connected to the lower semiconductor chip. The semiconductor chip is characterized in that a connection terminal formed on the lower surface of the semiconductor chip is joined to the copper foil, and then the copper foil is patterned to form a wiring pattern connected to the connection terminal of the lower semiconductor chip. And
本発明によると、電子部品を搭載した多層配線基板の厚さを著しく薄くすることができる。 According to the present invention, the thickness of a multilayer wiring board on which electronic components are mounted can be significantly reduced.
以下、添付図面を参照して本発明の実施形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図１〜図１２は本発明の第一実施形態に係る電子部品搭載多層配線基板の製造方法を工程順に示すものである。 FIGS. 1-12 shows the manufacturing method of the electronic component mounting multilayer wiring board based on 1st embodiment of this invention in order of a process.
図１は配線パターンを形成したコア材を示す。配線基板の素材として通常用いられるガラスエボキシ材等からなる板状のコア材１０を準備し、このコア材１０に周知の適当な方法でスルーホール１２を形成する。また、スルーホール１２を含むコア材１０に銅等によるめっきを施し、銅めっきの層にサブトラクト法によりパターニングし、スルーホール１２を貫通する導体ビア１４ａを含む必要な配線パターン１４を形成する。また、配線パターン１４の一部として、後の工程で、搭載した電子部品との間でワイヤボンディング接続するための接続用導体部としての複数の接続パッド１４ｂも同時に形成する。
FIG. 1 shows a core material on which a wiring pattern is formed. A plate-
或いはコア材１０の両面に予め銅層が形成された両面銅張板を使用し、スルーホールを形成した後スルーホールめっきを施してパターニングにより導体ビア１４ａ及び接続パッド１４ｂを含む配線パターン１４を形成しても勿論よい。
Alternatively, a double-sided copper-clad plate in which a copper layer is previously formed on both surfaces of the
図２はコア材に枠抜き加工をした状態を示す。図示のように、板状のコア材１０に枠抜き加工として、コア材１０を貫通する開口部１６を形成する。このような開口部１６はコア材１０に対して例えばルーターやドリル、打ち抜き金型を使用することにより加工形成することができる。そして、コア材１０の上面で開口部１６の周囲の領域に、ワイヤボンディング接続するための複数の接続パッド１４ｂが配置されるようにする。
FIG. 2 shows a state in which the core material has been subjected to frame cutting. As shown in the drawing, an
図３はコア材の上面に及び下面に樹脂層を形成した状態を示す。コア材１０の上面にはプリプレグからなる絶縁樹脂層１８を、コア材１０の下面にも同様にプリプレグからなる絶縁樹脂層２２をそれぞれ形成する。コア材１０の上面の絶縁樹脂層１８にはコア材１０の開口部１６より大きい開口部２０が予め形成されており、同様に、コア材１０の下面の絶縁樹脂層２２にはコア材１０の開口部１６と同じ大きさ形状の開口部２４が予め形成されている。これらの開口部２０、２４もルーターやドリル、打ち抜き金型によりプリプレグ樹脂に形成することができる。
FIG. 3 shows a state in which a resin layer is formed on the upper surface and the lower surface of the core material. An insulating
両面の絶縁樹脂層１８、２２を積層するにあったては、コア材１０の開口部１６に対して、絶縁樹脂層１８の開口部２０と絶縁樹脂層２２の開口部２４がそれぞれ整合される。これにより、ワイヤボンディング接続するため接続用導体となる接続パッド１４ｂがコア材１０の上面で且つ絶縁樹脂層１８の開口部２０の内側に露出される。一方、コア材１０の下面の絶縁樹脂層２２の開口部２４とコア材の１０の開口部１６とは同一の大きさ形状であるので、整合されて共通の開口部２６となる。
In laminating the insulating resin layers 18 and 22 on both sides, the
両面の絶縁樹脂層１８、２２にはレーザ光を用いたヴィア加工によりヴィア孔が形成され、レジスト（図示せず）の塗布、レジストのパターニング、銅めっきによるヴィア導体部を含む配線パターン１４がセミアディティブ法等の周知の方法で積み重ねるように形成される。
Via holes are formed in the insulating resin layers 18 and 22 on both surfaces by via processing using laser light, and a
図４は接続パッド１４ｂ上にニッケル・金めっきを施した図を示す。接続パッド１４ｂは後の工程でワイヤボンディングによる電気的な接続を行われる部位であることから、特に、後のワイヤボンディング工程で金ワイヤを用いる場合は、レジスト（図示せず）の塗布、レジストのパターニング、等の工程を経て、接続パッド１４ｂ上のレジストパターン開口部にニッケルめっきを施し、次いで金めっきを施すことにより、接続パッド１４ｂ上にニッケル・金めっき層２８を形成するのが好適である。
FIG. 4 shows a view in which nickel / gold plating is applied to the
図５は基板の絶縁樹脂層２２に銅箔を圧着接合する工程状態を示す。まず、適当な厚さの銅箔３０が準備され、その銅箔３０の接着面側に接着材として機能する絶縁レジストインキ３２を印刷形成し、基板の下側の絶縁樹脂層２２のコア材１０との接合面とは反対側、即ち下面側に、この銅箔３０が圧着接合される。この銅箔３０は次の工程でシリコン・デバイスや集積回路等の電子部品３４を搭載する場合の支持部材となるものである。
FIG. 5 shows a process state in which a copper foil is pressure bonded to the insulating
図６は電子部品３４を搭載した且つワイヤボンディングを行った状態を示す図である。電子部品３４はコア材１０の開口部１６と絶縁樹脂層２２の開口部２４から成る共通の開口部２６内に収納され、この開口部２６により露出された銅箔３０上に搭載される。電子部品３４の搭載にあたっては、接着材としてのダイアッタチフィルム３６を電子部品３４の回路未形成面、即ち電子部品３４の下面に予め貼付しておき、銅箔３０上に固着させる。或いは、このようなダイアッタチフィルム３６等のような接着材を使用しないで、例えばシリコンのフェースダウンによる表面実装方式により搭載し銅箔３０上に固着することも可能である。
FIG. 6 is a view showing a state where the
次に、電子部品３４の表面上に形成されている複数の電極端子３４ａと、ニッケル・金めっき層２８の施された複数の接続パッド１４ｂとの間を、ボンディングワイヤ３８により電気的に接続する。ボンディングワイヤ３８はループ状をなすことから、このループの最も高い位置が、プリプレグの絶縁樹脂層１８の開口部２０の範囲内に納まるように、即ちこのループが絶縁樹脂層１８の上面から上方へ突出しないよう調整する必要がある。換言すると、上側のプリプレグの絶縁樹脂層１８はボンディングワイヤ３８のループを吸収するに必要な程度の厚さを有することが必要となる。ボンディングワイヤ３８としては、金（Ａｕ）、銅（Ｃｕ）、又はアルミニウム（Ａｌ）等を好適に使用することができる。
Next, a plurality of
図７は電子部品３４を樹脂封止した状態を示す。コア材１０の開口部１６と絶縁樹脂層２２の開口部２４から成る共通の開口部２６及びこの開口部２６の上側のワイヤボンディング領域を含む絶縁樹脂層１８の開口部２０に、封止樹脂４０を充填する。これにより、電子部品３４及びボンディングワイヤ３８が絶縁封止される。封止樹脂４０としては、モールド樹脂、ポッティング樹脂、又はアンダーフィル樹脂等を用いることができる。
FIG. 7 shows a state where the
図８は支持層としての銅箔を除去し且つ基板の両面に絶縁樹脂層を形成した状態を示す。支持層としての銅箔３０を、例えば銅を溶解する適当なエッチング液を用いることにより、剥離除去する。そして、基板両面の樹脂をアッシングにより粗面化した後、基板両面にプリプレグからなる絶縁樹脂層１８、２２と同様の素材からなる絶縁樹脂層４２、４４を形成する。このように、銅箔３０を除去することにより、基板の両面は同質の素材である絶縁樹脂により覆われることとなり、熱膨張率の差による基板の反りを低減できることとなる。
FIG. 8 shows a state where the copper foil as the support layer is removed and the insulating resin layers are formed on both sides of the substrate. The
図９は基板両面の絶縁樹脂層に配線を形成した状態を示す。基板両面に形成した絶縁樹脂層４２、４４にはレーザ光を用いたヴィア加工によりヴィア孔が形成され、レジスト（図示せず）の塗布、レジストのパターニング、銅めっきによりヴィア導体部を含む配線パターン１４が更に積み重ねるようにして形成される。 FIG. 9 shows a state in which wiring is formed on the insulating resin layers on both sides of the substrate. Via holes are formed in the insulating resin layers 42 and 44 formed on both surfaces of the substrate by via processing using laser light, and a wiring pattern including a via conductor portion is formed by applying a resist (not shown), patterning the resist, and copper plating. 14 is formed to be further stacked.
図１０はレジストのパターニングを行った状態を示す図である。配線パターン１４が形成された基板両面の絶縁樹脂層４２、４４にレジスト４６、４８をそれぞれ塗布し、これらのレジストのパターニングが行われる。レジスト４６、４８のパターニング開口部から露出する配線パターンの部分は、例えば次の工程で表面実装部品を実装するための接続パッド４６ａを形成し、或いははんだバンプ等の外部接続端子を接続するための接続パッド４８ａとして使用される。
FIG. 10 is a view showing a state in which the resist is patterned. Resist 46 and 48 are respectively applied to the insulating resin layers 42 and 44 on both sides of the substrate on which the
図１１はダイシングを行う状態を示す。少なくとも１つの電子部品３４を含む基板の領域であって、１つの半導体装置を構成する単位毎に、面Ｌに沿ってダイシング加工により切断される。
FIG. 11 shows a state where dicing is performed. A region of the substrate including at least one
図１２は表面実装部品を実装し且つ外部接続端子を形成した状態を示す。１つの単位の半導体装置として切断された電子部品実装多層配線基板において、表面実装部品５０が接続パッド４６ａを介して表面実装技術（ＳＭＴ）により搭載され、或いははんだバンプ５２が外部接続端子接続用の接続パッド４８ａに形成される。
FIG. 12 shows a state in which surface mount components are mounted and external connection terminals are formed. In an electronic component mounting multilayer wiring board cut as a single unit semiconductor device, a
このようにして形成された本発明の第一実施形態に係る電子部品搭載多層配線基板は、枠抜きの、即ち開口部１６を有するコア材１０及び開口部２４を有するプリプレグから成る絶縁樹脂層２２等を用いることにより、ワイヤボンディングによって電子部品３４と基板の接続パッド１４ｂとの間を電気的に接続する場合であっても、集積回路等の電子部品３４をコア材１０及び絶縁樹脂層２２の共通の開口部２６に収容し、且つボンディングワイヤ３８を絶縁樹脂層１８の開口部２０に収容しているので、基板の上面に電子部品を搭載してワイヤボンディング接続する従来の電子部品搭載多層配線基板の場合に比べて、電子部品３４を搭載した多層配線基板の厚さを著しく薄くすることが可能となった。
The electronic component-mounted multilayer wiring board according to the first embodiment of the present invention formed as described above is an insulating
また、コア材１０及び絶縁樹脂層２２の枠抜き積層を行っているので、電子部品３４及びワイヤボンディング部の枠抜き開口部２０、２６を利用して封止樹脂４０の充填を行うことができ、封止樹脂４０を充填させる際に開口部２０、２６が枠となってダム効果により溶融した樹脂の流れ出しを防止することができる。
Further, since the
図１３〜図１７は本発明の第二実施形態に係る電子部品搭載多層配線基板の製造方法を工程順に示すものである。この第二実施形態においては、図１〜図７に示したコア材１０を準備して配線パターンを形成する工程（図１）から封止樹脂を充填する工程（図７）までは、第一実施形態の場合と同様であるので、説明を省略する。
13 to 17 show a method of manufacturing an electronic component-mounted multilayer wiring board according to the second embodiment of the present invention in the order of steps. In the second embodiment, from the step of preparing the
図１３は銅箔３０を剥離除去して両面に絶縁樹脂層を形成した状態を示す。電子部品３４を基板に搭載し（図６）、共通の開口部２６及び開口部２０に封止樹脂４０を充填して電子部品３４及びボンディングワイヤ３８を絶縁封止した後（図７）、この第二実施形態においては、図１３において、電子部品３４を搭載する場合の支持層として機能していた銅箔３０を、例えば銅を溶解するエッチング液を使用して、溶解除去するのであるが、銅箔３０が溶解される範囲を部分的に制限し、電子部品３４が搭載された下面に相当する領域のみ、銅箔３０の一部の残るようにする。即ち、エッチング液を使用して銅箔３０を裏面側から溶解除去する場合は、エッチングの進行過程の途中で処理を一旦停止し、適当なマスキングにて電子部品３４の下面の領域のみ覆い、その他の領域のみエッチングを進行させて銅箔を完全に除去し、電子部品３４の下面の領域のみ部分的に銅箔３０ａが残るようにする。なお、電子部品３４を支持層である銅箔３０に搭載する際に、電子部品の放熱性をより良好なものとするため、電子部品３４と銅箔３０との間に放熱シートを介在させておいても良い。
FIG. 13 shows a state where the
そして、第一実施形態の場合と同様、基板両面の樹脂をアッシングにより粗面化した後、基板両面に、絶縁樹脂層１８、２０と同様の素材からなる絶縁樹脂層４２、４４を形成する。このように、銅箔３０は大部分の領域が除去されることにより、基板の両面は同質の素材である絶縁樹脂層４２、４４により覆われて、熱膨張率の差による基板の反りを低減できることとなる。
As in the case of the first embodiment, the resin on both sides of the substrate is roughened by ashing, and then the insulating resin layers 42 and 44 made of the same material as the insulating resin layers 18 and 20 are formed on both sides of the substrate. As described above, the
図１４は基板両面の絶縁樹脂層に配線を形成した状態を示す。基板両面に形成した絶縁樹脂層４２、４４には、第一実施形態の場合と同様、レーザ光等を用いてヴィア加工によりヴィア孔が形成されるが、このヴィア加工の際に同時に、電子部品３４下面に残された銅箔３０ａを覆っている絶縁樹脂層４４の領域に孔又は溝４４ａ等を形成し、銅箔３０ａを部分的に露出させる。これにより、残された銅箔３０ａは電子部品３４の放熱部として機能できるようになる。
FIG. 14 shows a state in which wiring is formed on the insulating resin layers on both sides of the substrate. As in the case of the first embodiment, via holes are formed in the insulating resin layers 42 and 44 formed on both surfaces of the substrate by laser processing or the like. A hole or
ヴィア加工後は、第一実施形態の場合と同様、レジスト（図示せず）の塗布、レジストのパターニング、銅めっきによりヴィア導体部を含む配線パターン１４が更に積み重ねるようにして形成される。
After via processing, as in the case of the first embodiment, the
図１５はレジストのパターニングを行った状態を示す図である。第一実施形態の場合と同様、表面に配線パターン形成された基板両面の絶縁樹脂層４２、４４にレジスト４６、４８を塗布し、これらのレジストのパターニングが行われる。この場合において、電子部品３４下面の銅箔３０ａに対応するレジスト４８の部分は、銅箔３０ａによる電子部品３４の放熱性を良好にするため開口部４８ｂとなっている。レジスト４６、４８のその他のパターニング開口部から露出する配線パターンの部分は、例えば次の工程で表面実装部品を実装するための接続パッド４６ａとして形成され、或いははんだバンプ等の外部接続端子を接続するための接続パッド４８ａとして使用される。
FIG. 15 is a view showing a state in which the resist is patterned. As in the case of the first embodiment, resists 46 and 48 are applied to the insulating resin layers 42 and 44 on both surfaces of the substrate having a wiring pattern formed on the surface, and these resists are patterned. In this case, a portion of the resist 48 corresponding to the
図１６はダイシングを行う状態を示す。第一実施形態の場合と同様、少なくとも１つの電子部品３４を含む基板の領域であって、１つの半導体装置を構成する単位毎に、面Ｌに沿ってダイシング加工により切断される。
FIG. 16 shows a state where dicing is performed. As in the case of the first embodiment, it is a region of the substrate including at least one
図１７は表面実装部品を実装し且つ外部接続端子を形成した状態を示す。第一実施形態の場合と同様、１つの単位の半導体装置として切断された電子部品実装多層配線基板は、表面実装部品を実装するための接続パッド４６ａを介して表面実装技術（ＳＭＴ）により表面実装部品５０が搭載され、或いは外部接続端子接続用の接続パッド４８ａにはんだバンプ５２が形成される。
FIG. 17 shows a state where surface-mounted components are mounted and external connection terminals are formed. As in the case of the first embodiment, the electronic component mounting multilayer wiring board cut as a single unit semiconductor device is surface-mounted by surface mounting technology (SMT) via
このようにして形成された本発明の第二実施形態に係る電子部品搭載多層配線基板は、第一実施形態の場合と同様、枠抜きの、即ち開口部１６を有するコア材１０或いは開口部２４を有するプリプレグから成る絶縁樹脂層２２を用いることにより、ワイヤボンディングによって電子部品３４と基板の接続パッド１４ｂとの間を電気的に接続する場合であっても、集積回路等の電子部品３４をコア材１０及び絶縁樹脂層２２の共通の開口部２６に収容し、且つボンディングワイヤ３８を絶縁樹脂層１８の開口２０収容しているので、基板の上面に電子部品を搭載してワイヤボンディング接続する従来の電子部品搭載多層配線基板の場合に比べて、電子部品３４を搭載した多層配線基板の厚さを著しく薄くすることが可能となった。
The electronic component mounting multilayer wiring board according to the second embodiment of the present invention formed in this way is framed, that is, the
更に、第二実施形態に係る製造方法にて製造された電子部品搭載多層配線基板では、電子部品３４の下面に熱伝導率の高い銅箔３０が部分的に残され、且つ銅箔３０の部分に対応する絶縁樹脂層４４の領域に孔又は溝４４ｃ等が形成され、銅箔３０が部分的に露出していることにより、銅箔３０が電子部品３４の放熱部として機能し、放熱性の良好な電子部品搭載多層配線基板を得ることが可能となる。
Furthermore, in the electronic component-mounted multilayer wiring board manufactured by the manufacturing method according to the second embodiment, the
図１８〜図２３は本発明の第三実施形態に係る電子部品搭載多層配線基板の製造方法を工程順に示すものである。この第三実施形態においては、図１〜図５に示したコア材１０を準備して配線パターンを形成する工程（図１）から支持層としての銅箔を基板に圧着接合する工程（図５）までは、第一実施形態の場合と同様であるので、説明を省略する。
18 to 23 show a method for manufacturing an electronic component-mounted multilayer wiring board according to the third embodiment of the present invention in the order of steps. In the third embodiment, the
図１８は基板に積み重ねられた２の電子部品（半導体チップ）６０、６２を搭載し且つ上側の電子部品６０についてワイヤボンディングを行った状態を示す図である。２つの電子部品６０、６２のうち上側に搭載される電子部品６０は、前述の実施形態で使用した電子部品と同様に、上面に電極端子６０ａを有し、ワイヤボンディングにより接続する形式のものである。ただし、前述の実施形態で使用した電子部品と比べ、厚さの薄いものである必要がある。
FIG. 18 is a view showing a state in which two electronic components (semiconductor chips) 60 and 62 stacked on a substrate are mounted and wire bonding is performed on the upper
下側に搭載される他方の電子部品６２は、表面実装型の電子部品であって、下面にバンプからなる接続用端子６２ａを有する形式のものである。このようなスタック型の２つの電子部品６０、６２は、積み重ねた状態で、コア材１０及び絶縁樹脂層２２の両者により形成される共通の開口部２６の深さの範囲内に収まる程度の厚さのものでなければならない。スタック型の２つの電子部品６０、６２としては種々のものがあるが、予め両者が固着された状態で基板に搭載される。
The other
下側の電子部品６２の下面と銅箔３０との間の接合は、例えば接着材としてのダイアッタチフィルム３６を電子部品６２の下面に接着させておき、電子部品６２を銅箔３０に対して加熱及び加圧することにより接合される。電子部品６２の接続用端子６２ａと銅箔３０との間は、この圧接により、電気的な接合も行われる。
For the joining between the lower surface of the lower
上側の電子部品６０はその表面上に形成されている複数の電極端子６０ａと、ニッケル・金めっき層２８の施された複数の接続パッド１４ｂとの間を、ボンディングワイヤ３８により電気的に接続される。ボンディングワイヤ３８はループ状をなすことから、前述の実施形態の場合と同様に、ループの最も高い位置がプリプレグの絶縁樹脂層１８の開口部２０の範囲内に納まるように、即ち絶縁樹脂層１８の上面から上方へ突出しないよう調整する必要がある。換言すると、プリプレグの絶縁樹脂層１８はボンディングワイヤ３８のループを吸収するに必要な程度の厚さを有することが必要となる。ボンディングワイヤ３８としては、金（Ａｕ）、銅（Ｃｕ）又はアルミニウム（Ａｌ）等を好適に使用することができる。
The upper
なお、スタック型の電子部品（半導体チップ）６０、６２を銅箔３０上に搭載する際、上述のように、２つの電子部品６０、６２を結合させた後に一括で搭載しても良いが、下側の電子部品６２を先に搭載し接続端子６２ａと銅箔を接合させた後、上側の電子部品６０を下側の電子部品６２の上に搭載し、上側の電子部品６０についてワイヤボンディングを行っても良い。
In addition, when mounting the stack-type electronic components (semiconductor chips) 60 and 62 on the
図１９は樹脂封止した状態を示す。共通の開口部２６及び絶縁樹脂層１８の開口部２０に封止樹脂４０を充填する。これにより、２つの電子部品６０、６２及びボンディングワイヤ３８が絶縁封止される。封止樹脂４０としては、モールド樹脂、ポッティング樹脂、又はアンダーフィル樹脂等を用いることができる。
FIG. 19 shows a resin-sealed state. The sealing
図２０は支持層としての銅箔を部分的に除去し且つ基板の両面に絶縁樹脂層を形成した状態を示す。２つの電子部品６０、６２を搭載する場合の支持層として機能していた銅箔３０を、例えば銅を溶解するエッチング液を使用して、溶解除去するのであるが、銅箔３０が溶解される範囲を部分的に制限し、下側の電子部品６２の接続用端子６２ａと接続する配線パターン６４を形成する。即ち、エッチング液を使用して銅箔３０を裏面側から溶解除去する場合は、エッチングの進行過程の途中で処理を一旦停止し、適当なマスキングにて電子部品６２の接続用端子６２ａと接続する配線パターン６４に対応する部分のみを覆い、その他の領域のみエッチングを進行させて銅箔を完全に除去し、配線パターン６４が残るようにする。
FIG. 20 shows a state in which the copper foil as a support layer is partially removed and an insulating resin layer is formed on both sides of the substrate. The
そして、前述の実施形態の場合と同様、基板両面の樹脂をアッシングにより粗面化した後、基板両面に絶縁樹脂層１８、２２と同様の素材からなる絶縁樹脂層４２、４４を形成する。このように、銅箔３０は大部分の領域が除去されることにより、基板の両面は同質の素材である絶縁樹脂層により覆われて、熱膨張率の差による基板の反りを低減できることとなる。
As in the case of the above-described embodiment, the resin on both sides of the substrate is roughened by ashing, and then the insulating resin layers 42 and 44 made of the same material as the insulating resin layers 18 and 22 are formed on both sides of the substrate. Thus, by removing most of the
図２１は基板両面の絶縁樹脂層に配線を形成した状態を示す。基板両面に形成した絶縁樹脂層４２、４４には、前述の実施形態の場合と同様、レーザ光等を用いてヴィア加工によりヴィア孔が形成されるが、このヴィア加工の際には、電子部品６２の接続用端子６２ａと接続する配線パターン６４につながった導体ヴィアを形成するためのヴィア孔も同時に形成する。
FIG. 21 shows a state in which wiring is formed on the insulating resin layers on both sides of the substrate. In the insulating resin layers 42 and 44 formed on both surfaces of the substrate, via holes are formed by via processing using a laser beam or the like, as in the above-described embodiment. A via hole for forming a conductor via connected to the
ヴィア加工後は、前述の実施形態の場合と同様、レジスト（図示せず）の塗布、レジストのパターニング、銅めっきによりヴィア導体部を含む配線パターン１４が更に積み重ねるようにして形成される。
After the via processing, as in the case of the above-described embodiment, the
図２２はレジストのパターニングを行った状態を示す図である。前述の実施形態の場合と同様、表面に配線パターン形成された基板両面の絶縁樹脂層４２、４４にレジスト４６、４８を塗布し、これらのレジストのパターニングが行われる。レジスト４６、４８のパターニング開口部から露出する配線パターンの部分は、例えば次の工程で表面実装部品を実装するための接続パッド４６ａを形成し、或いははんだバンプ等の外部接続端子を接続するための接続パッド４８ａとして使用される。
FIG. 22 is a view showing a state in which the resist is patterned. As in the case of the above-described embodiment, resists 46 and 48 are applied to the insulating resin layers 42 and 44 on both sides of the substrate having a wiring pattern formed on the surface, and these resists are patterned. The portions of the wiring pattern exposed from the patterning openings of the resists 46 and 48 form, for example,
図２３はダイシングを行う状態を示す。少なくとも１つの電子部品３４を含む基板の領域であって、１つの半導体装置を構成する単位毎に、面Ｌに沿ってダイシング加工により切断される。
FIG. 23 shows a state where dicing is performed. A region of the substrate including at least one
図２４は表面実装部品を実装し且つ外部接続端子を形成して電子部品実装多層配線基板を完成させた状態を示す。前述の実施形態と同様、１つの単位の半導体装置として切断された第三実施形態に係る電子部品実装多層配線基板は、表面実装部品を実装するための接続パッド４６ａを介して表面実装技術（ＳＭＴ）により表面実装部品５０が搭載され、或いは外部接続端子接続用の接続パッド４８ａにはんだバンプ５２が形成される。
FIG. 24 shows a state in which a surface-mounted component is mounted and an external connection terminal is formed to complete an electronic component-mounted multilayer wiring board. Similar to the above-described embodiment, the electronic component mounting multilayer wiring board according to the third embodiment cut as one unit of semiconductor device has a surface mounting technology (SMT) via
この第三実施形態に係る電子部品実装多層配線基板においては、前述の第一及び第二実施形態の場合と同様の作用効果を具備する他に、上述のようにワイヤボンディング接続形式の電子部品と表面実装式電子部品とのような搭載形式の異なるスタック型の電子部品を多層配線基板に搭載することが可能となる。 In the electronic component mounting multilayer wiring board according to the third embodiment, in addition to having the same effects as those of the first and second embodiments described above, as described above, Stack type electronic components having different mounting formats such as surface-mount electronic components can be mounted on the multilayer wiring board.
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。 Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above-described embodiments, and various forms, modifications, corrections, and the like are possible within the spirit and scope of the present invention. It is.
以上説明したように、本発明によると、集積回路等の電子部品をコア材層の開口部に収容すると共に、プリプレグ樹脂層の開口部を利用して電子部品と接続用導体部との間をワイヤボンディングにより電気的に接続しているので、基板の上面に直接電子部品を搭載してワイヤボンディング接続する従来の電子部品搭載多層配線基板の場合に比べて、電子部品を搭載した多層配線基板の厚さを著しく薄くすることができ、電子部品搭載多層配線基板の薄型化を達成することができる。 As described above, according to the present invention, an electronic component such as an integrated circuit is accommodated in the opening of the core material layer, and between the electronic component and the connecting conductor portion using the opening of the prepreg resin layer. Since it is electrically connected by wire bonding, compared with the conventional multilayer wiring board with electronic components mounted on the upper surface of the board and electronic bonding, the multilayer wiring board with electronic components is installed. The thickness can be remarkably reduced, and the electronic component-mounted multilayer wiring board can be thinned.
また、コア材及びプリプレグ樹脂層の枠抜き積層を行っているので、電子部品及びワイヤボンディング部の枠抜き開口部を利用して封止樹脂の充填を行うことができ、封止樹脂の流れ出しを防止する、即ちダム効果を発揮させることができる。 In addition, since the core material and the prepreg resin layer are framed and laminated, the sealing resin can be filled using the framed opening of the electronic component and the wire bonding portion, and the sealing resin can flow out. It is possible to prevent the dam effect.
１０ コア材
１２ スルーホール
１４、１４ａ 配線パターン（接続用導体部）
１６、２０、２４ 開口部
１８、２２ 絶縁樹脂層
２６ ニッケル・金めっき
３０ 銅箔（支持層）
３４ 電子部品
３６ ダイアタッチフィルム
３８ ボンディングワイヤ
４０ 封止樹脂
４２、４４ 絶縁樹脂層
４６、４８ レジスト
５０、６０、６２ 表面実装部品
10
16, 20, 24
34
Claims (14)
前記コア材層の他方の面に、前記第１の開口部と同じ大きさで且つ該第１の開口部と整合する第３の開口部を有する第２の樹脂層が積層配置され、前記電子部品は、第１及び第３の開口部にて形成される開口部内に収容され、
前記ボンディングワイヤは前記電子部品と該接続用導体部との間でループ状に形成され、該ループの最上端は、前記第２の開口部に内部に位置し、
前記第１の開口部が、コア材層を貫通して設けられ、
前記コア材層の両面の封止樹脂上に、配線パターンが形成されていることを特徴とする電子部品搭載多層配線基板。 An electronic component, a core material layer having a first opening in which the electronic component is accommodated, and a second opening that is stacked on one surface of the core material layer and is larger than the first opening. A resin layer; a plurality of connecting conductor portions disposed on the one surface of the core material layer around the first opening and inside the second opening; and the electronic component and the connection A bonding wire for electrically connecting the conductor part, a sealing resin filled in the first and second openings to seal the electronic component and the bonding wire, and the sealing resin And a wiring pattern formed thereon,
A second resin layer having the same size as the first opening and having a third opening aligned with the first opening is stacked on the other surface of the core material layer, and the electron The component is housed in an opening formed by the first and third openings,
The bonding wire is formed in a loop shape between the electronic component and the connecting conductor, and the uppermost end of the loop is located inside the second opening,
The first opening is provided through the core material layer;
An electronic component-mounted multilayer wiring board, wherein a wiring pattern is formed on a sealing resin on both surfaces of the core material layer.
前記コア材層と前記支持層との間には、前記第１の開口部と同じ大きさで且つ該第１の開口部と整合する第３の開口部を有する第２の樹脂層が積層配置され、前記電子部品は、第１及び第３の開口部にて形成される開口部内に収容され、
前記第１の開口部が、コア材層を貫通して設けられること、
前記ボンディングワイヤは前記電子部品と該接続用導体部との間でループ状に形成され、該ループの最上端は、前記第２の開口部に内部に位置すること、を特徴とする電子部品搭載多層配線基板。 An electronic component, a core material layer having a first opening that accommodates the electronic component, and a resin that is laminated on one surface of the core material layer and has a second opening larger than the first opening A layer, a support layer laminated on the other surface of the core material layer and supporting the electronic component, and the one of the core material layers around the first opening and inside the second opening A plurality of connecting conductor portions disposed on the surface of the substrate, a bonding wire for electrically connecting the electronic component and the connecting conductor portion, and the electronic component and the bonding wire for sealing the electronic component and the bonding wire. A sealing resin filled in the first and second openings, and
Between the core material layer and the support layer, a second resin layer having a third opening having the same size as the first opening and matching with the first opening is laminated. The electronic component is housed in an opening formed by the first and third openings,
The first opening is provided through the core material layer;
The bonding wire is formed in a loop shape between the electronic component and the connecting conductor, and an uppermost end of the loop is located inside the second opening, Multilayer wiring board.
該コア材の一方の面に前記第１の開口部より大きい第２の開口部を有する樹脂層を積層し、前記第１の開口部の周囲で且つ該第２の開口部の内側の前記コア材の前記一方の面上に、前記配線の一部として形成された複数の接続用導体部を露出させる工程と、
前記コア材の他方の面に支持層を接着する工程と、
前記第１の開口部の内部で該支持層の面上に電子部品を搭載する工程と、
該電子部品と前記複数の接続用導体部との間をボンディングワイヤにより電気的に接続する工程と、
前記電子部品及び前記ボンディングワイヤを封止するべく前記第１及び第２の開口部の内部に樹脂を充填する工程と、を含む電子部品搭載多層配線基板の製造方法であって、
該コア材の一方の面に前記樹脂層を積層する際、該コア材の他方の面に、前記第１の開口部と同じ大きさの第３の開口部を有する第２の樹脂層を、該第３の開口部が前記第１の開口部と整合するように積層し、前記電子部品を前記支持層上に搭載する際、前記第１及び第３の開口部にて形成される開口部内に収容すること、
該電子部品と前記複数の接続用導体部との間をボンディングワイヤにより電気的に接続する工程において、該ボンディングワイヤのループの最上端が前記第２の開口部の上面より下方に位置するように、接続すること、
前記第１の開口部が、コア材層を貫通して設けられ、更に、
前記コア材層の両面の封止樹脂上に、配線パターンが形成されていることを特徴とする電子部品搭載多層配線基板の製造方法。 A step of preparing a plate-shaped core material in which a wiring and a first opening are formed;
A resin layer having a second opening larger than the first opening is laminated on one surface of the core material, and the core around the first opening and inside the second opening. Exposing a plurality of connecting conductor portions formed as part of the wiring on the one surface of the material;
Adhering a support layer to the other surface of the core material;
Mounting an electronic component on the surface of the support layer inside the first opening;
Electrically connecting the electronic component and the plurality of connecting conductors with a bonding wire;
Filling the resin inside the first and second openings to seal the electronic component and the bonding wire, and a method of manufacturing an electronic component-mounted multilayer wiring board,
When laminating the resin layer on one surface of the core material, a second resin layer having a third opening having the same size as the first opening on the other surface of the core material, When the third opening is stacked so as to be aligned with the first opening, and the electronic component is mounted on the support layer, the inside of the opening formed by the first and third openings Housed in the
In the step of electrically connecting the electronic component and the plurality of connecting conductors by a bonding wire, the uppermost end of the bonding wire loop is positioned below the upper surface of the second opening. Connecting,
The first opening is provided through the core material layer;
A method of manufacturing an electronic component-mounted multilayer wiring board, wherein a wiring pattern is formed on a sealing resin on both surfaces of the core material layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012158823A JP5539453B2 (en) | 2012-07-17 | 2012-07-17 | Electronic component-mounted multilayer wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012158823A JP5539453B2 (en) | 2012-07-17 | 2012-07-17 | Electronic component-mounted multilayer wiring board and manufacturing method thereof |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006286300A Division JP5100081B2 (en) | 2006-10-20 | 2006-10-20 | Electronic component-mounted multilayer wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012209590A true JP2012209590A (en) | 2012-10-25 |
| JP5539453B2 JP5539453B2 (en) | 2014-07-02 |
Family
ID=47189027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012158823A Expired - Fee Related JP5539453B2 (en) | 2012-07-17 | 2012-07-17 | Electronic component-mounted multilayer wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5539453B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014170893A (en) * | 2013-03-05 | 2014-09-18 | Taiyo Yuden Co Ltd | Camera module |
| JP2015142068A (en) * | 2014-01-30 | 2015-08-03 | 日本精工株式会社 | Electronic control unit and electric power steering device |
| WO2023223954A1 (en) * | 2022-05-19 | 2023-11-23 | 株式会社村田製作所 | High frequency module |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11126978A (en) * | 1997-10-24 | 1999-05-11 | Kyocera Corp | Multilayered wiring board |
| JP2001015926A (en) * | 1999-06-29 | 2001-01-19 | Nec Corp | Printed wiring board |
| JP2002217327A (en) * | 2001-01-17 | 2002-08-02 | Kyocera Corp | Package for containing semiconductor element and its manufacturing method |
| JP2003282771A (en) * | 2002-03-20 | 2003-10-03 | Kyocera Corp | Wiring board with heat sink plate |
| JP2008103615A (en) * | 2006-10-20 | 2008-05-01 | Shinko Electric Ind Co Ltd | Electronic component mounting multilayer wiring board and its manufacturing method |
-
2012
- 2012-07-17 JP JP2012158823A patent/JP5539453B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11126978A (en) * | 1997-10-24 | 1999-05-11 | Kyocera Corp | Multilayered wiring board |
| JP2001015926A (en) * | 1999-06-29 | 2001-01-19 | Nec Corp | Printed wiring board |
| JP2002217327A (en) * | 2001-01-17 | 2002-08-02 | Kyocera Corp | Package for containing semiconductor element and its manufacturing method |
| JP2003282771A (en) * | 2002-03-20 | 2003-10-03 | Kyocera Corp | Wiring board with heat sink plate |
| JP2008103615A (en) * | 2006-10-20 | 2008-05-01 | Shinko Electric Ind Co Ltd | Electronic component mounting multilayer wiring board and its manufacturing method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014170893A (en) * | 2013-03-05 | 2014-09-18 | Taiyo Yuden Co Ltd | Camera module |
| JP2015142068A (en) * | 2014-01-30 | 2015-08-03 | 日本精工株式会社 | Electronic control unit and electric power steering device |
| WO2023223954A1 (en) * | 2022-05-19 | 2023-11-23 | 株式会社村田製作所 | High frequency module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5539453B2 (en) | 2014-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
| JP4208631B2 (en) | Manufacturing method of semiconductor device | |
| JP4204989B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3813402B2 (en) | Manufacturing method of semiconductor device | |
| JP2701802B2 (en) | Printed circuit board for bare chip mounting | |
| KR101985020B1 (en) | Method of manufacturing wiring substrate | |
| US20100193937A1 (en) | Semiconductor module | |
| US20080298023A1 (en) | Electronic component-containing module and manufacturing method thereof | |
| JP4383257B2 (en) | Circuit device and manufacturing method thereof | |
| JP2007207802A (en) | Electronic circuit module and method of manufacturing same | |
| TWI506758B (en) | Package on package structure and method for manufacturing same | |
| JP5539453B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
| JP2010062199A (en) | Circuit board | |
| JP5397012B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
| JP4266717B2 (en) | Manufacturing method of semiconductor device | |
| JP6587795B2 (en) | Circuit module | |
| WO2021115377A1 (en) | Packaging method, packaging structure and packaging module | |
| JP5369875B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
| JP2019029622A (en) | Heat dissipation substrate and method for manufacturing heat dissipation substrate | |
| JP4814129B2 (en) | Wiring board with built-in components, Wiring board built-in components | |
| JP2016219535A (en) | Electronic circuit device | |
| JP2018207118A (en) | Circuit module | |
| CN215266271U (en) | Front and back chip integrated packaging structure based on copper foil carrier plate | |
| JP5601413B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
| JPH06177275A (en) | Heat dissipating plastic ic chip carrier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120717 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5539453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140430 |
|
| LAPS | Cancellation because of no payment of annual fees |