JP2012182379A - Multilayer chip component and method for manufacturing the same - Google Patents
Multilayer chip component and method for manufacturing the same Download PDFInfo
- Publication number
- JP2012182379A JP2012182379A JP2011045350A JP2011045350A JP2012182379A JP 2012182379 A JP2012182379 A JP 2012182379A JP 2011045350 A JP2011045350 A JP 2011045350A JP 2011045350 A JP2011045350 A JP 2011045350A JP 2012182379 A JP2012182379 A JP 2012182379A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- chip component
- multilayer chip
- multilayer
- intermetallic compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、プリント基板を複数枚積層してなる多層集合基板を、切断することによって得られる多層チップ部品、および、その製造方法に関する。 The present invention relates to a multilayer chip component obtained by cutting a multilayer aggregate substrate formed by laminating a plurality of printed circuit boards, and a method for manufacturing the multilayer chip component.
近年、絶縁基板の表面に導体配線層を形成した、いわゆるプリント基板が、回路基板や半導体素子を搭載したパッケージ等に適用されている。また、かかるプリント基板を複数枚積層してなる多層集合基板を、切断することによって多層チップ部品を製造することも知られている。 In recent years, what is called a printed circuit board in which a conductor wiring layer is formed on the surface of an insulating substrate has been applied to a circuit board or a package on which a semiconductor element is mounted. It is also known to produce a multilayer chip component by cutting a multilayer assembly board formed by laminating a plurality of such printed boards.
特許文献１（特開２００２−１６４２５３号公報）には、銅箔の間に樹脂からなる誘電体層が挟持された構造が開示され、多層プリント配線板の内層コア材としてのキャパシタ付きコア材料として用いられている。しかし、このようなコア材料は、樹脂多層基板に作りこむので汎用性がなく、種々の仕様の樹脂多層基板の要求に対応しにくいという問題があった。 Patent Document 1 (Japanese Patent Laid-Open No. 2002-164253) discloses a structure in which a dielectric layer made of resin is sandwiched between copper foils, and as a core material with a capacitor as an inner layer core material of a multilayer printed wiring board. It is used. However, since such a core material is formed on a resin multilayer substrate, there is a problem that it is not versatile and it is difficult to meet the requirements for various types of resin multilayer substrates.
そこで、特許文献２（特開２０１０−７４１５１号公報）には、チップ部品を内蔵した樹脂多層基板が開示されている。しかし、チップ部品はセラミック製であるため、電子部品を内蔵した樹脂多層基板を薄型化していくと、割れやすくなるという問題があった。 Therefore, Patent Document 2 (Japanese Patent Application Laid-Open No. 2010-74151) discloses a resin multilayer substrate in which chip components are incorporated. However, since the chip parts are made of ceramic, there is a problem that if the resin multilayer substrate containing the electronic parts is thinned, it becomes easy to break.
一方で、熱可塑性樹脂製のチップ部品は、屈曲性を有するため外部応力による割れなどの破損は生じにくいが、耐熱性、接合信頼性の高い外部電極を形成するために必要な比較的高温での熱処理を行うと、樹脂が流れ出してしまうという問題があった。 On the other hand, chip parts made of thermoplastic resin are flexible, so that they do not easily break due to cracks due to external stress, but at a relatively high temperature required to form an external electrode with high heat resistance and bonding reliability. When this heat treatment was performed, there was a problem that the resin flowed out.
本発明は、外部応力による破損が生じにくく、かつ、耐熱性、接合信頼性にも優れた多層チップ部品、および、その製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer chip component that is unlikely to be damaged by external stress and that has excellent heat resistance and bonding reliability, and a method for manufacturing the same.
本発明は、熱可塑性樹脂を含む絶縁性基板と、該絶縁性基板の少なくとも一方の表面に形成された導体配線層とを有するプリント基板を複数枚積層してなる多層集合基板を、切断することによって得られる多層チップ部品であって、
前記多層チップ部品の切断面に接して設けられた前記導体配線層と電気的に接続された外部電極を、前記多層チップ部品の切断面を含む表面上に有し、
前記外部電極は、Ｓｎを含有する第１金属と該第１金属よりも高い融点を有する第２金属との反応により生成する３００℃以上の融点を有する金属間化合物を含み、
前記第２金属の表面に最初に生成する金属間化合物の格子定数と前記第２金属の格子定数との差が、前記第２金属の格子定数に対して５０％以上であることを特徴とする多層チップ部品である。
The present invention cuts a multilayer assembly board formed by laminating a plurality of printed boards having an insulating substrate containing a thermoplastic resin and a conductor wiring layer formed on at least one surface of the insulating substrate. A multilayer chip part obtained by
An external electrode electrically connected to the conductor wiring layer provided in contact with the cut surface of the multilayer chip component, on the surface including the cut surface of the multilayer chip component;
The external electrode includes an intermetallic compound having a melting point of 300 ° C. or higher generated by a reaction between a first metal containing Sn and a second metal having a higher melting point than the first metal,
The difference between the lattice constant of the first intermetallic compound formed on the surface of the second metal and the lattice constant of the second metal is 50% or more with respect to the lattice constant of the second metal. It is a multilayer chip component.
前記導体配線層はＣｕからなることが好ましい。
前記第２金属はＣｕ−Ｎｉ合金またはＣｕ−Ｍｎ合金であることが好ましい。
The conductor wiring layer is preferably made of Cu.
The second metal is preferably a Cu—Ni alloy or a Cu—Mn alloy.
また、本発明は、熱可塑性樹脂を含む絶縁性基板と、該絶縁性基板の少なくとも一方の表面に形成された導体配線層とを有するプリント基板を複数枚積層して、熱処理することにより一括圧着し、多層集合基板を得るステップと、
前記多層集合基板を切断することにより多層チップ部品を得るステップと、
前記多層チップ部品の切断面に接して設けられた前記導体配線層と電気的に接続された外部電極を、前記多層チップ部品の切断面を含む表面上に導電性ペーストを用いて形成するステップと、
を含む多層チップ部品の製造方法であって、
前記導電性ペーストは、ＳｎまたはＳｎを８５重量％以上含有する合金である第１金属粉末、および、前記第１金属よりも高い融点を有する第２金属粉末からなる金属成分と、フラックス成分とからなり、
前記外部電極は、前記第１金属粉末と前記第２金属粉末との反応により生成する３００℃以上の融点を有する金属間化合物を含み、
前記熱処理において前記第２金属粉末の表面に最初に生成する金属間化合物の格子定数と前記第２金属の格子定数との差が、前記第２金属の格子定数に対して５０％以上であることを特徴とする、多層チップ部品の製造方法である。
In addition, the present invention provides a method of laminating a plurality of printed circuit boards having an insulating substrate containing a thermoplastic resin and a conductor wiring layer formed on at least one surface of the insulating substrate, and then heat-treating the printed circuit boards. And obtaining a multilayer assembly substrate;
Obtaining a multilayer chip component by cutting the multilayer assembly substrate;
Forming an external electrode electrically connected to the conductor wiring layer provided in contact with the cut surface of the multilayer chip component using a conductive paste on a surface including the cut surface of the multilayer chip component; ,
A method for producing a multilayer chip component comprising:
The conductive paste is composed of a first metal powder that is Sn or an alloy containing 85% by weight or more of Sn, a metal component that includes a second metal powder having a melting point higher than that of the first metal, and a flux component. Become
The external electrode includes an intermetallic compound having a melting point of 300 ° C. or higher generated by a reaction between the first metal powder and the second metal powder,
The difference between the lattice constant of the intermetallic compound initially formed on the surface of the second metal powder in the heat treatment and the lattice constant of the second metal is 50% or more with respect to the lattice constant of the second metal. A method for producing a multilayer chip component.
さらに、前記外部電極の表面にＳｎめっきを施すステップを含むことが好ましい。
前記第２金属はＣｕ−Ｎｉ合金またはＣｕ−Ｍｎ合金であることが好ましい。
Furthermore, it is preferable to include a step of performing Sn plating on the surface of the external electrode.
The second metal is preferably a Cu—Ni alloy or a Cu—Mn alloy.
本発明においては、特定の導電性ペーストを使用することにより、比較的低温の加熱処理で耐熱性、接合信頼性に優れた外部電極を形成することができるため、多層チップ部品を熱可塑性樹脂を含む絶縁性基板から形成することができる。これにより、外部応力による破損が生じにくく、かつ、耐熱性、接合信頼性にも優れた多層チップ部品を提供することができる。 In the present invention, by using a specific conductive paste, an external electrode having excellent heat resistance and bonding reliability can be formed by heat treatment at a relatively low temperature. It can be formed from an insulating substrate. As a result, it is possible to provide a multilayer chip component that is less likely to be damaged by external stress and that has excellent heat resistance and bonding reliability.
＜多層チップ部品＞
本発明の多層チップ部品は、電子部品として配線基板などに実装されて使用されるものである。電子部品としては、例えば、フィルタ、コンデンサ、抵抗、インダクタなどの受動部品が挙げられる。電子部品は、好ましくは、チップコンデンサ、チップ抵抗およびチップインダクタなどのチップ型受動部品である。以下に、本発明の多層チップ部品の各構成について詳細に説明する。
<Multilayer chip parts>
The multilayer chip component of the present invention is used by being mounted on a wiring board or the like as an electronic component. Examples of electronic components include passive components such as filters, capacitors, resistors, and inductors. The electronic component is preferably a chip-type passive component such as a chip capacitor, a chip resistor, and a chip inductor. Below, each structure of the multilayer chip component of this invention is demonstrated in detail.
［絶縁性基板］
絶縁性基板は、電気絶縁性を有する材料からなる板状またはフィルム状の基板であり、少なくとも熱可塑性樹脂を含むものである。熱可塑性樹脂としては、例えば、ポリイミド、液晶ポリマー（ＬＣＰ）、ポリエーテルケトン樹脂（ＰＥＥＫ）、ポリフェニレンスルフィド樹脂（ＰＰＳ）が挙げられる。熱可塑性樹脂を含む絶縁性基板は屈曲性に優れることから、それを用いて作製された多層チップ部品は、低背であっても外部応力（曲げ応力や衝撃荷重）に対して破壊されにくいものとなる。また、熱可塑性樹脂は吸水率が低いことから、吸水による特性（誘電率、誘電正接など）の変化が少ない、耐環境性（耐候性）に優れた多層チップ部品が得られる。
[Insulating substrate]
The insulating substrate is a plate-like or film-like substrate made of a material having electrical insulation, and includes at least a thermoplastic resin. Examples of the thermoplastic resin include polyimide, liquid crystal polymer (LCP), polyether ketone resin (PEEK), and polyphenylene sulfide resin (PPS). Insulating substrates containing thermoplastic resins are excellent in flexibility, so multilayer chip parts made using them are not easily destroyed by external stress (bending stress or impact load) even if they are low profile. It becomes. In addition, since the thermoplastic resin has a low water absorption rate, a multilayer chip part having excellent environmental resistance (weather resistance) with little change in characteristics (dielectric constant, dielectric loss tangent, etc.) due to water absorption can be obtained.
［導体配線層］
導体配線層としては、種々公知の配線基板に用いられる導体配線層を使用することができる。導体配線層の材料としては、例えば、銅、銀、アルミニウム、ＳＵＳ、ニッケル、金や、それらの合金などを用いることができ、好ましくは銅（Ｃｕ）である。導体配線層を銅で形成する場合、その原材料となる銅箔は、導電性が高く、厚みや形状が平滑であることから、導電性や高周波特性に優れた多層チップ部品を得ることができる。また、銅で形成された導体配線層は屈曲性に優れることから、それを用いて作製された多層チップ部品は、低背であっても外部応力に対して破壊されにくいものとなる。
[Conductor wiring layer]
As a conductor wiring layer, the conductor wiring layer used for various well-known wiring boards can be used. As a material for the conductor wiring layer, for example, copper, silver, aluminum, SUS, nickel, gold, or an alloy thereof can be used, and copper (Cu) is preferable. When the conductor wiring layer is formed of copper, the copper foil as a raw material has high conductivity and a smooth thickness and shape, so that a multilayer chip component having excellent conductivity and high frequency characteristics can be obtained. In addition, since the conductor wiring layer formed of copper is excellent in flexibility, a multilayer chip component manufactured using the conductor wiring layer is less likely to be broken by external stress even if it has a low profile.
［多層集合基板］
多層集合基板は、上記絶縁性基板、および、絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板が複数枚積層されてなるものである。多層集合基板は、切断することにより個々の多層チップ部品に分割される。
[Multilayer assembly board]
The multilayer assembly board is formed by laminating a plurality of printed boards having the above-mentioned insulating board and a conductor wiring layer formed on at least one surface of the insulating board. The multilayer assembly board is divided into individual multilayer chip parts by cutting.
［多層チップ部品］
多層集合基板を切断することによって得られる多層チップ部品の切断面を含む表面上には、外部電極が設けられる。外部電極は、多層チップ部品の切断面に接して設けられた導体配線層と電気的に接続される。
[Multilayer chip parts]
An external electrode is provided on the surface including the cut surface of the multilayer chip component obtained by cutting the multilayer aggregate substrate. The external electrode is electrically connected to a conductor wiring layer provided in contact with the cut surface of the multilayer chip component.
［外部電極］
本発明の多層チップ部品における外部電極は、Ｓｎを含有する第１金属と該第１金属よりも高い融点を有する第２金属との反応により生成する３００℃以上の融点を有する金属間化合物を含んでいる。
[External electrode]
The external electrode in the multilayer chip component of the present invention includes an intermetallic compound having a melting point of 300 ° C. or higher generated by a reaction between a first metal containing Sn and a second metal having a higher melting point than the first metal. It is out.
第１金属は、具体的には、Ｓｎ単体からなる金属、または、ＳｎとＣｕ、Ｎｉ、Ａｇ、Ａｕ、Ｓｂ、Ｚｎ、Ｂｉ、Ｉｎ、Ｇｅ、Ａｌ、Ｃｏ、Ｍｎ、Ｆｅ、Ｃｒ、Ｍｇ、Ｍｎ、Ｐｄ、Ｓｉ、Ｓｒ、Ｔｅ、Ｐからなる群より選ばれる少なくとも１種とを含む合金などが挙げられる。第１金属が合金である場合、Ｓｎを８５重量％以上含有することが好ましい。これにより、所望の金属間化合物（Ｃｕ2ＮｉＳｎ、Ｃｕ2ＭｎＳｎ、Ｎｉ-Ｓｎ金属間化合物、Ｍｎ-Ｓｎ金属間化合物、Ｓｎ−Ｃｕ金属間化合物など）を生成するために必要な、第２金属（Ｃｕ−Ｎｉ合金、Ｃｕ−Ｍｎ合金など）との反応成分であるＳｎの量を十分に供給することができる。第１金属におけるＳｎの含有量が８５重量％未満である場合、Ｓｎの量が不足して所望の量の金属間化合物が生成されず、耐熱性に優れた外部電極が得られなくなる。 Specifically, the first metal is a metal composed of Sn alone, or Sn and Cu, Ni, Ag, Au, Sb, Zn, Bi, In, Ge, Al, Co, Mn, Fe, Cr, Mg, And an alloy containing at least one selected from the group consisting of Mn, Pd, Si, Sr, Te, and P. When the first metal is an alloy, it is preferable to contain 85% by weight or more of Sn. Thereby, the second metal necessary for generating a desired intermetallic compound (Cu 2 NiSn, Cu 2 MnSn, Ni—Sn intermetallic compound, Mn—Sn intermetallic compound, Sn—Cu intermetallic compound, etc.). The amount of Sn that is a reaction component with (Cu—Ni alloy, Cu—Mn alloy, etc.) can be sufficiently supplied. When the content of Sn in the first metal is less than 85% by weight, the amount of Sn is insufficient and a desired amount of intermetallic compound is not generated, and an external electrode excellent in heat resistance cannot be obtained.
第２金属は、該第２金属の表面に最初に形成される上記金属間化合物と上記第２金属との格子定数の差が、上記第２金属の格子定数に対して５０％以上となるような金属（合金を含む）が用いられる。ここで、「第２金属の表面に最初に生成する金属間化合物」とは、加熱処理を開始してから最初に第２金属の表面に生成する金属間化合物であり、通常は、第１金属および第２金属を構成する金属からなる３元系合金（例えば、Ｃｕ2ＮｉＳｎ、Ｃｕ2ＭｎＳｎ）であり、好ましくは、Ｃｕ、ＮｉおよびＳｎからなる合金、または、Ｃｕ、ＭｎおよびＳｎからなる合金である。 The second metal is such that the difference in lattice constant between the intermetallic compound initially formed on the surface of the second metal and the second metal is 50% or more with respect to the lattice constant of the second metal. Metals (including alloys) are used. Here, the “intermetallic compound that is first generated on the surface of the second metal” is an intermetallic compound that is first generated on the surface of the second metal after the heat treatment is started. And a ternary alloy composed of a metal constituting the second metal (for example, Cu 2 NiSn, Cu 2 MnSn), preferably an alloy composed of Cu, Ni and Sn, or an alloy composed of Cu, Mn and Sn. It is.
「第２金属の表面に最初に形成される金属間化合物と第２金属との格子定数の差」とは、金属間化合物の格子定数（結晶軸の長さ）から第２金属成分の格子定数（結晶軸の長さ）を差し引いた値の絶対値である。すなわち、この格子定数の差は、第２金属との界面に新たに生成する金属間化合物の格子定数が、第２金属の格子定数に対してどれだけ差があるかを示すものであり、いずれの格子定数が大きいかを問わないものである。通常は、金属間化合物の格子定数の方が第２金属成分の格子定数よりも大きい。 “Difference in lattice constant between the intermetallic compound initially formed on the surface of the second metal and the second metal” refers to the lattice constant of the second metal component from the lattice constant (length of the crystal axis) of the intermetallic compound. This is the absolute value of the value obtained by subtracting (the length of the crystal axis). That is, this difference in lattice constant indicates how much the lattice constant of the intermetallic compound newly generated at the interface with the second metal is different from the lattice constant of the second metal. It does not matter whether the lattice constant of is large. Usually, the lattice constant of the intermetallic compound is larger than the lattice constant of the second metal component.
このように第２金属の表面に最初に生成する金属間化合物の格子定数と第２金属との格子定数の差を一定以上とすることで、第１金属と第２金属との金属間化合物を生成する反応を高速化することが可能となり、比較的低温で短時間の熱処理により、金属間化合物を生成させることができるため、外部電極中の低融点の第１金属が高融点の金属間化合物に短時間で変化し、耐熱性に優れた外部電極が形成される。本発明者らにより、第２金属の表面に最初に形成される金属間化合物と上記第２金属との格子定数の差が、上記第２金属の格子定数に対して５０％未満となるような、第１金属と第２金属を使用しても、このような効果を得ることができないことが分かっている。 Thus, by setting the difference between the lattice constant of the intermetallic compound initially formed on the surface of the second metal and the lattice constant of the second metal to a certain level or more, the intermetallic compound of the first metal and the second metal can be obtained. It is possible to speed up the reaction to be generated, and an intermetallic compound can be generated by heat treatment at a relatively low temperature for a short time. Therefore, the low melting point first metal in the external electrode is a high melting point intermetallic compound. Thus, an external electrode excellent in heat resistance is formed. According to the inventors, the difference in lattice constant between the intermetallic compound initially formed on the surface of the second metal and the second metal is less than 50% with respect to the lattice constant of the second metal. It has been found that even if the first metal and the second metal are used, such an effect cannot be obtained.
第２金属としては、例えば、Ｃｕ−Ｎｉ合金（Ｃｕ−１０Ｎｉなど）、Ｃｕ−Ｍｎ合金などが挙げられ、好ましくは、Ｃｕ−Ｎｉ合金またはＣｕ−Ｍｎ合金である。なお、本明細書において、たとえば「Ｃｕ−１０Ｎｉ」の数字１０は当該成分（この場合はＮｉ）の重量％の値を示しており、他の記載についても同様である。 Examples of the second metal include a Cu—Ni alloy (such as Cu-10Ni) and a Cu—Mn alloy, and a Cu—Ni alloy or a Cu—Mn alloy is preferable. In this specification, for example, the numeral 10 of “Cu-10Ni” indicates the value by weight of the component (in this case, Ni), and the same applies to other descriptions.
ここで、Ｃｕ−Ｎｉ合金中のＮｉの比率は１０〜１５重量％であることが好ましい。また、上記Ｃｕ−Ｍｎ合金中のＭｎの比率は１０〜１５重量％であることが好ましい。これにより、所望の金属間化合物を生成するのに必要十分なＮｉまたはＭｎを供給することができる。Ｃｕ−Ｎｉ合金中のＮｉの比率およびＣｕ−Ｍｎ合金中のＭｎの比率が１０重量％未満である場合、第１金属中のＳｎが全て金属間化合物とならずに残留しやすくなることが分かっている。また、Ｃｕ−Ｎｉ合金中のＮｉの比率およびＣｕ−Ｍｎ合金中のＭｎの比率が１５重量％を超える場合も、第１金属中のＳｎが全て金属間化合物とならずに残留しやすくなることが分かっている。 Here, the ratio of Ni in the Cu—Ni alloy is preferably 10 to 15% by weight. Moreover, it is preferable that the ratio of Mn in the said Cu-Mn alloy is 10 to 15 weight%. As a result, Ni or Mn necessary and sufficient to produce a desired intermetallic compound can be supplied. It is found that when the ratio of Ni in the Cu-Ni alloy and the ratio of Mn in the Cu-Mn alloy are less than 10% by weight, all Sn in the first metal tends to remain without becoming an intermetallic compound. ing. In addition, even when the ratio of Ni in the Cu-Ni alloy and the ratio of Mn in the Cu-Mn alloy exceeds 15 wt%, all Sn in the first metal tends to remain without becoming an intermetallic compound. I know.
また、第１金属と第２金属との反応によって得られる金属間化合物は、Ｃｕ2ＮｉＳｎまたはＣｕ2ＭｎＳｎを含んでいることが好ましい。融点が３００℃以上であるこれらの金属間化合物で形成された外部電極を含む多層チップ部品は、耐熱性に優れたものとなる。 Further, the intermetallic compound obtained by reaction of a first metal and a second metal preferably contains Cu 2 NiSn or Cu 2 MnSn. A multilayer chip component including an external electrode formed of these intermetallic compounds having a melting point of 300 ° C. or higher has excellent heat resistance.
また、一般に、外部電極は、露出した表面をＳｎ等でめっきすることが望ましいが、上記組成を有する外部電極は、汎用のめっき法によりＳｎ、Ｃｕ、Ｎｉ／Ａｕ、Ｎｉ／Ｓｎなどのめっきを施すことが可能であるため、汎用性にも優れる。 In general, it is desirable that the exposed surface of the external electrode is plated with Sn or the like, but the external electrode having the above composition is plated with Sn, Cu, Ni / Au, Ni / Sn, etc. by a general-purpose plating method. Since it can be applied, it has excellent versatility.
＜多層チップ部品の製造方法＞
［実施形態１］
本発明の多層チップ部品の製造方法の一実施形態について、以下に図１（ａ）〜（ｅ）および図２（ｆ）〜（ｉ）を用いて説明する。
<Manufacturing method of multilayer chip parts>
[Embodiment 1]
One embodiment of a method for producing a multilayer chip component of the present invention will be described below with reference to FIGS. 1 (a) to (e) and FIGS. 2 (f) to (i).
（１） 多層集合基板を得るステップ
まず、図１（ａ）に示すように、熱可塑性樹脂を含む絶縁性基板１、および、絶縁性基板１の少なくとも一方の表面に導体箔２０を形成する。次に、図１（ｂ）に示すように、回路レジスト３を形成する。そして、回路レジスト３をマスクとして、種々公知の方法により導体箔２０をエッチングすることにより、所望の回路パターンが形成された導体配線層２１を有するプリント基板が作製される（図１（ｃ））。
(1) Step of Obtaining Multilayer Assembly Substrate First, as shown in FIG. 1A, an insulating
次に、図１（ｄ）に示すように、絶縁性基板１と導体配線層２１を有するプリント基板を複数枚積み重ねる。それらを熱処理することで一括圧着し、絶縁性基板同士が接着することで、図１（ｅ）に示すような一体化された絶縁性基板１の内部に多層の導体配線層２１を有する多層集合基板が作製される。
Next, as shown in FIG. 1D, a plurality of printed circuit boards having the insulating
絶縁性基板１としては、上述の熱可塑性樹脂を含む絶縁性基板が用いられる。絶縁性基板が熱可塑性樹脂を含んでいると、熱処理により樹脂が流れる恐れがあるため、後述のプレス時などの熱処理は比較的低温であることが望ましい。
As the insulating
導体配線層を形成する方法としては、種々公知の方法を用いることができるが、例えば、絶縁性基板の表面に導体箔を接着した後、または接着剤を用いないで絶縁性基板の表面に導体箔を直接に重ね合わした後(ラミネート)、これをエッチングして配線回路を形成する方法や、配線回路の形状に形成された導体箔を絶縁性基板に転写する方法、絶縁性基板の表面に金属メッキ法によって回路を形成する方法が挙げられる。 As a method of forming the conductor wiring layer, various known methods can be used. For example, after the conductor foil is bonded to the surface of the insulating substrate, or without using an adhesive, the conductor is formed on the surface of the insulating substrate. After the foils are directly overlaid (laminate), this is etched to form a wiring circuit, the conductor foil formed in the shape of the wiring circuit is transferred to an insulating substrate, and metal is applied to the surface of the insulating substrate. There is a method of forming a circuit by a plating method.
導体配線層の形成に用いる導体箔の材料としては、上述の材料を用いることができる。導体箔の厚さは回路形成可能であれば特に制限されず、例えば、３〜４０μｍ程度の範囲で適宜調整することができる。また、導体箔は、絶縁性基板（熱可塑性樹脂フィルムなど）との接着性を高めるために片面に粗化処理が施されていてもよく、粗化された面の表面粗さ（Ｒｚ）は、例えば１〜１５μｍである。 As the material of the conductor foil used for forming the conductor wiring layer, the above-described materials can be used. The thickness of the conductor foil is not particularly limited as long as a circuit can be formed, and can be appropriately adjusted within a range of about 3 to 40 μm, for example. In addition, the conductive foil may be subjected to a roughening treatment on one side in order to improve the adhesion to an insulating substrate (such as a thermoplastic resin film), and the surface roughness (Rz) of the roughened surface is For example, it is 1-15 micrometers.
なお、図示していないが、導体配線層２１は必要に応じて相互に電気的に接続されている。接続は種々公知の方法で行うことができ、ビアホール導体により接続を行う場合は、後述の外部電極の形成に用いられるビアホール導体と同じ材料を用いてビアホール導体を形成することが好ましい。ただし、ビアホール導体を使用しない他の方法により、導体配線層２１が相互に電気的に接続されていてもよい。 Although not shown, the conductor wiring layers 21 are electrically connected to each other as necessary. The connection can be made by various known methods. When the connection is made by the via hole conductor, it is preferable to form the via hole conductor using the same material as the via hole conductor used for forming the external electrode described later. However, the conductor wiring layers 21 may be electrically connected to each other by other methods that do not use via-hole conductors.
（２） 多層チップ部品を得るステップ
上述のようにして得られた多層集合基板は、多層チップ部品となるブロックが複数形成されたものであり、その各々のブロックを分割するように、ダイシングや打ち抜きなどの種々公知の方法により切断される（図２（ｆ））。
(2) Step of obtaining multi-layer chip parts The multi-layer assembly substrate obtained as described above is formed with a plurality of blocks to be multi-layer chip parts, and dicing or punching so as to divide each block. It cut | disconnects by various well-known methods, such as (FIG.2 (f)).
（３） 外部電極を形成するステップ
＜導電性ペーストの塗布＞
このようにして得られた多層チップ部品の切断面を含む表面上に導電性ペーストを用いて外部電極を形成する。具体的には、まず、多層チップ部品の切断面を含む表面上に、種々公知の方法により導電性ペースト４０を塗布する（図２（ｇ））。例えば、多層チップ部品の切断面の一方を導電性ペースト中に浸漬し、多層チップ部品を反転させて他方の切断面を導電性ペースト中に浸漬することにより、多層チップ部品の切断面を含む表面上に導電性ペーストを塗布することができる。
(3) Step of forming external electrode <Application of conductive paste>
External electrodes are formed using a conductive paste on the surface including the cut surface of the multilayer chip component thus obtained. Specifically, first, the
導電性ペーストとしては、上記第１金属および第２金属からなる金属成分と、フラックス成分とを混練してなるペーストが用いられる。導電性ペーストの各成分について、以下に詳述する。 As the conductive paste, a paste obtained by kneading the metal component composed of the first metal and the second metal and the flux component is used. Each component of the conductive paste will be described in detail below.
（金属成分）
金属成分としては、上述の第１金属および第２金属と同様のものが用いられる。導電性ペースト中における金属成分とは、具体的には、例えば、ペースト中に分散された状態で存在する第１金属からなる粉末（第１金属粉末）および第２金属からなる粉末（第２金属粉末）である。
(Metal component)
As a metal component, the thing similar to the above-mentioned 1st metal and 2nd metal is used. Specifically, the metal component in the conductive paste is, for example, a powder composed of a first metal (first metal powder) and a powder composed of a second metal (second metal) present in a dispersed state in the paste. Powder).
第１金属粉末および第２金属粉末の算術平均粒径は、１〜３０μｍであることが好ましい。小さすぎると製造コストが高くなる。また金属粉末の酸化が進み反応を阻害し易い問題がある。大きすぎるとビアホールに充填できなくなる問題が起きる。また、第１金属と第２金属との接続性や反応性を考慮すると、第１金属粉末および第２金属粉末中の酸素濃度は２０００ｐｐｍ以下であることが好ましく、特に１０〜１０００ｐｐｍが好ましい。 The arithmetic average particle diameter of the first metal powder and the second metal powder is preferably 1 to 30 μm. If it is too small, the production cost becomes high. There is also a problem that the oxidation of the metal powder proceeds and the reaction is liable to be hindered. If it is too large, there will be a problem that the via hole cannot be filled. In consideration of the connectivity and reactivity between the first metal and the second metal, the oxygen concentration in the first metal powder and the second metal powder is preferably 2000 ppm or less, and particularly preferably 10 to 1000 ppm.
また、上記第１金属粉末および第２金属粉末として、比表面積が０．０５ｍ2・ｇ-1以上のものを用いることにより、第１金属粉末と第２金属粉末との接触確率が高くなり、第１金属と第２金属との間で、さらに金属間化合物を形成しやすくなるため、一般的なリフロープロファイルで高融点化を完了させることが可能になる。 Further, by using the first metal powder and the second metal powder having a specific surface area of 0.05 m 2 · g −1 or more, the contact probability between the first metal powder and the second metal powder is increased, Since it becomes easier to form an intermetallic compound between the first metal and the second metal, it is possible to complete the high melting point with a general reflow profile.
また、第１金属粉末のうち少なくとも一部を、第２金属粉末の周りにコートすることにより、第１金属と第２金属の間で、さらに金属間化合物を形成しやすくすることが可能になり、本願発明をより実効あらしめることができる。 Also, by coating at least a part of the first metal powder around the second metal powder, it becomes possible to further easily form an intermetallic compound between the first metal and the second metal. Thus, the present invention can be more effectively realized.
また、第２金属として、Ｃｕ−Ｍｎ合金またはＣｕ−Ｎｉ合金を用いることにより、さらには、Ｍｎの割合が１０〜１５重量％であるＣｕ−Ｍｎ合金、または、Ｎｉの割合が１０〜１５重量％であるＣｕ−Ｎｉ合金を用いることにより、より低温、短時間で第１金属との間で金属間化合物を形成しやすくすることが可能になり、その後のリフロー工程でも溶融しないようにすることが可能になる。 In addition, by using a Cu—Mn alloy or a Cu—Ni alloy as the second metal, the Cu—Mn alloy having a Mn ratio of 10 to 15% by weight, or the Ni ratio being 10 to 15% by weight. % Cu-Ni alloy makes it easy to form an intermetallic compound with the first metal at a lower temperature and in a shorter time, so that it does not melt in the subsequent reflow process. Is possible.
なお、第２金属には、第１金属との反応を阻害しない程度で、例えば、１重量％以下の割合で不純物が含まれていてもよい。不純物としては、Ｚｎ、Ｇｅ、Ｔｉ、Ｓｎ、Ａｌ、Ｂｅ、Ｓｂ、Ｉｎ、Ｇａ、Ｓｉ、Ａｇ、Ｍｇ、Ｌａ、Ｐ、Ｐｒ、Ｔｈ、Ｚｒ、Ｂ、Ｐｄ、Ｐｔ、Ｎｉ、Ａｕなどが挙げられる。 The second metal may contain impurities at a ratio of 1% by weight or less, for example, to the extent that the reaction with the first metal is not hindered. Examples of impurities include Zn, Ge, Ti, Sn, Al, Be, Sb, In, Ga, Si, Ag, Mg, La, P, Pr, Th, Zr, B, Pd, Pt, Ni, Au, and the like. It is done.
なお、導電性ペースト中に占める上記金属成分の比率は、７０〜９０重量％であることが好ましい。金属成分が９０重量％を超えると、充填性に優れた低粘度の導電性ペーストを得ることが困難になる。一方、金属成分が７０重量％未満であると、製造後の外部電極中にフラックス成分が残存し、外部電極の導電性や熱伝導性に問題が生じる傾向がある。 In addition, it is preferable that the ratio of the said metal component which occupies in an electrically conductive paste is 70 to 90 weight%. When the metal component exceeds 90% by weight, it becomes difficult to obtain a low-viscosity conductive paste excellent in filling properties. On the other hand, if the metal component is less than 70% by weight, the flux component remains in the manufactured external electrode, and there is a tendency that problems arise in the conductivity and thermal conductivity of the external electrode.
（フラックス成分）
フラックス成分としては、導電性ペーストの材料に用いられる種々公知のフラックス成分を用いることができ、例えば、ビヒクル、溶剤、チキソ剤、活性剤などが挙げられる。
(Flux component)
As the flux component, various known flux components used for the material of the conductive paste can be used, and examples thereof include a vehicle, a solvent, a thixotropic agent, and an activator.
上記ビヒクルとしては、例えば、ロジンおよびそれを変性した変性ロジンの誘導体などからなるロジン系樹脂、合成樹脂、または、これらの混合体などが挙げられる。上記ロジンおよびそれを変性した変性ロジンなどの誘導体からなるロジン系樹脂としては、例えば、ガムロジン、トールロジン、ウッドロジン、重合ロジン、水素添加ロジン、ホルミル化ロジン、ロジンエステル、ロジン変性マレイン酸樹脂、ロジン変性フェノール樹脂、ロジン変性アルキド樹脂、その他各種ロジン誘導体などが挙げられる。上記ロジンおよびそれを変性した変性ロジンなどの誘導体からなる合成樹脂としては、例えば、ポリエステル樹脂、ポリアミド樹脂、フェノキシ樹脂、テルペン樹脂などが挙げられる。 Examples of the vehicle include rosin-based resins, synthetic resins, and mixtures thereof composed of rosin and modified rosin derivatives obtained by modifying rosin. Examples of the rosin resin composed of the rosin and a derivative such as a modified rosin modified with the rosin include gum rosin, tall rosin, wood rosin, polymerized rosin, hydrogenated rosin, formylated rosin, rosin ester, rosin modified maleic acid resin, rosin modified Examples thereof include phenol resins, rosin-modified alkyd resins, and other various rosin derivatives. Examples of the synthetic resin composed of the rosin and a derivative such as modified rosin modified from the rosin include polyester resin, polyamide resin, phenoxy resin, and terpene resin.
上記ビヒクルは、例えば、ポリアミド樹脂、ポリスチレン樹脂、ポリメタクリル樹脂、ポリカーボネート樹脂およびセルロース系樹脂からなる群から選ばれる少なくとも１種の熱可塑性樹脂、または、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂、シリコン樹脂またはその変性樹脂、および、アクリル樹脂からなる群より選ばれる少なくとも１種の熱硬化性樹脂を含んでいてもよい。ただし、熱処理後に残存しやすい樹脂（例えば、エポキシ樹脂、アクリル樹脂）は含まないことが好ましい。この場合、熱処理後に、導電性ペーストに含まれる全てのフラックス成分が揮発して、外部電極内には有機成分が存在しないため、導電性の高い外部電極が得られるからである。 The vehicle is, for example, at least one thermoplastic resin selected from the group consisting of polyamide resin, polystyrene resin, polymethacrylic resin, polycarbonate resin and cellulosic resin, or phenol resin, epoxy resin, polyimide resin, silicon resin or The modified resin and at least one thermosetting resin selected from the group consisting of acrylic resins may be included. However, it is preferable not to include a resin (for example, an epoxy resin or an acrylic resin) that tends to remain after heat treatment. In this case, all the flux components contained in the conductive paste are volatilized after the heat treatment, and no organic component is present in the external electrode, so that a highly conductive external electrode can be obtained.
上記溶剤としては、アルコール、ケトン、エステル、エーテル、芳香族系、炭化水素類などが知られており、具体的な例としては、ベンジルアルコール、エタノール、イソプロピルアルコール、ブタノール、ジエチレングリコール、エチレングリコール、グリセリン、エチルセロソルブ、ブチルセロソルブ、酢酸エチル、酢酸ブチル、安息香酸ブチル、アジピン酸ジエチル、ドデカン、テトラデセン、α−ターピネオール、テルピネオール、２−メチル−２，４−ペンタンジオール、２−エチルヘキサンジオール、トルエン、キシレン、プロピレングリコールモノフェニルエーテル、ジエチレングリコールモノヘキシルエーテル、エチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテル、ジイソブチルアジペート、へキシレングリコール、シクロヘキサンジメタノール、２−ターピニルオキシエタノール、２−ジヒドロターピニルオキシエタノール、それらを混合したものなどが挙げられる。好ましくは、テルピネオール、エチレングリコールモノブチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールモノブチルエーテルである。 Examples of the solvent include alcohols, ketones, esters, ethers, aromatics, hydrocarbons, and the like. Specific examples include benzyl alcohol, ethanol, isopropyl alcohol, butanol, diethylene glycol, ethylene glycol, glycerin. , Ethyl cellosolve, butyl cellosolve, ethyl acetate, butyl acetate, butyl benzoate, diethyl adipate, dodecane, tetradecene, α-terpineol, terpineol, 2-methyl-2,4-pentanediol, 2-ethylhexanediol, toluene, xylene , Propylene glycol monophenyl ether, diethylene glycol monohexyl ether, ethylene glycol monobutyl ether, diethylene glycol monobutyl ether, diisobutyl adipate Hexylene glycol, cyclohexane dimethanol, 2-terpinyl oxyethanol, 2- dihydro terpinyl oxyethanol, like a mixture of them. Terpineol, ethylene glycol monobutyl ether, diethylene glycol monoethyl ether, and diethylene glycol monobutyl ether are preferred.
また、上記チキソ剤の具体的な例としては、硬化ヒマシ油、カルナバワックス、アミド類、ヒドロキシ脂肪酸類、ジベンジリデンソルビトール、ビス（ｐ−メチルベンジリデン）ソルビトール類、蜜蝋、ステアリン酸アミド、ヒドロキシステアリン酸エチレンビスアミドなどが挙げられる。また、これらに必要に応じてカプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、ベヘニン酸のような脂肪酸、１，２−ヒドロキシステアリン酸のようなヒドロキシ脂肪酸、酸化防止剤、界面活性剤、アミン類などを添加したものもチキソ剤として用いることができる。 Specific examples of the thixotropic agent include hydrogenated castor oil, carnauba wax, amides, hydroxy fatty acids, dibenzylidene sorbitol, bis (p-methylbenzylidene) sorbitol, beeswax, stearamide, hydroxystearic acid. Examples thereof include ethylene bisamide. In addition, if necessary, fatty acids such as caprylic acid, lauric acid, myristic acid, palmitic acid, stearic acid and behenic acid, hydroxy fatty acids such as 1,2-hydroxystearic acid, antioxidants, surfactants Those added with amines can also be used as thixotropic agents.
上記活性剤としては、例えば、アミンのハロゲン化水素酸塩、有機ハロゲン化合物、有機酸、有機アミン、多価アルコールなどが挙げられる。 Examples of the activator include amine hydrohalides, organic halogen compounds, organic acids, organic amines, polyhydric alcohols, and the like.
上記アミンのハロゲン化水素酸塩としては、例えば、ジフェニルグアニジン臭化水素酸塩、ジフェニルグアニジン塩酸塩、シクロヘキシルアミン臭化水素酸塩、エチルアミン塩酸塩、エチルアミン臭化水素酸塩、ジエチルアニリン臭化水素酸塩、ジエチルアニリン塩酸塩、トリエタノールアミン臭化水素酸塩、モノエタノールアミン臭化水素酸塩などが挙げられる。 Examples of the amine hydrohalide include diphenylguanidine hydrobromide, diphenylguanidine hydrochloride, cyclohexylamine hydrobromide, ethylamine hydrochloride, ethylamine hydrobromide, diethylaniline hydrobromide. Acid salts, diethylaniline hydrochloride, triethanolamine hydrobromide, monoethanolamine hydrobromide, and the like.
上記有機ハロゲン化合物としては、例えば、塩化パラフィン、テトラブロモエタン、ジブロモプロパノール、２，３−ジブロモ−１，４−ブタンジオール、２，３−ジブロモ−２−ブテン−１，４−ジオール、トリス（２，３−ジブロモプロピル）イソシアヌレートなどが挙げられる。 Examples of the organic halogen compound include chloroparaffin, tetrabromoethane, dibromopropanol, 2,3-dibromo-1,4-butanediol, 2,3-dibromo-2-butene-1,4-diol, tris ( 2,3-dibromopropyl) isocyanurate and the like.
上記有機酸としては、例えば、マロン酸、フマル酸、グリコール酸、クエン酸、リンゴ酸、コハク酸、フェニルコハク酸、マレイン酸、サルチル酸、アントラニル酸、グルタル酸、スベリン酸、アジピン酸、セバシン酸、ステアリン酸、アビエチン酸、安息香酸、トリメリット酸、ピロメリット酸、ドデカン酸などが挙げられる。 Examples of the organic acid include malonic acid, fumaric acid, glycolic acid, citric acid, malic acid, succinic acid, phenyl succinic acid, maleic acid, salicylic acid, anthranilic acid, glutaric acid, suberic acid, adipic acid, and sebacic acid. , Stearic acid, abietic acid, benzoic acid, trimellitic acid, pyromellitic acid, dodecanoic acid and the like.
上記有機アミンとしては、例えば、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、トリブチルアミン、アニリン、ジエチルアニリンなどが挙げられる。 Examples of the organic amine include monoethanolamine, diethanolamine, triethanolamine, tributylamine, aniline, and diethylaniline.
上記多価アルコールとしては、例えば、エリスリトール、ピロガロール、リビトールなどが挙げられる。 Examples of the polyhydric alcohol include erythritol, pyrogallol, ribitol and the like.
＜導電性ペーストの熱処理＞
次に、導電性ペーストが切断面を含む表面上に塗布された多層チップ部品に対して、絶縁性基板を構成する樹脂が流れ出さない温度で熱処理を行うことにより、多層チップ部品の切断面に接して設けられた導体配線層２１と、外部電極とを電気的に接続する。
<Heat treatment of conductive paste>
Next, heat treatment is performed on the multilayer chip component on which the conductive paste is applied on the surface including the cut surface at a temperature at which the resin constituting the insulating substrate does not flow out, thereby forming the cut surface of the multilayer chip component. The
熱処理の温度は、少なくとも一定時間の間、２３０℃以上に達することが好ましい。２３０℃に達しない場合は第１金属中のＳｎ（融点：２３２℃）が溶融状態とならず、金属間化合物を生成することができない。また、熱処理の最高温度は、３００℃以下であることが好ましい。３００℃を超えると、ＬＣＰ等の熱可塑性樹脂を含む絶縁性基板から、樹脂が流れ出してしまうおそれがあるからである。ＬＣＰは、分子量によるが、約３１５℃で流動を開始する。 The temperature of the heat treatment preferably reaches 230 ° C. or higher for at least a certain time. When the temperature does not reach 230 ° C., Sn (melting point: 232 ° C.) in the first metal does not enter a molten state, and an intermetallic compound cannot be generated. Moreover, it is preferable that the maximum temperature of heat processing is 300 degrees C or less. This is because if it exceeds 300 ° C., the resin may flow out of the insulating substrate containing a thermoplastic resin such as LCP. LCP begins to flow at about 315 ° C., depending on molecular weight.
このようにして熱処理することで、導電性ペースト４０中のフラックス成分は分解、揮発し、第１金属中のＳｎと第２金属（Ｃｕ−Ｎｉ、Ｃｕ−Ｍｎなど）が反応して金属間化合物を生成し、また、多層チップ部品の切断面に接して設けられた導体配線層２１と導電性ペースト４０とが接する部分において、導体配線層２１を形成する金属と導電性ペーストに含まれる第１金属中のＳｎとが反応して合金層を形成する。この熱処理により、多層チップ部品の切断面に接して設けられた導体配線層２１と電気的に接続された外部電極４１が形成される(図２（ｈ））。
By performing the heat treatment in this manner, the flux component in the
図３は、本発明の多層チップ部品の製造方法の一例において、導電性ペーストから外部電極が形成される際の金属成分の挙動を模式的に示す図である。図３（ａ）は、第１金属８１および第２金属８２を含む導電性ペースト８００を示している。この導電性ペーストに対して加熱処理を行い、導電性ペースト８００の温度が第１金属８１の融点以上に達すると、図３（ｂ）に示すように、第１金属８１が溶融する。その後、さらに加熱を続けると、第１金属８１が第２金属８２と反応することにより、金属間化合物８３（図３（ｃ））が生成する。
FIG. 3 is a diagram schematically illustrating the behavior of a metal component when an external electrode is formed from a conductive paste in an example of the method for manufacturing a multilayer chip component of the present invention. FIG. 3A shows a
そして、本発明に用いられる導電性ペーストでは、第１金属８１と第２金属８２との界面に生成する金属間化合物８３と、第２金属８２間の格子定数差が大きい（すなわち、金属間化合物と第２金属との格子定数の差が、第２金属の格子定数に対して５０％以上である）ため、溶融した第１金属中で金属間化合物が剥離、分散しながら反応を繰り返し、金属間化合物の生成が飛躍的に進行し、短時間のうちに第１金属８１（図３（ａ），（ｂ））の含有量を十分に低減させることができる。
In the conductive paste used in the present invention, the lattice constant difference between the
また、第１金属８１と第２金属８２との組成比を最適化することにより、図３（ｃ）に示すように、第１金属８１の全てを第２金属８２と反応させて高融点の金属間化合物８３とすることができる。その結果、外部電極８０１は、高融点の第２金属８２および高融点の金属間化合物８３のみから構成されることなり、耐熱性に優れたものとなる。
Further, by optimizing the composition ratio between the
このように、金属間化合物の生成が飛躍的に進行することにより、絶縁性基板を構成する樹脂が流れ出さないような比較的低温で、短時間の加熱処理により、耐熱性、接合信頼性に優れた外部電極を形成することができる。 In this way, the production of intermetallic compounds progresses dramatically, so that heat treatment and bonding reliability can be achieved by heat treatment at a relatively low temperature and in a short time so that the resin constituting the insulating substrate does not flow out. An excellent external electrode can be formed.
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to these.
（実施例１）
まず、実施形態１で説明した図１（ｃ）に示すようなプリント基板（導体配線層付きＬＣＰフィルム）を、実施形態１と同様にして作製した。なお、絶縁性基板１としては、厚さ１４μｍのＬＣＰからなるフィルムを使用した。導体箔２０としては、厚さ８μｍであり、絶縁性基板側となる表面の表面粗さ（Ｒｚ）が１０μｍ以下である銅箔を用いた。
Example 1
First, a printed board (LCP film with a conductor wiring layer) as shown in FIG. 1C described in the first embodiment was produced in the same manner as in the first embodiment. As the insulating
次に、このようにして形成された導体配線層付きＬＣＰフィルム、または、ＬＣＰフィルムを複数枚交互に積み重ね、その最表面がＬＣＰフィルムとなるように積層し、２８０℃程度の温度でプレス（４ＭＰａ程度）することにより熱圧着を行った。これにより、図１（ｅ）に示すような多層集合基板を得た。 Next, a plurality of LCP films with conductor wiring layers formed in this way or LCP films are alternately stacked, laminated so that the outermost surface becomes an LCP film, and pressed at a temperature of about 280 ° C. (4 MPa About), thermocompression bonding was performed. As a result, a multilayer assembly substrate as shown in FIG.
次いで、多層集合基板にブロック毎に複数個形成された受動部品（多層チップ部品）を、ダイシングや打ち抜きで切断することにより個別に分割した。この段階では、切断面に導体配線層が露出したままであるため、導体配線層同士を導通させるために、導体配線層が露出した両切断面と主面の一部を被覆するように（図２（ｇ）参照）導電性ペーストを塗布する。 Next, a plurality of passive components (multilayer chip components) formed on the multilayer aggregate substrate for each block were individually divided by dicing or punching. At this stage, since the conductor wiring layer remains exposed on the cut surface, in order to make the conductor wiring layers conductive, both the cut surface where the conductor wiring layer is exposed and a part of the main surface are covered (see FIG. 2 (g)) Apply conductive paste.
導電性ペーストとしては、ＳｎおよびＣｕ−Ｎｉを主成分とし、ロジンなどを含むフラックス成分とそれらとを混練して得られるペーストを用いた。具体的には、算術平均粒径５μｍのＳｎ粉末と、算術平均粒径５μｍのＣｕ−１０Ｎｉ合金粉末（Ｃｕ／Ｎｉの重量比は９０／１０）とを、６０重量％対４０重量％の比率で配合した金属成分に対し、ロジン（ビヒクル）およびテルピネオール（溶剤）からなるフラックス成分を、金属成分対フラックス成分の比率が９０重量％対１０重量％となるように配合し、それらを混練することで調製されたペーストを用いた。
As the conductive paste, a paste obtained by kneading a flux component containing Sn and Cu—Ni as main components and containing rosin and the like was used. Specifically, Sn powder having an arithmetic average particle diameter of 5 μm and Cu-10Ni alloy powder having an arithmetic average particle diameter of 5 μm (Cu / Ni weight ratio is 90/10) are in a ratio of 60% by weight to 40% by weight. The flux component consisting of rosin (vehicle) and terpineol (solvent) is blended with the metal component blended in
さらに、窒素雰囲気にパージしたリフロー炉を用いて２５０℃程度で約５秒程度加熱処理することで、導電性ペースト由来の外部電極を形成し、多層チップ部品の切断面に接して設けられた前記導体配線層と外部電極とが電気的に接続される。 Furthermore, the heat treatment is performed at about 250 ° C. for about 5 seconds using a reflow furnace purged with a nitrogen atmosphere to form an external electrode derived from the conductive paste, which is provided in contact with the cut surface of the multilayer chip component. The conductor wiring layer and the external electrode are electrically connected.
ついで、汎用のバレルめっきにより、外部電極の露出した表面にＳｎめっきを厚さ５μｍで塗布し、本発明の多層チップ部品（受動部品）を作成した。 Next, Sn plating was applied to the exposed surface of the external electrode with a thickness of 5 μm by general-purpose barrel plating, to produce the multilayer chip component (passive component) of the present invention.
なお、第１金属であるＳｎと第２金属であるＣｕ−１０Ｎｉとが反応すると、金属間化合物としてＣｕ2ＮｉＳｎが生成する。ここで、第２金属（Ｃｕ−１０Ｎｉ）の格子定数Ａは０．３５７ｎｍ、金属間化合物（Ｃｕ2ＮｉＳｎ）の格子定数Ｂは０．５９７ｎｍであるから、上記第２金属の格子定数に対する金属間化合物と第２金属との格子定数の差の比率［（Ｂ−Ａ）／Ａ×１００］は６７％となる。なお、格子定数はａ軸を基に評価している。 When Sn as the first metal reacts with Cu-10Ni as the second metal, Cu 2 NiSn is generated as an intermetallic compound. Here, the lattice constant A of the second metal (Cu-10Ni) is 0.357 nm, and the lattice constant B of the intermetallic compound (Cu 2 NiSn) is 0.597 nm. The ratio [(BA) / A × 100] of the difference in lattice constant between the compound and the second metal is 67%. The lattice constant is evaluated based on the a axis.
また、Ｃｕ−Ｎｉ合金の格子定数は、Ｎｉの含有量が１０重量％から１５重量％の範囲では、Ｃｕの格子定数とほぼ同じである。 Further, the lattice constant of the Cu—Ni alloy is almost the same as the lattice constant of Cu when the Ni content is in the range of 10 wt% to 15 wt%.
なお、金属間化合物はＣｕ2ＮｉＳｎばかりでなく、高融点のＮｉ-Ｓｎ金属間化合物や高融点のＣｕ−Ｓｎ金属間化合物も生成される。Ｃｕ−Ｎｉ粉末の表面に最初に生成される金属間化合物Ｃｕ2ＮｉＳｎと第２金属（Ｃｕ−１０Ｎｉ）の格子定数の差が大きいので金属間化合物Ｃｕ2ＮｉＳｎがその上に形成されたＮｉ-Ｓｎ金属間化合物やＣｕ−Ｓｎ金属間化合物とともに剥離する。すなわち、生成した金属間化合物層と、ベース金属である第２金属間の格子定数差が大きいと，溶融した第１金属中で金属間化合物が剥離、分散しながら反応を繰り返すため金属間化合物化が飛躍的に進行することにより、融点の低い第１金属がすべて高融点の金属間化合物に変化すると考えられる。 The intermetallic compound is not only Cu 2 NiSn, but also a high melting point Ni—Sn intermetallic compound and a high melting point Cu—Sn intermetallic compound. The difference between the lattice constants of the intermetallic compound Cu 2 NiSn initially formed on the surface of the Cu—Ni powder and the second metal (Cu-10Ni) is large, so that the intermetallic compound Cu 2 NiSn is formed on the Ni— It peels with Sn intermetallic compound and Cu-Sn intermetallic compound. That is, when the difference in lattice constant between the generated intermetallic compound layer and the second metal as the base metal is large, the intermetallic compound repeats the reaction while being peeled and dispersed in the molten first metal, thereby forming an intermetallic compound. It is considered that all of the first metals having a low melting point are changed to intermetallic compounds having a high melting point as a result of the dramatic progress of.
（試験例１）
［リフロー接合］
Ｓｎ粉末とＣｕ−１０Ｎｉ合金粉末の算術平均粒径および配合比率を表１に示すように変化させた導電性ペーストを用いた以外は、実施例１と同様にして、導電性ペースト由来の外部電極を有する多層チップ部品（１００５インダクタ）を形成した。
(Test Example 1)
[Reflow bonding]
External electrode derived from the conductive paste in the same manner as in Example 1 except that the conductive paste in which the arithmetic average particle diameter and the mixing ratio of the Sn powder and the Cu-10Ni alloy powder were changed as shown in Table 1 was used. A multilayer chip component (1005 inductor) having
別途、ランド電極を有する配線基板を用意した。ランド電極の表面を含む所定の位置に、はんだ（Ｓｎ−３Ａｇ−０．５Ｃｕ）ペーストを塗布した。はんだペーストの塗布は、メタルマスクを用いたコンタクト印刷法もしくはディスペンス法などにより行った。 Separately, a wiring board having land electrodes was prepared. A solder (Sn-3Ag-0.5Cu) paste was applied to a predetermined position including the surface of the land electrode. The solder paste was applied by a contact printing method or a dispensing method using a metal mask.
上記多層チップ部品を配線基板上に積載し、窒素雰囲気にパージしたリフロー炉を用いて２６０℃で３０秒間の加熱（リフロー）を行った。このようにして、試験用の電子部品（多層チップ部品）実装基板（試料１〜７）を作製した。
The multilayer chip component was mounted on a wiring board and heated (reflow) at 260 ° C. for 30 seconds using a reflow furnace purged with a nitrogen atmosphere. In this way, test electronic parts (multilayer chip parts) mounting substrates (
配線基板には、複数の１００５インダクタを実装するための複数組の一辺の長さが０．４ｍｍの正方形のランド電極が形成されている。配線基板には、一端がランド電極に接続された貫通ビアホール導体が形成されており、このビアホール導体の他端には配線基板外部電極が形成されている。 On the wiring board, a plurality of sets of square land electrodes having a side length of 0.4 mm for mounting a plurality of 1005 inductors are formed. A through-hole via conductor having one end connected to the land electrode is formed on the wiring board, and a wiring board external electrode is formed at the other end of the via-hole conductor.
導通検査は、隣合う配線基板外部電極の一方に信号を入力し隣合う配線基板外部電極の他方から信号を取り出して行う。インダクタの外部電極間は内部でコイル電極により導通されている。隣合う配線基板外部電極の一方に信号を入力し、ビアホール導体とはんだおよび導電性ペースト由来の外部電極を通りインダクタ内で折り返され、導電性ペースト由来の外部電極とはんだおよびビアホール導体とを通った信号を、隣合う配線基板外部電極の他方から取り出すことにより導電性ペースト由来の端子電極を含む接合部の導通検査を行うことができる。このようにして、導電性ペースト由来の外部電極での電気的導通の有無を測定した。結果を表１に示す。表１では、導通している場合を「可」、導通していないオープン（導通不良）の場合を「不可」と表示した。 The continuity test is performed by inputting a signal to one of the adjacent wiring board external electrodes and extracting the signal from the other of the adjacent wiring board external electrodes. The external electrodes of the inductor are internally connected by coil electrodes. A signal is input to one of the adjacent wiring board external electrodes, passes through the via hole conductor and the external electrode derived from the solder and conductive paste, is folded inside the inductor, and passes through the external electrode derived from the conductive paste and the solder and via hole conductor By extracting the signal from the other of the adjacent wiring board external electrodes, it is possible to conduct a continuity test on the joint including the terminal electrode derived from the conductive paste. Thus, the presence or absence of electrical continuity at the external electrode derived from the conductive paste was measured. The results are shown in Table 1. In Table 1, the case of conduction is indicated as “possible”, and the case of non-conduction open (conduction failure) is indicated as “impossible”.
表１の結果から、試験用の電子部品実装基板（試料１〜７）の全てで、接合部において配線基板と電子部品とが導通されていることがわかる。これに対し、例えば、Ｓｎ／Ａｇ／Ｂｉ／Ｃｕと樹脂成分からなる低温接合型の導電性ペーストＤＤペーストを用いた外部電極を有する電子部品を作製したとしても金属メッキ性や耐熱性に問題があり、実装基板のランド電極の表面に塗布したはんだペーストとのリフロー接合が不可能であり、配線基板と電子部品とがオープン（導通不良）となってしまう。
From the results of Table 1, it can be seen that in all of the electronic component mounting substrates for testing (
（試験例２)
Ｃｕ−Ｎｉ合金中のＮｉの比率を、１０重量％から１５重量％に変更したＣｕ−１５Ｎｉ合金を用いた以外は、上記試料１と同様にして電子部品実装基板を形成し、試料８とした。試料８について、試験例１と同様の特性を評価した。結果を表２に示す。
(Test Example 2)
An electronic component mounting substrate was formed in the same manner as
(試験例３)
Ｃｕ−１０Ｎｉ合金をＣｕ−１０Ｍｎ合金に変更した以外は、上記試料１と同様にして電子部品実装基板を形成し、試料９とした。試料９について、試験例１と同様の特性を評価した。結果を表３に示す。
(Test Example 3)
An electronic component mounting substrate was formed as Sample 9 except that the Cu-10Ni alloy was changed to a Cu-10Mn alloy, and Sample 9 was obtained. For Sample 9, the same characteristics as in Test Example 1 were evaluated. The results are shown in Table 3.
(試験例４)
第１金属としてＳｎ−０．７５Ｃｕを用いた以外は、上記試料１と同様にして電子部品実装基板を形成し、試料１０とした。試料１０について、試験例１と同様の特性を評価した。結果を表４に示す。
(Test Example 4)
An electronic component mounting substrate was formed as Sample 10 except that Sn-0.75Cu was used as the first metal in the same manner as
(試験例５)
第１金属としてＳｎ−３Ａｇ−０．５Ｃｕを用いた以外は、上記試料１と同様にして電子部品実装基板を形成し、試料１１とした。試料１１について、試験例１と同様の特性を評価した。結果を表５に示す。
(Test Example 5)
An electronic component mounting substrate was formed as Sample 11 except that Sn-3Ag-0.5Cu was used as the first metal in the same manner as
なお、Ｓｎ−０．７５Ｃｕ、Ｓｎ−３Ａｇ−０．５Ｃｕは鉛フリーはんだである。第１金属として、各種の鉛フリーはんだを用いることができる。上記以外にも、Ｂｉ、Ｚｎを含有する鉛フリーはんだが市販されている。第１金属としてこれらのはんだの内、Ｓｎが８５重量％以上のものを用いることができる。 Sn-0.75Cu and Sn-3Ag-0.5Cu are lead-free solders. Various lead-free solders can be used as the first metal. In addition to the above, lead-free solder containing Bi and Zn is commercially available. Among these solders, Sn having a weight of 85% by weight or more can be used as the first metal.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
１ 絶縁性基板、２０ 導体箔、２１ 導体配線層、３ 回路レジスト、４０ 導電性ペースト、４１ 外部電極、５ めっき、８００ 導電性ペースト、８０１ 外部電極、８１ 第１金属、８２ 第２金属、８３ 金属間化合物。
DESCRIPTION OF
Claims (6)
前記多層チップ部品の切断面に接して設けられた前記導体配線層と電気的に接続された外部電極を、前記多層チップ部品の切断面を含む表面上に有し、
前記外部電極は、Ｓｎを含有する第１金属と該第１金属よりも高い融点を有する第２金属との反応により生成する３００℃以上の融点を有する金属間化合物を含み、
前記第２金属の表面に最初に生成する金属間化合物の格子定数と前記第２金属の格子定数との差が、前記第２金属の格子定数に対して５０％以上であることを特徴とする多層チップ部品。 A multilayer obtained by cutting a multilayer assembly board formed by laminating a plurality of printed boards having an insulating substrate containing a thermoplastic resin and a conductor wiring layer formed on at least one surface of the insulating substrate Chip parts,
An external electrode electrically connected to the conductor wiring layer provided in contact with the cut surface of the multilayer chip component, on the surface including the cut surface of the multilayer chip component;
The external electrode includes an intermetallic compound having a melting point of 300 ° C. or higher generated by a reaction between a first metal containing Sn and a second metal having a higher melting point than the first metal,
The difference between the lattice constant of the first intermetallic compound formed on the surface of the second metal and the lattice constant of the second metal is 50% or more with respect to the lattice constant of the second metal. Multi-layer chip parts.
前記集合多層基板を切断することにより多層チップ部品を得るステップと、
前記多層チップ部品の切断面に接して設けられた前記導体配線層と電気的に接続された外部電極を、前記多層チップ部品の切断面を含む表面上に導電性ペーストを用いて形成するステップと、
を含む多層チップ部品の製造方法であって、
前記導電性ペーストは、ＳｎまたはＳｎを８５重量％以上含有する合金である第１金属粉末、および、前記第１金属よりも高い融点を有する第２金属粉末からなる金属成分と、フラックス成分とからなり、
前記外部電極は、前記第１金属粉末と前記第２金属粉末との反応により生成する３００℃以上の融点を有する金属間化合物を含み、
前記熱処理において前記第２金属粉末の表面に最初に生成する金属間化合物の格子定数と前記第２金属の格子定数との差が、前記第２金属の格子定数に対して５０％以上であることを特徴とする、多層チップ部品の製造方法。 A plurality of printed circuit boards each having an insulating substrate containing a thermoplastic resin and a conductive wiring layer formed on at least one surface of the insulating substrate are laminated and heat-bonded to form a collective multilayer substrate. Obtaining step;
Obtaining a multilayer chip component by cutting the aggregate multilayer substrate;
Forming an external electrode electrically connected to the conductor wiring layer provided in contact with the cut surface of the multilayer chip component using a conductive paste on a surface including the cut surface of the multilayer chip component; ,
A method for producing a multilayer chip component comprising:
The conductive paste is composed of a first metal powder that is Sn or an alloy containing 85% by weight or more of Sn, a metal component that includes a second metal powder having a melting point higher than that of the first metal, and a flux component. Become
The external electrode includes an intermetallic compound having a melting point of 300 ° C. or higher generated by a reaction between the first metal powder and the second metal powder,
The difference between the lattice constant of the intermetallic compound initially formed on the surface of the second metal powder in the heat treatment and the lattice constant of the second metal is 50% or more with respect to the lattice constant of the second metal. A method for producing a multilayer chip component, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011045350A JP2012182379A (en) | 2011-03-02 | 2011-03-02 | Multilayer chip component and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011045350A JP2012182379A (en) | 2011-03-02 | 2011-03-02 | Multilayer chip component and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012182379A true JP2012182379A (en) | 2012-09-20 |
Family
ID=47013313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011045350A Pending JP2012182379A (en) | 2011-03-02 | 2011-03-02 | Multilayer chip component and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012182379A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101540007B1 (en) * | 2013-03-29 | 2015-07-28 | 다이요 유덴 가부시키가이샤 | Laminated inductor |
| KR20160006104A (en) * | 2014-07-08 | 2016-01-18 | 가부시키가이샤 무라타 세이사쿠쇼 | Inductor component and method of manufacturing the smae |
| JP2016225611A (en) * | 2015-05-27 | 2016-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Chip inductor |
| US20180277293A1 (en) * | 2015-12-14 | 2018-09-27 | Murata Manufacturing Co., Ltd. | Laminated coil |
| US10147533B2 (en) | 2015-05-27 | 2018-12-04 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| JP2021136323A (en) * | 2020-02-27 | 2021-09-13 | 株式会社村田製作所 | Multilayer ceramic electronic component |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321418A (en) * | 1997-05-22 | 1998-12-04 | Hokuriku Electric Ind Co Ltd | Multiply laminated chip component |
| WO2007125861A1 (en) * | 2006-04-26 | 2007-11-08 | Senju Metal Industry Co., Ltd. | Solder paste |
| WO2009051255A1 (en) * | 2007-10-19 | 2009-04-23 | Nihon Superior Sha Co., Ltd. | Solder joint |
| JP2010074151A (en) * | 2008-08-21 | 2010-04-02 | Dainippon Printing Co Ltd | Wiring board with built-in component |
| WO2011027659A1 (en) * | 2009-09-03 | 2011-03-10 | 株式会社村田製作所 | Soldering paste, bonding method using same, and bonding structure |
-
2011
- 2011-03-02 JP JP2011045350A patent/JP2012182379A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321418A (en) * | 1997-05-22 | 1998-12-04 | Hokuriku Electric Ind Co Ltd | Multiply laminated chip component |
| WO2007125861A1 (en) * | 2006-04-26 | 2007-11-08 | Senju Metal Industry Co., Ltd. | Solder paste |
| WO2009051255A1 (en) * | 2007-10-19 | 2009-04-23 | Nihon Superior Sha Co., Ltd. | Solder joint |
| JP2010074151A (en) * | 2008-08-21 | 2010-04-02 | Dainippon Printing Co Ltd | Wiring board with built-in component |
| WO2011027659A1 (en) * | 2009-09-03 | 2011-03-10 | 株式会社村田製作所 | Soldering paste, bonding method using same, and bonding structure |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101540007B1 (en) * | 2013-03-29 | 2015-07-28 | 다이요 유덴 가부시키가이샤 | Laminated inductor |
| KR20160006104A (en) * | 2014-07-08 | 2016-01-18 | 가부시키가이샤 무라타 세이사쿠쇼 | Inductor component and method of manufacturing the smae |
| KR101652198B1 (en) | 2014-07-08 | 2016-08-29 | 가부시키가이샤 무라타 세이사쿠쇼 | Inductor component and method of manufacturing the same |
| JP2016225611A (en) * | 2015-05-27 | 2016-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Chip inductor |
| US10147533B2 (en) | 2015-05-27 | 2018-12-04 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US20180277293A1 (en) * | 2015-12-14 | 2018-09-27 | Murata Manufacturing Co., Ltd. | Laminated coil |
| JP2021136323A (en) * | 2020-02-27 | 2021-09-13 | 株式会社村田製作所 | Multilayer ceramic electronic component |
| US11538634B2 (en) | 2020-02-27 | 2022-12-27 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component including an insulating layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5146627B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP5594324B2 (en) | Manufacturing method of electronic component module | |
| JP6766960B2 (en) | Manufacturing method for multi-layer wiring boards, electronic devices, and multi-layer wiring boards | |
| JP5626373B2 (en) | Connection structure | |
| KR101276147B1 (en) | Soldering paste, bonding method using same, and bonding structure | |
| CN106660177B (en) | Metal composition and bonding material | |
| JP2012182379A (en) | Multilayer chip component and method for manufacturing the same | |
| WO2017154329A1 (en) | Joined body production method and joining material | |
| WO2017154330A1 (en) | Joining material and joined body production method | |
| US10980112B2 (en) | Multilayer wiring board | |
| JP5648533B2 (en) | Electronic component mounting substrate and manufacturing method thereof | |
| JP2012182390A (en) | Rigid flexible substrate and method for manufacturing the same | |
| JP2012182298A (en) | Electronic component mounting substrate and method for manufacturing the same | |
| CN110322985A (en) | A kind of electrocondution slurry and its preparation method and application | |
| JP2013247339A (en) | Method for manufacturing electronic component module | |
| WO2023234023A1 (en) | Multilayer substrate | |
| WO2023228829A1 (en) | Multilayer substrate | |
| JP2005297011A (en) | Solder paste and soldering article | |
| JP5526818B2 (en) | Printed wiring board | |
| JP2020110809A (en) | Joint structure | |
| JP5526720B2 (en) | Resin circuit board and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150414 |