JP2012174366A - Paste for forming solder ground layer - Google Patents

Paste for forming solder ground layer Download PDF

Info

Publication number
JP2012174366A
JP2012174366A JP2011032425A JP2011032425A JP2012174366A JP 2012174366 A JP2012174366 A JP 2012174366A JP 2011032425 A JP2011032425 A JP 2011032425A JP 2011032425 A JP2011032425 A JP 2011032425A JP 2012174366 A JP2012174366 A JP 2012174366A
Authority
JP
Japan
Prior art keywords
solder
paste
powder
layer
solder underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011032425A
Other languages
Japanese (ja)
Other versions
JP5741806B2 (en
Inventor
Masahito Nishikawa
仁人 西川
Yoshiyuki Nagatomo
義幸 長友
Shuji Nishimoto
修司 西元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2011032425A priority Critical patent/JP5741806B2/en
Publication of JP2012174366A publication Critical patent/JP2012174366A/en
Application granted granted Critical
Publication of JP5741806B2 publication Critical patent/JP5741806B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Abstract

PROBLEM TO BE SOLVED: To provide a paste for forming a solder ground layer capable of forming a solder ground layer having a flat surface by applying the paste onto a circuit and firing the paste when solder joining an electronic component such as a semiconductor element onto the circuit.SOLUTION: The paste for forming a solder ground layer used when an electronic component is solder joined onto a circuit contains at least a metal powder and a resin. When the distortion amount is measured in a state where stress is not applied after applying a shear stress for 1 min with a shear rate of 10 s, the distortion amount 2 min after releasing the shear goes below -40%, assuming the distortion amount is 0 at a moment in time when the shear stress is released.

Description

この発明は、回路上に半導体素子等の電子部品をはんだ接合する際において、回路の表面にはんだ下地層を形成するために用いられるはんだ下地層形成用ペーストに関するものである。   The present invention relates to a solder underlayer forming paste used for forming a solder underlayer on a surface of a circuit when an electronic component such as a semiconductor element is soldered on the circuit.

半導体素子を回路上にはんだ接合して構成される半導体装置としては、例えば電力供給のためのパワーモジュール等が挙げられる。このパワーモジュールは発熱量が比較的高いため、これを搭載する基板としては、例えば、ＡｌＮ（窒化アルミ）からなるセラミックス基板上にＡｌ（アルミニウム）の金属板がＡｌ−Ｓｉ系のろう材を介して接合されたパワーモジュール用基板が広く用いられている。
この金属板が回路層とされ、回路層の上に、はんだ材を介してパワー素子としての半導体素子が搭載される。 As a semiconductor device configured by soldering a semiconductor element on a circuit, for example, a power module for supplying power can be cited. Since this power module has a relatively high calorific value, for example, an AlN (aluminum) metal plate is placed on a ceramic substrate made of AlN (aluminum nitride) with an Al-Si brazing material interposed between them. A power module substrate joined together is widely used.
This metal plate is used as a circuit layer, and a semiconductor element as a power element is mounted on the circuit layer via a solder material.

ここで、アルミニウム又はアルミニウム合金からなる回路層においては、表面にアルミニウムの酸化皮膜が形成されるため、はんだ材との接合を良好に行うことができない。そこで、従来は、例えば特許文献１に開示されているように、回路層の表面に無電解めっき等によってＮｉめっき膜を形成し、このＮｉめっき膜上にはんだ材を配設して半導体素子を接合していた。すなわち、はんだ下地層としてＮｉめっき膜を形成していているのである。   Here, in the circuit layer made of aluminum or an aluminum alloy, an aluminum oxide film is formed on the surface, so that it is not possible to perform good bonding with the solder material. Therefore, conventionally, as disclosed in, for example, Patent Document 1, a Ni plating film is formed on the surface of a circuit layer by electroless plating or the like, and a solder material is disposed on the Ni plating film to provide a semiconductor element. It was joined. That is, a Ni plating film is formed as a solder underlayer.

また、例えば特許文献２，３には、回路パターンを形成するための導電性ペーストが開示されている。これらの導電性ペーストは、スクリーン印刷によって回路パターンを精度良く形成するために、導電性ペーストの粘度を規定したものである。   For example, Patent Documents 2 and 3 disclose conductive pastes for forming circuit patterns. These conductive pastes define the viscosity of the conductive paste in order to accurately form a circuit pattern by screen printing.

特開２００４−１７２３７８号公報JP 2004-172378 A 特開平０９−２６５８３３号公報JP 09-265833 A 特開２００８−２０４７２８号公報JP 2008-204728 A

ところで、特許文献１に記載されたように、回路層表面にＮｉめっき膜を形成したパワーモジュール用基板においては、パワーモジュール用基板に冷却器を接合する場合には、回路層表面にＮｉめっき膜を形成した後にろう付け等を行うとＮｉめっき膜が劣化してしまうため、パワーモジュール用基板と冷却器とをろう付けして冷却器付パワーモジュール用基板を形成した後に、めっき浴内にこの冷却器付パワーモジュール用基板全体を浸漬させていた。   By the way, as described in Patent Document 1, in the power module substrate in which the Ni plating film is formed on the surface of the circuit layer, when the cooler is joined to the power module substrate, the Ni plating film is formed on the surface of the circuit layer. When the brazing or the like is performed after forming the Ni plating film, the Ni plating film deteriorates. Therefore, after the power module substrate and the cooler are brazed to form the power module substrate with a cooler, this is put in the plating bath. The whole board | substrate for power modules with a cooler was immersed.

このため、冷却器等の回路層以外の部分にもＮｉめっき膜が形成されることになる。ここで、冷却器がアルミニウム及びアルミニウム合金で構成されていた場合には、アルミニウムからなる冷却器とＮｉめっき膜との間で電食が進行するおそれがある。したがって、Ｎｉめっき工程においては、冷却器部分にＮｉめっき膜が形成されないようにマスキング処理を行う必要があった。このように、マスキング処理をした上でめっき処理をすることになるため、回路層部分にＮｉめっき膜を形成するのには多大な労力が必要であり、パワーモジュールの製造コストが大幅に増加するといった問題があった。
さらに、半導体素子を接合するまでの過程においてＮｉめっき膜の表面が酸化等によって劣化し、はんだ材を介して接合した半導体素子との接合信頼性が低下するおそれがあった。 For this reason, the Ni plating film is also formed on portions other than the circuit layer such as a cooler. Here, when the cooler is made of aluminum and an aluminum alloy, there is a possibility that electrolytic corrosion proceeds between the cooler made of aluminum and the Ni plating film. Therefore, in the Ni plating process, it is necessary to perform a masking process so that the Ni plating film is not formed on the cooler portion. As described above, since the plating process is performed after the masking process is performed, a great amount of labor is required to form the Ni plating film on the circuit layer portion, and the manufacturing cost of the power module is greatly increased. There was a problem.
Furthermore, in the process until the semiconductor element is bonded, the surface of the Ni plating film is deteriorated due to oxidation or the like, and there is a possibility that the reliability of bonding with the semiconductor element bonded via the solder material may be lowered.

そこで、Ｎｉめっき膜の代替として、特許文献２，３に開示された導電性ペーストを用いて、はんだ下地層を形成することが考えられる。
しかしながら、半導体素子等をはんだ接合する場合には、はんだ下地層が平滑でなければ、はんだの濡れが不均一となり、ボイドが発生する原因となっていた。
ここで、特許文献２，３に記載された導電性ペーストにおいては、粘度を規定することで印刷されたペースト表面の平滑化を図っているが、はんだ下地層としては不十分であった。すなわち、単にペーストの粘度を規定しても、はんだ下地層の表面を平滑化することが困難であった。 Therefore, as an alternative to the Ni plating film, it is conceivable to form a solder underlayer using the conductive paste disclosed in Patent Documents 2 and 3.
However, when soldering a semiconductor element or the like, if the solder underlayer is not smooth, solder wetting becomes uneven and voids are generated.
Here, in the conductive pastes described in Patent Documents 2 and 3, the surface of the printed paste is smoothed by regulating the viscosity, but it is insufficient as a solder underlayer. That is, it is difficult to smooth the surface of the solder underlayer simply by specifying the viscosity of the paste.

この発明は、前述した事情に鑑みてなされたものであって、回路上に半導体素子等の電子部品をはんだ接合する際において、回路上に塗布して焼成することで、表面が平滑なはんだ下地層を形成することが可能なはんだ下地層形成用ペーストを提供することを目的とする。   The present invention has been made in view of the above-described circumstances. When soldering an electronic component such as a semiconductor element on a circuit, it is applied onto the circuit and baked, so that the surface is smooth. An object of the present invention is to provide a solder underlayer forming paste capable of forming a base layer.

このような課題を解決して、前記目的を達成するために、本発明のはんだ下地層形成用ペーストは、回路上に電子部品をはんだ接合する際に用いられるはんだ下地層形成用ペーストであって、少なくとも、金属粉末と、樹脂と、を含み、ずり速度１０ｓ−１でせん断を１分間加えた後に、応力を印加しない状態で歪量を測定した場合に、せん断を解放した時点での歪量を０として、せん断を解放してから２分経過後の歪量が−４０％以下となることを特徴としている。 In order to solve such problems and achieve the above object, the solder underlayer forming paste of the present invention is a solder underlayer forming paste used when soldering an electronic component on a circuit. The amount of strain at the time when the shear was released when the amount of strain was measured without applying stress after applying shear at a shear rate of 10 s −1 for 1 minute, including at least a metal powder and a resin. Is set to 0, and the strain amount after 2 minutes from the release of the shear is -40% or less.

このような構成とされた本発明のはんだ下地層形成用ペーストによれば、少なくとも金属粉末と樹脂とを含んでいることから、回路上に塗布して焼成することで、導電性を有するはんだ下地層が形成されることになる。
そして、本発明のはんだ下地層形成用ペーストにおいては、せん断を解放してから２分経過後の歪量が−４０％以下としていることから、前述のように、せん断応力を印加して変形させても、せん断応力を解放すると容易に元の形状へと回復する力が大きいという特性を有している。よって、ペーストをスクリーン印刷によって塗布した後スクリーン版が版離れする過程で、ペーストがスクリーン版に付着して持ち上げられるように変形しても、ペーストがスクリーン版から離れた段階で元の形状へと回復する力が発生する。よって、スクリーン印刷によって塗布した場合であっても、表面が平滑なはんだ下地層を形成することができる。 According to the paste for forming a solder underlayer of the present invention having such a structure, it contains at least a metal powder and a resin. A stratum will be formed.
In the solder underlayer forming paste of the present invention, since the amount of strain after 2 minutes from the release of shear is -40% or less, the shear stress is applied and deformed as described above. However, when the shear stress is released, it has a characteristic that the force to easily recover the original shape is large. Therefore, even if the paste is applied to the screen plate in the process of separating the plate after applying the paste by screen printing, even if the paste is deformed so that it is lifted up, the paste is restored to its original shape when it is separated from the screen plate. The power to recover is generated. Therefore, even when it is applied by screen printing, a solder underlayer having a smooth surface can be formed.

ここで、本発明のはんだ下地層形成用ペーストにおいて、せん断応力を５Ｐａ×１分間印加した場合において、クリープ歪量が１５％以上５００％以下であることが好ましい。
この場合、微小な応力を印加した際のクリープ歪量が１５％以上とされているので、スクリーン版を完全に取り外した後に、スクリーン版に付着して持ち上げられるように変形した部分が、ペースト自体の自重によって元の形状に戻りやすくなる。特に、メッシュが１００／ｉｎｃｈ以下のような粗いスクリーンを用いた場合において、はんだ下地層の表面を平滑化するのに有効である。
また、微小な応力を印加した際のクリープ歪量が５００％以下とされているので、ダレ過ぎによるにじみを防止できる。 Here, in the paste for forming a solder underlayer of the present invention, the amount of creep strain is preferably 15% or more and 500% or less when a shear stress is applied for 5 Pa × 1 minute.
In this case, since the amount of creep strain when a minute stress is applied is 15% or more, after the screen plate is completely removed, the portion deformed so as to adhere to the screen plate and be lifted is the paste itself. It becomes easy to return to the original shape by its own weight. In particular, when a coarse screen having a mesh of 100 / inch or less is used, it is effective for smoothing the surface of the solder underlayer.
Further, since the amount of creep strain when a minute stress is applied is set to 500% or less, bleeding due to excessive sagging can be prevented.

また、前記金属粉末が、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌのうちの少なくとも１種であることが好ましい。
この場合、導電性に優れたはんだ下地層を形成することが可能になる。 The metal powder is preferably at least one of Au, Ag, Cu, Ni, and Al.
In this case, it is possible to form a solder underlayer excellent in conductivity.

前記樹脂が、セルロース系樹脂とされていてもよい。
セルロース系樹脂は、例えば４００〜４５０℃といった比較的低い温度で燃焼して除去される。よって、焼成温度を低く抑えることができ、はんだ下地層形成用ペーストを確実に焼成して、はんだ下地層を確実に形成することができる。 The resin may be a cellulose resin.
The cellulose resin is removed by burning at a relatively low temperature, for example, 400 to 450 ° C. Therefore, the firing temperature can be kept low, and the solder underlayer forming paste can be surely fired to reliably form the solder underlayer.

また、前記樹脂が、アクリル系樹脂とされていてもよい。
アクリル系樹脂は、真空雰囲気や不活性ガス雰囲気であっても、熱分解によって除去されるものである。よって、大気雰囲気での焼成では酸化してしまう金属を使用することができる。 The resin may be an acrylic resin.
The acrylic resin is removed by thermal decomposition even in a vacuum atmosphere or an inert gas atmosphere. Therefore, it is possible to use a metal that oxidizes when fired in an air atmosphere.

前記金属粉末の平均粒径が０．０５μｍ以上１μｍ以下とされていることが好ましい。
この場合、金属粉末の平均粒径が１μｍ以下とされているので、焼成後のはんだ下地層において金属粉末の粒径に起因する凹凸の発生を抑制することができる。また、金属粉末の平均粒径が０．０５μｍ以上とされているので、ペーストの導電性を確保できる金属含有量としても良好な流動性を持たせることができる。 It is preferable that the average particle diameter of the metal powder is 0.05 μm or more and 1 μm or less.
In this case, since the average particle diameter of the metal powder is 1 μm or less, the occurrence of unevenness due to the particle diameter of the metal powder in the solder underlayer after firing can be suppressed. Moreover, since the average particle diameter of the metal powder is set to 0.05 μm or more, good fluidity can be imparted even as the metal content that can ensure the conductivity of the paste.

ガラス粉末を有し、前記金属粉末が銀粉末とされており、前記銀粉末及び前記ガラス粉末からなる粉末成分の含有量が、６０質量％以上９０質量％以下とされ、前記粉末成分中における前記銀粉末の重量Ａと前記ガラス粉末の重量Ｇの比Ａ／Ｇが、８０／２０から９９／１の範囲内に設定されていてもよい。
この場合、塗布されたペーストを焼成することにより生成されるはんだ下地層が、前記ガラス粉末が軟化して形成されるガラス層と、前記ガラス層上に銀粉末が焼結されたＡｇ層とを備えることになる。ここで、前記ガラス層が回路表面の酸化皮膜と反応することになり、回路とはんだ下地層とが強固に接合される。また、前記ガラス層内部には、Ａｇを含有する導電性粒子が分散しており、この導電性粒子によって導電性が確保される。 It has a glass powder, the metal powder is a silver powder, the content of the powder component consisting of the silver powder and the glass powder is 60 mass% or more and 90 mass% or less, and the powder component in the powder component The ratio A / G between the weight A of the silver powder and the weight G of the glass powder may be set in the range of 80/20 to 99/1.
In this case, the solder underlayer generated by firing the applied paste includes a glass layer formed by softening the glass powder, and an Ag layer in which silver powder is sintered on the glass layer. To prepare. Here, the glass layer reacts with the oxide film on the circuit surface, and the circuit and the solder underlayer are firmly bonded. Moreover, the electroconductive particle containing Ag is disperse | distributing inside the said glass layer, and electroconductivity is ensured by this electroconductive particle.

また、銀粉末及び前記ガラス粉末からなる粉末成分の含有量が６０質量％以上とされているので、はんだ下地層を確実に形成することができる。また、前記銀粉末及び前記ガラス粉末からなる粉末成分の含有量が９０質量％以下とされているので、流動性が確保され、回路上にスクリーン印刷等によって容易に塗布することができる。
さらに、前記銀粉末の重量Ａと前記ガラス粉末の重量Ｇの比Ａ／Ｇが、８０／２０から９９／１の範囲内に設定されているので、導電性に優れ、かつ、回路との密着性に優れたはんだ下地層を形成することができる。 Moreover, since content of the powder component which consists of silver powder and the said glass powder shall be 60 mass% or more, a solder base layer can be formed reliably. Moreover, since content of the powder component which consists of the said silver powder and the said glass powder shall be 90 mass% or less, fluidity | liquidity is ensured and it can apply | coat easily on a circuit by screen printing etc.
Furthermore, since the ratio A / G of the weight A of the silver powder and the weight G of the glass powder is set within the range of 80/20 to 99/1, the conductivity is excellent and the circuit is closely adhered. A solder underlayer having excellent properties can be formed.

本発明によれば、回路上に半導体素子等の電子部品をはんだ接合する際において、回路上に塗布して焼成することで、表面が平滑なはんだ下地層を形成することが可能なはんだ下地層形成用ペーストを提供することができる。   According to the present invention, when an electronic component such as a semiconductor element is solder-bonded on a circuit, the solder base layer can be formed by applying and firing on the circuit to form a solder base layer having a smooth surface. A forming paste can be provided.

本発明の実施形態であるはんだ下地層形成用ペーストの製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of the paste for solder base layer formation which is embodiment of this invention. 本発明の実施形態であるはんだ下地層形成用ペーストを用いたパワーモジュールの概略説明図である。It is a schematic explanatory drawing of the power module using the solder ground layer formation paste which is embodiment of this invention. 本発明の実施形態であるはんだ下地層形成用ペーストを用いたパワーモジュール用基板を示す説明図である。It is explanatory drawing which shows the board | substrate for power modules using the paste for solder base layer formation which is embodiment of this invention. 図２に示すパワーモジュールの製造方法のフロー図である。It is a flowchart of the manufacturing method of the power module shown in FIG. 本発明の実施形態であるはんだ下地層形成用ペーストをスクリーン印刷した状態を示す説明図である。It is explanatory drawing which shows the state which screen-printed the paste for solder ground layer formation which is embodiment of this invention. 実施例の結果を示すグラフである。It is a graph which shows the result of an Example. 実施例の結果を示すグラフである。It is a graph which shows the result of an Example. 実施例の結果を示すグラフである。It is a graph which shows the result of an Example. 実施例の結果を示すグラフである。It is a graph which shows the result of an Example.

以下に、本発明の実施形態であるはんだ下地層形成用ペーストＰ及びこのはんだ下地層形成用ペーストＰを用いたパワーモジュール用基板、パワーモジュールについて添付した図面を参照して説明する。   Hereinafter, a solder underlayer forming paste P according to an embodiment of the present invention, a power module substrate using the solder underlayer forming paste P, and a power module will be described with reference to the accompanying drawings.

まず、本実施形態であるはんだ下地層形成用ペーストＰについて説明する。
このはんだ下地層形成用ペーストＰは、金属粉末と、ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有している。本実施形態では。金属粉末として銀粉末を用いている。
また、銀粉末とガラス粉末とからなる粉末成分の含有量が、はんだ下地層形成用ペーストＰ全体の６０質量％以上９０質量％以下とされており、残部が樹脂、溶剤、分散剤とされている。本実施形態では、銀粉末とガラス粉末とからなる粉末成分の含有量は、はんだ下地層形成用ペーストＰ全体の８５質量％とされている。 First, the solder underlayer forming paste P according to this embodiment will be described.
This solder underlayer forming paste P contains a metal powder, a glass powder, a resin, a solvent, and a dispersant. In this embodiment. Silver powder is used as the metal powder.
In addition, the content of the powder component composed of silver powder and glass powder is set to 60% by mass or more and 90% by mass or less of the entire solder base layer forming paste P, and the remainder is a resin, a solvent, or a dispersant. Yes. In the present embodiment, the content of the powder component composed of silver powder and glass powder is 85 mass% of the entire solder base layer forming paste P.

銀粉末は、その粒径が０．０５μｍ以上１μｍ以下とされており、本実施形態では、平均粒径０．２μｍのものを使用した。なお、銀粉末の平均粒径は、マイクロトラック法により測定可能であり、本実施形態では、ｄ５０（メジアン径）を平均粒径とした。
ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、ホウ酸、リン酸及び酸化ビスマスのいずれか１種又は２種以上を含有しており、その軟化温度が６００℃以下とされている。本実施形態では、酸化ビスマスとホウ酸とからなり、平均粒径が０．７μｍのガラス粉末を使用した。
また、銀粉末の重量Ａとガラス粉末の重量Ｇとの重量比Ａ／Ｇは、８０／２０から９９／１の範囲内に調整されており、本実施形態では、Ａ／Ｇ＝８０／５とした。 The silver powder has a particle size of 0.05 μm or more and 1 μm or less, and in this embodiment, a silver powder having an average particle size of 0.2 μm was used. The average particle diameter of the silver powder can be measured by the microtrack method. In this embodiment, d50 (median diameter) is the average particle diameter.
The glass powder contains, for example, any one or more of lead oxide, zinc oxide, silicon oxide, boric acid, phosphoric acid, and bismuth oxide, and the softening temperature is 600 ° C. or less. In this embodiment, glass powder made of bismuth oxide and boric acid and having an average particle size of 0.7 μm was used.
Further, the weight ratio A / G between the weight A of the silver powder and the weight G of the glass powder is adjusted within the range of 80/20 to 99/1. In this embodiment, A / G = 80/5 It was.

樹脂は、はんだ下地層形成用ペーストＰの粘度を調整し印刷適正を与えるとともに、乾燥時におけるペーストの体積収縮をスムーズにし、銀粉末をより密に充填させる働きをするものであり、例えば、アクリル樹脂、セルロース系樹脂等を適用することができる。なお、本実施形態では、エチルセルロースを用いている。
溶剤は、例えば、α−ターピネオール、ブチルカルビトールアセテート、ジエチレンクリコールジブチルエーテル等を適用することができる。なお、本実施形態では、α−ターピネオール、及び、２，２，４−トリメチル−１，３−ペンタンジオールモノイソブチレートを、重量比で１：１に混合したものを用いている。
分散剤としては、ポリアミン系分散剤、ジカルボン酸系分散剤を用いることができる。本実施形態では、ポリアミン系分散剤を用いている。なお、分散剤を添加することなく、はんだ下地層形成用ペーストＰを構成してもよい。 The resin adjusts the viscosity of the paste P for forming the solder underlayer to give printing suitability, smoothes the volume shrinkage of the paste at the time of drying, and functions to more closely fill the silver powder. A resin, a cellulose resin, or the like can be applied. In this embodiment, ethyl cellulose is used.
As the solvent, for example, α-terpineol, butyl carbitol acetate, diethylenecricol dibutyl ether and the like can be applied. In this embodiment, α-terpineol and 2,2,4-trimethyl-1,3-pentanediol monoisobutyrate mixed at a weight ratio of 1: 1 are used.
As the dispersant, a polyamine dispersant or a dicarboxylic acid dispersant can be used. In the present embodiment, a polyamine dispersant is used. In addition, you may comprise the paste P for solder base layer formation, without adding a dispersing agent.

そして、本実施形態であるはんだ下地層形成用ペーストＰは、ずり速度１０ｓ−１でせん断を１分間加えた後に、応力を印加しない状態で歪量を測定した場合に、せん断を解放した時点での歪量を０として、せん断を解放してから２分経過後の歪量（以下、回復歪量と称す）が−４０％以下とされている。
この回復歪量は、ストレス制御型レオメータを用いることで測定することが可能である。なお、回復歪量は、ストレス型レオメータの測定子とステージのギャップ量（ペースト厚さ）に対する割合として測定されるものである。また、上述のように、せん断を解放した時点の歪量を基準としていることから、回復歪量は負の値を示すことになる。そして、この回復歪量が小さくなる（絶対値が大きくなる）と、元の形状へ回復量しやすいことになる。 The solder underlayer forming paste P according to the present embodiment, when shearing is released without applying stress after applying shear at a shear rate of 10 s −1 for 1 minute, when the shear is released. The strain amount after 2 minutes from the release of shear (hereinafter referred to as recovery strain amount) is set to -40% or less.
This amount of recovery strain can be measured by using a stress control type rheometer. Note that the recovery strain amount is measured as a ratio with respect to the gap amount (paste thickness) between the gauge head of the stress type rheometer and the stage. Further, as described above, since the strain amount at the time of releasing the shear is used as a reference, the recovery strain amount shows a negative value. When the recovery strain amount is small (the absolute value is large), the recovery amount is easily restored to the original shape.

また、本実施形態であるはんだ下地層形成用ペーストＰは、せん断応力を５Ｐａ×１分間印加した場合において、クリープ歪量が１５％以上５００％以下とされている。
このクリープ歪量は、ストレス制御型レオメータを用いることで測定することが可能である。なお、クリープ歪量は、ストレス型レオメータの測定子とステージのギャップ量（ペースト厚さ）に対する割合として測定されるものである。 In addition, the solder underlayer forming paste P according to this embodiment has a creep strain of 15% or more and 500% or less when a shear stress is applied for 5 Pa × 1 minute.
This amount of creep strain can be measured by using a stress control type rheometer. The creep strain amount is measured as a ratio with respect to the gap amount (paste thickness) between the gauge head of the stress type rheometer and the stage.

次に、本実施形態であるはんだ下地層形成用ペーストＰの製造方法について、図１に示すフロー図を参照して説明する。
まず、前述した銀粉末とガラス粉末とを混合して混合粉末を生成する（混合粉末形成工程Ｓ１）。
また、溶剤と樹脂とを混合して有機混合物を生成する（有機物混合工程Ｓ２）。本実施形態では、α−ターピネオールを４５質量％、２，２，４−トリメチル−１，３−ペンタンジオールモノイソブチレートを４５質量％、エチルセルロースを１０質量％として、有機混合物を生成する。 Next, a method for manufacturing the solder underlayer forming paste P according to the present embodiment will be described with reference to the flowchart shown in FIG.
First, the above-mentioned silver powder and glass powder are mixed to produce a mixed powder (mixed powder forming step S1).
Moreover, a solvent and resin are mixed and an organic mixture is produced | generated (organic substance mixing process S2). In this embodiment, α-terpineol is 45% by mass, 2,2,4-trimethyl-1,3-pentanediol monoisobutyrate is 45% by mass, and ethylcellulose is 10% by mass to produce an organic mixture.

そして、混合粉末形成工程Ｓ１で得られた混合粉末と、有機物混合工程Ｓ２で得られた有機混合物と、分散剤と、をミキサーによって予備混合する（予備混合工程Ｓ３）。
得られた予備混合物を、３本ロールミルによって混練し、粉末の凝集を解砕してペーストを得る（混錬工程Ｓ４）。
混錬工程Ｓ４によって得られたペーストを、ペーストろ過機によってろ過する（ろ過工程Ｓ５）。
このようにして、本実施形態であるはんだ下地層形成用ペーストＰが製出される。 And the mixed powder obtained by mixed powder formation process S1, the organic mixture obtained by organic substance mixing process S2, and a dispersing agent are premixed with a mixer (preliminary mixing process S3).
The obtained preliminary mixture is kneaded by a three-roll mill, and the powder agglomeration is crushed to obtain a paste (kneading step S4).
The paste obtained by kneading process S4 is filtered with a paste filter (filtration process S5).
In this manner, the solder underlayer forming paste P according to this embodiment is produced.

次に、本実施形態であるはんだ下地層形成用ペーストＰを用いて構成されたパワーモジュールについて、図２を用いて説明する。
このパワーモジュール１は、回路層１２が配設されたパワーモジュール用基板１０と、回路層１２の表面にはんだ層２を介して接合された半導体チップ３と、冷却器４０とを備えている。 Next, a power module configured using the solder underlayer forming paste P according to the present embodiment will be described with reference to FIG.
The power module 1 includes a power module substrate 10 on which a circuit layer 12 is disposed, a semiconductor chip 3 bonded to the surface of the circuit layer 12 via a solder layer 2, and a cooler 40.

パワーモジュール用基板１０は、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図２において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図２において下面）に配設された金属層１３とを備えている。
セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。 The power module substrate 10 includes a ceramic substrate 11 constituting an insulating layer, a circuit layer 12 disposed on one surface of the ceramic substrate 11 (upper surface in FIG. 2), and the other surface of the ceramic substrate 11 (FIG. 2 and a metal layer 13 disposed on the lower surface.
The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and is made of highly insulating AlN (aluminum nitride). In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層１２は、セラミックス基板１１の一方の面に、導電性を有する金属板が接合されることにより形成されている。本実施形態においては、回路層１２は、純度が９９．９９％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板がセラミックス基板１１に接合されることにより形成されている。   The circuit layer 12 is formed by bonding a conductive metal plate to one surface of the ceramic substrate 11. In the present embodiment, the circuit layer 12 is formed by joining an aluminum plate made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99% or more to the ceramic substrate 11.

金属層１３は、セラミックス基板１１の他方の面に、金属板が接合されることにより形成されている。本実施形態においては、金属層１３は、回路層１２と同様に、純度が９９．９９％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板がセラミックス基板１１に接合されることで形成されている。   The metal layer 13 is formed by bonding a metal plate to the other surface of the ceramic substrate 11. In the present embodiment, the metal layer 13 is formed by joining an aluminum plate made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99% or more, like the circuit layer 12, to the ceramic substrate 11. Has been.

冷却器４０は、前述のパワーモジュール用基板１０を冷却するためのものであり、パワーモジュール用基板１０と接合される天板部４１と、この天板部４１から下方に向けて垂設された放熱フィン４２と、冷却媒体（例えば冷却水）を流通するための流路４３とを備えている。冷却器４０（天板部４１）は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（アルミニウム合金）で構成されている。   The cooler 40 is for cooling the power module substrate 10 described above. The top plate portion 41 joined to the power module substrate 10 and the top plate portion 41 are suspended downward. The heat radiation fin 42 and the flow path 43 for distribute | circulating a cooling medium (for example, cooling water) are provided. The cooler 40 (top plate portion 41) is preferably made of a material having good thermal conductivity, and in this embodiment, is made of A6063 (aluminum alloy).

また、本実施形態においては、冷却器４０の天板部４１と金属層１３との間には、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材（例えばＡｌＳｉＣ等）からなる緩衝層１５が設けられている。   In the present embodiment, a buffer layer 15 made of aluminum, an aluminum alloy, or a composite material containing aluminum (for example, AlSiC) is provided between the top plate portion 41 of the cooler 40 and the metal layer 13. Yes.

そして、図２に示すパワーモジュール１においては、回路層１２の表面（図２において上面）には、前述のはんだ下地層形成用ペーストＰを焼成して形成されたはんだ下地層３０が形成されており、このはんだ下地層３０の表面に、はんだ層２を介して半導体チップ３が接合されている。ここで、はんだ層２を形成するはんだ材としては、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系が挙げられる。
なお、はんだ下地層３０は、図２に示すように、回路層１２の表面全体には形成されておらず、半導体チップ３が配設される部分にのみ選択的に形成されている。 In the power module 1 shown in FIG. 2, the solder base layer 30 formed by firing the solder base layer forming paste P is formed on the surface of the circuit layer 12 (upper surface in FIG. 2). The semiconductor chip 3 is bonded to the surface of the solder base layer 30 via the solder layer 2. Here, examples of the solder material for forming the solder layer 2 include Sn—Ag, Sn—In, and Sn—Ag—Cu.
As shown in FIG. 2, the solder underlayer 30 is not formed on the entire surface of the circuit layer 12 but is selectively formed only on a portion where the semiconductor chip 3 is disposed.

図３に、はんだ層２を介して半導体チップ３を接合する前のパワーモジュール用基板１０を示す。
このパワーモジュール用基板１０においては、回路層１２の表面（図３において上面）に、前述のはんだ下地層３０が形成されている。このはんだ下地層３０は、はんだ層２を介して半導体チップ３を接合する前の状態では、図３に示すように、回路層１２側に形成されたガラス層３１と、このガラス層３１上に形成されたＡｇ層３２と、を備えている。このガラス層３１内部には、粒径が数ナノメートル程度の微細な導電性粒子が分散されている。本実施形態においては、この導電性粒子は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされている。なお、ガラス層３１内の導電性粒子は、例えば透過型電子顕微鏡観察（ＴＥＭ）を用いることで観察される。 FIG. 3 shows the power module substrate 10 before the semiconductor chip 3 is joined via the solder layer 2.
In the power module substrate 10, the solder underlayer 30 described above is formed on the surface of the circuit layer 12 (upper surface in FIG. 3). As shown in FIG. 3, the solder underlayer 30 has a glass layer 31 formed on the circuit layer 12 side and a glass layer 31 on the glass layer 31 before the semiconductor chip 3 is bonded via the solder layer 2. And a formed Ag layer 32. In the glass layer 31, fine conductive particles having a particle size of about several nanometers are dispersed. In the present embodiment, the conductive particles are crystalline particles containing at least one of Ag and Al. In addition, the electroconductive particle in the glass layer 31 is observed by using transmission electron microscope observation (TEM), for example.

このはんだ下地層３０の厚さ方向の電気抵抗値は、０．５Ω以下、より好ましくは０．２Ω以下に設定されている。ここで、はんだ下地層３０の厚さ方向の電気抵抗値は、はんだ下地層３０の上面と回路層１２の上面との間の電気抵抗としている。これは、回路層１２を構成する４Ｎアルミニウムの電気抵抗がはんだ下地層３０の厚さ方向の電気抵抗に比べて非常に小さいためである。   The electrical resistance value in the thickness direction of the solder underlayer 30 is set to 0.5Ω or less, more preferably 0.2Ω or less. Here, the electric resistance value in the thickness direction of the solder underlayer 30 is an electric resistance between the upper surface of the solder underlayer 30 and the upper surface of the circuit layer 12. This is because the electrical resistance of 4N aluminum constituting the circuit layer 12 is very small compared to the electrical resistance in the thickness direction of the solder underlayer 30.

また、本実施形態では、回路層１２が純度９９．９９％のアルミニウムで構成されていることから、回路層１２の表面には、大気中で自然発生したアルミニウム酸化皮膜が形成されているが、前述のはんだ下地層３０が形成された部分においては、このアルミニウム酸化皮膜が除去されており、回路層１２上に直接、はんだ下地層３０が形成されている。   Further, in the present embodiment, since the circuit layer 12 is made of aluminum having a purity of 99.99%, an aluminum oxide film naturally generated in the atmosphere is formed on the surface of the circuit layer 12, In the portion where the solder underlayer 30 is formed, the aluminum oxide film is removed, and the solder underlayer 30 is formed directly on the circuit layer 12.

次に、本実施形態であるはんだ下地層形成用ペーストＰを用いたパワーモジュール１の製造方法について、図４に示すフロー図を参照して説明する。
まず、回路層１２となるアルミニウム板及び金属層１３となるアルミニウム板を準備し、これらのアルミニウム板を、セラミックス基板１１の一方の面及び他方の面にそれぞれろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板１１とを接合する（回路層接合工程Ｓ１１）。なお、このろう付けの温度は、６４０℃〜６５０℃に設定されている。 Next, a method for manufacturing the power module 1 using the solder underlayer forming paste P according to the present embodiment will be described with reference to the flowchart shown in FIG.
First, an aluminum plate to be the circuit layer 12 and an aluminum plate to be the metal layer 13 are prepared, and these aluminum plates are laminated on one surface and the other surface of the ceramic substrate 11 through brazing materials, respectively, and pressed. -The said aluminum plate and the ceramic substrate 11 are joined by cooling after a heating (circuit layer joining process S11). The brazing temperature is set to 640 ° C to 650 ° C.

次に、金属層１３の他方の面側に、緩衝層１５を介して冷却器４０（天板部４１）をろう材を介して接合する（冷却器接合工程Ｓ１２）。なお、冷却器４０のろう付けの温度は、５９０℃〜６１０℃に設定されている。   Next, the cooler 40 (top plate portion 41) is joined to the other surface side of the metal layer 13 via the buffer layer 15 via the brazing material (cooler joining step S12). Note that the brazing temperature of the cooler 40 is set to 590 ° C to 610 ° C.

そして、回路層１２の表面に、前述のはんだ下地層形成用ペーストＰを塗布する（はんだ下地層形成用ペースト塗布工程Ｓ１３）。なお、本実施形態では、スクリーン印刷法によってはんだ下地層形成用ペーストＰを塗布した。   Then, the solder base layer forming paste P is applied to the surface of the circuit layer 12 (solder base layer forming paste application step S13). In this embodiment, the solder underlayer forming paste P is applied by a screen printing method.

ここで、スクリーン印刷によってはんだ下地層形成用ペーストＰを塗布する場合、図５に示すように、スクリーン版５１を回路層１２上に載置し、スキージ５２を用いてはんだ下地層形成用ペーストＰを回路層１２上に吐出しながら余剰のペーストを掻き取っていく。そして、スクリーン版５１が自身の張力により上昇する。
このとき、スクリーン版５１にはんだ下地層形成用ペーストＰが付着し、一緒に上方に引き上げられる。引き上げられたはんだ下地層形成用ペーストＰはすぐに千切れ、引き上げられた際の変形を回復しようとして塗布されたはんだ下地層形成用ペーストＰの表面が平滑化される。
このようにして、はんだ下地層形成用ペーストＰが回路層１２上に塗布される。 Here, when applying the solder underlayer forming paste P by screen printing, as shown in FIG. 5, the screen plate 51 is placed on the circuit layer 12 and the solder underlayer forming paste P is used by using the squeegee 52. The excess paste is scraped off while being discharged onto the circuit layer 12. The screen plate 51 is raised by its own tension.
At this time, the solder underlayer forming paste P adheres to the screen plate 51 and is pulled upward together. The pulled solder base layer forming paste P is immediately cut off, and the surface of the solder base layer forming paste P applied so as to recover the deformation when pulled up is smoothed.
In this way, the solder underlayer forming paste P is applied onto the circuit layer 12.

次に、回路層１２表面にはんだ下地層形成用ペーストＰを塗布した状態で、加熱炉内に装入してはんだ下地層形成用ペーストＰの焼成を行う（焼成工程Ｓ１４）。なお、このときの焼成温度は、３５０℃〜６４５℃に設定されている。
この焼成工程Ｓ１４により、ガラス層３１とＡｇ層３２とを備えたはんだ下地層３０が形成される。このとき、ガラス層３１によって、回路層１２の表面に自然発生していたアルミニウム酸化皮膜が溶融除去されることになり、回路層１２に直接ガラス層３１が形成される。また、ガラス層３１の内部に、微細な導電性粒子が分散される。この導電性粒子は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされており、焼成の際にガラス層３１内部に析出したものと推測される。
はんだ下地層３０においては、はんだ下地層形成ペースト塗布工程Ｓ１３で塗布されたはんだ下地層形成ペーストの表面状態がそのまま反映されることになる。 Next, in a state where the solder underlayer forming paste P is applied to the surface of the circuit layer 12, the solder underlayer forming paste P is fired by being placed in a heating furnace (firing step S14). The firing temperature at this time is set to 350 ° C. to 645 ° C.
By this firing step S14, the solder underlayer 30 including the glass layer 31 and the Ag layer 32 is formed. At this time, the aluminum oxide film naturally generated on the surface of the circuit layer 12 is melted and removed by the glass layer 31, and the glass layer 31 is formed directly on the circuit layer 12. In addition, fine conductive particles are dispersed inside the glass layer 31. The conductive particles are crystalline particles containing at least one of Ag or Al, and are presumed to have precipitated in the glass layer 31 during firing.
In the solder underlayer 30, the surface state of the solder underlayer forming paste applied in the solder underlayer forming paste application step S13 is reflected as it is.

こうして、回路層１２の表面にはんだ下地層３０が形成されたパワーモジュール用基板１０及び冷却器付パワーモジュール用基板が製出されることになる。   Thus, the power module substrate 10 having the solder underlayer 30 formed on the surface of the circuit layer 12 and the power module substrate with a cooler are produced.

そして、はんだ下地層３０の表面に、はんだ材を介して半導体チップ３を載置し、還元炉内においてはんだ接合する（はんだ接合工程Ｓ１５）。このとき、はんだ材によって形成されるはんだ層２には、はんだ下地層３０のＡｇ層３２の一部又は全部が溶融することになる。
これにより、はんだ層２を介して半導体チップ３が回路層１２上に接合されたパワーモジュール１が製出されることになる。 Then, the semiconductor chip 3 is placed on the surface of the solder underlayer 30 via a solder material, and soldered in a reduction furnace (solder joining step S15). At this time, a part or all of the Ag layer 32 of the solder underlayer 30 is melted in the solder layer 2 formed of the solder material.
As a result, the power module 1 in which the semiconductor chip 3 is bonded onto the circuit layer 12 via the solder layer 2 is produced.

以上のような構成とされた本実施形態であるはんだ下地層形成用ペーストＰによれば、ずり速度１０ｓ−１でせん断を１分間加えた後に、応力を印加しない状態で歪量を測定した場合に、せん断を解放した時点での歪量を０として、せん断を解放してから２分経過後の歪量（回復歪量）が−４０％以下とされているので、応力を解放すると容易に元の形状へと回復することになる。よって、図５に示すように、スクリーン版５１が版離れした際にはんだ下地層形成用ペーストＰの一部が引っ張り上げられて変形しても、スクリーン版５１から千切れた後には、速やかに元の形状へと回復することになる。よって、塗布されたはんだ下地層形成用ペーストＰの表面が平滑化され、これを焼成して形成されるはんだ下地層３０の表面が平滑となる。 According to the solder underlayer forming paste P according to the present embodiment having the above-described configuration, after applying shear at a shear rate of 10 s −1 for 1 minute, the amount of strain is measured without applying stress. Furthermore, the amount of strain at the time of releasing the shear is 0, and the amount of strain after 2 minutes from the release of the shear (recovery strain) is -40% or less, so it is easy to release the stress It will recover to its original shape. Therefore, as shown in FIG. 5, even if a part of the solder base layer forming paste P is pulled up and deformed when the screen plate 51 is separated from the screen plate 51, after the screen plate 51 is broken, It will recover to its original shape. Therefore, the surface of the applied solder underlayer forming paste P is smoothed, and the surface of the solder underlayer 30 formed by baking the paste is smoothened.

また、本実施形態であるはんだ下地層形成用ペーストＰは、せん断応力を５Ｐａ×１分間印加した場合において、クリープ歪量が１５％以上５００％以下とされているので、スクリーン版５１が版離れをした後に、はんだ下地層形成用ペーストＰ自体の自重によって、変形した部分が元の形状に戻りやすくなり、はんだ下地層３０の表面を平滑化することができる。また、ダレ過ぎによるにじみを防止でき、所定厚さのはんだ下地層３０を形成することができる。   Also, the solder underlayer forming paste P according to this embodiment has a creep strain of 15% or more and 500% or less when a shear stress is applied at 5 Pa × 1 min. After the soldering is performed, the deformed portion is easily returned to the original shape by the weight of the solder base layer forming paste P itself, and the surface of the solder base layer 30 can be smoothed. Further, bleeding due to excessive sagging can be prevented, and the solder underlayer 30 having a predetermined thickness can be formed.

また、樹脂が、エチルセルロースとされているので、例えば４００〜４５０℃といった比較的低い温度で燃焼して除去することができる。よって、焼成工程Ｓ１４における温度条件を低く設定することができる。   In addition, since the resin is ethyl cellulose, it can be removed by burning at a relatively low temperature such as 400 to 450 ° C. Therefore, the temperature condition in the firing step S14 can be set low.

金属粉末として銀粉末を用いており、この銀粉末の平均粒径が０．０５μｍ以上１μｍ以下とされ、本実施形態では０．２μｍとされているので、焼成後のはんだ下地層３０において銀粉末に起因する凹凸の発生を抑制することができるとともに、導電性を有するはんだ下地層３０を確実に形成することができる。   Silver powder is used as the metal powder, and the average particle size of the silver powder is 0.05 μm or more and 1 μm or less. In this embodiment, the silver powder is 0.2 μm. As a result, it is possible to suppress the occurrence of unevenness due to the above, and to reliably form the solder underlayer 30 having conductivity.

また、ガラス粉末と導電性に優れた銀粉末とを備えており、焼成することによってガラス層３１とＡｇ層３２とを備えたはんだ下地層３０が形成され、このガラス層３１を、純度９９．９９％以上のアルミニウムからなる回路層１２の表面に自然発生したアルミニウム酸化皮膜と反応させることができ、回路層１２を構成するアルミニウムに直接接合するように、はんだ下地層３０を形成することが可能となる。   Moreover, the glass powder and the silver powder excellent in electroconductivity are provided, and the solder base layer 30 provided with the glass layer 31 and the Ag layer 32 is formed by baking, This purity 99. The solder underlayer 30 can be formed so that it can be reacted with the aluminum oxide film naturally generated on the surface of the circuit layer 12 made of 99% or more of aluminum and directly bonded to the aluminum constituting the circuit layer 12. It becomes.

さらに、ガラス層３１の内部に、粒径が数ナノメートル程度とされた微細な導電性粒子が分散されているので、ガラス層３１においても導電性を確保することができる。
よって、はんだ下地層３０及びはんだ層２を介して、半導体チップ３と回路層１２との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール１を構成することができる。 Furthermore, since fine conductive particles having a particle diameter of about several nanometers are dispersed inside the glass layer 31, the glass layer 31 can also have conductivity.
Therefore, it is possible to reliably conduct electricity between the semiconductor chip 3 and the circuit layer 12 via the solder base layer 30 and the solder layer 2, and the highly reliable power module 1 can be configured.

また、銀粉末及びガラス粉末からなる粉末成分の含有量が６０質量％以上９０質量％以下とされているので、はんだ下地層３０を確実に形成することができるとともに、はんだ下地層形成用ペーストＰの流動性が確保され、回路層１２上にスクリーン印刷法によって容易に塗布することができる。
さらに、粉末成分中における銀粉末の重量Ａとガラス粉末の重量Ｇの比Ａ／Ｇが、８０／２０から９９／１の範囲内に設定されており、本実施形態ではＡ／Ｇ＝８０／５とされているので、導電性に優れ、かつ、回路層１２との密着性に優れたはんだ下地層３０を形成することができる。 In addition, since the content of the powder component composed of silver powder and glass powder is 60% by mass or more and 90% by mass or less, the solder underlayer 30 can be reliably formed, and the solder underlayer forming paste P This fluidity is ensured and can be easily applied onto the circuit layer 12 by a screen printing method.
Furthermore, the ratio A / G of the weight A of the silver powder and the weight G of the glass powder in the powder component is set within the range of 80/20 to 99/1. In this embodiment, A / G = 80 / Therefore, it is possible to form the solder base layer 30 having excellent conductivity and excellent adhesion to the circuit layer 12.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、アルミニウムまたはアルミニウム合金からなる回路層上にはんだ下地層を形成するものとして説明したが、これに限定されることはなく、銅又は銅合金などの他の導電性物質からなる回路の上にはんだ下地層を形成するものであってもよい。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, although it demonstrated as forming a solder base layer on the circuit layer which consists of aluminum or aluminum alloy, it is not limited to this, On the circuit which consists of other electroconductive substances, such as copper or copper alloy A solder underlayer may be formed.

また、はんだ下地層形成用ペーストの原料、配合量については、実施形態に記載されたものに限定されることはない。
金属粉末として銀粉末を用いたもので説明したが、Ａｕ、Ｃｕ、Ｎｉ、Ａｌ等の金属粉末を用いてもよい。
樹脂としてエチルセルロースを用いたもので説明したが、アクリル系樹脂等の他の樹脂を適用してもよい。
溶剤についても、本実施形態に記載されたものに限定されることはない。
分散剤、ガラス粉末は、適宜選択して添加すればよい。 Moreover, the raw material and the blending amount of the solder underlayer forming paste are not limited to those described in the embodiment.
Although described using silver powder as the metal powder, metal powder such as Au, Cu, Ni, and Al may be used.
Although description has been given using ethyl cellulose as the resin, other resins such as an acrylic resin may be applied.
Also about a solvent, it is not limited to what was described in this embodiment.
The dispersant and glass powder may be appropriately selected and added.

さらに、回路層となるアルミニウム板をセラミックス基板にろう付けするとともに、冷却器をろう付けした後に、回路層上にはんだ下地層を形成するものとして説明したが、これに限定されることはなく、アルミニウム板をセラミックス基板にろう付けする前や、冷却器をろう付けする前に、はんだ下地層を形成してもよい。   Furthermore, while brazing the aluminum plate used as the circuit layer to the ceramic substrate and brazing the cooler, the solder underlayer was formed on the circuit layer. However, the present invention is not limited to this. The solder underlayer may be formed before the aluminum plate is brazed to the ceramic substrate or before the cooler is brazed.

以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
金属粉末として、表１に示す平均粒径の銀粉末を用いた。なお、平均粒径はマイクロトラック法により測定したｄ５０（メジアン径）とした。ここで、平均粒径０．２μｍ、０．６μｍ、０．８μｍの銀粉末は球状のものとし、平均粒径０．３μｍの銀粉末は凝集した形状のものとした。 Below, the result of the confirmation experiment performed in order to confirm the effect of this invention is demonstrated.
As the metal powder, silver powder having an average particle diameter shown in Table 1 was used. The average particle diameter was d50 (median diameter) measured by the microtrack method. Here, the silver powder having an average particle diameter of 0.2 μm, 0.6 μm, and 0.8 μm was spherical, and the silver powder having an average particle diameter of 0.3 μm was agglomerated.

ガラス粉末として、旭硝子社製のＡＳＦ１１００Ｂをボールミルにて粉砕し、平均粒径０．７μｍとしたものを用いた。
樹脂は３種類を準備した。樹脂Ａは、ハーキュレス社製エチルセルロースＮ−２００とした。樹脂Ｂは、ハーキュレス社製エチルセルロースＮ−５０とした。樹脂Ｃは、アクリル樹脂であるポリイソブチルメタアクリレート（重量平均分子量５００００）とした。 As the glass powder, ASF1100B manufactured by Asahi Glass Co., Ltd. was pulverized with a ball mill to obtain an average particle size of 0.7 μm.
Three types of resins were prepared. Resin A was ethyl cellulose N-200 manufactured by Hercules. Resin B was ethyl cellulose N-50 manufactured by Hercules. Resin C was polyisobutyl methacrylate (weight average molecular weight 50000), which is an acrylic resin.

溶剤は、α−ターピネオール、及び、２，２，４−トリメチル−１，３−ペンタンジオールモノイソブチレートを、重量比で１：１に混合したものとした。
分散剤は２種類を準備した。分散剤Ｄは、ポリアミン系分散剤とした。分散剤Ｅは、ジカルボン酸系分散剤とした。 As the solvent, α-terpineol and 2,2,4-trimethyl-1,3-pentanediol monoisobutyrate were mixed at a weight ratio of 1: 1.
Two types of dispersants were prepared. Dispersant D was a polyamine dispersant. Dispersant E was a dicarboxylic acid dispersant.

銀粉末、ガラス粉末、樹脂、溶剤、分散剤を表１に示す配合で、３本ロールミルを用いて混練して本発明例１〜８、比較例１〜３のはんだ下地層形成用ペーストを作製した。   Silver powder, glass powder, resin, solvent, and dispersant are blended as shown in Table 1 and kneaded using a three-roll mill to produce pastes for forming solder underlayers of Invention Examples 1-8 and Comparative Examples 1-3. did.

Figure 2012174366
Figure 2012174366

得られたはんだ下地層形成用ペーストの回復歪量、クリープ歪量、粘度を、以下の手順で測定した。   The recovery strain amount, creep strain amount, and viscosity of the obtained solder underlayer forming paste were measured by the following procedure.

ストレス制御型レオメータ（ＴＡインスツルメント社製ＡＲ１０００）を用い、２０ｍｍのパラレルプレートの測定子を用いて測定した。測定ステージの温度を２５℃とし、測定ステージと測定子とのギャップを２００μｍに設定した。
測定対象となるペーストを測定ステージ上に１０ｇ載置し、測定子を所定のギャップに調整した。このとき、測定子からはみ出したペーストはスパチュラを用いて除去した上で測定を開始した。 Using a stress-controlled rheometer (AR1000 manufactured by TA Instruments), the measurement was performed using a 20 mm parallel plate probe. The temperature of the measurement stage was 25 ° C., and the gap between the measurement stage and the probe was set to 200 μm.
10 g of the paste to be measured was placed on the measurement stage, and the probe was adjusted to a predetermined gap. At this time, the measurement was started after removing the paste protruding from the probe with a spatula.

回復歪量は、ペーストに対してずり速度１０ｓ−１でせん断を１分間加えた後、応力をゼロとしてペーストの回復量を回復歪量として測定した。回復歪量は、せん断により与えられた変形に対するペーストの回復挙動を示すことから、せん断直後の歪を０として負の値を示すことになる。測定した回復歪量を表２に示す。 The amount of recovery strain was measured as the amount of recovery strain after applying shear to the paste at a shear rate of 10 s -1 for 1 minute and then setting the recovery amount of the paste to zero. Since the recovery strain amount shows the recovery behavior of the paste with respect to the deformation given by shearing, the recovery strain amount shows a negative value with the strain immediately after shearing being zero. Table 2 shows the measured recovery strain.

クリープ歪量は、測定子の回転方向に５Ｐａのせん断応力を1分間加え、ペーストの変形量をクリープ歪量として測定した。測定したクリープ歪量を表２に示す。
粘度は、せん断速度０．４ｓ−１〜４０ｓ−１の粘度を測定した。表２に、０．４ｓ−１における粘度（η０．４）と４０ｓ−１における粘度（η４０）を示す。 The amount of creep strain was measured by applying a shear stress of 5 Pa in the direction of rotation of the probe for 1 minute and measuring the amount of deformation of the paste as the amount of creep strain. Table 2 shows the measured creep strain.
The viscosity was measured at a shear rate of 0.4 s −1 to 40 s −1 . Table 2 shows the viscosity (η0.4) at 0.4 s −1 and the viscosity (η40) at 40 s −1 .

次に、本発明例１〜８、比較例１〜３のはんだ下地層形成用ペーストを用いて、純度９９．９９％以上のアルミニウムの圧延板の上にはんだ下地層を形成し、このはんだ下地層の表面粗さを評価した。   Next, using the solder underlayer forming pastes of Invention Examples 1 to 8 and Comparative Examples 1 to 3, a solder underlayer is formed on a rolled aluminum plate having a purity of 99.99% or more. The surface roughness of the formation was evaluated.

まず、上述のはんだ下地層形成用ペーストをスクリーン印刷によってアルミニウム板の上に塗布した。スクリーン版としてカレンダー処理を行ったメッシュ＃２５０、＃７０の２種類を用いた。スクリーン印刷機（ニューロング精密工業社製ＬＳ−１５ＧＸ）を用いて、スキージ硬度７０度、スキージ角度６０°、スキージ速度３０ｍｍ／秒、スクリーン版ギャップ１．５ｍｍの条件で印刷を行った。印刷パターンは、１５ｍｍ×１２ｍｍのベタパターンを使用した。   First, the above solder underlayer forming paste was applied onto an aluminum plate by screen printing. Two types of meshes # 250 and # 70 which were subjected to calendar processing were used as screen versions. Using a screen printing machine (LS-15GX manufactured by Neurong Seimitsu Kogyo Co., Ltd.), printing was performed under the conditions of a squeegee hardness of 70 degrees, a squeegee angle of 60 °, a squeegee speed of 30 mm / second, and a screen plate gap of 1.5 mm. A solid pattern of 15 mm × 12 mm was used as the printing pattern.

このように、アルミニウム板の上にはんだ下地層形成用ペーストを印刷した後、大気雰囲気で、６００℃×１０分の条件で焼成を行い、はんだ下地層を形成した。   Thus, after printing the solder base layer forming paste on the aluminum plate, firing was performed in an air atmosphere under conditions of 600 ° C. × 10 minutes to form a solder base layer.

そして、得られたはんだ下地層の表面を、レーザ顕微鏡（キーエンス社製ＶＫ−９７００）を用いて、対物レンズ倍率２０倍で観察し、得られた画像をカットオフ値λｃ＝０．０８μｍで画像全体の粗さを解析した。評価としてうねり曲線の算術平均高さＷａ（ＪＩＳ Ｂ０６０１−２００１）を用いた。結果を表２に示す。
なお、通常、表面粗さとしては粗さ曲線の算術平均高さＲａを用いることが多いが、カットオフ値λｃ＝０．０８μｍにてＲａ，Ｗａを分離して検討した結果、スクリーン版のメッシュに起因する粗さはＷａに大きく影響し、Ｒａにはほとんど影響がないことが判明したため、Ｗａを用いて評価した。
また、＃２５０のスクリーン版を用いた場合の回復歪量と表面粗さとの関係を図６に示す。＃７０のスクリーン版を用いた場合の回復歪量と表面粗さとの関係を図７に示す。
さらに、＃７０のスクリーン版を用いた場合のクリープ歪量と表面粗さとの関係を図８、図９に示す。 Then, the surface of the obtained solder underlayer was observed with a laser microscope (VK-9700 manufactured by Keyence Corporation) at an objective lens magnification of 20 times, and the obtained image was imaged with a cutoff value λc = 0.08 μm. The overall roughness was analyzed. As evaluation, the arithmetic average height Wa (JIS B0601-2001) of the undulation curve was used. The results are shown in Table 2.
In general, the arithmetic mean height Ra of the roughness curve is often used as the surface roughness, but as a result of examining Ra and Wa separately with a cut-off value λc = 0.08 μm, the mesh of the screen plate Since it was found that the roughness due to the A has a large effect on Wa and has almost no effect on Ra, evaluation was performed using Wa.
FIG. 6 shows the relationship between the amount of recovery strain and the surface roughness when the # 250 screen plate is used. FIG. 7 shows the relationship between the recovery strain and the surface roughness when the # 70 screen plate is used.
Further, FIG. 8 and FIG. 9 show the relationship between the amount of creep strain and the surface roughness when the # 70 screen plate is used.

また、はんだ下地層のにじみは、＃７０のスクリーン版にて印刷したパターン端部をレーザ顕微鏡（キーエンス社製ＶＫ−９７００）にて、対物レンズ倍率１０倍で観察し、パターン端部からにじみ先端までの長さを測定して評価した。評価結果を表２に示す。   The solder underlayer is blotted by observing the pattern edge printed on the # 70 screen plate with a laser microscope (VK-9700, manufactured by Keyence Corporation) at an objective lens magnification of 10 times. The length up to was measured and evaluated. The evaluation results are shown in Table 2.

Figure 2012174366
Figure 2012174366

図６に示すように、＃２５０のスクリーン版を用いた場合においては、前述の回復歪量が−４０％以下である本発明例１〜８は、回復歪量が−４０％よりも大きい比較例１〜３に比べて、はんだ下地層の表面粗さ（Ｗａ）が小さくなっていることが確認される。   As shown in FIG. 6, in the case of using a screen plate of # 250, Examples 1 to 8 of the present invention in which the recovery strain amount is -40% or less are compared with the recovery strain amount larger than -40% It is confirmed that the surface roughness (Wa) of the solder underlayer is smaller than in Examples 1 to 3.

また、図７に示すように、＃７０のスクリーン版を用いた場合においても、本発明例１〜８は、比較例１〜３に比べてはんだ下地層の表面粗さ（Ｗａ）が小さくなっているが、回復歪量が−４０％以下の範囲内において、回復歪量と表面粗さ（Ｗａ）との相関が弱くなっていることが確認される。   Further, as shown in FIG. 7, even when the # 70 screen plate is used, the surface roughness (Wa) of the solder underlayer is smaller in the inventive examples 1 to 8 than in the comparative examples 1 to 3. However, it is confirmed that the correlation between the recovery strain amount and the surface roughness (Wa) is weak in the range where the recovery strain amount is −40% or less.

図８、図９をみると、＃７０のスクリーン版を用いた場合において、クリープ歪量が１５％以上のものでは、表面粗さ（Ｗａ）が０．５μｍ以下で安定することが確認される。よって、メッシュの粗いスクリーン版を用いる場合には、クリープ歪量を１５％以上とすることが好ましい。
また、表２に示すように、クリープ歪み量が７８６．５％とされた本発明例８では、はんだ下地層の表面粗さは小さくなっているが、にじみが発生しており、アルミニウムの回路層を高精細に形成する場合には適さない。一方、クリープ歪み量が４３０％とされた本発明例９では、にじみが抑えられており、アルミニウムの回路層を高精細に形成することが可能であることが確認される。 8 and 9, when the screen plate of # 70 is used, it is confirmed that when the creep strain amount is 15% or more, the surface roughness (Wa) is stable at 0.5 μm or less. . Therefore, when a screen plate having a coarse mesh is used, the creep strain amount is preferably 15% or more.
Further, as shown in Table 2, in Example 8 of the present invention in which the creep strain amount was 786.5%, the surface roughness of the solder underlayer was small, but bleeding occurred, and the aluminum circuit It is not suitable for forming a layer with high definition. On the other hand, in Example 9 of the present invention in which the amount of creep strain was 430%, bleeding was suppressed, and it was confirmed that an aluminum circuit layer can be formed with high definition.

１ パワーモジュール
２ はんだ層
３ 半導体チップ（電子部品）
１０ パワーモジュール用基板
１２ 回路層（回路）
３０ はんだ下地層 1 Power Module 2 Solder Layer 3 Semiconductor Chip (Electronic Component)
10 Power Module Board 12 Circuit Layer (Circuit)
30 Solder underlayer

Claims (7)

回路上に電子部品をはんだ接合する際に用いられるはんだ下地層形成用ペーストであって、
少なくとも、金属粉末と、樹脂と、を含み、
ずり速度１０ｓ−１でせん断を１分間加えた後に、応力を印加しない状態で歪量を測定した場合に、
せん断を解放した時点での歪量を０として、せん断を解放してから２分経過後の歪量が−４０％以下となることを特徴とするはんだ下地層形成用ペースト。 A solder underlayer forming paste used when soldering electronic components on a circuit,
Including at least a metal powder and a resin,
When the amount of strain was measured without applying stress after applying shear at a shear rate of 10 s −1 for 1 minute,
A paste for forming a solder underlayer, wherein the strain amount at the time of releasing the shear is 0, and the strain amount after 2 minutes from the release of the shear is -40% or less. せん断応力を５Ｐａ×１分間印加した場合において、クリープ歪量が１５％以上５００％以下であることを特徴とする請求項１に記載のはんだ下地層形成用ペースト。   2. The solder underlayer forming paste according to claim 1, wherein the amount of creep strain is 15% or more and 500% or less when a shear stress is applied for 5 Pa × 1 minute. 前記金属粉末が、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌのうちの少なくとも１種であることを特徴とする請求項１または請求項２に記載のはんだ下地層形成用ペースト。   3. The solder underlayer forming paste according to claim 1, wherein the metal powder is at least one of Au, Ag, Cu, Ni, and Al. 4. 前記樹脂が、セルロース系樹脂であることを特徴とする請求項１から請求項３のいずれか一項に記載のはんだ下地層形成用ペースト。   The paste for forming a solder underlayer according to any one of claims 1 to 3, wherein the resin is a cellulose resin. 前記樹脂が、アクリル系樹脂であることを特徴とする請求項１から請求項３のいずれか一項に記載のはんだ下地層形成用ペースト。   The paste for forming a solder underlayer according to any one of claims 1 to 3, wherein the resin is an acrylic resin. 前記金属粉末の平均粒径が０．０５μｍ以上１μｍ以下とされていることを特徴とする請求項１から請求項５のいずれか一項に記載のはんだ下地層形成用ペースト。   6. The solder underlayer forming paste according to claim 1, wherein an average particle diameter of the metal powder is 0.05 μm or more and 1 μm or less. ガラス粉末を有し、前記金属粉末が銀粉末とされており、前記銀粉末及び前記ガラス粉末からなる粉末成分の含有量が、６０質量％以上９０質量％以下とされ、
前記粉末成分中における前記銀粉末の重量Ａと前記ガラス粉末の重量Ｇの比Ａ／Ｇが、８０／２０から９９／１の範囲内に設定されていることを特徴とする請求項１から請求項６のいずれか一項に記載のはんだ下地層形成用ペースト。 It has a glass powder, the metal powder is a silver powder, the content of the powder component consisting of the silver powder and the glass powder is 60 mass% or more and 90 mass% or less,
The ratio A / G of the weight A of the silver powder and the weight G of the glass powder in the powder component is set within a range of 80/20 to 99/1. Item 7. The solder underlayer forming paste according to any one of Items 6 above.
JP2011032425A 2011-02-17 2011-02-17 Solder underlayer forming paste Expired - Fee Related JP5741806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011032425A JP5741806B2 (en) 2011-02-17 2011-02-17 Solder underlayer forming paste

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011032425A JP5741806B2 (en) 2011-02-17 2011-02-17 Solder underlayer forming paste

Publications (2)

Publication Number Publication Date
JP2012174366A true JP2012174366A (en) 2012-09-10
JP5741806B2 JP5741806B2 (en) 2015-07-01

Family

ID=46977126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011032425A Expired - Fee Related JP5741806B2 (en) 2011-02-17 2011-02-17 Solder underlayer forming paste

Country Status (1)

Country Link
JP (1) JP5741806B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282763A (en) * 2007-05-14 2008-11-20 Sekisui Chem Co Ltd Conductive paste for internal electrode of laminated ceramic capacitor
JP2010287554A (en) * 2009-05-15 2010-12-24 Mitsubishi Materials Corp Conductive composition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282763A (en) * 2007-05-14 2008-11-20 Sekisui Chem Co Ltd Conductive paste for internal electrode of laminated ceramic capacitor
JP2010287554A (en) * 2009-05-15 2010-12-24 Mitsubishi Materials Corp Conductive composition

Also Published As

Publication number Publication date
JP5741806B2 (en) 2015-07-01

Similar Documents

Publication Publication Date Title
KR102066300B1 (en) Solder joint structure, power module, heat-sink-attached substrate for power module, method for producing said substrate, and paste for forming solder underlayer
WO2013002407A1 (en) Brazing filler metal, brazing filler metal paste, ceramic circuit substrate, ceramic master circuit substrate, and power semiconductor module
TWI490292B (en) Adhesive materials and adhesives made using them
TWI716639B (en) Bonding material and bonding method using same
JP2010287869A (en) Substrate used for power module, substrate used for power module with cooling device, power module, and method for manufacturing substrate used for power module
JP5707886B2 (en) Power module substrate, power module substrate with cooler, power module, and power module substrate manufacturing method
JP5304508B2 (en) Conductive composition
JP2016189474A (en) Composition for forming wiring pattern
JP2013251256A (en) Low silver content paste composition, and method of making conductive film from said low silver content paste composition
KR20140127228A (en) Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, and paste for bonding copper member
KR20150092150A (en) Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, paste for copper plate bonding, and method for producing bonded body
JP5915233B2 (en) Solder joint structure, power module, power module substrate with heat sink, and manufacturing method thereof
JP6142584B2 (en) Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite
JP2004047856A (en) Conductive paste and printing method as well as manufacturing method of ceramic multilayer circuit board
JP5962025B2 (en) Conductive composition and method for producing joined body
JP6565527B2 (en) Power module substrate and power module with Ag underlayer
JP2019087553A (en) Conductive paste for bonding, and method of manufacturing electronic device using the same
WO2017150096A1 (en) Semiconductor device
JP2012109314A (en) Power module substrate, power module substrate with cooler, and manufacturing methods of the power module and the power module substrate
TWI784000B (en) Conductor-forming composition and manufacturing method thereof, conductor and manufacturing method thereof, chip resistor
JP2014172802A (en) Paste for joining copper member, joined body, and substrate for power module
JP6040729B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2016052392A1 (en) SUBSTRATE FOR POWER MODULE WITH Ag UNDERLAYER AND POWER MODULE
JP5741806B2 (en) Solder underlayer forming paste
TW202012070A (en) Nano copper paste and film for sintered die attach and similar applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150414

R150 Certificate of patent or registration of utility model

Ref document number: 5741806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees