JP2012165168A5

JP2012165168A5 -

Info

Publication number: JP2012165168A5
Application number: JP2011023782A
Authority: JP
Filing date: 2011-02-07
Publication date: 2014-03-06

Description

垂直信号線１９の一端がカラム部２６側に延在するとともに、その経路において、動作電流供給部２４が接続され動作電流（読出電流）が垂直信号線１９に供給される。動作電流供給部２４は、電流源２４０を垂直信号線１９（列）ごとに備えるとともに、各列共通に使用される基準電流源部２４８を備える。ここで、本構成の特徴点として、電流源２４０には、電流源２４０のオン・オフを制御するカラム停止信号CLMSTP_n（詳細は後述する）が列別に入力される。画素データの水平転送が不要な非選択列の電流源２４０の機能が停止されることで消費電力の低減が図られる。

固体撮像装置１は更に、駆動制御部７、単位画素３に画素信号読出用の動作電流（読出電流）を供給する動作電流供給部２４と、カラム部２６にＡＤ変換用の参照信号SLP_ADCを供給する参照信号生成部２７と、出力部２８を備えている。

垂直信号線１９は、一端がカラム部２６側に延在するとともに、その経路において、動作電流供給部２４が接続されている。動作電流供給部２４の各列の電流源２４０は、垂直列に対して負荷ＭＯＳトランジスタを有し、各列共通に使用される基準電流源部２４８と負荷ＭＯＳトランジスタとの間でゲート同士が接続されカレントミラー回路を構成し、垂直信号線１９に対し定電流源２４２として機能するようになっている。そして、増幅用トランジスタ４２との間で、略一定の動作電流（読出電流）が供給されるソースフォロワ構成が採られる。

このような構成では、図１７（Ｂ）に示すように、カラム停止信号CLMSTPとカラム停止信号CLMSTPをフリップフロップ５８２でラッチした信号とを用いて、ＡＮＤゲート５８４にてエッジ検出することにより、読み出しスタート位置を示す原読出開始位置信号STを生成する。この原読出開始位置信号STを、フリップフロップ５８８にて、水平転送クロックCK_Hに同期してラッチすることにより、カラムごとの読出開始位置信号ST_nを生成して保持する。その結果、フリップフロップ５８８の非反転出力端Ｑからは、図１７（Ｂ）に示されたような読出開始位置信号ST_nが出力される。因みに、読出開始位置信号ST_nは、例えばＶブランキング中に作成することを想定しているため、Ｖブランキング中の１ラインは、読み飛ばし動作を行なうことはできないが、切り出し範囲の画像は、読飛ばしを行なって画素データを出力させることが可能である。

［水平転送部の構成例］
図１９は、実施例１の水平転送部１１の概略構成を示す図である。図は、図中の左側が読出しの先頭側となる形態で示す。

実施例１の水平読み飛ばし処理は、後述の実施例２と同様に、水平転送部１１がシフトレジスタを備え、水平転送用のクロック（水平転送クロックCK_H）が入る都度、読出し信号（画素データ）を順次後段へシフトすることによって、画素データの水平方向の読出し（つまり、画素データの水平転送）を行なう場合における水平読み飛ばし処理の適用例である。具体的には、実施例１の水平転送部１１は、レジスタ６１２が縦続接続され、画素データを順次後段へシフトするシフトレジスタ６１０を備える。実施例１のシフトレジスタ６１０としては、カラム部２６の各列のＡＤ変換部２５０から一斉に取り込んだパラレルデータをシリアルデータとして出力部２８側へ出力する形態のもの（いわゆるパラレル入力／シリアル出力用のシフトレジスタ：パラシリ変換器）を使用する。シフトレジスタ６１０は、各段のレジスタ６１２のシリアル出力端SOが次段のレジスタ６１２のシリアル入力端SIに接続されており、パラレル入力端（各レジスタ６１２のデータ入力端DI）が各列のＡＤ変換部２５０（の計数部２５４）と接続されている。又、シフトレジスタ６１０（の各レジスタ６１２）は、クロック入力端CKに水平転送用のクロック（水平転送クロックCK_H）が入力され、モード設定端SLにシフトモードとロードモードとを切り替えるモード制御信号ＳＬが入力され、クリア端CL（リセット端）にクリア信号ＣＬが入力される。シフトレジスタ６１０全体としてのシリアル出力端SOUTが出力部２８と接続される。水平転送クロックCK_H、モード制御信号ＳＬ、クリア信号ＣＬはそれぞれ、通信・タイミング制御部２０から供給される。

具体的には、シフトレジスタ６１０において、水平読み飛ばし処理時に、先頭側の非選択列となり得る範囲のレジスタ６１２に関してはシリアル出力端SOに出力バッファ６１４が設けられている。各出力バッファ６１４のシリアル出力端SOは共通にシフトレジスタ６１０全体としてのシリアル出力端SOUTに接続されている。各出力バッファ６１４には、どの出力バッファ６１４の出力を出力部２８に供給するか、換言すると、どの出力バッファ６１２を読出しバッファとするかを指示する制御信号（読出しバッファ指示信号Ｈrd_k：参照子ｋは最終段側からの列番号）が各別に読出し列制御信号生成部６９０から供給される。読出し列制御信号生成部６９０は、読出しバッファ位置判定部６９４を有する。読出しバッファ位置判定部６９４には切出しスタートアドレス指定信号が通信・タイミング制御部２０から供給されている。読出しバッファ位置判定部６９４は、切出しスタートアドレス指定信号に基づいて読出しバッファの列を特定し、読出しバッファとなる列番号のもののみがアクティブ（例えばＨレベルとする）であり、その他はインアクティブ（例えばＬレベルとする）である読出しバッファ指示信号Ｈrd_kを生成する。読出しバッファ指示信号Ｈrd_kがインアクティブの出力バッファ６１４はシリアル出力端SOがハイインピーダンス状態になり、読出しバッファ指示信号Ｈrd_kがアクティブの出力バッファ６１４（読出しバッファ）は、画素データをシリアル出力端SOUTから順次出力部２８へ転送する。

尚、第１例及び第２例の何れでも、シフトレジスタ６１０の先頭側（出力部２８側）については、例えば不要な分が発生しないようにｎ段目（あるいは任意のｎ±ｍ・α段目）を最終段（つまり読出しバッファ）とするとよい。これらを最終段としない場合には、不要な分を読み飛ばす構成にするとよい。実施例２と同様の考え方である。即ち、シフトレジスタ６１０において、水平間引き処理時に、先頭側の非選択列となり得る範囲（例えばｎ段目からｎ＋ｍ−１段目までの範囲）のレジスタ６１２に関しては出力側に出力バッファ６８０を設ける。各出力バッファ６８０の出力端は共通にシフトレジスタ６１０全体としてのシリアル出力端SOUTに接続される。各出力バッファ６８０には、間引き数ｍを指示する制御信号Ｍ_jが各別に読出し列制御信号生成部６９０から供給される。読出し列制御信号生成部６９０は、読出しバッファ位置判定部６９７を有する。読出しバッファ位置判定部６９７には間引き数ｍを制御する制御信号Ｍが通信・タイミング制御部２０から供給される。読出しバッファ位置判定部６９７は、制御信号Ｍに基づいて読出しバッファの列を特定し、読出しバッファとなる列番号のもののみがアクティブ（例えばＨレベルとする）であり、その他はインアクティブ（例えばＬレベルとする）である制御信号Ｍ_j（読出しバッファ指示信号Ｈrd_kと等価）を生成する。制御信号Ｍ_jは、ｎ段目のみがアクティブ（例えばＨレベルとする）であり、その他はインアクティブ（例えばＬレベルとする）である。制御信号Ｍ_jがインアクティブの出力バッファは出力端がハイインピーダンス状態になり、制御信号Ｍ_jがアクティブの出力バッファ（読出しバッファ）は、その出力を出力部２８へ転送する。これにより、先頭側の非選択列の画素データは水平転送されることがない。因みに、通常の水平転送を行なう際には先頭の出力バッファから出力部２８へ画素データが転送されるので不都合はない。

Claims

単位素子が行列状に配された素子アレイ部と、
単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、
とを備え、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される
半導体装置。
素子選択モード時には、信号処理回路への電源供給が停止される
請求項１に記載の半導体装置。
素子選択モード時には、信号処理回路への電源供給がなされた状態で、通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される
請求項１に記載の半導体装置。
信号処理回路は、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、ＡＤ変換用の計数クロックを使用して比較処理部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを有し、
素子選択モード時には、比較処理部と計数処理部の少なくとも一方が、通常動作モード時よりも低消費電力状態となるように当該機能が制御される
請求項１乃至請求項３の何れか１項に記載の半導体装置。
単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部を更に備え、
素子選択モード時には、必要とされない単位素子と対応する電流源による動作電流が通常動作モード時よりも少なく設定される
請求項１乃至請求項４の何れか１項に記載の半導体装置。
物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、
物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を取得する信号処理回路を列ごとに具備する信号処理部、
とを備え、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される
物理情報取得装置。
単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、とを備えた装置を使用し、単位信号に基づく信号を読み出す信号読出し方法であって、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能を制御する
信号読出し方法。
単位素子が予め定められた方向に配された素子部と、
記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部、
とを備え、
素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送が禁止される
半導体装置。
素子部は、単位素子が行列状に配された素子アレイ部であり、
単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部を更に備え、
素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送が禁止される
請求項８に記載の半導体装置。
信号処理回路は、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、ＡＤ変換用の計数クロックを使用して比較処理部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを有し、
転送部は、単位信号のデジタルデータを読出し信号として転送する
請求項８又は請求項９に記載の半導体装置。
物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が予め定められた方向に配された素子部と、
記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する所定目的用の物理情報を各記憶部に保持し、記憶部に保持した物理情報を順次後段へ転送する転送部、
とを備え、
素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する物理情報の転送が禁止される
物理情報取得装置。
単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部、とを備えた装置を使用し、単位信号に基づく信号を読み出す信号読出し方法であって、
素子部における一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する読出し信号の転送を禁止する
信号読出し方法。
単位素子が行列状に配された素子アレイ部と、
単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、
単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、
信号処理回路で生成された読出し信号を順次転送する転送部、
とを備え、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、
必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能が制御され、かつ、
必要とされない単位素子と対応する読出し信号の転送が禁止される
半導体装置。
転送部は、記憶部が縦続接続されており、各信号処理回路から出力された読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する
請求項１３に記載の半導体装置。
転送部は、各信号処理回路に共通に使用される信号線を有し、各信号処理回路から順に信号線に読出し信号を読み出すことにより、読出し信号の転送を行なう
請求項１３に記載の半導体装置。
素子選択モード時には、信号処理回路への電源供給が停止される
請求項１３又は請求項１４に記載の半導体装置。
素子選択モード時には、信号処理回路への電源供給がなされた状態で、通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される
請求項１３又は請求項１４に記載の半導体装置。
信号処理回路は、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、ＡＤ変換用の計数クロックを使用して比較部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを有し、
素子選択モード時には、比較処理部と計数処理部の少なくとも一方が、通常動作モード時よりも低消費電力状態となるように当該機能が制御される
請求項１３乃至請求項１７の何れか１項に記載の半導体装置。
物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、
物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を生成する信号処理回路を列ごとに具備する信号処理部と、
単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、
信号処理回路で生成された物理情報を順次転送する転送部、
とを備え、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、
必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能が制御され、かつ、
必要とされない単位素子と対応する物理情報の転送が禁止される
物理情報取得装置。
単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された読出し信号を順次転送する転送部、とを備えた装置を使用し、単位信号に基づく信号を読み出す信号読出し方法であって、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、
必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方に関して、通常動作モード時よりも低消費電力状態となるように当該機能を制御し、かつ、
必要とされない単位素子と対応する読出し信号の転送を禁止する
信号読出し方法。