JP2012163429A - Integrated current sensor and manufacturing method of semiconductor device - Google Patents

Integrated current sensor and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2012163429A
JP2012163429A JP2011023760A JP2011023760A JP2012163429A JP 2012163429 A JP2012163429 A JP 2012163429A JP 2011023760 A JP2011023760 A JP 2011023760A JP 2011023760 A JP2011023760 A JP 2011023760A JP 2012163429 A JP2012163429 A JP 2012163429A
Authority
JP
Japan
Prior art keywords
semiconductor layer
type semiconductor
integrated current
current sensor
band gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011023760A
Other languages
Japanese (ja)
Inventor
Keiji Ito
佳志 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Priority to JP2011023760A priority Critical patent/JP2012163429A/en
Publication of JP2012163429A publication Critical patent/JP2012163429A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an integrated current sensor at low cost, capable of measuring integrated current flowed through an electrical load (electrical component).SOLUTION: An integrated current sensor comprises a semiconductor device S1 and a resistance measuring instrument 16. The semiconductor device S1 includes a first p-type semiconductor layer 1 having a band gap width of E1, a second p-type semiconductor layer 2 having a band gap width of E2, and a third p-type semiconductor layer 3 having a band gap width of E3, where the first p-type semiconductor layer 1, the second p-type semiconductor layer 2 and the third p-type semiconductor layer 3 are laminated in this order. The respective band gap widths satisfy condition of E1>E2>E3, and the p-type semiconductor layer 1 contains hydrogen therein existing from the beginning. Further, a resistance value in a laminated direction changes by the hydrogen being diffused from the first p-type semiconductor layer 1 through the second p-type semiconductor layer 2 to the third p-type semiconductor layer 3, according to an amount of the current flowed through the semiconductor device S1 itself. The resistance measuring instrument 16 detects integrated current flowed through the semiconductor device S1 by measuring the resistance value in the laminated direction of the semiconductor device S1 which changes according to the amount of the current flowed through the semiconductor device S1.

Description

本発明は、電気的負荷に流れる積算電流を測定する積算電流センサおよび半導体素子の製造方法に関する。   The present invention relates to an integrated current sensor for measuring an integrated current flowing in an electrical load and a method for manufacturing a semiconductor element.

どのような電気製品あるいはシステムであっても、それに含まれる種々の電気部品には例外なく有限な寿命がある。このため、永続的に稼動させる必要がある電気製品やシステムでは、その稼動が電気部品の寿命によって阻害されないために、定期的な電気部品の交換が必要である。このような消耗部品の交換を行うためには、定期的に電気部品の劣化具合を調べたり、稼働時間をチェックしたりして、寿命管理をする必要がある。   In any electrical product or system, the various electrical components included in it have a finite lifetime without exception. For this reason, in an electric product or system that needs to be operated permanently, its operation is not hindered by the life of the electric component, and therefore it is necessary to periodically replace the electric component. In order to replace such consumable parts, it is necessary to periodically check the deterioration of the electrical parts and check the operating time to manage the life.

寿命管理の一つの方法としては、例えば、個々の電気部品における使用開始日を記録しておいて、一定期間経過したらこれらを交換してしまう方法が考えられる。   As one method of life management, for example, a method of recording the use start date of each electrical component and replacing them after a certain period of time can be considered.

また、別のもっと厳密な寿命管理の方法としては、電気的に負荷となる電気部品もしくは電気製品やシステム全体などに流れる積算電流を測定して、使用開始時からの積算電流をもとに寿命の時期を判断する方法がある。この場合、電気部品の寿命予測は飛躍的に改善されロスはほぼ無くなる。ここで、具体的に積算電流量を測定するための装置としては、特許文献１に開示されているようなＩ／Ｆ変換（電流を周波数に変換する）回路を用いる電流測定回路が知られている。特許文献１の電流測定回路では、負荷に流れる電流の大きさに応じてパルス信号の発生量を変化させ、このパルス信号をデジタル的にカウントすることにより負荷に流れる積算電流を測定している。   Another more rigorous life management method is to measure the accumulated current flowing through electrical components or electrical products that are electrically loaded, the entire system, etc., and based on the accumulated current from the start of use. There is a way to determine when. In this case, the life prediction of the electrical component is dramatically improved and the loss is almost eliminated. Here, a current measuring circuit using an I / F conversion (converting current to frequency) circuit as disclosed in Patent Document 1 is known as a device for specifically measuring the integrated current amount. Yes. In the current measurement circuit of Patent Document 1, the amount of pulse signal generated is changed according to the magnitude of the current flowing through the load, and the integrated current flowing through the load is measured by digitally counting the pulse signal.

特開２００１−３２４５１９号公報JP 2001-324519 A

しかしながら上述のような寿命管理の方法では、非効率でコストパフォーマンスが悪いといった問題があった。   However, the life management method as described above has problems such as inefficiency and poor cost performance.

具体的には、定期的に電気部品を交換する方法では、電気部品の稼動状況が変化するような場合、次回交換までの稼働時間が少ないと、まだ使用可能な電気部品を廃棄することになり、非効率である。   Specifically, in the method of periodically replacing electrical components, if the operating status of the electrical components changes, if the operating time until the next replacement is short, the electrical components that can still be used will be discarded. Is inefficient.

また、負荷である電気部品に流れる積算電流を測定する方法では、積算電流を測定するために、それぞれの電気部品に対応して追加的な電気回路部品を組み込む必要がある。それだけではなく、測定した積算電流を人間が認知するためには、測定した積算電流を人間が分かる数値に変換する表示デバイスや、電圧など何らかの手段で人間が計測可能な物理量に変換するための更なる付加的な装置などが必要となる。このため、積算電流を測定する方法は、よほど精密な寿命判断を必要とする電気部品でない限り、オーバースペックであり大幅なコスト増を招いてしまう。   Further, in the method of measuring the integrated current flowing in the electric component that is a load, it is necessary to incorporate an additional electric circuit component corresponding to each electric component in order to measure the integrated current. In addition, in order for humans to recognize the measured integrated current, a display device that converts the measured integrated current into a numerical value that can be understood by humans, or a change to convert it into a physical quantity that can be measured by humans by some means such as voltage. An additional device is required. For this reason, the method of measuring the integrated current is over-specification and causes a significant increase in cost unless it is an electrical component that requires a very precise life judgment.

しかしながら、現実問題として、電気部品の寿命は、その時期が来たら急に使用できなくなってしまうということは少なく、徐々に性能が劣化していく場合が多い。この場合、厳密な寿命管理を必要とするものではなく、故障を迎えない範囲で納得できる時間以上使い切れれば、ほとんどのユーザは満足するものと考えられる。仮に、こうした性能を満足する簡易的な積算電流センサが非常に安価に実現できれば、寿命管理のために高価な積算電流（あるいは積算使用時間）測定用の付加部品を必要としていた電気部品の価格を大幅に下げることが可能になる。あるいは、これまで価格的に折り合わないために寿命管理用の付加部品を搭載できず、修理期間の停止はやむを得ないとしてきた電気部品の寿命予測を可能にすることができる。   However, as a practical matter, the lifetime of electrical components is rarely suddenly unusable when the time comes, and the performance often deteriorates gradually. In this case, strict life management is not required, and it is considered that most users will be satisfied if they are used up for a time that can be convinced within a range that does not cause a failure. If a simple integrated current sensor that satisfies these performances can be realized at a very low cost, the price of an electrical component that required additional components for measuring the accumulated current (or accumulated usage time) for life management would be reduced. It becomes possible to lower significantly. Alternatively, it is possible to predict the life of an electrical component that has been unavoidable to stop the repair period because it is impossible to mount an additional component for life management since it has not been priced so far.

そこで本発明は、大幅なコスト増を招かずに電気部品の寿命管理がおこなえて交換時期を判断可能にする、積算電流センサを提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide an integrated current sensor that can manage the lifetime of an electrical component and determine the replacement time without incurring a significant increase in cost.

上記目的を達成するため、本発明の第一の技術的側面に係る積算電流センサは、バンドギャップの大きさがＥ１の第１ｐ型半導体層（１）とバンドギャップの大きさがＥ２の第２ｐ型半導体層（２）とバンドギャップの大きさがＥ３の第３ｐ型半導体層（３）とがこの順番で積層され、各バンドギャップの大きさはＥ１＞Ｅ２＞Ｅ３の条件を満足し、第１ｐ型半導体層（１）は内部に初期的に存在している水素を含有し、自身に流れた電流量に応じて水素が第１ｐ型半導体層（１）から第２ｐ型半導体層（２）を経て第３ｐ型半導体層（３）へと拡散していくことにより積層方向抵抗値が変化していく半導体素子（Ｓ１）と、半導体素子（Ｓ１）に流れた電流量に応じて変化していく半導体素子（Ｓ１）の積層方向抵抗値を測定することにより半導体素子（Ｓ１）に流れた積算電流を検出する抵抗測定器（１６）とを備える。   In order to achieve the above object, an integrated current sensor according to a first technical aspect of the present invention includes a first p-type semiconductor layer (1) having a band gap of E1 and a second p having a band gap of E2. The type p-type semiconductor layer (2) and the third p-type semiconductor layer (3) having a band gap size of E3 are stacked in this order, and the size of each band gap satisfies the condition of E1> E2> E3, The 1p-type semiconductor layer (1) contains hydrogen initially present therein, and hydrogen is transferred from the first p-type semiconductor layer (1) to the second p-type semiconductor layer (2) according to the amount of current flowing through itself. And the semiconductor element (S1) in which the stacking direction resistance value changes by diffusing into the third p-type semiconductor layer (3), and changes depending on the amount of current flowing through the semiconductor element (S1). By measuring the stacking direction resistance value of the semiconductor element (S1) Comprising resistance measuring device for detecting an integrated current flowing through the semiconductor element (S1) and (16).

また、本発明の第二の技術的側面に係る半導体素子の製造方法は、ｐ型半導体基板の表面にバンドギャップの大きさがＥ１の第１ｐ型半導体層（１）を積層する工程と、第１ｐ型半導体層（１）の表面にバンドギャップの大きさがＥ２かつＥ１＞Ｅ２の第２ｐ型半導体層（２）を積層する工程と、第２ｐ型半導体層の表面にバンドギャップの大きさがＥ３かつＥ２＞Ｅ３の第３ｐ型半導体層（３）を積層する工程と、積層終了後の降温過程において所定の温度になるまでアルシン（ＡｓＨ３）の供給を行い第１ｐ型半導体層の中に水素を拡散させる工程とを備える。 According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: stacking a first p-type semiconductor layer (1) having a band gap E1 on a surface of a p-type semiconductor substrate; A step of laminating a second p-type semiconductor layer (2) having a band gap size E2 and E1> E2 on the surface of the 1p-type semiconductor layer (1); and a band gap size on the surface of the second p-type semiconductor layer. In the first p-type semiconductor layer, arsine (AsH 3 ) is supplied until a predetermined temperature is reached in the step of laminating the third p-type semiconductor layer (3) of E3 and E2> E3, and the temperature lowering process after the completion of the lamination. And a step of diffusing hydrogen.

本発明の第一の技術的側面に係る積算電流センサによれば、大幅なコスト増を招かずに電気部品の交換時期を判断することが可能になる。   According to the integrated current sensor according to the first technical aspect of the present invention, it is possible to determine the replacement timing of the electrical component without incurring a significant cost increase.

また、本発明の第二の技術的側面に係る半導体素子の製造方法によれば、本発明の第一の技術的側面に係る積算電流センサである半導体素子を安価かつ大量に製造することが可能である。   Further, according to the method for manufacturing a semiconductor element according to the second technical aspect of the present invention, it is possible to manufacture a semiconductor element that is an integrated current sensor according to the first technical aspect of the present invention at low cost and in large quantities. It is.

図１は、実施例１に係る積算電流センサを模式的に示す斜視図である。FIG. 1 is a perspective view schematically illustrating an integrated current sensor according to the first embodiment. 図２は、実施例１に係る積算電流センサの製造方法を示す断面模式図である。FIG. 2 is a schematic cross-sectional view illustrating the method of manufacturing the integrated current sensor according to the first embodiment. 図３は、実施例１に係る積算電流センサに電流を流した場合の通電時間に対する素子抵抗の変化を測定した図である。FIG. 3 is a graph showing changes in element resistance with respect to energization time when a current is passed through the integrated current sensor according to the first embodiment. 図４は、実施例１に係る積算電流センサにおいて、各層の非接合状態におけるバンドギャップの模式図である。FIG. 4 is a schematic diagram of the band gap in the non-bonded state of each layer in the integrated current sensor according to the first embodiment. 図５は、実施例１に係る積算電流センサにおける、（ａ）完成直後のバンドギャップの模式図および、（ｂ）バンドギャップの模式図に対応する形での断面模式図の中に完成直後の水素分布を示す図である。5A is a schematic diagram of a band gap immediately after completion of the integrated current sensor according to the first embodiment, and FIG. 5B is a schematic cross-sectional view corresponding to the schematic diagram of the band gap. It is a figure which shows hydrogen distribution. 図６は、実施例１に係る積算電流センサにおける、（ａ）水素拡散がある程度進行した状態でのバンドギャップの模式図および、（ｂ）バンドギャップの模式図に対応する形での断面模式図の中に水素拡散がある程度進行した状態での水素分布を示す図である。6A is a schematic diagram of a band gap in a state where hydrogen diffusion has progressed to some extent, and FIG. 6B is a schematic cross-sectional view corresponding to the schematic diagram of the band gap in the integrated current sensor according to the first embodiment. It is a figure which shows hydrogen distribution in the state in which hydrogen diffusion progressed to some extent. 図７は、実施例１に係る積算電流センサにおいて、電流の大きさを変えて通電時間に対する素子抵抗の変化を測定した図である。FIG. 7 is a diagram in which the change in element resistance with respect to the energization time is measured by changing the magnitude of the current in the integrated current sensor according to the first embodiment. 図８は、実施例１に係る積算電流センサを使用する際の構成図である。FIG. 8 is a configuration diagram when the integrated current sensor according to the first embodiment is used. 図９は、実施例２に係る積算電流センサを模式的に示す斜視図である。FIG. 9 is a perspective view schematically illustrating the integrated current sensor according to the second embodiment. 図１０は、実施例２に係る積算電流センサの製造方法を示す断面模式図である。FIG. 10 is a schematic cross-sectional view illustrating the method of manufacturing the integrated current sensor according to the second embodiment.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図１は実施例１に係る積算電流センサＳ１の模式的な斜視図である。以下では、図１中の一点鎖線で示した境界線で切取られる断面図である図２を用いて、有機金属気相成長（ＭＯＣＶＤ）装置を用いた気相成長法による実施例１に係る積算電流センサＳ１の製造方法を説明する。   FIG. 1 is a schematic perspective view of an integrated current sensor S1 according to the first embodiment. In the following, using FIG. 2 which is a cross-sectional view taken along the boundary line shown by the one-dot chain line in FIG. 1, the integration according to Example 1 by the vapor phase growth method using the metal organic chemical vapor deposition (MOCVD) apparatus A method for manufacturing the current sensor S1 will be described.

最初に、図２（ａ）に示すように、ＭＯＣＶＤ装置を用いた気相成長法によって、ｐ型ＧａＡｓからなる基板６上に、１×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓからなるバッファ層５と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型Ｇａ０．５Ｉｎ０．５Ｐからなる障壁緩和層４と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなりバンドギャップの大きさがＥ１の第１ｐ型半導体層１と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型Ｇａ０．５Ｉｎ０．５Ｐからなりバンドギャップの大きさがＥ２の第２ｐ型半導体層２と、１×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓからなりバンドギャップの大きさがＥ３の第３ｐ型半導体層３とを順次成長させ積層する。ここで、最後に積層される第３ｐ型半導体層３は、後に形成される上側電極８とのオーミック特性を良好にするため、最上部のみ５×１０１８ｃｍ−３のＺｎをドーピングしている。各バンドギャップの大きさはＥ１＞Ｅ２＞Ｅ３の条件を満足する。 First, as shown in FIG. 2A, from p-type GaAs doped with 1 × 10 18 cm −3 Zn on a p-type GaAs substrate 6 by vapor phase growth using an MOCVD apparatus. a buffer layer 5 made of a barrier buffer layer 4 made of 8 × 10 17 cm p-type doped with Zn of -3 Ga 0.5 in 0.5 P, p doped with Zn of 8 × 10 17 cm -3 A first p-type semiconductor layer 1 made of type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P and having a band gap size of E1, and p doped with 8 × 10 17 cm −3 of Zn. Of the second p-type semiconductor layer 2 made of type Ga 0.5 In 0.5 P and having a band gap size of E2, and of p-type GaAs doped with 1 × 10 18 cm −3 of Zn. Is the third of E3 It is sequentially grown laminating a type semiconductor layer 3. Here, the third p-type semiconductor layer 3 stacked lastly is doped with Zn of 5 × 10 18 cm −3 only at the uppermost portion in order to improve ohmic characteristics with the upper electrode 8 to be formed later. . The size of each band gap satisfies the condition of E1>E2> E3.

また、成長終了後の降温過程では、水素（Ｈ２）とアルシン（ＡｓＨ３）を同時に供給するが、４００℃以下になるまでアルシン（ＡｓＨ３）の供給を続ける。こうすることにより、第１ｐ型半導体層１の中には、ドーパントであるＺｎを不活性化させる水素が残存することとなる。このようなドーパントの不活性化にまつわる研究は種々行われており、例えば、A.Ishibashi, et al.: Journal of Crystal Growth Vol.145, No.1-4, 414-19 (1994)のFig.4には、降温過程において何℃でアルシン（ＡｓＨ３）の供給を停止するとキャリアが不活性になるかといった実験結果が示されている。 In the temperature lowering process after the growth is completed, hydrogen (H 2 ) and arsine (AsH 3 ) are supplied at the same time, but the supply of arsine (AsH 3 ) is continued until 400 ° C. or lower. By doing so, hydrogen that inactivates Zn as a dopant remains in the first p-type semiconductor layer 1. Various studies on the inactivation of such dopants have been conducted.For example, A. Ishibashi, et al .: Journal of Crystal Growth Vol. 145, No. 1-4, 414-19 (1994) FIG. 4 shows experimental results such as how many degrees Celsius (AsH 3 ) supply is stopped during the temperature lowering process to deactivate the carrier.

また、ここでは、ドーパントとしてＺｎを用いる構成を例に説明しているが、Ｚｎの代わりにＭｇを用いる構成としても良い。   In addition, although a configuration using Zn as a dopant is described here as an example, a configuration using Mg instead of Zn may be used.

次に、図２（ｂ）に示すように、レジストマスク７をパターニングした後、ＡｕＢｅまたはＡｕを蒸着することで上側電極８を形成する。その後、レジストマスク７を有機溶剤を使ってリフトオフすると、図２（ｃ）に示すように、パターニングされた上側電極８が完成する。   Next, as shown in FIG. 2B, after patterning the resist mask 7, the upper electrode 8 is formed by vapor-depositing AuBe or Au. Thereafter, when the resist mask 7 is lifted off using an organic solvent, the patterned upper electrode 8 is completed as shown in FIG.

その後、上側電極８全体をカバーするようにレジストマスク９をパターニングした後、ドライエッチングとウェットエッチングを併用して、図２（ｄ）に示すように、第１ｐ型半導体層１の途中までレジストマスク９の開口部の結晶膜を除去する。この時残った円柱部分の直径は概略５０μｍの程度である。最後に、基板６を下側から途中まで研磨した後、ＡｕＢｅまたはＡｕを蒸着することで下側電極１０を形成し、窒素雰囲気中において約４００℃でアニールすれば、図２（ｅ）に示す構造を有するウェファーが完成する。そして、このウェファーを、例えば、２００μｍ×２００μｍの大きさに劈開して、個々の素子に分離したものが、図１に示す実施例１に係る積算電流センサＳ１である。   Then, after patterning the resist mask 9 so as to cover the entire upper electrode 8, the dry etching and wet etching are used in combination, and the resist mask is partway through the first p-type semiconductor layer 1 as shown in FIG. The crystal film in the opening 9 is removed. The diameter of the remaining cylindrical portion is about 50 μm. Finally, after polishing the substrate 6 from the lower side to the middle, the lower electrode 10 is formed by vapor deposition of AuBe or Au, and annealed at about 400 ° C. in a nitrogen atmosphere, as shown in FIG. A wafer having a structure is completed. An integrated current sensor S1 according to the first embodiment shown in FIG. 1 is obtained by cleaving the wafer into, for example, a size of 200 μm × 200 μm and separating the wafer into individual elements.

このような方法により、実施例１に係る積算電流センサＳ１は非常に安価に製造することが可能である。   By such a method, the integrated current sensor S1 according to the first embodiment can be manufactured at a very low cost.

次に、実施例１に係る積算電流センサＳ１の動作について説明する。図３は、積算電流センサＳ１の上側電極８をプラス、下側電極１０をマイナスとして、室温で２０ｍＡの電流を流し続けた場合の素子抵抗の変化を示すものである。このように、室温で２０ｍＡの電流を流し続けると、積算電流センサＳ１の素子抵抗は、一旦増加した後に最大抵抗値（図３中のＡの位置）を経て徐々に減少する。このような特殊な素子抵抗の振る舞いについては、例えば、次のようなモデルにより説明される。   Next, the operation of the integrated current sensor S1 according to the first embodiment will be described. FIG. 3 shows changes in element resistance when a current of 20 mA is continuously supplied at room temperature, with the upper electrode 8 of the integrated current sensor S1 being positive and the lower electrode 10 being negative. As described above, when a current of 20 mA continues to flow at room temperature, the element resistance of the integrated current sensor S1 once increases and then gradually decreases through the maximum resistance value (position A in FIG. 3). Such behavior of the special element resistance is explained by the following model, for example.

図４は、積算電流センサＳ１において、各層が非接触であると仮定した場合のバンド構造を示すものであり、左を基板側としている。そして図５（ａ）が連続成膜して各層が接触した場合のバンド構造を示すものであり、図５（ｂ）は図２（ｅ）を右回りに９０°回転させた状態のもので、図５（ｂ）のバンド構造の位置に対応させた図になっている。   FIG. 4 shows a band structure when each layer is assumed to be non-contact in the integrated current sensor S1, and the left side is the substrate side. FIG. 5 (a) shows a band structure when the layers are in contact with each other and FIG. 5 (b) shows a state in which FIG. 2 (e) is rotated 90 ° clockwise. FIG. 5B is a diagram corresponding to the position of the band structure in FIG.

ｐ型ＧａＡｓは同じ成膜方法でもそれだけなら活性化率がほぼ１００％に近いことがわかっており、基板やバッファ層および第３ｐ型半導体層３の中には水素はほとんど残存しておらず、主に第１ｐ型半導体層１と第２ｐ型半導体層２の中に存在してこれらの層の活性化率を落としているものと考えられる（図５（ｂ））。   It is known that the activation rate of p-type GaAs is almost 100% even with the same film formation method, and almost no hydrogen remains in the substrate, the buffer layer, and the third p-type semiconductor layer 3, It is considered that the activation rate of these layers is reduced mainly in the first p-type semiconductor layer 1 and the second p-type semiconductor layer 2 (FIG. 5B).

このとき、第１ｐ型半導体層１と第２ｐ型半導体層２と第３ｐ型半導体層３との積層構造において、第２ｐ型半導体層２は障壁緩和層の役割を果たしている。このため、図５（ａ）の破線Ａで囲まれた部分に示すように、第２ｐ型半導体層２が無い場合に比べて、ショットキー障壁の高さが分散されて素子抵抗が小さくできる。また、図５（ａ）の破線Ｂで囲まれた部分に示す基板側についても同じことが言える。このようなショットキー障壁の分散のおかげで、最初、積算電流センサＳ１はある程度電流が流れやすい状態となっている。   At this time, in the stacked structure of the first p-type semiconductor layer 1, the second p-type semiconductor layer 2, and the third p-type semiconductor layer 3, the second p-type semiconductor layer 2 serves as a barrier relaxation layer. For this reason, as shown in the portion surrounded by the broken line A in FIG. 5A, the height of the Schottky barrier is dispersed and the element resistance can be reduced as compared with the case where the second p-type semiconductor layer 2 is not provided. The same can be said for the substrate side shown in the portion surrounded by the broken line B in FIG. Thanks to such dispersion of the Schottky barrier, first, the integrated current sensor S1 is in a state in which current easily flows to some extent.

次に、積算電流センサＳ１に電流を流すと水素が徐々に拡散していく。そして、拡散した水素が第３ｐ型半導体層３に達すると、第３ｐ型半導体層３には水素を捕獲しておくものが存在しないため、水素の移動速度が速くなり、水素は外部に放出されていく。ここで、単に水素が拡散によって外部に放出されるだけなら、図３のように素子抵抗が一旦増加するような現象にはならないはずである。そしてこの一旦素子抵抗が増加する現象は、第２ｐ型半導体層２における水素の拡散速度が第１ｐ型半導体層１における水素の拡散速度よりも小さく、水素が第３ｐ型半導体層３を介して外部に放出される前に、一旦第２ｐ型半導体層２中に蓄積されると考えると説明できる。   Next, when current is passed through the integrated current sensor S1, hydrogen gradually diffuses. Then, when the diffused hydrogen reaches the third p-type semiconductor layer 3, there is nothing to capture the hydrogen in the third p-type semiconductor layer 3, so that the movement speed of hydrogen is increased and the hydrogen is released to the outside. To go. Here, if hydrogen is merely released to the outside by diffusion, the phenomenon that the device resistance once increases as shown in FIG. 3 should not occur. The phenomenon that the element resistance once increases is that the hydrogen diffusion rate in the second p-type semiconductor layer 2 is smaller than the hydrogen diffusion rate in the first p-type semiconductor layer 1, and the hydrogen is externally transmitted through the third p-type semiconductor layer 3. It can be explained that it is once stored in the second p-type semiconductor layer 2 before being released into the semiconductor layer.

図６（ａ）は、このように水素が拡散する過程で、一旦第２ｐ型半導体層２に蓄積されている状態でのバンド構造を示す図であり、図６（ｂ）はこれに対応する断面模式図である。このように、第２ｐ型半導体層２の中に一旦水素が蓄積されると、第２ｐ型半導体層２の活性化率が大きく低下して、両側のヘテロ接合界面におけるショットキー障壁が厚くなる。このため、素子抵抗が増加するのである。そして、ある程度素子抵抗が増加しきったあとは、水素が第３ｐ型半導体層３を介して外部に徐々に放出されていくため、素子抵抗も徐々に減少していく。このとき図６（ａ）の破線Ｂで囲まれた部分のショットキー障壁は、図６（ｂ）に示すように、広いスペースに水素が拡散していくために、水素密度が大きく変化せず、全体としての素子抵抗の変化にはほとんど寄与しない。   FIG. 6A is a diagram showing a band structure once accumulated in the second p-type semiconductor layer 2 in the process of hydrogen diffusion as described above, and FIG. 6B corresponds to this. It is a cross-sectional schematic diagram. Thus, once hydrogen is accumulated in the second p-type semiconductor layer 2, the activation rate of the second p-type semiconductor layer 2 is greatly reduced, and the Schottky barriers at the heterojunction interfaces on both sides are thickened. For this reason, element resistance increases. Then, after the device resistance has increased to some extent, hydrogen is gradually released to the outside through the third p-type semiconductor layer 3, so that the device resistance also gradually decreases. At this time, as shown in FIG. 6B, the Schottky barrier in the portion surrounded by the broken line B in FIG. 6A diffuses hydrogen into a wide space, so that the hydrogen density does not change greatly. , It hardly contributes to the change of the element resistance as a whole.

以上のように、ここで示したモデルは実際の図３に示す積算電流センサＳ１の素子抵抗の変化の現象をよく説明し、第２ｐ型半導体層２が素子抵抗の増減に深く関わっていることがわかる。   As described above, the model shown here fully explains the phenomenon of change in the element resistance of the integrated current sensor S1 shown in FIG. 3, and the second p-type semiconductor layer 2 is deeply involved in the increase and decrease in element resistance. I understand.

次に、図７は、積算電流センサＳ１において、電流を変えて素子抵抗の変化を測定した結果を示すものである。ここでは、素子抵抗が単調に減少しており、図３のような初期の増加傾向がみられない。これは、実験を始める前に、ある程度通電して図３の最大抵抗を示すＡ点を経てＢ点に示す３０Ω程度の素子抵抗になるよう調整しているためである。具体的には、通常使用される環境温度よりも十分高い２００℃の条件で、１分前後の間４０ｍＡの電流を実験前に流している。このように十分高い温度で電流を流すことによって、早い時間で素子抵抗を変化させることができる。   Next, FIG. 7 shows the result of measuring the change in element resistance by changing the current in the integrated current sensor S1. Here, the element resistance decreases monotonously, and the initial increasing tendency as shown in FIG. 3 is not observed. This is because, before starting the experiment, the current is adjusted to a certain level so that the element resistance is about 30Ω shown at point B through point A showing the maximum resistance in FIG. Specifically, a current of 40 mA is passed before the experiment for about 1 minute under the condition of 200 ° C. that is sufficiently higher than the environmental temperature that is normally used. In this way, by supplying a current at a sufficiently high temperature, the element resistance can be changed in an early time.

ここで図７に戻ると、初期の素子抵抗値に対する変化率は５ｍＡ→１０ｍＡ→２０ｍＡと大きくするに従って大きくなり、概ね電流量に比例していることがわかる。つまり、初期値に対してどの程度素子抵抗が変化したかを測定すれば、積算電流センサＳ１にどの程度の積算電流が流れたかを確認できる。   Returning to FIG. 7, it can be seen that the rate of change with respect to the initial element resistance value increases as it increases from 5 mA → 10 mA → 20 mA, and is generally proportional to the amount of current. That is, by measuring how much the element resistance has changed with respect to the initial value, it is possible to confirm how much accumulated current has flowed through the accumulated current sensor S1.

そして、積算電流センサＳ１を、図８に示すように電源Ｅに接続された電気部品（負荷Ｒ）に直列に配置すれば、電気部品に流れた電流の総量に応じて積算電流センサＳ１の素子抵抗値が減少する。このため、積算電流センサＳ１の素子抵抗値をテスタ１６などの抵抗測定器で定期的にチェックすることで、電気部品が寿命にどれだけ近づいたかどうかが把握できる。   If the integrated current sensor S1 is arranged in series with the electrical component (load R) connected to the power source E as shown in FIG. 8, the elements of the integrated current sensor S1 according to the total amount of current flowing through the electrical component. The resistance value decreases. For this reason, by checking the element resistance value of the integrated current sensor S1 periodically with a resistance measuring instrument such as the tester 16, it is possible to know how close the electrical component has reached the end of its life.

以上説明してきたように、実施例１に係る積算電流センサＳ１によれば、大幅なコスト増を招かずに電気部品の交換時期を判断することが可能になる。   As described above, according to the integrated current sensor S1 according to the first embodiment, it is possible to determine the replacement timing of the electrical component without incurring a significant cost increase.

図９は、実施例２に係る積算電流センサＳ２の模式的な斜視図を示すものである。実施例２に係る積算電流センサＳ２と実施例１に係る積算電流センサＳ１との主な違いは、第１ｐ型半導体層１の中間にエッチングストップ層１１を設けた点である。これにより、実施例２に係る積算電流センサＳ２では、構造再現性がより安定して素子抵抗のバラツキを小さくすることができ、積算電流センサとしての精度をより向上させることが可能である。以下、図９の中の１点鎖線で示した境界線で切取られる断面図である図１０を用いて、ＭＯＣＶＤ装置を用いた気相成長法による積算電流センサＳ２の製造方法を説明する。   FIG. 9 is a schematic perspective view of the integrated current sensor S2 according to the second embodiment. The main difference between the integrated current sensor S2 according to the second embodiment and the integrated current sensor S1 according to the first embodiment is that an etching stop layer 11 is provided in the middle of the first p-type semiconductor layer 1. Thereby, in the integrated current sensor S2 according to the second embodiment, the structure reproducibility is more stable, the variation in element resistance can be reduced, and the accuracy as the integrated current sensor can be further improved. Hereinafter, the manufacturing method of the integrated current sensor S2 by the vapor phase growth method using the MOCVD apparatus will be described with reference to FIG. 10 which is a cross-sectional view taken along the boundary line shown by the one-dot chain line in FIG.

最初に、図１０（ａ）に示すように、ＭＯＣＶＤ装置を用いた気相成長法によって、ｐ型ＧａＡｓからなる基板６上に、１×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓからなるバッファ層５と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型Ｇａ０．５Ｉｎ０．５Ｐからなる障壁緩和層４と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなりバンドギャップの大きさがＥ１の下側第１ｐ型半導体層１２と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型（Ａｌ０．２Ｇａ０．８）０．５Ｉｎ０．５Ｐからなるエッチングストップ層１１と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなりバンドギャップの大きさがＥ１の上側第１ｐ型半導体層１３と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型Ｇａ０．５Ｉｎ０．５Ｐからなりバンドギャップの大きさがＥ２の第２ｐ型半導体層２と、１×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓからなりバンドギャップの大きさがＥ３の第３ｐ型半導体層３とを順次成長させ積層する。ここで最後の第３ｐ型半導体層３は、後に形成される上側電極８とのオーミック特性を良好にするため、最上部のみ５×１０１８ｃｍ−３のＺｎをドーピングしている。各バンドギャップの大きさはＥ１＞Ｅ２＞Ｅ３の条件を満足する。 First, as shown in FIG. 10A, from p-type GaAs doped with 1 × 10 18 cm −3 of Zn on a substrate 6 made of p-type GaAs by a vapor phase growth method using an MOCVD apparatus. a buffer layer 5 made of a barrier buffer layer 4 made of 8 × 10 17 cm p-type doped with Zn of -3 Ga 0.5 in 0.5 P, p doped with Zn of 8 × 10 17 cm -3 Type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P composed of lower first p-type semiconductor layer 12 with a band gap of E1 and 8 × 10 17 cm −3 Zn Etching stop layer 11 made of p-type (Al 0.2 Ga 0.8 ) 0.5 In 0.5 P and p-type (Al 0.7 Ga 0 doped with 8 × 10 17 cm −3 Zn) .3 ) 0.5 In 0.5 The upper first p-type semiconductor layer 13 made of P and having a band gap size of E1 and the p-type Ga 0.5 In 0.5 P doped with Zn of 8 × 10 17 cm −3 and the size of the band gap A second p-type semiconductor layer 2 of E2 and a third p-type semiconductor layer 3 made of p-type GaAs doped with 1 × 10 18 cm −3 of Zn and having a band gap of E3 are sequentially grown and stacked. Here, the last third p-type semiconductor layer 3 is doped with 5 × 10 18 cm −3 of Zn only at the top in order to improve the ohmic characteristics with the upper electrode 8 to be formed later. The size of each band gap satisfies the condition of E1>E2> E3.

また、成長終了後の降温過程では、水素（Ｈ２）とアルシン（ＡｓＨ３）を同時に供給するが、４００℃以下になるまでアルシン（ＡｓＨ３）の供給を続ける。こうすることにより、第１ｐ型半導体層１中には、ドーパントであるＺｎを不活性化させる水素が残存することとなる。こうしたドーパントの不活性化にまつわる研究は種々行われており、例えば、A.Ishibashi, et al.: Journal of Crystal Growth Vol.145, No.1-4 , 414-19 (1994)のFig.4には、降温過程において何℃でアルシン（ＡｓＨ３）の供給を停止するとキャリアが不活性になるかといった実験結果が示されている。 In the temperature lowering process after the growth is completed, hydrogen (H 2 ) and arsine (AsH 3 ) are supplied at the same time, but the supply of arsine (AsH 3 ) is continued until 400 ° C. or lower. By doing so, hydrogen that inactivates Zn as a dopant remains in the first p-type semiconductor layer 1. Various studies on the deactivation of such dopants have been conducted.For example, A. Ishibashi, et al .: Journal of Crystal Growth Vol. 145, No. 1-4, 414-19 (1994) Shows an experimental result indicating at what temperature in the temperature lowering process the carrier becomes inactive when the supply of arsine (AsH 3 ) is stopped.

また、ここでは、ドーパントとしてＺｎを用いる構成を例に説明しているが、Ｚｎの代わりにＭｇを用いる構成としても良い。   In addition, although a configuration using Zn as a dopant is described here as an example, a configuration using Mg instead of Zn may be used.

次に図１０（ｂ）に示すように、レジストマスク７をパターニングした後、ＡｕＢｅまたはＡｕを蒸着することで上側電極８を形成する。その後、レジストマスク７を有機溶剤を使ってリフトオフすると、図１０（ｃ）に示すように、パターニングされた上側電極８が完成する。   Next, as shown in FIG. 10B, after patterning the resist mask 7, the upper electrode 8 is formed by evaporating AuBe or Au. Thereafter, when the resist mask 7 is lifted off using an organic solvent, the patterned upper electrode 8 is completed as shown in FIG.

その後、上側電極８全体をカバーするようにレジストマスク９をパターニングした後、ドライエッチングとウェットエッチングを併用して、図１０（ｄ）に示すように、エッチングストップ層１１までレジスト開口部の結晶膜を除去する。この時残った円柱部分の直径は概略５０μｍの程度である。最後に基板６を下側から途中まで研磨した後、ＡｕＢｅまたはＡｕを蒸着することで下側電極１０を形成し、窒素雰囲気中において約４００℃でアニールすれば図１０（ｅ）に示す構造を有するウェファーが完成する。そして、このウェファーを、例えば、２００μｍ×２００μｍの大きさに劈開して、個々の素子に分離したものが図９に示す積算電流センサＳ２である。   Thereafter, after patterning the resist mask 9 so as to cover the entire upper electrode 8, the dry etching and wet etching are used together, and as shown in FIG. Remove. The diameter of the remaining cylindrical portion is about 50 μm. Finally, after polishing the substrate 6 from the lower side to the middle, the lower electrode 10 is formed by vapor deposition of AuBe or Au, and annealed at about 400 ° C. in a nitrogen atmosphere to obtain the structure shown in FIG. The wafer with it is completed. An integrated current sensor S2 shown in FIG. 9 is obtained by cleaving the wafer into, for example, a size of 200 μm × 200 μm and separating the wafer into individual elements.

このような方法により、実施例２に係る積算電流センサＳ２は非常に安価に製造することが可能である。   By such a method, the integrated current sensor S2 according to the second embodiment can be manufactured at a very low cost.

そして、実施例２に係る積算電流センサＳ２も、実施例１係る積算電流センサＳ１と同様に機能し、かつエッチングストップ層１１を設けたことによって、部品毎の素子抵抗のバラツキを軽減することができる。   The integrated current sensor S2 according to the second embodiment also functions in the same manner as the integrated current sensor S1 according to the first embodiment, and the variation in element resistance among components can be reduced by providing the etching stop layer 11. it can.

このように、実施例２に係る積算電流センサＳ２においても、実施例１に係る積算電流センサＳ１と同様に大幅なコスト増を招かずに電気部品の交換時期を判断することが可能にできる。   As described above, also in the integrated current sensor S2 according to the second embodiment, it is possible to determine the replacement timing of the electrical component without causing a significant cost increase as in the integrated current sensor S1 according to the first embodiment.

Ｓ１、Ｓ２…積算電流センサ
１…第１ｐ型半導体層
２…第２ｐ型半導体層
３…第３ｐ型半導体層
４…障壁緩和層
５…バッファ層
６…基板
７、９…レジストマスク
８…上側電極
１０…下側電極
１１…エッチングストップ層
１２…下側第１ｐ型半導体層
１３…上側第１ｐ型半導体層
１６…テスタ S1, S2 ... Accumulated current sensor 1 ... 1st p-type semiconductor layer 2 ... 2nd p-type semiconductor layer 3 ... 3rd p-type semiconductor layer 4 ... Barrier relaxation layer 5 ... Buffer layer 6 ... Substrate 7, 9 ... Resist mask 8 ... Upper electrode DESCRIPTION OF SYMBOLS 10 ... Lower electrode 11 ... Etching stop layer 12 ... Lower first p-type semiconductor layer 13 ... Upper first p-type semiconductor layer 16 ... Tester

Claims (4)

積算電流センサであって、
バンドギャップの大きさがＥ１の第１ｐ型半導体層とバンドギャップの大きさがＥ２の第２ｐ型半導体層とバンドギャップの大きさがＥ３の第３ｐ型半導体層とがこの順番で積層され、各バンドギャップの大きさはＥ１＞Ｅ２＞Ｅ３の条件を満足し、前記第１ｐ型半導体層は内部に初期的に存在している水素を含有し、自身に流れた電流量に応じて前記水素が前記第１ｐ型半導体層から前記第２ｐ型半導体層を経て前記第３ｐ型半導体層へと拡散していくことにより積層方向抵抗値が変化していく半導体素子と、
前記半導体素子に流れた電流量に応じて変化していく前記半導体素子の前記積層方向抵抗値を測定することにより、前記半導体素子に流れた積算電流を検出する抵抗測定器と
を備えることを特徴とする積算電流センサ。 An integrated current sensor,
A first p-type semiconductor layer having a band gap size of E1, a second p-type semiconductor layer having a band gap size of E2, and a third p-type semiconductor layer having a band gap size of E3 are stacked in this order. The size of the band gap satisfies the condition of E1>E2> E3, the first p-type semiconductor layer contains hydrogen initially present inside, and the hydrogen is reduced according to the amount of current flowing through itself. A semiconductor element whose resistance in the stacking direction changes by diffusing from the first p-type semiconductor layer through the second p-type semiconductor layer to the third p-type semiconductor layer;
A resistance measuring device that detects an integrated current flowing in the semiconductor element by measuring the stacking direction resistance value of the semiconductor element that changes in accordance with the amount of current flowing in the semiconductor element. Integrated current sensor. 請求項１に記載の積算電流センサであって、前記第１ｐ型半導体層１はｐ型ＡｌＧａＩｎＰで構成され、前記第２ｐ型半導体層２はｐ型ＧａＩｎＰで構成され、前記第３ｐ型半導体層３はｐ型ＧａＡｓで構成されることを特徴とする積算電流センサ。   2. The integrated current sensor according to claim 1, wherein the first p-type semiconductor layer 1 is made of p-type AlGaInP, the second p-type semiconductor layer 2 is made of p-type GaInP, and the third p-type semiconductor layer 3 is formed. Is an integrated current sensor characterized by comprising p-type GaAs. 請求項１または２に記載の積算電流センサであって、前記第１ｐ型半導体層と前記第２ｐ型半導体層と前記第の３ｐ型半導体層に添加されるｐ型のドーパントがＺｎまたはＭｇの少なくと一方であることを特徴とする積算電流センサ。   3. The integrated current sensor according to claim 1, wherein a p-type dopant added to the first p-type semiconductor layer, the second p-type semiconductor layer, and the third 3p-type semiconductor layer is low in Zn or Mg. And an integrated current sensor. 半導体素子の製造方法であって、
ｐ型半導体基板の表面に、バンドギャップの大きさがＥ１の第１ｐ型半導体層を積層する工程と、
前記第１ｐ型半導体層の表面に、バンドギャップの大きさがＥ２かつＥ１＞Ｅ２の第２ｐ型半導体層を積層する工程と、
前記第２ｐ型半導体層の表面に、バンドギャップの大きさがＥ３かつＥ２＞Ｅ３の第３ｐ型半導体層を積層する工程と、
積層終了後の降温過程において、所定の温度になるまでアルシン（ＡｓＨ３）の供給を行い、前記第１ｐ型半導体層の中に水素を拡散させる工程と
を備えることを特徴とする製造方法。 A method for manufacturing a semiconductor device, comprising:
laminating a first p-type semiconductor layer having a band gap size E1 on the surface of the p-type semiconductor substrate;
Laminating a second p-type semiconductor layer having a band gap size of E2 and E1> E2 on the surface of the first p-type semiconductor layer;
Laminating a third p-type semiconductor layer having a band gap size of E3 and E2> E3 on the surface of the second p-type semiconductor layer;
And a step of supplying arsine (AsH 3 ) until a predetermined temperature is reached in the temperature lowering process after the end of the lamination, and diffusing hydrogen into the first p-type semiconductor layer.
JP2011023760A 2011-02-07 2011-02-07 Integrated current sensor and manufacturing method of semiconductor device Withdrawn JP2012163429A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011023760A JP2012163429A (en) 2011-02-07 2011-02-07 Integrated current sensor and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011023760A JP2012163429A (en) 2011-02-07 2011-02-07 Integrated current sensor and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2012163429A true JP2012163429A (en) 2012-08-30

Family

ID=46842957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011023760A Withdrawn JP2012163429A (en) 2011-02-07 2011-02-07 Integrated current sensor and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2012163429A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018059778A (en) * 2016-10-04 2018-04-12 富士通株式会社 Current integrated amount measuring device, battery remaining amount measuring device, electronic apparatus, current integrated amount measuring method and information collection system
JP2019113140A (en) * 2017-12-25 2019-07-11 ナブテスコ株式会社 Actuator system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018059778A (en) * 2016-10-04 2018-04-12 富士通株式会社 Current integrated amount measuring device, battery remaining amount measuring device, electronic apparatus, current integrated amount measuring method and information collection system
JP2019113140A (en) * 2017-12-25 2019-07-11 ナブテスコ株式会社 Actuator system

Similar Documents

Publication Publication Date Title
CN102132426B (en) Semiconductor light emitting element and semiconductor light emitting device
KR100597166B1 (en) Flip chip light emitting diode and method of manufactureing the same
JP2012533873A (en) Optoelectronic semiconductor component and method of manufacturing inorganic optoelectronic semiconductor component
JP2008010641A (en) Surface-emission semiconductor element
JP2011029607A (en) Vertical resonator type surface-emitting laser
JP5078039B2 (en) Ga2O3 semiconductor device and method for manufacturing Ga2O3 semiconductor device
KR100984433B1 (en) Semiconductor light emitting element and method for manufacturing same
JP2012163429A (en) Integrated current sensor and manufacturing method of semiconductor device
JP2014120668A (en) Heterojunction bipolar transistor, power amplifier using the same, and method of manufacturing heterojunction bipolar transistor
WO2014045882A1 (en) Led element, and production method therefor
JP2009176900A (en) Semiconductor light-emitting element and method of manufacturing the same
JP2019062176A (en) Light emitting element manufacturing method
JP2009135181A (en) Method of manufacturing semiconductor device
CN112688167B (en) Light emitting element array
JP4924172B2 (en) Optical element manufacturing method and optical element wafer
US7704758B2 (en) Optical device and its manufacturing method, and optical device wafer
JP5379586B2 (en) Battery short-circuit removing device and method
JP6301608B2 (en) Magnetic sensor and method of manufacturing magnetic sensor
JP2007129010A (en) Surface-emitting semiconductor laser and method of manufacturing same
JP6037449B2 (en) Nitride semiconductor optical device and manufacturing method thereof
KR20100070820A (en) Resonant cavity light emitting diode package with improved heat emission efficiency and method of manufacturing the same
JP2008071946A (en) Semiconductor light emitting element array
US9673368B2 (en) Light emitting device having first and second electrodes on one side of a light emitting structure
JP2012163430A (en) Integrated illuminance sensor and manufacturing method of semiconductor device
JP2018049965A (en) Semiconductor light emitting diode and method of manufacturing the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513