JP2012159557A - Plasma display device - Google Patents

Plasma display device Download PDF

Info

Publication number
JP2012159557A
JP2012159557A JP2011017546A JP2011017546A JP2012159557A JP 2012159557 A JP2012159557 A JP 2012159557A JP 2011017546 A JP2011017546 A JP 2011017546A JP 2011017546 A JP2011017546 A JP 2011017546A JP 2012159557 A JP2012159557 A JP 2012159557A
Authority
JP
Japan
Prior art keywords
initialization
scan electrode
waveform
voltage
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011017546A
Other languages
Japanese (ja)
Inventor
Kaname Mizogami
要 溝上
Mitsuhiro Sakamoto
光洋 坂元
Yutaka Yoshihama
豊 吉濱
Kenji Ogawa
兼司 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011017546A priority Critical patent/JP2012159557A/en
Priority to PCT/JP2012/000479 priority patent/WO2012105191A1/en
Publication of JP2012159557A publication Critical patent/JP2012159557A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance image display quality by reducing the black luminance of an image displayed on a plasma display panel and then enhancing the contrast.SOLUTION: In an initialization period, one of a forcible initialization waveform, a selective initialization waveform and a non-initialization waveform is generated and applied to a scan electrode. One field comprises a special initialization sub-field for selectively generating the forcible initialization waveform and non-initialization waveform and a plurality of selective initialization sub-fields for generating only the selective initialization waveform. The forcible initialization waveform is applied to one scan electrode once for each field group. Scan electrodes on both sides of a scan electrode applied with the forcible initialization waveform in the special initialization sub-field are applied with the non-initialization waveform in at least two special initialization sub-fields which are the special initialization sub-field and the first special initialization sub-field right after the special initialization sub-field.

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。   The present invention relates to a plasma display device using a plasma display panel used for a wall-mounted television or a large monitor.

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させてカラー表示を行っている。   A typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front plate and a back plate arranged to face each other. In the front plate, a plurality of display electrode pairs each consisting of a pair of scan electrodes and sustain electrodes are formed in parallel with each other on the front glass substrate, and a dielectric layer and a protective layer are formed so as to cover the display electrode pairs. Yes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of barrier ribs in parallel with the data electrodes formed on the back glass substrate. A phosphor layer is formed on the side walls of the barrier ribs. Then, the front plate and the back plate are arranged opposite to each other so that the display electrode pair and the data electrode are three-dimensionally crossed and sealed, and a discharge gas containing, for example, 5% xenon is enclosed in the internal discharge space. Has been. Here, a discharge cell is formed at a portion where the display electrode pair and the data electrode face each other. In the panel having such a configuration, ultraviolet rays are generated by gas discharge in each discharge cell, and the phosphors of red (R), green (G) and blue (B) colors are excited and emitted by the ultraviolet rays, thereby performing color display. It is carried out.

パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、１フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルの発光と非発光とを制御する。そして、１フィールドに発生する発光の回数を制御することにより階調表示を行う。   A subfield method is generally used as a method for driving the panel. In the subfield method, one field is divided into a plurality of subfields, and light emission and non-light emission of each discharge cell are controlled in each subfield. Then, gradation display is performed by controlling the number of times of light emission generated in one field.

各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生させる。これにより、続く書込み動作のために必要な壁電荷を各放電セルに形成するとともに、書込み放電を安定して発生させるためのプライミング粒子（書込み放電を発生させるための励起粒子）を発生させる。   Each subfield has an initialization period, an address period, and a sustain period. In the initialization period, an initialization waveform is applied to each scan electrode, and an initialization discharge is generated in each discharge cell. Thus, wall charges necessary for the subsequent address operation are formed in each discharge cell, and priming particles (excited particles for generating the address discharge) for stably generating the address discharge are generated.

書込み期間では、走査電極には走査パルスを順次印加し、データ電極には表示すべき画像信号に対応した書込みパルスを選択的に印加する。これにより、発光すべき放電セルにおいて、走査電極とデータ電極との間に書込み放電を発生させ、壁電荷を形成する（以下、この動作を「書込み」とも記す）。   In the address period, a scan pulse is sequentially applied to the scan electrode, and an address pulse corresponding to an image signal to be displayed is selectively applied to the data electrode. Thereby, in the discharge cell to emit light, an address discharge is generated between the scan electrode and the data electrode to form wall charges (hereinafter, this operation is also referred to as “address”).

維持期間では、走査電極と維持電極とからなる表示電極対に、サブフィールド毎に定められた回数の維持パルスを交互に印加する。これにより、書込み放電による壁電荷形成が行われた放電セルで維持放電を発生させ、その放電セルの蛍光体層を発光させる。このようにして、パネルの画像表示領域に画像を表示する。   In the sustain period, sustain pulses of the number of times determined for each subfield are alternately applied to the display electrode pair including the scan electrode and the sustain electrode. Thereby, a sustain discharge is generated in the discharge cell in which the wall charge is formed by the address discharge, and the phosphor layer of the discharge cell is caused to emit light. In this way, an image is displayed in the image display area of the panel.

パネルにおける画像表示品質を高める上で重要な要因の１つにコントラストの向上がある。そして、サブフィールド法の１つとして、階調表示に関係しない発光を極力減らしコントラスト比を向上させる駆動方法が開示されている。   One of the important factors for improving the image display quality in the panel is an improvement in contrast. As one of the subfield methods, a driving method is disclosed in which light emission not related to gradation display is reduced as much as possible to improve the contrast ratio.

この駆動方法では、１フィールドを構成する複数のサブフィールドのうち、１つのサブフィールドの初期化期間では全ての放電セルに初期化放電を発生させる初期化動作を行う。また、他のサブフィールドの初期化期間では直前の維持期間で維持放電を行った放電セルに対して選択的に初期化放電を行う初期化動作を行う。   In this driving method, an initialization operation is performed in which an initializing discharge is generated in all the discharge cells in an initializing period of one subfield among a plurality of subfields constituting one field. Further, in the initializing period of the other subfield, an initializing operation is performed in which initializing discharge is selectively performed on the discharge cells in which the sustain discharge has been performed in the immediately preceding sustain period.

維持放電を発生させない黒表示領域の輝度（以下、「黒輝度」と略記する）は画像の表示に関係のない発光、例えば、初期化放電によって生じる発光等によって変化する。しかし、上述の駆動方法では、黒表示領域における発光は全ての放電セルに初期化動作を行うときの微弱発光だけとなる。これにより、黒輝度を低減してコントラストの高い画像表示が可能となる（例えば、特許文献１参照）。   The luminance of the black display area where no sustain discharge is generated (hereinafter abbreviated as “black luminance”) varies depending on light emission not related to image display, for example, light emission generated by initialization discharge. However, in the driving method described above, light emission in the black display region is only weak light emission when the initialization operation is performed on all the discharge cells. Thereby, it is possible to reduce the black luminance and display an image with high contrast (for example, refer to Patent Document 1).

また、徐々に増加する緩やかな傾斜部分を持つ立ち上がり部と、徐々に減少する緩やかな傾斜部分を持つ立ち下がり部とを有する初期化波形を維持期間に放電した放電セルに印加する初期化期間を設け、かつ１フィールドの任意の初期化期間の直前に、全放電セルを対象として維持電極と走査電極の間で微弱放電を起こす期間を設けることで、黒輝度を下げて黒の視認性を向上させる技術が開示されている（例えば、特許文献２参照）。   In addition, an initializing period in which an initializing waveform having a rising part having a gradually increasing sloping part and a falling part having a gradually decreasing sloping part is applied to the discharge cells discharged in the sustain period is provided. And a period in which weak discharge occurs between the sustain electrodes and the scan electrodes for all discharge cells immediately before any initializing period in one field, thereby reducing black luminance and improving black visibility The technique to make is disclosed (for example, refer patent document 2).

特開２０００−２４２２２４号公報JP 2000-242224 A 特開２００４−３７８８３号公報JP 2004-37883 A

上述したように、例えば特許文献１に記載された技術では、全ての放電セルに初期化放電を発生させる初期化動作を１フィールドに１回にすることで、サブフィールド毎に全ての放電セルに初期化放電を発生させる場合と比較して、表示画像の黒輝度を下げ、コントラストを高めることができる。   As described above, for example, in the technique described in Patent Document 1, the initializing operation for generating the initializing discharge in all the discharge cells is performed once in one field, so that all the discharge cells are in each subfield. Compared with the case where the initialization discharge is generated, the black luminance of the display image can be reduced and the contrast can be increased.

しかしながら、近年、パネルの大画面化、高精細化にともない画像表示品質の更なる向上が望まれている。   However, in recent years, there has been a demand for further improvement in image display quality with the increase in the screen size and definition of the panel.

本発明はこのような要望に鑑みなされたものであり、パネルに表示される画像の黒輝度を低減してコントラストを高め、画像表示品質を高めることができるプラズマディスプレイ装置を提供することを目的とする。   The present invention has been made in view of such a demand, and an object of the present invention is to provide a plasma display device capable of reducing the black luminance of an image displayed on a panel to increase contrast and improve image display quality. To do.

本発明のプラズマディスプレイ装置は、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で駆動するとともに特別初期化サブフィールドと複数の選択初期化サブフィールドとで１つのフィールドを構成し、時間的に連続する複数のフィールドで１つのフィールド群を構成してプラズマディスプレイパネルを駆動するプラズマディスプレイ装置であって、初期化期間に、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する強制初期化波形と、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する選択初期化波形と、放電セルに初期化放電が発生しない非初期化波形とのいずれかを発生して走査電極に印加するとともに、特別初期化サブフィールドの初期化期間では、強制初期化波形または非初期化波形を発生して選択的に走査電極に印加し、選択初期化サブフィールドの初期化期間では選択初期化波形を発生して全ての走査電極に印加し、１つの走査電極に１つのフィールド群で１回だけ強制初期化波形を印加する走査電極駆動回路とを備え、走査電極駆動回路は、特別初期化サブフィールドにおいて強制初期化波形を印加する走査電極の両側の走査電極には、その特別初期化サブフィールドと、その特別初期化サブフィールドの後の最初の特別初期化サブフィールドとの少なくとも２つの特別初期化サブフィールドで非初期化波形を印加する駆動波形の発生パターンを１フィールド群に少なくとも１つ含んで駆動波形を発生し、プラズマディスプレイパネルは、前面板と、前面板と対向配置された背面板と、を備え、前面板は、電極と誘電体層と保護層とを有し、保護層は、下地層と下地層の上に形成された金属酸化物とを含み、金属酸化物は、金属酸化物粗粒子が粉砕されたものであり、金属酸化物と前記金属酸化物粗粒子とは、波長２００ｎｍから３００ｎｍの範囲にフォトルミネッセンスのピークがあり、前記金属酸化物のピークは、前記金属酸化物粗粒子のピークの６０％以上、１００％未満の強度である、プラズマディスプレイ装置である。   The plasma display device of the present invention is driven by a subfield method in which a plurality of subfields having an initialization period, an address period, and a sustain period are provided in one field and displayed in gray scale, and a special initialization subfield and a plurality of selections are selected. A plasma display apparatus that drives a plasma display panel by configuring one field with an initialization subfield and configuring one field group with a plurality of temporally continuous fields. A forced initializing waveform that generates an initializing discharge in the discharge cell regardless of the operation of the subfield, and a selective initializing waveform that generates an initializing discharge only in the discharge cell that generated the sustaining discharge in the sustain period of the immediately preceding subfield Generate either non-initializing waveform that does not generate initializing discharge in the discharge cell and apply it to the scan electrode In addition, in the initialization period of the special initialization subfield, a forced initialization waveform or a non-initialization waveform is generated and selectively applied to the scan electrode. In the initialization period of the selective initialization subfield, the selective initialization waveform is selected. And a scan electrode drive circuit that applies a forced initialization waveform to one scan electrode only once in one field group. The scan electrode drive circuit has a special initialization sub The scan electrodes on both sides of the scan electrode to which a forced initializing waveform is applied in the field have at least two special initials: a special initializing subfield and an initial special initializing subfield after the special initializing subfield. A drive waveform is generated by including at least one drive waveform generation pattern for applying a non-initialization waveform in the activation sub-field in one field group. The play panel includes a front plate and a back plate disposed to face the front plate. The front plate includes an electrode, a dielectric layer, and a protective layer. The protective layer is formed on the base layer and the base layer. The metal oxide is formed by pulverizing the metal oxide coarse particles, and the metal oxide and the metal oxide coarse particles have a wavelength in the range of 200 nm to 300 nm. The plasma display device has a luminescence peak, and the peak of the metal oxide has an intensity of 60% or more and less than 100% of the peak of the metal oxide coarse particles.

これにより、黒輝度を上昇させる主な要因の１つである初期化放電の発生頻度を低減して黒輝度を低減することができるので、表示画像のコントラストを高めることが可能となる。また、強制初期化波形を用いて初期化動作を行う頻度を低減したときに画像表示面に発生しやすいちらつきや線状のノイズを低減することが可能となる。これにより、プラズマディスプレイ装置における画像表示品質を高めることが可能となる。   Thus, the black luminance can be reduced by reducing the frequency of occurrence of the initialization discharge, which is one of the main factors for increasing the black luminance, so that the contrast of the display image can be increased. Further, it is possible to reduce flicker and linear noise that are likely to occur on the image display surface when the frequency of performing the initialization operation using the forced initialization waveform is reduced. Thereby, it is possible to improve the image display quality in the plasma display device.

また、このプラズマディスプレイ装置において、走査電極駆動回路は、上昇する傾斜電圧を発生する傾斜電圧発生回路を有し、傾斜電圧発生回路が出力する傾斜電圧に所定の電圧を重畳した電圧を強制初期化波形として出力し、所定の電圧を重畳しない傾斜電圧を非初期化波形として出力する構成であってもよい。   Further, in this plasma display device, the scan electrode drive circuit has a ramp voltage generation circuit that generates a rising ramp voltage, and forcibly initializes a voltage obtained by superimposing a predetermined voltage on the ramp voltage output by the ramp voltage generation circuit The configuration may be such that a ramp voltage that is output as a waveform and does not superimpose a predetermined voltage is output as a non-initialized waveform.

本発明によれば、パネルに表示される画像の黒輝度を低減してコントラストを高め、画像表示品質を高めることができるプラズマディスプレイ装置を提供することが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the plasma display apparatus which can reduce the black luminance of the image displayed on a panel, raise contrast, and can improve image display quality.

本発明の実施の形態１におけるパネルの構造を示す分解斜視図The disassembled perspective view which shows the structure of the panel in Embodiment 1 of this invention. 同パネルの電極配列図Electrode arrangement of the panel 同パネルの各電極に印加する駆動電圧波形図Drive voltage waveform diagram applied to each electrode of the panel 本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロックCircuit block of plasma display device in Embodiment 1 of the present invention 同プラズマディスプレイ装置の走査電極駆動回路の一構成例を示す回路図The circuit diagram which shows the example of 1 structure of the scanning electrode drive circuit of the plasma display apparatus 本発明の実施の形態１における特定セル初期化サブフィールドの初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャートTiming chart for explaining an example of the operation of the scan electrode driving circuit in the initializing period of the specific cell initializing subfield according to the first embodiment of the present invention 同特定セル初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンの一例を示す概略図Schematic showing an example of the generation pattern of forced initialization waveform and non-initialization waveform in the initialization period of the specific cell initialization subfield 各フィールドを、パネルの全放電セルで一斉に強制初期化動作を行うフィールドと、全放電セルで一斉に非初期化動作を行うフィールドとに分ける構成の一例を概略的に示す図The figure which shows roughly an example of a structure which divides each field into the field which performs forced initialization operation | movement in all the discharge cells of a panel simultaneously, and the field which performs uninitialization operation | movement in all discharge cells simultaneously. 強制初期化動作を行う放電セルの時間的および位置的な変化の連続性が高い構成の一例を概略的に示す図The figure which shows roughly an example of a structure with the high continuity of the temporal and positional change of the discharge cell which performs forced initialization operation | movement 本発明の実施の形態１の特定セル初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンの他の一例を示す概略図Schematic diagram showing another example of generation patterns of forced initialization waveform and non-initialization waveform in the initialization period of the specific cell initialization subfield according to the first embodiment of the present invention. 同特定セル初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンのさらに他の一例を示す概略図Schematic diagram showing yet another example of generation pattern of forced initialization waveform and non-initialization waveform in the initialization period of the specific cell initialization subfield 同特定セル初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンのさらに他の一例を示す概略図Schematic diagram showing yet another example of generation pattern of forced initialization waveform and non-initialization waveform in the initialization period of the specific cell initialization subfield 本発明の実施の形態２の特別初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンの一例を示す概略図Schematic diagram showing an example of generation patterns of forced initializing waveforms and non-initializing waveforms in the initializing period of the special initializing subfield according to the second embodiment of the present invention. 同特別初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンの他の一例を示す概略図Schematic diagram showing another example of the forced initialization waveform and the non-initialization waveform generation pattern during the initialization period of the special initialization subfield 同特別初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンのさらに他の一例を示す概略図Schematic diagram showing yet another example of a forced initialization waveform and a non-initialization waveform generation pattern during the initialization period of the special initialization subfield 同特別初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンのさらに他の一例を示す概略図Schematic diagram showing yet another example of a forced initialization waveform and a non-initialization waveform generation pattern during the initialization period of the special initialization subfield 同特別初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンのさらに他の一例を示す概略図Schematic diagram showing yet another example of a forced initialization waveform and a non-initialization waveform generation pattern during the initialization period of the special initialization subfield 同保護層の形成方法を示すフローチャートFlow chart showing a method for forming the protective layer フォトルミネッセンス波形を示す図Diagram showing photoluminescence waveform 保護層評価のためにパネルに印加される駆動波形図Drive waveform applied to panel for protective layer evaluation パネルの評価結果を示す図Figure showing panel evaluation results

以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。   Hereinafter, a plasma display device according to an embodiment of the present invention will be described with reference to the drawings.

（実施の形態１）
図１は、本発明の実施の形態１におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。なお、保護層２６については後述する。 (Embodiment 1)
FIG. 1 is an exploded perspective view showing the structure of panel 10 according to Embodiment 1 of the present invention. A plurality of display electrode pairs 24 each including a scanning electrode 22 and a sustain electrode 23 are formed on a glass front plate 21. A dielectric layer 25 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 26 is formed on the dielectric layer 25. The protective layer 26 will be described later.

背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。   A plurality of data electrodes 32 are formed on the back plate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon. A phosphor layer 35 that emits light of each color of red (R), green (G), and blue (B) is provided on the side surface of the partition wall 34 and on the dielectric layer 33.

これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして、内部の放電空間には、ネオンとキセノンの混合ガスが放電ガスとして封入されている。なお、本実施の形態では、発光効率を向上させるためにキセノン分圧を約１０％とした放電ガスを用いている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。   The front plate 21 and the back plate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect with each other with a minute discharge space interposed therebetween, and the outer periphery thereof is sealed with a sealing material such as glass frit. Has been. A mixed gas of neon and xenon is sealed as a discharge gas in the internal discharge space. In the present embodiment, a discharge gas having a xenon partial pressure of about 10% is used in order to improve luminous efficiency. The discharge space is partitioned into a plurality of sections by partition walls 34, and discharge cells are formed at the intersections between the display electrode pairs 24 and the data electrodes 32. These discharge cells discharge and emit light to display an image.

なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。   Note that the structure of the panel 10 is not limited to the above-described structure, and for example, the panel 10 may include a stripe-shaped partition wall. Further, the mixing ratio of the discharge gas is not limited to the above-described numerical values, and may be other mixing ratios.

図２は、本発明の実施の形態１におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜データ電極Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｋ（ｋ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。そして、ｍ×ｎ個の放電セルが形成された領域がパネル１０の表示領域となる。   FIG. 2 is an electrode array diagram of panel 10 in accordance with the first exemplary embodiment of the present invention. The panel 10 includes n scan electrodes SC1 to SCn (scan electrodes 22 in FIG. 1) and n sustain electrodes SU1 to SUn (sustain electrodes 23 in FIG. 1) that are long in the row direction. M data electrodes D1 to Dm (data electrodes 32 in FIG. 1) that are long in the column direction are arranged. A discharge cell is formed at a portion where one pair of scan electrode SCi (i = 1 to n) and sustain electrode SUi intersects one data electrode Dk (k = 1 to m), and the discharge cell is in the discharge space. M × n are formed. A region where m × n discharge cells are formed becomes a display region of the panel 10.

次に、パネル１０を駆動するための駆動電圧波形とその動作の概要について説明する。なお、本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法、すなわち１フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行うものとする。   Next, a driving voltage waveform for driving the panel 10 and an outline of the operation will be described. Note that the plasma display device in this embodiment is a subfield method, that is, one field is divided into a plurality of subfields on the time axis, luminance weights are set for each subfield, and each discharge cell is set for each subfield. It is assumed that gradation display is performed by controlling light emission / non-light emission.

このサブフィールド法では、例えば、１フィールドを８つのサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第８ＳＦ）で構成し、各サブフィールドはそれぞれ１、２、４、８、１６、３２、６４、１２８の輝度重みを有する構成とすることができる。そして、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４のそれぞれに印加する。   In this subfield method, for example, one field is composed of eight subfields (first SF, second SF,..., Eighth SF), and each subfield is 1, 2, 4, 8, 16, 32, A configuration having luminance weights of 64 and 128 can be adopted. In the sustain period of each subfield, the number of sustain pulses obtained by multiplying the luminance weight of each subfield by a predetermined luminance magnification is applied to each display electrode pair 24.

なお、複数のサブフィールドのうち、１つのサブフィールドの初期化期間においては、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する強制初期化動作と、放電セルに初期化放電が発生しない非初期化動作とを選択的に行う特別初期化動作を行い（以下、特別初期化動作を行うサブフィールドを「特別初期化サブフィールド」と呼称する）、他のサブフィールドの初期化期間においては、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する選択初期化動作を行う（以下、選択初期化動作を行うサブフィールドを「選択初期化サブフィールド」と呼称する）ことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させることが可能である。   Of the plurality of subfields, in the initializing period of one subfield, a forced initializing operation for generating an initializing discharge in the discharge cell regardless of the operation of the immediately preceding subfield, and an initializing discharge in the discharge cell. A special initialization operation that selectively performs non-initialization operation that does not occur is performed (hereinafter, a subfield that performs the special initialization operation is referred to as a “special initialization subfield”), and initialization of other subfields In the period, a selective initializing operation for generating an initializing discharge only in a discharge cell that has generated a sustain discharge in the sustaining period of the immediately preceding subfield is performed (hereinafter, the subfield in which the selective initializing operation is performed is referred to as “selective initializing sub (Referred to as “field”), it is possible to reduce light emission not related to gradation display as much as possible and improve the contrast ratio.

そして、本実施の形態では、１フィールドを８つのサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第８ＳＦ）で構成し、第１ＳＦの初期化期間では特別初期化動作を行い、第２ＳＦ〜第８ＳＦの初期化期間では選択初期化動作を行うものとする。これにより、画像の表示に関係のない発光は第１ＳＦにおける特別初期化動作の放電にともなう発光のみとなり、維持放電を発生させない黒表示領域の輝度である黒輝度は特別初期化動作における微弱発光だけとなる。したがって、表示画像における黒輝度を低減して、コントラストを高めることが可能となる。   In this embodiment, one field is composed of eight subfields (first SF, second SF,..., Eighth SF), and a special initialization operation is performed in the initialization period of the first SF. It is assumed that the selective initialization operation is performed in the initialization period of the eighth SF. As a result, light emission not related to image display is only light emission due to the discharge of the special initialization operation in the first SF, and black luminance which is the luminance of the black display area where no sustain discharge is generated is only weak light emission in the special initialization operation. It becomes. Therefore, it is possible to reduce the black luminance in the display image and increase the contrast.

しかし、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。   However, in the present embodiment, the number of subfields and the luminance weight of each subfield are not limited to the above values, and the subfield configuration may be switched based on an image signal or the like.

なお、この特別初期化動作は、特定の放電セルに対しては強制初期化動作を行い、他の放電セルに対しては非初期化動作を行う特定セル初期化動作（以下、特定セル初期化動作を行うサブフィールドを「特定セル初期化サブフィールド」と呼称する）と、全ての放電セルに対して非初期化動作を行う全セル非初期化動作（以下、全セル非初期化動作を行うサブフィールドを「全セル非初期化サブフィールド」と呼称する）とに分けることができる。しかし、本実施の形態では、特別初期化サブフィールドを全て特定セル初期化サブフィールドとする構成について説明する。   This special initialization operation is a specific cell initialization operation (hereinafter referred to as a specific cell initialization operation) in which a forced initialization operation is performed for a specific discharge cell and a non-initialization operation is performed for other discharge cells. A subfield that performs the operation is referred to as a “specific cell initialization subfield”), and an all-cell non-initialization operation that performs a non-initialization operation on all discharge cells (hereinafter, an all-cell non-initialization operation is performed). The subfield can be divided into “all-cell uninitialized subfield”). However, in the present embodiment, a configuration in which all special initialization subfields are specified cell initialization subfields will be described.

図３は、本発明の実施の形態１におけるパネル１０の各電極に印加する駆動電圧波形図である。図３には、書込み期間において最初に書込み動作を行う走査電極ＳＣ１、書込み期間において２番目に書込み動作を行う走査電極ＳＣ２、書込み期間において最後に書込み動作を行う走査電極ＳＣｎ（例えば、走査電極ＳＣ１０８０）、維持電極ＳＵ１〜維持電極ＳＵｎ、およびデータ電極Ｄ１〜データ電極Ｄｍの駆動波形を示す。   FIG. 3 is a drive voltage waveform diagram applied to each electrode of panel 10 in accordance with the first exemplary embodiment of the present invention. FIG. 3 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SC2 that performs the address operation second in the address period, and scan electrode SCn that performs the address operation last in the address period (for example, scan electrode SC1080). ), Drive waveforms of sustain electrode SU1 to sustain electrode SUn, and data electrode D1 to data electrode Dm.

また、図３には、２つのサブフィールドの駆動電圧波形、すなわち特定セル初期化サブフィールドである第１サブフィールド（第１ＳＦ）と、選択初期化サブフィールドである第２サブフィールド（第２ＳＦ）とを示す。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中からサブフィールドデータ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。   FIG. 3 shows driving voltage waveforms of two subfields, that is, a first subfield (first SF) that is a specific cell initialization subfield and a second subfield (second SF) that is a selective initialization subfield. It shows. In addition, scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected from each electrode based on subfield data (data indicating light emission / non-light emission for each subfield).

まず、特定セル初期化サブフィールドである第１ＳＦについて説明する。   First, the first SF, which is a specific cell initialization subfield, will be described.

なお、図３には、配置的に見て上から（１＋６×Ｎ）番目（Ｎは整数）の走査電極ＳＣ（１＋６×Ｎ）には直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する強制初期化波形を印加し、それ以外の走査電極２２には放電セルに初期化放電が発生しない非初期化波形を印加する構成を示す。   In FIG. 3, the (1 + 6 × N) th scan electrode SC (1 + 6 × N) from the top in terms of arrangement is initialized to the discharge cell regardless of the operation of the immediately preceding subfield. A configuration is shown in which a forced initializing waveform that generates discharge is applied, and a non-initializing waveform that does not generate initializing discharge in the discharge cells is applied to the other scan electrodes 22.

第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜データ電極Ｄｍ、維持電極ＳＵ１〜維持電極ＳＵｎにはそれぞれ０（Ｖ）を印加し、走査電極ＳＣ（１＋６×Ｎ）には、所定の電圧である電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２に向かって緩やかに（例えば、約０．５Ｖ／μｓｅｃの勾配で）上昇する傾斜電圧（以下、「上りランプ電圧」と呼称する）Ｌ１を印加する。このとき、電圧Ｖｉ１は、維持電極ＳＵ（１＋６×Ｎ）に対して放電開始電圧以下の電圧にし、電圧Ｖｉ２は維持電極ＳＵ（１＋６×Ｎ）に対して放電開始電圧を超える電圧にする。   In the first half of the initializing period of the first SF, 0 (V) is applied to each of the data electrode D1 to the data electrode Dm and the sustain electrode SU1 to the sustain electrode SUn, and a predetermined voltage is applied to the scan electrode SC (1 + 6 × N). A voltage Vi1 is applied, and a ramp voltage (hereinafter referred to as “up-ramp voltage”) L1 that gently rises from the voltage Vi1 to the voltage Vi2 (for example, with a gradient of about 0.5 V / μsec) is applied. To do. At this time, voltage Vi1 is set to a voltage equal to or lower than the discharge start voltage with respect to sustain electrode SU (1 + 6 × N), and voltage Vi2 is set to a voltage exceeding the discharge start voltage with respect to sustain electrode SU (1 + 6 × N).

この上りランプ電圧Ｌ１が上昇する間に、走査電極ＳＣ（１＋６×Ｎ）と維持電極ＳＵ（１＋６×Ｎ）との間、および走査電極ＳＣ（１＋６×Ｎ）とデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極ＳＣ（１＋６×Ｎ）上部に負の壁電圧が蓄積されるとともに、走査電極ＳＣ（１＋６×Ｎ）と交差するデータ電極Ｄ１〜データ電極Ｄｍ上部および維持電極ＳＵ（１＋６×Ｎ）上部には正の壁電圧が蓄積される。この電極上部の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。   While the rising ramp voltage L1 rises, the scan electrode SC (1 + 6 × N) and the sustain electrode SU (1 + 6 × N), the scan electrode SC (1 + 6 × N), the data electrode D1 to the data electrode Dm, In each period, a weak initializing discharge occurs continuously. Then, a negative wall voltage is accumulated on scan electrode SC (1 + 6 × N), and data electrode D1 through data electrode Dm and sustain electrode SU (1 + 6 × N) intersecting scan electrode SC (1 + 6 × N). A positive wall voltage is accumulated in the upper part. The wall voltage above the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.

初期化期間後半部では、走査電極ＳＣ（１＋６×Ｎ）の印加電圧を、電圧Ｖｉ２から電圧Ｖｉ２よりも低い電圧Ｖｉ３に下降させる。維持電極ＳＵ１〜維持電極ＳＵｎには正の電圧Ｖｅを印加し、データ電極Ｄ１〜データ電極Ｄｍには０（Ｖ）を印加する。そして、走査電極ＳＣ（１＋６×Ｎ）に、電圧Ｖｉ３から負の電圧Ｖｉ４に向かって緩やかに（例えば、約−０．５Ｖ／μｓｅｃの勾配で）下降する傾斜電圧（以下、「下りランプ電圧」と呼称する）Ｌ２を印加する。このとき、電圧Ｖｉ３は、維持電極ＳＵ（１＋６×Ｎ）に対して放電開始電圧以下の電圧にし、電圧Ｖｉ４は維持電極ＳＵ（１＋６×Ｎ）に対して放電開始電圧を超える電圧にする。   In the latter half of the initialization period, the voltage applied to scan electrode SC (1 + 6 × N) is lowered from voltage Vi2 to voltage Vi3 that is lower than voltage Vi2. Positive voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn, and 0 (V) is applied to data electrode D1 through data electrode Dm. Then, a ramp voltage (hereinafter referred to as “down-ramp voltage”) that gradually decreases (for example, at a gradient of about −0.5 V / μsec) from the voltage Vi3 to the negative voltage Vi4 is applied to the scan electrode SC (1 + 6 × N). L2) is applied. At this time, voltage Vi3 is set to a voltage equal to or lower than the discharge start voltage with respect to sustain electrode SU (1 + 6 × N), and voltage Vi4 is set to a voltage exceeding the discharge start voltage with respect to sustain electrode SU (1 + 6 × N).

この間に、走査電極ＳＣ（１＋６×Ｎ）と維持電極ＳＵ（１＋６×Ｎ）との間、および走査電極ＳＣ（１＋６×Ｎ）とデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ（１＋６×Ｎ）上部の負の壁電圧および維持電極ＳＵ（１＋６×Ｎ）上部の正の壁電圧が弱められ、走査電極ＳＣ（１＋６×Ｎ）と交差するデータ電極Ｄ１〜データ電極Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。   During this period, weak initialization is performed between scan electrode SC (1 + 6 × N) and sustain electrode SU (1 + 6 × N), and between scan electrode SC (1 + 6 × N) and data electrode D1 to data electrode Dm. Discharge occurs. Then, the negative wall voltage above scan electrode SC (1 + 6 × N) and the positive wall voltage above sustain electrode SU (1 + 6 × N) are weakened, and data electrodes D1 to D1 intersect with scan electrode SC (1 + 6 × N). The positive wall voltage on the data electrode Dm is adjusted to a value suitable for the write operation.

以上の波形が、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する強制初期化波形であり、以上の動作が強制初期化動作である。   The above waveform is a forced initialization waveform that generates an initializing discharge in the discharge cell regardless of the operation of the immediately preceding subfield, and the above operation is the forced initializing operation.

一方、走査電極ＳＣ（１＋６×Ｎ）以外の走査電極２２は、第１ＳＦの初期化期間前半部では、所定の電圧である電圧Ｖｉ１を印加せず、０（Ｖ）のままとし、０（Ｖ）から電圧Ｖｉ２’に向かって緩やかに上昇する上りランプ電圧Ｌ１’を印加する。この上りランプ電圧Ｌ１’は、上りランプ電圧Ｌ１と同じ勾配で、上りランプ電圧Ｌ１と同じ時間だけ上昇を続けるものとする。したがって、電圧Ｖｉ２’は電圧Ｖｉ２から電圧Ｖｉ１を引いた電圧に等しい電圧となる。このとき、電圧Ｖｉ２’は維持電極２３に対して放電開始電圧以下の電圧となるように各電圧および上りランプ電圧Ｌ１’を設定する。これにより、上りランプ電圧Ｌ１’を印加した放電セルでは放電は実質的に発生しない。   On the other hand, the scan electrodes 22 other than the scan electrode SC (1 + 6 × N) do not apply the voltage Vi1, which is a predetermined voltage, in the first half of the initialization period of the first SF, and remain at 0 (V). ) To an upward ramp voltage L1 ′ that gradually rises toward voltage Vi2 ′. This up-ramp voltage L1 'has the same slope as the up-ramp voltage L1, and continues to rise for the same time as the up-ramp voltage L1. Therefore, the voltage Vi2 'is equal to a voltage obtained by subtracting the voltage Vi1 from the voltage Vi2. At this time, each voltage and the up-ramp voltage L <b> 1 ′ are set so that the voltage Vi <b> 2 ′ is equal to or lower than the discharge start voltage with respect to the sustain electrode 23. Thereby, a discharge is not substantially generated in the discharge cell to which the up-ramp voltage L1 'is applied.

初期化期間後半部では、走査電極ＳＣ（１＋６×Ｎ）以外の走査電極２２にも、走査電極ＳＣ（１＋６×Ｎ）と同様に、下りランプ電圧Ｌ２を印加する。このとき、走査電極ＳＣ（１＋６×Ｎ）以外の走査電極２２を有する放電セルでは、第１ＳＦの初期化期間前半部で放電が発生していないので、初期化期間後半部でも放電は実質的に発生しない。   In the latter half of the initialization period, the down-ramp voltage L2 is applied to the scan electrodes 22 other than the scan electrode SC (1 + 6 × N) as well as the scan electrode SC (1 + 6 × N). At this time, in the discharge cell having the scan electrode 22 other than the scan electrode SC (1 + 6 × N), no discharge is generated in the first half of the initializing period of the first SF. Does not occur.

以上の波形が、放電セルに初期化放電が発生しない非初期化波形であり、以上の動作が非初期化動作である。   The above waveform is a non-initializing waveform in which initializing discharge does not occur in the discharge cell, and the above operation is a non-initializing operation.

なお、本発明における強制初期化波形は、何ら上述した波形に限定されるものではない。強制初期化波形は、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する波形であればどのような波形であってもかまわない。また、本発明における非初期化波形も、何ら上述した波形に限定されるものではない。本実施の形態に示す非初期化波形は放電セルに初期化放電が発生しない波形の一例を示したものに過ぎず、例えば、０（Ｖ）クランプ波形等、初期化放電が発生しない波形であればどのような波形であってもかまわない。   The forced initialization waveform in the present invention is not limited to the waveform described above. The forced initializing waveform may be any waveform as long as the initializing discharge is generated in the discharge cell regardless of the operation of the immediately preceding subfield. Further, the uninitialized waveform in the present invention is not limited to the waveform described above. The non-initialization waveform shown in the present embodiment is merely an example of a waveform that does not generate an initialization discharge in a discharge cell. For example, a waveform that does not generate an initialization discharge, such as a 0 (V) clamp waveform. Any waveform may be used.

以上により、特定の放電セルに対して強制初期化動作を行い、他の放電セルに対しては非初期化動作を行う特定セル初期化動作が終了する。   As described above, the forced initializing operation is performed for the specific discharge cell, and the specific cell initializing operation for performing the non-initializing operation for the other discharge cells is completed.

続く書込み期間では、走査電極ＳＣ１〜走査電極ＳＣｎに対しては走査パルス電圧Ｖａを順次印加し、データ電極Ｄ１〜データ電極Ｄｍに対しては発光させるべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加して、各放電セルに選択的に書込み放電を発生させる。   In the subsequent address period, scan pulse voltage Va is sequentially applied to scan electrode SC1 through scan electrode SCn, and data electrode Dk (k = k = corresponding to the discharge cell to be lit) is applied to data electrode D1 through data electrode Dm. 1 to m) is applied with a positive address pulse voltage Vd to selectively generate an address discharge in each discharge cell.

具体的には、まず維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅを、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｃｃを印加する。   Specifically, voltage Ve is first applied to sustain electrode SU1 through sustain electrode SUn, and voltage Vcc is applied to scan electrode SC1 through scan electrode SCn.

そして、配置的に見て上から１番目（１行目）の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜データ電極Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（電圧Ｖｄ−電圧Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。また、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅを印加しているため、維持電極ＳＵ１上と走査電極ＳＣ１上との電圧差は、外部印加電圧の差である（電圧Ｖｅ−電圧Ｖａ）に維持電極ＳＵ１上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。このとき、電圧Ｖｅを、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極ＳＵ１と走査電極ＳＣ１との間を、放電には至らないが放電が発生しやすい状態にすることができる。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電を発生させることができる。こうして、発光させるべき放電セルに書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。   Then, a negative scan pulse voltage Va is applied to the first (first row) scan electrode SC1 from the top in terms of arrangement, and a discharge cell to emit light in the first row among the data electrodes D1 to Dm. The positive address pulse voltage Vd is applied to the data electrode Dk (k = 1 to m). At this time, the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is the difference between the externally applied voltage (voltage Vd−voltage Va) between the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1. The difference is added and exceeds the discharge start voltage. As a result, a discharge is generated between data electrode Dk and scan electrode SC1. Further, since voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn, the voltage difference between sustain electrode SU1 and scan electrode SC1 is maintained at the difference between the externally applied voltages (voltage Ve−voltage Va). The difference between the wall voltage on the electrode SU1 and the wall voltage on the scan electrode SC1 is added. At this time, by setting the voltage Ve to a voltage value that is slightly lower than the discharge start voltage, the sustain electrode SU1 and the scan electrode SC1 are not easily discharged but are likely to be discharged. Can do. Thereby, the discharge generated between data electrode Dk and scan electrode SC1 can be triggered to generate a discharge between sustain electrode SU1 and scan electrode SC1 in the region intersecting with data electrode Dk. Thus, an address discharge occurs in the discharge cell to emit light, a positive wall voltage is accumulated on scan electrode SC1, a negative wall voltage is accumulated on sustain electrode SU1, and a negative wall voltage is also accumulated on data electrode Dk. Accumulated.

このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜データ電極Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。   In this manner, an address operation is performed in which an address discharge is caused in the discharge cells to be lit in the first row and wall voltage is accumulated on each electrode. On the other hand, the voltage at the intersection of data electrode D1 to data electrode Dm to which scan pulse SC1 is not applied with address pulse voltage Vd does not exceed the discharge start voltage, so that address discharge does not occur. The above address operation is sequentially performed until the discharge cell in the nth row, and the address period ends.

続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。   In the subsequent sustain period, sustain pulses of the number obtained by multiplying the luminance weight by a predetermined luminance magnification are alternately applied to the display electrode pair 24 to generate a sustain discharge in the discharge cells that have generated the address discharge, thereby causing light emission.

具体的には、まず走査電極ＳＣ１〜走査電極ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜維持電極ＳＵｎにベース電位となる接地電位、すなわち０（Ｖ）を印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が、維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり、放電開始電圧を超える。   Specifically, first, positive sustain pulse voltage Vs is applied to scan electrode SC1 through scan electrode SCn, and a ground potential serving as a base potential, that is, 0 (V), is applied to sustain electrode SU1 through sustain electrode SUn. Then, in the discharge cell in which the address discharge has occurred, the voltage difference between scan electrode SCi and sustain electrode SUi is the sum of the difference between the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi to sustain pulse voltage Vs. The discharge start voltage is exceeded.

そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。なお、書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生しない。   Then, a sustain discharge occurs between scan electrode SCi and sustain electrode SUi, and phosphor layer 35 emits light by the ultraviolet rays generated at this time. Then, a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is accumulated on the data electrode Dk. Note that no sustain discharge occurs in the discharge cells in which no address discharge has occurred during the address period.

続いて、走査電極ＳＣ１〜走査電極ＳＣｎにはベース電位となる０（Ｖ）を、維持電極ＳＵ１〜維持電極ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され、走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとに、輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加し、表示電極対２４の電極間に電位差を与える。これにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して発生する。   Subsequently, 0 (V) as the base potential is applied to scan electrode SC1 through scan electrode SCn, and sustain pulse voltage Vs is applied to sustain electrode SU1 through sustain electrode SUn. Then, in the discharge cell in which the sustain discharge has occurred, the voltage difference between sustain electrode SUi and scan electrode SCi exceeds the discharge start voltage, so that a sustain discharge occurs again between sustain electrode SUi and scan electrode SCi, and the sustain cell is maintained. Negative wall voltage is accumulated on electrode SUi, and positive wall voltage is accumulated on scan electrode SCi. Thereafter, similarly, sustain pulses of the number obtained by multiplying the luminance weight by the luminance magnification are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn, and a potential difference is generated between the electrodes of display electrode pair 24. give. As a result, the sustain discharge is continuously generated in the discharge cells that have caused the address discharge in the address period.

そして、維持期間における維持パルスの発生後に、維持電極ＳＵ１〜維持電極ＳＵｎおよびデータ電極Ｄ１〜データ電極Ｄｍには０（Ｖ）を印加したまま、走査電極ＳＣ１〜走査電極ＳＣｎに、０（Ｖ）から放電開始電圧を超える電圧Ｖｅｒｓに向かって緩やかに（例えば、約１０Ｖ／μｓｅｃの勾配で）上昇する傾斜電圧（以下、「消去ランプ電圧」と呼称する）Ｌ３を印加する。これにより、維持放電を起こした放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間に、微弱な放電が持続して発生する。そして、この微弱な放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に壁電荷となって蓄積されていく。これにより、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧は、走査電極ＳＣｉに印加した電圧と放電開始電圧の差、例えば（電圧Ｖｅｒｓ−放電開始電圧）の程度まで弱められる。   Then, after the sustain pulse is generated in the sustain period, 0 (V) is applied to scan electrode SC1 to scan electrode SCn while 0 (V) is applied to sustain electrode SU1 to sustain electrode SUn and data electrode D1 to data electrode Dm. A ramp voltage (hereinafter referred to as “erase ramp voltage”) L3 that gently rises (for example, at a slope of about 10 V / μsec) toward voltage Vers exceeding the discharge start voltage is applied. Thereby, a weak discharge is continuously generated between the sustain electrode SUi and the scan electrode SCi of the discharge cell in which the sustain discharge has occurred. The charged particles generated by the weak discharge are accumulated as wall charges on the sustain electrode SUi and the scan electrode SCi so as to alleviate the voltage difference between the sustain electrode SUi and the scan electrode SCi. Go. As a result, while the positive wall voltage on the data electrode Dk remains, the wall voltage on the scan electrode SCi and the wall voltage on the sustain electrode SUi are the difference between the voltage applied to the scan electrode SCi and the discharge start voltage, for example ( The voltage Vers minus the discharge start voltage).

その後、走査電極ＳＣ１〜走査電極ＳＣｎに印加する電圧を０（Ｖ）に戻し、維持期間における維持動作が終了する。   Thereafter, the voltage applied to scan electrode SC1 through scan electrode SCn is returned to 0 (V), and the sustain operation in the sustain period ends.

次に、選択初期化サブフィールドである第２ＳＦについて説明する。   Next, the second SF that is the selective initialization subfield will be described.

第２ＳＦの初期化期間では、強制初期化波形の前半部を省略した駆動電圧波形を各電極に印加する。具体的には、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅを、データ電極Ｄ１〜データ電極Ｄｍに０（Ｖ）をそれぞれ印加する。そして、走査電極ＳＣ１〜走査電極ＳＣｎには放電開始電圧以下となる電圧（例えば、０（Ｖ））から負の電圧Ｖｉ４に向かって、下りランプ電圧Ｌ２と同じ勾配で下降する下りランプ電圧Ｌ４を印加する。   In the initialization period of the second SF, a drive voltage waveform in which the first half of the forced initialization waveform is omitted is applied to each electrode. Specifically, voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn, and 0 (V) is applied to data electrode D1 through data electrode Dm. Scan electrode SC1 to scan electrode SCn receive down-ramp voltage L4 that decreases from the voltage (for example, 0 (V)) lower than the discharge start voltage toward negative voltage Vi4 at the same gradient as down-ramp voltage L2. Apply.

これにより直前のサブフィールド（図３では、第１ＳＦ）の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上部および維持電極ＳＵｉ上部の壁電圧が弱められ、データ電極Ｄｋ（ｋ＝１〜ｍ）上部の壁電圧も書込み動作に適した値に調整される。   As a result, a weak initializing discharge is generated in the discharge cell that has caused the sustain discharge in the sustain period of the immediately preceding subfield (first SF in FIG. 3), and the wall voltage on the scan electrode SCi and the sustain electrode SUi is weakened. The wall voltage above the data electrode Dk (k = 1 to m) is also adjusted to a value suitable for the write operation.

以上の波形が、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する選択初期化波形であり、以上の動作が選択初期化動作である。   The above waveform is a selective initialization waveform in which the initializing discharge is generated only in the discharge cells that have generated the sustain discharge in the sustain period of the immediately preceding subfield, and the above operation is the selective initializing operation.

なお、本発明における選択初期化波形は、何ら上述した波形に限定されるものではない。選択初期化波形は、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する波形であればどのような波形であってもかまわない。例えば、本実施の形態では、下りランプ電圧Ｌ４を全て同じ勾配で発生させる構成を説明したが、下りランプ電圧Ｌ４を複数の期間に分け、各期間で勾配を変えて下りランプ電圧Ｌ４を発生させる構成としてもよい。   The selective initialization waveform in the present invention is not limited to the waveform described above. The selective initialization waveform may be any waveform as long as it generates a reset discharge only in a discharge cell that has generated a sustain discharge in the sustain period of the immediately preceding subfield. For example, in the present embodiment, the configuration in which the down-ramp voltage L4 is generated with the same gradient has been described. However, the down-ramp voltage L4 is divided into a plurality of periods, and the gradient is changed in each period to generate the down-ramp voltage L4. It is good also as a structure.

第２ＳＦの書込み期間では、第１ＳＦの書込み期間と同様の駆動波形を各電極に印加する。また、第２ＳＦの維持期間では、維持パルスの発生数を除き、第１ＳＦの維持期間と同様の駆動波形を各電極に印加する。   In the second SF address period, the same drive waveform as that in the first SF address period is applied to each electrode. In the sustain period of the second SF, the same drive waveform as that in the sustain period of the first SF is applied to each electrode except for the number of sustain pulses generated.

また、第３ＳＦ以降のサブフィールドでは、維持期間における維持パルスの発生数を除き、第２ＳＦと同様の駆動波形を各電極に印加する。   In the subfield after the third SF, the same drive waveform as that of the second SF is applied to each electrode except for the number of sustain pulses generated in the sustain period.

以上が、本実施の形態におけるパネル１０の各電極に印加する駆動電圧波形の概要である。   The above is the outline of the drive voltage waveform applied to each electrode of panel 10 in the present embodiment.

次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図４は、本発明の実施の形態１におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。   Next, the configuration of the plasma display device in the present embodiment will be described. FIG. 4 is a circuit block diagram of plasma display device 1 according to the first exemplary embodiment of the present invention. The plasma display apparatus 1 includes a panel 10, an image signal processing circuit 41, a data electrode drive circuit 42, a scan electrode drive circuit 43, a sustain electrode drive circuit 44, a timing generation circuit 45, and a power supply circuit that supplies necessary power to each circuit block. (Not shown).

画像信号処理回路４１は、パネル１０の画素数に応じて、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。   The image signal processing circuit 41 converts the input image signal sig into subfield data indicating light emission / non-light emission for each subfield according to the number of pixels of the panel 10.

タイミング発生回路４５は、水平同期信号Ｈおよび垂直同期信号Ｖにもとづき各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロック（画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３および維持電極駆動回路４４）へ供給する。   The timing generation circuit 45 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal H and the vertical synchronization signal V, and each circuit block (image signal processing circuit 41, data electrode drive circuit 42, Scan electrode drive circuit 43 and sustain electrode drive circuit 44).

データ電極駆動回路４２は、サブフィールド毎のサブフィールドデータを各データ電極Ｄ１〜データ電極Ｄｍに対応する信号に変換し、タイミング発生回路４５から供給されるタイミング信号にもとづいて各データ電極Ｄ１〜データ電極Ｄｍを駆動する。   The data electrode driving circuit 42 converts the subfield data for each subfield into signals corresponding to the data electrodes D1 to Dm, and based on the timing signals supplied from the timing generation circuit 45, the data electrodes D1 to data. The electrode Dm is driven.

走査電極駆動回路４３は、初期化期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する初期化波形を発生するための初期化波形発生回路、維持期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する維持パルスを発生するための維持パルス発生回路、複数の走査電極駆動ＩＣ（以下、「走査ＩＣ」と略記する）を備え書込み期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する走査パルスを発生するための走査パルス発生回路を有する。そして、タイミング発生回路４５から供給されるタイミング信号にもとづいて各走査電極ＳＣ１〜走査電極ＳＣｎを駆動する。   Scan electrode driving circuit 43 is an initialization waveform generating circuit for generating an initialization waveform to be applied to scan electrode SC1 to scan electrode SCn in the initialization period, and a sustain pulse to be applied to scan electrode SC1 to scan electrode SCn in the sustain period. And a plurality of scan electrode driving ICs (hereinafter abbreviated as “scan ICs”), and a scan for generating scan pulses to be applied to scan electrode SC1 through scan electrode SCn in the address period It has a pulse generation circuit. Then, each scan electrode SC1 to scan electrode SCn is driven based on the timing signal supplied from the timing generation circuit 45.

維持電極駆動回路４４は、維持パルス発生回路および電圧Ｖｅを発生するための回路を備え、タイミング発生回路４５から供給されるタイミング信号にもとづいて維持電極ＳＵ１〜維持電極ＳＵｎを駆動する。   Sustain electrode drive circuit 44 includes a sustain pulse generation circuit and a circuit for generating voltage Ve, and drives sustain electrode SU1 through sustain electrode SUn based on a timing signal supplied from timing generation circuit 45.

次に、走査電極駆動回路４３の詳細とその動作について説明する。   Next, details and operation of the scan electrode drive circuit 43 will be described.

図５は、本発明の実施の形態１におけるプラズマディスプレイ装置１の走査電極駆動回路４３の一構成例を示す回路図である。走査電極駆動回路４３は、維持パルスを発生させる維持パルス発生回路５０、初期化波形を発生させる初期化波形発生回路５１、走査パルスを発生させる走査パルス発生回路５２を備え、走査パルス発生回路５２の各出力端子はパネル１０の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに接続されている。なお、本実施の形態では、走査パルス発生回路５２に入力される電圧を「基準電位Ａ」と記す。また、以下の説明においてスイッチング素子を導通させる動作を「オン」、遮断させる動作を「オフ」と表記し、スイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。   FIG. 5 is a circuit diagram showing a configuration example of scan electrode drive circuit 43 of plasma display device 1 in accordance with the first exemplary embodiment of the present invention. The scan electrode drive circuit 43 includes a sustain pulse generation circuit 50 that generates a sustain pulse, an initialization waveform generation circuit 51 that generates an initialization waveform, and a scan pulse generation circuit 52 that generates a scan pulse. Each output terminal is connected to each of scan electrode SC1 to scan electrode SCn of panel 10. In the present embodiment, the voltage input to scan pulse generating circuit 52 is referred to as “reference potential A”. In the following description, the operation for turning on the switching element is expressed as “on”, the operation for cutting off the switching element is expressed as “off”, the signal for turning on the switching element is expressed as “Hi”, and the signal for turning off is expressed as “Lo”.

また、図５には、負の電圧Ｖａを用いた回路（例えば、ミラー積分回路５４）を動作させているときに、その回路と、維持パルス発生回路５０および電圧Ｖｒを用いた回路（例えば、ミラー積分回路５３）、電圧Ｖｅｒｓを用いた回路（例えば、ミラー積分回路５５）とを電気的に分離するためのスイッチング素子Ｑ４を用いた分離回路を示している。また、電圧Ｖｒを用いた回路（例えば、ミラー積分回路５３）を動作させているときに、その回路と、電圧Ｖｒよりも低い電圧の電圧Ｖｅｒｓを用いた回路（例えば、ミラー積分回路５５）とを電気的に分離するためのスイッチング素子Ｑ６を用いた分離回路を示している。   FIG. 5 shows a circuit using the negative voltage Va (for example, the Miller integrating circuit 54), a circuit using the sustain pulse generating circuit 50, and the voltage Vr (for example, the Miller integrating circuit 54). A separation circuit using a switching element Q4 for electrically separating the Miller integration circuit 53) and a circuit using the voltage Vers (for example, the Miller integration circuit 55) is shown. Further, when a circuit using the voltage Vr (for example, the Miller integrating circuit 53) is operated, the circuit and a circuit using the voltage Vers having a voltage lower than the voltage Vr (for example, the Miller integrating circuit 55) 2 shows a separation circuit using a switching element Q6 for electrically separating the two.

維持パルス発生回路５０は、一般に用いられている電力回収回路とクランプ回路とを備え、タイミング発生回路４５から出力されるタイミング信号にもとづき、内部に備えた各スイッチング素子を切換えて維持パルスを発生させる。なお、図５では、タイミング信号の信号経路の詳細は省略する。   Sustain pulse generation circuit 50 includes a power recovery circuit and a clamp circuit that are generally used. Based on a timing signal output from timing generation circuit 45, sustain pulse generation circuit 50 switches a switching element provided therein to generate a sustain pulse. . In FIG. 5, details of the signal path of the timing signal are omitted.

走査パルス発生回路５２は、ｎ本の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに走査パルスを印加するためのスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎおよびスイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを備えている。スイッチング素子ＱＨｊ（ｊ＝１〜ｎ）の一方の端子とスイッチング素子ＱＬｊの一方の端子とは互いに接続されており、その接続箇所が走査パルス発生回路５２の出力端子となって、走査電極ＳＣｊに接続されている。また、スイッチング素子ＱＨｊの他方の端子は入力端子ＩＮｂとなっており、スイッチング素子ＱＬｊの他方の端子は入力端子ＩＮａとなっている。なお、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎは複数の出力毎にまとめられＩＣ化されている。このＩＣが走査ＩＣである。   Scan pulse generation circuit 52 includes switching elements QH1 to QHn and switching elements QL1 to QLn for applying a scan pulse to each of n scan electrodes SC1 to SCn. One terminal of the switching element QHj (j = 1 to n) and one terminal of the switching element QLj are connected to each other, and the connecting portion serves as an output terminal of the scan pulse generating circuit 52, and is connected to the scan electrode SCj. It is connected. The other terminal of the switching element QHj is an input terminal INb, and the other terminal of the switching element QLj is an input terminal INa. Switching element QH1 to switching element QHn and switching element QL1 to switching element QLn are integrated into a plurality of ICs for each of a plurality of outputs. This IC is a scanning IC.

また、走査パルス発生回路５２は、書込み期間において基準電位Ａを負の電圧Ｖａに接続するためのスイッチング素子Ｑ５と、基準電位Ａに電圧Ｖｓｃを重畳した電圧Ｖｃを発生させるための電源ＶＳＣ、ダイオードＤ３１、コンデンサＣ３１とを備えている。そして、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎの入力端子ＩＮｂには電圧Ｖｃが接続され、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎの入力端子ＩＮａには基準電位Ａが接続されている。   The scan pulse generation circuit 52 includes a switching element Q5 for connecting the reference potential A to the negative voltage Va in the address period, a power supply VSC for generating the voltage Vc in which the voltage Vsc is superimposed on the reference potential A, a diode D31 and a capacitor C31. The voltage Vc is connected to the input terminals INb of the switching elements QH1 to QHn, and the reference potential A is connected to the input terminals INa of the switching elements QL1 to QLn.

このように構成された走査パルス発生回路５２では、書込み期間においては、スイッチング素子Ｑ５をオンにして基準電位Ａを負の電圧Ｖａに等しくし、入力端子ＩＮａには負の電圧Ｖａを、入力端子ＩＮｂには電圧Ｖａ＋電圧Ｖｓｃとなった電圧Ｖｃ（図３に示す電圧Ｖｃｃ）を印加する。そして、サブフィールドデータにもとづき、走査パルスを印加する走査電極ＳＣｉに対しては、スイッチング素子ＱＨｉをオフ、スイッチング素子ＱＬｉをオンにすることで、スイッチング素子ＱＬｉを経由して走査電極ＳＣｉに負の走査パルス電圧Ｖａを印加し、走査パルスを印加しない走査電極ＳＣｈ（ｈは、１〜ｎのうちｉを除いたもの）に対しては、スイッチング素子ＱＬｈをオフ、スイッチング素子ＱＨｈをオンにすることで、スイッチング素子ＱＨｈを経由して走査電極ＳＣｈに電圧Ｖａ＋電圧Ｖｓｃを印加する。   In the scan pulse generation circuit 52 configured as described above, in the address period, the switching element Q5 is turned on to make the reference potential A equal to the negative voltage Va, and the negative voltage Va is applied to the input terminal INa. A voltage Vc (voltage Vcc shown in FIG. 3) which is equal to voltage Va + voltage Vsc is applied to INb. Then, based on the subfield data, for the scan electrode SCi to which the scan pulse is applied, the switching element QHi is turned off and the switching element QLi is turned on, so that the negative polarity is applied to the scan electrode SCi via the switching element QLi. For the scan electrode SCh to which the scan pulse voltage Va is applied and no scan pulse is applied (h is 1 to n excluding i), the switching element QLh is turned off and the switching element QHh is turned on. Thus, the voltage Va + voltage Vsc is applied to the scan electrode SCh via the switching element QHh.

また、走査パルス発生回路５２は、維持期間においては、維持パルス発生回路５０の電圧波形を出力するようにタイミング発生回路４５によって制御されるものとする。   Scan pulse generation circuit 52 is controlled by timing generation circuit 45 to output the voltage waveform of sustain pulse generation circuit 50 during the sustain period.

なお、走査パルス発生回路５２の初期化期間における動作の詳細は後述する。   Details of the operation of the scan pulse generation circuit 52 during the initialization period will be described later.

初期化波形発生回路５１は、ミラー積分回路５３、ミラー積分回路５４、およびミラー積分回路５５を有する。図５には、ミラー積分回路５３の入力端子を入力端子ＩＮ１、ミラー積分回路５４の入力端子を入力端子ＩＮ２、ミラー積分回路５５の入力端子を入力端子ＩＮ３として示している。なお、ミラー積分回路５３およびミラー積分回路５５は上昇する傾斜電圧を発生させる傾斜電圧発生回路であり、ミラー積分回路５４は下降する傾斜電圧を発生させる傾斜電圧発生回路である。   Initialization waveform generation circuit 51 includes Miller integration circuit 53, Miller integration circuit 54, and Miller integration circuit 55. In FIG. 5, the input terminal of Miller integrating circuit 53 is shown as input terminal IN1, the input terminal of Miller integrating circuit 54 is shown as input terminal IN2, and the input terminal of Miller integrating circuit 55 is shown as input terminal IN3. Miller integrating circuit 53 and Miller integrating circuit 55 are ramp voltage generating circuits that generate rising ramp voltages, and Miller integrating circuit 54 is a ramp voltage generating circuit that generates falling ramp voltages.

ミラー積分回路５３は、スイッチング素子Ｑ１とコンデンサＣ１と抵抗Ｒ１とを有し、初期化動作時に、走査電極駆動回路４３の基準電位Ａを電圧Ｖｉ２’までランプ状に緩やかに（例えば、０．５Ｖ／μｓｅｃで）上昇させて上りランプ電圧Ｌ１’を発生させる。   Miller integrating circuit 53 has switching element Q1, capacitor C1, and resistor R1, and during initialization operation, reference potential A of scan electrode driving circuit 43 is gradually ramped up to voltage Vi2 ′ (for example, 0.5 V). To increase the ramp voltage L1 ′.

ミラー積分回路５５は、スイッチング素子Ｑ３とコンデンサＣ３と抵抗Ｒ３とを有し、維持期間の最後に、基準電位Ａを上りランプ電圧Ｌ１よりも急峻な勾配（例えば、１０Ｖ／μｓｅｃ）で電圧Ｖｅｒｓまで上昇させて消去ランプ電圧Ｌ３を発生させる。   Miller integrating circuit 55 has switching element Q3, capacitor C3, and resistor R3. At the end of the sustain period, Miller integrating circuit 55 brings reference potential A to a voltage Vers with a steeper slope (eg, 10 V / μsec) than up-ramp voltage L1. The erasing ramp voltage L3 is generated by raising the voltage.

ミラー積分回路５４は、スイッチング素子Ｑ２とコンデンサＣ２と抵抗Ｒ２とを有し、初期化動作時に、基準電位Ａを電圧Ｖｉ４までランプ状に緩やかに（例えば、−０．５Ｖ／μｓｅｃの勾配で）下降させて下りランプ電圧Ｌ２を発生させる。   Miller integrating circuit 54 has switching element Q2, capacitor C2, and resistor R2, and during initializing operation, reference potential A is gradually ramped up to voltage Vi4 (for example, with a gradient of −0.5 V / μsec). A downward ramp voltage L2 is generated by lowering.

次に、特定セル初期化サブフィールドの初期化期間において、強制初期化波形および非初期化波形を発生させる動作を図６を用いて説明する。   Next, an operation for generating a forced initialization waveform and a non-initialization waveform in the initialization period of the specific cell initialization subfield will be described with reference to FIG.

図６は、本発明の実施の形態１における特定セル初期化サブフィールドの初期化期間の走査電極駆動回路４３の動作の一例を説明するためのタイミングチャートである。なお、この図面では、強制初期化波形を印加する走査電極２２を「走査電極ＳＣｘ」と表し、非初期化波形を印加する走査電極２２を「走査電極ＳＣｙ」と表す。また、選択初期化サブフィールドにおいて選択初期化波形を発生させるときの走査電極駆動回路４３の動作については説明を省略するが、選択初期化波形である下りランプ電圧Ｌ４を発生させる動作は、図６に示す下りランプ電圧Ｌ２を発生させる動作と同様であるものとする。   FIG. 6 is a timing chart for explaining an example of the operation of scan electrode drive circuit 43 in the initialization period of the specific cell initialization subfield according to the first embodiment of the present invention. In this drawing, the scan electrode 22 to which the forced initializing waveform is applied is represented as “scan electrode SCx”, and the scan electrode 22 to which the non-initializing waveform is applied is represented as “scan electrode SCy”. The description of the operation of the scan electrode drive circuit 43 when generating the selective initialization waveform in the selective initialization subfield is omitted, but the operation of generating the down-ramp voltage L4, which is the selective initialization waveform, is shown in FIG. It is assumed that the operation is the same as that for generating the down-ramp voltage L2 shown in FIG.

また、図６では、初期化期間を期間Ｔ１〜期間Ｔ４で示す４つの期間に分割し、それぞれの期間について説明する。また、以下、電圧Ｖｉ１は電圧Ｖｓｃに等しいものとし、電圧Ｖｉ２は電圧Ｖｓｃ＋電圧Ｖｒに等しいものとし、電圧Ｖｉ２’は電圧Ｖｒに等しいものとし、電圧Ｖｉ３は維持パルスを発生させるときに用いる電圧Ｖｓに等しいものとし、電圧Ｖｉ４は負の電圧Ｖａに等しいものとして説明する。また、図面にはスイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。   In FIG. 6, the initialization period is divided into four periods indicated by periods T1 to T4, and each period will be described. Hereinafter, it is assumed that the voltage Vi1 is equal to the voltage Vsc, the voltage Vi2 is equal to the voltage Vsc + the voltage Vr, the voltage Vi2 ′ is equal to the voltage Vr, and the voltage Vi3 is the voltage Vs used when generating the sustain pulse. In the following description, it is assumed that the voltage Vi4 is equal to the negative voltage Va. In the drawing, a signal for turning on the switching element is represented as “Hi” and a signal for turning off the switching element is represented as “Lo”.

なお、図６には、電圧Ｖｓが電圧Ｖｓｃよりも高い電圧値に設定された例を示しているが、電圧Ｖｓと電圧Ｖｓｃとが互いに等しい電圧値であってもよく、あるいは、電圧Ｖｓの方が電圧Ｖｓｃよりも低い電圧値であってもかまわない。   FIG. 6 shows an example in which the voltage Vs is set to a voltage value higher than the voltage Vsc, but the voltage Vs and the voltage Vsc may be equal to each other, or the voltage Vs The voltage value may be lower than the voltage Vsc.

まず、期間Ｔ１に入る前に維持パルス発生回路５０のクランプ回路を動作させて基準電位Ａを０（Ｖ）にしておき、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎをオフ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをオンにして、走査電極ＳＣ１〜走査電極ＳＣｎに基準電位Ａ、すなわち０（Ｖ）を印加する。   First, before entering the period T1, the clamp circuit of the sustain pulse generating circuit 50 is operated to set the reference potential A to 0 (V), the switching elements QH1 to QHn are turned off, and the switching elements QL1 to QLn are turned on. Turn on and apply the reference potential A, that is, 0 (V) to scan electrode SC1 through scan electrode SCn.

（期間Ｔ１）
期間Ｔ１では、走査電極ＳＣｘに接続されたスイッチング素子ＱＨｘをオンにし、スイッチング素子ＱＬｘをオフにする。これにより、強制初期化波形を印加する走査電極ＳＣｘには、基準電位Ａ（このとき、０（Ｖ））に電圧Ｖｓｃを重畳した電圧Ｖｃ（すなわち、電圧Ｖｃ＝電圧Ｖｓｃ）を印加する。 (Period T1)
In the period T1, the switching element QHx connected to the scan electrode SCx is turned on and the switching element QLx is turned off. Thus, the voltage Vc (that is, the voltage Vc = the voltage Vsc) obtained by superimposing the voltage Vsc on the reference potential A (0 (V) at this time) is applied to the scan electrode SCx to which the forced initialization waveform is applied.

一方、走査電極ＳＣｙに接続されたスイッチング素子ＱＨｙはオフを、スイッチング素子ＱＬｙはオンをそれぞれ維持したままにする。これにより、非初期化波形を印加する走査電極ＳＣｙには、基準電位Ａ、すなわち０（Ｖ）を印加する。   On the other hand, switching element QHy connected to scan electrode SCy remains off, and switching element QLy remains on. Thereby, the reference potential A, that is, 0 (V) is applied to the scan electrode SCy to which the uninitialized waveform is applied.

（期間Ｔ２）
期間Ｔ２では、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎは、期間Ｔ１と同じ状態を維持する。すなわち、走査電極ＳＣｘに接続されたスイッチング素子ＱＨｘはオンを、スイッチング素子ＱＬｘはオフをそれぞれ維持し、走査電極ＳＣｙに接続されたスイッチング素子ＱＨｙはオフを、スイッチング素子ＱＬｙはオンをそれぞれ維持する。 (Period T2)
In the period T2, the switching elements QH1 to QHn and the switching elements QL1 to QLn maintain the same state as the period T1. That is, switching element QHx connected to scan electrode SCx is kept on, switching element QLx is kept off, switching element QHy connected to scan electrode SCy is kept off, and switching element QLy is kept on.

次に、上りランプ電圧Ｌ１’を発生するミラー積分回路５３の入力端子ＩＮ１を「Ｈｉ」にする。具体的には入力端子ＩＮ１に、所定の定電流を入力する。これにより、コンデンサＣ１に向かって一定の電流が流れ、スイッチング素子Ｑ１のソース電圧がランプ状に上昇し、基準電位Ａが０（Ｖ）からランプ状に上昇し始める。この電圧上昇は、入力端子ＩＮ１を「Ｈｉ」にしている期間、もしくは、基準電位Ａが電圧Ｖｒに到達するまで継続させることができる。   Next, the input terminal IN1 of the Miller integrating circuit 53 that generates the up-ramp voltage L1 'is set to "Hi". Specifically, a predetermined constant current is input to the input terminal IN1. As a result, a constant current flows toward the capacitor C1, the source voltage of the switching element Q1 rises in a ramp shape, and the reference potential A starts to rise in a ramp shape from 0 (V). This voltage increase can be continued while the input terminal IN1 is set to “Hi” or until the reference potential A reaches the voltage Vr.

このとき、傾斜電圧の勾配が所望の値（例えば、０．５Ｖ／μｓｅｃ）になるように、入力端子ＩＮ１に入力する定電流を発生させる。こうして、０（Ｖ）から電圧Ｖｉ２’（本実施の形態では、電圧Ｖｒに等しい）に向かって上昇する上りランプ電圧Ｌ１’を発生させる。   At this time, a constant current input to the input terminal IN1 is generated so that the gradient of the ramp voltage becomes a desired value (for example, 0.5 V / μsec). In this way, the up-ramp voltage L1 'rising from 0 (V) toward the voltage Vi2' (equal to the voltage Vr in the present embodiment) is generated.

スイッチング素子ＱＨｙはオフ、スイッチング素子ＱＬｙはオンなので、走査電極ＳＣｙには、この上りランプ電圧Ｌ１’がそのまま印加される。   Since the switching element QHy is off and the switching element QLy is on, the up-ramp voltage L1 'is applied to the scan electrode SCy as it is.

一方、スイッチング素子ＱＨｘはオン、スイッチング素子ＱＬｘはオフなので、走査電極ＳＣｘには、この上りランプ電圧Ｌ１’に電圧Ｖｓｃが重畳された電圧、すなわち電圧Ｖｉ１（本実施の形態では、電圧Ｖｓｃに等しい）から電圧Ｖｉ２（本実施の形態では、電圧Ｖｓｃ＋電圧Ｖｒに等しい）に向かって上昇する上りランプ電圧Ｌ１が印加される。   On the other hand, since switching element QHx is on and switching element QLx is off, scan electrode SCx has a voltage Vsc superimposed on this up-ramp voltage L1 ′, that is, voltage Vi1 (in this embodiment, equal to voltage Vsc). ) To the voltage Vi2 (in this embodiment, equal to the voltage Vsc + the voltage Vr), the rising ramp voltage L1 is applied.

（期間Ｔ３）
期間Ｔ３では入力端子ＩＮ１を「Ｌｏ」にする。具体的には、入力端子ＩＮ１への定電流入力を停止する。こうして、ミラー積分回路５３の動作を停止する。また、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎをオフ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをオンにして、基準電位Ａを走査電極ＳＣ１〜走査電極ＳＣｎに印加する。合わせて、維持パルス発生回路５０のクランプ回路を動作させて基準電位Ａを電圧Ｖｓにする。これにより、走査電極ＳＣ１〜走査電極ＳＣｎの電圧は電圧Ｖｉ３（本実施の形態では、電圧Ｖｓに等しい）まで低下する。 (Period T3)
In the period T3, the input terminal IN1 is set to “Lo”. Specifically, the constant current input to the input terminal IN1 is stopped. Thus, the operation of Miller integrating circuit 53 is stopped. Further, switching element QH1 to switching element QHn are turned off, switching element QL1 to switching element QLn are turned on, and reference potential A is applied to scan electrode SC1 to scan electrode SCn. At the same time, the clamp circuit of sustain pulse generating circuit 50 is operated to set reference potential A to voltage Vs. Thereby, the voltage of scan electrode SC1 through scan electrode SCn is reduced to voltage Vi3 (equal to voltage Vs in the present embodiment).

（期間Ｔ４）
期間Ｔ４では、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎは、期間Ｔ３と同じ状態を維持する。 (Period T4)
In the period T4, the switching elements QH1 to QHn and the switching elements QL1 to QLn maintain the same state as the period T3.

次に、下りランプ電圧Ｌ２を発生するミラー積分回路５４の入力端子ＩＮ２を「Ｈｉ」にする。具体的には入力端子ＩＮ２に、所定の定電流を入力する。これにより、コンデンサＣ２に向かって一定の電流が流れ、スイッチング素子Ｑ２のドレイン電圧がランプ状に下降し始め、走査電極駆動回路４３の出力電圧も、負の電圧Ｖｉ４に向かってランプ状に下降し始める。この電圧下降は、入力端子ＩＮ２を「Ｈｉ」にしている期間、もしくは、基準電位Ａが電圧Ｖａに到達するまで継続させることができる。   Next, the input terminal IN2 of Miller integrating circuit 54 that generates down-ramp voltage L2 is set to “Hi”. Specifically, a predetermined constant current is input to the input terminal IN2. As a result, a constant current flows toward the capacitor C2, the drain voltage of the switching element Q2 starts to decrease in a ramp shape, and the output voltage of the scan electrode driving circuit 43 also decreases in a ramp shape toward the negative voltage Vi4. start. This voltage drop can be continued while the input terminal IN2 is set to “Hi” or until the reference potential A reaches the voltage Va.

このとき、傾斜電圧の勾配が所望の値（例えば、−０．５Ｖ／μｓｅｃ）になるように、入力端子ＩＮ２に入力する定電流を発生させる。   At this time, a constant current input to the input terminal IN2 is generated so that the gradient of the ramp voltage becomes a desired value (for example, −0.5 V / μsec).

そして、走査電極駆動回路４３の出力電圧が負の電圧Ｖｉ４（本実施の形態では、電圧Ｖａに等しい）に到達したら、入力端子ＩＮ２を「Ｌｏ」にする。具体的には、入力端子ＩＮ２への定電流入力を停止する。こうして、ミラー積分回路５４の動作を停止する。   When the output voltage of the scan electrode driving circuit 43 reaches the negative voltage Vi4 (equal to the voltage Va in this embodiment), the input terminal IN2 is set to “Lo”. Specifically, the constant current input to the input terminal IN2 is stopped. Thus, the operation of Miller integrating circuit 54 is stopped.

こうして、電圧Ｖｉ３（本実施の形態では、電圧Ｖｓに等しい）から負の電圧Ｖｉ４に向かって下降する下りランプ電圧Ｌ２を発生させ、走査電極ＳＣ１〜走査電極ＳＣｎに印加する。   Thus, the ramp-down voltage L2 that decreases from the voltage Vi3 (equal to the voltage Vs in the present embodiment) toward the negative voltage Vi4 is generated and applied to the scan electrodes SC1 to SCn.

なお、入力端子ＩＮ２を「Ｌｏ」にしてミラー積分回路５４の動作を停止したら、スイッチング素子Ｑ５をオンにして、基準電位Ａを電圧Ｖａにする。合わせて、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎをオン、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをオフにする。こうして、基準電位Ａに電圧Ｖｓｃを重畳した電圧Ｖｃ、すなわち、電圧Ｖｃｃ（本実施の形態では、電圧Ｖａ＋電圧Ｖｓｃに等しい）を走査電極ＳＣ１〜走査電極ＳＣｎに印加し、続く書込み期間に備える。   When the operation of Miller integrating circuit 54 is stopped by setting input terminal IN2 to “Lo”, switching element Q5 is turned on and reference potential A is set to voltage Va. In addition, switching elements QH1 to QHn are turned on, and switching elements QL1 to QLn are turned off. Thus, the voltage Vc obtained by superimposing the voltage Vsc on the reference potential A, that is, the voltage Vcc (in this embodiment, equal to the voltage Va + the voltage Vsc) is applied to the scan electrodes SC1 to SCn to prepare for the subsequent address period.

本実施の形態ではこのようにして、特定セル初期化サブフィールドの初期化期間において、強制初期化波形および非初期化波形を発生する。そして、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎと、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎとを制御することで、強制初期化波形を走査電極ＳＣｘに印加し、非初期化波形を走査電極ＳＣｙに印加する、というように、強制初期化波形および非初期化波形を選択的に走査電極２２に印加することができる。   In this embodiment, the forced initializing waveform and the non-initializing waveform are generated in the initializing period of the specific cell initializing subfield in this way. Then, by controlling switching element QH1 to switching element QHn and switching element QL1 to switching element QLn, a forced initialization waveform is applied to scan electrode SCx, and a non-initialization waveform is applied to scan electrode SCy. As described above, the forced initializing waveform and the non-initializing waveform can be selectively applied to the scan electrode 22.

なお、下りランプ電圧Ｌ２、下りランプ電圧Ｌ４は、図６に示すように電圧Ｖａまで下降させる構成であってもよいが、例えば、下降する電圧が、電圧Ｖａに所定の正の電圧Ｖｓｅｔ２を重畳した電圧に到達した時点で、下降を停止させる構成としてもよい。また、下りランプ電圧Ｌ２および下りランプ電圧Ｌ４は、あらかじめ設定された電圧に到達した後、直ちに上昇させる構成であってもよいが、例えば、下降する電圧が、あらかじめ設定された低電圧に到達したら、その後、その電圧を一定期間維持する構成であってもよい。   The down-ramp voltage L2 and the down-ramp voltage L4 may be configured to decrease to the voltage Va as shown in FIG. 6, but for example, the decreasing voltage superimposes a predetermined positive voltage Vset2 on the voltage Va. It is good also as a structure which stops descent | fall when it reaches the voltage which performed. Further, the down-ramp voltage L2 and the down-ramp voltage L4 may be configured to increase immediately after reaching a preset voltage. For example, when the decreasing voltage reaches a preset low voltage, Thereafter, the voltage may be maintained for a certain period.

次に、本実施の形態における特定セル初期化サブフィールドの初期化期間において強制初期化波形および非初期化波形を発生するときの規則について説明する。   Next, rules for generating a forced initialization waveform and a non-initialization waveform in the initialization period of the specific cell initialization subfield in the present embodiment will be described.

プラズマディスプレイ装置１において、画像表示品質を高める上で重要な要素の１つとして、パネル１０に表示される画像のコントラストを向上することが挙げられる。パネル１０のコントラストを向上するには、表示画像の輝度の最大値を高めるか、あるいは表示画像の輝度の最小値、すなわち黒輝度を低減するかの、少なくとも一方を実現すればよい。このとき、家庭内における一般的なテレビジョン視聴環境を考慮すると、黒輝度を低減してコントラストを向上することが、画像表示品質を高める上でより重要であると考えられる。   In the plasma display device 1, one of the important elements for improving the image display quality is to improve the contrast of the image displayed on the panel 10. In order to improve the contrast of the panel 10, at least one of increasing the maximum value of the luminance of the display image or reducing the minimum value of the luminance of the display image, that is, the black luminance, may be realized. At this time, in consideration of a general television viewing environment in the home, it is considered that it is more important to improve the image display quality by reducing the black luminance and improving the contrast.

黒輝度は、画像の表示に関係のない発光によって変化する。そのため、画像の表示に関係のない発光を低減することで黒輝度を低減することができる。画像の表示に関係のない発光の主なものに、初期化放電による発光がある。ただし、上述した選択初期化動作は、直前のサブフィールドで維持放電を発生しなかった放電セルでは放電が発生しないので、黒輝度の明るさに実質的に影響を与えない。一方、上述した強制初期化動作は、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生させるため、黒輝度の明るさに影響を与える。   The black luminance changes due to light emission not related to image display. Therefore, it is possible to reduce black luminance by reducing light emission not related to image display. Main light emission not related to image display is light emission due to initialization discharge. However, the selective initialization operation described above does not substantially affect the brightness of the black luminance because no discharge occurs in the discharge cells that did not generate the sustain discharge in the immediately preceding subfield. On the other hand, the forced initializing operation described above generates an initializing discharge in the discharge cell regardless of the operation of the immediately preceding subfield, and thus affects the brightness of black luminance.

そこで、本実施の形態では、この強制初期化動作を行う頻度を低減することで表示画像の黒輝度を低減するものとする。   Therefore, in the present embodiment, the black luminance of the display image is reduced by reducing the frequency of performing the forced initialization operation.

すなわち、本実施の形態では、時間的に連続する複数のフィールドで１つのフィールド群を構成するとともに、配置的に連続する複数の走査電極２２で１つの走査電極群を構成するものとする。そして、以下の規則に則り、強制初期化動作および非初期化動作を行うものとする。
・１つの走査電極２２に強制初期化波形を印加する回数を１つのフィールド群で１回とする。
・特別初期化サブフィールド（本実施の形態では、特定セル初期化サブフィールド）において、強制初期化波形を印加する走査電極２２の数を、１つの走査電極群で１本とする。
・特別初期化サブフィールド（本実施の形態では、特定セル初期化サブフィールド）において強制初期化波形を印加する走査電極２２の両側の走査電極２２には、その特別初期化サブフィールドと、その特別初期化サブフィールドの後の最初の特別初期化サブフィールドとの少なくとも２つの特別初期化サブフィールドで非初期化波形を印加する。 In other words, in the present embodiment, one field group is formed by a plurality of temporally continuous fields, and one scanning electrode group is formed by a plurality of scanning electrodes 22 that are continuously arranged. Then, the forced initialization operation and the non-initialization operation are performed according to the following rules.
The number of times that the forced initializing waveform is applied to one scan electrode 22 is set to once in one field group.
In the special initialization subfield (in this embodiment, the specific cell initialization subfield), the number of scan electrodes 22 to which the forced initialization waveform is applied is one for each scan electrode group.
The scan electrode 22 on both sides of the scan electrode 22 to which the forced initialization waveform is applied in the special initialization subfield (in this embodiment, the specific cell initialization subfield) includes the special initialization subfield and the special initialization subfield. An uninitialized waveform is applied in at least two special initialization subfields with the first special initialization subfield after the initialization subfield.

この具体的な一例を、図面を用いて説明する。   A specific example of this will be described with reference to the drawings.

図７は、本発明の実施の形態１の特定セル初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンの一例を示す概略図である。図７において、横軸はフィールドを、縦軸は走査電極２２を表す。   FIG. 7 is a schematic diagram showing an example of generation patterns of forced initialization waveforms and non-initialization waveforms in the initialization period of the specific cell initialization subfield according to the first embodiment of the present invention. In FIG. 7, the horizontal axis represents the field, and the vertical axis represents the scanning electrode 22.

なお、図７には、時間的に連続する５つのフィールドで１つのフィールド群を構成するとともに、配置的に連続する５本の走査電極２２で１つの走査電極群を構成する例を示す。また、図７に示す例では、第１ＳＦを上述した特定セル初期化サブフィールドとし、残りのサブフィールド（例えば、第２ＳＦ〜第８ＳＦ）を、上述した選択初期化サブフィールドとする。そして、図７に示す「○」は、第１ＳＦの初期化期間において強制初期化動作を行うこと、すなわち、図６に示した上りランプ電圧Ｌ１と下りランプ電圧Ｌ２とを有する強制初期化波形を走査電極２２に印加することを表し、「×」は、第１ＳＦの初期化期間において上述した非初期化動作を行うこと、すなわち、図６に示した上りランプ電圧Ｌ１’と下りランプ電圧Ｌ２とを有する非初期化波形を走査電極２２に印加することを表す。   FIG. 7 shows an example in which one field group is composed of five temporally continuous fields and one scan electrode group is composed of five consecutively arranged scanning electrodes 22. In the example shown in FIG. 7, the first SF is the above-described specific cell initialization subfield, and the remaining subfields (for example, the second SF to the eighth SF) are the above-described selective initialization subfield. Then, “◯” shown in FIG. 7 indicates that a forced initialization operation is performed in the initialization period of the first SF, that is, a forced initialization waveform having the up-ramp voltage L1 and the down-ramp voltage L2 shown in FIG. “×” indicates that the above-described non-initialization operation is performed in the initialization period of the first SF, that is, the up-ramp voltage L1 ′ and the down-ramp voltage L2 shown in FIG. This indicates that a non-initializing waveform having the following is applied to the scan electrode 22.

以下、１つの走査電極群を構成する走査電極ＳＣｉ〜走査電極ＳＣｉ＋４、および１つのフィールド群を構成するｊフィールド〜ｊ＋４フィールドを例に挙げて説明を行う。   Hereinafter, scan electrode SCi to scan electrode SCi + 4 constituting one scan electrode group and j field to j + 4 field constituting one field group will be described as examples.

まず、ｊフィールドの第１ＳＦでは、走査電極ＳＣｉに強制初期化波形を印加し、残りの走査電極ＳＣｉ＋１〜走査電極ＳＣｉ＋４には非初期化波形を印加する。   First, in the first SF of the j field, a forced initialization waveform is applied to scan electrode SCi, and a non-initialization waveform is applied to remaining scan electrode SCi + 1 to scan electrode SCi + 4.

続くｊ＋１フィールドの第１ＳＦでは、走査電極ＳＣｉ＋３に強制初期化波形を印加し、残りの走査電極ＳＣｉ〜走査電極ＳＣｉ＋２、走査電極ＳＣｉ＋４には非初期化波形を印加する。   In the subsequent first SF of the j + 1 field, a forced initialization waveform is applied to scan electrode SCi + 3, and a non-initialization waveform is applied to remaining scan electrode SCi to scan electrode SCi + 2 and scan electrode SCi + 4.

続くｊ＋２フィールドの第１ＳＦでは、走査電極ＳＣｉ＋１に強制初期化波形を印加し、残りの走査電極ＳＣｉ、走査電極ＳＣｉ＋２〜走査電極ＳＣｉ＋４には非初期化波形を印加する。   In the subsequent first SF of j + 2 field, a forced initializing waveform is applied to scan electrode SCi + 1, and a non-initializing waveform is applied to remaining scan electrode SCi and scan electrode SCi + 2 to scan electrode SCi + 4.

続くｊ＋３フィールドの第１ＳＦでは、走査電極ＳＣｉ＋４に強制初期化波形を印加し、残りの走査電極ＳＣｉ〜走査電極ＳＣｉ＋３には非初期化波形を印加する。   In the subsequent first SF of j + 3 field, a forced initialization waveform is applied to scan electrode SCi + 4, and a non-initialization waveform is applied to the remaining scan electrodes SCi to SCi + 3.

続くｊ＋４フィールドの第１ＳＦでは、走査電極ＳＣｉ＋２に強制初期化波形を印加し、残りの走査電極ＳＣｉ、走査電極ＳＣｉ＋１、走査電極ＳＣｉ＋３、走査電極ＳＣｉ＋４には非初期化波形を印加する。   In the subsequent first SF of j + 4 field, a forced initialization waveform is applied to scan electrode SCi + 2, and a non-initialization waveform is applied to remaining scan electrode SCi, scan electrode SCi + 1, scan electrode SCi + 3, and scan electrode SCi + 4.

こうして、１つの走査電極群における１つのフィールド群の動作を終了する。他の走査電極群に対しても、上述と同様の動作を行い、これ以降においても、各フィールド群で上述と同様の動作を繰り返す。   Thus, the operation of one field group in one scan electrode group is completed. The same operation as described above is performed for the other scan electrode groups, and thereafter, the same operation as described above is repeated for each field group.

このように、本実施の形態では、各放電セルで強制初期化動作を行う回数が、１つのフィールド群（図７に示す例では、５フィールド）でそれぞれ１回となるように強制初期化波形および非初期化波形を選択的に発生してパネル１０を駆動する。   Thus, in the present embodiment, the forced initialization waveform is performed so that the number of times that the forced initialization operation is performed in each discharge cell is one in each field group (5 fields in the example shown in FIG. 7). And the non-initializing waveform is selectively generated to drive the panel 10.

これにより、フィールド毎に全ての放電セルで強制初期化動作を行う構成と比較して、各放電セルで強制初期化動作を行う頻度を低減（図７に示す例では、５分の１に低減）することができるので、表示画像の黒輝度を低減することができる。   This reduces the frequency of performing the forced initialization operation in each discharge cell compared to the configuration in which the forced initialization operation is performed in all the discharge cells for each field (in the example shown in FIG. 7, the frequency is reduced to 1/5). Therefore, the black luminance of the display image can be reduced.

さらに、本実施の形態では、１つの特定セル初期化サブフィールドにおいて、強制初期化波形を印加する走査電極２２の数を、１つの走査電極群で１本となるように強制初期化波形および非初期化波形を選択的に発生してパネル１０を駆動する。   Furthermore, in the present embodiment, in one specific cell initialization subfield, the number of scan electrodes 22 to which the forced initialization waveform is applied is set to one for each scan electrode group. An initialization waveform is selectively generated to drive the panel 10.

図７に示す例では、例えば走査電極ＳＣｉ〜走査電極ＳＣｉ＋４からなる走査電極群に関しては、強制初期化波形を印加する走査電極２２を、ｊフィールドでは走査電極ＳＣｉとし、ｊ＋１フィールドでは走査電極ＳＣｉ＋３とし、ｊ＋２フィールドでは走査電極ＳＣｉ＋１とし、ｊ＋３フィールドでは走査電極ＳＣｉ＋４とし、ｊ＋４フィールドでは走査電極ＳＣｉ＋２とする。   In the example shown in FIG. 7, for example, for a scan electrode group composed of scan electrode SCi to scan electrode SCi + 4, scan electrode 22 to which a forced initialization waveform is applied is set as scan electrode SCi in the j field and scan electrode SCi + 3 in the j + 1 field. , J + 2 field is scan electrode SCi + 1, j + 3 field is scan electrode SCi + 4, and j + 4 field is scan electrode SCi + 2.

これにより、強制初期化動作を行う放電セルを各フィールドに分散することができる。すなわち、特定セル初期化サブフィールドの初期化期間に生じる輝度を、パネル１０の全放電セルで一斉に強制初期化動作を行うときに生じる輝度と比較して、低減することができる。   As a result, the discharge cells that perform the forced initialization operation can be distributed in each field. That is, the luminance generated during the initializing period of the specific cell initializing subfield can be reduced as compared with the luminance generated when the forced initializing operation is performed simultaneously on all the discharge cells of panel 10.

さらに、各フィールドを、パネル１０の全放電セルで一斉に強制初期化動作を行うフィールドと、全放電セルで一斉に非初期化動作を行うフィールドとに分ける構成と比較して、「フリッカー」と呼ばれる細かいちらつきを低減することができる。   Furthermore, in comparison with a configuration in which each field is divided into a field in which all the discharge cells of panel 10 perform forced initialization operation simultaneously and a field in which all discharge cells perform uninitialization operation simultaneously, “flicker” It is possible to reduce the fine flicker called.

この、各フィールドを、パネル１０の全放電セルで一斉に強制初期化動作を行うフィールドと、全放電セルで一斉に非初期化動作を行うフィールドとに分ける構成の一例を図８に示し、この構成にするとフリッカーが発生しやすくなる理由について説明する。   FIG. 8 shows an example of a configuration in which each field is divided into a field in which all the discharge cells of panel 10 perform forced initialization operation simultaneously and a field in which all discharge cells perform uninitialization operation simultaneously. The reason why flicker is likely to occur when configured is described.

図８は、各フィールドを、パネル１０の全放電セルで一斉に強制初期化動作を行うフィールドと、全放電セルで一斉に非初期化動作を行うフィールドとに分ける構成の一例を概略的に示す図である。   FIG. 8 schematically shows an example of a configuration in which each field is divided into a field in which all the discharge cells of the panel 10 perform forced initialization operation simultaneously and a field in which all discharge cells perform uninitialization operation all at once. FIG.

図８には、時間的に連続する３つのフィールドで１つのフィールド群を構成する例を示す。ただし、図８に示す構成は、本実施の形態における図７に示す構成と異なり、３フィールドに１回の周期でパネル１０の全放電セルで初期化動作を行う。   FIG. 8 shows an example in which one field group is composed of three temporally continuous fields. However, unlike the configuration shown in FIG. 7 in the present embodiment, the configuration shown in FIG. 8 performs the initialization operation for all the discharge cells of panel 10 at a cycle of once every three fields.

このような構成では、例えば、ｊフィールドの第１ＳＦの初期化期間では、パネル１０の全放電セルが強制初期化動作による放電によって発光する。一方、ｊ＋１フィールドおよびｊ＋２フィールドの第１ＳＦの初期化期間では、全放電セルで非初期化動作が行われるので、発光は生じない。したがって、パネル１０の画像表示面において、ｊフィールドの第１ＳＦとｊ＋１フィールドおよびｊ＋２フィールドの第１ＳＦとの間に、微小ではあるが輝度の差が生じる。そのため、例えば、６０フィールド／秒の周期で更新される画像をパネル１０に表示すると、この微小な輝度の変化が２０フィールド／秒の周期で発生することになる。   In such a configuration, for example, in the initializing period of the first SF in the j field, all the discharge cells of the panel 10 emit light by discharge due to the forced initializing operation. On the other hand, in the initialization period of the first SF of the j + 1 field and the j + 2 field, no light emission occurs because the non-initialization operation is performed in all the discharge cells. Therefore, on the image display surface of panel 10, there is a small difference in luminance between the first SF of j field and the first SF of j + 1 field and j + 2 field. Therefore, for example, when an image that is updated at a period of 60 fields / second is displayed on the panel 10, this minute change in luminance occurs at a period of 20 fields / second.

表示画像が十分に明るければ、この輝度の変化が使用者に認識される可能性は低い。しかし、上述したような２０フィールド／秒程度と比較的遅い周期で生じる輝度の変化であれば、暗い画像を表示したときに、その変化が、細かいちらつき、すなわちフリッカーとして使用者に認識されるおそれがある。   If the display image is sufficiently bright, it is unlikely that the change in luminance will be recognized by the user. However, if the luminance change occurs at a relatively slow cycle of about 20 fields / second as described above, the change may be recognized by the user as a fine flicker, that is, flicker when a dark image is displayed. There is.

したがって、黒輝度を低減するために強制初期化動作を行う頻度を低減したとしても、図８に示すような、各フィールドをパネル１０の全放電セルで一斉に強制初期化動作を行うフィールドと全放電セルで一斉に非初期化動作を行うフィールドとに分ける構成にすると、フリッカーが認識されやすくなり、画像表示品質を損ねる可能性がある。   Therefore, even if the frequency of performing the forced initialization operation in order to reduce the black luminance is reduced, the fields and the fields in which the forced initialization operation is performed simultaneously on all the discharge cells of the panel 10 as shown in FIG. If the discharge cells are divided into fields that perform uninitialization operations all at once, flicker is likely to be recognized and image display quality may be impaired.

しかしながら、輝度の変化の周期が十分に早ければ（例えば、６０フィールド／秒程度であれば）、表示画像が暗くとも、この輝度の変化が使用者に認識される可能性は低い。すなわち、例えば図７に示すような本実施の形態における構成でパネル１０を駆動すれば、強制初期化動作を行う放電セルを各フィールドに分散し、輝度の変化の周期を十分に早めることができるので、図８に示す構成と比較してフリッカーを低減することができる。   However, if the cycle of the luminance change is sufficiently fast (for example, about 60 fields / second), it is unlikely that the luminance change is recognized by the user even if the display image is dark. That is, for example, if the panel 10 is driven with the configuration in the present embodiment as shown in FIG. 7, the discharge cells for performing the forced initialization operation can be dispersed in each field, and the period of change in luminance can be sufficiently accelerated. Therefore, flicker can be reduced as compared with the configuration shown in FIG.

さらに、本実施の形態では、特定セル初期化サブフィールドにおいて強制初期化波形を印加する走査電極２２の両側の走査電極２２に、そのフィールドにおける特定セル初期化サブフィールドと、続くフィールドにおける特定セル初期化サブフィールドとの少なくとも２つの特定セル初期化サブフィールドで非初期化波形を印加するように強制初期化波形および非初期化波形を選択的に発生してパネル１０を駆動する。   Further, in the present embodiment, the scan cell 22 on both sides of the scan electrode 22 to which the forced initialization waveform is applied in the specific cell initialization subfield is applied to the specific cell initialization subfield in the field and the specific cell initial in the subsequent field. The panel 10 is driven by selectively generating a forced initialization waveform and a non-initialization waveform so that the non-initialization waveform is applied in at least two specific cell initialization subfields with the initialization subfield.

例えば、図７に示す例では、走査電極ＳＣｉ＋３にｊ＋１フィールドの第１ＳＦで強制初期化波形を印加するとき、その両側の走査電極ＳＣｉ＋２と走査電極ＳＣｉ＋４とに、ｊ＋１フィールドおよびｊ＋２フィールドの少なくとも２つのフィールドの第１ＳＦで非初期化波形を印加する。   For example, in the example shown in FIG. 7, when the forced initialization waveform is applied to the scan electrode SCi + 3 in the first SF of the j + 1 field, at least two of the j + 1 field and the j + 2 field are applied to the scan electrode SCi + 2 and the scan electrode SCi + 4 on both sides thereof. An uninitialized waveform is applied at the first SF of the field.

これにより、強制初期化動作を行う放電セルの時間的および位置的な変化の連続性を低減することができる。したがって、強制初期化動作を行う頻度を低減したときにパネル１０の画像表示面に発生しやすい線状のノイズを、強制初期化動作を行う放電セルの時間的および位置的な変化の連続性が高い構成と比較して、低減することができる。   Thereby, the continuity of temporal and positional changes of the discharge cells that perform the forced initialization operation can be reduced. Therefore, the linear noise that is likely to occur on the image display surface of the panel 10 when the frequency of the forced initialization operation is reduced is reduced, and the continuity of temporal and positional changes of the discharge cells that perform the forced initialization operation is reduced. Compared to a high configuration, it can be reduced.

この、強制初期化動作を行う放電セルの時間的および位置的な変化の連続性が高い構成の一例を図９に示し、線状のノイズが発生しやすい理由について説明する。   An example of a configuration in which the continuity of temporal and positional changes of the discharge cells that perform the forced initialization operation is high is shown in FIG. 9, and the reason why linear noise is likely to occur will be described.

図９は、強制初期化動作を行う放電セルの時間的および位置的な変化の連続性が高い構成の一例を概略的に示す図である。   FIG. 9 is a diagram schematically showing an example of a configuration in which the continuity of temporal and positional changes of the discharge cells performing the forced initialization operation is high.

図９には、時間的に連続する３つのフィールドで１つのフィールド群を構成するとともに、配置的に連続する３本の走査電極２２で１つの走査電極群を構成する例を示す。ただし、図９に示す構成は、本実施の形態における図７に示す構成と異なり、強制初期化波形を印加した走査電極２２に隣り合う走査電極２２に、続くフィールドの特定セル初期化サブフィールドで強制初期化波形を印加している。   FIG. 9 shows an example in which one field group is constituted by three temporally continuous fields and one scan electrode group is constituted by three consecutively arranged scanning electrodes 22. However, the configuration shown in FIG. 9 is different from the configuration shown in FIG. 7 in the present embodiment in the specific cell initialization subfield of the field that follows the scan electrode 22 adjacent to the scan electrode 22 to which the forced initialization waveform is applied. A forced initialization waveform is applied.

例えば、ｊフィールドの第１ＳＦで強制初期化波形を印加した走査電極ＳＣｉに隣り合う走査電極ＳＣｉ＋１に、続くｊ＋１フィールドの第１ＳＦで強制初期化波形を印加している。また、走査電極ＳＣｉ＋１に隣り合う走査電極ＳＣｉ＋２には、続くｊ＋２フィールドの第１ＳＦで強制初期化波形を印加している。   For example, the forced initialization waveform is applied to the scan electrode SCi + 1 adjacent to the scan electrode SCi to which the forced initialization waveform is applied in the first SF of j field, in the first SF of the subsequent j + 1 field. Further, a forced initialization waveform is applied to the scan electrode SCi + 2 adjacent to the scan electrode SCi + 1 in the first SF of the subsequent j + 2 field.

この構成では、例えば、ｊフィールドの第１ＳＦの初期化期間では、走査電極ＳＣｉ上に形成された放電セルが強制初期化動作による放電によって発光する。続く、ｊ＋１フィールドの第１ＳＦの初期化期間では、走査電極ＳＣｉ＋１上に形成された放電セルが強制初期化動作による放電によって発光する。続く、ｊ＋２フィールドの第１ＳＦの初期化期間では、走査電極ＳＣｉ＋２上に形成された放電セルが強制初期化動作による放電によって発光する。   In this configuration, for example, in the initializing period of the first SF in the j field, the discharge cells formed on the scan electrode SCi emit light by discharge due to the forced initializing operation. In the subsequent initializing period of the first SF of the j + 1 field, the discharge cells formed on the scan electrode SCi + 1 emit light by discharge due to the forced initializing operation. In the subsequent initializing period of the first SF in the j + 2 field, the discharge cells formed on the scan electrode SCi + 2 emit light by discharge due to the forced initializing operation.

このように、図９に示す構成では、強制初期化動作を行った放電セルに隣り合う放電セルに対して、続くフィールドで強制初期化動作が行われる。これにより、使用者には、強制初期化動作を行う放電セルが時間的および位置的に連続して変化したように認識されやすくなる。その結果、その連続した変化の軌跡が線状のノイズとして使用者に認識される可能性が高まる。   As described above, in the configuration shown in FIG. 9, the forced initialization operation is performed in the subsequent field for the discharge cells adjacent to the discharge cell that has been subjected to the forced initialization operation. This makes it easier for the user to recognize that the discharge cells performing the forced initialization operation have changed continuously in time and position. As a result, the possibility that the user will recognize the locus of the continuous change as linear noise increases.

しかしながら、例えば図７に示すような本実施の形態における構成でパネル１０を駆動すれば、強制初期化動作がなされる放電セルに隣り合う放電セルでは、そのフィールドおよび続くフィールドの少なくとも２フィールドの第１ＳＦにおいて非初期化動作がなされ、初期化放電が発生しない。これにより、強制初期化動作を行う放電セルの時間的および位置的な変化の連続性を低減することができ、上述した線状のノイズの発生を低減することができる。   However, for example, when panel 10 is driven with the configuration in the present embodiment as shown in FIG. 7, in the discharge cell adjacent to the discharge cell on which the forced initialization operation is performed, the first of at least two fields of the field and the following field is included. A non-initializing operation is performed in 1SF, and initializing discharge does not occur. Thereby, the continuity of temporal and positional changes of the discharge cells that perform the forced initializing operation can be reduced, and the occurrence of the above-described linear noise can be reduced.

以上示したように、本実施の形態では、時間的に連続する複数のフィールドで１つのフィールド群を構成するとともに、配置的に連続する複数の走査電極２２で１つの走査電極群を構成するものとする。そして、１つの走査電極２２に強制初期化波形を印加する回数を１つのフィールド群で１回とする。また、特別初期化サブフィールド（本実施の形態では、特定セル初期化サブフィールド）において、強制初期化波形を印加する走査電極２２の数を、１つの走査電極群で１本とする。さらに、特別初期化サブフィールド（本実施の形態では、特定セル初期化サブフィールド）において強制初期化波形を印加する走査電極２２の両側の走査電極２２には、その特別初期化サブフィールドと、その特別初期化サブフィールドの後の最初の特別初期化サブフィールドとの少なくとも２つの特別初期化サブフィールドで非初期化波形を印加するものとする。このような規則に則り強制初期化波形および非初期化波形を発生させる構成とすることで、パネル１０に表示される画像の黒輝度を低減し、コントラストを高めることが可能となる。さらに、強制初期化動作を行う頻度を低減したときに発生しやすいフリッカーや線状のノイズを低減することが可能となる。   As described above, in the present embodiment, one field group is constituted by a plurality of temporally continuous fields, and one scanning electrode group is constituted by a plurality of scanning electrodes 22 that are continuously arranged. And The number of times that the forced initialization waveform is applied to one scan electrode 22 is set to one in one field group. In the special initialization subfield (in this embodiment, the specific cell initialization subfield), the number of scan electrodes 22 to which the forced initialization waveform is applied is one for each scan electrode group. Further, the scan electrode 22 on both sides of the scan electrode 22 to which the forced initialization waveform is applied in the special initialization subfield (in this embodiment, the specific cell initialization subfield) includes the special initialization subfield, The uninitialized waveform shall be applied in at least two special initialization subfields with the first special initialization subfield after the special initialization subfield. By adopting a configuration in which the forced initializing waveform and the non-initializing waveform are generated in accordance with such a rule, it is possible to reduce the black luminance of the image displayed on the panel 10 and increase the contrast. Furthermore, it is possible to reduce flicker and linear noise that are likely to occur when the frequency of the forced initialization operation is reduced.

なお、本発明は、特定セル初期化サブフィールドにおける強制初期化波形および非初期化波形の発生パターンが何ら図７に示した構成に限定されるものではない。強制初期化波形および非初期化波形の発生パターンが本実施の形態に示す規則に則ったものであれば、図７に示した例とは異なるパターンで強制初期化波形および非初期化波形を発生してもよ
い。 The present invention is not limited to the configuration shown in FIG. 7 in terms of the generation pattern of the forced initialization waveform and non-initialization waveform in the specific cell initialization subfield. If the generation pattern of the forced initialization waveform and non-initialization waveform conforms to the rules shown in this embodiment, the forced initialization waveform and the non-initialization waveform are generated with a pattern different from the example shown in FIG. May be.

図１０は、本発明の実施の形態１の特定セル初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンの他の一例を示す概略図である。   FIG. 10 is a schematic diagram showing another example of generation patterns of forced initialization waveforms and non-initialization waveforms in the initialization period of the specific cell initialization subfield according to the first embodiment of the present invention.

図１０には、図７に示した例と同様に、時間的に連続する５つのフィールドで１つのフィールド群を構成するとともに、配置的に連続する５本の走査電極２２で１つの走査電極群を構成する例を示す。しかし、強制初期化波形および非初期化波形の発生パターンは、図７に示した例とは異なる。   10, similarly to the example shown in FIG. 7, one field group is formed by five temporally continuous fields, and one scanning electrode group is formed by five consecutively arranged scanning electrodes 22. The example which comprises is shown. However, the generation pattern of the forced initialization waveform and the non-initialization waveform is different from the example shown in FIG.

図１０に示す例では、例えば走査電極ＳＣｉ〜走査電極ＳＣｉ＋４からなる走査電極群に関しては、強制初期化波形を印加する走査電極２２を、ｊフィールドでは走査電極ＳＣｉとし、ｊ＋１フィールドでは走査電極ＳＣｉ＋２とし、ｊ＋２フィールドでは走査電極ＳＣｉ＋４とし、ｊ＋３フィールドでは走査電極ＳＣｉ＋１とし、ｊ＋４フィールドでは走査電極ＳＣｉ＋３とする。   In the example shown in FIG. 10, for example, for the scan electrode group consisting of scan electrode SCi to scan electrode SCi + 4, the scan electrode 22 to which the forced initialization waveform is applied is the scan electrode SCi in the j field and the scan electrode SCi + 2 in the j + 1 field. , J + 2 field is scan electrode SCi + 4, j + 3 field is scan electrode SCi + 1, and j + 4 field is scan electrode SCi + 3.

このように、図７に示した例とは異なる発生パターンであっても、上述した規則に則り、強制初期化波形および非初期化波形を発生させることができる。   Thus, even if the generation pattern is different from the example shown in FIG. 7, the forced initialization waveform and the non-initialization waveform can be generated in accordance with the rules described above.

また、本発明は、フィールド群を構成するフィールドの数および走査電極群を構成する走査電極２２の数が何ら図７に示した構成に限定されるものではない。強制初期化波形および非初期化波形の発生パターンが本実施の形態に示す規則に則ったものであれば、図７に示した例とは異なる数のフィールドでフィールド群を構成し、図７に示した例とは異なる数の走査電極２２で走査電極群を構成してもよい。   Further, the present invention is not limited to the configuration shown in FIG. 7 in terms of the number of fields constituting the field group and the number of scan electrodes 22 constituting the scan electrode group. If the generation pattern of the forced initialization waveform and the non-initialization waveform conforms to the rules shown in this embodiment, a field group is configured with a different number of fields from the example shown in FIG. A scan electrode group may be configured by a different number of scan electrodes 22 from the example shown.

図１１Ａ、図１１Ｂは、本発明の実施の形態１の特定セル初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンのさらに他の一例を示す概略図である。   11A and 11B are schematic diagrams showing still another example of the generation pattern of the forced initialization waveform and the non-initialization waveform in the initialization period of the specific cell initialization subfield according to Embodiment 1 of the present invention.

図１１Ａには、図７に示した例とは異なり、時間的に連続する７つのフィールドで１つのフィールド群を構成するとともに、配置的に連続する７本の走査電極２２で１つの走査電極群を構成する例を示す。また、図１１Ｂには、時間的に連続する８つのフィールドで１つのフィールド群を構成するとともに、配置的に連続する８本の走査電極２２で１つの走査電極群を構成する例を示す。   In FIG. 11A, unlike the example shown in FIG. 7, one field group is composed of seven temporally continuous fields, and one scanning electrode group is composed of seven consecutively arranged scanning electrodes 22. The example which comprises is shown. FIG. 11B shows an example in which one field group is composed of eight temporally continuous fields, and one scan electrode group is composed of eight consecutively arranged scanning electrodes 22.

図１１Ａに示す例では、例えば走査電極ＳＣｉ〜走査電極ＳＣｉ＋６からなる走査電極群に関しては、強制初期化波形を印加する走査電極２２を、ｊフィールドでは走査電極ＳＣｉとし、ｊ＋１フィールドでは走査電極ＳＣｉ＋３とし、ｊ＋２フィールドでは走査電極ＳＣｉ＋６とし、ｊ＋３フィールドでは走査電極ＳＣｉ＋２とし、ｊ＋４フィールドでは走査電極ＳＣｉ＋５とし、ｊ＋５フィールドでは走査電極ＳＣｉ＋１とし、ｊ＋６フィールドでは走査電極ＳＣｉ＋４とする。   In the example shown in FIG. 11A, for example, for the scan electrode group consisting of scan electrode SCi to scan electrode SCi + 6, the scan electrode 22 to which the forced initialization waveform is applied is the scan electrode SCi in the j field and the scan electrode SCi + 3 in the j + 1 field. , J + 2 field is scan electrode SCi + 6, j + 3 field is scan electrode SCi + 2, j + 4 field is scan electrode SCi + 5, j + 5 field is scan electrode SCi + 1, and j + 6 field is scan electrode SCi + 4.

また、図１１Ｂに示す例では、例えば走査電極ＳＣｉ〜走査電極ＳＣｉ＋７からなる走査電極群に関しては、強制初期化波形を印加する走査電極２２を、ｊフィールドでは走査電極ＳＣｉとし、ｊ＋１フィールドでは走査電極ＳＣｉ＋３とし、ｊ＋２フィールドでは走査電極ＳＣｉ＋６とし、ｊ＋３フィールドでは走査電極ＳＣｉ＋１とし、ｊ＋４フィールドでは走査電極ＳＣｉ＋４とし、ｊ＋５フィールドでは走査電極ＳＣｉ＋７とし、ｊ＋６フィールドでは走査電極ＳＣｉ＋２とし、ｊ＋７フィールドでは走査電極ＳＣｉ＋５とする。   In the example shown in FIG. 11B, for example, for the scan electrode group composed of scan electrode SCi to scan electrode SCi + 7, scan electrode 22 to which the forced initialization waveform is applied is set as scan electrode SCi in the j field and scan electrode in the j + 1 field. SCi + 3, scan electrode SCi + 6 in the j + 2 field, scan electrode SCi + 1 in the j + 3 field, scan electrode SCi + 4 in the j + 4 field, scan electrode SCi + 7 in the j + 6 field, scan electrode SCi + 2 in the j + 6 field, and scan electrode SCi + 5 in the j + 7 field. To do.

例えば、このような構成であっても、上述した規則に則り、強制初期化波形および非初期化波形を発生させることができる。   For example, even with such a configuration, a forced initialization waveform and a non-initialization waveform can be generated according to the rules described above.

このように、本発明においては、１つのフィールド群を構成するフィールドの数、および１つの走査電極群を構成する走査電極２２の数が何ら限定されるものではない。本実施の形態に示す規則に則り強制初期化波形および非初期化波形を発生すれば、フィールド群および走査電極群はどのように構成されてもよい。   Thus, in the present invention, the number of fields constituting one field group and the number of scan electrodes 22 constituting one scan electrode group are not limited at all. The field group and the scan electrode group may be configured in any manner as long as the forced initializing waveform and the non-initializing waveform are generated according to the rules described in the present embodiment.

（実施の形態２）
実施の形態１では、特別初期化サブフィールドの全てを特定セル初期化サブフィールドとする構成を説明した。しかし、本発明においては、特別初期化サブフィールドを、初期化期間に全ての走査電極２２に非初期化波形を印加して全セル非初期化動作を行う全セル非初期化サブフィールドとすることもできる。 (Embodiment 2)
In the first embodiment, the configuration in which all the special initialization subfields are specified cell initialization subfields has been described. However, in the present invention, the special initialization subfield is an all-cell non-initialization subfield in which an all-cell non-initialization operation is performed by applying a non-initialization waveform to all the scan electrodes 22 during the initialization period. You can also.

そこで、本実施の形態では、特別初期化サブフィールドを、特定セル初期化サブフィールドと全セル非初期化サブフィールドとの双方で発生させる構成について説明する。すなわち、本実施の形態では、１つのフィールド群を、特定セル初期化サブフィールド（例えば、第１ＳＦ）および複数の選択初期化サブフィールド（例えば、第２ＳＦ〜第８ＳＦ）を有する初期化フィールドと、全セル非初期化サブフィールド（例えば、第１ＳＦ）および複数の選択初期化サブフィールド（例えば、第２ＳＦ〜第８ＳＦ）を有する非初期化フィールドとで構成するものとする。   Therefore, in the present embodiment, a configuration in which the special initialization subfield is generated in both the specific cell initialization subfield and the all-cell non-initialization subfield will be described. That is, in the present embodiment, one field group includes a specific cell initialization subfield (for example, the first SF) and an initialization field having a plurality of selective initialization subfields (for example, the second SF to the eighth SF), An all-cell non-initializing subfield (for example, the first SF) and a non-initializing field having a plurality of selective initializing subfields (for example, the second SF to the eighth SF) are assumed to be configured.

なお、本実施の形態においては、特別初期化サブフィールドを、特定セル初期化サブフィールドと全セル非初期化サブフィールドとの双方で発生させる以外は、実施の形態１に示した構成と同様であるので、パネル１０およびプラズマディスプレイ装置１の構成や各駆動波形等については説明を省略する。   In the present embodiment, the configuration is the same as that shown in the first embodiment except that the special initialization subfield is generated in both the specific cell initialization subfield and the all-cell non-initialization subfield. Therefore, the description of the configuration of the panel 10 and the plasma display device 1 and each drive waveform will be omitted.

本実施の形態では、１つのフィールド群を初期化フィールドと非初期化フィールドとで構成する。したがって、実施の形態１で説明した強制初期化波形および非初期化波形の発生パターンに関する規則を本実施の形態では以下の通りとする。
・１つの走査電極２２に強制初期化波形を印加する回数を１つのフィールド群で１回とする。
・特別初期化サブフィールドにおいて、強制初期化波形を印加する走査電極２２の数を、１つの走査電極群で１本または０本とする。すなわち、強制初期化波形を印加する走査電極２２の数を、特定セル初期化サブフィールドでは各走査電極群でそれぞれ１本とし、全セル非初期化サブフィールドでは各走査電極群でそれぞれ０本とする。
・特別初期化サブフィールド（特定セル初期化サブフィールド）において強制初期化波形を印加する走査電極２２の両側の走査電極２２には、その特別初期化サブフィールドと、その特別初期化サブフィールドの後の最初の特別初期化サブフィールド（本実施の形態では、特定セル初期化サブフィールド、または全セル非初期化サブフィールド）との少なくとも２つの特別初期化サブフィールドで非初期化波形を印加する。 In this embodiment, one field group is composed of an initialization field and a non-initialization field. Therefore, the rules regarding the generation pattern of the forced initialization waveform and the non-initialization waveform described in the first embodiment are as follows in this embodiment.
The number of times that the forced initializing waveform is applied to one scan electrode 22 is set to once in one field group.
In the special initialization subfield, the number of scan electrodes 22 to which the forced initialization waveform is applied is one or zero in one scan electrode group. That is, the number of scan electrodes 22 to which the forced initialization waveform is applied is one for each scan electrode group in the specific cell initialization subfield, and zero for each scan electrode group in the all-cell non-initialization subfield. To do.
The scan electrodes 22 on both sides of the scan electrode 22 to which the forced initialization waveform is applied in the special initialization subfield (specific cell initialization subfield) include the special initialization subfield and the special initialization subfield. The non-initializing waveform is applied in at least two special initializing subfields of the first special initializing subfield (in this embodiment, a specific cell initializing subfield or an all-cell non-initializing subfield).

以下、本実施の形態における具体的な構成例を、図面を用いて説明する。   Hereinafter, a specific configuration example in the present embodiment will be described with reference to the drawings.

図１２は、本発明の実施の形態２の特別初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンの一例を示す概略図である。図１２において、横軸はフィールドを、縦軸は走査電極２２を表す。   FIG. 12 is a schematic diagram showing an example of generation patterns of forced initializing waveforms and non-initializing waveforms in the initializing period of the special initializing subfield according to the second embodiment of the present invention. In FIG. 12, the horizontal axis represents the field, and the vertical axis represents the scanning electrode 22.

なお、図１２には、時間的に連続する６つのフィールドで１つのフィールド群を構成するとともに、配置的に連続する３本の走査電極２２で１つの走査電極群を構成する例を示す。また、図１２に示す例では、第１ＳＦを特別初期化サブフィールド（特定セル初期化サブフィールド、または全セル非初期化サブフィールド）とし、残りのサブフィールド（例えば、第２ＳＦ〜第８ＳＦ）を、選択初期化サブフィールドとする。そして、図１２に示す「○」は、第１ＳＦの初期化期間において強制初期化動作を行うこと、すなわち、図６に示した上りランプ電圧Ｌ１と下りランプ電圧Ｌ２とを有する強制初期化波形を走査電極２２に印加することを表し、「×」は、第１ＳＦの初期化期間において上述した非初期化動作を行うこと、すなわち、図６に示した上りランプ電圧Ｌ１’と下りランプ電圧Ｌ２とを有する非初期化波形を走査電極２２に印加することを表す。   FIG. 12 shows an example in which one field group is composed of six temporally continuous fields and one scan electrode group is composed of three consecutively arranged scanning electrodes 22. In the example shown in FIG. 12, the first SF is a special initialization subfield (specific cell initialization subfield or all-cell non-initialization subfield), and the remaining subfields (for example, the second SF to the eighth SF) are used. , Select initialization subfield. Then, “◯” shown in FIG. 12 indicates that the forced initialization operation is performed in the initialization period of the first SF, that is, the forced initialization waveform having the up-ramp voltage L1 and the down-ramp voltage L2 shown in FIG. “×” indicates that the above-described non-initialization operation is performed in the initialization period of the first SF, that is, the up-ramp voltage L1 ′ and the down-ramp voltage L2 shown in FIG. This indicates that a non-initializing waveform having the following is applied to the scan electrode 22.

以下、１つの走査電極群を構成する走査電極ＳＣｉ〜走査電極ＳＣｉ＋２、および１つのフィールド群を構成するｊフィールド〜ｊ＋５フィールドを例に挙げて説明を行う。   Hereinafter, scan electrode SCi to scan electrode SCi + 2 constituting one scan electrode group and j field to j + 5 field constituting one field group will be described as examples.

まず、ｊフィールドの第１ＳＦでは、走査電極ＳＣｉに強制初期化波形を印加し、走査電極ＳＣｉ＋１および走査電極ＳＣｉ＋２には非初期化波形を印加する。   First, in the first SF of the j field, a forced initialization waveform is applied to scan electrode SCi, and a non-initialization waveform is applied to scan electrode SCi + 1 and scan electrode SCi + 2.

続くｊ＋１フィールドの第１ＳＦでは、全ての走査電極２２に非初期化波形を印加する。   In the subsequent first SF of the j + 1 field, a non-initializing waveform is applied to all the scan electrodes 22.

続くｊ＋２フィールドの第１ＳＦでは、走査電極ＳＣｉ＋１に強制初期化波形を印加し、走査電極ＳＣｉおよび走査電極ＳＣｉ＋２には非初期化波形を印加する。   In the subsequent first SF of j + 2 field, a forced initialization waveform is applied to scan electrode SCi + 1, and a non-initialization waveform is applied to scan electrode SCi and scan electrode SCi + 2.

続くｊ＋３フィールドの第１ＳＦでは、全ての走査電極２２に非初期化波形を印加する。   In the first SF of j + 3 field that follows, a non-initializing waveform is applied to all the scan electrodes 22.

続くｊ＋４フィールドの第１ＳＦでは、走査電極ＳＣｉ＋２に強制初期化波形を印加し、走査電極ＳＣｉおよび走査電極ＳＣｉ＋１には非初期化波形を印加する。   In the subsequent first SF of j + 4 field, a forced initialization waveform is applied to scan electrode SCi + 2, and a non-initialization waveform is applied to scan electrode SCi and scan electrode SCi + 1.

続くｊ＋５フィールドの第１ＳＦでは、全ての走査電極２２に非初期化波形を印加する。   In the first SF of j + 5 field that follows, a non-initializing waveform is applied to all the scan electrodes 22.

こうして、１つの走査電極群における１つのフィールド群の動作を終了する。他の走査電極群に対しても、上述と同様の動作を行い、これ以降においても、各フィールド群で上述と同様の動作を繰り返す。なお、図１２に示す構成においては、ｊフィールド、ｊ＋２フィールド、ｊ＋４フィールド、・・・、は特定セル初期化フィールドとなり、ｊ＋１フィールド、ｊ＋３フィールド、ｊ＋５フィールド、・・・、は非初期化フィールドとなる。   Thus, the operation of one field group in one scan electrode group is completed. The same operation as described above is performed for the other scan electrode groups, and thereafter, the same operation as described above is repeated for each field group. In the configuration shown in FIG. 12, j field, j + 2 field, j + 4 field,... Are specific cell initialization fields, and j + 1 field, j + 3 field, j + 5 field,. Become.

本実施の形態では、このような構成とすることで、フィールド毎に全ての放電セルで強制初期化動作を行う構成と比較して、強制初期化動作を行う頻度を低減（図１２に示す例では、６分の１に低減）することができる。これにより、表示画像の黒輝度を低減することができる。特に、本実施の形態では、周期的に非初期化フィールドを発生させるので、実施の形態１に示す構成と比較して、走査電極群を構成する走査電極２２の数が互いに同じであれば、さらに黒輝度を低減することができる。   In the present embodiment, such a configuration reduces the frequency of performing the forced initialization operation compared to the configuration in which the forced initialization operation is performed in all the discharge cells for each field (example shown in FIG. 12). Then, it can be reduced to 1/6). Thereby, the black luminance of the display image can be reduced. In particular, in the present embodiment, the non-initialization field is periodically generated. Therefore, as compared with the configuration shown in the first embodiment, if the number of scan electrodes 22 constituting the scan electrode group is the same, Further, the black luminance can be reduced.

また、本実施の形態では、このような構成とすることで、実施の形態１と同様に、パネル１０の全放電セルで一斉に強制初期化動作を行う図８に示すような構成と比較して、強制初期化動作を行う放電セルを各フィールドに分散することができる。これにより、特定セル初期化サブフィールドの初期化期間に生じる輝度を、パネル１０の全放電セルで一斉に強制初期化動作を行うときに生じる輝度と比較して、低減することができる。   Further, in the present embodiment, such a configuration is compared with the configuration shown in FIG. 8 in which the forced initialization operation is performed simultaneously on all the discharge cells of panel 10 as in the first embodiment. Thus, the discharge cells that perform the forced initialization operation can be distributed in each field. Thereby, the luminance generated during the initializing period of the specific cell initializing subfield can be reduced as compared with the luminance generated when the forced initializing operation is performed simultaneously on all the discharge cells of panel 10.

なお、初期化フィールドにおける特定セル初期化動作では初期化放電による微弱な発光が生じるが、非初期化フィールドにおける全セル非初期化動作では初期化放電が発生しないので、初期化放電による発光も生じない。そのため、実施の形態１とは異なり、パネル１０の画像表示面においてこれらのフィールド間に微小な輝度の差が生じる。したがって、特定セル初期化動作を行う初期化フィールドと、全セル非初期化動作を行う非初期化フィールドとが交互に発生する図１２に示す構成では、例えば６０フィールド／秒の周期で更新される画像をパネル１０に表示すると、この微小な輝度の変化が３０フィールド／秒の周期で発生することになる。   In the initializing operation of the specific cell in the initializing field, weak light emission is caused by the initializing discharge. However, in the non-initializing operation of all cells in the non-initializing field, the initializing discharge is not generated. Absent. Therefore, unlike the first embodiment, a minute luminance difference occurs between these fields on the image display surface of panel 10. Therefore, in the configuration shown in FIG. 12 in which the initialization field for performing the specific cell initialization operation and the non-initialization field for performing the all-cell non-initialization operation are alternately generated, for example, the update is performed at a period of 60 fields / second. When an image is displayed on the panel 10, this minute change in luminance occurs at a period of 30 fields / second.

しかし、本実施の形態では、上述したように、特定セル初期化サブフィールドの初期化期間に生じる輝度が低減（図１２に示す構成では、パネル１０の全放電セルで一斉に強制初期化動作を行う構成と比較して１／３に低減）されるので、パネル１０の画像表示面において、この輝度の変化は非常に小さくなる。したがって、この輝度の変化が使用者に認識される可能性は極めて低いと考えられる。そして、本発明者が行った実験、すなわち表示画像を様々に変えながらフリッカーの発生を確認する実験においても、フリッカーの発生は実質的に確認されなかった。   However, in the present embodiment, as described above, the luminance generated during the initialization period of the specific cell initialization subfield is reduced (in the configuration shown in FIG. 12, the forced initialization operation is performed simultaneously on all the discharge cells of panel 10. Therefore, the change in luminance is very small on the image display surface of the panel 10. Therefore, it is considered that the possibility that the change in luminance is recognized by the user is extremely low. Further, in the experiment conducted by the present inventor, that is, the experiment for confirming the occurrence of flicker while changing the display image in various ways, the occurrence of flicker was not substantially confirmed.

また、本実施の形態では、上述した構成とすることで、実施の形態１と同様に、強制初期化動作を行う放電セルの時間的および位置的な変化の連続性を低減することができる。これにより、強制初期化動作を行う頻度を低減したときにパネル１０の画像表示面に発生しやすい線状のノイズを、例えば図９に示したような強制初期化動作を行う放電セルの時間的および位置的な変化の連続性が高い構成と比較して、低減することができる。   Further, in the present embodiment, with the above-described configuration, the continuity of temporal and positional changes of the discharge cells that perform the forced initialization operation can be reduced as in the first embodiment. As a result, the linear noise that is likely to occur on the image display surface of the panel 10 when the frequency of the forced initialization operation is reduced is reduced with respect to the time of the discharge cell that performs the forced initialization operation as shown in FIG. In addition, it can be reduced as compared with a configuration in which the continuity of positional change is high.

特に、本実施の形態では、周期的に非初期化フィールドを発生させるので、強制初期化動作を行う放電セルの時間的および位置的な変化の連続性を、実施の形態１に示した構成、すなわち、フィールド群を初期化フィールドだけで構成する構成よりもさらに低減することができ、上述した線状のノイズの発生をさらに抑制することができる。   In particular, in this embodiment, since the non-initialization field is generated periodically, the continuity of temporal and positional changes of the discharge cells that perform the forced initialization operation is the configuration shown in the first embodiment. That is, the field group can be further reduced as compared with the configuration in which only the initialization field is configured, and the generation of the linear noise described above can be further suppressed.

なお、本発明は、特定セル初期化サブフィールドにおける強制初期化波形および非初期化波形の発生パターンが何ら図１２に示した構成に限定されるものではない。   Note that the present invention is not limited to the configuration shown in FIG. 12 in terms of the generation pattern of the forced initialization waveform and non-initialization waveform in the specific cell initialization subfield.

図１３は、本発明の実施の形態２の特別初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンの他の一例を示す概略図である。   FIG. 13 is a schematic diagram showing another example of generation patterns of forced initializing waveforms and non-initializing waveforms in the initializing period of the special initializing subfield according to the second embodiment of the present invention.

図１３には、図１２に示した例と同様に、時間的に連続する６つのフィールドで１つのフィールド群を構成するとともに、配置的に連続する３本の走査電極２２で１つの走査電極群を構成する例を示す。しかし、強制初期化波形および非初期化波形の発生パターンは、図１２に示した例とは異なる。   In FIG. 13, as in the example shown in FIG. 12, one field group is composed of six temporally continuous fields, and one scan electrode group is composed of three consecutive scan electrodes 22. The example which comprises is shown. However, the generation pattern of the forced initialization waveform and the non-initialization waveform is different from the example shown in FIG.

図１３に示す例では、ｊフィールド、ｊ＋２フィールド、ｊ＋４フィールド、・・・、を特定セル初期化フィールドとし、ｊ＋１フィールド、ｊ＋３フィールド、ｊ＋５フィールド、・・・、を非初期化フィールドとする。   In the example shown in FIG. 13, j field, j + 2 field, j + 4 field,... Are specified cell initialization fields, and j + 1 field, j + 3 field, j + 5 field,.

そして、例えば走査電極ＳＣｉ〜走査電極ＳＣｉ＋２からなる走査電極群に関しては、強制初期化波形を印加する走査電極２２を、ｊフィールドでは走査電極ＳＣｉとし、ｊ＋２フィールドでは走査電極ＳＣｉ＋２とし、ｊ＋４フィールドでは走査電極ＳＣｉ＋１とする。   For example, for the scan electrode group consisting of scan electrode SCi to scan electrode SCi + 2, the scan electrode 22 to which the forced initialization waveform is applied is the scan electrode SCi in the j field, the scan electrode SCi + 2 in the j + 2 field, and the scan in the j + 4 field. The electrode is SCi + 1.

このように、図１２に示した例とは異なる発生パターンであっても、上述した規則に則り、強制初期化波形および非初期化波形を発生させることができる。   Thus, even if the generation pattern is different from the example shown in FIG. 12, the forced initializing waveform and the non-initializing waveform can be generated according to the rules described above.

図１４は、本発明の実施の形態２の特別初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンのさらに他の一例を示す概略図である。   FIG. 14 is a schematic diagram showing still another example of generation patterns of forced initializing waveforms and non-initializing waveforms in the initializing period of the special initializing subfield according to the second embodiment of the present invention.

図１４には、図１２に示した例とは異なり、時間的に連続する４つのフィールドで１つのフィールド群を構成するとともに、配置的に連続する２本の走査電極２２で１つの走査電極群を構成する例を示す。   In FIG. 14, unlike the example shown in FIG. 12, one field group is composed of four temporally continuous fields, and one scanning electrode group is composed of two scanning electrodes 22 that are continuously arranged. The example which comprises is shown.

図１４に示す例では、ｊフィールド、ｊ＋２フィールド、ｊ＋４フィールド、・・・、を特定セル初期化フィールドとし、ｊ＋１フィールド、ｊ＋３フィールド、ｊ＋５フィールド、・・・、を非初期化フィールドとする。   In the example shown in FIG. 14, j field, j + 2 field, j + 4 field,... Are designated as a specific cell initialization field, and j + 1 field, j + 3 field, j + 5 field,.

そして、例えば走査電極ＳＣｉ、走査電極ＳＣｉ＋１からなる走査電極群に関しては、強制初期化波形を印加する走査電極２２を、ｊフィールドでは走査電極ＳＣｉとし、ｊ＋２フィールドでは走査電極ＳＣｉ＋１とする。   For example, for the scan electrode group composed of the scan electrode SCi and the scan electrode SCi + 1, the scan electrode 22 to which the forced initialization waveform is applied is the scan electrode SCi in the j field and the scan electrode SCi + 1 in the j + 2 field.

例えば、このような構成であっても、上述した規則に則り、強制初期化波形および非初期化波形を発生させることができる。   For example, even with such a configuration, a forced initialization waveform and a non-initialization waveform can be generated according to the rules described above.

なお、図１２、図１３、図１４では、特定セル初期化フィールドと非初期化フィールドとを交互に発生する構成を説明したが、本発明は何らこの構成に限定されるものではない。１つのフィールド群において、特定セル初期化フィールドの発生数と非初期化フィールドの発生数とが互いに異なっていてもかまわない。   Although FIGS. 12, 13, and 14 describe the configuration in which the specific cell initialization field and the non-initialization field are generated alternately, the present invention is not limited to this configuration. In one field group, the number of occurrences of the specific cell initialization field and the number of occurrences of the non-initialization field may be different from each other.

図１５は、本発明の実施の形態２の特別初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンのさらに他の一例を示す概略図である。   FIG. 15 is a schematic diagram showing still another example of generation patterns of forced initializing waveforms and non-initializing waveforms in the initializing period of the special initializing subfield according to the second embodiment of the present invention.

図１５には、時間的に連続する６つのフィールドで１つのフィールド群を構成するとともに、配置的に連続する４本の走査電極２２で１つの走査電極群を構成し、かつ、特定セル初期化フィールドの発生数が非初期化フィールドの発生数よりも多い例を示す。   FIG. 15 shows that one field group is composed of six temporally continuous fields, one scanning electrode group is composed of four consecutively arranged scanning electrodes 22, and a specific cell is initialized. An example in which the number of occurrences of a field is greater than the number of occurrences of an uninitialized field is shown.

図１５に示す例では、ｊフィールド、ｊ＋１フィールド、ｊ＋３フィールド、ｊ＋４フィールド、・・・、を特定セル初期化フィールドとし、ｊ＋２フィールド、ｊ＋５フィールド、ｊ＋８フィールド、・・・、を非初期化フィールドとする。   In the example shown in FIG. 15, j field, j + 1 field, j + 3 field, j + 4 field,... Are defined as specific cell initialization fields, and j + 2 field, j + 5 field, j + 8 field,. To do.

そして、例えば走査電極ＳＣｉ〜走査電極ＳＣｉ＋３からなる走査電極群に関しては、強制初期化波形を印加する走査電極２２を、ｊフィールドでは走査電極ＳＣｉとし、ｊ＋１フィールドでは走査電極ＳＣｉ＋２とし、ｊ＋３フィールドでは走査電極ＳＣｉ＋１とし、ｊ＋４フィールドでは走査電極ＳＣｉ＋３とする。   For example, for a scan electrode group consisting of scan electrode SCi to scan electrode SCi + 3, scan electrode 22 to which a forced initialization waveform is applied is scan electrode SCi in the j field, scan electrode SCi + 2 in the j + 1 field, and scan in the j + 3 field. The electrode is SCi + 1, and the scan electrode SCi + 3 in the j + 4 field.

例えば、このような構成であっても、上述した規則に則り、強制初期化波形および非初期化波形を発生させることができる。   For example, even with such a configuration, a forced initialization waveform and a non-initialization waveform can be generated according to the rules described above.

図１６は、本発明の実施の形態２の特別初期化サブフィールドの初期化期間における強制初期化波形および非初期化波形の発生パターンのさらに他の一例を示す概略図である。   FIG. 16 is a schematic diagram showing still another example of generation patterns of forced initializing waveforms and non-initializing waveforms in the initializing period of the special initializing subfield according to the second embodiment of the present invention.

図１６には、時間的に連続する６つのフィールドで１つのフィールド群を構成するとともに、配置的に連続する２本の走査電極２２で１つの走査電極群を構成し、かつ、特定セル初期化フィールドの発生数が非初期化フィールドの発生数よりも少ない例を示す。   In FIG. 16, one field group is composed of six temporally continuous fields, one scan electrode group is composed of two consecutively arranged scan electrodes 22, and a specific cell is initialized. An example in which the number of occurrences of a field is smaller than the number of occurrences of an uninitialized field is shown.

図１６に示す例では、ｊフィールド、ｊ＋３フィールド、ｊ＋６フィールド、・・・、を特定セル初期化フィールドとし、ｊ＋１フィールド、ｊ＋２フィールド、ｊ＋４フィールド、ｊ＋５フィールド、・・・、を非初期化フィールドとする。   In the example shown in FIG. 16, j field, j + 3 field, j + 6 field,... Are specified cell initialization fields, and j + 1 field, j + 2 field, j + 4 field, j + 5 field,. To do.

そして、例えば走査電極ＳＣｉ、走査電極ＳＣｉ＋１からなる走査電極群に関しては、強制初期化波形を印加する走査電極２２を、ｊフィールドでは走査電極ＳＣｉとし、ｊ＋３フィールドでは走査電極ＳＣｉ＋１とする。   For example, for a scan electrode group consisting of scan electrode SCi and scan electrode SCi + 1, scan electrode 22 to which a forced initialization waveform is applied is set as scan electrode SCi in the j field and scan electrode SCi + 1 in the j + 3 field.

例えば、このような構成であっても、上述した規則に則り、強制初期化波形および非初期化波形を発生させることができる。   For example, even with such a configuration, a forced initialization waveform and a non-initialization waveform can be generated according to the rules described above.

以上示したように、本実施の形態では、１つのフィールド群を、特定セル初期化サブフィールドおよび複数の選択初期化サブフィールドを有する初期化フィールドと、全セル非初期化サブフィールドおよび複数の選択初期化サブフィールドを有する非初期化フィールドとで構成するものとする。そして、１つの走査電極２２に強制初期化波形を印加する回数を１つのフィールド群で１回とする。また、特別初期化サブフィールドにおいて、強制初期化波形を印加する走査電極２２の数を、１つの走査電極群で１本または０本とする。すなわち、強制初期化波形を印加する走査電極２２の数を、特定セル初期化サブフィールドでは各走査電極群でそれぞれ１本とし、全セル非初期化サブフィールドでは各走査電極群でそれぞれ０本とする。さらに、特別初期化サブフィールド（特定セル初期化サブフィールド）において強制初期化波形を印加する走査電極２２の両側の走査電極２２には、その特別初期化サブフィールドと、その特別初期化サブフィールドの後の最初の特別初期化サブフィールド（特定セル初期化サブフィールド、または全セル非初期化サブフィールド）との少なくとも２つの特別初期化サブフィールドで非初期化波形を印加するものとする。このような規則に則り強制初期化波形および非初期化波形を発生させる構成とすることで、強制初期化動作を行う頻度を低減したときに発生しやすいフリッカーや線状のノイズを低減しつつ、パネル１０に表示される画像の黒輝度をさらに低減し、よりコントラストを高めることが可能となる。   As described above, in the present embodiment, one field group includes an initialization field having a specific cell initialization subfield and a plurality of selection initialization subfields, an all-cell non-initialization subfield and a plurality of selections. It shall be comprised with the non-initialization field which has an initialization subfield. The number of times that the forced initialization waveform is applied to one scan electrode 22 is set to one in one field group. In the special initialization subfield, the number of scan electrodes 22 to which the forced initialization waveform is applied is one or zero in one scan electrode group. That is, the number of scan electrodes 22 to which the forced initialization waveform is applied is one for each scan electrode group in the specific cell initialization subfield, and zero for each scan electrode group in the all-cell non-initialization subfield. To do. Further, the scan electrode 22 on both sides of the scan electrode 22 to which the forced initialization waveform is applied in the special initialization subfield (specific cell initialization subfield) includes the special initialization subfield and the special initialization subfield. It is assumed that the non-initialization waveform is applied in at least two special initialization subfields with a later first special initialization subfield (a specific cell initialization subfield or an all-cell non-initialization subfield). By configuring the forced initialization waveform and non-initialization waveform in accordance with such rules, while reducing the frequency of performing the forced initialization operation, while reducing flicker and linear noise that tends to occur, It is possible to further reduce the black luminance of the image displayed on the panel 10 and further increase the contrast.

なお、初期化放電によって放電セル内に形成される壁電荷は、時間が経過するにつれて徐々に減少していき、初期化放電が発生しない期間が長くなるほど、その減少量は増加する。したがって、初期化放電が発生しない期間が長くなりすぎると、書込み動作が正常に行われなくなる可能性がある。そのため、上述した実施の形態１、２において、例えば６０フィールド／秒で更新されるような画像を表示するときには、１つのフィールド群を構成するフィールドの数を２０以下にし、少なくとも２０フィールドに１回は必ず全ての放電セルに初期化放電が発生するように構成することが望ましい。   Note that the wall charges formed in the discharge cells by the initialization discharge gradually decrease with time, and the amount of decrease increases as the period in which the initialization discharge does not occur becomes longer. Therefore, if the period in which the initialization discharge does not occur becomes too long, the address operation may not be performed normally. Therefore, in the first and second embodiments described above, for example, when displaying an image that is updated at 60 fields / second, the number of fields constituting one field group is set to 20 or less, and at least once in 20 fields. It is desirable to make sure that an initializing discharge is generated in all discharge cells.

なお、図６に示したタイミングチャートは本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらのタイミングチャートに限定されるものではない。   Note that the timing chart shown in FIG. 6 is merely an example in the embodiment of the present invention, and the present invention is not limited to these timing charts.

また、本発明における実施の形態は、走査電極ＳＣ１〜走査電極ＳＣｎを第１の走査電極グループと第２の走査電極グループとに分割し、書込み期間を、第１の走査電極グループに属する走査電極のそれぞれに走査パルスを印加する第１の書込み期間と、第２の走査電極グループに属する走査電極のそれぞれに走査パルスを印加する第２の書込み期間とで構成する、いわゆる２相駆動によるパネルの駆動方法にも適用させることができる。   In the embodiment of the present invention, scan electrode SC1 to scan electrode SCn are divided into a first scan electrode group and a second scan electrode group, and an address period is a scan electrode belonging to the first scan electrode group. Of the panel by so-called two-phase driving, which includes a first address period in which a scan pulse is applied to each of the first and second address periods in which a scan pulse is applied to each of the scan electrodes belonging to the second scan electrode group. The present invention can also be applied to a driving method.

なお、本発明における実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面板に設けられる電極の配列が、「・・・走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造のパネルにおいても有効である。   In the embodiment of the present invention, the scan electrode and the scan electrode are adjacent to each other, and the sustain electrode and the sustain electrode are adjacent to each other, that is, the arrangement of the electrodes provided on the front plate is “... scan electrode, It is also effective in a panel having an electrode structure of “scan electrode, sustain electrode, sustain electrode, scan electrode, scan electrode,.

なお、本実施の形態において示した具体的な各数値、例えば、上りランプ電圧Ｌ１、下りランプ電圧Ｌ２、消去ランプ電圧Ｌ３の各傾斜電圧の勾配等は表示電極対数１０８０の５０インチのパネルの特性にもとづき設定したものであって、単に実施の形態の一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。   Note that the specific numerical values shown in the present embodiment, for example, the gradients of the ramp voltages of the ramp-up voltage L1, the ramp-down voltage L2, and the erase ramp voltage L3 are the characteristics of the 50-inch panel having a display electrode pair number of 1080. It is set based on the above, and is merely an example of the embodiment. The present invention is not limited to these numerical values, and is desirably set optimally according to the characteristics of the panel, the specifications of the plasma display device, and the like. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained.

（保護層２６の詳細）
ここから本実施の形態における保護層２６について説明する。保護層２６は、下地膜９１と金属酸化物結晶粒子９２ａを含む。下地膜９１は、一例として、アルミニウム（Ａｌ）を不純物として含有する酸化マグネシウム（ＭｇＯ）膜である。金属酸化物結晶粒子９２ａは、一例として、酸化マグネシウム（ＭｇＯ）結晶粒子である。また、本実施例においては、金属酸化物結晶粒子９２ａが複数個凝集した凝集粒子９２が、下地膜９１の全面に亘って均一に分布するように複数個付着している。 (Details of protective layer 26)
From here, the protective layer 26 in this Embodiment is demonstrated. The protective layer 26 includes a base film 91 and metal oxide crystal particles 92a. The base film 91 is, for example, a magnesium oxide (MgO) film containing aluminum (Al) as an impurity. The metal oxide crystal particles 92a are, for example, magnesium oxide (MgO) crystal particles. Further, in this embodiment, a plurality of aggregated particles 92 in which a plurality of metal oxide crystal particles 92 a are aggregated are attached so as to be uniformly distributed over the entire surface of the base film 91.

（凝集粒子９２の詳細）
アドレス放電の開始時には、トリガーとなる初期電子が、保護層２６の表面から放電空間中に放出される。初期電子量が不足することが、放電遅れの主原因と考えられる。凝集粒子９２には、主としてアドレス放電における放電遅れを抑制する効果と、放電遅れの温度依存性を改善する効果とがある。すなわち、凝集粒子９２は、高い初期電子放出能力を有する。そこで本実施の形態では、凝集粒子９２が、放電パルスの立ち上がり時に必要な初期電子供給部として備えられている。凝集粒子９２は、放電パルスの立ち上がり時に放電空間中に初期電子を豊富に存在させる。したがって、パネル１０がより高精細になり、アドレス放電のための割り当て時間が短くなっても、放電遅れが抑制され、高速駆動ができる。 (Details of Aggregated Particle 92)
At the start of address discharge, initial electrons serving as a trigger are emitted from the surface of the protective layer 26 into the discharge space. The shortage of the initial amount of electrons is considered to be the main cause of the discharge delay. Aggregated particles 92 mainly have an effect of suppressing a discharge delay in address discharge and an effect of improving the temperature dependence of the discharge delay. That is, the agglomerated particles 92 have a high initial electron emission capability. Therefore, in this embodiment, the agglomerated particles 92 are provided as an initial electron supply unit required at the time of rising of the discharge pulse. The agglomerated particles 92 cause abundant initial electrons to exist in the discharge space when the discharge pulse rises. Therefore, even when the panel 10 has a higher definition and the allocated time for address discharge becomes shorter, the discharge delay is suppressed and high-speed driving is possible.

凝集粒子９２とは、所定の一次粒径の金属酸化物結晶粒子９２ａが複数個凝集した状態のものである。凝集粒子９２は、固体として強い結合力によって結合しているのではない。凝集粒子９２は、静電気やファンデルワールス力などによって複数の一次粒子が集合したものである。また、凝集粒子９２は、超音波などの外力により、その一部または全部が一次粒子の状態に分解する程度の力で結合している。金属酸化物結晶粒子９２ａは、１４面体や１２面体などの７面以上の面を持つ多面体形状を有するのが望ましい。   The aggregated particles 92 are those in which a plurality of metal oxide crystal particles 92a having a predetermined primary particle diameter are aggregated. Aggregated particles 92 are not bonded as a solid by a strong bonding force. The agglomerated particles 92 are a collection of a plurality of primary particles due to static electricity, van der Waals force or the like. In addition, the aggregated particles 92 are bonded with a force such that part or all of the aggregated particles 92 are decomposed into primary particles by an external force such as ultrasonic waves. The metal oxide crystal particles 92a desirably have a polyhedral shape having seven or more faces such as a tetrahedron and a dodecahedron.

（酸化マグネシウム結晶粒子の作製方法）
本実施の形態にかかる方法は、熱分解法に基づいたものである。具体的には、焼成炉などによって、水酸基や炭酸基を有する酸化マグネシウム前駆体（以下、前駆体と称する）が焼成される。熱によって前駆体が有する水酸基や炭酸基などが除去され、金属酸化物粗粒子である酸化マグネシウム粗粒子が作製される。酸化マグネシウム粗粒子は、金属酸化物結晶である酸化マグネシウム結晶の一次粒子が多数凝集したものである。次に、ボールミルなどによって、酸化マグネシウム粗粒子が粉砕される。粉砕されることで平均粒径が小さい酸化マグネシウム結晶粒子が作製される。 (Method for producing magnesium oxide crystal particles)
The method according to this embodiment is based on a thermal decomposition method. Specifically, a magnesium oxide precursor having a hydroxyl group or a carbonate group (hereinafter referred to as a precursor) is fired in a firing furnace or the like. The hydroxyl groups and carbonate groups of the precursor are removed by heat to produce magnesium oxide coarse particles that are metal oxide coarse particles. Magnesium oxide coarse particles are agglomerates of many primary particles of magnesium oxide crystals, which are metal oxide crystals. Next, the magnesium oxide coarse particles are pulverized by a ball mill or the like. By pulverizing, magnesium oxide crystal particles having a small average particle diameter are produced.

なお、前駆体は、液相法によって、生成される。よって、前駆体自体が一次粒子の凝集体である。また、前駆体は、特に限定されない。例えば、水酸化マグネシウム、塩基性炭酸マグネシウム、炭酸マグネシウム、シュウ酸マグネシウムなどを用いることができる。   The precursor is produced by a liquid phase method. Therefore, the precursor itself is an aggregate of primary particles. The precursor is not particularly limited. For example, magnesium hydroxide, basic magnesium carbonate, magnesium carbonate, magnesium oxalate and the like can be used.

また、前駆体が不純物を多く含むと、作製される酸化マグネシウム結晶粒子に意図しない不純物が混入する場合がある。すなわち、酸化マグネシウム結晶粒子の特性がばらつく場合があるので、前駆体の不純物は少ないほうが好ましい。具体的に前駆体が含む不純物量としては、熱分解法により酸化マグネシウム結晶粒子を生成した際に残留する不純物の合計量が、０．１重量％以下が好ましく、０．０１重量％以下がより好ましい。   Further, when the precursor contains a large amount of impurities, unintended impurities may be mixed into the produced magnesium oxide crystal particles. That is, since the characteristics of the magnesium oxide crystal particles may vary, it is preferable that the precursor has less impurities. Specifically, the amount of impurities contained in the precursor is preferably 0.1% by weight or less, more preferably 0.01% by weight or less, as the total amount of impurities remaining when the magnesium oxide crystal particles are generated by the thermal decomposition method. preferable.

焼成炉は、大気炉などが用いられる。すなわち、焼成は、大気や酸素などの雰囲気下で開放して、又は、それらの気流を流しながら行われる。焼成温度は、７００℃から１５００℃の範囲である。１２００℃程度が最も好ましい。焼成時間は、温度にもよるが、１時間から１０時間程度である。例えば、温度が１２００℃程度の場合には５時間程度が適当である。焼成炉の昇温速度は、特に限定されない。５℃から１０℃／ｍｉｎ程度が好ましい。焼成時の雰囲気は特に限定されない。例えば、大気、酸素、窒素、アルゴンなどが用いられる。なお、酸化性雰囲気を用いると、前駆体に含まれる不純物を酸化ガスとして除去することが可能となる。すなわち、焼成時の雰囲気は、大気や、酸素が好ましい。   An atmospheric furnace or the like is used as the firing furnace. That is, the firing is performed in an atmosphere such as air or oxygen or while flowing those airflows. The firing temperature is in the range of 700 ° C to 1500 ° C. Most preferred is about 1200 ° C. The firing time is about 1 to 10 hours depending on the temperature. For example, when the temperature is about 1200 ° C., about 5 hours is appropriate. The temperature rising rate of the firing furnace is not particularly limited. About 5 to 10 ° C./min is preferable. The atmosphere during firing is not particularly limited. For example, air, oxygen, nitrogen, argon or the like is used. When an oxidizing atmosphere is used, impurities contained in the precursor can be removed as an oxidizing gas. That is, the atmosphere during firing is preferably air or oxygen.

上述の工程によって、酸化マグネシウム粗粒子が作製される。酸化マグネシウム粗粒子の平均粒径は１．０μｍから４．０μｍの範囲である。なお、本実施の形態において、平均粒径とは、体積累積平均径（Ｄ５０）のことである。また、平均粒径の測定には、レーザ回折式粒度分布測定装置ＭＴ−３３００（日機装株式会社製）が用いられた。酸化マグネシウム粗粒子をそのまま保護層２６に用いると、製造装置に不具合が発生する場合がある。さらには、前面板２１と背面板３１とを組み立てるときに、隔壁３４が破壊される場合がある。よって、酸化マグネシウム粗粒子は、より平均粒径が小さくなるように粉砕されることが好ましい。   Magnesium oxide coarse particles are produced by the above-described steps. The average particle diameter of the magnesium oxide coarse particles is in the range of 1.0 μm to 4.0 μm. In the present embodiment, the average particle diameter is a volume cumulative average diameter (D50). In addition, a laser diffraction particle size distribution measuring device MT-3300 (manufactured by Nikkiso Co., Ltd.) was used for measuring the average particle size. If the magnesium oxide coarse particles are used for the protective layer 26 as they are, a problem may occur in the manufacturing apparatus. Furthermore, when the front plate 21 and the back plate 31 are assembled, the partition wall 34 may be destroyed. Therefore, the magnesium oxide coarse particles are preferably pulverized so that the average particle size becomes smaller.

なお、本実施の形態において、粉砕とは、一次粒子が多数凝集した金属酸化物粗粒子を所定の平均粒径の金属酸化物になるようにほぐすことである。よって、金属酸化物の平均粒径は、金属酸化物結晶の一次粒子の大きさから、金属酸化物結晶の一次粒子が複数凝集したときの大きさまで変動してもよい。なお、粉砕によって、金属酸化物結晶の一次粒子の粒径は、ほとんど変化しない。   In the present embodiment, the pulverization is to loosen the metal oxide coarse particles in which a large number of primary particles are aggregated into a metal oxide having a predetermined average particle diameter. Therefore, the average particle diameter of the metal oxide may vary from the size of the primary particles of the metal oxide crystal to the size when a plurality of primary particles of the metal oxide crystal are aggregated. In addition, the particle diameter of the primary particle of a metal oxide crystal hardly changes by pulverization.

次に、ボールミルによって酸化マグネシウム粗粒子が粉砕される。粉砕する際の溶媒として、エタノールが用いられる。また、エタノールの他に、メタノール、ブタノール、プロパノールなどのアルコール類や、プロピレングリコール、ポリプロピレングリコール、エチレングリコールなどのグリコール類などの有機溶剤が用いられ得る。溶媒の使用量は、粉砕原料１００質量部に対して２０質量部〜１０００質量部、好ましくは３０質量部〜３００質量部である。   Next, the magnesium oxide coarse particles are pulverized by a ball mill. Ethanol is used as a solvent for pulverization. In addition to ethanol, organic solvents such as alcohols such as methanol, butanol, and propanol, and glycols such as propylene glycol, polypropylene glycol, and ethylene glycol can be used. The usage-amount of a solvent is 20 mass parts-1000 mass parts with respect to 100 mass parts of a grinding | pulverization raw material, Preferably it is 30 mass parts-300 mass parts.

さらに、溶媒に分散剤が添加されてもよい。分散材は、溶媒に合わせて用いられる。分散材には、例えば、アクリル系ポリマー、アミン径ポリマーなどのポリマー類、硝酸、塩酸、硫酸などの無機酸、シュウ酸、クエン酸、酢酸、リンゴ酸、乳酸などの有機酸、メタノール、エタノール、プロパノールなどのアルコール類、ポリカルボン酸アンモニウムなどの界面活性剤などが用いられ得る。分散剤を用いる場合、分散剤の添加量は溶媒１００質量部あたり０．１質量部〜２０質量部である。さらに、０．２質量部〜１０質量部であることが好ましい。   Further, a dispersant may be added to the solvent. The dispersing material is used according to the solvent. Dispersants include, for example, polymers such as acrylic polymers and amine diameter polymers, inorganic acids such as nitric acid, hydrochloric acid and sulfuric acid, organic acids such as oxalic acid, citric acid, acetic acid, malic acid and lactic acid, methanol, ethanol, Alcohols such as propanol, surfactants such as ammonium polycarboxylate, and the like can be used. When using a dispersing agent, the addition amount of a dispersing agent is 0.1 mass part-20 mass parts per 100 mass parts of solvent. Furthermore, it is preferable that it is 0.2 mass part-10 mass parts.

本実施の形態において、酸化マグネシウム粗粒子は、種々の条件で粉砕された。粉砕条件の一覧、およびそれぞれの粉砕条件におけるフォトルミネッセンスの相対ピーク強度が表１に示される。   In the present embodiment, the magnesium oxide coarse particles were pulverized under various conditions. Table 1 shows a list of grinding conditions and the relative peak intensity of photoluminescence under each grinding condition.

Figure 2012159557
Figure 2012159557

粉砕には、ステンレス製のポッドを有するボールミルが用いられた。ポッドの直径は、２４ｃｍであった。ポッドの容量は、８Ｌであった。メディア（ボール）の直径は、１５ｍｍであった。メディアには、鉄心入りナイロンボールが用いられた。酸化ジルコニウム（ＺｒＯ2）や酸化アルミニウム（Ａｌ2Ｏ3）をメディアに用いると、酸化マグネシウム粗粒子によって削られる。すなわち、期待しない不純物として、酸化マグネシウム結晶粒子に混入するので好ましくない。また、ポッドに対するメディアの充填率は、５体積％〜３０体積％であった。原料である酸化マグネシウム粗粒子の充填率は４０体積％〜７５体積％であった。ポッドは、３０Ｒ．Ｐ．Ｍの速度で２時間〜１０時間回転された。 A ball mill having a stainless steel pod was used for the pulverization. The diameter of the pod was 24 cm. The capacity of the pod was 8L. The diameter of the media (ball) was 15 mm. For the media, an iron core nylon ball was used. When zirconium oxide (ZrO 2 ) or aluminum oxide (Al 2 O 3 ) is used as a medium, it is scraped by magnesium oxide coarse particles. That is, it is not preferable because it is mixed in the magnesium oxide crystal particles as an unexpected impurity. Moreover, the filling rate of the media with respect to a pod was 5 volume%-30 volume%. The filling factor of the raw material magnesium oxide coarse particles was 40% by volume to 75% by volume. The pod is 30R. P. Rotated at a speed of M for 2-10 hours.

次に、ポッドから粉砕後の原料が排出された。最終的に、酸化マグネシウム結晶粒子は、平均粒径が０．３μｍ〜２μｍの範囲にあった。   Next, the raw material after grinding was discharged from the pod. Finally, the magnesium oxide crystal particles had an average particle size in the range of 0.3 μm to 2 μm.

（酸化マグネシウム結晶粒子の評価）
表１に示されるように、粉砕前の酸化マグネシウム粗粒子および粉砕後の酸化マグネシウム結晶粒子について、フォトルミネッセンスの発光強度が測定された。なお、比較例として、ジェットミルにより粉砕された酸化マグネシウム結晶粒子についてもフォトルミネッセンスの発光強度が測定された。フォトルミネッセンス測定は、以下の条件で行われた。光源には、発光波長１４６ｎｍのエキシマランプ（ウシオ電機株式会社製）が用いられた。エキシマランプは、サンプルから上方に１００ｍｍの位置に設置された。ターボ分子ポンプによって、真空チャンバー内の圧力は、１×１０-2Ｐａに保たれた。ディテクターには、ＣＣＤ一体型で波長範囲２００ｎｍから８００ｎｍの分光器（浜松ホトニクス株式会社製）が用いられた。入射光の波長が、１４６ｎｍであるため、フォトルミネッセンスは、サンプルのほぼ最表面から生じていると考えられる。 (Evaluation of magnesium oxide crystal particles)
As shown in Table 1, the emission intensity of photoluminescence was measured for the magnesium oxide coarse particles before pulverization and the magnesium oxide crystal particles after pulverization. As a comparative example, photoluminescence intensity was also measured for magnesium oxide crystal particles pulverized by a jet mill. Photoluminescence measurement was performed under the following conditions. An excimer lamp (manufactured by Ushio Inc.) having an emission wavelength of 146 nm was used as the light source. The excimer lamp was installed at a position 100 mm above the sample. The pressure in the vacuum chamber was kept at 1 × 10 −2 Pa by the turbo molecular pump. As the detector, a CCD integrated type spectrometer with a wavelength range of 200 nm to 800 nm (manufactured by Hamamatsu Photonics Co., Ltd.) was used. Since the wavelength of incident light is 146 nm, it is thought that photoluminescence has arisen from the almost outermost surface of the sample.

全てのサンプルは、波長２００ｎｍから３００ｎｍの範囲に発光ピークがあった。図１８に、粉砕前（酸化マグネシウム粗粒子）、実施例（試料番号１）および比較例のフォトルミネッセンス波形が例示される。図１８に示されるように、各サンプルには、波長２４０ｎｍ近傍に発光ピークがあった。   All samples had emission peaks in the wavelength range of 200 nm to 300 nm. FIG. 18 illustrates photoluminescence waveforms of before pulverization (magnesium oxide coarse particles), an example (sample number 1), and a comparative example. As shown in FIG. 18, each sample had an emission peak in the vicinity of a wavelength of 240 nm.

表１に示されるように各サンプルの発光ピーク強度は、酸化マグネシウム粗粒子の発光ピーク強度を１００％としたときの相対値（相対ピーク強度）である。最も相対ピーク強度が大きいサンプルは、試料番号１１であった。試料番号１１の相対ピーク強度は、９９．４％に達した。最も相対ピーク強度が小さいサンプルは、試料番号１０であった。試料番号１０の相対ピーク強度は、６０．６％であった。なお、相対ピーク強度が低下する原因は、粉砕時に発生する物理衝撃によって酸化マグネシウム結晶粒子の最表面がダメージを受けるためと考えられる。したがって、ダメージを最小限にとどめつつ、粉砕することが好ましい。つまり、粉砕時に、酸化マグネシウム結晶粒子に与えるエネルギーを抑制することで、相対ピーク強度の低下を抑制することができる。なお、実際に製品を製造する際には、タクトタイムなどを考慮して粉砕条件を設定することが望ましい。   As shown in Table 1, the emission peak intensity of each sample is a relative value (relative peak intensity) when the emission peak intensity of the magnesium oxide coarse particles is 100%. The sample with the highest relative peak intensity was sample number 11. The relative peak intensity of sample number 11 reached 99.4%. The sample with the smallest relative peak intensity was sample number 10. The relative peak intensity of Sample No. 10 was 60.6%. Note that the reason why the relative peak intensity is lowered is considered to be that the outermost surface of the magnesium oxide crystal particles is damaged by a physical impact generated during pulverization. Therefore, it is preferable to grind while minimizing damage. That is, the reduction of the relative peak intensity can be suppressed by suppressing the energy given to the magnesium oxide crystal particles during pulverization. When actually manufacturing a product, it is desirable to set the pulverization conditions in consideration of the tact time.

波長２００ｎｍから３００ｎｍの範囲に発光ピークがあることは、酸化マグネシウム粗粒子および酸化マグネシウム結晶粒子は、波長２００ｎｍから３００ｎｍの発光ピークに対応したエネルギー準位を有することを意味する。エネルギー準位は、初期化放電時に発生する電子を長時間（数ｍｓｅｃ以上）トラップできると考えられる。アドレス放電時にアドレス電圧が印加されると、保護層２６に電界が形成される。熱および電界によって、トラップされた電子が放電空間に取り出される。アドレス放電開始に必要な初期電子が迅速かつ十分に得られると、放電開始時間が早められる。   The fact that the emission peak is in the wavelength range of 200 nm to 300 nm means that the magnesium oxide coarse particles and the magnesium oxide crystal particles have energy levels corresponding to the emission peak of the wavelength of 200 nm to 300 nm. The energy level is considered to be capable of trapping electrons generated during initialization discharge for a long time (several milliseconds or more). When an address voltage is applied during address discharge, an electric field is formed in the protective layer 26. The trapped electrons are taken out into the discharge space by heat and an electric field. When the initial electrons necessary for starting the address discharge are obtained quickly and sufficiently, the discharge start time is advanced.

以上のように、波長２００ｎｍから３００ｎｍの発光ピーク強度が大きいと、放電遅れ時間が短縮されると考えられる。すなわち、酸化マグネシウム粗粒子の粉砕によって生じる波長２００ｎｍから３００ｎｍの発光ピーク強度の低下を抑制することが、放電遅れ時間の短縮につながる。   As described above, it is considered that when the emission peak intensity at a wavelength of 200 nm to 300 nm is large, the discharge delay time is shortened. That is, suppressing a decrease in emission peak intensity at a wavelength of 200 nm to 300 nm caused by pulverization of magnesium oxide coarse particles leads to a reduction in discharge delay time.

（保護層２６の形成方法）
図１７に示されるように、保護層２６の形成は、誘電体層２５形成後から開始される。まず、ステップ１では、下地膜９１が形成される。材料には、例えば、アルミニウム（Ａｌ）を含む酸化マグネシウム（ＭｇＯ）の焼結体が用いられる。方法は、例えば、真空蒸着法が用いられる。具体的には、真空チャンバー内で原材料に電子ビームを照射することにより、原材料を蒸発させ誘電体層２５上に付着させる。主として酸化マグネシウム（ＭｇＯ）からなる下地膜９１が誘電体層２５上に形成される。下地膜９１の膜厚は、一例として、５００ｎｍから１０００ｎｍ程度である。 (Method for forming protective layer 26)
As shown in FIG. 17, the formation of the protective layer 26 is started after the dielectric layer 25 is formed. First, in step 1, a base film 91 is formed. For example, a sintered body of magnesium oxide (MgO) containing aluminum (Al) is used as the material. For example, a vacuum deposition method is used as the method. Specifically, the raw material is evaporated and deposited on the dielectric layer 25 by irradiating the raw material with an electron beam in a vacuum chamber. A base film 91 mainly made of magnesium oxide (MgO) is formed on the dielectric layer 25. The film thickness of the base film 91 is, for example, about 500 nm to 1000 nm.

ステップ２では、金属酸化物ペースト膜が形成される。材料には、例えば、酸化マグネシウム結晶粒子が複数凝集した凝集粒子９２が有機樹脂成分と希釈溶剤とともに混錬された金属酸化物ペーストが用いられる。方法は、例えば、スクリーン印刷法が用いられる。具体的には、金属酸化物ペーストが下地膜９１上の全面に亘って塗布されることにより、金属酸化物ペースト膜が形成される。金属酸化物ペースト膜の膜厚は、一例として、５μｍから２０μｍ程度である。なお、下地膜上に金属酸化物ペースト膜を形成する方法として、スクリーン印刷法以外に、スプレー法、スピンコート法、ダイコート法、スリットコート法なども用いることができる。   In step 2, a metal oxide paste film is formed. As the material, for example, a metal oxide paste obtained by kneading agglomerated particles 92 in which a plurality of magnesium oxide crystal particles are aggregated together with an organic resin component and a diluent solvent is used. As the method, for example, a screen printing method is used. Specifically, the metal oxide paste film is formed by applying the metal oxide paste over the entire surface of the base film 91. The film thickness of the metal oxide paste film is, for example, about 5 μm to 20 μm. As a method for forming the metal oxide paste film on the base film, a spray method, a spin coating method, a die coating method, a slit coating method, or the like can be used in addition to the screen printing method.

ステップ３では、金属酸化物ペースト膜が乾燥される。乾燥炉などにより、金属酸化物ペースト膜が所定の温度で加熱される。温度範囲は、一例として、１００℃から１５０℃程度である。加熱により、金属酸化物ペースト膜から、溶剤成分が除去される。   In step 3, the metal oxide paste film is dried. The metal oxide paste film is heated at a predetermined temperature by a drying furnace or the like. The temperature range is, for example, about 100 ° C. to 150 ° C. The solvent component is removed from the metal oxide paste film by heating.

ステップ４では、乾燥後の金属酸化物ペースト膜が焼成される。焼成炉などにより、金属酸化物ペースト膜が所定の温度で加熱される。温度範囲は、一例として、４００℃から５００℃程度である。焼成時の雰囲気は特に限定されない。例えば、大気、酸素、窒素などが用いられる。加熱により、金属酸化物ペースト膜から、樹脂成分が除去される。   In step 4, the dried metal oxide paste film is baked. The metal oxide paste film is heated at a predetermined temperature by a firing furnace or the like. The temperature range is, for example, about 400 ° C. to 500 ° C. The atmosphere during firing is not particularly limited. For example, air, oxygen, nitrogen, etc. are used. The resin component is removed from the metal oxide paste film by heating.

以上のステップによって、下地膜９１上に、凝集粒子９２が離散的に付着する。   Through the above steps, the agglomerated particles 92 are discretely deposited on the base film 91.

（実施例）
パネル１０が作製され、パネル１０の性能が評価された。作製されたパネル１０は、４２インチクラスのハイビジョンテレビに適合するものである。すなわち、パネル１０は、前面板２１と、前面板２１と対向配置された背面板３１と、を備える。また、前面板２１と背面板３１の周囲は、封着材で封着されている。前面板２１は、表示電極対２４と誘電体層２５と保護層２６とを有する。背面板３１は、データ電極３２と、誘電体層３３と、隔壁３４と、蛍光体層３５とを有する。パネル１０には、キセノン（Ｘｅ）の含有量が１５体積％のネオン（Ｎｅ）−キセノン（Ｘｅ）系の混合ガスが、６０ｋＰａの内圧で封入された。また、表示電極６と表示電極６との電極間距離は、０．０６ｍｍであった。隔壁３４の高さは０．１５ｍｍ、隔壁３４と隔壁３４との間隔（セルピッチ）は０．１５ｍｍであった。 (Example)
The panel 10 was produced and the performance of the panel 10 was evaluated. The produced panel 10 is suitable for a 42-inch class high-definition television. That is, the panel 10 includes a front plate 21 and a back plate 31 disposed to face the front plate 21. Further, the periphery of the front plate 21 and the back plate 31 is sealed with a sealing material. The front plate 21 includes a display electrode pair 24, a dielectric layer 25, and a protective layer 26. The back plate 31 includes a data electrode 32, a dielectric layer 33, a partition wall 34, and a phosphor layer 35. The panel 10 was filled with a mixed gas of neon (Ne) -xenon (Xe) system having a xenon (Xe) content of 15% by volume at an internal pressure of 60 kPa. The interelectrode distance between the display electrode 6 and the display electrode 6 was 0.06 mm. The height of the partition wall 34 was 0.15 mm, and the distance (cell pitch) between the partition wall 34 and the partition wall 34 was 0.15 mm.

実施例には、上述の方法で作製された、酸化マグネシウム結晶粒子が複数凝集した凝集粒子９２が、用いられた。例えば、試料番号１の凝集粒子９２の粒度分布は、０．４９μｍ（Ｄ１０）、１．１５μｍ（Ｄ５０）、２.４１μｍ（Ｄ９０）であった。一方、粉砕される前の酸化マグネシウム粗粒子の粒度分布は、０．６２μｍ（Ｄ１０）、１．８６μｍ（Ｄ５０）、３．７１μｍ（Ｄ９０）であった。一方、比較例として、ジェットミルによって、複数の条件で粉砕された、酸化マグネシウム結晶粒子が複数凝集した凝集粒子９２が用いられた。ジェットミルによって得られた凝集粒子９２の相対発光ピーク強度は、２０．３％〜５７．０％であった。相対発光ピーク強度が５７．０％のサンプルの粒度分布は、０．４１μｍ（Ｄ１０）、１．２０μｍ（Ｄ５０）、２．３５μｍ（Ｄ９０）であった。   In the examples, aggregated particles 92 in which a plurality of magnesium oxide crystal particles were aggregated produced by the method described above were used. For example, the particle size distribution of the agglomerated particles 92 of Sample No. 1 was 0.49 μm (D10), 1.15 μm (D50), 2.41 μm (D90). On the other hand, the particle size distribution of the magnesium oxide coarse particles before pulverization was 0.62 μm (D10), 1.86 μm (D50), 3.71 μm (D90). On the other hand, as a comparative example, aggregated particles 92 in which a plurality of magnesium oxide crystal particles were agglomerated by a jet mill under a plurality of conditions were used. The relative emission peak intensity of the aggregated particles 92 obtained by the jet mill was 20.3% to 57.0%. The particle size distribution of the sample having a relative emission peak intensity of 57.0% was 0.41 μm (D10), 1.20 μm (D50), and 2.35 μm (D90).

実施例および比較例の凝集粒子９２は、平均粒径が１．１μｍであった。実施例および比較例の凝集粒子９２の被覆率は８．０％であった。被覆率とは、１個の放電セルの領域において、凝集粒子９２が付着している面積ａを１個の放電セルの面積ｂの比率で表したものである。つまり、被覆率（％）＝ａ／ｂ×１００の式により計算されたものである。測定方法としては、例えば、隔壁３４により区切られた１個の放電セルに相当する領域がカメラにより撮像される。次に、撮像された画像が、ｘ×ｙの１セルの大きさにトリミングされる。次に、トリミング後の画像が白黒データに２値化される。次に、２値化されたデータに基づき凝集粒子９２による黒エリアの面積ａを求める。最後に、被覆率が、ａ／ｂ×１００の式により計算される。   Aggregated particles 92 of Examples and Comparative Examples had an average particle size of 1.1 μm. The coverage of the aggregated particles 92 of the example and the comparative example was 8.0%. The coverage is the ratio of the area a where the aggregated particles 92 are adhered in the area of one discharge cell as a ratio of the area b of one discharge cell. That is, it is calculated by the formula of coverage (%) = a / b × 100. As a measuring method, for example, an area corresponding to one discharge cell divided by the barrier ribs 34 is imaged by the camera. Next, the captured image is trimmed to the size of one cell of x × y. Next, the trimmed image is binarized into black and white data. Next, the area a of the black area by the aggregated particles 92 is obtained based on the binarized data. Finally, the coverage is calculated by the formula a / b × 100.

実施例と比較例におけるパネル１０の製造方法の違いは、酸化マグネシウム粗粒子の粉砕方法のみである。   The difference in the manufacturing method of the panel 10 in an Example and a comparative example is only the grinding method of a magnesium oxide coarse particle.

（性能評価）
書込み放電時の「放電遅れ」のために、ちらつきが発生する走査パルス幅（印加時間）を測定することによりパネルの性能が評価された。図１９に示されるように、パネルの駆動電圧が、走査電極２２、維持電極２３、データ電極３２に印加された。走査パルス幅だけがパラメータとなり、１．５μｓから０．１μｓ間隔で０．３μｓまで変化された。 (Performance evaluation)
The panel performance was evaluated by measuring the scan pulse width (application time) at which flickering occurred due to “discharge delay” during address discharge. As shown in FIG. 19, the panel drive voltage was applied to the scan electrode 22, the sustain electrode 23, and the data electrode 32. Only the scan pulse width was a parameter, and was changed from 1.5 μs to 0.3 μs at intervals of 0.1 μs.

走査パルス幅が十分長いと、走査電極２２とデータ電極３２との間で発生させる書込み放電が遅れても、走査電極２２と維持電極２３との間で維持放電を発生し得るだけの壁電荷を下地膜９１上に蓄積することができる。しかしながら、走査パルス幅を短縮すると、書込み放電中に走査パルスが立ち下がり、下地膜９１への壁電荷の蓄積が不十分となる。壁電荷の蓄積が不十分な放電セルにおいては、維持パルスを印加しても、安定した維持放電が発生するだけの壁電荷が蓄積されていないためにちらつきが発生する。   When the scan pulse width is sufficiently long, even if the address discharge generated between the scan electrode 22 and the data electrode 32 is delayed, the wall charge enough to generate a sustain discharge between the scan electrode 22 and the sustain electrode 23 is generated. It can be accumulated on the base film 91. However, when the scan pulse width is shortened, the scan pulse falls during the address discharge, and the wall charge is not sufficiently accumulated in the base film 91. In a discharge cell with insufficient wall charge accumulation, flickering occurs even when a sustain pulse is applied, because wall charges are not accumulated enough to generate a stable sustain discharge.

したがって、パネルの点灯性能評価として、正常点灯しているときの走査パルス幅から順次短縮していき、ちらつきが発生し始めたときの走査パルス幅を求めることにより、パネルの「放電遅れ」特性を評価することができる。なお、ちらつきの有無は、パネルの全放電セルが点灯した状態（白色表示）にて目視判断された。   Therefore, as the lighting performance evaluation of the panel, the “discharge delay” characteristic of the panel is obtained by sequentially reducing the scan pulse width when the panel is normally lit, and obtaining the scan pulse width when the flicker starts to occur. Can be evaluated. In addition, the presence or absence of flicker was visually determined in a state where all the discharge cells of the panel were lit (white display).

なお、この性能評価実験でパネルに印加される電圧条件は、以下のとおりである。   The voltage conditions applied to the panel in this performance evaluation experiment are as follows.

初期化電圧（固定）：３３０Ｖ
走査電圧（固定）：−１４０Ｖ、パルス幅（可変）０．３μｓ〜１．５μｓ
書込み電圧（固定）：７０Ｖ
維持電圧（固定）：２００Ｖ、維持周期０．５μｓ
図２０には、相対発光ピーク強度とちらつきが発生し始めたときの走査パルス幅が示されている。図２０からは、ちらつきが発生し始める走査パルス幅は、相対発光ピーク強度に依存することがわかる。相対発光ピーク強度が６０％以上、１００％未満の場合は、走査パルス幅が、０．６μｓでもちらつきが発生しなかったので、好ましい。これは、凝集粒子９２が、走査パルス印加時に十分な量の初期電子を放出するために「放電遅れ」時間が短縮されたためである。さらに、相対発光ピーク強度が８０％以上、１００％未満の場合は、走査パルス幅が、０．５μｓでもちらつきが発生しなかったので、より好ましい。 Initialization voltage (fixed): 330V
Scanning voltage (fixed): -140 V, pulse width (variable) 0.3 μs to 1.5 μs
Write voltage (fixed): 70V
Maintenance voltage (fixed): 200 V, maintenance cycle 0.5 μs
FIG. 20 shows the relative emission peak intensity and the scanning pulse width when flickering starts to occur. From FIG. 20, it can be seen that the scan pulse width at which flickering begins to occur depends on the relative emission peak intensity. When the relative emission peak intensity is 60% or more and less than 100%, flicker does not occur even when the scanning pulse width is 0.6 μs, which is preferable. This is because the “discharge delay” time is shortened because the agglomerated particles 92 emit a sufficient amount of initial electrons when a scan pulse is applied. Furthermore, when the relative emission peak intensity is 80% or more and less than 100%, flicker does not occur even when the scanning pulse width is 0.5 μs, which is more preferable.

なお、粉砕によって酸化マグネシウム結晶粒子の表面がダメージを受けると考えられるので、単に酸化マグネシウム粗粒子を粉砕したのみでは、相対発光ピーク強度が１００％以上になることはない。   In addition, since it is thought that the surface of a magnesium oxide crystal particle is damaged by grinding | pulverization, a relative light emission peak intensity will not become 100% or more only by grind | pulverizing a magnesium oxide coarse particle.

一方、比較例においては、０．７μｓ〜０．８μｓでちらつきが発生し始めた。１フィールドに配分されている時間は固定されているので、走査パルス印加時間を増加させると、必然的に維持パルス印加時間を減らすか、サブフィールド数を減らす対策を取ることになる。前者の対策ではパネルの輝度が減少し、後者の対策では表現できる階調数が減少して、いずれにしてもパネルの表示品質劣化を招くことになる。この結果より、本実施の形態におけるパネルによれば、書込み放電時の「放電遅れ」を低減し、表示品質の向上が期待できる。   On the other hand, in the comparative example, flickering began to occur at 0.7 μs to 0.8 μs. Since the time allocated to one field is fixed, if the scan pulse application time is increased, a measure to inevitably reduce the sustain pulse application time or the number of subfields is taken. In the former measure, the brightness of the panel is reduced, and in the latter measure, the number of gradations that can be expressed is reduced. In any case, the display quality of the panel is deteriorated. From this result, according to the panel in the present embodiment, it is possible to reduce the “discharge delay” at the time of address discharge and to improve the display quality.

このような構成によれば、金属酸化物において、初期電子放出能力と相関が高い波長２００ｎｍから３００ｎｍの範囲のフォトルミネッセンスのピーク強度の低下が抑制される。   According to such a configuration, in the metal oxide, a decrease in the peak intensity of photoluminescence in the wavelength range of 200 nm to 300 nm, which has a high correlation with the initial electron emission capability, is suppressed.

なお、金属酸化物のピークは、金属酸化物粗粒子のピークの８０％以上、１００％未満の強度であるとより好ましい。このような構成によれば、金属酸化物において、初期電子放出能力と相関が高い波長２００ｎｍから３００ｎｍの範囲のフォトルミネッセンスのピーク強度の低下が、より抑制される。   The peak of the metal oxide is more preferably 80% or more and less than 100% of the peak of the metal oxide coarse particles. According to such a configuration, in the metal oxide, a decrease in the peak intensity of the photoluminescence in the wavelength range of 200 nm to 300 nm, which has a high correlation with the initial electron emission capability, is further suppressed.

なお、本実施の形態では、金属酸化物結晶粒子９２ａが、酸化マグネシウム結晶粒子である場合が例示された。しかし、本発明はこれには限られない。酸化マグネシウム（ＭｇＯ）の他にも、酸化ストロンチウム（ＳｒＯ）、酸化カルシウム（ＣａＯ）、酸化バリウム（ＢａＯ）、酸化アルミニウム（Ａｌ2Ｏ3）などを用いることができる。要するに、高い初期電子放出能力を有する金属酸化物結晶粒子９２ａを用いると、同様の効果を得ることができる。したがって、金属酸化物結晶粒子９２ａは、酸化マグネシウム（ＭｇＯ）に限定されない。また、複数の種類の金属酸化物結晶粒子を用いることもできる。 In the present embodiment, the case where the metal oxide crystal particles 92a are magnesium oxide crystal particles is exemplified. However, the present invention is not limited to this. Besides magnesium oxide (MgO), strontium oxide (SrO), calcium oxide (CaO), barium oxide (BaO), aluminum oxide (Al 2 O 3 ), and the like can be used. In short, the same effect can be obtained by using metal oxide crystal particles 92a having a high initial electron emission capability. Therefore, the metal oxide crystal particles 92a are not limited to magnesium oxide (MgO). Also, a plurality of types of metal oxide crystal particles can be used.

さらに、本実施の形態では、下地膜９１上に凝集粒子９２が形成された場合が例示された。しかし、本発明はこれには限られない。つまり、金属酸化物結晶粒子９２ａは凝集されないで、一次粒子の状態で下地膜９１上に形成されてもよい。   Further, in the present embodiment, the case where the aggregated particles 92 are formed on the base film 91 is exemplified. However, the present invention is not limited to this. That is, the metal oxide crystal particles 92a may be formed on the base film 91 in a primary particle state without being aggregated.

なお、本実施の形態では、下地層が、酸化アルミニウムを含む酸化マグネシウム膜である場合が例示された。しかし、本発明はこれには限られない。酸化マグネシウム（ＭｇＯ）の他にも、酸化ストロンチウム（ＳｒＯ）、酸化カルシウム（ＣａＯ）、酸化バリウム（ＢａＯ）、酸化アルミニウム（Ａｌ2Ｏ3）などの金属酸化物膜を用いることができる。また、複数の種類の金属酸化物が混合された膜を用いることもできる。 In the present embodiment, the case where the base layer is a magnesium oxide film containing aluminum oxide is exemplified. However, the present invention is not limited to this. In addition to magnesium oxide (MgO), metal oxide films such as strontium oxide (SrO), calcium oxide (CaO), barium oxide (BaO), and aluminum oxide (Al 2 O 3 ) can be used. Alternatively, a film in which a plurality of types of metal oxides are mixed can be used.

さらに、金属酸化物膜の他にも、酸化マグネシウム（ＭｇＯ）、酸化ストロンチウム（ＳｒＯ）、酸化カルシウム（ＣａＯ）、酸化バリウム（ＢａＯ）、酸化アルミニウム（Ａｌ2Ｏ3）などの金属酸化物微粒子の集合体を用いることができる。また、複数の種類の金属酸化物微粒子が混合された集合体を用いることもできる。 In addition to the metal oxide film, metal oxide fine particles such as magnesium oxide (MgO), strontium oxide (SrO), calcium oxide (CaO), barium oxide (BaO), and aluminum oxide (Al 2 O 3 ) Aggregates can be used. An aggregate in which a plurality of types of metal oxide fine particles are mixed can also be used.

このように、上記記載のプラズマディスプレイパネルの駆動方法と、保護層を有したプラズマディスプレイパネルであれば、パネルに表示される画像の黒輝度を低減してコントラストを高め、画像表示品質を高めることができるプラズマディスプレイ装置を実現することができる。   As described above, if the plasma display panel driving method described above and the plasma display panel having a protective layer are used, the black luminance of the image displayed on the panel is reduced, the contrast is increased, and the image display quality is improved. It is possible to realize a plasma display device capable of

本発明は、パネルに表示される画像の黒輝度を低減してコントラストを高め、画像表示品質を高めることができるので、プラズマディスプレイ装置として有用である。   INDUSTRIAL APPLICABILITY The present invention is useful as a plasma display device because the black luminance of an image displayed on a panel can be reduced to increase the contrast and improve the image display quality.

１ プラズマディスプレイ装置
１０ パネル
２１ （ガラス製の）前面板
２２ 走査電極
２３ 維持電極
２４ 表示電極対
２５，３３ 誘電体層
２６ 保護層
３１ 背面板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
４１ 画像信号処理回路
４２ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ タイミング発生回路
５０ 維持パルス発生回路
５１ 初期化波形発生回路
５２ 走査パルス発生回路
５３，５４，５５ ミラー積分回路
９１ 下地膜
９２ 凝集粒子
９２ａ 金属酸化物結晶粒子
Ｃ１，Ｃ２，Ｃ３，Ｃ３１ コンデンサ
Ｄ３１ ダイオード
Ｌ１ 上りランプ電圧
Ｌ２，Ｌ４ 下りランプ電圧
Ｌ３ 消去ランプ電圧
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，ＱＨ１〜ＱＨｎ，ＱＬ１〜ＱＬｎ スイッチング素子
Ｒ１，Ｒ２，Ｒ３ 抵抗 DESCRIPTION OF SYMBOLS 1 Plasma display apparatus 10 Panel 21 Front plate (made of glass) 22 Scan electrode 23 Sustain electrode 24 Display electrode pair 25, 33 Dielectric layer 26 Protective layer 31 Back plate 32 Data electrode 34 Partition 35 Phosphor layer 41 Image signal processing circuit 42 data electrode drive circuit 43 scan electrode drive circuit 44 sustain electrode drive circuit 45 timing generation circuit 50 sustain pulse generation circuit 51 initialization waveform generation circuit 52 scan pulse generation circuit 53, 54, 55 Miller integration circuit 91 base film 92 agglomerated particles 92a Metal oxide crystal particles C1, C2, C3, C31 Capacitor D31 Diode L1 Up-ramp voltage L2, L4 Down-ramp voltage L3 Erase ramp voltage Q1, Q2, Q3, Q4, Q5, Q6, QH1-QHn, QL1-QLn Switching element R1, R2, R3 resistance Anti

Claims (3)

初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で駆動するとともに特別初期化サブフィールドと複数の選択初期化サブフィールドとで１つのフィールドを構成し、時間的に連続する複数の前記フィールドで１つのフィールド群を構成して、プラズマディスプレイパネルを駆動するプラズマディスプレイ装置であって、
前記初期化期間に、直前のサブフィールドの動作にかかわらず前記放電セルに初期化放電を発生する強制初期化波形と、直前のサブフィールドの前記維持期間に維持放電を発生した前記放電セルだけに初期化放電を発生する選択初期化波形と、前記放電セルに初期化放電が発生しない非初期化波形とのいずれかを発生して前記走査電極に印加するとともに、前記特別初期化サブフィールドの前記初期化期間では、前記強制初期化波形または前記非初期化波形を発生して選択的に前記走査電極に印加し、前記選択初期化サブフィールドの前記初期化期間では前記選択初期化波形を発生して全ての前記走査電極に印加し、１つの前記走査電極に１つの前記フィールド群で１回だけ前記強制初期化波形を印加する走査電極駆動回路とを備え、
前記走査電極駆動回路は、
前記特別初期化サブフィールドにおいて前記強制初期化波形を印加する走査電極の両側の走査電極には、その特別初期化サブフィールドと、その特別初期化サブフィールドの後の最初の特別初期化サブフィールドとの少なくとも２つの特別初期化サブフィールドで前記非初期化波形を印加する駆動波形の発生パターンを１フィールド群に少なくとも１つ含んで駆動波形を発生し、
前記プラズマディスプレイパネルは、前面板と、前記前面板と対向配置された背面板と、を備え、前記前面板は、電極と誘電体層と保護層とを有し、前記保護層は、下地層と前記下地層の上に形成された金属酸化物とを含み、
前記金属酸化物は、金属酸化物粗粒子が粉砕されたものであり、前記金属酸化物と前記金属酸化物粗粒子とは、波長２００ｎｍから３００ｎｍの範囲にフォトルミネッセンスのピークがあり、前記金属酸化物のピークは、前記金属酸化物粗粒子のピークの６０％以上、１００％未満の強度である、
プラズマディスプレイ装置。 A plurality of subfields each having an initialization period, an address period, and a sustain period are provided in one field and driven by a subfield method of displaying gradations, and one special initialization subfield and a plurality of selective initialization subfields are used. A plasma display apparatus for driving a plasma display panel by configuring a field and configuring one field group with a plurality of the fields that are continuous in time,
Only in the initializing period, a forced initializing waveform that generates an initializing discharge in the discharge cell regardless of the operation of the immediately preceding subfield, and only the discharge cell that has generated a sustaining discharge in the sustaining period of the immediately preceding subfield. One of a selective initializing waveform for generating an initializing discharge and a non-initializing waveform in which no initializing discharge is generated in the discharge cell is generated and applied to the scan electrode, and the special initializing subfield In the initialization period, the forced initialization waveform or the non-initialization waveform is generated and selectively applied to the scan electrode, and the selective initialization waveform is generated in the initialization period of the selective initialization subfield. A scan electrode drive circuit that applies to all the scan electrodes, and applies the forced initialization waveform to one scan electrode only once in one field group,
The scan electrode driving circuit includes:
The scan electrodes on both sides of the scan electrode to which the forced initialization waveform is applied in the special initialization subfield include a special initialization subfield, and a first special initialization subfield after the special initialization subfield, Generating a drive waveform including at least one drive waveform generation pattern for applying the uninitialized waveform in at least two special initialization subfields in one field group;
The plasma display panel includes a front plate and a back plate disposed to face the front plate. The front plate includes an electrode, a dielectric layer, and a protective layer. The protective layer is a base layer. And a metal oxide formed on the underlayer,
The metal oxide is obtained by grinding metal oxide coarse particles, and the metal oxide and the metal oxide coarse particles have a photoluminescence peak in a wavelength range of 200 nm to 300 nm, and the metal oxide The peak of the product has an intensity of 60% or more and less than 100% of the peak of the metal oxide coarse particles,
Plasma display device. 前記走査電極駆動回路は、
上昇する傾斜電圧を発生する傾斜電圧発生回路を有し、
前記傾斜電圧発生回路が出力する傾斜電圧に所定の電圧を重畳した電圧を前記強制初期化波形として出力し、
前記所定の電圧を重畳しない前記傾斜電圧を前記非初期化波形として出力することを特徴とする請求項１に記載のプラズマディスプレイ装置。 The scan electrode driving circuit includes:
Having a ramp voltage generating circuit for generating a rising ramp voltage;
A voltage obtained by superimposing a predetermined voltage on the ramp voltage output by the ramp voltage generation circuit is output as the forced initialization waveform,
The plasma display apparatus according to claim 1, wherein the ramp voltage that does not superimpose the predetermined voltage is output as the uninitialized waveform. 請求項１または請求項２に記載のプラズマディスプレイ装置であって、
前記金属酸化物のピークは、前記金属酸化物粗粒子のピークの８０％以上、１００％未満の強度である、
プラズマディスプレイ装置。 The plasma display device according to claim 1 or 2, wherein
The peak of the metal oxide has an intensity of 80% or more and less than 100% of the peak of the metal oxide coarse particles.
Plasma display device.
JP2011017546A 2011-01-31 2011-01-31 Plasma display device Pending JP2012159557A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011017546A JP2012159557A (en) 2011-01-31 2011-01-31 Plasma display device
PCT/JP2012/000479 WO2012105191A1 (en) 2011-01-31 2012-01-26 Plasma display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011017546A JP2012159557A (en) 2011-01-31 2011-01-31 Plasma display device

Publications (1)

Publication Number Publication Date
JP2012159557A true JP2012159557A (en) 2012-08-23

Family

ID=46602418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011017546A Pending JP2012159557A (en) 2011-01-31 2011-01-31 Plasma display device

Country Status (2)

Country Link
JP (1) JP2012159557A (en)
WO (1) WO2012105191A1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170191A (en) * 2008-01-15 2009-07-30 Panasonic Corp Plasma display panel and its manufacturing method
JP4966908B2 (en) * 2008-04-11 2012-07-04 株式会社日立製作所 Plasma display panel and manufacturing method thereof
JP5169960B2 (en) * 2009-04-08 2013-03-27 パナソニック株式会社 Plasma display panel driving method and plasma display device

Also Published As

Publication number Publication date
WO2012105191A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
KR101057930B1 (en) Plasma Display Apparatus and Driving Method of Plasma Display Panel
KR101187476B1 (en) Plasma display panel drive method and plasma display device
US8605013B2 (en) Plasma display device, and plasma display panel driving method
KR101011570B1 (en) Plasma display device and method for driving plasma display panel
KR101083226B1 (en) Plasma display and driving method for plasma display panel
JP5034655B2 (en) Plasma display apparatus and driving method of plasma display panel
US8502749B2 (en) Plasma display apparatus and driving method for plasma display apparatus
JP5003714B2 (en) Plasma display panel driving method and plasma display device
JP2012159557A (en) Plasma display device
JP5092501B2 (en) Plasma display device
JP4935483B2 (en) Plasma display apparatus and driving method of plasma display panel
WO2011089889A1 (en) Method for driving plasma display panel and plasma display device
KR101193753B1 (en) Method for driving plasma display panel and plasma display device
JP2008268549A (en) Plasma display device and driving method of plasma display panel
WO2012105192A1 (en) Plasma display
WO2010131466A1 (en) Method for driving plasma display panel and plasma display device
US20090303223A1 (en) Method for driving plasma display panel
JP2011085649A (en) Method of driving plasma display panel, and plasma display device
JP2011059551A (en) Drive method of plasma display panel, and plasma display
WO2012102032A1 (en) Plasma display panel drive method and plasma display device
JP2009192657A (en) Plasma display device
JP2010277008A (en) Driving method of plasma display panel
JP2008122734A (en) Method for driving plasma display panel