JP2012154895A - Defect inspection method and defect inspection device - Google Patents
Defect inspection method and defect inspection device Download PDFInfo
- Publication number
- JP2012154895A JP2012154895A JP2011016646A JP2011016646A JP2012154895A JP 2012154895 A JP2012154895 A JP 2012154895A JP 2011016646 A JP2011016646 A JP 2011016646A JP 2011016646 A JP2011016646 A JP 2011016646A JP 2012154895 A JP2012154895 A JP 2012154895A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- image
- sample
- inspection
- lsi tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、試料表面に存在する欠陥を適切な感度で検査するために検査装置の感度を設定して欠陥を検査する欠陥検査方法および欠陥検査装置に関するものである。 The present invention relates to a defect inspection method and a defect inspection apparatus for inspecting defects by setting the sensitivity of an inspection apparatus in order to inspect defects existing on a sample surface with appropriate sensitivity.
半導体ウェハ、液晶ディスプレイ、ハードディスク磁気ヘッドなどの薄膜デバイスは多数の加工工程を経て製造される。完成したデバイスに対し、電気的検査が実施され、正常・異常の判定がされる。 Thin film devices such as semiconductor wafers, liquid crystal displays, and hard disk magnetic heads are manufactured through a number of processing steps. An electrical inspection is performed on the completed device to determine whether it is normal or abnormal.
このような薄膜デバイスの製造においては、歩留まり向上および安定化を目的として、いくつかの一連の工程毎に外観検査が実施される。外観検査では本来同一形状となるように形成された２つのパターンの対応する領域を、ランプ光、レーザ光または電子線などを用いて得られた参照画像と検査画像を元に、パターン欠陥あるいは異物などの欠陥を検出するすなわち、参照画像と検査画像の位置合せを行った上で差を算出し、別途定めたしきい値と比較して差が大きくなる部分を欠陥あるいは異物として検出する。 In the manufacture of such a thin film device, visual inspection is carried out for each of several series of processes for the purpose of improving yield and stabilization. In the appearance inspection, areas corresponding to two patterns originally formed to have the same shape are patterned defects or foreign matter based on the reference image and inspection image obtained by using lamp light, laser light, electron beam or the like. In other words, a difference is calculated after aligning the reference image and the inspection image, and a portion where the difference becomes large compared to a separately determined threshold is detected as a defect or a foreign object.
しきい値の算出方法として、特許文献１（特許３５６６５８９号公報）に、長手方向にはほぼ平行光のスリット状ビームを、回路パターンが形成された被検査対象基板に対して、該基板の法線方向から所定の傾きを有し、前記回路パターンの主要な直線群に対して平面状所定の傾きを有し、長手方向が前記被検査対象基板を載置して走行させるステージの走行方向に対してほぼ直角になるように照明する照明過程と、該照明過程で照明された被検査対象基板上に存在する異物等の欠陥から得られる反射散乱光(反射光)をイメージセンサで受光して信号に変換して検出する検出過程と、該検出過程で検出された信号に基づいて異物等の欠陥を示す信号を抽出する欠陥判定過程とを有することを特徴とする欠陥検査方法」が開示されている。このような検査において、微小な欠陥を検出するためには、しきい値を低く設定して判定を行う必要がある。しかし、しきい値を低くするとサンプリング誤差やラフネス、グレインといったパターンの微小な相違、あるいは膜厚ムラによる明るさムラなどに起因する虚報が多く発生してしまう。ウェハ全体の虚報の比率が充分小さくなるようにしきい値を高く設定すると、感度が犠牲となり、微細な欠陥の検出が困難となる。 As a method for calculating the threshold value, Patent Document 1 (Japanese Patent No. 3566589) discloses a method of using a slit-shaped beam of substantially parallel light in the longitudinal direction of a substrate to be inspected on which a circuit pattern is formed. It has a predetermined inclination from the line direction, has a predetermined inclination in the form of a plane with respect to the main straight line group of the circuit pattern, and the longitudinal direction is the traveling direction of the stage on which the substrate to be inspected is mounted and travels The image sensor receives reflected and scattered light (reflected light) obtained from a defect such as a foreign object existing on the substrate to be inspected illuminated in the illumination process. Disclosed is a defect inspection method characterized by having a detection process in which a signal is converted and detected, and a defect determination process in which a signal indicating a defect such as a foreign object is extracted based on the signal detected in the detection process '' ing. In such an inspection, in order to detect a minute defect, it is necessary to make a determination by setting a threshold value low. However, if the threshold value is lowered, many false alarms occur due to minute differences in patterns such as sampling error, roughness, and grain, or brightness unevenness due to film thickness unevenness. If the threshold value is set to be high so that the ratio of false alarms on the entire wafer becomes sufficiently small, sensitivity is sacrificed and it becomes difficult to detect minute defects.
ここで、感度を向上させるための方法として、特許文献２（特開２００４−７９５９３号公報）に「予備検査を行って、発生した虚報の位置を確認し、検査領域を予備検査で発生した虚報の密度に応じて複数の分割し、分割された複数の領域ごとに異なるしきい値を用いて、検出された反射散乱光(反射光)の強度から被検査物の表面に異物があるか否かの判定を行うことを特徴とする異物検査方法」が開示されている。また、特許文献３（特開２００９−２７４３号公報）には、「検出した欠陥候補から、画像特徴量と座標特徴量を抽出し、いずれかの特徴量に対して、決定木に従うしきい値処理により虚報判定を実施する方法」が開示されている。特許文献４（特開２００６−９８１５５号公報）では「大多数のＮｕｉｓａｎｃｅの中に少数のＤＯＩが含まれる状況で、ＤＯＩを効率よく抽出し、教示する事により、最適な検査条件出しが可能となる検査方法」が開示されている。 Here, as a method for improving the sensitivity, Patent Document 2 (Japanese Patent Laid-Open No. 2004-79593) describes “Preliminary inspection to confirm the position of the generated false information and false information generated in the preliminary inspection. Whether there is a foreign object on the surface of the object to be inspected based on the intensity of the detected reflected scattered light (reflected light) using a different threshold value for each of the divided areas. A foreign substance inspection method characterized by performing such determination is disclosed. Further, Patent Document 3 (Japanese Patent Laid-Open No. 2009-2743) discloses that “a threshold value according to a decision tree is extracted for one of the feature quantities from which an image feature quantity and a coordinate feature quantity are extracted. A method of performing false alarm determination by processing "is disclosed. According to Patent Document 4 (Japanese Patent Laid-Open No. 2006-98155), “in a situation where a small number of DOIs are included in the majority of nuisances, it is possible to obtain optimum inspection conditions by efficiently extracting and teaching DOIs. "Inspection method" is disclosed.
一方、特許文献６（ＵＳ７７１５９９７）では「プローブテストの結果、異常と判定された配線部を、外観検査装置におけるケアエリアと設定することで、検査の効率を向上させる方法」が開示されている。 On the other hand, Patent Document 6 (US7715997) discloses a “method for improving inspection efficiency by setting a wiring portion determined to be abnormal as a result of a probe test as a care area in an appearance inspection apparatus”.
上述の検査装置により半導体の検査を実施する場合、検査装置の検査感度を設定する必要がある。検査感度決定のためには、検査感度を変えながら欠陥検査を実施し、検出された欠陥候補をユーザが確認し、検査感度が適正かどうかの判定を繰り返すことが必要となる。そのため、感度設定にかかる処理時間とユーザ負担の増加が課題となる。さらに、高度な欠陥判定のために、検査画像から得られる複数の特徴量を利用する場合、前記感度設定にかかる時間は増大する。 When semiconductor inspection is performed by the above-described inspection apparatus, it is necessary to set inspection sensitivity of the inspection apparatus. In order to determine the inspection sensitivity, it is necessary to carry out defect inspection while changing the inspection sensitivity, the user confirms the detected defect candidates, and repeats the determination of whether or not the inspection sensitivity is appropriate. Therefore, an increase in processing time and user burden for sensitivity setting is a problem. Further, when a plurality of feature amounts obtained from an inspection image are used for advanced defect determination, the time required for the sensitivity setting increases.
一方、車載向け半導体などは、高い信頼性が必要とされており、ＬＳＩテスタによる電気的特性検査の重要性が増している。しかし、半導体パターンが高密化・複雑化するに従い、電気的特性検査にかかるコストが増加、または、電気特性検査が困難な領域が発生することが問題となっている。 On the other hand, high reliability is required for in-vehicle semiconductors and the like, and the importance of electrical characteristic inspection using an LSI tester is increasing. However, as the semiconductor pattern becomes denser and more complicated, there is a problem that the cost for the electrical characteristic inspection increases or a region where the electrical characteristic inspection is difficult occurs.
本願では、上記の欠陥検査方法の問題を解決するため、複数の工程を経て完成した素子に対して、ＬＳＩテスタにより実施した電気的特性検査の結果である、良否判定結果を利用し、外観検査装置の検査感度を自動的に調整する方法を特徴とする検査方法を開示する。さらに、前記外観検査装置と前記ＬＳＩテスタに対し、異なる検査領域に対し検査を実施することを特徴とする検査方法とした。 In this application, in order to solve the problem of the defect inspection method described above, an appearance inspection is performed by using a pass / fail judgment result, which is a result of an electrical characteristic inspection performed by an LSI tester, on an element completed through a plurality of steps. Disclosed is an inspection method characterized by a method of automatically adjusting the inspection sensitivity of an apparatus. Further, the inspection method is characterized in that the inspection apparatus and the LSI tester are inspected in different inspection areas.
即ち、本発明は、パターンが形成された試料に光源から発射された光を照射し、この光が照射された試料からの反射光を検出器で検出して画像を取得し、この取得した画像を処理して該画像の特徴量を抽出し、この抽出した画像の特徴量を予め設定した基準値と比較して試料上の欠陥を検出する欠陥検査方法において、予め設定した基準値をパターンが形成された試料を別の検査装置で検査して得た試料の検査結果を用いて作成するようにした。 That is, the present invention irradiates a sample on which a pattern is formed with light emitted from a light source, detects reflected light from the sample irradiated with this light with a detector, acquires an image, and acquires the acquired image. In the defect inspection method for detecting a defect on the sample by extracting the feature amount of the image by comparing the extracted feature amount with a preset reference value, The formed sample was prepared using the inspection result of the sample obtained by inspecting with another inspection apparatus.
また、本発明では、欠陥検査装置を、パターンが形成された試料に光を照射する光照射手段と、この光照射手段により光が照射された試料からの反射光を検出する検出手段と、この検出手段で検出した信号を処理して反射光による画像を形成するする画像形成手段と、この画像形成手段で形成した画像を処理して欠陥候補を抽出する画像処理手段と、この画像処理手段で欠陥候補を抽出するための条件を設定する欠陥候補抽出条件設定手段とを備えて構成し、欠陥候補抽出条件設定手段は、欠陥候補を抽出するための条件を、パターンが形成された試料を別の検査装置で検査して得た試料の検査結果を用いて作成するようにした。 In the present invention, the defect inspection apparatus includes a light irradiating unit that irradiates a sample on which a pattern is formed, a detecting unit that detects reflected light from the sample irradiated with light by the light irradiating unit, The image forming means for processing the signal detected by the detecting means to form an image by reflected light, the image processing means for processing the image formed by the image forming means to extract defect candidates, and the image processing means A defect candidate extraction condition setting unit that sets conditions for extracting defect candidates. The defect candidate extraction condition setting unit separates the sample on which the pattern is formed from conditions for extracting defect candidates. It was made using the inspection result of the sample obtained by inspecting with the inspection apparatus.
本願において開示される発明によれば、自動的に感度調整を実施することで、外観検査装置における感度設定の簡易化が実現できる。また、製造装置や検査装置の状態が経時変化した場合でも、ＬＳＩテスタの結果をフィードバックすることで、最適な検査感度を維持できる。さらに、ＬＳＩテスタの結果を学習することにより、外観検査装置により電気的な良否判定と相関のある検査結果を得ることができる。これにより、ＬＳＩテスタと外観検査装置で、検査領域を分担することが可能となり、低コストで広い検査カバー率を実現できる。 According to the invention disclosed in the present application, the sensitivity setting in the appearance inspection apparatus can be simplified by automatically adjusting the sensitivity. Even when the state of the manufacturing apparatus or the inspection apparatus changes with time, the optimum inspection sensitivity can be maintained by feeding back the results of the LSI tester. Further, by learning the result of the LSI tester, an inspection result having a correlation with the electrical pass / fail judgment can be obtained by the appearance inspection apparatus. As a result, the inspection area can be shared by the LSI tester and the appearance inspection apparatus, and a wide inspection coverage can be realized at low cost.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
以下において、本発明の欠陥検査技術（欠陥検査方法および欠陥検査装置）の第1の実施例を図１Ａから図１１により、詳細に説明する。 Hereinafter, a first embodiment of the defect inspection technique (defect inspection method and defect inspection apparatus) of the present invention will be described in detail with reference to FIGS. 1A to 11.
本発明のパターン検査技術の実施の形態１として、半導体ウェハを対象とし、ＬＳＩテスタの情報を利用した欠陥検査装置および、欠陥検査方法を例にとって説明する。 As a first embodiment of the pattern inspection technique of the present invention, a defect inspection apparatus and a defect inspection method using a semiconductor wafer as an object and utilizing information of an LSI tester will be described as an example.
図１ＡはＬＳＩテスタから得た良否判定情報を入力し、自動的に欠陥検出感度を調整する機能を備えた、実施の形態１における欠陥検査装置の構成の一例を示す図である。欠陥検査装置１００−１〜３は、それぞれ欠陥検出部１２０−１〜３と検出感度調整部１１０−１〜３を有して構成される。また、ＬＳＩテスタ１４０は欠陥検査装置１００−１〜３とそれぞれ接続しており、ＬＳＩテスト結果などのデータをやりとりすることができる。複数の製造工程のうち、所定の処理工程１３０−１〜３で処理が行われた後、欠陥検査装置１００−１〜３にて検査が実施され、各処理工程を経てパターンが形成された半導体ウェハに対し、ＬＳＩテスタ１４０によりテストが実施される。ここで、ＬＳＩテスタ１４０とはウェハ上に形成された各チップの電気的特性を検査し、形成されたパターンの良否判定をするための装置である。また、欠陥検査装置１００は、一台で複数の工程に対する検査を実施しても良い。
FIG. 1A is a diagram showing an example of the configuration of the defect inspection apparatus according to the first embodiment, which is provided with a function for inputting quality determination information obtained from an LSI tester and automatically adjusting defect detection sensitivity. The defect inspection apparatuses 100-1 to 100-3 have defect detection units 120-1 to 120-3 and detection sensitivity adjustment units 110-1 to 110-3, respectively. The
欠陥検出部１２０−１〜３は、処理工程１３０−１〜３からウェハを受け取り、欠陥検査を実施する。感度調整部１１０−１〜３は、欠陥検出部１２０−１〜３にて欠陥検査時に算出された特徴量と、ＬＳＩテスタ１４０は良否判定結果を基に、欠陥検出部１２０−１〜３の検査感度を調整し、最適な感度に再設定することができる。ＬＳＩテスタ１４０より算出される前記良否判定結果は、正常・異常の両方を含んでいても良いし、いずれか一方のみであっても良い。
The defect detection units 120-1 to 120-3 receive the wafer from the processing steps 130-1 to 130-3 and perform defect inspection. The sensitivity adjustment units 110-1 to 110-3 are based on the feature amounts calculated at the time of defect inspection by the defect detection units 120-1 to 3, and the
図１Ａの例では、には、処理工程１３０−１〜３のそれぞれに対応して欠陥検査装置１００−１〜３を配置させた構成を示したが、図１Ｂに示すように、1台の欠陥検査装置１００’で複数の処理工程１３０−１〜３に対応させるように構成しても良い。
In the example of FIG. 1A, the configuration in which the defect inspection apparatuses 100-1 to 100-3 are arranged corresponding to the processing steps 130-1 to 130-3 is shown. However, as shown in FIG. The
図２は本実施例における暗視野照明による欠陥検査装置の構成の一例を示す図である。本実施例に係る欠陥検査装置１００は、欠陥検出部１２０と、検査感度調整部１１０を有して構成される。
欠陥検出部１２０は、ステージ１０２、メカニカルコントローラ１０３、照明光学系（照明部）１０４、検出光学系（上方検出系）１０５、空間周波数フィルタ１０５−１、検光子１０５−２、イメージセンサ１０６、画像比較処理部１０７（前処理部１０７−１、画像メモリ１０７−２、欠陥候補検出部１０７−３、パラメータ設定部１０７−４、切り出し画像作成部１０７−５）を有して構成される。
試料１０１は例えば半導体ウェハなどの被検査物である。ステージ１０２は試料１０１を搭載してＸＹ平面内の移動および回転（θ）とＺ方向への移動が可能である。メカニカルコントローラ１０３はステージ１０２を駆動するコントローラである。照明部１０４の光を試料１０１に照射し、試料１０１からの反射散乱光(以下、反射光と記す)を検出光学系（上方検出系）１０５で結像させ、結像された光学像をイメージセンサ１０６で受光して、画像信号に変換する。このとき、試料１０１をＸ‐Ｙ‐Ｚ‐θ駆動のステージ１０２に搭載し、前記ステージ１０２を水平方向に移動させながら異物からの反射光を検出することで、検出結果を２次元画像として得る。
FIG. 2 is a diagram showing an example of the configuration of the defect inspection apparatus using dark field illumination in the present embodiment. The
The
The
照明部１０４の照明光源は、レーザを用いても、ランプを用いてもよい。また、各照明光源の波長の光は短波長であってもよく、また、広帯域の波長の光（白色光）であってもよい。短波長の光を用いる場合、検出する画像の分解能を上げる（微細な欠陥を検出する）ために、紫外領域の波長の光（Ｕｌｔｒａ Ｖｉｏｌｅｔ Ｌｉｇｈｔ：ＵＶ光）を用いることもできる。レーザを光源として用いる場合、それが単波長のレーザである場合には、可干渉性を低減する手段（図示せず）を照明部１０４の各々に備えることも可能である。
The illumination light source of the
また、イメージセンサ１０６に複数の１次元イメージセンサを２次元に配列して構成した時間遅延積分型のイメージセンサ（Ｔｉｍｅ Ｄｅｌａｙ Ｉｎｔｅｇｒａｔｉｏｎ Ｉｍａｇｅ Ｓｅｎｓｏｒ：ＴＤＩイメージセンサ）を採用しステージ１０２の移動と同期して各１次元イメージセンサが検出した信号を次段の１次元イメージセンサに転送して加算することにより、比較的高速で高感度に２次元画像を得ることが可能になる。このＴＤＩイメージセンサとして複数の出力タップを備えた並列出力タイプのセンサを用いることにより、センサからの出力を並列に処理することができ、より高速な検出が可能になる。また、イメージセンサ１０６に、裏面照射型のセンサを用いると表面照射型のセンサを用いた場合と比べて検出効率を高くすることができる。
試料１０１であるウェハ内の欠陥候補を抽出する画像比較処理部１０７は、検出された画像信号に対してシェーディング補正、暗レベル補正等の画像補正を行う前処理部１０７−１、補正された画像のデジタル信号を格納しておく画像メモリ１０７−２、画像メモリ１０７−２に記憶された対応する領域の画像を比較し、欠陥候補を抽出する欠陥候補検出部１０７−３、処理のパラメータをセットするパラメータ設定部１０７−４、検出した欠陥候補を含む小領域に切り出した画像を作成する切り出し画像作成部１０７−５を備えてなる。
In addition, a time delay integration type image sensor (TDI image sensor) configured by arranging a plurality of one-dimensional image sensors in two dimensions in the
The image
まず、前処理部１０７−１では画像信号に対してシェーディング補正、暗レベル補正等の画像補正を行い、一定単位の大きさの画像に分割し、画像メモリ１０７−２へ格納する。画像メモリ１０７−２に格納された被検査領域の画像（以下、検出画像と記載）と対応する領域の画像（以下、参照画像と記載）のデジタル信号を読み出し、欠陥候補検出部１０７−３において両画像間の位置を合わせるための補正量を算出し、算出された位置の補正量を用いて、検出画像と参照画像の位置合せを行い、対応する画素の特徴量を用いて特徴空間上ではずれ値となる画素を欠陥候補として出力する。パラメータ設定部１０７−４は、外部から入力される、欠陥候補を抽出する際の特徴量の種類や欠陥判定基準などの検査パラメータを設定し、欠陥候補検出部１０７−３に与える。欠陥候補検出部１０７−３では、（１）明るさ、（２）コントラスト、（３）濃淡差、（４）近傍画素の明るさ分散値、（５）相関係数、（６）近傍画素との明るさの増減、（７）２次微分値などの特徴量を算出する。対応する画素の特徴量と、パラメータ設定部１０７−４を介して入力された、欠陥判定基準との関係に基づき欠陥判定を実施する。 First, the preprocessing unit 107-1 performs image correction such as shading correction and dark level correction on the image signal, divides the image into images of a certain unit size, and stores the image in the image memory 107-2. In the defect candidate detection unit 107-3, a digital signal of an image (hereinafter referred to as a reference image) in an area corresponding to an image of the inspection area (hereinafter referred to as a detection image) stored in the image memory 107-2 is read. A correction amount for adjusting the position between both images is calculated, the detected image and the reference image are aligned using the calculated correction amount of the position, and the feature amount of the corresponding pixel is used in the feature space. Pixels that are outliers are output as defect candidates. The parameter setting unit 107-4 sets inspection parameters such as the type of feature amount and defect determination criteria used when extracting defect candidates, which are input from the outside, and supplies the inspection parameters to the defect candidate detection unit 107-3. In the defect candidate detection unit 107-3, (1) brightness, (2) contrast, (3) contrast difference, (4) brightness dispersion value of neighboring pixels, (5) correlation coefficient, (6) neighboring pixels (7) Feature quantities such as secondary differential values are calculated. Defect determination is performed based on the relationship between the feature amount of the corresponding pixel and the defect determination criterion input via the parameter setting unit 107-4.
全体制御部１０８は、各種制御を行うＣＰＵ（全体制御部１０８に内蔵）を備え、ユーザからの検査パラメータ（特徴量の種類、しきい値など）の変更を受け付けたり、検出された欠陥情報を表示したりする表示手段と入力手段を持つユーザインターフェース部１０８−１、検出された欠陥候補の特徴量や画像などを記憶する記憶装置１０８−２と接続されている。メカニカルコントローラ１０３は、全体制御部１０８からの制御指令に基づいてステージ１０２を駆動する。尚、画像比較処理部１０７、照明部１０４、検出光学系１０５等も全体制御部１０８からの指令により駆動される。
The
図３は、実施の形態１におけるチップの構成の一例を示す図であり、欠陥検出部１００での欠陥の検出方法について説明する。検査対象となる試料（半導体ウェハ、ウェハとも記す）１０１はメモリマット部３００−１と周辺回路部３００−２とを備えてなる同一パターンのチップ３００が多数、規則的に並んでいる。全体制御部１０８では試料である半導体ウェハ１０１をステージ１０２により連続的に移動させ、これに同期して、順次、チップの像をイメージセンサ１０６より取り込み、検出画像に対し、規則的に配列されたチップの同じ位置、例えば図３の検出画像の領域３０３に対し、隣接するチップの領域３０１、３０２、３０４、３０５のデジタル画像信号を参照画像とし、参照画像の対応する画素や検出画像内の他の画素と比較し、差異の大きな画素を欠陥候補として検出する。
FIG. 3 is a diagram showing an example of the configuration of the chip in the first embodiment, and a defect detection method in the
図１０は本実施例における、検査装置により欠陥検査を実施する際の動作の流れを示す図である。所定の工程１３０を経て、欠陥検査装置１００に試料が搬入される（１００１）。次に、画像比較部１０７にて画像の取り込みを実施し（１００２）、特徴量を算出する（１００３）。欠陥候補検出部１０７−３は、記憶装置１１４に格納されている判定基準７０４を、パラメータ設定部１０７−４を介して読み込み（１００４）、前記特徴量と前記欠陥判定基準に基づき欠陥判定を実施する（１００５）。判定基準算出部１１２にて算出された判定基準を使うことで、正常部を欠陥として検出することなく、異常部のみを欠陥として検出する事が可能となる。欠陥判定の結果をユーザインターフェース部１０８−２に出力する（１００６）。
FIG. 10 is a diagram showing the flow of operation when performing defect inspection by the inspection apparatus in this embodiment. A sample is carried into the
図４は、本実施例における欠陥検査装置１００の、感度調整部１１０の構成の一例を示す図である。感度調整部１１０は制御部１１３と、記憶装置１１４と、検査感度決定部１１５を備えている。前記欠陥検出部１２０は検出した欠陥候補データを制御部１１３に入力する。入出力部は欠陥候補データを記憶装置１１４に記憶する。ＬＳＩテスタ１４０は制御部１１３に所定のプロセスを経て完成した回路パターンに対して電気テストを行って判定した良否判定データを入力する。制御部１１３は、欠陥検査装置１００で検査して得た欠陥候補データとＬＳＩテスタ１４０で検査して得られた良否判定データを検査感度決定部１１５に入力する。検査感度決定部１１５は、欠陥対応付け算出部１１１と判定基準算出部１１２とを備え、欠陥対応付け算出部１１１では、制御部１１３を介して入力された欠陥検査装置１００で検査して得た欠陥候補データとＬＳＩテスタ１４０で検査して得られた良否判定データの対応付けを実施し、判定基準算出部１１２では、対応づけられた欠陥候補データと良否判定データから、欠陥検査装置１００における欠陥判定基準を算出し、制御部１１３へ出力する。欠陥検出部１２０は、制御部１１３を介して入力された欠陥判定基準を用い欠陥判定を実施する。
FIG. 4 is a diagram illustrating an example of the configuration of the
図５Ａ〜図５Ｃは、欠陥検出部１２０から出力される前記欠陥候補データと、ＬＳＩテスタ１４０から出力される前記良否判定データの一例と、欠陥対応付け算出部１１１にて対応付けされたデータの一例を示す図である。図５Ａに示した欠陥候補データ５０１は、欠陥検出部１２０にて検出された各欠陥候補に対し、欠陥ＩＤ５１１、ウェハＩＤ５１２、レイヤＮｏ５１３、チップＮｏ５１４、検出座標５１５、特徴量５１６などのデータが付与されている。図５Ｂに示した良否判定データ５０２は、欠陥ＩＤ５１１、ウェハＩＤ５１２、レイヤＮｏ５１３、チップＮｏ５１４、検出座標５１５と、ＬＳＩテスタ１４０にて電気的特性検査の良否判定結果５１７である、正常もしくは異常というラベルが付与されている。欠陥対応付け算出部１１１は、ウェハＩＤ５１２、レイヤＮｏ５１３、チップＮｏ５１４、検出座標５１５などのデータに基づき、ＬＳＩテスタにて検査した箇所と、欠陥検出部１２０にて検出した欠陥候補との対応付けを行う。図５Ｃに示した対応付け後データ５０３には、新たに欠陥ＩＤ５２１を付与する。また、対応付け後データ５０３には、欠陥検出部とＬＳＩテスタのいずれか一方からしか検出されず、対応付けができなかったデータを含めることもできる。この場合、前記特徴量と前記良否判定結果のいずれか一方のみを持つデータとなる。
5A to 5C show examples of the defect candidate data output from the
図６は判定基準算出部１１２の構成の一例を示す図である。判定基準算出部１１２は、対応付け後データ入力部６０１、特徴空間作成部６０２、決定境界算出部６０３、判定基準出力部６０４を備えている。特徴空間作成部６０２では、欠陥対応付け算出部１１１から出力された、対応付け後のデータを、対応付け後データ入力部６０１を介して受け取り、前記した特徴量からなる特徴空間を作成する。特徴空間は、複数の特徴量からなる多次元特徴空間としても良いし、単一の特徴量または、複数の特徴量を統合した特徴量からなる一次元特徴空間としても良い。特徴量の統合方法は、ユーザが任意に決定した重みに基づき統合しても良いし、一般的な主成分分析法や判別分析法などの方法を利用しても良い。決定境界算出部６０３は、前記特徴空間内の各欠陥候補が持つ、前記良否判定の結果である正常・異常の情報に基づき、欠陥判定基準となる決定境界を算出し、判定基準出力部６０４を介して制御部１１３に判定基準を出力する。決定境界の算出方法は、一般的な分類法を適用することもできる。例えば、決定木による分類、サポートベクターマシンによる分類、最近傍則に基づく分類などである。
FIG. 6 is a diagram illustrating an example of the configuration of the determination
図７は本実施例における、前記特徴空間と前記決定境界の一例を示す図である。二次元の特徴量からなる特徴空間７００内に、前記良否判定結果が正常であった欠陥候補７０１と、前記良否判定結果が異常であった欠陥候補７０２がプロットされている。また、ＬＳＩテスタからの良否判定結果を持たないデータ７０３も合わせてプロットされている。図中の直線７０４は、前記正常であった欠陥候補７０１と前記異常であった欠陥候補７０２とを分離する決定境界である。ここでは、線形識別器により算出した決定境界７０４の例を示したが、非線形の識別器により、曲線にて正常と異常を分離する決定境界を算出しても良い。さらに、二次元の特徴空間の例を示したが、一次元または、二次元以上の特徴空間により決定境界を算出することもできる。
FIG. 7 is a diagram illustrating an example of the feature space and the decision boundary in the present embodiment. In a
図８は特徴空間と正常ラベルを持つ欠陥候補のみに基づき算出した前記決定境界の一例を示す図で、正常と異常を分離する決定境界を曲線にて表した場合を示す。ここで、対応付け後のデータ５０３が、前記良否判定結果に異常を含まない場合、正常の欠陥候補のみで決定境界を算出する。前記特徴空間内で、正常ラベルを持つ欠陥候補からはずれた欠陥候補を異常とするような決定境界を算出する。ここでの決定境界算出方法は、一般的な、マハラノビス距離に基づく方法やワンクラスサポートベクターマシンなどのワンクラス識別器を用いて算出することができる。
FIG. 8 is a diagram showing an example of the decision boundary calculated based only on the defect candidate having the feature space and the normal label, and shows a case where the decision boundary separating normality and abnormality is represented by a curve. Here, when the
図９は本実施例における、欠陥判定基準を算出する際の動作の流れを図４に示した構成に対応させて示す図である。感度調整部１１０の制御部１１３は、ＬＳＩテスタ１４０から出力された良否判定結果を読み込み（Ｓ９０１）、欠陥検出部１２０から出力された欠陥候補データを読み込む（Ｓ９０２）。次に、制御部１１３からの出力を受けて対応付け算出部１１１にて欠陥候補データと良否判定結果との対応付けを実施し（Ｓ９０３）、欠陥判定基準算出部１１２にて、対応付け後のデータに基づき、欠陥判定基準を算出する（Ｓ９０４）。最後に算出された欠陥判定基準を記憶装置１１４に格納する（Ｓ９０５）。
図１１は本実施例における、欠陥判定基準算出時のユーザインターフェースを示す図である。本実施例におけるユーザインターフェースの表示画面１１００は、検出した欠陥のウェハ上の分布を示すウェハマップ表示領域１１０１、このウェハマップ表示領域１１０１に表示された欠陥のうちポインタで指示された欠陥の情報を表示する領域１１０２、欠陥候補の画像を正常パターンの画像と対応付けて表示する領域１１０３、ウェハマップ表示領域１１０１に表示された欠陥について特徴量空間での分布を表示する領域１１０４で構成されている。特徴量空間分布表示領域１１０４では、ＬＳＩテスタ１４０からの良否判定情報を用いる前の欠陥判定しきい値を点線１１０５で、また、ＬＳＩテスタ１４０からの良否判定情報を用いて作成した欠陥判定しきい値を実線１１０６で表示する。上記データは、ウェハ毎、レイヤ毎に確認する事ができる。
FIG. 9 is a diagram showing the flow of operations when calculating defect determination criteria in the present embodiment, corresponding to the configuration shown in FIG. The
FIG. 11 is a diagram showing a user interface at the time of defect determination criterion calculation in the present embodiment. The
以下において、本発明の欠陥検査技術（欠陥検査方法および欠陥検査装置）の第２の実施例を図１２から図１６を用いて、詳細に説明する。 Hereinafter, a second embodiment of the defect inspection technique (defect inspection method and defect inspection apparatus) according to the present invention will be described in detail with reference to FIGS.
本発明のパターン検査技術の第２の実施例として、半導体ウェハの設計情報に基づき、外観検査装置により検査を実施する領域と、ＬＳＩテスタにより検査を実施する領域とを分割することで、半導体ウェハにおける検査カバー率向上と、検査時間の短縮を実現する欠陥検査技術（欠陥検査方法および欠陥検査装置）について説明する。 As a second embodiment of the pattern inspection technology of the present invention, a semiconductor wafer is divided by dividing an area to be inspected by an appearance inspection apparatus and an area to be inspected by an LSI tester based on design information of the semiconductor wafer. Defect inspection technology (defect inspection method and defect inspection apparatus) that realizes improvement of inspection coverage and shortening of inspection time will be described.
図１２は第２の実施例における、検査領域を外観検査装置とＬＳＩテスタで分担することを特徴とする、半導体検査システムの構成の一例を示す図である。検査領域設定部１９０は、記憶装置１９１から半導体ウェハの設計情報を受け取り、外観検査装置１００−１〜３にて検査する領域と、ＬＳＩテスタ１４０にて検査する領域を決定し、外観検査装置１００−１〜３とＬＳＩテスタ１４０に検査領域情報を出力する。外観検査装置１００−１〜３は、前記検査領域情報に基づき、検査対象領域に対し、検査を実施する。なお、外観検査装置１００−１〜３は実施例１で説明したものと同様の動作のため、説明は割愛する。
FIG. 12 is a diagram showing an example of the configuration of a semiconductor inspection system characterized in that an inspection area is shared by an appearance inspection apparatus and an LSI tester in the second embodiment. The inspection
図１３は、実施例２における、検査領域設定部１９０において、設定される前記検査領域情報の一例を示す図である。半導体ウェハ１０１の設計情報１３０１には、配線１３０２が存在する領域とそれ以外の領域があり、ＬＳＩテスタ１４０は、配線領域１３０２に対して検査を実施する。しかし、ＬＳＩテスタにより全ての配線領域を検査すると、検査コストが増大する場合、もしくは、検査そのものが不可能である場合がある。そこで、検査領域情報１３１１として、ＬＳＩテスタ１４０では検査できないパターンが存在する領域を外観検査装置による検査領域１３１２と、ＬＳＩテスタによる検査領域１３１３に領域を分け、欠陥検査を実施する。即ち、実施例２においては、ＬＳＩテスタ１４０では検査できないパターンが存在する領域を外観検査装置１００−１〜３でカバーするように外観検査装置１００−１〜３の検査領域を設定する。多層の半導体ウェハを対象とする場合、設計情報１３０１は複数のレイヤから構成されているため、この検査領域はレイヤ毎に設定する。また、検査領域の設定は、検査実施前に設定する必要があり、形成される回路パターンに基づき自動的に設定することもできるし、ユーザにより任意に設定する事もできる。
FIG. 13 is a diagram illustrating an example of the inspection area information set in the inspection
図１４は、実施例２における、外観検査装置１００にて欠陥検査を実施する際の動作の流れを示す図である。所定の工程１３０を経て、欠陥検査装置１００に試料が搬入される（Ｓ１４０１）。次に、欠陥検査装置１００は検査領域設定部１９０から入力した検査対象領域を読み込む（Ｓ１４０２）。画像比較部１０７は検査対象領域の画像の取り込みを実施し（Ｓ１４０３）、特徴量を算出する（Ｓ１４０４）。欠陥候補検出部１０７−３は、記憶装置１１４に格納されている判定基準７０４を、パラメータ設定部１０７−４を介して読み込み（Ｓ１４０５）、前記特徴量と前記欠陥判定基準に基づき欠陥判定を実施する（Ｓ１４０６）。欠陥判定の結果をユーザインターフェース部１０８−２に出力する（Ｓ１４０７）。
FIG. 14 is a diagram illustrating an operation flow when the defect inspection is performed by the
図１５は、実施例２における、ＬＳＩテスタ１４０にて欠陥検査を実施する際の動作の流れを示す図である。まず、ＬＳＩテスタ１４０に試料が搬入される（Ｓ１５０１）。次に、検査領域設定部１９０から入力した検査対象領域を読み込み（Ｓ１５０２）、テストパターンの設定を実施する（Ｓ１５０３）。設定したテストパターンに沿って、テストを実施し（Ｓ１５０４）、得られた良否判定結果を外観検査装置１００とユーザインターフェース部に出力する（Ｓ１５０５）。
FIG. 15 is a diagram illustrating an operation flow when the
図１６は、実施例２における、検査に先立って行う欠陥判定基準を算出する際の動作の流れを示す図である。実施例１では、ＬＳＩテスタの良否判定結果と、外観検査装置の出力である欠陥候補データを対応付けし、欠陥判定基準を算出したが、実施例２では、外観検査装置とＬＳＩテスタは互いに異なる領域に対して検査を実施しているため、対応付けができない。実施例２では、ＬＳＩテスタによる検査を実施した領域の画像を別途、外観検査装置１００（図１２に示した複数の外観検査装置１００−１〜３を纏めて外観検査装置１００と記す）にて取り込み、得られた特徴量を利用し判定基準の算出を実施する。まず、外観検査装置１００は、検査領域設定部１９０が出力した検査対象領域を読み込み（Ｓ１６０１）、試料を搬入し（Ｓ１６０２）、ＬＳＩテスタ１４０が検査を実施した領域の画像を取得（Ｓ１６０３）、特徴量を算出する（Ｓ１６０４）。次に、ＬＳＩテスタの良否判定結果を読込み（Ｓ１６０５）、対応付け算出部１１１にて欠陥候補データと良否判定結果との対応付けを実施（Ｓ１６０６）し、欠陥判定基準算出部１１２にて、対応付け後のデータに基づき、欠陥判定基準を算出する（Ｓ１６０７）。最後に算出された欠陥判定基準を記憶装置１１４に格納する（Ｓ１６０８）。
FIG. 16 is a diagram illustrating an operation flow when calculating defect determination criteria performed prior to inspection in the second embodiment. In the first embodiment, the pass / fail judgment result of the LSI tester is associated with the defect candidate data that is the output of the visual inspection apparatus, and the defect determination standard is calculated. In the second embodiment, the visual inspection apparatus and the LSI tester are different from each other. Since the inspection is performed on the area, the association cannot be performed. In the second embodiment, an image of an area that has been inspected by the LSI tester is separately obtained by an appearance inspection apparatus 100 (a plurality of appearance inspection apparatuses 100-1 to 3 shown in FIG. 12 are collectively referred to as an appearance inspection apparatus 100). The determination criteria are calculated by using the obtained feature amount. First, the
以下において、本発明の欠陥検査技術（欠陥検査方法および欠陥検査装置）の第３の実施例を図１７により、詳細に説明する。 Hereinafter, a third embodiment of the defect inspection technique (defect inspection method and defect inspection apparatus) of the present invention will be described in detail with reference to FIG.
本発明のパターン検査技術の実施例３として、実施例２で説明した欠陥検査技術において、外観検査装置の検査画像取得部と欠陥判定部を分けて、欠陥検査を実施する形態について説明する。 As a third embodiment of the pattern inspection technique of the present invention, in the defect inspection technique described in the second embodiment, an embodiment in which the inspection image acquisition unit and the defect determination unit of the visual inspection apparatus are divided and the defect inspection is performed will be described.
図１７は、実施例３における、検査領域を外観検査装置とＬＳＩテスタで分担することを特徴とする半導体検査システムの構成の一例を示す図である。 FIG. 17 is a diagram illustrating an example of a configuration of a semiconductor inspection system in which an inspection region is shared by an appearance inspection apparatus and an LSI tester according to the third embodiment.
各工程１３０間では画像取得部１６０−１〜３による画像取得のみを実施し、取得した画像は画像バッファ１７０に格納する。欠陥検出部１２１と感度調整部１１０から構成される欠陥判定画像処理部１５０は、画像バッファ１７０より画像を受け取り、欠陥検出を行う。欠陥判定部１２１は、実施例１及び２で説明した欠陥検出部１２０から、画像取得に係わる部分を除いた、欠陥判定部のみを有する。感度調整部１１０は、実施例１及び２と同様であるため、説明は割愛する。
Only the image acquisition by the image acquisition units 160-1 to 160-3 is performed between the processes 130, and the acquired images are stored in the
本実施例の構成によれば、欠陥判定画像処理部１５０は共通化が可能であるため、低コスト化が実現でき、設置面積も縮小可能である。
According to the configuration of the present embodiment, since the defect determination
前記画像取得と、それに対する前記欠陥判定画像処理は、検査領域設定部１９０から入力した検査対象領域に対して実施される。実施の形態１で示した欠陥検出部１２０では、水平方向に連続的に移動する走査型のステージ１０２による構成の一例を示したが、検査の効率化を実現するため、外観検査装置の１視野分ずつ間欠的にステップ移動するステップアンドリピート型のステージを採用しても良い。
The image acquisition and the defect determination image processing corresponding thereto are performed on the inspection target area input from the inspection
各工程間では画像取得のみを実施するため、前記試料を装置に留める時間を短縮することができる。さらに、欠陥判定画像処理は、ＬＳＩテスタによる良否判定処理が実施されるまでに、処理が終了していれば良いため、通常の工程間での処理と比較し、高精度な処理を実施することができる。高精度な欠陥判定処理の一例として、非特許文献１では、変調照明を用いた超解像顕微法において、多数の照明シフトと共に複数像を取得し、逐次的解像アルゴリズムにより解像計算を行う方法が提案されている。提案された手法は、解像計算に時間がかかるが、解像度の高い画像を得ることが可能である。このとき、前記イメージセンサ１０６は二次元カメラとしてもよい。
上記に説明した実施例１〜３では、外観検査装置として暗視野検査装置による実施例を示したが、明視野検査装置、ＳＥＭ(Scanning Electron Microscope: 走査電子顕微鏡)式検査装置など、全ての方式の検査装置に適用することができる。
Since only image acquisition is performed between the steps, the time for holding the sample in the apparatus can be shortened. Furthermore, since the defect determination image processing only needs to be completed before the pass / fail determination processing by the LSI tester is performed, it is necessary to perform high-precision processing compared to processing between normal processes. Can do. As an example of highly accurate defect determination processing, in
In the first to third embodiments described above, an example using a dark field inspection apparatus as an appearance inspection apparatus is shown. However, all methods such as a bright field inspection apparatus and a scanning electron microscope (SEM) type inspection apparatus are used. It can be applied to other inspection devices.
図１８は、ＳＥＭ式検査装置の構成の一例を示す図である。実施例１で図２を用いて説明した暗視野式検査装置と同じ、または同等の動作をする部分は同一の番号を付けた。１８００はＳＥＭを示す、ＳＥＭ１８００は、電子線源１８０１から照射された電子ビームはコンデンサーレンズ１８０２、１８０３を通過した後、電子線軸調整器１８０４により非点収差やアライメントずれを補正される。走査ユニット１８０５、１８０６により電子ビームを偏向し、電子ビームを照射する位置を制御された後。電子ビームは対物レンズ１８０７により収束されてウェハ１０１の撮像対象箇所１８５０に対して照射される。撮像対象箇所１８５０からはこの結果、２次電子と反射電子が放出され、２次電子および反射電子は１８１０の一次電子線通過穴を有した反射板に衝突し，そこで発生した二次電子が１８１１の電子検出器により検出する。１８１１で検出された２次電子および反射電子はＡ／Ｄコンバータ１８１２でデジタル信号に変換され、画像比較処理部１０７送られる。実施の形態３で示した、ステップアンドリピート方式の検査は、ＳＥＭ式検査装置においても検査効率を向上させることが可能である。
FIG. 18 is a diagram illustrating an example of the configuration of the SEM type inspection apparatus. Parts that perform the same or equivalent operations as those of the dark field inspection apparatus described with reference to FIG. 2 in Example 1 are assigned the same numbers.
さらに、異なる方式の外観検査装置を組み合わせることも可能である。図１９は光学式検査装置とＳＥＭ式検査装置における役割分担の一例を示すチップ１９０３上に形成された配線パターンの拡大図である。開口部１９０１に対してはＳＥＭ式検査装置による検査を実施し、配線部１９０２は光学式検査装置による検査を実施する。
Furthermore, it is possible to combine different types of visual inspection apparatuses. FIG. 19 is an enlarged view of a wiring pattern formed on a
また、上記実施例１〜３では、本発明の対象として、半導体デバイスの検査をする場合について説明したが、本発明はこれに限定されるものではなく、例えばＴＦＴパネルの製造工程およびその評価、ハードディスクのＧＭＲヘッド製造工程における欠陥の検査およびその評価、プリント基板における欠陥の検査およびその評価などいずれの対象に対しても適用することができる。 Moreover, in the said Examples 1-3, although the case where the test | inspection of a semiconductor device was demonstrated as the object of this invention, this invention is not limited to this, For example, the manufacturing process of a TFT panel and its evaluation, The present invention can be applied to any object such as inspection and evaluation of defects in a GMR head manufacturing process of a hard disk and inspection and evaluation of defects on a printed circuit board.
さらに、ＬＳＩテスタにて、正常と異常の２つに判定する例を示したが、配線の抵抗値などの判定にも応用する事ができる。 Further, although an example in which the LSI tester determines whether the test is normal or abnormal has been shown, the present invention can also be applied to determination of the resistance value of the wiring.
１００・・・外観検査装置 １０１・・・試料 １０２・・ステージ １０３・・・メカニカルコントローラ １０４・・・照明光学系 １０５・・・上方検出系（検出光学系） １０６・・・イメージセンサ １０７・・・画像比較処理部 １０７−１・・・前処理部 １０７−２・・・画像メモリ １０７−３・・・欠陥候補検出部 １０７−４・・・パラメータ設定部 １０７−５・・・切り出し画像作成部 １０８・・・全体制御部 １０８−１・・・ユーザインターフェース部 １０８−２・・・記憶装置 １１０・・・感度調整部 １１１・・・対応付け算出部 １１２・・・判定基準算出部 １１３・・・制御部 １１４・・・記憶装置 １２０・・・欠陥検出部 １４０・・ＬＳＩテスタ １９０・・・検査領域設定部 １７０・・・画像バッファ
DESCRIPTION OF
Claims (12)
該光が照射された前記試料からの反射光を検出器で検出して画像を取得し、
該取得した画像を処理して該画像の特徴量を抽出し、
該抽出した画像の特徴量を予め設定した基準値と比較して前記試料上の欠陥を検出する
欠陥検査方法であって、
前記予め設定した基準値を前記パターンが形成された試料を別の検査装置で検査して得た該試料の検査結果を用いて作成することを特徴とする欠陥検査方法。 Irradiate the sample on which the pattern is formed with light emitted from the light source,
The reflected light from the sample irradiated with the light is detected by a detector to obtain an image,
Processing the acquired image to extract the feature quantity of the image;
A defect inspection method for detecting defects on the sample by comparing feature values of the extracted image with a preset reference value,
A defect inspection method, wherein the preset reference value is created using an inspection result of the sample obtained by inspecting the sample on which the pattern is formed with another inspection apparatus.
該光照射手段により光が照射された前記試料からの反射光を検出する検出手段と、
該検出手段で検出した信号を処理して前記反射光による画像を形成するする画像形成手段と、
該画像形成手段で形成した画像を処理して欠陥候補を抽出する画像処理手段と、
該画像処理手段で前記欠陥候補を抽出するための条件を設定する欠陥候補抽出条件設定手段とを備え、
前記欠陥候補抽出条件設定手段は、前記欠陥候補を抽出するための条件を、前記パターンが形成された試料を別の検査装置で検査して得た該試料の検査結果を用いて作成することを特徴とする欠陥検査装置。 A light irradiation means for irradiating the sample on which the pattern is formed;
Detection means for detecting reflected light from the sample irradiated with light by the light irradiation means;
Image forming means for processing the signal detected by the detecting means to form an image by the reflected light; and
Image processing means for processing the image formed by the image forming means to extract defect candidates;
A defect candidate extraction condition setting unit that sets a condition for extracting the defect candidate by the image processing unit;
The defect candidate extraction condition setting means creates a condition for extracting the defect candidate using an inspection result of the sample obtained by inspecting the sample on which the pattern is formed with another inspection apparatus. A feature defect inspection device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011016646A JP2012154895A (en) | 2011-01-28 | 2011-01-28 | Defect inspection method and defect inspection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011016646A JP2012154895A (en) | 2011-01-28 | 2011-01-28 | Defect inspection method and defect inspection device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012154895A true JP2012154895A (en) | 2012-08-16 |
Family
ID=46836752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011016646A Pending JP2012154895A (en) | 2011-01-28 | 2011-01-28 | Defect inspection method and defect inspection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012154895A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014173882A (en) * | 2013-03-06 | 2014-09-22 | Mitsubishi Heavy Ind Ltd | Defect detection device, defect detection method and defect detection program |
| JPWO2018016430A1 (en) * | 2016-07-16 | 2019-04-25 | 株式会社リガク | Combined inspection system |
| WO2023149192A1 (en) * | 2022-02-02 | 2023-08-10 | パナソニックＩｐマネジメント株式会社 | Processing system, inspection system, processing method, and program |
-
2011
- 2011-01-28 JP JP2011016646A patent/JP2012154895A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014173882A (en) * | 2013-03-06 | 2014-09-22 | Mitsubishi Heavy Ind Ltd | Defect detection device, defect detection method and defect detection program |
| JPWO2018016430A1 (en) * | 2016-07-16 | 2019-04-25 | 株式会社リガク | Combined inspection system |
| US10983073B2 (en) | 2016-07-16 | 2021-04-20 | Rigaku Corporation | Hybrid inspection system |
| TWI749029B (en) * | 2016-07-16 | 2021-12-11 | 日商理學股份有限公司 | Composite inspection system |
| WO2023149192A1 (en) * | 2022-02-02 | 2023-08-10 | パナソニックＩｐマネジメント株式会社 | Processing system, inspection system, processing method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9865046B2 (en) | Defect inspection method and defect inspection device | |
| US10026011B2 (en) | Mask inspection apparatus, mask evaluation method and mask evaluation system | |
| JP5059297B2 (en) | Electron beam observation device | |
| JP6499898B2 (en) | Inspection method, template substrate and focus offset method | |
| JP5537282B2 (en) | Defect inspection apparatus and defect inspection method | |
| TWI667717B (en) | Outlier detection on pattern of interest image populations | |
| JP5553716B2 (en) | Defect inspection method and apparatus | |
| JP5287178B2 (en) | Defect review device | |
| JP2010025713A (en) | Flaw inspection method and flaw inspection device | |
| TW201020511A (en) | Method of measuring a three-dimensional shape | |
| US20060210144A1 (en) | Method and apparatus for reviewing defects | |
| JP2011047724A (en) | Apparatus and method for inspecting defect | |
| US20080175466A1 (en) | Inspection apparatus and inspection method | |
| JPWO2011155122A1 (en) | Circuit pattern inspection apparatus and inspection method thereof | |
| JP2007327836A (en) | Appearance inspection apparatus and method | |
| JP6431786B2 (en) | Line width error acquisition method, line width error acquisition apparatus, and inspection system | |
| JP5301405B2 (en) | Surface defect inspection equipment | |
| JP2016145887A (en) | Inspection device and method | |
| JP2005214980A (en) | Macro inspection method for wafer and automatic wafer macro inspection device | |
| JP2014137229A (en) | Inspection system and defect inspection method | |
| JP2012154895A (en) | Defect inspection method and defect inspection device | |
| JP2009222525A (en) | Substrate inspection method and substrate inspection device | |
| WO2017203554A1 (en) | Inspection information generation device, inspection information generation method, and defect inspection device | |
| KR102024112B1 (en) | Inspection method | |
| JP2013174575A (en) | Pattern inspection device, and method for controlling exposure equipment using the same |