JP2012151556A - Da conversion device - Google Patents
Da conversion device Download PDFInfo
- Publication number
- JP2012151556A JP2012151556A JP2011007042A JP2011007042A JP2012151556A JP 2012151556 A JP2012151556 A JP 2012151556A JP 2011007042 A JP2011007042 A JP 2011007042A JP 2011007042 A JP2011007042 A JP 2011007042A JP 2012151556 A JP2012151556 A JP 2012151556A
- Authority
- JP
- Japan
- Prior art keywords
- converters
- converter
- switching
- integral nonlinearity
- nonlinearity error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
この発明は、スプリアスフリーダイナミックレンジ(SFDR:Spurious Free Dynamic Range)を拡大させるための機能を有するDA変換装置(デジタルアナログ変換装置)に関する。 The present invention relates to a DA converter (digital-analog converter) having a function for expanding a spurious free dynamic range (SFDR).
一般的に、DA変換器は、理想的な変換特性からの非直線性誤差(INL:積分非直線性誤差)を有している。この非直線性誤差によって、DA変換器からのアナログ信号出力波形が歪を生じて、スプリアスを発生させる。一般的に、このスプリアスを抑圧するためには、DA変換器の分解能を高めて、誤差を小さくすることでSFDRを拡大させる。 In general, the DA converter has a nonlinear error (INL: integral nonlinearity error) from ideal conversion characteristics. Due to this non-linearity error, the analog signal output waveform from the DA converter is distorted and spurious is generated. In general, in order to suppress this spurious, the SFDR is expanded by increasing the resolution of the DA converter and reducing the error.
また、DA変換器の分解能は、デジタル信号の各ビットに相当する基準電圧を発生させる抵抗や容量のばらつきによって制約を受ける。そのような制約に対して、分解能を高くする技術としては、サンプリング周波数を本来必要な周波数よりも高くし、デルタシグマ変調等を用いて分解能を高める技術が存在するが、このような方法では、DA変換器の動作速度が制限される。 Further, the resolution of the DA converter is limited by variations in resistance and capacitance that generate a reference voltage corresponding to each bit of the digital signal. For such a restriction, as a technique for increasing the resolution, there is a technique for increasing the resolution by using a delta-sigma modulation or the like by increasing the sampling frequency higher than the originally required frequency. The operation speed of the DA converter is limited.
また、例えば特許文献1に示すような従来装置では、入力信号の上位ビット用のDA変換器と下位ビット用のDA変換器とを組み合わせることによって、SFDRの拡大を図っている。
Further, for example, in the conventional apparatus shown in
しかしながら、特許文献1に示すような従来装置では、2つのDA変換器が組み合わされた構成であるため、2つのDA変換器の積分非直線性誤差特性にミスマッチが生じると、SFDRを十分に拡大できない場合があった。
However, since the conventional apparatus as shown in
この発明は、上記のような課題を解決するためになされたものであり、複数のDA変換器のそれぞれの積分非直線性誤差の影響を抑えて高速動作できるとともに、SFDRを拡大させることができるDA変換装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and can operate at high speed while suppressing the influence of the integral nonlinearity error of each of the plurality of DA converters, and can increase the SFDR. An object is to obtain a DA converter.
この発明のDA変換装置は、入力されたデジタル信号をアナログ信号に変換する複数のDA変換器と、前記複数のDA変換器のそれぞれのアナログ信号出力を時分割で切り替えて出力するための切替手段とを備え、前記複数のDA変換器のそれぞれの積分非直線性誤差特性は、前記複数のDA変換器全体で積分非直線性誤差を平均するとゼロに近づくような特性である。 A DA converter according to the present invention includes a plurality of DA converters for converting an input digital signal into an analog signal, and a switching unit for switching and outputting each analog signal output of the plurality of DA converters in a time division manner. The integral nonlinearity error characteristic of each of the plurality of DA converters is a characteristic such that when the integral nonlinearity error is averaged over the plurality of DA converters, the integral nonlinearity error characteristic approaches zero.
この発明のDA変換装置によれば、複数のDA変換器のそれぞれの積分非直線性誤差特性が、複数のDA変換器全体で積分非直線性誤差を平均するとゼロに近づくような特性であるので、複数のDA変換器のそれぞれの積分非直線性誤差が相互に打ち消され、各DA変換器から出力されるスプリアスがキャンセルされることにより、複数のDA変換器のそれぞれの積分非直線性誤差の影響を抑えて高速動作できるとともに、SFDRを拡大させることができる。 According to the DA converter of the present invention, the integral nonlinearity error characteristic of each of the plurality of DA converters is such that the average of the integral nonlinearity error in the plurality of DA converters approaches zero. , The integral nonlinearity error of each of the plurality of DA converters cancel each other, and the spurious output from each DA converter is canceled, so that the integral nonlinearity error of each of the plurality of DA converters is reduced. It is possible to operate at high speed while suppressing the influence, and to enlarge the SFDR.
以下、この発明を実施するための形態について、図面を参照して説明する。
実施の形態1.
図1は、この発明の実施の形態1によるDA変換装置を示す構成図である。
図1において、デジタル信号源2で生成されたデジタルデータ及びクロック信号がDA変換装置(DAC)1に入力される。このDA変換装置1は、データ選択用スイッチ11と、複数のDA変換器としての第1のDA変換器(DAC1)12及び第2のDA変換器(DAC2)13と、切替手段としてのアナログ信号切替用スイッチ14と、分周器15とを有している。
Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a DA converter according to
In FIG. 1, digital data and a clock signal generated by a
図2は、図1の第1のDA変換器12及び第2のDA変換器13を示す構成図である。図2において、これらのDA変換器12,13は、基準電圧発生部31と、補正電圧発生部32と、電圧加算部33と、DA出力部34と、補正電圧メモリ35とを有している。基準電圧発生部31は、各ビットの基準電圧を発生する。補正電圧発生部32は、補正電圧を発生する。電圧加算部33は、基準電圧と補正電圧とを加算する。DA出力部34は、DA変換器12,13の入力データに従って、各ビットに対応する電圧を出力して加算する。補正電圧メモリ35は、補正電圧の設定値を記憶する。
FIG. 2 is a configuration diagram showing the
ここで、補正電圧発生部32は、このDA変換器12及び第2のDA変換器13の±1/2LSB(Least Significant Bit)程度の範囲のDA変換器に相当するが、DA変換器のMSB(Most Significant Bit)の電圧に対する精度は必要ないため、比較的容易に構成可能となる。
Here, the
次に、図3は、図1の第1のDA変換器12及び第2のDA変換器13の特性を示すグラフである。この図3に示すように、各DA変換器12,13の積分非直線性誤差特性の非線形歪特性は、互いに逆の特性である。また、第1,2のDA変換器12,13の積分非直線性誤差特性は、第1,2のDA変換器12,13の両方の積分非直線性誤差(INL)を平均するとゼロに近づくような特性である。
Next, FIG. 3 is a graph showing characteristics of the
さらに、各ビットの積分非直線性誤差の平均が最小になるような補正電圧発生部32の補正電圧が予め調整されて設定されている。補正電圧発生部32の補正電圧の値は、それぞれのDA変換器12,13の補正電圧メモリ35に記憶されている。
Further, the correction voltage of the
ここで、補正電圧発生部32、電圧加算部33及び補正電圧メモリ35は、補正手段を構成している。この補正手段による第1,2のDA変換器12,13の基準電圧の補正(微調整)によって、第1,2のDA変換器12,13の積分非直線性誤差特性が、第1,2のDA変換器12,13の両方の積分非直線性誤差(INL)を平均するとゼロに近づくような特性とされる。
Here, the correction
図4は、図1のDA変換装置1の動作タイミングを示すタイミングチャートである。図4において、デジタル信号源2で生成されたDA変換装置1の駆動用のクロックは、分周器15によって2分周される。これにより、互いに位相が360°/2=180°ずれたクロック(CLOCK1,2)が、第1のDA変換器12及び第2のDA変換器13に入力される。
FIG. 4 is a timing chart showing the operation timing of the
DAC入力データD1,D2…は、分周器15で分配されたクロックのタイミングに従って、データ選択用スイッチ11によって、第1のDA変換器12の入力データD1,D3…と、第2のDA変換器13の入力データD2,D4…とに分配される。
The DAC input data D1, D2,... Are input by the
これらのクロックによって、各DA変換器12,13が駆動され、各DA変換器12,13からアナログ電圧A1,A2…が出力される。これらのDA変換器12,13から出力されるアナログ電圧信号は、アナログ信号切替用スイッチ14に入力される。アナログ信号切替用スイッチ14は、分周器15から出力されるクロックに従って、各DA変換器12,13の出力電圧を時分割(インターリーブ)で交互に出力する。
The
上記のような実施の形態1によれば、各DA変換器12,13の積分非直線性誤差特性の非線形歪特性はそれぞれ逆の特性であり、第1,2のDA変換器12,13の積分非直線性誤差特性は、第1,2のDA変換器12,13の両方の積分非直線性誤差(INL)を平均するとゼロに近づくような特性である。このことから、各DA変換器12,13から出力されるスプリアスがキャンセル(相殺)されることにより、各DA変換器12,13の積分非直線性誤差の影響を抑えて高速動作できるとともに、SFDRを拡大させることができる。
According to the first embodiment as described above, the nonlinear distortion characteristics of the integral nonlinearity error characteristics of the
実施の形態2.
実施の形態1では、2個のDA変換器12,13を用いた構成について説明した。これに対して、実施の形態2では、3個以上のDA変換器を用いる構成について説明する。具体的に、N個のDA変換器を用いる場合、実施の形態1の分周器15においてクロックはN分周され、位相が360°/NずれたN個のクロックになって出力される。
In the first embodiment, the configuration using the two
また、複数のDA変換器のそれぞれの補正電圧発生部32は、実施の形態1の場合と同様に、理想特性に対して、それぞれのビットのINLの平均値が最小になるような補正電圧に予め調整されて設定されている。この補正電圧の値は、複数のDA変換器のそれぞれの補正電圧メモリ35に記憶されている。
Further, each of the
上記のような実施の形態2によれば、3個以上のDA変換器を用いることによって、積分非直線性誤差の平均値の誤差の精度を向上させるとともに、誤差の影響を受ける周期が長くなるため、2個のDA変換器を用いる場合に比べて、SFDRをより拡大させることができる。 According to the second embodiment as described above, by using three or more DA converters, the accuracy of the average value of the integral nonlinearity error is improved and the period affected by the error becomes longer. Therefore, the SFDR can be further expanded as compared with the case where two DA converters are used.
実施の形態3.
図5は、この発明の実施の形態3によるDA変換装置を示す構成図である。図5において、実施の形態3のDA変換装置101の概要は、実施の形態1のDA変換装置1の構成と同様であり、実施の形態3のDA変換装置101は、実施の形態1における分周器15に代えて、切替制御手段としてのディザ発生回路16を有する点が実施の形態1のDA変換装置1とは異なる。
Embodiment 3 FIG.
FIG. 5 is a block diagram showing a DA converter according to Embodiment 3 of the present invention. In FIG. 5, the outline of the
図6は、図5のDA変換装置101の動作タイミングを示すタイミングチャートを示す。実施の形態3では、図6に示すように、第1のDA変換器12と第2のDA変換器13とは同時に動作している。実施の形態3のアナログ信号切替用スイッチ14は、ディザ発生回路16から出力されたディザ信号に応じて、ディザ信号により選ばれた側のDA変換器のアナログ信号を出力する。なお、この選ばれた側のDA変換器出力を、図6では丸付きの記号で示す。
FIG. 6 is a timing chart showing the operation timing of the
従って、ディザ発生回路16は、アナログ信号の信号源として選択される第1,2のDA変換器12,13の選択周期を拡散するように、ディザ信号をアナログ信号切替用スイッチ14に送ることにより、アナログ信号切替用スイッチ14による切替を制御する。
Accordingly, the
上記のような実施の形態3によれば、第1,2のDA変換器12,13がDA変換装置1の駆動クロックと同じ速度で動作するため、実施の形態1,2に比べて動作速度が遅くなるものの、第1,2のDA変換器12,13の動作タイミングを選択するタイミングの周期性をディザ発生回路16により拡散させることによって、第1,2のDA変換器12,13のINL特性の残留誤差の影響をディザパターンにより時間的に拡散することができ、比較的簡単な構成でSFDRをより拡大させることができる。
According to the third embodiment as described above, since the first and
実施の形態4.
実施の形態3では、2個のDA変換器12,13を用いた構成について説明した。これに対して、実施の形態4では、3個のDA変換器12,13,17を用いる構成について説明する。
Embodiment 4 FIG.
In the third embodiment, the configuration using the two
図7は、この発明の実施の形態4によるDA変換器を示す構成図である。図7において、実施の形態4のDA変換装置201の構成の概要は、実施の形態3のDA変換装置101と同様であるが、実施の形態4のDA変換装置201は、第3のDA変換器(DAC3
)17、加算器18、遅延回路19及びクロック選択スイッチ20をさらに有する点が実施の形態3のDA変換装置101とは異なる。
FIG. 7 is a block diagram showing a DA converter according to Embodiment 4 of the present invention. 7, the outline of the configuration of the
) 17, an
図8は、図7のDA変換装置201の動作タイミングを示すタイミングチャートである。この図8に示すように、実施の形態4のディザ発生回路16は、+1/−1のディザ信号を出力し、加算器18でディザ信号と遅延回路19の出力とが加算されて、第1〜3のDA変換器12,13,17のうちのいずれか1つが選択される。このような構成でDA変換器を選択することによって、同じDA変換器が2回連続で選択されることがなくなる。ここで、実施の形態4では、ディザ発生回路16、加算器18、遅延回路19及びクロック選択スイッチ20が切替制御手段を構成している。実施の形態4では、データ選択用スイッチ11が切替手段を構成している。
FIG. 8 is a timing chart showing the operation timing of the
上記のような実施の形態4によれば、複数のDA変換器のうち信号出力するDA変換器がディザ信号に基づいて選択され、同一のDA変換器が連続で選択されないように、データ選択用スイッチ11及びアナログ信号切替用スイッチ14が制御される。これにより、実施の形態3のDA変換装置101に比べて、高速動作できるとともに、SFDRをより拡大させることができる。
According to the fourth embodiment as described above, the DA converter that outputs a signal among the plurality of DA converters is selected based on the dither signal, and the same DA converter is not continuously selected. The
なお、実施の形態4では、3個のDA変換器12,13,17を用いた例について説明したが、4個以上のDA変換器を用いてもよい。
In the fourth embodiment, an example using three
また、実施の形態1〜4では、基準電圧及び補正電圧を用いた構成について説明したが、電圧を電流に置き換えて、基準電流及び補正電流としてもよい。 In the first to fourth embodiments, the configuration using the reference voltage and the correction voltage has been described. However, the voltage may be replaced with a current to obtain the reference current and the correction current.
1,101,201 DA変換装置、2 デジタル信号源、11 データ選択用スイッチ(切替手段)、12 第1のDA変換器、13 第2のDA変換器、14 アナログ信号切替用スイッチ(切替手段)、15 分周器、16 ディザ発生回路、17 第3のDA変換器、16 ディザ発生回路、18 加算器、19 遅延回路、20 クロック選択スイッチ、31 基準電圧発生部、32 補正電圧発生部、33 電圧加算部、34 DA出力部、35 補正電圧メモリ。 1, 101, 201 DA converter, 2 digital signal source, 11 data selection switch (switching means), 12 first DA converter, 13 second DA converter, 14 analog signal switching switch (switching means) , 15 divider, 16 dither generation circuit, 17 third DA converter, 16 dither generation circuit, 18 adder, 19 delay circuit, 20 clock selection switch, 31 reference voltage generation unit, 32 correction voltage generation unit, 33 Voltage addition unit, 34 DA output unit, 35 correction voltage memory.
Claims (4)
前記複数のDA変換器のそれぞれのアナログ信号出力を時分割で切り替えて出力するための切替手段と
を備え、
前記複数のDA変換器のそれぞれの積分非直線性誤差特性は、前記複数のDA変換器全体で積分非直線性誤差を平均するとゼロに近づくような特性である
ことを特徴とするDA変換装置。 A plurality of DA converters for converting input digital signals into analog signals;
Switching means for switching and outputting the analog signal output of each of the plurality of DA converters in a time-sharing manner,
The integral nonlinearity error characteristic of each of the plurality of DA converters is a characteristic such that when the integral nonlinearity error is averaged over the plurality of DA converters, the DA conversion apparatus approaches zero.
ことを特徴とする請求項1記載のDA変換装置。 Each of the plurality of DA converters has correction means for correcting the reference voltage value or the reference current value of each bit so that the average of the integral nonlinearity error of each bit is minimized with respect to the ideal characteristic. The DA converter according to claim 1.
をさらに備えることを特徴とする請求項1又は請求項2に記載のDA変換装置。 A switching control unit for controlling switching by the switching unit by sending a dither signal to the switching unit so as to spread a selection cycle of the DA converter selected as a signal source of the analog signal. The DA converter according to claim 1 or 2.
前記切替制御手段は、同一の前記DA変換器が連続して選択されることを防ぐように、前記切替手段による切替を制御する
ことを特徴とする請求項3記載のDA変換装置。 The plurality of DA converters are three or more DA converters,
The DA conversion apparatus according to claim 3, wherein the switching control unit controls switching by the switching unit so as to prevent the same DA converters from being continuously selected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011007042A JP2012151556A (en) | 2011-01-17 | 2011-01-17 | Da conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011007042A JP2012151556A (en) | 2011-01-17 | 2011-01-17 | Da conversion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012151556A true JP2012151556A (en) | 2012-08-09 |
Family
ID=46793419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011007042A Withdrawn JP2012151556A (en) | 2011-01-17 | 2011-01-17 | Da conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012151556A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110391814A (en) * | 2019-07-29 | 2019-10-29 | 中国电子科技集团公司第二十四研究所 | Integral nonlinearity less digit correction method for digital analog converter in chip |
JP2020106741A (en) * | 2018-12-28 | 2020-07-09 | ミツミ電機株式会社 | Optical scanner and method for controlling the same |
-
2011
- 2011-01-17 JP JP2011007042A patent/JP2012151556A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020106741A (en) * | 2018-12-28 | 2020-07-09 | ミツミ電機株式会社 | Optical scanner and method for controlling the same |
JP7157332B2 (en) | 2018-12-28 | 2022-10-20 | ミツミ電機株式会社 | Optical scanning device and its control method |
CN110391814A (en) * | 2019-07-29 | 2019-10-29 | 中国电子科技集团公司第二十四研究所 | Integral nonlinearity less digit correction method for digital analog converter in chip |
CN110391814B (en) * | 2019-07-29 | 2023-03-10 | 中国电子科技集团公司第二十四研究所 | Integral non-linear digital correction method for digital-to-analog converter in chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109964404B (en) | High linearity phase interpolator | |
US8736476B2 (en) | Modified first-order noise-shaping dynamic-element-matching technique | |
US10693483B1 (en) | Adaptive toggle number compensation for reducing data dependent supply noise in digital-to-analog converters | |
US20090243904A1 (en) | Randomized thermometer-coding digital-to-analog converter and method therefor | |
JP4944673B2 (en) | Voltage generation circuit, analog / digital conversion circuit, image sensor system | |
US8378869B2 (en) | Fast data weighted average circuit and method | |
US6507296B1 (en) | Current source calibration circuit | |
US9634687B2 (en) | VCO-based continuous-time sigma delta modulator equipped with truncation circuit and phase-domain excess loop delay compensation | |
US7486210B1 (en) | DWA structure and method thereof, digital-to-analog signal conversion method and signal routing method | |
EP3116131A1 (en) | Digital-to-analog converter with local interleaving and resampling | |
JP2011103576A (en) | Analog-to-digital converter | |
JP5376151B2 (en) | A / D converter | |
JP2014165658A (en) | AD converter | |
JP2010093683A (en) | Digital/analog conversion circuit and method for correcting output data of the same | |
US8872687B1 (en) | Digital to analog converting method and converter insensitive to code-dependent distortions | |
US7199741B2 (en) | Method for digital/analog conversion and corresponding digital/analog converter device | |
JP2012151556A (en) | Da conversion device | |
WO2003081781A1 (en) | Semiconductor integrated circuit | |
JP5059796B2 (en) | Digital / analog converter | |
JP3927478B2 (en) | D / A converter | |
JP7499742B2 (en) | Power supply circuit and voltage detection circuit | |
JP3813614B2 (en) | Error correction circuit and A / D converter | |
TWI734560B (en) | Time-interleaved digital-to-analog converter and associated method | |
KR20160086666A (en) | Analog-to-digital converter, apparatus and method for motor drive control using the same | |
US20090224951A1 (en) | Cyclic pipeline analog-to-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140401 |