JP2012151342A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2012151342A
JP2012151342A JP2011009760A JP2011009760A JP2012151342A JP 2012151342 A JP2012151342 A JP 2012151342A JP 2011009760 A JP2011009760 A JP 2011009760A JP 2011009760 A JP2011009760 A JP 2011009760A JP 2012151342 A JP2012151342 A JP 2012151342A
Authority
JP
Japan
Prior art keywords
mold
element substrate
semiconductor device
case
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011009760A
Other languages
Japanese (ja)
Inventor
Makoto Taguchi
真 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin AW Co Ltd
Original Assignee
Aisin AW Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin AW Co Ltd filed Critical Aisin AW Co Ltd
Priority to JP2011009760A priority Critical patent/JP2012151342A/en
Publication of JP2012151342A publication Critical patent/JP2012151342A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent an influence on stress affected to a semiconductor element in response to expansion and shrinkage of a resin in integrating a circuit having a plurality of semiconductor elements by the resin.SOLUTION: A semiconductor device 100 in which a semiconductor element 4 is mounted comprises a plurality of element substrates 7 bonded onto a reference surface R of a base plate 9 and a case 2 surrounding the circumference of the plurality of element substrates 7 along the reference surface R. A molding resin 3 is filled in the inner space of the case until the height to which the element substrates 7 and the semiconductor element 4 are covered. The semiconductor device 100 further comprises a partition member 1 partitioning the inner space of the case into a plurality of molding spaces 11 by a partition wall 12. The partition wall 12 contacts the reference surface and is configured such that the height H6 from the reference surface R is higher than the molding height H5 of the molding resin 3. At least one element substrate 7 is housed in each of the plurality of molding spaces 11.

Description

本発明は、半導体素子を実装した複数の素子基板をヒートシンク上に搭載し、これらの素子基板を囲むケース部材の内側にモールド樹脂が充填される半導体装置に関する。   The present invention relates to a semiconductor device in which a plurality of element substrates mounted with semiconductor elements are mounted on a heat sink, and a mold resin is filled inside a case member surrounding these element substrates.

自動車に利用される交流モータや交流発電機など、直流電源との間で電力をやりとりして動作する回転電機は、直流と交流との間で電力変換するインバータを介して当該直流電源と接続される場合が多い。このようなインバータは、パワースイッチング素子（電力系スイッチング素子）やパワー整流素子（電力系整流素子）と称される半導体素子を用いて構成される。このような半導体素子は、比較的大容量の電流を流すことが可能であり、半導体素子の内部抵抗と電流との積に応じた発熱量も多くなる。このため、このようなインバータでは、半導体素子はヒートシンクを備えて実装されることが多い。また、一般的な構成のインバータは、上段アームのスイッチング素子と下段アームのスイッチング素子とのペアを１レッグとして、３レッグのブリッジ回路により構成される。これら６つのスイッチング素子は、互いに近傍に配置されることが好ましく、上述したヒートシンクと合わせて１つのユニットとして構成されることも多い。そのようなユニットにおいて、スイッチング素子を良好に固定し、使用中における異物の混入等からも保護するためにしばしば、特開２０１０−２６７６８５号公報（特許文献１）に例示されるように、半導体素子を収容する外装ケース内に樹脂が充填される（第３段落、図１（ｂ）等。）。そして、半導体素子が外装ケース内に封入された半導体装置が構成される。   A rotating electrical machine that operates by exchanging power with a DC power source, such as an AC motor or an AC generator used in an automobile, is connected to the DC power source via an inverter that converts power between DC and AC. There are many cases. Such an inverter is configured using a semiconductor element called a power switching element (power system switching element) or a power rectifier element (power system rectifier element). Such a semiconductor element can flow a relatively large amount of current, and the amount of heat generated according to the product of the internal resistance of the semiconductor element and the current increases. For this reason, in such an inverter, the semiconductor element is often mounted with a heat sink. Further, an inverter having a general configuration is configured by a three-leg bridge circuit, with one pair of a switching element of an upper arm and a switching element of a lower arm as one leg. These six switching elements are preferably arranged in the vicinity of each other, and are often configured as one unit together with the heat sink described above. In such a unit, in order to fix the switching element satisfactorily and protect it from contamination of foreign matters during use, a semiconductor element is often used, as exemplified in Japanese Patent Application Laid-Open No. 2010-267685 (Patent Document 1). A resin is filled in the outer case that accommodates (third paragraph, FIG. 1B, etc.). And the semiconductor device with which the semiconductor element was enclosed in the exterior case is comprised.

外装ケース内に充填される樹脂は、高い温度で溶融した状態で充填され、冷えて固まることによって半導体素子を固定する。樹脂が固まる速度は、外装ケース内の場所によって異なるため、樹脂の状態に応じた粘性の違いにより、半導体素子や半導体素子が搭載された基板に応力が印加される。また、硬化後においても、温度変化によって樹脂が膨張や収縮することによって応力が生じることもある。このような応力によって、半導体素子と基板との接合力や接着力、あるいは基板とヒートシンクとの接合力や接着力を弱めてしまう可能性がある。基板とヒートシンクとは、特開２００５−２６８５１４号公報（特許文献２）に記載されているように、シートを介して接着される場合がある（図１等）。この場合、シートの接着界面に作用する応力によって接着力が低下してしまう可能性がある。   The resin filled in the exterior case is filled in a melted state at a high temperature, and is fixed by cooling and fixing the semiconductor element. Since the speed at which the resin hardens varies depending on the location in the outer case, stress is applied to the semiconductor element and the substrate on which the semiconductor element is mounted due to the difference in viscosity according to the state of the resin. In addition, even after curing, stress may be generated due to expansion and contraction of the resin due to temperature changes. Such stress may weaken the bonding force or adhesive force between the semiconductor element and the substrate, or the bonding force or adhesive force between the substrate and the heat sink. As described in JP 2005-268514 A (Patent Document 2), the substrate and the heat sink may be bonded via a sheet (FIG. 1 and the like). In this case, the adhesive force may be reduced by the stress acting on the adhesive interface of the sheet.

特開２０１０−２６７６８５号公報JP 2010-267685 A 特開２００５−２６８５１４号公報JP 2005-268514 A

上記背景に鑑みて、複数の半導体素子を有して構成される回路を樹脂により一体化するに際し、樹脂の膨張収縮に応じて半導体素子に作用する応力の影響を抑制することが望まれる。   In view of the above background, when integrating a circuit including a plurality of semiconductor elements with a resin, it is desired to suppress the influence of stress acting on the semiconductor elements in accordance with the expansion and contraction of the resin.

上記課題に鑑みた本発明に係る半導体装置の特徴構成は、
ヒートシンクとなるベースプレートと、
一方の面が半導体素子を載置する載置面であり、他方の面が前記ベースプレートの基準面に接着される接着面である複数の素子基板と、
前記基準面に当接すると共に前記基準面に沿って複数の前記素子基板の周囲を囲むケース部材と、を備え、
前記基準面を底部とし前記ケース部材を周壁部として形成されるケース内空間に、前記素子基板と前記半導体素子とを覆う高さまでモールド樹脂が充填される半導体装置であって、
前記ケース内空間を区画壁によって複数のモールド空間に区画する区画部材を備え、
前記区画壁は、前記基準面に当接すると共に前記基準面からの高さが前記モールド樹脂の充填高さよりも高くなるように構成され、
前記複数のモールド空間のそれぞれに少なくとも１つの前記素子基板が収容されている点にある。 In view of the above problems, the characteristic configuration of the semiconductor device according to the present invention is as follows.
A base plate as a heat sink;
A plurality of element substrates, wherein one surface is a mounting surface on which a semiconductor element is mounted, and the other surface is an adhesive surface bonded to a reference surface of the base plate;
A case member that abuts on the reference surface and surrounds the plurality of element substrates along the reference surface;
A semiconductor device in which a mold resin is filled to a height that covers the element substrate and the semiconductor element in a case inner space formed with the reference surface as a bottom and the case member as a peripheral wall;
A partition member that partitions the inner space of the case into a plurality of mold spaces by partition walls;
The partition wall is configured such that the height from the reference surface is higher than the filling height of the mold resin while being in contact with the reference surface.
At least one element substrate is accommodated in each of the plurality of mold spaces.

区画部材を用いて、ケース内空間が複数のモールド空間に分割して区画されることにより、各モールド空間の体積や、基準面に直交する方向に見た基準面視における平面形状の面積が、ケース内空間に比べて小さくなる。溶融した状態でモールド空間に充填されたモールド樹脂が固まる際に、応力が作用する範囲は区画部材によって分断され、応力の及ぶ範囲は各モールド空間内に留まることになる。従って、モールド樹脂の粘性の違いによって生じる応力が抑制される。同様に、硬化後に、温度変化によってモールド樹脂が膨張や収縮することによって生じる応力も、各モールド空間内に限定されるから、区画部材を用いてケース内空間を分割しない場合に比べて、応力は抑制される。その結果、複数の半導体素子を有して構成される回路をモールド樹脂により一体化するに際し、モールド樹脂の膨張収縮に応じて半導体素子に作用する応力の影響を抑制することが可能となる。   By using the partition member, the space in the case is divided and divided into a plurality of mold spaces, so that the volume of each mold space and the area of the planar shape in the reference plane view in the direction orthogonal to the reference plane are Smaller than the space inside the case. When the mold resin filled in the mold space in the melted state is solidified, the range in which the stress acts is divided by the partition member, and the range covered by the stress remains in each mold space. Therefore, the stress produced by the difference in the viscosity of the mold resin is suppressed. Similarly, after curing, the stress caused by the expansion and contraction of the mold resin due to temperature change is also limited to each mold space, so the stress is less than when the partition space is not used to divide the case internal space. It is suppressed. As a result, when a circuit configured with a plurality of semiconductor elements is integrated with the mold resin, it is possible to suppress the influence of stress acting on the semiconductor elements in accordance with the expansion and contraction of the mold resin.

ここで、前記区画部材は、複数の前記モールド空間のそれぞれに１つの前記素子基板を収容するように形成されていると好適である。基準面視における平面形状が各素子基板に応じた大きさとなり、モールド空間の体積も各素子基板に応じた大きさとなるので、半導体素子に影響する応力を最大限に抑制することが可能となる。   Here, it is preferable that the partition member is formed so as to accommodate one element substrate in each of the plurality of mold spaces. The planar shape in the reference plane view has a size corresponding to each element substrate, and the volume of the mold space also becomes a size corresponding to each element substrate, so that stress affecting the semiconductor element can be suppressed to the maximum. .

モールド空間に充填されたモールド樹脂は、区画部材と接する周辺部から硬化し、モールド空間の重心近くが最も遅く硬化する。従って、基準面視での平面形状における素子基板の重心と、モールド空間との重心とが近くになるように、モールド空間内に素子基板が配置されるとよい。本発明に係る半導体装置は、１つの好適な態様として、前記基準面に直交する方向に見た基準面視における前記素子基板と前記モールド空間との平面形状が、同方向且つ前記モールド空間の方が大きい相似形状であり、それぞれの前記素子基板が、それぞれの前記モールド空間の中央に配置されている構成とすることができる。   The mold resin filled in the mold space is cured from the peripheral portion in contact with the partition member, and is most slowly cured near the center of gravity of the mold space. Therefore, the element substrate is preferably arranged in the mold space so that the center of gravity of the element substrate in the planar shape in the reference plane view and the center of gravity of the mold space are close to each other. As a preferred aspect of the semiconductor device according to the present invention, the planar shape of the element substrate and the mold space in the reference plane view in the direction orthogonal to the reference plane is the same direction and the mold space is the same. Can be configured such that each of the element substrates is arranged at the center of each of the mold spaces.

特許文献２を例として提示したように、ヒートシンクとなるベースプレートと、素子基板の接着面とは、絶縁を兼ねたシート状部材によって接着される場合がある。この場合、半導体素子を搭載した素子基板と区画部材とは、ベースプレートに対してほぼ同時に押圧されることによって、ベースプレートに接着される。この際、ベースプレートの基準面に対して直交する方向からの押圧力によって、シート状部材には基準面に沿った力も働くことになる。この力によって、素子基板の端部や区画部材の端部において、シート状部材にボイドと称される空隙が生じる可能性がある。素子基板の端部においてボイドが生じると、熱伝導性のよい銅などの金属によって構成されることの多いベースプレートと、素子基板との間の絶縁性が低下してしまう。   As shown in Patent Document 2, for example, the base plate serving as a heat sink and the bonding surface of the element substrate may be bonded by a sheet-like member that also serves as an insulation. In this case, the element substrate on which the semiconductor element is mounted and the partition member are bonded to the base plate by being pressed almost simultaneously against the base plate. At this time, a force along the reference plane also acts on the sheet-like member due to the pressing force from the direction orthogonal to the reference plane of the base plate. Due to this force, there is a possibility that a void called a void is generated in the sheet-like member at the end of the element substrate or the end of the partition member. If a void is generated at the end of the element substrate, the insulation between the element plate and the base plate, which is often made of a metal such as copper having good thermal conductivity, is deteriorated.

そこで、本発明に係る半導体装置は、１つの態様として、前記基準面と前記素子基板との間に、熱と押圧力とによって両者を接着するシート状部材を備え、前記区画部材は、前記区画壁と前記素子基板との隙間が前記シート状部材の厚さ以下となるように形成されていると好適である。区画壁と素子基板との隙間がシート状部材の厚さ以下であると、素子基板の端部においては、シート状部材にボイドが生じにくくなる。区画壁の端部においては、ボイドが生じる可能性があるが、このボイドと素子基板との間には、シート状部材よりも遙かに厚みのある区画壁が存在するので、ボイドによる絶縁性の低下は抑制される。   In view of this, the semiconductor device according to the present invention includes, as one aspect, a sheet-like member that adheres both of the reference surface and the element substrate by heat and pressing force, and the partition member includes the partition It is preferable that the gap between the wall and the element substrate is formed to be equal to or less than the thickness of the sheet-like member. If the gap between the partition wall and the element substrate is equal to or less than the thickness of the sheet-like member, voids are less likely to occur in the sheet-like member at the end of the element substrate. Voids may occur at the end of the partition wall, but there is a partition wall that is much thicker than the sheet-like member between the void and the element substrate. The decrease in is suppressed.

半導体装置により構成されるインバータの一例を示す模式的回路図Schematic circuit diagram showing an example of an inverter composed of a semiconductor device ＩＧＢＴモジュールの構成例を模式的に示す斜視図The perspective view which shows the structural example of an IGBT module typically 半導体装置の構成例を模式的に示す分解斜視図An exploded perspective view schematically showing a configuration example of a semiconductor device 半導体装置の模式的な上面図及び断面図Schematic top view and cross-sectional view of a semiconductor device 区画部材を用いない半導体装置のモールド樹脂による応力を模式的に示す図The figure which shows typically the stress by the mold resin of the semiconductor device which does not use a partition member 区画部材の端部において樹脂シートに生じるボイドを模式的に示す図The figure which shows typically the void which arises in the resin sheet in the edge part of a division member 素子基板の端部において樹脂シートに生じるボイドを模式的に示す図The figure which shows typically the void which arises in the resin sheet in the edge part of an element substrate 区画部材の模式的な上面図Schematic top view of partition member 区画部材の他の構成例を模式的に示す上面図Top view schematically showing another configuration example of the partition member ケース部材と区画部材とによりモールド空間を形成する例を模式的に示す上面図The top view which shows typically the example which forms mold space with a case member and a division member 複数の素子基板を収めるモールド空間の一例を模式的に示す上面図A top view schematically showing an example of a mold space for accommodating a plurality of element substrates.

以下、図面を利用して本発明に係る半導体装置の実施形態を説明する。このような半導体装置は、例えば、電気自動車やハイブリッド自動車の駆動力源となる回転電機を駆動する駆動装置に利用されるインバータに適用される。図１に示すように、回転電機３０は、３相交流により動作する交流電動機であり、必要に応じて電動機としても発電機としても動作する。インバータ３１は、正極Ｐ及び負極Ｎの直流電力と交流電力との間で電力変換を行う。   Embodiments of a semiconductor device according to the present invention will be described below with reference to the drawings. Such a semiconductor device is applied to, for example, an inverter that is used in a driving device that drives a rotating electrical machine that is a driving force source of an electric vehicle or a hybrid vehicle. As shown in FIG. 1, the rotating electrical machine 30 is an AC electric motor that operates by three-phase alternating current, and operates as an electric motor and a generator as necessary. The inverter 31 performs power conversion between the DC power of the positive electrode P and the negative electrode N and the AC power.

インバータ３１は、上段アーム３３及び下段アーム３４からなる一対のスイッチング素子４１の直列回路により構成される１回線のレッグ３２を、Ｕ，Ｖ，Ｗの各相に対応して３回線有したブリッジ回路として構成され、直流電力と３相交流との間で電力変換を行う。本実施形態では、スイッチング素子として、ＩＧＢＴ（insulated gate bipolar transistor）４１を用いる例を示している。スイッチング素子としては、ＩＧＢＴ４１の他に、バイポーラ型、電界効果型、ＭＯＳ型など種々の構造のパワートランジスタを用いることができる。また、各スイッチング素子４１には、それぞれフリーホイールダイオード４２が並列接続されている（以下、適宜単にダイオード４２と称する。）。   The inverter 31 is a bridge circuit having three lines corresponding to each phase of U, V, and W, each of which is composed of a series circuit of a pair of switching elements 41 including an upper arm 33 and a lower arm 34. The power conversion is performed between DC power and three-phase AC. In the present embodiment, an example is shown in which an IGBT (insulated gate bipolar transistor) 41 is used as the switching element. As the switching element, power transistors having various structures such as a bipolar type, a field effect type, and a MOS type can be used in addition to the IGBT 41. Each switching element 41 is connected in parallel with a free wheel diode 42 (hereinafter simply referred to as a diode 42 as appropriate).

本実施形態においては、各アーム３３，３４が１つのＩＧＢＴモジュール１０として構成されている。図２に示すように、ＩＧＢＴモジュール１０は、セラミックや導電性のある金属を素子基板７とした素子基板アッセンブリとして構成されている。本実施形態では、素子基板７は、銅により構成されており、大電流により発熱するＩＧＢＴ４１やダイオード４２のヒートスプレッダとしても機能する。素子基板７の図示上面側は、ＩＧＢＴ４１やダイオード４２が載置される載置面Ａであり、図示下面側は、後述するように放熱フィンなどを有するヒートシンクに接着される接着面Ｂである。載置面Ａには、不図示の素子配置領域が形成され、この素子配置領域にＩＧＢＴ４１やダイオード４２が例えば半田付けにより実装される。尚、図２における符号５は、電極部材６を接続するためのパッドである。   In the present embodiment, each arm 33, 34 is configured as one IGBT module 10. As shown in FIG. 2, the IGBT module 10 is configured as an element substrate assembly in which an element substrate 7 is made of ceramic or conductive metal. In the present embodiment, the element substrate 7 is made of copper, and also functions as a heat spreader for the IGBT 41 and the diode 42 that generate heat due to a large current. The upper surface side of the element substrate 7 is a mounting surface A on which the IGBT 41 and the diode 42 are mounted, and the lower surface side of the element substrate 7 is an adhesive surface B that is bonded to a heat sink having radiation fins and the like as will be described later. An element arrangement area (not shown) is formed on the mounting surface A, and the IGBT 41 and the diode 42 are mounted on the element arrangement area by, for example, soldering. 2 is a pad for connecting the electrode member 6.

本実施形態において、ＩＧＢＴ４１は、図示上面側にエミッタ電極及びゲート電極を備え、図示下面側にコレクタ電極を備えている。また、ダイオード４２は、図示上面側にアノード電極を備え、図示下面側にカソード電極を備えている。半田付けにより素子基板７に実装されたＩＧＢＴ４１の下面のコレクタ電極は、銅製の素子基板７と導通する。同様に、素子基板７に実装されたダイオード４２のカソード電極も、銅製の素子基板７と導通する。つまり、ＩＧＢＴ４１のコレクタ電極とダイオード４２のカソード電極とは、素子基板７を介して図１の回路図に示すように電気的に接続される。   In the present embodiment, the IGBT 41 includes an emitter electrode and a gate electrode on the upper surface side in the drawing, and a collector electrode on the lower surface side in the drawing. The diode 42 includes an anode electrode on the upper surface side in the drawing and a cathode electrode on the lower surface side in the drawing. The collector electrode on the lower surface of the IGBT 41 mounted on the element substrate 7 by soldering is electrically connected to the copper element substrate 7. Similarly, the cathode electrode of the diode 42 mounted on the element substrate 7 is also electrically connected to the copper element substrate 7. That is, the collector electrode of the IGBT 41 and the cathode electrode of the diode 42 are electrically connected via the element substrate 7 as shown in the circuit diagram of FIG.

また、ＩＧＢＴ４１の上面側に形成されたエミッタ電極とダイオード４２の上面側に形成されたアノード電極とは、図２に示すように第１電極部材６１（電極部材６）を介して導通する。即ち、ＩＧＢＴ４１のエミッタ電極とダイオード４２のアノード電極とは、図１の回路図に示すように電気的に接続される。素子基板７に設けられたパッド５に接続された第２電極部材６２（電極部材６）は、素子基板７と導通する。即ち、第２電極部材６２は、ＩＧＢＴ４１のコレクタ電極及びダイオード４２のカソード電極と導通する。   Further, the emitter electrode formed on the upper surface side of the IGBT 41 and the anode electrode formed on the upper surface side of the diode 42 are electrically connected via the first electrode member 61 (electrode member 6) as shown in FIG. That is, the emitter electrode of the IGBT 41 and the anode electrode of the diode 42 are electrically connected as shown in the circuit diagram of FIG. The second electrode member 62 (electrode member 6) connected to the pad 5 provided on the element substrate 7 is electrically connected to the element substrate 7. That is, the second electrode member 62 is electrically connected to the collector electrode of the IGBT 41 and the cathode electrode of the diode 42.

そして、各ＩＧＢＴモジュール１０の電極部材６を不図示のバスバーなどの電流容量の大きい導体で接続することによって、図１に示すようなインバータ３１の回路が構成される。上述したように、各アーム３３，３４のエミッタ側には第１電極部材６１が設けられ、コレクタ側には第２電極部材６２が設けられる。複数のアームの電極部材６（６１，６２）をバスバーによって接続することによって、各レッグが構成される。また、各アーム３３，３４（各レッグ３２）は、直流の正極Ｐ及び負極Ｎとも、電極部材６及び不図示のバスバーを介して接続される。同様に、各レッグと回転電機３０の各ステータコイルとも、電極部材６及び不図示のバスバーを介して接続される。バスバーについては図示を省略するが、このようにして、図１の回路図に例示したインバータ３１が、図３及び図４に示すようなインバータユニット１００（半導体装置）として構成される。尚、ＩＧＢＴ４１及びダイオード４２は、本発明の半導体素子４に相当する。   And the circuit of the inverter 31 as shown in FIG. 1 is comprised by connecting the electrode member 6 of each IGBT module 10 with conductors with large current capacity, such as a bus bar not shown. As described above, the first electrode member 61 is provided on the emitter side of each arm 33, 34, and the second electrode member 62 is provided on the collector side. Each leg is comprised by connecting the electrode member 6 (61, 62) of a some arm with a bus bar. The arms 33 and 34 (legs 32) are also connected to the DC positive electrode P and the negative electrode N via the electrode member 6 and a bus bar (not shown). Similarly, each leg and each stator coil of the rotating electrical machine 30 are connected via the electrode member 6 and a bus bar (not shown). Although not shown for the bus bar, the inverter 31 illustrated in the circuit diagram of FIG. 1 is configured as an inverter unit 100 (semiconductor device) as shown in FIGS. The IGBT 41 and the diode 42 correspond to the semiconductor element 4 of the present invention.

一方、図２に示すように、ＩＧＢＴ４１には、信号端子４５が設けられている。この信号端子４５にはＩＧＢＴ４１のゲート端子も含まれる。ゲート端子に入力されるゲート駆動信号の電流は、コレクタ−エミッタ間を流れる電流に比べて非常に小さいため、端子もコレクタやエミッタに比べて小規模に形成されている。また、信号の伝送にも大きな電流容量は必要ないため、バスバーなどではなく、不図示の金属細線等によるワイヤーボンディングによってゲート駆動信号を生成する制御回路と接続される。尚、ＩＧＢＴ４１には、過電流や温度上昇などを検出する診断回路を備えているものもあり、そのような診断回路の結果も信号端子４５を介して伝送される。図２において複数の信号端子４５を例示しているのは、このためである。   On the other hand, as shown in FIG. 2, the IGBT 41 is provided with a signal terminal 45. The signal terminal 45 includes the gate terminal of the IGBT 41. Since the current of the gate drive signal input to the gate terminal is very small compared to the current flowing between the collector and the emitter, the terminal is also formed on a small scale compared to the collector and emitter. In addition, since a large current capacity is not required for signal transmission, it is not connected to a bus bar or the like but connected to a control circuit that generates a gate drive signal by wire bonding using a thin metal wire (not shown). Note that some IGBTs 41 are provided with a diagnostic circuit that detects an overcurrent, a temperature rise, and the like, and the result of such a diagnostic circuit is also transmitted via the signal terminal 45. This is why the plurality of signal terminals 45 are illustrated in FIG.

インバータユニット１００は、図３及び図４に示すように、放熱フィン９１を有してヒートシンクとして機能するベースプレート９と、樹脂シート（接着性のシート状部材）８と、素子基板アッセンブリとしての複数のＩＧＢＴモジュール１０と、素子基板７（素子基板アッセンブリ）を囲うケース部材２と、ケース部材２により形成されるケース内空間を複数のモールド空間１１に区画する区画部材１と、を備えて構成される。モールド樹脂３は、素子基板アッセンブリ（ＩＧＢＴモジュール１０）、つまり、素子基板７と半導体素子４とを覆う高さまで充填される。モールド樹脂３は、例えばエポキシ樹脂である。また、区画部材１及びケース部材２は、各種プラスチックなどの樹脂材料により形成されている。ベースプレート９は、例えばアルミニウムにより形成されている。   As shown in FIGS. 3 and 4, the inverter unit 100 includes a base plate 9 that has heat radiation fins 91 and functions as a heat sink, a resin sheet (adhesive sheet-like member) 8, and a plurality of element substrate assemblies. An IGBT module 10, a case member 2 that surrounds the element substrate 7 (element substrate assembly), and a partition member 1 that partitions a case internal space formed by the case member 2 into a plurality of mold spaces 11. . The mold resin 3 is filled to a height that covers the element substrate assembly (IGBT module 10), that is, the element substrate 7 and the semiconductor element 4. The mold resin 3 is, for example, an epoxy resin. Moreover, the partition member 1 and the case member 2 are formed of resin materials such as various plastics. The base plate 9 is made of, for example, aluminum.

放熱フィン９１は、ベースプレート９の一方の面（図示下面側）に対してほぼ垂直に設けられた、所定の厚さの複数の板状部によって形成されている。ベースプレート９の他方の面（図示上面側）には、絶縁性の樹脂シート８が貼り付けられる。樹脂シート８は、電気的絶縁性、熱伝導性、接着性を備える樹脂素材により形成されている。樹脂シート８は、例えば、エポキシとアルミナフィラーとの混合材料に形成されており、その厚みは１５０〜２００μｍ程度である。樹脂シート８の上に、ＩＧＢＴモジュール１０と区画部材１とが配置され、半導体素子４に応力が掛からないように、素子基板７と区画部材１とがほぼ均等な圧力でほぼ同時にベースプレート９に押しつけられる。例えば、素子基板７の載置面Ａと、区画部材１の上面Ｃとに接触する治具によりベースプレート９に押しつけられ、押圧力により素子基板７の接着面Ｂと区画部材１の接着面Ｄとが、ベースプレート９に接着される。   The heat radiating fins 91 are formed by a plurality of plate-like portions having a predetermined thickness provided substantially perpendicular to one surface (the lower surface in the drawing) of the base plate 9. An insulating resin sheet 8 is attached to the other surface (the upper surface side in the drawing) of the base plate 9. The resin sheet 8 is formed of a resin material having electrical insulation, thermal conductivity, and adhesiveness. The resin sheet 8 is formed of, for example, a mixed material of epoxy and alumina filler, and the thickness thereof is about 150 to 200 μm. The IGBT module 10 and the partition member 1 are arranged on the resin sheet 8, and the element substrate 7 and the partition member 1 are pressed against the base plate 9 almost at the same time with substantially equal pressure so that the semiconductor element 4 is not stressed. It is done. For example, it is pressed against the base plate 9 by a jig that contacts the mounting surface A of the element substrate 7 and the upper surface C of the partition member 1, and the adhesive surface B of the element substrate 7 and the adhesive surface D of the partition member 1 are pressed by the pressing force. Is bonded to the base plate 9.

ベースプレート９の基準面Ｒに当接したケース部材２は、基準面Ｒに沿って複数の素子基板７（素子基板アッセンブリ）の周囲を囲んでいる。つまり、ベースプレート９の基準面Ｒを底部とし、基準面Ｒに当接するケース部材２を周壁部として、ケース内空間が形成される。本実施形態では、このケース内空間の中に区画部材１が備えられ、区画部材１によって、ケース内空間が複数のモールド空間１１に分割される。図３及び図４に示すように、区画部材１は、区画壁１２を有して構成されており、この区画壁１２によってケース内空間が複数のモールド空間１１に区画される。   The case member 2 in contact with the reference surface R of the base plate 9 surrounds a plurality of element substrates 7 (element substrate assemblies) along the reference surface R. In other words, the space in the case is formed with the reference surface R of the base plate 9 as the bottom and the case member 2 in contact with the reference surface R as the peripheral wall. In the present embodiment, the partition member 1 is provided in the case interior space, and the partition member 1 divides the case interior space into a plurality of mold spaces 11. As shown in FIGS. 3 and 4, the partition member 1 is configured to have a partition wall 12, and the partition inner wall partitions the case internal space into a plurality of mold spaces 11.

各モールド空間１１は、ベースプレート９の基準面Ｒあるいは基準面Ｒ上に貼られた樹脂シート８を底部とし、区画壁１２を周壁部として形成される。そして、各モールド空間１１には、少なくとも１つのＩＧＢＴモジュール１０が収容されている。モールド樹脂３は、各モールド空間１１において、それぞれのモールド空間１１に収容された素子基板７及び当該素子基板７に搭載された半導体素子４を覆う高さまで充填される。この際、電極部材６は、不図示のバスバーとの接続を確保するために、完全に覆われることなく、電極上面を露出する形態で封入される。また、充填されるモールド樹脂３が各モールド空間１１から溢れ出ることがないように、区画壁１２はモールド樹脂３の充填高さよりも高くなるように構成されている。   Each mold space 11 is formed with the reference surface R of the base plate 9 or the resin sheet 8 affixed on the reference surface R as the bottom and the partition wall 12 as the peripheral wall. Each mold space 11 accommodates at least one IGBT module 10. The mold resin 3 is filled in each mold space 11 to a height that covers the element substrate 7 accommodated in each mold space 11 and the semiconductor element 4 mounted on the element substrate 7. At this time, the electrode member 6 is sealed in a form that exposes the upper surface of the electrode without being completely covered, in order to ensure connection with a bus bar (not shown). Further, the partition wall 12 is configured to be higher than the filling height of the mold resin 3 so that the mold resin 3 to be filled does not overflow from each mold space 11.

図４（ｂ）に示すように、樹脂シート８の厚みを樹脂シート厚Ｈ１とし、素子基板７の厚みを基板厚Ｈ２とし、半導体素子４の厚みをチップ厚Ｈ３とする。モールド樹脂３の充填高さＨ５は、樹脂シート厚Ｈ１と基板厚Ｈ２とチップ厚Ｈ３との和Ｈ４よりも大きい値となるように設定されている。一方、基準面Ｒから電極部材６の上面までの高さである電極上面高さＨ６は、モールド樹脂３が充填された後も、電極上面を露出させるために、充填高さＨ５よりも大きい。また、区画壁１２の基準面Ｒからの高さである区画壁高さＨ７は、上述したように、モールド樹脂３が各モールド空間１１から溢れ出ることがないように、充填高さＨ５よりも高く設定されている。尚、区画壁高さＨ７と電極上面高さＨ６とは何れの方が高くてもよいが、不図示のバスバーによる配線を容易にする上では、区画壁高さＨ７よりも電極上面高さＨ６の方が大きいほうが好ましい。   As shown in FIG. 4B, the thickness of the resin sheet 8 is the resin sheet thickness H1, the thickness of the element substrate 7 is the substrate thickness H2, and the thickness of the semiconductor element 4 is the chip thickness H3. The filling height H5 of the mold resin 3 is set to be larger than the sum H4 of the resin sheet thickness H1, the substrate thickness H2, and the chip thickness H3. On the other hand, the electrode upper surface height H6, which is the height from the reference surface R to the upper surface of the electrode member 6, is larger than the filling height H5 in order to expose the electrode upper surface even after the mold resin 3 is filled. Further, the partition wall height H7 that is the height from the reference plane R of the partition wall 12 is higher than the filling height H5 so that the mold resin 3 does not overflow from each mold space 11 as described above. It is set high. Either the partition wall height H7 or the electrode upper surface height H6 may be higher, but in order to facilitate wiring by a bus bar (not shown), the electrode upper surface height H6 is higher than the partition wall height H7. The larger one is preferable.

尚、本実施形態では、図４（ａ）に示すように、１つのモールド空間１１に１つの素子基板７（素子基板アッセンブリ、ＩＧＢＴモジュール１０）が収容されている。換言すれば、区画部材１は、複数のモールド空間１１のそれぞれに１つの素子基板７を収容するように形成されている。区画部材１を用いて、ケース内空間が複数のモールド空間１１に分割して区画されることにより、各モールド空間１１の体積や、基準面Ｒに直交する方向に見た基準面視における平面形状の面積は、ケース内空間に比べて小さくなる。さらに、１つのモールド空間１１に１つの素子基板７が収容されていると、基準面視における平面形状が各素子基板７に応じた大きさとなり、モールド空間１１の体積も各素子基板７に応じた大きさとなる。このように構成すれば、溶融した状態でモールド空間１１に充填されたモールド樹脂３が固まる際に、粘性の違いによって生じる応力が作用する範囲は区画部材１によって分断された各モールド空間１１の中に留まる。従って、モールド樹脂３の粘性の違いによって生じる応力が抑制される。   In the present embodiment, as shown in FIG. 4A, one element substrate 7 (element substrate assembly, IGBT module 10) is accommodated in one mold space 11. In other words, the partition member 1 is formed so as to accommodate one element substrate 7 in each of the plurality of mold spaces 11. By using the partition member 1, the internal space of the case is divided into a plurality of mold spaces 11, so that the volume of each mold space 11 and the planar shape in a reference plane view viewed in a direction orthogonal to the reference plane R Is smaller than the space in the case. Further, when one element substrate 7 is accommodated in one mold space 11, the planar shape in the reference plane view has a size corresponding to each element substrate 7, and the volume of the mold space 11 also depends on each element substrate 7. It becomes the size. With this configuration, when the mold resin 3 filled in the mold space 11 in the melted state is solidified, the range in which the stress caused by the difference in viscosity acts is in each mold space 11 divided by the partition member 1. Stay on. Accordingly, the stress caused by the difference in viscosity of the mold resin 3 is suppressed.

図５は、区画部材１を用いて複数のモールド空間１１に区画することなく、ケース内空間にモールド樹脂３を充填した場合の模式的な応力Ｆ２を破線で示している。図４には、１つのモールド空間１１における模式的な応力Ｆ１を破線で示している。図４及び図５の比較により明らかなように、モールド樹脂３が流動可能な範囲が、ケース内空間に比べて狭いモールド空間１１では、モールド樹脂３の膨張や収縮に伴う応力Ｆ１が、ケース内空間全体において生じる応力Ｆ２に比べて小さくなる。その結果、複数の半導体素子４を有して構成される回路をモールド樹脂３により一体化するに際し、モールド樹脂３の膨張収縮に応じて半導体素子４に作用する応力の影響を抑制することが可能となる。   FIG. 5 shows a schematic stress F <b> 2 in the case where the mold resin 3 is filled in the space in the case without partitioning into the plurality of mold spaces 11 using the partition member 1, by a broken line. In FIG. 4, a schematic stress F1 in one mold space 11 is indicated by a broken line. As apparent from the comparison between FIGS. 4 and 5, in the mold space 11 in which the range in which the mold resin 3 can flow is narrower than the space in the case, the stress F <b> 1 due to expansion and contraction of the mold resin 3 is in the case. It becomes smaller than the stress F2 generated in the entire space. As a result, when a circuit having a plurality of semiconductor elements 4 is integrated with the mold resin 3, it is possible to suppress the influence of stress acting on the semiconductor elements 4 according to the expansion and contraction of the mold resin 3. It becomes.

さらに本実施形態においては、素子基板７の外形がほぼ矩形であり、区画部材１によって区画されるモールド空間１１の基準面視の平面形状も矩形である。具体的には、基準面視における素子基板７とモールド空間１１との平面形状は、同方向且つモールド空間１１の平面形状の方が大きい相似形状である。図２に示すように、素子基板７の外形は、角部は面取りされているが、ほぼＸ７：Ｙ７の比率の長方形である。また、図４に示すように、モールド空間１１の平面形状は、ほぼＸ１：Ｙ１の比率の長方形である。素子基板７の外形と、モールド空間１１の平面形状は、「Ｘ７：Ｙ７≒Ｘ１：Ｙ１」を満たす相似形状である。また、それぞれ、「Ｘ７＜Ｘ１，Ｙ７＜Ｙ１」を満たし、素子基板７の外形に比べて、モールド空間１１の平面形状の方が大きい。そして、それぞれの素子基板７は、それぞれのモールド空間１１の中央に配置されている。モールド空間１１に充填されたモールド樹脂３は、区画部材１と接する周辺部から硬化し、モールド空間１１の重心近くが最も遅く硬化する。従って、基準面視における素子基板７の重心と、モールド空間１１との重心とが近くになるように、モールド空間１１のほぼ中央に素子基板７が配置されるとよい。   Furthermore, in this embodiment, the outer shape of the element substrate 7 is substantially rectangular, and the planar shape of the mold space 11 partitioned by the partition member 1 is also rectangular. Specifically, the planar shape of the element substrate 7 and the mold space 11 in the reference plane view is a similar shape in the same direction and the planar shape of the mold space 11 is larger. As shown in FIG. 2, the outer shape of the element substrate 7 is a rectangle having a ratio of X7: Y7, although the corners are chamfered. As shown in FIG. 4, the planar shape of the mold space 11 is a rectangle having a ratio of X1: Y1. The outer shape of the element substrate 7 and the planar shape of the mold space 11 are similar shapes satisfying “X7: Y7≈X1: Y1”. In addition, “X7 <X1, Y7 <Y1” is satisfied, and the planar shape of the mold space 11 is larger than the outer shape of the element substrate 7. Each element substrate 7 is arranged in the center of each mold space 11. The mold resin 3 filled in the mold space 11 is cured from the peripheral portion in contact with the partition member 1, and is most slowly cured near the center of gravity of the mold space 11. Therefore, it is preferable that the element substrate 7 is arranged at substantially the center of the mold space 11 so that the center of gravity of the element substrate 7 in the reference plane view and the center of gravity of the mold space 11 are close to each other.

また、本実施形態においては、区画部材１の区画壁１２と素子基板７との隙間Ｇ１が、樹脂シート８の厚さ（樹脂シート厚Ｈ１）以下となるように、モールド空間１１が形成されると共にその中に素子基板７が配置される。上述したように、半導体素子４を搭載した素子基板７と区画部材１とは、樹脂シート８を介してベースプレート９に対して押圧されることによって基準面Ｒに接着される。この際、図６及び図７に中抜き矢印で示すような基準面Ｒに対して直交する方向からの押圧力によって、樹脂シート８には基準面Ｒに沿った力も働くことになる。この力によって、素子基板７の端部や区画部材１の端部において、樹脂シート８にボイド（空隙）８０が生じる可能性がある。図７に示すように、素子基板７の端部においてボイド８０が生じると、その部分において樹脂シート８が薄くなる。よって、多くの場合熱伝導性のよい金属によって構成されるベースプレート９と、素子基板７との間の絶縁性が低下してしまう。   In the present embodiment, the mold space 11 is formed such that the gap G1 between the partition wall 12 of the partition member 1 and the element substrate 7 is equal to or less than the thickness of the resin sheet 8 (resin sheet thickness H1). In addition, the element substrate 7 is disposed therein. As described above, the element substrate 7 on which the semiconductor element 4 is mounted and the partition member 1 are bonded to the reference plane R by being pressed against the base plate 9 via the resin sheet 8. At this time, a force along the reference plane R also acts on the resin sheet 8 by a pressing force from a direction orthogonal to the reference plane R as shown by a hollow arrow in FIGS. 6 and 7. Due to this force, voids (voids) 80 may be generated in the resin sheet 8 at the end of the element substrate 7 or the end of the partition member 1. As shown in FIG. 7, when the void 80 is generated at the end portion of the element substrate 7, the resin sheet 8 becomes thin at that portion. Therefore, in many cases, the insulation between the base plate 9 made of a metal having good thermal conductivity and the element substrate 7 is lowered.

一方、区画壁１２と素子基板７との隙間Ｇ１が樹脂シート厚Ｈ１以下であると、図６に示すように、素子基板７の端部においては、樹脂シート８にボイド８０が生じにくくなる。ボイド８０は、基準面Ｒに沿った力が開放される区画壁１２の端部において生じることになる。上述したように、樹脂シート厚は１５０〜２００μｍであり、極薄である。このため、モールド空間１１の外側において区画壁１２の端部に生じるボイド８０と素子基板７との間には、樹脂シート８よりも遙かに厚みのある区画壁１２が存在することになる。従って、区画壁１２と素子基板７との隙間Ｇ１を樹脂シート厚Ｈ１以下とすると、ボイド８０による絶縁性の低下が抑制される。あるいは、樹脂シート８の材料特性と押圧力とからボイド８０の大きさを想定し、ボイド８０を形成できない、あるいはボイド８０を維持できない程度の隙間Ｇ１を設定してもよい。   On the other hand, when the gap G1 between the partition wall 12 and the element substrate 7 is equal to or less than the resin sheet thickness H1, voids 80 are less likely to occur in the resin sheet 8 at the end of the element substrate 7 as shown in FIG. The void 80 is generated at the end of the partition wall 12 where the force along the reference plane R is released. As described above, the resin sheet thickness is 150 to 200 μm, which is extremely thin. For this reason, the partition wall 12 that is much thicker than the resin sheet 8 exists between the void 80 generated at the end of the partition wall 12 outside the mold space 11 and the element substrate 7. Therefore, when the gap G1 between the partition wall 12 and the element substrate 7 is set to be equal to or less than the resin sheet thickness H1, a decrease in insulation due to the void 80 is suppressed. Alternatively, the size of the void 80 may be assumed based on the material characteristics and the pressing force of the resin sheet 8, and the gap G <b> 1 may be set such that the void 80 cannot be formed or cannot be maintained.

〔別実施形態〕
（１）上記実施形態においては、図８に代表されるように、基準面Ｒに沿って素子基板７を囲む外周壁１５と、外周壁１５の間を結ぶ仕切り壁１７とによって区画壁１２が構成される例を用いて説明した。しかし、区画壁１２の形状は、この形態に限定されるものではない。例えば、図９に示すように、ケース部材２を外周壁１５として利用し、区画部材１は、仕切り壁１７のみを区画壁１２として構成されていてもよい。 [Another embodiment]
(1) In the above embodiment, as represented by FIG. 8, the partition wall 12 is formed by the outer peripheral wall 15 surrounding the element substrate 7 along the reference plane R and the partition wall 17 connecting the outer peripheral wall 15. This has been described using a configured example. However, the shape of the partition wall 12 is not limited to this form. For example, as shown in FIG. 9, the case member 2 may be used as the outer peripheral wall 15, and the partition member 1 may be configured with only the partition wall 17 as the partition wall 12.

（２）上記実施形態においては、ケース内空間の中に区画部材１が備えられ、区画部材１によって、ケース内空間が複数のモールド空間１１に分割される例を示した。つまり、ベースプレート９の基準面Ｒに沿って複数の素子基板７の周囲を周壁部として囲み、基準面Ｒを底部としてケース内空間を形成するケース部材２と、ケース内空間を区画する区画部材１との２つの部材を有するインバータユニット（半導体装置）１００を例示した。しかし、区画部材１の外周壁１５は、別実施形態（１）において例示したように、ケース部材２を利用することも可能である。従って、図１０に示すように、ケース部材２と区画部材１とが一体化して形成されて、１つの部材によってケース内空間及びモールド空間１１が形成されてもよい。 (2) In the said embodiment, the division member 1 was provided in the space in a case, and the example in which the space in a case was divided | segmented into the some mold space 11 by the division member 1 was shown. That is, the case member 2 that surrounds the periphery of the plurality of element substrates 7 along the reference plane R of the base plate 9 as a peripheral wall portion and forms the internal space of the case with the reference surface R as the bottom portion, and the partition member 1 that partitions the internal space of the case And an inverter unit (semiconductor device) 100 having two members. However, the case member 2 can also be used for the outer peripheral wall 15 of the partition member 1 as illustrated in another embodiment (1). Therefore, as shown in FIG. 10, the case member 2 and the partition member 1 may be integrally formed, and the case internal space and the mold space 11 may be formed by one member.

（３）上記、各実施形態においては、１つのモールド空間１１に１つの素子基板７が収容される場合を例示した。しかし、モールド空間１１は、少なくとも１つの素子基板７を収容し、且つケース内空間よりも狭い空間であればよい。ケース内空間よりも狭い空間に対してモールド樹脂３を充填することによって、モールド樹脂３の硬化や、硬化後の膨張収縮による応力は抑制される。従って、例えば、図１１に示すように、１つのモールド空間１１に２つの素子基板７が収容されるように、区画部材１が形成されていてもよい。尚、図視は省略するが、当然ながら、１つのモールド空間１１に３つ以上の素子基板７が収容されていてもよい。また。各モールド空間１１に同じ数の素子基板７が収容される必要もなく、モールド空間１１ごとに異なる数の素子基板７が収容されていてもよい。 (3) In each of the above embodiments, the case where one element substrate 7 is accommodated in one mold space 11 is exemplified. However, the mold space 11 may be a space that accommodates at least one element substrate 7 and is narrower than the space in the case. By filling the mold resin 3 in a space narrower than the space in the case, the stress due to the hardening of the mold resin 3 and the expansion and contraction after the hardening is suppressed. Therefore, for example, as shown in FIG. 11, the partition member 1 may be formed so that two element substrates 7 are accommodated in one mold space 11. Although illustration is omitted, of course, three or more element substrates 7 may be accommodated in one mold space 11. Also. The same number of element substrates 7 need not be accommodated in each mold space 11, and a different number of element substrates 7 may be accommodated in each mold space 11.

（４）上記、各実施形態においては、素子基板７が接着性及び絶縁性を有する樹脂シート８を介してベースプレート９に接着される例を用いて説明した。しかし、素子基板７は、必ずしも樹脂シート８を介して接着される必要はない。素子基板７が電気的絶縁性を有するセラミック基板などの絶縁基板で構成されている場合には、接着剤によりベースプレート９に接着されてもよい。また、そのような絶縁基板により構成された素子基板７の裏面（ベースプレート９の側）に銅箔等のランドを設け、当該ランドとベースプレート９とを半田付け等によって接着（接合・溶接）してもよい。 (4) In the above embodiments, the element substrate 7 has been described using an example in which the element substrate 7 is bonded to the base plate 9 via the resin sheet 8 having adhesiveness and insulating properties. However, the element substrate 7 does not necessarily have to be bonded via the resin sheet 8. When the element substrate 7 is composed of an insulating substrate such as a ceramic substrate having electrical insulation, the element substrate 7 may be bonded to the base plate 9 with an adhesive. Further, a land such as a copper foil is provided on the back surface (base plate 9 side) of the element substrate 7 constituted by such an insulating substrate, and the land and the base plate 9 are bonded (joined / welded) by soldering or the like. Also good.

本発明は、ヒートシンク上に半導体素子を実装した複数の素子基板を搭載し、これらの素子基板を囲むケース部材の内側にモールド樹脂が充填される半導体装置に適用することができる。例えば、本発明は、半導体としてスイッチング素子や整流素子を備えたインバータやコンバータ、整流回路に適用することができる。また、半導体として、各種コンピュータシステムの中核となるプロセッサを備えた大規模高速演算回路に適用することができる。   The present invention can be applied to a semiconductor device in which a plurality of element substrates having semiconductor elements mounted thereon are mounted on a heat sink, and a mold resin is filled inside a case member surrounding these element substrates. For example, the present invention can be applied to an inverter, a converter, or a rectifier circuit that includes a switching element or a rectifier element as a semiconductor. Further, as a semiconductor, the present invention can be applied to a large-scale high-speed arithmetic circuit including a processor that is the core of various computer systems.

１ ：区画部材
２ ：ケース部材
３ ：モールド樹脂
４ ：半導体素子
７ ：素子基板
８ ：樹脂シート（シート状部材）
９ ：ベースプレート
１０ ：ＩＧＢＴモジュール、素子基板アッセンブリ
１１ ：モールド空間
１２ ：区画壁
１５ ：外周壁（区画壁）
１７ ：仕切り壁（区画壁）
４１ ：スイッチング素子（半導体素子）
４２ ：フリーホイールダイオード（半導体素子）
１００ ：インバータユニット（半導体装置）
Ｇ１ ：隙間
Ｈ１ ：樹脂シート厚
Ｒ ：基準面 1: Partition member 2: Case member 3: Mold resin 4: Semiconductor element 7: Element substrate 8: Resin sheet (sheet-like member)
9: Base plate 10: IGBT module, element substrate assembly 11: Mold space 12: Partition wall 15: Outer peripheral wall (partition wall)
17: Partition wall (partition wall)
41: switching element (semiconductor element)
42: Freewheel diode (semiconductor element)
100: Inverter unit (semiconductor device)
G1: Gap H1: Resin sheet thickness R: Reference plane

Claims (4)

ヒートシンクとなるベースプレートと、
一方の面が半導体素子を載置する載置面であり、他方の面が前記ベースプレートの基準面に接着される接着面である複数の素子基板と、
前記基準面に当接すると共に前記基準面に沿って複数の前記素子基板の周囲を囲むケース部材と、を備え、
前記基準面を底部とし前記ケース部材を周壁部として形成されるケース内空間に、前記素子基板と前記半導体素子とを覆う高さまでモールド樹脂が充填される半導体装置であって、
前記ケース内空間を区画壁によって複数のモールド空間に区画する区画部材を備え、
前記区画壁は、前記基準面に当接すると共に前記基準面からの高さが前記モールド樹脂の充填高さよりも高くなるように構成され、
前記複数のモールド空間のそれぞれに少なくとも１つの前記素子基板が収容されている半導体装置。 A base plate as a heat sink;
A plurality of element substrates, wherein one surface is a mounting surface on which a semiconductor element is mounted, and the other surface is an adhesive surface bonded to a reference surface of the base plate;
A case member that abuts on the reference surface and surrounds the plurality of element substrates along the reference surface;
A semiconductor device in which a mold resin is filled to a height that covers the element substrate and the semiconductor element in a case inner space formed with the reference surface as a bottom and the case member as a peripheral wall;
A partition member that partitions the inner space of the case into a plurality of mold spaces by partition walls;
The partition wall is configured such that the height from the reference surface is higher than the filling height of the mold resin while being in contact with the reference surface.
A semiconductor device in which at least one of the element substrates is accommodated in each of the plurality of mold spaces. 前記区画部材は、複数の前記モールド空間のそれぞれに１つの前記素子基板を収容するように形成されている請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the partition member is formed to accommodate one element substrate in each of the plurality of mold spaces. 前記基準面に直交する方向に見た基準面視における前記素子基板と前記モールド空間との平面形状は、同方向且つ前記モールド空間の方が大きい相似形状であり、それぞれの前記素子基板は、それぞれの前記モールド空間の中央に配置されている請求項２に記載の半導体装置。   The planar shape of the element substrate and the mold space in the reference plane view seen in the direction orthogonal to the reference plane is a similar shape in the same direction and the mold space is larger, and each of the element substrates is respectively The semiconductor device according to claim 2, wherein the semiconductor device is disposed in the center of the mold space. 前記基準面と前記素子基板との間に、熱と押圧力とによって両者を接着するシート状部材を備え、前記区画部材は、前記区画壁と前記素子基板との隙間が前記シート状部材の厚さ以下となるように形成されている請求項２又は３に記載の半導体装置。   Between the reference surface and the element substrate, a sheet-like member that adheres both by heat and pressing force is provided, and the partition member has a gap between the partition wall and the element substrate that is the thickness of the sheet-like member. The semiconductor device according to claim 2, wherein the semiconductor device is formed to be less than or equal to the height.
JP2011009760A 2011-01-20 2011-01-20 Semiconductor device Pending JP2012151342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011009760A JP2012151342A (en) 2011-01-20 2011-01-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011009760A JP2012151342A (en) 2011-01-20 2011-01-20 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2012151342A true JP2012151342A (en) 2012-08-09

Family

ID=46793310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011009760A Pending JP2012151342A (en) 2011-01-20 2011-01-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2012151342A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204366A (en) * 2011-03-23 2012-10-22 Mitsubishi Electric Corp Semiconductor device
CN104912829A (en) * 2014-03-12 2015-09-16 埃地沃兹日本有限公司 Vacuum pump control device and vacuum pump with the same
JP2017183656A (en) * 2016-03-31 2017-10-05 株式会社豊田自動織機 Semiconductor device
JPWO2018056287A1 (en) * 2016-09-21 2019-03-28 三菱電機株式会社 Semiconductor device and power conversion device
JP2019103269A (en) * 2017-12-04 2019-06-24 株式会社東芝 Electric power conversion system and railway vehicle
WO2023149144A1 (en) * 2022-02-02 2023-08-10 日立Astemo株式会社 Semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204366A (en) * 2011-03-23 2012-10-22 Mitsubishi Electric Corp Semiconductor device
CN104912829A (en) * 2014-03-12 2015-09-16 埃地沃兹日本有限公司 Vacuum pump control device and vacuum pump with the same
JP2015172358A (en) * 2014-03-12 2015-10-01 エドワーズ株式会社 Control device of vacuum pump and vacuum pump including the same
JP2017183656A (en) * 2016-03-31 2017-10-05 株式会社豊田自動織機 Semiconductor device
JPWO2018056287A1 (en) * 2016-09-21 2019-03-28 三菱電機株式会社 Semiconductor device and power conversion device
US10727145B2 (en) 2016-09-21 2020-07-28 Mitsubishi Electric Corporation Semiconducter device with filler to suppress generation of air bubbles and electric power converter
JP2019103269A (en) * 2017-12-04 2019-06-24 株式会社東芝 Electric power conversion system and railway vehicle
EP3723263A4 (en) * 2017-12-04 2021-09-01 Kabushiki Kaisha Toshiba Power conversion device and railcar
JP7027140B2 (en) 2017-12-04 2022-03-01 株式会社東芝 Power converters and railcars
US11395445B2 (en) 2017-12-04 2022-07-19 Kabushiki Kaisha Toshiba Power converter and railroad vehicle
WO2023149144A1 (en) * 2022-02-02 2023-08-10 日立Astemo株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US11158563B2 (en) Power semiconductor module and vehicle
JP2012028560A (en) Capacitor cooling structure and inverter device
JP3780230B2 (en) Semiconductor module and power conversion device
JP4805636B2 (en) Power semiconductor device and semiconductor power converter
JP2012151342A (en) Semiconductor device
JP2008042074A (en) Semiconductor device and power conversion device
JP5974988B2 (en) Electronic equipment
TWI745530B (en) Electronic device
TW201843805A (en) Electronic device
JP2015099846A (en) Semiconductor device, and method of manufacturing the same
JP5668707B2 (en) Semiconductor module
JPWO2019058473A1 (en) Semiconductor device and power conversion device having the same
JP2007067084A (en) Power semiconductor element and semiconductor power converter
WO2020184053A1 (en) Semiconductor device
JP6575739B1 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion device
WO2013118275A1 (en) Semiconductor device
JP2017054842A (en) Wiring board, semiconductor device, and semiconductor package
WO2016203743A1 (en) Semiconductor device
JP2005032912A (en) Power conversion apparatus
JP2020129895A (en) Power conversion device
JP2016039206A (en) Semiconductor device manufacturing method and semiconductor device
JP2011018736A (en) Semiconductor device
JP2010177619A (en) Semiconductor module
JP3797040B2 (en) Semiconductor device
JPWO2012046578A1 (en) Semiconductor device and semiconductor device production method