JP2012151243A - Multilayer ceramic substrate - Google Patents
Multilayer ceramic substrate Download PDFInfo
- Publication number
- JP2012151243A JP2012151243A JP2011008141A JP2011008141A JP2012151243A JP 2012151243 A JP2012151243 A JP 2012151243A JP 2011008141 A JP2011008141 A JP 2011008141A JP 2011008141 A JP2011008141 A JP 2011008141A JP 2012151243 A JP2012151243 A JP 2012151243A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- multilayer ceramic
- groove
- groove portion
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、他の基板と接続するための外部電極を形成してある外部電極層を有する多層セラミック基板に関する。 The present invention relates to a multilayer ceramic substrate having an external electrode layer on which external electrodes for connecting to other substrates are formed.
特許文献１に開示してある多層セラミック基板は、フェライトセラミックからなる基材層と、基材層の少なくとも一方の面上に配置され、フェライトセラミックからなる表面層と、表面層の外方に向く一方の面上に形成される表面導体膜とを備えている。図１１は、従来の多層セラミック基板の構成を示す概略図である。図１１に示す多層セラミック基板１００は、表面層１０１の外方に向く一方の面上に形成される表面導体膜１０２には、ハンダを介してＩＣチップ、チップコンデンサ等の電子部品１０３が電気的に接続されている。また、表面層１１０の外方に向く一方の面上に形成される表面導体膜１１１は、図示していない実装基板（他の基板）に実装するための端子電極として用いられる。図１２は、従来の多層セラミック基板の表面導体膜１１１の配置を示す平面図である。図１２に示すように、表面導体膜１１１は、表面層１１０の外方に向く一方の面上に格子状に複数配置されている。
The multilayer ceramic substrate disclosed in
多層セラミック基板は、実装基板に実装した状態で用いられる。しかし、実装基板は、多層セラミック基板より柔らかい樹脂基板等であることが多く、撓み、反り等の変形が多層セラミック基板に比べて生じやすい。実装基板に変形が生じた場合、実装基板に実装してある多層セラミック基板に応力が生じる。多層セラミック基板は、実装基板に比べて変形が小さいので、大きな応力が生じた場合、実装基板に実装する多層セラミック基板の一部が破損したり、多層セラミック基板自体が破損したりするという問題があった。 The multilayer ceramic substrate is used in a state of being mounted on a mounting substrate. However, the mounting substrate is often a softer resin substrate or the like than the multilayer ceramic substrate, and deformation such as bending and warping is likely to occur compared to the multilayer ceramic substrate. When the mounting substrate is deformed, stress is generated on the multilayer ceramic substrate mounted on the mounting substrate. Since the multilayer ceramic substrate is less deformed than the mounting substrate, there is a problem that when a large stress occurs, a part of the multilayer ceramic substrate mounted on the mounting substrate is damaged or the multilayer ceramic substrate itself is damaged. there were.
また、生じた応力が、実装基板に実装する多層セラミック基板の一部が破損しない程度の応力であっても、多層セラミック基板は変形が小さいので、多層セラミック基板の内部に応力が生じやすく、多層セラミック基板の電気特性が大きく変動するという問題があった。特に、基材層がフェライトセラミックからなる多層セラミック基板の場合、内部に応力が生じた場合には多層セラミック基板の電気特性が大きく変動する。 Even if the generated stress is such that a part of the multilayer ceramic substrate mounted on the mounting substrate is not damaged, the multilayer ceramic substrate is less deformed, so that stress is easily generated inside the multilayer ceramic substrate. There was a problem that the electrical characteristics of the ceramic substrate fluctuated greatly. In particular, when the base material layer is a multilayer ceramic substrate made of a ferrite ceramic, the electrical characteristics of the multilayer ceramic substrate greatly fluctuate when stress is generated inside.
本発明は斯かる事情に鑑みてなされたものであり、応力が生じた場合であっても破損することがなく、電気特性の変動を抑えることができる多層セラミック基板を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a multilayer ceramic substrate that is not damaged even when stress is generated and that can suppress fluctuations in electrical characteristics. .
上記目的を達成するために第１発明に係る多層セラミック基板は、セラミックからなる基材層と、該基材層の一方の面に積層され、複数の電子部品を実装するための表面電極が形成してある表面電極層と、前記基材層の他方の面に積層され、他の基板と接続するための外部電極が形成してある外部電極層とを備える多層セラミック基板において、前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、溝部が形成され、該溝部は、前記多層セラミック基板の外周辺の対向する二辺間を渡るように形成されている。 In order to achieve the above object, a multilayer ceramic substrate according to the first invention comprises a base material layer made of ceramic and a surface electrode for mounting a plurality of electronic components formed on one surface of the base material layer. A multi-layer ceramic substrate comprising: a surface electrode layer; and an external electrode layer laminated on the other surface of the base material layer and having an external electrode connected to another substrate. A groove is formed on at least one of the surface of the external electrode layer and the surface of the external electrode layer on which the external electrode is formed, and the groove is opposed to the outer periphery of the multilayer ceramic substrate. It is formed so as to cross between two sides.
第１発明では、表面電極層の表面電極が形成してある面と、外部電極層の外部電極が形成してある面との少なくとも一方に、溝部が形成され、溝部は、多層セラミック基板の外周辺の対向する二辺間を渡るように形成されているので、溝部の長手方向に対して直交する方向に多層セラミック基板を変形しやすくすることができる。多層セラミック基板を変形しやすくすることで、多層セラミック基板に応力が生じた場合の破損を防ぎ、多層セラミック基板の内部に生じる応力を緩和して、多層セラミック基板の電気特性の変動を抑えることができる。 In the first invention, a groove is formed on at least one of the surface of the surface electrode layer on which the surface electrode is formed and the surface of the external electrode layer on which the external electrode is formed. The multilayer ceramic substrate can be easily deformed in a direction perpendicular to the longitudinal direction of the groove portion because it is formed so as to cross between two opposing sides on the periphery. By making the multi-layer ceramic substrate easier to deform, it is possible to prevent damage when stress occurs in the multi-layer ceramic substrate, relieve stress generated inside the multi-layer ceramic substrate, and suppress fluctuations in the electrical characteristics of the multi-layer ceramic substrate. it can.
また、第２発明に係る多層セラミック基板は、第１発明において、前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、前記溝部として、第１溝部と、該第１溝部と直交する第２溝部とが形成されている。 The multilayer ceramic substrate according to a second invention is the multilayer ceramic substrate according to the first invention, wherein at least a surface of the surface electrode layer on which the surface electrode is formed and a surface of the external electrode layer on which the external electrode is formed. On the other hand, as the groove portion, a first groove portion and a second groove portion orthogonal to the first groove portion are formed.
第２発明では、表面電極層の表面電極が形成してある面と、外部電極層の外部電極が形成してある面との少なくとも一方に、溝部として、第１溝部と、第１溝部と直交する第２溝部とが形成されているので、直交する二方向に多層セラミック基板を変形しやすくすることができる。 In the second aspect of the invention, the first groove and the first groove are orthogonal to at least one of the surface of the surface electrode layer on which the surface electrode is formed and the surface of the external electrode layer on which the external electrode is formed. Since the second groove portion to be formed is formed, the multilayer ceramic substrate can be easily deformed in two orthogonal directions.
また、第３発明に係る多層セラミック基板は、第１又は第２発明において、前記溝部に樹脂が充填してある。 A multilayer ceramic substrate according to a third aspect of the present invention is the first or second aspect, wherein the groove is filled with a resin.
第３発明では、溝部に樹脂が充填してあるので、溝部に樹脂を充填していない場合に比べて、多層セラミック基板の内部に生じる応力を緩和することができ、多層セラミック基板の電気特性の変動を抑えることができる。 In the third aspect of the invention, since the groove is filled with resin, the stress generated in the multilayer ceramic substrate can be relaxed compared to the case where the groove is not filled with resin, and the electrical characteristics of the multilayer ceramic substrate are reduced. Variation can be suppressed.
上記目的を達成するために第４発明に係る多層セラミック基板は、セラミックからなる基材層と、該基材層の一方の面に積層され、複数の電子部品を実装するための表面電極が形成してある表面電極層と、前記基材層の他方の面に積層され、他の基板と接続するための外部電極が形成してある外部電極層とを備える多層セラミック基板において、前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、第３溝部と第４溝部とが形成され、前記第３溝部が、前記多層セラミック基板の外周辺から形成され、前記第４溝部が、前記第３溝部が形成された前記多層セラミック基板の外周辺と対向する前記多層セラミック基板の外周辺から形成されている。 In order to achieve the above object, a multilayer ceramic substrate according to a fourth aspect of the present invention includes a base material layer made of ceramic and a surface electrode for mounting a plurality of electronic components formed on one surface of the base material layer. A multi-layer ceramic substrate comprising: a surface electrode layer; and an external electrode layer laminated on the other surface of the base material layer and having an external electrode connected to another substrate. A third groove portion and a fourth groove portion are formed on at least one of the surface on which the surface electrode is formed and the surface on which the external electrode is formed on the external electrode layer, and the third groove portion is It is formed from the outer periphery of the multilayer ceramic substrate, and the fourth groove is formed from the outer periphery of the multilayer ceramic substrate facing the outer periphery of the multilayer ceramic substrate in which the third groove is formed.
第４発明では、表面電極層の表面電極が形成してある面と、外部電極層の外部電極が形成してある面との少なくとも一方に、第３溝部と第４溝部とが形成され、第３溝部が、多層セラミック基板の外周辺から形成され、第４溝部が、第３溝部が形成された多層セラミック基板の外周辺と対向する多層セラミック基板の外周辺から形成されているので、多層セラミック基板の外周辺の対向する二辺間を渡る直線上に、第３溝部及び第４溝部が形成され、第３溝部及び第４溝部の長手方向に対して直交する方向に多層セラミック基板を変形しやすくすることができる。多層セラミック基板を変形しやすくすることで、多層セラミック基板に応力が生じた場合の破損を防ぎ、多層セラミック基板の内部に生じる応力を緩和して、多層セラミック基板の電気特性の変動を抑えることができる。 In the fourth invention, the third groove portion and the fourth groove portion are formed on at least one of the surface of the surface electrode layer on which the surface electrode is formed and the surface of the external electrode layer on which the external electrode is formed. The three groove portions are formed from the outer periphery of the multilayer ceramic substrate, and the fourth groove portion is formed from the outer periphery of the multilayer ceramic substrate facing the outer periphery of the multilayer ceramic substrate in which the third groove portion is formed. A third groove portion and a fourth groove portion are formed on a straight line extending between two opposing sides on the outer periphery of the substrate, and the multilayer ceramic substrate is deformed in a direction perpendicular to the longitudinal direction of the third groove portion and the fourth groove portion. It can be made easier. By making the multi-layer ceramic substrate easier to deform, it is possible to prevent damage when stress occurs in the multi-layer ceramic substrate, relieve stress generated inside the multi-layer ceramic substrate, and suppress fluctuations in the electrical characteristics of the multi-layer ceramic substrate. it can.
また、第５発明に係る多層セラミック基板は、第４発明において、前記第３溝部が前記表面電極層の前記表面電極が形成してある面に形成され、前記第４溝部が前記外部電極層の前記外部電極が形成してある面に形成されている。 The multilayer ceramic substrate according to a fifth aspect of the present invention is the multilayer ceramic substrate according to the fourth aspect, wherein the third groove portion is formed on a surface of the surface electrode layer on which the surface electrode is formed, and the fourth groove portion is formed on the external electrode layer. It is formed on the surface on which the external electrode is formed.
第５発明では、第３溝部が表面電極層の表面電極が形成してある面に形成され、第４溝部が外部電極層の外部電極が形成してある面に形成されており、同じ面には形成されていない。多層セラミック基板の同じ面に第３溝部と第４溝部とが形成されていない場合であっても、多層セラミック基板に応力が生じた場合の破損を防ぎ、多層セラミック基板の内部に生じる応力を緩和して、多層セラミック基板の電気特性の変動を抑えることができる。 In the fifth invention, the third groove is formed on the surface where the surface electrode of the surface electrode layer is formed, and the fourth groove is formed on the surface where the external electrode of the external electrode layer is formed. Is not formed. Even when the third groove and the fourth groove are not formed on the same surface of the multilayer ceramic substrate, the multilayer ceramic substrate is prevented from being damaged when stress is generated, and the stress generated in the multilayer ceramic substrate is reduced. Thus, fluctuations in the electrical characteristics of the multilayer ceramic substrate can be suppressed.
また、第６発明に係る多層セラミック基板は、第４又は第５発明において、一対の前記第３溝部及び前記第４溝部が、前記表面電極層の前記表面電極が形成してある面、又は前記外部電極層の前記外部電極が形成してある面に複数形成されている。 The multilayer ceramic substrate according to a sixth aspect of the present invention is the multilayer ceramic substrate according to the fourth or fifth aspect, wherein the pair of the third groove portion and the fourth groove portion are the surfaces on which the surface electrodes of the surface electrode layer are formed, or A plurality of external electrode layers are formed on the surface on which the external electrodes are formed.
第６発明では、一対の第３溝部及び第４溝部が、表面電極層の表面電極が形成してある面、又は外部電極層の外部電極が形成してある面に複数形成されているので、多層セラミック基板の内部に生じる応力をより緩和して、多層セラミック基板の電気特性の変動を抑えることができる。 In the sixth invention, a plurality of pairs of the third groove portion and the fourth groove portion are formed on the surface on which the surface electrode of the surface electrode layer is formed or on the surface on which the external electrode of the external electrode layer is formed. It is possible to further relax the stress generated inside the multilayer ceramic substrate and suppress the fluctuation of the electrical characteristics of the multilayer ceramic substrate.
また、第７発明に係る多層セラミック基板は、第４乃至第６発明のいずれか一つにおいて、前記第３溝部及び前記第４溝部に樹脂が充填してある。 A multilayer ceramic substrate according to a seventh aspect of the present invention is the multilayer ceramic substrate according to any one of the fourth to sixth aspects, wherein the third groove portion and the fourth groove portion are filled with resin.
第７発明では、溝部に樹脂を充填していない場合に比べて、多層セラミック基板の内部に生じる応力を緩和することができ、多層セラミック基板の電気特性の変動を抑えることができる。 In the seventh invention, compared to the case where the groove is not filled with resin, the stress generated in the multilayer ceramic substrate can be relaxed, and the fluctuation of the electrical characteristics of the multilayer ceramic substrate can be suppressed.
また、第８発明に係る多層セラミック基板は、第１乃至第７発明のいずれか一つにおいて、前記基材層は、フェライトセラミックからなる。 The multilayer ceramic substrate according to an eighth aspect of the present invention is the multilayer ceramic substrate according to any one of the first to seventh aspects, wherein the base material layer is made of a ferrite ceramic.
第８発明では、基材層にフェライトセラミックを用いる場合であっても、多層セラミック基板の内部に生じる応力を緩和することができ、多層セラミック基板の電気特性の変動を抑えることができる。 In the eighth invention, even when a ferrite ceramic is used for the base material layer, the stress generated in the multilayer ceramic substrate can be relaxed, and fluctuations in the electrical characteristics of the multilayer ceramic substrate can be suppressed.
上記構成によれば、表面電極層の表面電極が形成してある面、又は外部電極層の外部電極が形成してある面に、少なくとも一つの溝部が形成され、溝部は、多層セラミック基板の外周辺の対向する二辺間を渡るように形成されているので、溝部の長手方向に対して直交する方向に多層セラミック基板を変形しやすくすることができる。多層セラミック基板を変形しやすくすることで、多層セラミック基板に応力が生じた場合の破損を防ぎ、多層セラミック基板の内部に生じる応力を緩和して、多層セラミック基板の電気特性の変動を抑えることができる。 According to the above configuration, at least one groove is formed on the surface of the surface electrode layer on which the surface electrode is formed or on the surface of the external electrode layer on which the external electrode is formed, and the groove is formed on the outer surface of the multilayer ceramic substrate. The multilayer ceramic substrate can be easily deformed in a direction perpendicular to the longitudinal direction of the groove portion because it is formed so as to cross between two opposing sides on the periphery. By making the multi-layer ceramic substrate easier to deform, it is possible to prevent damage when stress occurs in the multi-layer ceramic substrate, relieve stress generated inside the multi-layer ceramic substrate, and suppress fluctuations in the electrical characteristics of the multi-layer ceramic substrate. it can.
また、上記別の構成によれば、表面電極層の表面電極が形成してある面、又は外部電極層の外部電極が形成してある面に、第３溝部と第４溝部とが形成され、第３溝部が、多層セラミック基板の外周辺から形成され、第４溝部が、第３溝部が形成された多層セラミック基板の外周辺と対向する多層セラミック基板の外周辺から形成されているので、多層セラミック基板の外周辺の対向する二辺間を渡る直線上に、第３溝部及び第４溝部が形成され、第３溝部及び第４溝部の長手方向に対して直交する方向に多層セラミック基板を変形しやすくすることができる。多層セラミック基板を変形しやすくすることで、多層セラミック基板に応力が生じた場合の破損を防ぎ、多層セラミック基板の内部に生じる応力を緩和して、多層セラミック基板の電気特性の変動を抑えることができる。 Further, according to the another configuration, the third groove portion and the fourth groove portion are formed on the surface of the surface electrode layer on which the surface electrode is formed or on the surface of the external electrode layer on which the external electrode is formed. The third groove portion is formed from the outer periphery of the multilayer ceramic substrate, and the fourth groove portion is formed from the outer periphery of the multilayer ceramic substrate facing the outer periphery of the multilayer ceramic substrate in which the third groove portion is formed. The third groove portion and the fourth groove portion are formed on a straight line extending between two opposing sides on the outer periphery of the ceramic substrate, and the multilayer ceramic substrate is deformed in a direction orthogonal to the longitudinal direction of the third groove portion and the fourth groove portion. Can be easier. By making the multi-layer ceramic substrate easier to deform, it is possible to prevent damage when stress occurs in the multi-layer ceramic substrate, relieve stress generated inside the multi-layer ceramic substrate, and suppress fluctuations in the electrical characteristics of the multi-layer ceramic substrate. it can.
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
（実施の形態１）
図１は、本発明の実施の形態１に係る多層セラミック基板の構成を示す概略図である。図１に示すように、多層セラミック基板１０は、セラミックからなる基材層１、基材層１の上面（一方の面）に積層され、複数の電子部品４０、５０を実装するための表面電極２０が形成してある表面電極層２、基材層１の下面（他方の面）に積層され、図示していない実装基板（他の基板）と接続するための外部電極３０が形成してある外部電極層３を備えている。さらに、多層セラミック基板１０は、外部電極層３の外部電極３０が形成してある面（多層セラミック基板１０の下面）に、溝部４が形成されている。
(Embodiment 1)
FIG. 1 is a schematic diagram showing a configuration of a multilayer ceramic substrate according to
図２は、本発明の実施の形態１に係る多層セラミック基板１０の下面に形成してある溝部４の構成を示す平面図である。図２に示すように、溝部４は、多層セラミック基板１０の外周辺の対向する二辺間を渡るように形成されている。つまり、多層セラミック基板１０の下面には、多層セラミック基板１０の両端に渡る溝部４が形成されている。多層セラミック基板１０の下面に溝部４を形成してあることで、溝部４の長手方向に対して直交する方向に多層セラミック基板１０を変形しやすくすることができる。なお、多層セラミック基板１０の下面に形成した溝部４は、外部電極３０、内部導体膜等の配置により幅及び深さが制限される。
FIG. 2 is a plan view showing a configuration of the
次に、多層セラミック基板１０の製造方法について説明する。まず、基材層１となるセラミックグリーンシートを形成する。基材層１を構成するフェライトセラミックの原料粉末として、酸化第二鉄（Ｆｅ2 Ｏ3 ）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）及び酸化銅（ＣｕＯ）を所定の比率で調合することで、例えば１ＭＨｚでの比透磁率が１５０となるフェライトセラミックを得ることができる。フェライトセラミックの原料粉末に、バインダ、可塑剤、湿潤剤、分散剤等を加えてスラリー化し、シート状に成形してセラミックグリーンシートを形成する。
Next, a method for manufacturing the multilayer
次に、特定のセラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することで、未焼結の層間接続導体が形成され、特定のセラミックグリーンシート上に導電性ペーストを印刷することで、未焼結の内部導体膜及び表面導体膜が形成される。内部導体膜、表面導体膜及び層間接続導体を形成する導電性ペーストには、導電性金属として、銀又は銀／パラジウムが主成分として含まれていることが好ましい。 Next, by forming a through hole in a specific ceramic green sheet and filling the through hole with a conductive paste, an unsintered interlayer connection conductor is formed, and the conductive paste is printed on the specific ceramic green sheet By doing so, an unsintered inner conductor film and a surface conductor film are formed. The conductive paste forming the inner conductor film, the surface conductor film and the interlayer connection conductor preferably contains silver or silver / palladium as a main component as a conductive metal.
また、表面電極層２も、セラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することで、未焼結の層間接続導体が形成され、セラミックグリーンシート上に導電性ペーストを印刷することで、未焼結の表面電極が形成される。さらに、外部電極層３も、セラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することで、未焼結の層間接続導体が形成され、セラミックグリーンシート上に導電性ペーストを印刷することで、未焼結の外部電極が形成される。
The
次に、所定の枚数のセラミックグリーンシートを所定の順序で積層して基材層１を形成し、基材層１の上面（一方の面）に表面電極層２、基材層１の下面（他方の面）に外部電極層３をそれぞれ積層した後に、圧着することで未焼結状態の多層セラミック基板１０を形成する。なお、セラミックグリーンシートを積層して未焼結状態の多層セラミック基板１０を形成した後に、多層セラミック基板１０の下面に溝部４を形成しても、セラミックグリーンシートを積層する前に外部電極層３の下面（外部電極３０を形成してある面）に溝部４を形成しておいても良い。
Next, a predetermined number of ceramic green sheets are laminated in a predetermined order to form the
未焼結状態の多層セラミック基板１０をオーブン等で焼成することで、焼結状態の多層セラミック基板１０を形成することができる。焼結状態の多層セラミック基板１０の表面電極２０及び外部電極３０にめっき処理を行う。具体的に、めっき処理としては、ニッケルめっき膜、金めっき膜の順に処理する。めっき処理後の表面電極２０には、ハンダ等により電子部品４０、５０が接合され、多層セラミック基板１０に電子部品４０、５０が実装される。
By firing the unsintered multilayer
なお、集合基板を分断して複数の多層セラミック基板１０を形成する場合、焼成前の集合基板に分割溝を形成しておき、焼成後の集合基板を分割溝で分断することで複数の多層セラミック基板１０を形成しても良いし、焼成前の集合基板を分断して複数の未焼結状態の多層セラミック基板１０を形成しても良い。なお、基材層１を構成するフェライトセラミックは、Ｆｅ−Ｎｉ−Ｚｎ−Ｃｕ系、及びＦｅ−Ｚｎ−Ｃｕ系の組成に限定されるものではなく、例えば、Ｆｅ−Ｍｎ−Ｚｎ系等の組成であっても良い。また、基材層１を構成する材料は、セラミック系の材料であれば、フェライトセラミックに限定されるものではない。
When forming the plurality of multilayer
多層セラミック基板１０の下面に形成してある溝部４は、図２に示すように矩形に限定されるものではなく、溝部４が、多層セラミック基板１０の外周辺の対向する二辺間を渡るように形成されていれば何れの形状であっても良い。図３乃至図５は、本発明の実施の形態１に係る多層セラミック基板１０の下面に形成してある溝部４の別の構成を示す平面図である。図３に示す溝部４ａは、多層セラミック基板１０の外周辺の対向する二辺近傍の形状が、外部電極３０の略２個分広くなったＨ字形状である。また、図４に示す溝部４ｂは、図２に示す溝部４の矩形の途中に外部電極３０の略２個分広くなった部分を２箇所設けてある形状である。さらに、図５に示す溝部４ｃは、図２に示す溝部４の矩形の途中に外部電極３０の略４個分広くなった部分を１箇所設けてある形状である。
The
また、多層セラミック基板１０の下面に形成する溝部４は、図２に示すように多層セラミック基板１０の下面に１つ形成してある場合に限定されるものではなく、複数形成してある場合であっても良い。図６は、本発明の実施の形態１に係る多層セラミック基板１０の下面に形成してある複数の溝部の構成を示す平面図である。図６に示すように、多層セラミック基板１０の下面には、溝部（第１溝部）４ｄと、該溝部４ｄと直交する溝部（第２溝部）４ｅとが形成されている。さらに、溝部４ｄ及び溝部４ｅは、多層セラミック基板１０の外周辺の対向する二辺間を渡るようにそれぞれ形成されている。そのため、図６に示す多層セラミック基板１０は、直交する二方向に多層セラミック基板１０を変形しやすくすることができる。
Further, the
次に、多層セラミック基板１０の内部に応力が生じることで、多層セラミック基板１０の電気特性が変動することについて説明する。具体的に、コイル導体の幅が２００μｍ、コイル導体の巻数が８巻、コイル導体の全長が３０ｍｍ、コイル電極の厚みが１０μｍであるコイルを３×３ｍｍの多層セラミック基板１０の内部に形成し、コイルを形成した多層セラミック基板１０を実装基板（樹脂基板）に実装してＤＣ−ＤＣコンバータ回路を構成している。ＤＣ−ＤＣコンバータ回路を構成している実装基板に、５００ｇｆの加重を印加するか否かで、１ｍＡから１００ｍＡの範囲で出力電流を変化させた場合の最大電圧変換効率の差を測定する。
Next, the fact that the electrical characteristics of the multilayer
図２乃至図６に示すように、下面に溝部４、４ａ〜４ｅを形成してある多層セラミック基板１０を実装基板に実装して構成したＤＣ−ＤＣコンバータ回路について測定した最大電圧変換効率の差を、表１に示す。なお、表１では、最大電圧変換効率の差を割合（％）で表している。表１には、比較する対象として、従来の多層セラミック基板を実装基板に実装して構成したＤＣ−ＤＣコンバータ回路について測定した最大電圧変換効率の差も示してある。従来例１は、図１２に示すように、溝部を形成していない多層セラミック基板１００を実装基板に実装して構成したＤＣ−ＤＣコンバータ回路について測定した最大電圧変換効率の差を示している。また、従来例２は、下面の中央部に溝部を形成した多層セラミック基板を実装基板に実装して構成したＤＣ−ＤＣコンバータ回路について測定した最大電圧変換効率の差を示している。図７は、下面の中央部に溝部を形成した従来の多層セラミック基板の外部電極の配置を示す平面図である。図７に示すように、多層セラミック基板２００の下面には、外部電極２０１に囲まれるように、中央部に溝部２０２が形成されている。つまり、溝部２０２は、多層セラミック基板２００の外周辺と接することのない、キャビティ形状である。
As shown in FIGS. 2 to 6, the difference in maximum voltage conversion efficiency measured for a DC-DC converter circuit configured by mounting a multilayer
表１に示すように、下面に溝部４、４ａ〜４ｅを形成してある多層セラミック基板１０は、従来例１及び従来例２に比べて、最大電圧変換効率の差が改善していることが分かる。具体的に、図２に示すように多層セラミック基板１０の下面に矩形状の溝部４を形成してある場合、従来例１のように多層セラミック基板の下面に溝部を形成していない場合に比べて、最大電圧変換効率の差が０．４％改善している。また、多層セラミック基板１０の下面に形成する溝部を、図３乃至図５に示す溝部４ａ〜４ｃのように面積を広げた場合、図６に示す溝部４ｄ、４ｅのように複数の溝部を形成する場合等には、最大電圧変換効率の差がさらに改善していることが分かる。
As shown in Table 1, the multilayer
以上のように、本発明の実施の形態１に係る多層セラミック基板１０は、多層セラミック基板１０の下面に、少なくとも一つの溝部４が形成され、溝部４は、多層セラミック基板１０の外周辺の対向する二辺間を渡るように形成されているので、溝部４の長手方向に対して直交する方向に多層セラミック基板１０を変形しやすくすることができる。多層セラミック基板１０を変形しやすくすることで、多層セラミック基板１０に応力が生じた場合の破損を防ぎ、多層セラミック基板１０の内部に生じる応力を緩和して、多層セラミック基板１０の電気特性の変動を抑えることができる。
As described above, in the multilayer
なお、多層セラミック基板１０の下面に、溝部４を形成する場合に限定されるものではなく、表面電極層２の表面電極２０が形成してある面（多層セラミック基板１０の上面）に、溝部４を形成しても良い。溝部４を多層セラミック基板１０の上面に形成する場合でも、溝部４を多層セラミック基板１０の下面に形成する場合と同様に、多層セラミック基板１０が変形しやすくなり、多層セラミック基板１０に応力が生じた場合の破損を防ぎ、多層セラミック基板１０の内部に生じる応力を緩和して、多層セラミック基板１０の電気特性の変動を抑えることができる。また、溝部４は同一方向に複数形成されていても良い。複数の溝部４が形成される場合、それぞれの溝部４の幅及び深さは同一であっても良いし、異なっていても良い。
The
（実施の形態２）
図８は、本発明の実施の形態２に係る多層セラミック基板の構成を示す概略図である。図８に示すように、多層セラミック基板１１は、溝部４に樹脂４１が充填してある以外は、図１に示す多層セラミック基板１０と同じ構成であるため、同じ構成要素には同じ符号を付して詳細な説明を省略する。
(Embodiment 2)
FIG. 8 is a schematic diagram showing the configuration of the multilayer ceramic substrate according to
また、多層セラミック基板１１の製造方法も、ディスペンス、真空印刷等の方法を用いて溝部４に樹脂４１を充填する以外は、本発明の実施の形態１に係る多層セラミック基板１０の製造方法と同じ方法であるため、詳細な説明は省略する。なお、溝部４に充填する樹脂４１は、例えばエポキシ樹脂である。
Also, the manufacturing method of the multilayer
次に、多層セラミック基板１１の内部に応力が生じることで、多層セラミック基板１１の電気特性が変動することについて説明する。具体的には本発明の実施の形態１に係る多層セラミック基板１０と同様に、コイル導体の幅が２００μｍ、コイル導体の巻数が８巻、コイル導体の全長が３０ｍｍ、コイル電極の厚みが１０μｍであるコイルを３×３ｍｍの多層セラミック基板１１の内部に形成し、コイルを形成した多層セラミック基板１１を実装基板（樹脂基板）に実装してＤＣ−ＤＣコンバータ回路を構成している。ＤＣ−ＤＣコンバータ回路を構成している実装基板に、５００ｇｆの加重を印加するか否かで、１ｍＡから１００ｍＡの範囲で出力電流を変化させた場合の最大電圧変換効率の差を測定する。
Next, it will be described that electrical characteristics of the multilayer
図２乃至図６に示した多層セラミック基板１０の下面に形成してある溝部４、４ａ〜４ｅに樹脂４１を充填した多層セラミック基板を本発明の実施の形態２に係る多層セラミック基板１１とし、該多層セラミック基板１１を実装基板に実装して構成したＤＣ−ＤＣコンバータ回路について測定した最大電圧変換効率の差を、表２に示す。なお、表２においても、最大電圧変換効率の差を割合（％）で表している。表２には、比較する対象として、従来の多層セラミック基板を実装基板に実装して構成したＤＣ−ＤＣコンバータ回路について測定した最大電圧変換効率の差も示してある。従来例１は、図１２に示すように、溝部を形成していない多層セラミック基板１００を実装基板に実装して構成したＤＣ−ＤＣコンバータ回路について測定した最大電圧変換効率の差を示している。また、従来例２は、図７に示すように、下面の中央部に溝部２０２を形成し、形成した溝部２０２に樹脂を充填した多層セラミック基板２００を実装基板に実装して構成したＤＣ−ＤＣコンバータ回路について測定した最大電圧変換効率の差を示している。
The multilayer
表２に示すように、多層セラミック基板１１の下面に形成してある溝部４、４ａ〜４ｅに樹脂４１を充填した場合は、溝部４、４ａ〜４ｅに樹脂４１を充填していない場合と比べて最大電圧変換効率の差が改善していることが分かる。具体的に、図２に示すように多層セラミック基板１１の下面に形成してある矩形状の溝部４に樹脂４１を充填した場合、溝部４に樹脂４１を充填していない場合と比べて最大電圧変換効率の差が０．１％改善している。
As shown in Table 2, when the
以上のように、本発明の実施の形態２に係る多層セラミック基板１１は、多層セラミック基板１１の下面に形成してある溝部４に樹脂４１を充填してあるので、溝部４に樹脂４１を充填していない場合に比べて、多層セラミック基板１１の内部に生じる応力を緩和することができ、多層セラミック基板１１の電気特性の変動を抑えることができる。なお、多層セラミック基板１１の下面に、溝部４を形成する場合に限定されるものではなく、多層セラミック基板１１の上面に、溝部４を形成しても良い。
As described above, the multilayer
（実施の形態３）
図９は、本発明の実施の形態３に係る多層セラミック基板の下面に形成してある第３溝部及び第４溝部の構成を示す平面図である。図９に示すように、多層セラミック基板１２は、外部電極層３の外部電極３０が形成してある面（多層セラミック基板１２の下面）に、第３溝部４ｆと第４溝部４ｇとが形成され、第３溝部４ｆが、多層セラミック基板１２の外周辺から形成され、第４溝部４ｇが、第３溝部４ｆが形成された多層セラミック基板１２の外周辺と対向する多層セラミック基板１２の外周辺から形成されている。つまり、第３溝部４ｆ及び第４溝部４ｇは、多層セラミック基板１２の下面に、多層セラミック基板１２の外周辺の対向する二辺間を渡る直線上に形成されている。多層セラミック基板１２の下面に第３溝部４ｆ及び第４溝部４ｇを形成することで、溝部４ｆ、４ｇの長手方向に対して直交する方向に多層セラミック基板１２を変形しやすくすることができる。なお、第３溝部４ｆ及び第４溝部４ｇの長さの合計が、多層セラミック基板１２の外周辺の対向する二辺間を渡る直線の長さの１／３以上であることが好ましい。
(Embodiment 3)
FIG. 9 is a plan view showing configurations of third and fourth groove portions formed on the lower surface of the multilayer ceramic substrate according to
多層セラミック基板１２は、下面に第３溝部４ｆと第４溝部４ｇとが形成されている以外は、図２に示す多層セラミック基板１０と同じ構成であるため、同じ構成要素には同じ符号を付して詳細な説明を省略する。
The multilayer
また、多層セラミック基板１２の製造方法も、第３溝部４ｆと第４溝部４ｇとを形成する以外は、本発明の実施の形態１に係る多層セラミック基板１０の製造方法と同じ方法であるため、詳細な説明は省略する。
The method for manufacturing the multilayer
さらに、多層セラミック基板１２を実装基板に実装して構成したＤＣ−ＤＣコンバータ回路について測定した最大電圧変換効率の差は、図２に示すように多層セラミック基板１０の下面に矩形状の溝部４を形成した場合と溝部４ｆ、４ｇの形状が近いため、同じ程度の最大電圧変換効率の差となる。
Further, the difference in the maximum voltage conversion efficiency measured for the DC-DC converter circuit configured by mounting the multilayer
以上のように、本発明の実施の形態２に係る多層セラミック基板１２は、多層セラミック基板１２の下面（同じ面）に、第３溝部４ｆと第４溝部４ｇとが形成され、第３溝部４ｆが、多層セラミック基板１２の外周辺から形成され、第４溝部４ｇが第３溝部４ｆが形成された多層セラミック基板１２の外周辺と対向する多層セラミック基板１２の外周辺から形成されているので、多層セラミック基板１２の下面に、多層セラミック基板１２の外周辺の対向する二辺間を渡る直線上に、第３溝部４ｆ及び第４溝部４ｇを形成して、第３溝部４ｆ及び第４溝部４ｇの長手方向に対して直交する方向に多層セラミック基板１２を変形しやすくすることができる。多層セラミック基板１２を変形しやすくすることで、多層セラミック基板１２に応力が生じた場合の破損を防ぎ、多層セラミック基板１２の内部に生じる応力を緩和して、多層セラミック基板１２の電気特性の変動を抑えることができる。
As described above, in the multilayer
なお、多層セラミック基板１２の下面に、第３溝部４ｆ及び第４溝部４ｇを形成する場合に限定されるものではなく、多層セラミック基板１２の上面に、第３溝部４ｆ及び第４溝部４ｇを形成しても良い。また、一対の第３溝部４ｆ及び第４溝部４ｇが、多層セラミック基板１２の上面又は多層セラミック基板１２の下面に１つ形成してある場合に限定されるものではなく、多層セラミック基板１２の上面又は多層セラミック基板１２の下面に複数形成してある場合であっても良い。複数の溝部４が形成してある場合、それぞれの溝部４の幅及び深さは同一であっても良いし、異なっていても良い。
The
さらに、第３溝部４ｆ及び第４溝部４ｇは、多層セラミック基板１２の上面又は多層セラミック基板１２の下面のいずれか一面に形成されている場合に限定されるものではなく、第３溝部４ｆが多層セラミック基板１２の上面に形成され、第４溝部４ｇが多層セラミック基板１２の下面に形成されている場合であっても良い。図１０は、本発明の実施の形態３に係る多層セラミック基板１２の上面に形成してある第３溝部４ｆ及び下面に形成してある第４溝部４ｇの構成を示す平面図である。図１０に示す多層セラミック基板１２は、図１０（ａ）に示すように多層セラミック基板１２の上面に第３溝部４ｆが形成され、図１０（ｂ）に示すように多層セラミック基板１２の下面に第４溝部４ｇが形成されており、多層セラミック基板１２の同じ面に第３溝部４ｆと第４溝部４ｇとが形成されていない。同じ面（例えば、多層セラミック基板１２の下面）に第３溝部４ｆと第４溝部４ｇとが形成されていない場合であっても、同じ面に第３溝部４ｆと第４溝部４ｇとが形成されている場合と同様に、多層セラミック基板１２に応力が生じた場合の破損を防ぎ、多層セラミック基板１２の内部に生じる応力を緩和して、多層セラミック基板１２の電気特性の変動を抑えることができる。
Further, the
１ 基材層
２ 表面電極層
３ 外部電極層
４、４ａ〜４ｅ 溝部
４ｆ 第１溝部
４ｇ 第２溝部
１０、１１、１２ 多層セラミック基板
２０ 表面電極
３０ 外部電極
４０、５０ 電子部品
DESCRIPTION OF
Claims (8)
該基材層の一方の面に積層され、複数の電子部品を実装するための表面電極が形成してある表面電極層と、
前記基材層の他方の面に積層され、他の基板と接続するための外部電極が形成してある外部電極層と
を備える多層セラミック基板において、
前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、溝部が形成され、
該溝部は、前記多層セラミック基板の外周辺の対向する二辺間を渡るように形成されていることを特徴とする多層セラミック基板。 A base material layer made of ceramic;
A surface electrode layer laminated on one surface of the base material layer, on which a surface electrode for mounting a plurality of electronic components is formed;
In a multilayer ceramic substrate comprising: an external electrode layer that is laminated on the other surface of the base material layer, and an external electrode for connection to another substrate is formed.
A groove is formed on at least one of the surface of the surface electrode layer where the surface electrode is formed and the surface of the external electrode layer where the external electrode is formed,
The multi-layer ceramic substrate, wherein the groove is formed so as to cross between two opposing sides on the outer periphery of the multi-layer ceramic substrate.
該基材層の一方の面に積層され、複数の電子部品を実装するための表面電極が形成してある表面電極層と、
前記基材層の他方の面に積層され、他の基板と接続するための外部電極が形成してある外部電極層と
を備える多層セラミック基板において、
前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、第３溝部と第４溝部とが形成され、
前記第３溝部が、前記多層セラミック基板の外周辺から形成され、
前記第４溝部が、前記第３溝部が形成された前記多層セラミック基板の外周辺と対向する前記多層セラミック基板の外周辺から形成されていることを特徴とする多層セラミック基板。 A base material layer made of ceramic;
A surface electrode layer laminated on one surface of the base material layer, on which a surface electrode for mounting a plurality of electronic components is formed;
In a multilayer ceramic substrate comprising: an external electrode layer that is laminated on the other surface of the base material layer, and an external electrode for connection to another substrate is formed.
A third groove and a fourth groove are formed on at least one of the surface of the surface electrode layer on which the surface electrode is formed and the surface of the external electrode layer on which the external electrode is formed,
The third groove is formed from the outer periphery of the multilayer ceramic substrate;
The multilayer ceramic substrate, wherein the fourth groove portion is formed from an outer periphery of the multilayer ceramic substrate facing an outer periphery of the multilayer ceramic substrate in which the third groove portion is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011008141A JP2012151243A (en) | 2011-01-18 | 2011-01-18 | Multilayer ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011008141A JP2012151243A (en) | 2011-01-18 | 2011-01-18 | Multilayer ceramic substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012151243A true JP2012151243A (en) | 2012-08-09 |
Family
ID=46793241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011008141A Pending JP2012151243A (en) | 2011-01-18 | 2011-01-18 | Multilayer ceramic substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012151243A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015122529A1 (en) * | 2014-02-17 | 2015-08-20 | 京セラ株式会社 | Electrochemical-cell package and electrochemical cell |
| US11935806B2 (en) | 2020-07-10 | 2024-03-19 | Nichia Corporation | Semiconductor device and method for manufacturing semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609202U (en) * | 1983-06-28 | 1985-01-22 | 松下電器産業株式会社 | ceramic barista |
| JP2002076813A (en) * | 2000-08-25 | 2002-03-15 | Nippon Dempa Kogyo Co Ltd | Surface mounting crystal resonator |
| JP2008288536A (en) * | 2007-05-21 | 2008-11-27 | Panasonic Electric Works Co Ltd | Surface mounting type ceramic substrate |
| JP2010245088A (en) * | 2009-04-01 | 2010-10-28 | Murata Mfg Co Ltd | Method for manufacturing multilayer ceramic electronic component |
-
2011
- 2011-01-18 JP JP2011008141A patent/JP2012151243A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609202U (en) * | 1983-06-28 | 1985-01-22 | 松下電器産業株式会社 | ceramic barista |
| JP2002076813A (en) * | 2000-08-25 | 2002-03-15 | Nippon Dempa Kogyo Co Ltd | Surface mounting crystal resonator |
| JP2008288536A (en) * | 2007-05-21 | 2008-11-27 | Panasonic Electric Works Co Ltd | Surface mounting type ceramic substrate |
| JP2010245088A (en) * | 2009-04-01 | 2010-10-28 | Murata Mfg Co Ltd | Method for manufacturing multilayer ceramic electronic component |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015122529A1 (en) * | 2014-02-17 | 2015-08-20 | 京セラ株式会社 | Electrochemical-cell package and electrochemical cell |
| US11935806B2 (en) | 2020-07-10 | 2024-03-19 | Nichia Corporation | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4905498B2 (en) | Multilayer ceramic electronic components | |
| US9251943B2 (en) | Multilayer type inductor and method of manufacturing the same | |
| JP4953988B2 (en) | Multilayer capacitor and capacitor mounting board | |
| KR101019323B1 (en) | Multi-terminal type laminated capacitor and manufacturing method thereof | |
| US9646767B2 (en) | Ceramic electronic component and ceramic electronic apparatus including a split inner electrode | |
| JP2015050452A (en) | Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein | |
| JP5621573B2 (en) | Coil built-in board | |
| JP2015026760A (en) | Multilayer coil | |
| JP2018067562A (en) | Multilayer ceramic capacitor and mounting structure thereof | |
| JP6458903B2 (en) | Passive element array and printed wiring board | |
| JP2012060013A (en) | Electronic component module, electronic component and method for manufacturing the same | |
| WO2012002133A1 (en) | Multilayer ceramic electronic component and method for producing same | |
| WO2012144103A1 (en) | Laminated inductor element and method for manufacturing same | |
| JP2008066672A (en) | Substrate incorporating thin magnetic component, and switching power supply module employing it | |
| JP2018206950A (en) | Coil component | |
| JP2014003269A (en) | Multilayer chip electronic component | |
| JP2009054974A (en) | Multilayer capacitor and capacitor mounting substrate | |
| JP2012151243A (en) | Multilayer ceramic substrate | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| KR101659212B1 (en) | Method for manufacturing inductor device | |
| JP2007123505A (en) | Stacked capacitor | |
| JP5617574B2 (en) | Ceramic multilayer substrate | |
| JP5893371B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2013016727A (en) | Electronic component and manufacturing method of the same | |
| JP5245645B2 (en) | Manufacturing method of laminated coil component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140916 |