JP2012146150A

JP2012146150A - Interruption signal generator and interruption signal generation method

Info

Publication number: JP2012146150A
Application number: JP2011004436A
Authority: JP
Inventors: Nobuo Furuya; 信雄古谷
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2011-01-13
Filing date: 2011-01-13
Publication date: 2012-08-02

Abstract

PROBLEM TO BE SOLVED: To realize interruption mediation by a small circuit scale without increasing a delay period from the arrival of an interruption factor to the generation of interruption signals.SOLUTION: An interruption signal generator includes: a timer for timing a prescribed period; a counter for holding a counter value initialized to a prescribed initial value; and a signal generation part for initializing the timer and increasing the counter value in the case that the prescribed period is ended without detecting the interruption factor, generating the interruption signal and initializing the timer after the end of the prescribed period when the counter value is the prescribed initial value in the case of detecting the interruption factor before the end of the prescribed period, and generating the interruption signals without waiting for the end of the prescribed period, decreasing the counter value and initializing the timer when the counter value is a value other than the prescribed initial value.

Description

本発明は、割り込み信号生成装置および割り込み信号生成方法に関し、特に、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）ホストコントローラ（ＨｏｓｔＣｏｎｔｒｏｌｌｅｒ）等のＩ／Ｏコントローラにおける割り込み信号生成装置および割り込み信号生成方法に関する。 The present invention relates to an interrupt signal generation device and an interrupt signal generation method, and more particularly, to an interrupt signal generation device and an interrupt signal generation method in an I / O controller such as a USB (Universal Serial Bus) host controller (Host Controller).

ＵＳＢホストコントローラ等のＩ／Ｏコントローラは、パケットの転送処理の完了をドライバソフトウエアに通知するための割り込み信号を１つのパケットまたは複数のパケット単位で生成する。Ｉ／Ｏコントローラが処理するパケット数が増加すると、頻繁に割り込み信号が生成されるため、システムＣＰＵの処理が割り込み処理に使用される頻度が増加し、システム全体の性能低下を招く。この問題を解決するために、割り込み信号の生成頻度が高くならないように割り込み調停（ＩｎｔｅｒｒｕｐｔＭｏｄｅｒａｔｉｏｎ）を行う方法が知られている。 An I / O controller such as a USB host controller generates an interrupt signal for notifying the driver software of completion of packet transfer processing in units of one packet or a plurality of packets. When the number of packets processed by the I / O controller increases, an interrupt signal is frequently generated. Therefore, the frequency at which the processing of the system CPU is used for interrupt processing increases, and the performance of the entire system is degraded. In order to solve this problem, a method of performing interrupt moderation (Interrupt Moderation) so as to prevent the generation frequency of interrupt signals from increasing is known.

特許文献１には、複数のタイマを使用して割り込み調停を行う方法が記載されている。すべてのタイマは、割り込み信号の生成によりそれぞれのタイマに固有の周期値に初期化される。また、各タイマに固有に設定された検出回数の割り込み要因の発生を検出すると、タイマごとに個別に固有の周期値に初期化される。この初期化条件に該当しない場合は、タイマ値はゼロになるまでデクリメントされる。いずれかのタイマがゼロになり、かつ割り込み要因が検出されると割り込み信号が生成される。 Patent Document 1 describes a method of performing interrupt arbitration using a plurality of timers. All timers are initialized to a period value specific to each timer by generating an interrupt signal. Further, when the occurrence of the interrupt factor of the number of detections set uniquely for each timer is detected, each timer is individually initialized to a unique cycle value. If this initialization condition is not met, the timer value is decremented until it reaches zero. When any timer reaches zero and an interrupt factor is detected, an interrupt signal is generated.

また、非特許文献１にも、複数のタイマを使用するコントローラが記載されている。非特許文献１の７．３．２節を参照すると、コントローラは、１つの“ＬＴＲＭｏｄｅｒａｔｉｏｎＴｉｍｅｒ”、１つの“ＬＬＩＭｏｄｅｒａｔｉｏｎＴｉｍｅｒ”、および１つの“ＬＬＩＣｒｅｄｉｔＣｏｕｎｔｅｒ”を使用する。優先順位付けした特定の割り込み要因に対して“ＬＬＩＭｏｄｅｒａｔｉｏｎＴｉｍｅｒ”と“ＬＬＩＣｒｅｄｉｔＣｏｕｎｔｅｒ”を使用して割り込み信号の生成を行う。“ＬＴＲＭｏｄｅｒａｔｉｏｎＴｉｍｅｒ”は、特許文献１において１つのタイマのみが使用される動作に相当し、優先順位付けされていない割り込み要因に対して使用される。 Non-Patent Document 1 also describes a controller that uses a plurality of timers. Referring to Section 7.3.2 of Non-Patent Document 1, the controller uses one “LTR Moderation Timer”, one “LLI Moderation Timer”, and one “LLI Credit Counter”. An interrupt signal is generated using “LLI Moderation Timer” and “LLI Credit Counter” for a specific interrupt factor with priority. “LTR Moderation Timer” corresponds to an operation in which only one timer is used in Patent Document 1, and is used for interrupt factors that are not prioritized.

米国特許出願公開第２００５／００８６４０１号明細書US Patent Application Publication No. 2005/0086401

Ｉｎｔｅｌ社８２５９９１０ＧｂＥＣｏｎｔｒｏｌｌｅｒＤａｔａｓｈｅｅｔ，［ｏｎｌｉｎｅ］，［平成２２年１２月２０日検索］、インターネット〈ＵＲＬ：ｈｔｔｐ：／／ｄｏｗｎｌｏａｄ．ｉｎｔｅｌ．ｃｏｍ／ｄｅｓｉｇｎ／ｎｅｔｗｏｒｋ／ｄａｔａｓｈｔｓ／８２５９９＿ｄａｔａｓｈｅｅｔ．ｐｄｆ〉．Intel Corporation 82599 10 GbE Controller Datasheet, [online], [December 20, 2010 search], Internet <URL: http: // download. intel. com / design / network / datashits / 82599_datasheet. pdf>.

以下の分析は、本発明者によってなされたものである。 The following analysis was made by the present inventors.

特許文献１に記載された方法では、複数のタイマを使用して割り込み信号生成の制御を行うため、回路規模が増大する。また、代表して単一のタイマのみを使用して“ＩｎｔｅｒｒｕｐｔＭｏｄｅｒａｔｉｏｎ”による効果を高める周期値を設定するようにした場合には、割り込み要因の発生から割り込み信号の生成までにタイマ分の待ち時間が加わり、ドライバソフトウエアへの割り込み通知が遅れてＩ／Ｏコントローラの処理性能が低下する。 In the method described in Patent Document 1, since the interrupt signal generation is controlled using a plurality of timers, the circuit scale increases. In addition, when a period value that increases the effect of “Interrupt Moderation” is set using only a single timer as a representative, the waiting time for the timer from generation of an interrupt factor to generation of an interrupt signal is set. As a result, the interrupt notification to the driver software is delayed and the processing performance of the I / O controller is reduced.

また、非特許文献１に記載されたコントローラでは、複数のタイマを使用して割り込み信号生成の制御を行うため、回路規模が増大する。優先順位付けされていない通常の割り込み要因に対して、非特許文献１のコントローラの処理は特許文献１における単独タイマによる処理に相当するため、割り込み要因の発生から割り込み信号の生成までの遅延時間を短くすることはできない。 Further, in the controller described in Non-Patent Document 1, the interrupt signal generation is controlled using a plurality of timers, so that the circuit scale increases. Since the processing of the controller of Non-Patent Document 1 corresponds to the processing by a single timer in Patent Document 1 for a normal interrupt factor that is not prioritized, the delay time from generation of the interrupt factor to generation of the interrupt signal is reduced. It cannot be shortened.

したがって、特許文献１および非特許文献１に記載された技術によると、回路規模が増大し、または、割り込み信号の生成頻度が抑えられる代わりにパケット処理が完了してから割り込み信号が生成されるまでの遅延時間が増加してＩ／Ｏコントローラの処理性能が低下するという問題がある。 Therefore, according to the techniques described in Patent Document 1 and Non-Patent Document 1, the circuit scale increases, or the interrupt signal generation frequency is suppressed, and instead the packet processing is completed until the interrupt signal is generated. There is a problem that the processing performance of the I / O controller is reduced due to an increase in the delay time.

そこで、割り込み要因の到着から割り込み信号を生成するまでの遅延期間を増大させることなく、小さい回路規模で割り込み調停を実現することが課題となる。 Therefore, it is a problem to realize interrupt arbitration with a small circuit scale without increasing the delay period from the arrival of an interrupt factor to the generation of an interrupt signal.

本発明の第１の視点に係る割り込み信号生成装置は、
所定の期間を計時するタイマと、
所定の初期値に初期化されたカウンタ値を保持するカウンタと、
割り込み要因を検出することなく前記所定の期間が満了した場合には、前記タイマを初期化するとともに、前記カウンタ値をインクリメントまたはデクリメントし、前記所定の期間が満了する前に割り込み要因を検出した場合において、前記カウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化し、前記カウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記カウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化する信号生成部と、を備えている。 An interrupt signal generation device according to a first aspect of the present invention provides:
A timer for timing a predetermined period;
A counter that holds a counter value initialized to a predetermined initial value;
When the predetermined period has expired without detecting an interrupt factor, the timer is initialized, the counter value is incremented or decremented, and the interrupt factor is detected before the predetermined period expires When the counter value is the predetermined initial value, an interrupt signal is generated after expiration of the predetermined period and the timer is initialized, and when the counter value is a value other than the predetermined initial value, An interrupt signal is generated without waiting for the expiration of the predetermined period, and the counter value is decremented or incremented in a direction opposite to the increment or decrement, and a signal generator that initializes the timer is provided. .

本発明の第２の視点に係る割り込み信号生成方法は、
割り込み信号生成装置が、タイマを用いて所定の期間を計時する工程と、
割り込み要因を検出することなく前記所定の期間が満了した場合には、前記タイマを初期化するとともに、所定の初期値に初期化されたカウンタ値をインクリメントまたはデクリメントする工程と、
前記所定の期間が満了する前に割り込み要因を検出した場合において、前記カウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化する工程と、
前記所定の期間が満了する前に割り込み要因を検出した場合において、前記カウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記カウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化する工程と、を含む。 The interrupt signal generation method according to the second aspect of the present invention is:
An interrupt signal generation device for measuring a predetermined period using a timer;
A step of initializing the timer and incrementing or decrementing a counter value initialized to a predetermined initial value when the predetermined period expires without detecting an interrupt factor;
When an interrupt factor is detected before the predetermined period expires, and the counter value is the predetermined initial value, an interrupt signal is generated and the timer is initialized after the predetermined period expires When,
When an interrupt factor is detected before the predetermined period expires, if the counter value is a value other than the predetermined initial value, an interrupt signal is generated without waiting for the predetermined period to expire, Incrementing or decrementing the counter value in a direction opposite to the decrementing and initializing the timer.

本発明に係る割り込み信号生成装置および割り込み信号生成方法によると、割り込み要因の到着から割り込み信号を生成するまでの遅延期間を増大させることなく、小さい回路規模で割り込み調停を実現することができる。 According to the interrupt signal generation device and the interrupt signal generation method according to the present invention, interrupt arbitration can be realized with a small circuit scale without increasing the delay period from the arrival of an interrupt factor to the generation of an interrupt signal.

第１の実施形態に係る割り込み信号生成装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of an interrupt signal generation device according to a first embodiment. 第１の実施形態に係る割り込み信号生成装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the interruption signal generation apparatus which concerns on 1st Embodiment. 第１の実施形態に係る割り込み信号生成装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the interruption signal generation apparatus which concerns on 1st Embodiment. 第２の実施形態に係る割り込み信号生成装置の構成を示すブロック図である。It is a block diagram which shows the structure of the interrupt signal generator which concerns on 2nd Embodiment. 第２の実施形態に係る割り込み信号生成装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the interruption signal generation apparatus which concerns on 2nd Embodiment. 第２の実施形態に係る割り込み信号生成装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the interruption signal generation apparatus which concerns on 2nd Embodiment.

はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。 First, the outline of the present invention will be described. Note that the reference numerals of the drawings attached to this summary are merely examples for facilitating understanding, and are not intended to limit the present invention to the illustrated embodiment.

図１を参照すると、本発明に係る割り込み信号生成装置（１０）は、所定の期間を計時するタイマ（１２）と、所定の初期値に初期化されたカウンタ値を保持するカウンタ（１４）と、割り込み要因を検出することなく前記所定の期間が満了した場合には、タイマ（１２）を初期化するとともに、前記カウンタ値をインクリメント（またはデクリメント）し、前記所定の期間が満了する前に割り込み要因を検出した場合において、前記カウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともにタイマ（１２）を初期化し、前記カウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記カウンタ値をデクリメント（またはインクリメント）するとともにタイマ（１２）を初期化する信号生成部（１６）と、を備えている。 Referring to FIG. 1, an interrupt signal generation device (10) according to the present invention includes a timer (12) that counts a predetermined period, and a counter (14) that holds a counter value initialized to a predetermined initial value. When the predetermined period has expired without detecting an interrupt factor, the timer (12) is initialized, the counter value is incremented (or decremented), and an interrupt occurs before the predetermined period expires. When the factor is detected and the counter value is the predetermined initial value, an interrupt signal is generated after the predetermined period expires and the timer (12) is initialized, and the counter value is the predetermined initial value. When the value is other than, an interrupt signal is generated without waiting for the expiration of the predetermined period, and the counter value is decremented (or incremented). Signal generating unit for initializing the timer (12) while decrementing) and (16), and a.

すなわち、本発明に係る割り込み信号生成装置（１０）は、１つのタイマ（１２）と１つのカウンタ（１４）を有する。タイマ（１２）は、割り込み信号の生成周期を管理する。カウンタ値は、一例として、初期値ゼロに初期化されていてもよい。カウンタ（１４）は、タイマ（１２）により管理される割り込み信号生成周期期間内に割り込み要因を検出しなかった場合にインクリメントされ、割り込み信号の生成によりデクリメントされる。信号生成部（１６）は、カウンタ（１４）のカウンタ値がゼロの場合には、検出した割り込み要因に基づく割り込み信号生成をタイマ（１２）が管理する割り込み信号生成周期まで遅延させ、カウンタ（１４）のカウンタ値がゼロでない場合には、検出した割り込み要因に基づく割り込み信号生成を即座に行うように割り込み信号の生成を制御する。 That is, the interrupt signal generation device (10) according to the present invention has one timer (12) and one counter (14). The timer (12) manages the generation period of the interrupt signal. As an example, the counter value may be initialized to an initial value of zero. The counter (14) is incremented when no interrupt factor is detected within the interrupt signal generation cycle period managed by the timer (12), and is decremented by generation of the interrupt signal. When the counter value of the counter (14) is zero, the signal generation unit (16) delays interrupt signal generation based on the detected interrupt factor until the interrupt signal generation period managed by the timer (12), and the counter (14 When the counter value is not zero, the generation of the interrupt signal is controlled so as to immediately generate the interrupt signal based on the detected interrupt factor.

また、複数の割り込み要因のグループがあり、これらのグループ間で優先順位の重みづけを行う場合には、割り込み要因ごとにカウンタ（１４）を設けて、同様の管理を行うようにしてもよい。 Further, when there are a plurality of groups of interrupt factors, and priority weighting is performed between these groups, a counter (14) may be provided for each interrupt factor to perform the same management.

本発明によると、１つのタイマと１つのカウンタを使用して割り込み信号の生成を制御する。したがって、本発明によると、複数のタイマを使用して割り込み信号の生成を制御する特許文献１および非特許文献１に記載された技術と比較して、回路規模を削減することができる。 According to the present invention, one timer and one counter are used to control the generation of an interrupt signal. Therefore, according to the present invention, the circuit scale can be reduced as compared with the techniques described in Patent Document 1 and Non-Patent Document 1 that control generation of an interrupt signal using a plurality of timers.

また、本発明の割り込み信号生成装置（１０）は１つのタイマのみを使用して割り込み生成周期を管理するが、割り込み要因が発生しなかった周期の回数分の割り込み信号を、タイマが管理する周期を待たずに生成することができる。したがって、複数回の割り込み生成周期時間で平均した場合の割り込みの発生頻度は１つのタイマのみを使用した場合と同等であるが、割り込み要因がない期間の後に頻繁に割り込み要因が発生する状況ではドライバソフトウエアへの割り込み通知が遅れることがない。したがって、本発明の割り込み信号生成装置によると、Ｉ／Ｏコントローラの処理性能の低下を防ぐことができる。 Further, the interrupt signal generation device (10) of the present invention uses only one timer to manage the interrupt generation cycle, but the timer manages the interrupt signals for the number of cycles in which no interrupt factor has occurred. Can be generated without waiting. Therefore, the interrupt generation frequency when averaged over multiple interrupt generation cycle times is the same as when only one timer is used, but in situations where interrupt factors occur frequently after a period without interrupt factors, the driver Interrupt notification to software is not delayed. Therefore, according to the interrupt signal generation device of the present invention, it is possible to prevent the processing performance of the I / O controller from being lowered.

さらに、本発明によると、割り込み要因の優先順位の重み付けによってタイマを複数設ける必要がない。したがって、本発明によると、優先順位の重み付けがある複数の要因を処理する際に複数のタイマを使用して割り込み信号の生成を制御する技術と比較して、回路規模を削減することができる。 Furthermore, according to the present invention, it is not necessary to provide a plurality of timers by weighting the priority of interrupt factors. Therefore, according to the present invention, it is possible to reduce the circuit scale as compared with a technique of controlling generation of an interrupt signal using a plurality of timers when processing a plurality of factors having priority weights.

本発明において、下記の形態が可能である。
［形態１］
上記第１の視点に係る割り込み信号生成装置のとおりである。
［形態２］
前記所定の初期値に初期化された第１のカウンタ値を保持する第１のカウンタと、
前記所定の初期値に初期化された第２のカウンタ値を保持する第２のカウンタと、を備え、
前記信号生成部は、第１の割り込み要因および第２の割り込み要因のいずれも検出することなく前記所定の期間が満了した場合には、前記タイマを初期化するとともに、前記第１のカウンタ値および前記第２のカウンタ値をインクリメントまたはデクリメントし、前記所定の期間が満了する前に第１の割り込み要因を検出した場合において、前記第１のカウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化し、前記第１のカウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記第１のカウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化し、前記所定の期間が満了する前に第２の割り込み要因を検出した場合において、前記第２のカウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化し、前記第２のカウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記第２のカウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化するようにしてもよい。
［形態３］
前記第１のカウンタ値の上限値および前記第２のカウンタ値の上限値は、それぞれ、前記第１の割り込み要因および前記第２の割り込み要因の優先度に応じた値であることが好ましい。
［形態４］
前記タイマは、所定の整数により初期化されたタイマ値を一定の時間間隔でインクリメントまたはデクリメントして前記所定の期間を計時し、
前記信号生成部は、前記タイマ値を前記所定の整数により初期化することにより、前記タイマを初期化するようにしてもよい。
［形態５］
上記第２の視点に係る割り込み信号生成方法のとおりである。
［形態６］
前記信号生成部が、第１の割り込み要因および第２の割り込み要因のいずれも検出することなく前記所定の期間が満了した場合には、前記タイマを初期化するとともに、前記第１のカウンタ値および前記第２のカウンタ値をインクリメントまたはデクリメントする工程と、
前記所定の期間が満了する前に第１の割り込み要因を検出した場合において、前記所定の初期値に初期化された第１のカウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化する工程と、
前記所定の期間が満了する前に第１の割り込み要因を検出した場合において、前記第１のカウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記第１のカウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化する工程と、
前記所定の期間が満了する前に第２の割り込み要因を検出した場合において、前記所定の初期値に初期化された第２のカウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化する工程と、
前記所定の期間が満了する前に第２の割り込み要因を検出した場合において、前記第２のカウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記第２のカウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化する工程と、を含んでいてもよい。
［形態７］
前記第１のカウンタ値の上限値および前記第２のカウンタ値の上限値は、それぞれ、前記第１の割り込み要因および前記第２の割り込み要因の優先度に応じた値であることが好ましい。 In the present invention, the following modes are possible.
[Form 1]
This is the same as the interrupt signal generation device according to the first aspect.
[Form 2]
A first counter that holds a first counter value initialized to the predetermined initial value;
A second counter that holds a second counter value initialized to the predetermined initial value,
The signal generation unit initializes the timer and detects the first counter value and the first counter value when the predetermined period has expired without detecting both the first interrupt factor and the second interrupt factor. When the first counter value is the predetermined initial value when the second counter value is incremented or decremented and the first interrupt factor is detected before the predetermined period expires, An interrupt signal is generated after expiration of the period, and the timer is initialized. When the first counter value is a value other than the predetermined initial value, an interrupt signal is generated without waiting for the predetermined period to expire. When the first counter value is decremented or incremented in the direction opposite to the increment or decrement, If the second counter value is the predetermined initial value when the timer is initialized and the second interrupt factor is detected before the predetermined period expires, the expiration of the predetermined period An interrupt signal is generated later and the timer is initialized. When the second counter value is a value other than the predetermined initial value, an interrupt signal is generated without waiting for the predetermined period to expire, and the increment is performed. Alternatively, the second counter value may be decremented or incremented in the direction opposite to the decrement, and the timer may be initialized.
[Form 3]
It is preferable that the upper limit value of the first counter value and the upper limit value of the second counter value are values according to priorities of the first interrupt factor and the second interrupt factor, respectively.
[Form 4]
The timer counts the predetermined period by incrementing or decrementing a timer value initialized with a predetermined integer at regular time intervals,
The signal generation unit may initialize the timer by initializing the timer value with the predetermined integer.
[Form 5]
This is the same as the interrupt signal generation method according to the second aspect.
[Form 6]
When the predetermined period has expired without detecting either the first interrupt factor or the second interrupt factor, the signal generation unit initializes the timer and sets the first counter value and Incrementing or decrementing the second counter value;
When the first interrupt factor is detected before the predetermined period expires, when the first counter value initialized to the predetermined initial value is the predetermined initial value, the predetermined period Generating an interrupt signal after expiration and initializing the timer;
In the case where the first interrupt factor is detected before the predetermined period expires, if the first counter value is a value other than the predetermined initial value, the interrupt is performed without waiting for the predetermined period to expire. Generating a signal, decrementing or incrementing the first counter value in a direction opposite to the increment or decrement and initializing the timer;
When the second interrupt factor is detected before the predetermined period expires, and the second counter value initialized to the predetermined initial value is the predetermined initial value, the predetermined period Generating an interrupt signal after expiration and initializing the timer;
In the case where the second interrupt factor is detected before the predetermined period expires, if the second counter value is a value other than the predetermined initial value, the interrupt is performed without waiting for the predetermined period to expire. Generating a signal, decrementing or incrementing the second counter value in a direction opposite to the incrementing or decrementing, and initializing the timer.
[Form 7]
It is preferable that the upper limit value of the first counter value and the upper limit value of the second counter value are values according to priorities of the first interrupt factor and the second interrupt factor, respectively.

（実施形態１）
第１の実施形態に係る割り込み信号生成装置について、図面を参照して説明する。図１は、本実施形態に係る割り込み信号生成装置１０の構成を示すブロック図である。図１を参照すると、割り込み信号生成装置１０は、タイマ１２、カウンタ１４、および、信号生成部１６を備えている。 (Embodiment 1)
An interrupt signal generation device according to a first embodiment will be described with reference to the drawings. FIG. 1 is a block diagram illustrating a configuration of an interrupt signal generation device 10 according to the present embodiment. Referring to FIG. 1, the interrupt signal generation device 10 includes a timer 12, a counter 14, and a signal generation unit 16.

タイマ１２は、所定の期間を計時する。カウンタ１４は、所定の初期値に初期化されたカウンタ値を保持する。信号生成部１６は、割り込み要因を検出することなく前記所定の期間が満了した場合には、タイマ１２を初期化するとともに、前記カウンタ値をインクリメント（またはデクリメント）する。一方、前記所定の期間が満了する前に割り込み要因を検出した場合において、前記カウンタ値が前記所定の初期値であるときには、信号生成部１６は、前記所定の期間の満了後に割り込み信号を生成するとともにタイマ１２を初期化し、前記カウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記カウンタ値をデクリメント（またはインクリメント）するとともにタイマ１２を初期化する。 The timer 12 measures a predetermined period. The counter 14 holds a counter value initialized to a predetermined initial value. When the predetermined period expires without detecting an interrupt factor, the signal generator 16 initializes the timer 12 and increments (or decrements) the counter value. On the other hand, when the interrupt factor is detected before the predetermined period expires and the counter value is the predetermined initial value, the signal generator 16 generates an interrupt signal after the predetermined period expires. In addition, the timer 12 is initialized, and when the counter value is a value other than the predetermined initial value, an interrupt signal is generated without waiting for the predetermined period to expire, and the counter value is decremented (or incremented). The timer 12 is initialized.

図２は、割り込み信号生成装置１０の動作を示すフローチャートである。図２（ａ）のフローチャートおよび図２（ｂ）のフローチャートの２つの処理ループは互いに並列に処理される。図２（ａ）の処理ループは、割り込み信号生成の周期管理を行うタイマ１２および信号生成部１６の動作を示す。一方、図２（ｂ）の処理ループは、カウンタ１４および信号生成部１６の動作、すなわち、割り込み要因が発生しなかった周期の回数を計測するカウンタ１４によるカウンタ動作と信号生成部１６による割り込み信号生成動作を示す。 FIG. 2 is a flowchart showing the operation of the interrupt signal generation device 10. The two processing loops of the flowchart of FIG. 2A and the flowchart of FIG. 2B are processed in parallel. The processing loop of FIG. 2A shows the operations of the timer 12 and the signal generation unit 16 that perform interrupt signal generation cycle management. On the other hand, the processing loop of FIG. 2B is the operation of the counter 14 and the signal generation unit 16, that is, the counter operation by the counter 14 that measures the number of cycles in which no interrupt factor has occurred and the interrupt signal by the signal generation unit 16. The generation operation is shown.

図２（ａ）の処理ループ内で処理されるタイマ値は、図２（ｂ）の処理ループで参照される（ステップＢ１３、Ｂ１６）。同様に、図２（ｂ）の処理ループ内で処理される割り込み生成の有無は図２（ａ）の処理ループで参照される（ステップＡ１３）。 The timer value processed in the processing loop of FIG. 2A is referred to in the processing loop of FIG. 2B (steps B13 and B16). Similarly, whether or not an interrupt is processed in the processing loop of FIG. 2B is referred to in the processing loop of FIG. 2A (step A13).

図２（ａ）を参照すると、タイマ１２は、タイマ値に初期値Ｎをロードする（ステップＡ１１）。タイマ１２は、一定のペース、すなわち、一定の時間間隔で、タイマ値をデクリメントする（ステップＡ１２）。 Referring to FIG. 2A, the timer 12 loads the initial value N to the timer value (step A11). The timer 12 decrements the timer value at a constant pace, that is, at a constant time interval (step A12).

信号生成部１６は、割り込み信号を生成すると（ステップＡ１３のＹｅｓ）、タイマ値に初期値Ｎ（Ｎは正整数）をロードするようにタイマ１２に指示する（ステップＡ１１）。一方、割り込み信号が生成されない場合には（ステップＡ１３のＮｏ）、タイマ１２は、タイマ値がゼロでない間（ステップＡ１４のＮｏ）、タイマ値をデクリメントし続ける。また、割り込み信号が生成されることなく（ステップＡ１３のＮｏ）、タイマ値がゼロとなった場合には（ステップＡ１４のＹｅｓ）、信号生成部１６は、タイマ値に初期値Ｎをロードするようにタイマ１２に指示する（ステップＡ１１）。 When generating the interrupt signal (Yes in Step A13), the signal generation unit 16 instructs the timer 12 to load the initial value N (N is a positive integer) into the timer value (Step A11). On the other hand, when the interrupt signal is not generated (No in Step A13), the timer 12 continues to decrement the timer value while the timer value is not zero (No in Step A14). Further, when the interrupt value is not generated (No in Step A13) and the timer value becomes zero (Yes in Step A14), the signal generation unit 16 loads the initial value N to the timer value. To the timer 12 (step A11).

図２（ｂ）を参照すると、カウンタ１４は、カウンタ値をゼロにリセットする（ステップＢ１１）。 Referring to FIG. 2B, the counter 14 resets the counter value to zero (step B11).

割り込み要因を検出することなく（ステップＢ１２のＮｏ）、タイマ値がゼロとなった場合には（ステップＢ１３のＹｅｓ）、信号生成部１６は、カウンタ値をインクリメントするようにカウンタ１４に指示する（ステップＢ１４）。 When the timer value becomes zero (No in Step B13) without detecting the interrupt factor (No in Step B12), the signal generation unit 16 instructs the counter 14 to increment the counter value ( Step B14).

信号生成部１６は、割り込み要因を検出した場合に（ステップＢ１２のＹｅｓ）、カウンタ値がゼロであるときには（ステップＢ１５のＹｅｓ）、タイマ値がゼロとなるまで待機した後（ステップＢ１６のＹｅｓ）、割り込み信号を生成する（ステップＢ１８）。 When detecting the interrupt factor (Yes in Step B12), the signal generation unit 16 waits until the timer value becomes zero (Yes in Step B16) when the counter value is zero (Yes in Step B15). Then, an interrupt signal is generated (step B18).

一方、信号生成部１６は、割り込み要因を検出した場合に（ステップＢ１２のＹｅｓ）、カウンタ値がゼロでないときには（ステップＢ１５のＮｏ）、カウンタ値をデクリメントするとともに（ステップＢ１７）、直ちに割り込み信号を生成する（ステップＢ１８）。 On the other hand, when the signal generation unit 16 detects an interrupt factor (Yes in Step B12), when the counter value is not zero (No in Step B15), the signal generation unit 16 decrements the counter value (Step B17) and immediately outputs an interrupt signal. Generate (step B18).

図３は、本実施形態の割り込み信号生成装置１０の具体的な動作について説明するための図である。図３を参照すると、割り込み要因ａ１〜ａ８は、パケット処理完了などの割り込み要因の発生を表す。また、割り込み信号ｂ１〜ｂ５は、割り込み信号の生成を表す。 FIG. 3 is a diagram for explaining a specific operation of the interrupt signal generation device 10 of the present embodiment. Referring to FIG. 3, interrupt factors a1 to a8 represent occurrences of interrupt factors such as packet processing completion. Interrupt signals b1 to b5 represent generation of interrupt signals.

図３のタイマ値は、図２のタイマ１２におけるタイマ値に対応する。タイマ１２は、タイマ値に基づいて割り込み信号の生成周期を管理する。タイマ１２は、タイマ値の初期値Ｎをロードし（ステップＡ１１）、時間の経過とともにタイマ値をカウントダウンする（ステップＡ１２）。 The timer value in FIG. 3 corresponds to the timer value in the timer 12 in FIG. The timer 12 manages the generation period of the interrupt signal based on the timer value. The timer 12 loads the initial value N of the timer value (step A11), and counts down the timer value as time passes (step A12).

図３のカウンタ値は、図２のカウンタ１４のカウンタ値に対応する。カウンタ１４は、カウンタ値に基づいて割り込み要因が発生しなかった周期の回数を計測する。 The counter value in FIG. 3 corresponds to the counter value of the counter 14 in FIG. The counter 14 measures the number of cycles in which no interrupt factor has occurred based on the counter value.

以下では、図３の各周期における具体的な動作について説明する。 Hereinafter, a specific operation in each cycle in FIG. 3 will be described.

周期１では、３つの割り込み要因ａ１、ａ２、ａ３が発生しているが（図２のステップＢ１２のＹｅｓ）、カウンタ値はゼロである（ステップＢ１５のＹｅｓ）。したがって、信号生成部１６は、それぞれの割り込み要因からすぐに割り込み信号は生成せずに、タイマ値がゼロになるのを待つ（ステップＢ１６）。タイマ値がゼロになった時点で（ステップＢ１６のＹｅｓ）、信号生成部１６は割り込み信号ｂ１を生成する。周期１の完了時点で、タイマ値に初期値Ｎが再度ロードされるが（ステップＡ１１）、周期１の期間で割り込み要因が発生しているためカウンタ値は値が変わらない。 In cycle 1, three interrupt factors a1, a2, and a3 are generated (Yes in step B12 in FIG. 2), but the counter value is zero (Yes in step B15). Therefore, the signal generator 16 does not immediately generate an interrupt signal from each interrupt factor, but waits for the timer value to become zero (step B16). When the timer value becomes zero (Yes in Step B16), the signal generation unit 16 generates the interrupt signal b1. When the period 1 is completed, the initial value N is loaded again to the timer value (step A11), but the counter value does not change because an interrupt factor has occurred during the period 1.

周期２では、割り込み要因が発生しておらず（ステップＢ１２のＮｏ）、タイマ値が初期値Ｎからカウントダウンされてゼロとなった周期２の終了時点で（ステップＢ１３のＹｅｓ）、カウンタ値は＋１インクリメントされる（ステップＢ１４）。同時に、タイマ値には、初期値Ｎが再度ロードされる（ステップＡ１１）。 In cycle 2, no interrupt factor is generated (No in step B12), and at the end of cycle 2 when the timer value is counted down from the initial value N to zero (Yes in step B13), the counter value is +1. Incremented (step B14). At the same time, the initial value N is loaded again into the timer value (step A11).

周期３および周期４では、割り込み要因が発生しておらず（ステップＢ１２のＮｏ）、周期２と同様な動作が行われる。周期３および周期４のそれぞれの周期の終了時点で（ステップＢ１３のＹｅｓ）、カウンタ値は＋１インクリメントされ（ステップＢ１４）、タイマ値に初期値Ｎが再度ロードされる（ステップＡ１１）。周期２〜４の３周期期間では割り込み要因が発生しなかったため、カウンタ値は周期４の満了時点で３となっている。 In cycle 3 and cycle 4, no interrupt factor is generated (No in step B12), and the same operation as cycle 2 is performed. At the end of each of cycle 3 and cycle 4 (Yes in step B13), the counter value is incremented by +1 (step B14), and the initial value N is loaded again to the timer value (step A11). Since no interrupt factor was generated in the three period periods of the periods 2 to 4, the counter value is 3 when the period 4 expires.

周期５において割り込み要因ａ４が発生した時（ステップＢ１２のＹｅｓ）、カウンタ値は３（≠ゼロ）となっている（ステップＢ１５のＮｏ）。したがって、信号生成部１６は、タイマ値がゼロではないものの、割り込み要因ａ４の発生後直ちに、カウンタ値を−１デクリメントするとともに（ステップＢ１７）、割り込み信号ｂ２を生成し（ステップＢ１８、ステップＡ１３のＹｅｓ）、タイマ値に初期値Ｎを再度ロードする（ステップＡ１１）。その後、周期５の期間で割り込み要因ａ５が発生した時（ステップＢ１２のＹｅｓ）、カウンタ値は２（≠ゼロ）となっている（ステップＢ１５のＮｏ）。したがって、信号生成部１６は、タイマ値がゼロではないものの、割り込み要因ａ５の発生後直ちに、カウンタ値を−１デクリメントするとともに（ステップＢ１７）、割り込み信号ｂ３を生成し（ステップＢ１８、ステップＡ１３のＹｅｓ）、タイマ値に初期値Ｎを再度ロードする（ステップＡ１１）。もともとの周期５の終了タイミングでは、タイマ値はカウントダウンを続けておりゼロでないため（ステップＢ１３のＮｏ）、カウンタ値は変化しない。 When interrupt factor a4 occurs in cycle 5 (Yes in step B12), the counter value is 3 (≠ zero) (No in step B15). Therefore, although the timer value is not zero, the signal generator 16 decrements the counter value by −1 immediately after the occurrence of the interrupt factor a4 (step B17) and generates the interrupt signal b2 (steps B18 and A13). Yes), the initial value N is loaded again to the timer value (step A11). Thereafter, when the interrupt factor a5 occurs in the period 5 (Yes in Step B12), the counter value is 2 (≠ zero) (No in Step B15). Therefore, although the timer value is not zero, the signal generator 16 decrements the counter value by −1 immediately after the occurrence of the interrupt factor a5 (step B17) and generates the interrupt signal b3 (steps B18 and A13). Yes), the initial value N is loaded again to the timer value (step A11). At the original end timing of cycle 5, the timer value continues to count down and is not zero (No in step B13), so the counter value does not change.

周期６において割り込み要因ａ６が発生した時（ステップＢ１２のＹｅｓ）、カウンタ値は１（≠ゼロ）となっている（ステップＢ１５のＮｏ）。したがって、信号生成部１６は、タイマ値がゼロではないものの、割り込み要因ａ６の発生後直ちに、カウンタ値を−１デクリメントするとともに（ステップＢ１７）、割り込み信号ｂ４を生成し（ステップＢ１８、ステップＡ１３のＹｅｓ）、タイマ値に初期値Ｎを再度ロードする（ステップＡ１１）。その後、周期６の期間内で割り込み要因ａ７、ａ８が発生しているが（ステップＢ１２のＹｅｓ）、カウンタ値がゼロである（ステップＢ１５のＹｅｓ）。したがって、信号生成部１６は、それぞれの割り込み要因からすぐに割り込みは生成せずに、タイマ値がゼロになるのを待つ（ステップＢ１６のＹｅｓ）。 When interrupt factor a6 occurs in cycle 6 (Yes in step B12), the counter value is 1 (≠ zero) (No in step B15). Therefore, although the timer value is not zero, the signal generator 16 decrements the counter value by −1 immediately after the occurrence of the interrupt factor a6 (step B17) and generates the interrupt signal b4 (steps B18 and A13). Yes), the initial value N is loaded again to the timer value (step A11). Thereafter, interrupt factors a7 and a8 are generated within the period 6 (Yes in Step B12), but the counter value is zero (Yes in Step B15). Therefore, the signal generator 16 does not generate an interrupt immediately from each interrupt factor, but waits for the timer value to become zero (Yes in step B16).

タイマ値がゼロになった時点で（ステップＢ１６のＹｅｓ）、信号生成部１６は、割り込み信号ｂ５を生成する（ステップＢ１８）。もともとの周期６の終了タイミングでは、タイマ値はカウントダウンを続けておりゼロでないため（ステップＢ１３のＮｏ）、カウンタ値は変化しない。割り込み信号ｂ５を生成すると（ステップＡ１３のＹｅｓ）、タイマ値はＮに再度ロードされるが（ステップＡ１１）、割り込み要因ａ７、ａ８が発生しているためカウンタ値は値が変わらない。 When the timer value becomes zero (Yes in Step B16), the signal generation unit 16 generates the interrupt signal b5 (Step B18). At the original end timing of cycle 6, since the timer value continues to count down and is not zero (No in step B13), the counter value does not change. When the interrupt signal b5 is generated (Yes in step A13), the timer value is reloaded to N (step A11), but the interrupt factors a7 and a8 are generated, so the counter value does not change.

なお、カウンタ１４のカウンタ値には所定の上限値が設定されており、カウンタ値が上限に達している場合には、インクリメント命令（ステップＢ１４）に対して同一の値が維持される。 Note that a predetermined upper limit value is set for the counter value of the counter 14, and when the counter value has reached the upper limit, the same value is maintained for the increment instruction (step B14).

本実施形態では、タイマ１２により割り込み信号の生成周期を管理し、割り込み信号生成周期期間内に割り込み要因を検出しなかった場合にカウンタ値をインクリメントし、割り込み信号の生成によりカウンタ値をデクリメントする。また、カウンタ値がゼロの場合には検出した割り込み要因に基づく割り込み信号生成をタイマ１２により管理する割り込み信号生成周期まで遅延させ、該カウンタ値がゼロでない場合には検出した割り込み要因に基づく割り込み信号生成を即座に行うように割り込み信号を生成する。 In the present embodiment, the interrupt signal generation cycle is managed by the timer 12, the counter value is incremented when no interrupt factor is detected within the interrupt signal generation cycle period, and the counter value is decremented by generating the interrupt signal. When the counter value is zero, the interrupt signal generation based on the detected interrupt factor is delayed until the interrupt signal generation cycle managed by the timer 12, and when the counter value is not zero, the interrupt signal based on the detected interrupt factor An interrupt signal is generated so that the generation is performed immediately.

これにより、複数の割り込み信号生成周期期間にわたって平均したときの割り込み信号の発生頻度は、タイマ１２で管理する割り込み信号生成周期の１周期につき１回程度に抑えることができる。また、割り込み信号が生成されなかった周期の後では、その周期の回数に応じて、割り込み要因発生から割り込み信号生成までの遅延がないように割り込み信号を生成させることができる。 Thereby, the generation frequency of the interrupt signal when averaged over a plurality of interrupt signal generation cycle periods can be suppressed to about once per one interrupt signal generation cycle managed by the timer 12. In addition, after a period in which no interrupt signal is generated, the interrupt signal can be generated so that there is no delay from the generation of the interrupt factor to the generation of the interrupt signal according to the number of cycles.

本実施形態の割り込み信号生成装置１０によると、以上の動作を、１つのタイマ１２と１つのカウンタ１４による制御で実現しうる。 According to the interrupt signal generation device 10 of the present embodiment, the above operation can be realized by control by one timer 12 and one counter 14.

割り込み信号の生成周期としては数ｕｓから１ｍｓ程度の期間を管理できるようにすることが多く、この場合、タイマ１２の回路規模は、例えば、その動作クロック周波数が１００ＭＨｚの場合には１４ビット必要になる。これに対して、本実施形態のカウンタ１４は数十から百個程度の数を計測できれば十分で、７から８ビット程度の回路で処理しうる。例えば、ＵＳＢの場合、ホストコントローラに接続するＵＳＢデバイスの総数は数十個程度であり、カウンタ１４はこの数に相当する数を計測できれば十分である。したがって、本実施形態の割り込み信号生成装置１０によると、複数のタイマを使用することなく、１つのタイマ１２と１つのカウンタ１４により割り込み信号の生成を制御することで回路規模を削減することができる。 In many cases, it is possible to manage a period of several us to 1 ms as the generation period of the interrupt signal. In this case, the circuit scale of the timer 12 requires, for example, 14 bits when the operation clock frequency is 100 MHz. Become. On the other hand, it is sufficient for the counter 14 of this embodiment to be able to measure several tens to hundreds, and can be processed with a circuit of about 7 to 8 bits. For example, in the case of USB, the total number of USB devices connected to the host controller is about several tens, and it is sufficient that the counter 14 can measure a number corresponding to this number. Therefore, according to the interrupt signal generation device 10 of the present embodiment, the circuit scale can be reduced by controlling the generation of interrupt signals by one timer 12 and one counter 14 without using a plurality of timers. .

また、図３の動作フロー例の割り込み要因ａ４〜ａ６のように、割り込み要因発生から割り込み信号生成までのタイマ１２による周期管理に起因する遅延時間がなくなる。したがって、本実施形態の信号生成装置によると、例えば、５Ｇｂ／ｓのビットレートで通信を行うＵＳＢ３．０では、ＵＳＢ３．０のＨＤＤやＦｌａｓｈＤｒｉｖｅ等のストレージデバイスを接続して動作させる際のスループット性能を約１０％程度向上させることができる。 Further, like the interrupt factors a4 to a6 in the operation flow example of FIG. 3, there is no delay time caused by the cycle management by the timer 12 from the interrupt factor generation to the interrupt signal generation. Therefore, according to the signal generation device of the present embodiment, for example, in USB 3.0 that performs communication at a bit rate of 5 Gb / s, throughput when a storage device such as a USB 3.0 HDD or Flash Drive is connected and operated. The performance can be improved by about 10%.

（実施形態２）
第２の実施形態に係る割り込み信号生成装置について、図面を参照して説明する。図４は、本実施形態に係る割り込み信号生成装置２０の構成を示すブロック図である。図４を参照すると、割り込み信号生成装置２０は、タイマ２２、カウンタ２４，２５、および、信号生成部２６を備えている。 (Embodiment 2)
An interrupt signal generation device according to a second embodiment will be described with reference to the drawings. FIG. 4 is a block diagram illustrating a configuration of the interrupt signal generation device 20 according to the present embodiment. Referring to FIG. 4, the interrupt signal generation device 20 includes a timer 22, counters 24 and 25, and a signal generation unit 26.

タイマ２２は、所定の期間を計時する。第１のカウンタ２４は、所定の初期値に初期化された第１のカウンタ値を保持する。第２のカウンタ２５は、所定の初期値に初期化された第２のカウンタ値を保持する。 The timer 22 measures a predetermined period. The first counter 24 holds the first counter value initialized to a predetermined initial value. The second counter 25 holds the second counter value initialized to a predetermined initial value.

信号生成部２６は、第１の割り込み要因および第２の割り込み要因のいずれも検出することなく前記所定の期間が満了した場合には、タイマ２２を初期化するとともに、第１のカウンタ値および第２のカウンタ値をインクリメント（またはデクリメント）する。一方、前記所定の期間が満了する前に第１の割り込み要因を検出した場合において、第１のカウンタ値が前記所定の初期値であるときには、信号生成部２６は、前記所定の期間の満了後に割り込み信号を生成するとともにタイマ２２を初期化し、第１のカウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、第１のカウンタ値をデクリメント（またはインクリメント）するとともにタイマ２２を初期化する。同様に、前記所定の期間が満了する前に第２の割り込み要因を検出した場合において、第２のカウンタ値が前記所定の初期値であるときには、信号生成部２６は、前記所定の期間の満了後に割り込み信号を生成するとともにタイマ２２を初期化し、第２のカウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、第２のカウンタ値をデクリメント（またはインクリメント）するとともにタイマ２２を初期化する。 When the predetermined period has expired without detecting both the first interrupt factor and the second interrupt factor, the signal generation unit 26 initializes the timer 22 and sets the first counter value and the second counter factor. Increment (or decrement) the counter value of 2. On the other hand, when the first interrupt factor is detected before the predetermined period expires and the first counter value is the predetermined initial value, the signal generation unit 26, after the predetermined period expires, An interrupt signal is generated and the timer 22 is initialized. When the first counter value is a value other than the predetermined initial value, the interrupt signal is generated without waiting for the predetermined period to expire, and the first counter The value is decremented (or incremented) and the timer 22 is initialized. Similarly, when the second interrupt factor is detected before the predetermined period expires and the second counter value is the predetermined initial value, the signal generation unit 26 expires the predetermined period. An interrupt signal is generated later, the timer 22 is initialized, and when the second counter value is a value other than the predetermined initial value, an interrupt signal is generated without waiting for the expiration of the predetermined period. The counter value is decremented (or incremented) and the timer 22 is initialized.

本実施形態では、一例として、カウンタの個数を２個としたが、カウンタの個数はこれに限定されるものではない。すなわち、カウンタの個数は、割り込み要因に応じて任意の個数とすることができる。 In the present embodiment, the number of counters is two as an example, but the number of counters is not limited to this. That is, the number of counters can be set arbitrarily according to the interrupt factor.

図５は、割り込み信号生成装置２０の動作を示すフローチャートである。図５（ａ）〜（ｃ）のフローチャートの複数の処理ループは互いに並列に処理を行う。図５（ａ）の処理ループは、割り込み信号生成の周期管理を行うタイマ２２および信号生成部２６の動作を示す。図５（ｂ）の処理ループは、信号生成部２６による割り込み信号生成動作を示す。図５（ｃ）の処理ループは、同一の処理ループが独立に２個存在しうる（ｎ＝２）。図５（ｃ）の処理ループは、対象とする割り込み要因ごとに複数に並列化されたものである。図５（ｃ）の処理ループは、それぞれの割り込み要因毎に割り込み要因が発生しなかった周期の回数を計測するカウンタ２４，２５のカウンタ動作と、割り込み信号生成を要求するトリガ信号の生成動作を示す。 FIG. 5 is a flowchart showing the operation of the interrupt signal generation device 20. The plurality of processing loops in the flowcharts of FIGS. 5A to 5C perform processing in parallel with each other. The processing loop of FIG. 5A shows the operations of the timer 22 and the signal generator 26 that perform the cycle management of interrupt signal generation. The processing loop of FIG. 5B shows an interrupt signal generation operation by the signal generation unit 26. In the processing loop of FIG. 5C, two identical processing loops can exist independently (n = 2). The processing loop of FIG. 5C is parallelized in plural for each target interrupt factor. The processing loop of FIG. 5C performs counter operations of the counters 24 and 25 that measure the number of cycles in which no interrupt factor has occurred for each interrupt factor, and a trigger signal generation operation that requests generation of an interrupt signal. Show.

図５（ａ）の処理ループ内で処理されるタイマ値は、図５（ｃ）の処理ループで参照される（ステップＢ２３、Ｂ２６）。図５（ｂ）の処理ループ内で処理される割り込み信号生成の有無は、図５（ａ）の処理ループで参照される（ステップＡ２３）。図５（ｃ）の処理ループ内で処理される割り込みトリガ生成の有無は、図５（ｂ）の処理ループで参照される（ステップＣ２１）。 The timer value processed in the processing loop of FIG. 5A is referred to in the processing loop of FIG. 5C (steps B23 and B26). The presence / absence of generation of an interrupt signal processed in the processing loop of FIG. 5B is referred to in the processing loop of FIG. 5A (step A23). The presence or absence of interrupt trigger generation processed in the processing loop of FIG. 5C is referred to in the processing loop of FIG. 5B (step C21).

図５（ｃ）の処理ループは複数個（ｎ個）存在しうる。各処理ループは、例えば、パケットの種類等により分離されたグループ毎に割り当てられる。これら複数のグループは、同一の割り込み信号をシェアして使用する。 There may be a plurality (n) of processing loops in FIG. Each processing loop is assigned to each group separated by, for example, the type of packet. These multiple groups share and use the same interrupt signal.

図５（ａ）、（ｃ）の各ステップにおける動作は、図２（ａ）、（ｂ）の各ステップにおける動作と同様であることから、説明を省略する。 Since the operation in each step of FIGS. 5A and 5C is the same as the operation in each step of FIGS. 2A and 2B, description thereof will be omitted.

図６は、本実施形態の割り込み信号生成装置２０の具体的な動作について説明するための図である。図６を参照すると、割り込み要因ａ１〜ａ８，ｃ１〜ｃ２は、パケット処理完了などの割り込み要因の発生を表す。また、割り込み要因ｂ１〜ｂ６は、割り込み信号の生成を表す。 FIG. 6 is a diagram for explaining a specific operation of the interrupt signal generation device 20 of the present embodiment. Referring to FIG. 6, interrupt factors a1 to a8 and c1 to c2 represent occurrence of an interrupt factor such as packet processing completion. Interrupt factors b1 to b6 represent generation of an interrupt signal.

図６のタイマ値は、図４のタイマ２２のタイマの値に対応する。タイマ２２は、タイマ値に基づいて割り込み信号の生成周期を管理する。タイマ２２は、タイマ値の初期値Ｎをロードし（ステップＡ２１）、時間の経過とともにタイマ値をカウントダウンする（ステップＡ２２）。 The timer value in FIG. 6 corresponds to the timer value of the timer 22 in FIG. The timer 22 manages the generation period of the interrupt signal based on the timer value. The timer 22 loads the initial value N of the timer value (step A21), and counts down the timer value as time passes (step A22).

図６の要因＃１のカウンタ値、要因＃２のカウンタ値は、それぞれ、図４のカウンタ２４，２５のカウント値に対応する。カウンタ２４，２５は、パケットの種類等により分離されたグループ毎に割り込み要因が発生しなかった周期の回数を計測する。 The counter value of factor # 1 in FIG. 6 and the counter value of factor # 2 correspond to the count values of the counters 24 and 25 in FIG. 4, respectively. The counters 24 and 25 measure the number of cycles in which no interrupt factor has occurred for each group separated by the packet type or the like.

以下では、図６の各周期における具体的な動作について説明する。 Below, the specific operation | movement in each period of FIG. 6 is demonstrated.

周期１では、４つの割り込み要因ａ１、ａ２、ａ３、ｃ１が発生しているが（図５のステップＢ２２のＹｅｓ）、要因＃１、要因＃２ともにカウンタ値がゼロである（ステップＢ２５のＹｅｓ）。したがって、信号生成部２６は、それぞれの割り込み要因からすぐに割り込み信号は生成せずに、タイマ値がゼロになるのを待つ（ステップＢ２６のＹｅｓ）。タイマ値がゼロになった時点で（ステップＢ２６のＹｅｓ）、信号生成部２６は、割り込み信号ｂ１を生成する（ステップＢ２８、ステップＣ２１のＹｅｓ、ステップＣ２２）。周期１の完了時点で、タイマ値に初期値Ｎが再度ロードされるが（ステップＡ２１）、周期１の期間で割り込み要因が発生しているため要因＃１、要因＃２ともにカウンタ値は値が変わらない。 In cycle 1, four interrupt factors a1, a2, a3, and c1 are generated (Yes in step B22 in FIG. 5), but the counter values of both factor # 1 and factor # 2 are zero (Yes in step B25). ). Therefore, the signal generator 26 does not immediately generate an interrupt signal from each interrupt factor, but waits for the timer value to become zero (Yes in step B26). When the timer value becomes zero (Yes in Step B26), the signal generation unit 26 generates the interrupt signal b1 (Step B28, Yes in Step C21, Step C22). At the completion of cycle 1, the initial value N is reloaded into the timer value (step A21). However, since the interrupt factor is generated in the period of cycle 1, the counter values of both factor # 1 and factor # 2 have the same value. does not change.

周期２では、要因＃１、要因＃２ともに割り込み要因が発生しておらず（ステップＢ２２のＮｏ）、タイマ値がＮからカウントダウンされてゼロとなった周期２の終了時点で（ステップＢ２３のＹｅｓ）、要因＃１、要因＃２のカウンタ値がそれぞれ＋１インクリメントされ（ステップＢ２４）、タイマ値に初期値Ｎが再度ロードされる（ステップＡ２１）。 In cycle 2, no interrupt factor is generated for both factor # 1 and factor # 2 (No in step B22), and at the end of cycle 2 when the timer value is counted down from N to zero (Yes in step B23) ), The counter values of factor # 1 and factor # 2 are each incremented by +1 (step B24), and the initial value N is loaded again to the timer value (step A21).

周期３および周期４では、割り込み要因が発生しておらず（ステップＢ２２のＮｏ）、周期２と同様な動作が行われる。周期３および周期４のそれぞれの周期の終了時点で（ステップＢ２３のＹｅｓ）、要因＃１、要因＃２のカウンタ値はそれぞれ＋１インクリメントされ（ステップＢ２４）、タイマ値に初期値Ｎが再度ロードされる（ステップＡ２１）。周期２〜４の３周期期間で割り込み要因が発生しなかったため、要因＃１のカウンタ値、要因＃２のカウンタ値は、ともに周期４の満了時点で３となっている。 In cycle 3 and cycle 4, no interrupt factor is generated (No in step B22), and the same operation as cycle 2 is performed. At the end of each cycle of cycle 3 and cycle 4 (Yes in step B23), the counter values of factor # 1 and factor # 2 are incremented by +1 (step B24), and the initial value N is reloaded to the timer value. (Step A21). Since no interrupt factor occurred in the three cycle periods of cycles 2 to 4, the counter value of factor # 1 and the counter value of factor # 2 are both 3 when cycle 4 expires.

周期５において要因＃１の割り込み要因ａ４が発生した時（ステップＢ２２のＹｅｓ）、要因＃１のカウンタ値は３（≠ゼロ）となっている（ステップＢ２５のＮｏ）。したがって、信号生成部２６は、タイマ値がゼロではないものの、割り込み要因ａ４の発生後直ちに、要因＃１のカウンタ値を−１デクリメントするとともに（ステップＢ２７）、割り込み信号ｂ２を生成し（ステップＢ２８、ステップＡ２３のＹｅｓ）、タイマ値に初期値Ｎを再度ロードする（ステップＡ２１）。このとき、割り込み要因のグループが異なるため、要因＃２のカウンタ値は変更されない。その後、周期５の期間で要因＃１の割り込み要因ａ５が発生した時（ステップＢ２２のＹｅｓ）、要因＃１のカウンタ値は２（≠ゼロ）となっている（ステップＢ２５のＮｏ）。したがって、信号生成部２６は、タイマ値がゼロではないものの、割り込み要因ａ５の発生後直ちに、要因＃１のカウンタ値を−１デクリメントするとともに（ステップＢ２７）、割り込み信号ｂ３を生成し（ステップＢ２８、ステップＡ２３のＹｅｓ）、タイマ値に初期値Ｎを再度ロードする（ステップＡ２１）。このとき、割り込み要因のグループが異なるため、要因＃２のカウンタ値は変更されない。もともとの周期５の終了タイミングでは、タイマ値はカウントダウンを続けており（ステップＢ２３のＮｏ）、要因＃１、要因＃２ともカウンタ値は変化しない。 When the interrupt factor a4 of factor # 1 occurs in cycle 5 (Yes in step B22), the counter value of factor # 1 is 3 (≠ zero) (No in step B25). Therefore, although the timer value is not zero, the signal generator 26 decrements the counter value of the factor # 1 by −1 immediately after the generation of the interrupt factor a4 (step B27) and generates the interrupt signal b2 (step B28). In step A23, the initial value N is loaded again to the timer value (step A21). At this time, since the interrupt factor groups are different, the counter value of factor # 2 is not changed. Thereafter, when the interrupt factor a5 of the factor # 1 is generated in the period 5 (Yes in Step B22), the counter value of the factor # 1 is 2 (≠ zero) (No in Step B25). Therefore, although the timer value is not zero, the signal generation unit 26 decrements the counter value of the factor # 1 by −1 immediately after the generation of the interrupt factor a5 (step B27) and generates the interrupt signal b3 (step B28). In step A23, the initial value N is loaded again to the timer value (step A21). At this time, since the interrupt factor groups are different, the counter value of factor # 2 is not changed. At the original end timing of cycle 5, the timer value continues to count down (No in step B23), and the counter value does not change for both factor # 1 and factor # 2.

周期６において要因＃１の割り込み要因ａ６が発生した時（ステップＢ２２のＹｅｓ）、要因＃１のカウンタ値は１（≠ゼロ）となっている（ステップＢ２５のＮｏ）。したがって、信号生成部２６は、タイマ値がゼロではないものの、割り込み要因ａ６の発生後直ちに、要因＃１のカウンタ値を−１デクリメントしてゼロとするとともに（ステップＢ２７）、割り込み信号ｂ４を生成し（ステップＢ２８、ステップＡ２３のＹｅｓ）、タイマ値に初期値Ｎを再度ロードする（ステップＡ２１）。このとき、割り込み要因のグループが異なるため、要因＃２のカウンタ値は変更されない。その後、周期６の期間内で要因＃１の割り込み要因ａ７、ａ８が発生しているが（ステップＢ２２のＹｅｓ）、要因＃１のカウンタ値がゼロである（ステップＢ２５のＹｅｓ）。したがって、信号生成部２６は、それぞれの割り込み要因からすぐに割り込みは生成せずにタイマ値がゼロになるのを待つ（ステップＢ２６のＹｅｓ）。ここで、要因＃２の割り込み要因ｃ２が発生すると、要因＃２のカウンタ値は３（≠ゼロ）となっている（ステップＢ２５のＮｏ）。したがって、信号生成部２６は、タイマ値がゼロではないものの、割り込み要因ｃ２の発生後直ちに、要因＃２のカウンタ値を−１デクリメントしてゼロとするとともに（ステップＢ２７）、割り込み信号ｂ５を生成し（ステップＢ２８、ステップＡ２３のＹｅｓ）、タイマ値に初期値Ｎを再度ロードする（ステップＡ２１）。このとき、割り込み要因のグループが異なるため、要因＃１のカウンタ値は変更されない。もともとの周期６の終了タイミングでは、タイマ値はカウントダウンを続けておりゼロでないため（ステップＢ２３のＮｏ）、要因＃１、要因＃２ともカウンタ値は変化しない。 When the interrupt factor a6 of factor # 1 occurs in cycle 6 (Yes in step B22), the counter value of factor # 1 is 1 (≠ zero) (No in step B25). Therefore, although the timer value is not zero, the signal generation unit 26 decrements the counter value of factor # 1 by −1 to zero immediately after generation of the interrupt factor a6 (step B27), and generates the interrupt signal b4 Then, the initial value N is loaded again to the timer value (step A21). At this time, since the interrupt factor groups are different, the counter value of factor # 2 is not changed. Thereafter, interrupt factors a7 and a8 of factor # 1 occur within the period 6 (Yes in step B22), but the counter value of factor # 1 is zero (Yes in step B25). Therefore, the signal generator 26 does not immediately generate an interrupt from each interrupt factor and waits for the timer value to become zero (Yes in step B26). Here, when the interrupt factor c2 of factor # 2 occurs, the counter value of factor # 2 is 3 (≠ zero) (No in step B25). Therefore, although the timer value is not zero, the signal generator 26 decrements the counter value of the factor # 2 by −1 to zero immediately after the occurrence of the interrupt factor c2 (step B27), and generates the interrupt signal b5 Then, the initial value N is loaded again to the timer value (step A21). At this time, since the groups of interrupt factors are different, the counter value of factor # 1 is not changed. At the original end timing of cycle 6, since the timer value continues to count down and is not zero (No in step B23), the counter value does not change for both factor # 1 and factor # 2.

その後、タイマ値がカウントダウンしゼロになると（ステップＢ２６のＹｅｓ）、保留されていた割り込み要因＃１の割り込み要因ａ７、ａ８により割り込み信号ｂ６が生成される（ステップＢ２８、ステップＡ２３のＹｅｓ）。割り込み信号ｂ６を生成すると（ステップＢ２８、ステップＢＡ２３のＹｅｓ）、タイマ値はＮに再度ロードされ（ステップＡ２１）、要因＃１は割り込み要因ａ７、ａ８が発生しているためカウンタ値は値が変わらないが、要因＃２はカウンタ値が＋１インクリメントされる（ステップＢ２４）。 Thereafter, when the timer value counts down to zero (Yes in Step B26), the interrupt signal b6 is generated by the interrupt factors a7 and a8 of the interrupt factor # 1 that has been suspended (Yes in Step B28 and Step A23). When the interrupt signal b6 is generated (Yes in Step B28 and Step BA23), the timer value is reloaded to N (Step A21), and the factor # 1 has the counter value changed because the interrupt factors a7 and a8 are generated. Although there is no factor, the counter value of factor # 2 is incremented by +1 (step B24).

なお、割り込み要因＃１に対するカウンタ２４のカウント値および割り込み要因＃２に対するカウンタ２５のカウント値には、それぞれ所定の上限値が設定されており、カウント値が上限に達している場合には、インクリメント命令（ステップＢ２４）に対して同一の値が維持される。 A predetermined upper limit value is set for each of the count value of the counter 24 for the interrupt factor # 1 and the count value of the counter 25 for the interrupt factor # 2, and increments when the count value reaches the upper limit. The same value is maintained for the instruction (step B24).

また、カウンタの上限値は、グループ間の処理優先順位などで重みづけが可能である。例えば、実施形態１の構成でカウンタ上限値が６４である構成を本実施形態に基づき２つの割り込み要因グループに分離し、要因＃１と要因＃２の重みづけが１：３の場合には、要因＃１カウンタの上限値を１６に設定し、要因＃２カウンタの上限値を４８に設定する。 Further, the upper limit value of the counter can be weighted by the processing priority between groups. For example, in the configuration of the first embodiment, the configuration in which the counter upper limit value is 64 is separated into two interrupt factor groups based on this embodiment, and when the weighting of the factor # 1 and the factor # 2 is 1: 3, The upper limit value of the factor # 1 counter is set to 16, and the upper limit value of the factor # 2 counter is set to 48.

本実施形態の割り込み信号生成装置２０による課題解決のメカニズムは、基本的に第１の実施形態の場合と同様である。本実施形態では、同一の割り込み信号をシェアする複数の割り込み要因グループがある場合に、それぞれの要因グループ毎に実施形態１の割り込み信号生成処理の効果を導入し、グループ間の割り込み信号生成の重み付けを可能にする。これにより、優先順位の高い要因に対して効率的に割り込み信号を生成し、Ｉ／Ｏコントローラの処理性能を改善することができる。 The mechanism of problem solving by the interrupt signal generation device 20 of the present embodiment is basically the same as that of the first embodiment. In the present embodiment, when there are a plurality of interrupt factor groups sharing the same interrupt signal, the effect of the interrupt signal generation process of the first embodiment is introduced for each factor group, and the interrupt signal generation weight between groups is introduced. Enable. As a result, it is possible to efficiently generate an interrupt signal for a factor having a high priority and improve the processing performance of the I / O controller.

なお、上記の特許文献および非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。 Each disclosure of the above-mentioned patent document and non-patent document is incorporated herein by reference. Within the scope of the entire disclosure (including claims) of the present invention, the embodiment can be changed and adjusted based on the basic technical concept. Various combinations and selections of various disclosed elements are possible within the scope of the claims of the present invention. That is, the present invention of course includes various variations and modifications that could be made by those skilled in the art according to the entire disclosure including the claims and the technical idea.

１０，２０割り込み信号生成装置
１２，２２タイマ
１４，２４，２５カウンタ
１６，２６信号生成部
ａ１〜ａ８，ｃ１，ｃ２割り込み要因
ｂ１〜ｂ６割り込み信号 10, 20 Interrupt signal generators 12, 22 Timers 14, 24, 25 Counters 16, 26 Signal generators a1 to a8, c1, c2 Interrupt factors b1 to b6 Interrupt signals

Claims

所定の期間を計時するタイマと、
所定の初期値に初期化されたカウンタ値を保持するカウンタと、
割り込み要因を検出することなく前記所定の期間が満了した場合には、前記タイマを初期化するとともに、前記カウンタ値をインクリメントまたはデクリメントし、前記所定の期間が満了する前に割り込み要因を検出した場合において、前記カウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化し、前記カウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記カウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化する信号生成部と、を備えていることを特徴とする割り込み信号生成装置。 A timer for timing a predetermined period;
A counter that holds a counter value initialized to a predetermined initial value;
When the predetermined period has expired without detecting an interrupt factor, the timer is initialized, the counter value is incremented or decremented, and the interrupt factor is detected before the predetermined period expires When the counter value is the predetermined initial value, an interrupt signal is generated after expiration of the predetermined period and the timer is initialized, and when the counter value is a value other than the predetermined initial value, An interrupt signal is generated without waiting for the expiration of the predetermined period, and the counter value is decremented or incremented in a direction opposite to the increment or decrement, and a signal generator that initializes the timer is provided. An interrupt signal generator characterized by the above.

前記所定の初期値に初期化された第１のカウンタ値を保持する第１のカウンタと、
前記所定の初期値に初期化された第２のカウンタ値を保持する第２のカウンタと、を備え、
前記信号生成部は、第１の割り込み要因および第２の割り込み要因のいずれも検出することなく前記所定の期間が満了した場合には、前記タイマを初期化するとともに、前記第１のカウンタ値および前記第２のカウンタ値をインクリメントまたはデクリメントし、前記所定の期間が満了する前に第１の割り込み要因を検出した場合において、前記第１のカウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化し、前記第１のカウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記第１のカウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化し、前記所定の期間が満了する前に第２の割り込み要因を検出した場合において、前記第２のカウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化し、前記第２のカウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記第２のカウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化することを特徴とする、請求項１に記載の割り込み信号生成装置。 A first counter that holds a first counter value initialized to the predetermined initial value;
A second counter that holds a second counter value initialized to the predetermined initial value,
The signal generation unit initializes the timer and detects the first counter value and the first counter value when the predetermined period has expired without detecting both the first interrupt factor and the second interrupt factor. When the first counter value is the predetermined initial value when the second counter value is incremented or decremented and the first interrupt factor is detected before the predetermined period expires, An interrupt signal is generated after expiration of the period, and the timer is initialized. When the first counter value is a value other than the predetermined initial value, an interrupt signal is generated without waiting for the predetermined period to expire. When the first counter value is decremented or incremented in the direction opposite to the increment or decrement, If the second counter value is the predetermined initial value when the timer is initialized and the second interrupt factor is detected before the predetermined period expires, the expiration of the predetermined period An interrupt signal is generated later and the timer is initialized. When the second counter value is a value other than the predetermined initial value, an interrupt signal is generated without waiting for the predetermined period to expire, and the increment is performed. 2. The interrupt signal generation device according to claim 1, wherein the second counter value is decremented or incremented in a direction opposite to the decrement and the timer is initialized.

前記第１のカウンタ値の上限値および前記第２のカウンタ値の上限値は、それぞれ、前記第１の割り込み要因および前記第２の割り込み要因の優先度に応じた値であることを特徴とする、請求項２に記載の割り込み信号生成装置。 The upper limit value of the first counter value and the upper limit value of the second counter value are values according to priorities of the first interrupt factor and the second interrupt factor, respectively. The interrupt signal generation device according to claim 2.

前記タイマは、所定の整数により初期化されたタイマ値を一定の時間間隔でインクリメントまたはデクリメントして前記所定の期間を計時し、
前記信号生成部は、前記タイマ値を前記所定の整数により初期化することにより、前記タイマを初期化することを特徴とする、請求項１ないし３のいずれか１項に記載の割り込み信号生成装置。 The timer counts the predetermined period by incrementing or decrementing a timer value initialized with a predetermined integer at regular time intervals,
4. The interrupt signal generation device according to claim 1, wherein the signal generation unit initializes the timer by initializing the timer value with the predetermined integer. 5. .

割り込み信号生成装置が、タイマを用いて所定の期間を計時する工程と、
割り込み要因を検出することなく前記所定の期間が満了した場合には、前記タイマを初期化するとともに、所定の初期値に初期化されたカウンタ値をインクリメントまたはデクリメントする工程と、
前記所定の期間が満了する前に割り込み要因を検出した場合において、前記カウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化する工程と、
前記所定の期間が満了する前に割り込み要因を検出した場合において、前記カウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記カウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化する工程と、を含むことを特徴とする割り込み信号生成方法。 An interrupt signal generation device for measuring a predetermined period using a timer;
A step of initializing the timer and incrementing or decrementing a counter value initialized to a predetermined initial value when the predetermined period expires without detecting an interrupt factor;
When an interrupt factor is detected before the predetermined period expires, and the counter value is the predetermined initial value, an interrupt signal is generated and the timer is initialized after the predetermined period expires When,
When an interrupt factor is detected before the predetermined period expires, if the counter value is a value other than the predetermined initial value, an interrupt signal is generated without waiting for the predetermined period to expire, And a step of decrementing or incrementing the counter value in a direction opposite to incrementing or decrementing and initializing the timer.

前記信号生成部が、第１の割り込み要因および第２の割り込み要因のいずれも検出することなく前記所定の期間が満了した場合には、前記タイマを初期化するとともに、前記第１のカウンタ値および前記第２のカウンタ値をインクリメントまたはデクリメントする工程と、
前記所定の期間が満了する前に第１の割り込み要因を検出した場合において、前記所定の初期値に初期化された第１のカウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化する工程と、
前記所定の期間が満了する前に第１の割り込み要因を検出した場合において、前記第１のカウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記第１のカウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化する工程と、
前記所定の期間が満了する前に第２の割り込み要因を検出した場合において、前記所定の初期値に初期化された第２のカウンタ値が前記所定の初期値であるときには、前記所定の期間の満了後に割り込み信号を生成するとともに前記タイマを初期化する工程と、
前記所定の期間が満了する前に第２の割り込み要因を検出した場合において、前記第２のカウンタ値が前記所定の初期値以外の値であるときには、前記所定の期間の満了を待つことなく割り込み信号を生成し、前記インクリメントまたは前記デクリメントとは逆方向に前記第２のカウンタ値をデクリメントまたはインクリメントするとともに前記タイマを初期化する工程と、を含むことを特徴とする、請求項５に記載の割り込み信号生成方法。 When the predetermined period has expired without detecting either the first interrupt factor or the second interrupt factor, the signal generation unit initializes the timer and sets the first counter value and Incrementing or decrementing the second counter value;
When the first interrupt factor is detected before the predetermined period expires, when the first counter value initialized to the predetermined initial value is the predetermined initial value, the predetermined period Generating an interrupt signal after expiration and initializing the timer;
In the case where the first interrupt factor is detected before the predetermined period expires, if the first counter value is a value other than the predetermined initial value, the interrupt is performed without waiting for the predetermined period to expire. Generating a signal, decrementing or incrementing the first counter value in a direction opposite to the increment or decrement and initializing the timer;
When the second interrupt factor is detected before the predetermined period expires, and the second counter value initialized to the predetermined initial value is the predetermined initial value, the predetermined period Generating an interrupt signal after expiration and initializing the timer;
In the case where the second interrupt factor is detected before the predetermined period expires, if the second counter value is a value other than the predetermined initial value, the interrupt is performed without waiting for the predetermined period to expire. Generating a signal and decrementing or incrementing the second counter value in a direction opposite to the incrementing or decrementing and initializing the timer. Interrupt signal generation method.

前記第１のカウンタ値の上限値および前記第２のカウンタ値の上限値は、それぞれ、前記第１の割り込み要因および前記第２の割り込み要因の優先度に応じた値であることを特徴とする、請求項６に記載の割り込み信号生成方法。 The upper limit value of the first counter value and the upper limit value of the second counter value are values according to priorities of the first interrupt factor and the second interrupt factor, respectively. An interrupt signal generation method according to claim 6.