JP2012134251A - 高周波半導体スイッチ - Google Patents
高周波半導体スイッチ Download PDFInfo
- Publication number
- JP2012134251A JP2012134251A JP2010283720A JP2010283720A JP2012134251A JP 2012134251 A JP2012134251 A JP 2012134251A JP 2010283720 A JP2010283720 A JP 2010283720A JP 2010283720 A JP2010283720 A JP 2010283720A JP 2012134251 A JP2012134251 A JP 2012134251A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- wiring
- source
- drain
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000005669 field effect Effects 0.000 claims abstract description 11
- 238000004891 communication Methods 0.000 claims abstract description 5
- 210000000746 body region Anatomy 0.000 claims description 22
- 238000013459 approach Methods 0.000 claims description 2
- 238000003780 insertion Methods 0.000 abstract description 10
- 230000037431 insertion Effects 0.000 abstract description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】ゲート配線に良好な電圧分布を形成し、挿入損失特性およびハーモニック特性を向上した高周波半導体スイッチを提供する。
【解決手段】無線通信を切り替えるための高周波半導体スイッチに含まれる電界効果型トランジスタ５０であって、基板に形成されたソース領域１００と電気的に接続され、一の方向に延びるソース配線６０と、基板に形成されたドレイン領域１１０と電気的に接続され、ソース配線と略平行に延びるドレイン配線７０と、ソース配線６０およびドレイン配線７０の間において、ソース配線６０およびドレイン配線７０と略平行に延びる平行部分１２２を有するゲート１２０と、ゲート１２０に電圧を印加するためゲート配線８０と、ゲート１２０およびゲート配線８０を電気的に接続するゲートビア８２と、を有し、平行部分１２２は、２つの端部１２６を有し、ゲートビア８２から２つの端部１２６にそれぞれ電圧の印加の経路が形成される電界効果型トランジスタ。
【選択図】図３
【解決手段】無線通信を切り替えるための高周波半導体スイッチに含まれる電界効果型トランジスタ５０であって、基板に形成されたソース領域１００と電気的に接続され、一の方向に延びるソース配線６０と、基板に形成されたドレイン領域１１０と電気的に接続され、ソース配線と略平行に延びるドレイン配線７０と、ソース配線６０およびドレイン配線７０の間において、ソース配線６０およびドレイン配線７０と略平行に延びる平行部分１２２を有するゲート１２０と、ゲート１２０に電圧を印加するためゲート配線８０と、ゲート１２０およびゲート配線８０を電気的に接続するゲートビア８２と、を有し、平行部分１２２は、２つの端部１２６を有し、ゲートビア８２から２つの端部１２６にそれぞれ電圧の印加の経路が形成される電界効果型トランジスタ。
【選択図】図３
Description
本発明は、高周波半導体スイッチに関し、特に、無線通信機器に使用される高周波半導体スイッチに関する。
携帯電話やパソコンなどの無線通信機器のフロントエンドには、高周波半導体スイッチが用いられている。高周波半導体スイッチは、アンテナから受信した受信信号を伝達する経路や、アンテナから送信する送信信号を伝達する経路を切り替える。切り替えのために、高周波半導体スイッチは、複数のＦＥＴ（電界効果型トランジスタ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を含む。
ＦＥＴは、送信信号が入力される送信端子、または、受信信号が出力される受信端子に接続される。信号を送信する際には、送信端子に接続されたＦＥＴのゲートに電圧が印加されて、信号を受信する際には、受信端子に接続されたＦＥＴのゲートに電圧が印加されて、信号伝達経路が形成される。
ＦＥＴとしては、櫛形のものが知られている（たとえば、特許文献１参照）。櫛形のトランジスタは、平面として見ると、ソース領域に接続されたソース配線と、ドレイン領域に接続されたドレイン配線とが、それぞれ櫛形に形成され、櫛形の歯が左右から交互にかみ合うように配置されている。ゲートも櫛形に形成されており、ソース配線またはドレイン配線と歯が平行になるように配置されている。
しかし、上記のような、櫛形のゲートでは、櫛の歯部分がソース領域およびドレイン領域と同じかそれ以上の長さ延びる。これでは長く延びたゲートの抵抗成分によって電圧降下が発生し、良好な電圧分布が得られない。結果として、挿入損失特性とハーモニック特性が劣化してしまう。
本願発明は上記事情に鑑みてなされたものであり、ゲート配線に良好な電圧分布を形成し、挿入損失特性およびハーモニック特性を向上した高周波半導体スイッチを提供することを目的とする。
無線通信を切り替えるための高周波半導体スイッチに含まれる電界効果型トランジスタは、ソース配線と、ドレイン配線と、ゲートと、ゲート配線と、ゲートビアとを有する。ソース配線は、基板に形成されたソース領域と電気的に接続され、一の方向に延びる。ドレイン配線は、基板に形成されたドレイン領域と電気的に接続され、ソース配線と略平行に延びる。ゲートは、ソース配線およびドレイン配線の間において、ソース配線およびドレイン配線と略平行に延びる平行部分を有する。ゲート配線は、ゲートに電圧を印加する。ゲートビアは、ゲートおよびゲート配線を電気的に接続する。平行部分は、２つの端部を有し、ゲートビアから２つの端部にそれぞれ電圧の印加の経路が形成される。
上記構成によれば、平行部分に２つの端部が形成されゲートビアから電圧が印加される経路が分割される。したがって、経路が短い分、経路の長さによる電圧降下を低減でき、ゲートの電圧分布をより均一にできる。
挿入損失特性およびハーモニック特性を向上できる。
以下、添付した図面を参照して、本発明の実施形態を説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。また、説明中の「〜上に形成する」という表現は、直接接触して設けられる場合だけでなく、他の物質を介して間接的に設けられる場合も含む。明細書中の「略」は、製造誤差、製造精度程度を含めることを意味する。たとえば、「略」平行とは、製造誤差、製造精度程度により完全には平行にならない場合も含む。
（第１実施形態）
図１は、高周波半導体スイッチの概略回路構成の一例を示す図である。
図１は、高周波半導体スイッチの概略回路構成の一例を示す図である。
図１に示すように、高周波半導体スイッチ１０は、４つのシリーズスイッチ２０ａ〜ｄを含む。シリーズスイッチ２０ａ〜ｄは、アンテナ端子３０とＲＦ端子４０ａ〜ｄとの間に設けられる。シリーズスイッチ２０ａ〜ｄは、それぞれ、少なくとも一つの電界効果型トランジスタ（以下、ＦＥＴと呼ぶ）を含む。同じシリーズスイッチ２０ａ〜ｄに含まれる複数のＦＥＴは、図示されるように、同時にゲートに電圧を印加できる。したがって、シリーズスイッチ２０ａ〜ｄ毎にゲートへの電圧の印加を切り替えることによって、アンテナ端子３０およびＲＦ端子４０ａ〜ｄ間の導通を制御できる。なお、ＦＥＴには、ボディにも電圧が印加されている。
図１に示す例においては、ＲＦ端子４０ａ〜ｄは、ＲＦ端子４０ａ、ｂが送信端子（ＴＸ）であり、ＲＦ端子４０ｃ、ｄが受信端子（ＲＸ）である。送受信端子は、たとえば、周波数分割複信方式のための異なる周波数の端子や、時分割複信方式のために所定時間毎に切り替えられるための端子である。
たとえば、シリーズスイッチ２０ａがオンにされ、他のシリーズスイッチ２０ｃ〜ｄがオフにされることにより、９００ＭＨｚの周波数の送信が実現され、シリーズスイッチ２０ｃがオンにされ、他のシリーズスイッチ２０ａ、ｂ、ｄがオフにされることにより、９００ＭＨｚの周波数の受信が実現される。シリーズスイッチ２０およびＲＦ端子４０の数は、送受信の方式や必要な多様性によって適宜増減できる。
次に、シリーズスイッチ２０ａ〜ｄに含まれる複数のＦＥＴ５０のうち、一つＦＥＴの構造に注目して説明する。
図２はスイッチに含まれるＦＥＴのゲート、ソースおよびドレイン配線を示す概略平面図、図３は配線の下部に位置するゲート、ソース領域およびドレイン領域を示す平面図である。図２は、たとえば、図１の点線で丸く囲まれたＦＥＴ５０ａの配線を示す。図３は図２の配線の下部に形成されるゲート、ソース領域およびドレイン領域を示す。
図２に示すように、ＦＥＴ５０ａには、ソース配線６０、ドレイン配線７０、ゲート配線８０およびボディ配線９０が設けられる。
ソース配線６０およびドレイン配線７０は、それぞれ櫛形に形成されている。ソース配線６０は、櫛形の柄部分６２と、柄部分６２と略直交する方向（一の方向）に延びた歯部分６４とを有する。歯部分６４にはビア６６が形成されている。ビア６６を介して、ソース配線６０は、図３に示すソース領域１００に接続されている。ソース領域１００は、基板に形成されており、図３に示すように、ゲート１２０の両側で分割されている。ただし、ソース配線６０の歯部分６４が上部で連続しているので、ソース配線６０から分割されたソース領域１００の両側に電圧が印加される。
ドレイン配線７０も、ソース配線６０と類似に形成されている。櫛形の柄部分７２と、柄部分７２と略直交する方向（一の方向）に延びた歯部分７４とを有する。歯部分７４にはビア７６が形成されている。ビア７６を介して、ドレイン配線７０は、図３に示すドレイン領域１１０に接続されている。ドレイン領域１１０は、基板に形成されており、図３に示すように、ゲート１２０の両側で分割されている。ただし、ドレイン配線７０の歯７４が上部で連続しているので、ドレイン配線７０から分割されたドレイン領域１１０の両側に電圧が供給される。
ゲート配線８０は、ソース配線６０の柄部分６２およびドレイン配線７０の柄部分７２の間であって、平面からみて歯部分６４、７４と略直交し、柄部分６２、７２と略平行である。好ましくは、ゲート配線８０は、柄部分６２、７２の略中央に位置する。ゲート配線８０にはビア（ゲートビア）８２が形成されている。ビア８２を介して、ゲート配線８０は、図３に示すゲート１２０に接続されている。
ゲート１２０は、図３に示すように、ソース配線６０の歯部分６４およびドレイン配線７０の歯部分７４と略平行に延びる平行部分１２２と、平行部分１２２と同一層に形成され平行部分１２２と直交して延びる１本の直交部分１２４とを有する。平行部分１２２は、２つの端部１２６を有し、１本の直交部分１２４から両側に延びる。ビア８２は、直交部分１２４上であって、平行部分１２２と直交部分１２４との交点から外れた位置に設けられている。
ボディ配線９０は、ゲート１２０、ソース領域１００およびドレイン領域１１０の両側に、ゲート１２０の直交部分１２４と略平行に２本に形成される。ボディ配線９０にはビア（ボディビア）９２が形成されている。ビア９２を介して、ボディ配線９０は、後述するＳＯＩ基板のボディ領域に電気的に接続される。ボディ領域は、ゲート１２０の下に形成されている。ビア９２は、たとえば、図３に示すように、ゲート１２０の平行部分１２２の両側に設けられる。ビア９２を介して、ボディ領域に電圧が印加される。
次に、上述の配線、領域、ビアの立体的な位置関係を断面図を参照して説明する。
図４は図２の４−４線に沿って切った断面図、図５は図２の５−５線に沿って切った断面図、図６は図２の６−６線に沿って切った断面図、図７は図２の７−７線に沿って切った断面図である。なお、図４〜７では、一部の層間絶縁膜については図示を省略している。
図４〜７に示すように、ＦＥＴ５０は、ＳＯＩ基板上に形成される。ある導電形（たとえばＰ形）のシリコン基板１３０上に酸化シリコンの絶縁膜１４０が形成されている。絶縁膜１４０上の半導体層１５０には、基板とは異なる導電形（たとえばＮ形）のソース領域１００およびドレイン領域１１０が形成されている。ソース領域１００およびドレイン領域１１０間のボディ領域１５０上には、酸化膜１６０を介して、ゲート１２０が形成されている。
ゲート１２０は、ポリシリコン層から形成される。ゲート配線８０は、図４、７に示すように、ゲート１２０の上部に形成され、ビア８２を介してゲート１２０に電気的に接続される。ビア８２は、層間絶縁膜を開口してできたビアホールに金属材料を流し込むことによって形成できる。
ゲート１２０の上部には、ゲート１２０と接触しないように、ソース配線６０およびドレイン配線７０が形成されている。図５に示すように、ソース配線６０およびドレイン配線７０は、ビア６６、７６を介して、それぞれ、ソース領域１００およびドレイン領域１１０に電気的に接続される。ビア６６、７６は、層間絶縁膜を開口してできたビアホールに金属材料を流し込むことによって形成できる。
図６に示すように、ボディ配線９０は、ゲート１２０の両側上方に形成されている。ボディ配線９０に接続されたビア９２は、ボディ領域１５０と接続される。ボディ配線９０は、図７に示すように、ゲート配線８０と同じ高さに形成されている。
図７に示すように、ソース配線６０は、ゲート配線８０およびゲート１２０を跨ぐように形成される。ソース配線６０は、ゲート１２０の下部のボディ領域１５０によって分割されたソース領域１００に、ビア６６を介して電圧を印加する。
次に、本願発明と比較するための比較形態と対比して説明する。
図８は、比較形態の配線を示す平面図である。
図８に示すように、比較形態では、ソース配線１６０、ドレイン配線１７０、ゲート配線１８０が、それぞれ櫛形に形成されている。したがって、ゲート配線１８０に設けられたゲートビア１８２から、ゲート２２０の先端２２２までの距離Ｌｐの長さ分電圧降下が生じ、電圧分布が悪くなってしまう。結果として、挿入損失特性とハーモニック特性が劣化してしまう。
一方、図２に示すように、本実施形態では、ゲート配線８０がソース配線６０およびドレイン配線７０の間に形成され、ビア８２もゲート配線８０に沿って設けられている。そして、ゲート１２０の平行部分１２２に２つの端部１２６がある。したがって、ビア８２から、ゲート１２０の２つの先端１２６までの距離Ｌは、図８の距離Ｌｐよりも短くなる。換言すると、ゲート１２０の平行部分１２２に先端１２６が２つ形成されているので、ビア８２から先端１２６までの経路が１本ではなく２本に分割され、それぞれの距離も短くなる。距離が短くなった分、電圧降下が少なくなり、ゲート１２０における電圧分布が均等になる。ゲート１２０にかかる電圧が均等になるので、ボディ領域１５０に形成される反転層も均等になり、挿入損失特性が向上する。加えて、ゲート１２０における電圧分布が均等になると、信号の歪がなくなるので、ハーモニック特性も向上する。
特に、ゲート配線８０がソース配線６０およびドレイン配線７０の中央に配置される場合、左右対象になり、しかもビア８２からゲート１２０先端１２６までの距離が距離Ｌｐの約半分になる。したがって、よりゲート１２０における電圧分布を均等にでき、挿入損失特性およびハーモニック特性を向上できる。
加えて、図８に示す比較形態では、ボディ配線１９０が一本で片側に形成されている。ボディ配線１９０から電圧が印加されるボディ領域は、ゲート２２０の下に形成される。したがって、ビア１９２からボディ領域の先端までの距離がおよそゲート１２０と同じ距離Ｌｐとなってしまう。ボディ領域に印加される電圧もおよそ距離Ｌｐの長さ分電圧降下が生じる。比較形態では、ボディ領域にかかる電圧分布も悪くなってしまうので、結果として、挿入損失特性とハーモニック特性が劣化してしまう。
一方、図２に示すように、本実施形態では、ボディ配線９０が左右に形成されている。ゲート１２０の下部のボディ領域１５０は、両側（図中左右）のビア９２から電圧が印加されるので、電圧降下が発生する距離が、距離Ｌｐの約半分になる。結果として、比較形態に比べて挿入損失特性およびハーモニック特性を向上できる。
（第２実施形態）
図９は第２実施形態の高周波半導体スイッチに含まれるＦＥＴのゲート、ソースおよびドレイン配線を示す概略平面図、図１０は配線の下部に位置するゲート、ソース領域およびドレイン領域を示す平面図、図１１は、図９の１１−１１線に沿って切ったＦＥＴの概略断面図である。第１実施形態と同様の構成には、同じ参照番号を付し、その説明を省略している。
図９は第２実施形態の高周波半導体スイッチに含まれるＦＥＴのゲート、ソースおよびドレイン配線を示す概略平面図、図１０は配線の下部に位置するゲート、ソース領域およびドレイン領域を示す平面図、図１１は、図９の１１−１１線に沿って切ったＦＥＴの概略断面図である。第１実施形態と同様の構成には、同じ参照番号を付し、その説明を省略している。
第２実施形態の高周波半導体スイッチに含まれるＦＥＴ５０では、ソース配線２６０およびドレイン配線２７０は、第１実施形態と同様に櫛形に形成される。ソース配線２６０およびドレイン配線２７０は、それぞれ、柄部分２６２、２７２、歯部分２６４、２７４およびビア２６６、２７６を有する。ゲート配線２８０は、図９に示すように、ソース配線２６０およびドレイン配線２７０の柄部分２６２、２７２と平行に、両側に２本形成される。
ゲート配線２８０は、ソース配線２６０およびドレイン配線２７０の歯部分２６４、２７４の延びる方向（一の方向）と直交する方向に２本延び、ゲート３２０（平行部分）を挟むように形成される。ゲート３２０は、上記一の方向で２本に分割され、各ゲート配線２８０から互いに近づくように延びる。ゲート３２０は、２つの端部３２２がボディ配線２９０の両側に位置する。
ゲート配線２８０は、ゲートビア２８２を有し、ビア２８２を介して、ゲート３２０に電気的に接続されている。ビア２８２は、ゲート配線２８０とゲート３２０の交点に設けられる。
ボディ配線２９０は、ゲート配線２８０と略平行に、平面から見て、分割されたゲート３２０の間に形成される。ボディ配線２９０は、平面から見て、分割されたソース領域３００およびドレイン領域３１０の間も通るように、中央で伸延している。ボディ配線２９０はボディビア２９２を有し、図１１に示すように、ＳＯＩ基板に形成されたボディ領域３５０に接続されている。ボディビア２９２を介して、ボディ配線２９０からボディ領域に電圧が印加される。
以上のように構成された第２実施形態に係るＦＥＴ５０では、ゲート３２０は、一の方向で２つに分割され、それぞれが中央に向かって延びている。ゲート３２０が分割された分、ビア２８２から、ゲート３２０の先端３２２までの距離は、図８に示す形態と比べて約半分になる。電圧が印加される距離が短くなる分、電圧降下が少なくなり、ゲート３２０における電圧分布が均一である。
加えて、ボディ配線２９０が中央に形成されているので、ビア２９２からボディ領域３５０の端部までの距離が、図８に示す形態と比べて約半分になる。したがって、電圧が印加される距離が短くなる分、電圧降下が少なくなり、ボディ領域３５０における電圧分布が均一である。このように、第２実施形態においても、図８の比較形態に比べて、ＦＥＴ５０の電圧分布が均一であり、結果として、挿入損失特性およびハーモニック特性を向上できる。
なお、本明細書では、平面からみて、第１実施形態として、ゲート配線を中央に配置し、ボディ配線を両側に配置する形態を説明し、第２実施形態として、ボディ配線を中央に配置し、ゲート配線を両側に配置する形態を説明した。本発明は、平面から見て、当該配置関係が満たされておればよい。ゲート配線、ソース配線、ドレイン配線、ボディ配線の高低の位置関係については、設計変更できる。たとえば、第１実施形態では、ボディ配線９０を、ソース配線６０およびドレイン配線７０よりも高い位置に形成することもできる。
なお、ソース配線６０、２６０およびドレイン配線７０、２７０が櫛形の場合について説明したが、これに限定されない。櫛形でなくとも、少なくとも１本位置の方向に延びていればよい。たとえば、１本の歯部分６４を一の方向に延びるソース配線６０とし、１本の歯部分７４をソース配線６０と略平行に延びるドレイン配線７０としてもよい。
１０ 高周波半導体スイッチ、
２０ａ〜ｄ シリーズスイッチ、
３０ アンテナ端子、
４０ａ〜ｄ 端子、
５０ ＦＥＴ、
６０、２６０ ソース配線、
６２、２６２ 柄部分、
６４、２６４ 歯部分、
６６、７６、８２、９２、２８２、２９２、 ビア、
７０、２７０ ドレイン配線、
７２ 柄部分、
７４ 歯部分、
８０、２８０ ゲート配線、
９０、２９０ ボディ配線、
１００、３００ ソース領域、
１１０、３１０ ドレイン領域、
１２０、２２０、３２０ ゲート、
１２２ 平行部分、
１２４ 直交部分、
１２６、３２２ 端部、
１３０ シリコン基板、
１４０ 絶縁膜、
１５０、３５０ ボディ領域、
１６０ 酸化膜。
２０ａ〜ｄ シリーズスイッチ、
３０ アンテナ端子、
４０ａ〜ｄ 端子、
５０ ＦＥＴ、
６０、２６０ ソース配線、
６２、２６２ 柄部分、
６４、２６４ 歯部分、
６６、７６、８２、９２、２８２、２９２、 ビア、
７０、２７０ ドレイン配線、
７２ 柄部分、
７４ 歯部分、
８０、２８０ ゲート配線、
９０、２９０ ボディ配線、
１００、３００ ソース領域、
１１０、３１０ ドレイン領域、
１２０、２２０、３２０ ゲート、
１２２ 平行部分、
１２４ 直交部分、
１２６、３２２ 端部、
１３０ シリコン基板、
１４０ 絶縁膜、
１５０、３５０ ボディ領域、
１６０ 酸化膜。
Claims (6)
- 無線通信を切り替えるための高周波半導体スイッチに含まれる電界効果型トランジスタであって、
基板に形成されたソース領域と電気的に接続され、一の方向に延びるソース配線と、
基板に形成されたドレイン領域と電気的に接続され、前記ソース配線と略平行に延びるドレイン配線と、
前記ソース配線および前記ドレイン配線の間において、前記ソース配線および前記ドレイン配線と略平行に延びる平行部分を有するゲートと、
前記ゲートに電圧を印加するためゲート配線と、
前記ゲートおよび前記ゲート配線を電気的に接続するゲートビアと、
を有し、
前記平行部分は、２つの端部を有し、前記ゲートビアから前記２つの端部にそれぞれ電圧の印加の経路が形成される電界効果型トランジスタ。 - 前記ゲートは、前記平行部分と同一層に形成され、当該平行部分に直交して延びる直交部分も有し、
前記ビアは、前記直交部分上に設けられる請求項１記載の電界効果型トランジスタ。 - 前記直交部分は、１本形成され、
前記平行部分は、前記直交部分から両側に延びる請求項１または請求項２記載の電界効果型トランジスタ。 - 前記ゲートの下部であって、前記基板に形成されたボディ領域と、
前記ボディ領域に電圧を印加するためのボディ配線と、
前記ボディ領域と前記ボディ配線とを電気的に接続するボディビアとをさらに有し、
前記ボディ配線は、前記直交部分と略平行に、前記ゲートの両側に形成される請求項３記載の電界効果型トランジスタ。 - 前記ゲート配線は、一の方向と直交する方向に２本延び、前記平行部分を挟むように形成され、
前記平行部分は２本に分割され、各ゲート配線から互い近づくように延びる請求項１記載の電界効果型トランジスタ。 - 前記ゲートの下部であって、前記基板に形成されたボディ領域と、
前記ボディ領域に電圧を印加するためのボディ配線と、
前記ボディ領域と前記ボディ配線とを電気的に接続するボディビアとをさらに有し、
前記ボディ配線は、前記ゲート配線と略平行に、分割された前記平行部分の間に形成される請求項５記載の電界効果型トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010283720A JP2012134251A (ja) | 2010-12-20 | 2010-12-20 | 高周波半導体スイッチ |
| KR1020110087274A KR101288239B1 (ko) | 2010-12-20 | 2011-08-30 | 고주파 반도체 스위치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010283720A JP2012134251A (ja) | 2010-12-20 | 2010-12-20 | 高周波半導体スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012134251A true JP2012134251A (ja) | 2012-07-12 |
Family
ID=46649526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010283720A Pending JP2012134251A (ja) | 2010-12-20 | 2010-12-20 | 高周波半導体スイッチ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2012134251A (ja) |
| KR (1) | KR101288239B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017130625A (ja) * | 2016-01-22 | 2017-07-27 | 株式会社東芝 | 高周波スイッチ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211215A (ja) * | 2007-02-27 | 2008-09-11 | Samsung Electronics Co Ltd | マルチフィンガートランジスタ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789791A (en) * | 1996-08-27 | 1998-08-04 | National Semiconductor Corporation | Multi-finger MOS transistor with reduced gate resistance |
| US7005708B2 (en) * | 2001-06-14 | 2006-02-28 | Sarnoff Corporation | Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling |
-
2010
- 2010-12-20 JP JP2010283720A patent/JP2012134251A/ja active Pending
-
2011
- 2011-08-30 KR KR1020110087274A patent/KR101288239B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211215A (ja) * | 2007-02-27 | 2008-09-11 | Samsung Electronics Co Ltd | マルチフィンガートランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017130625A (ja) * | 2016-01-22 | 2017-07-27 | 株式会社東芝 | 高周波スイッチ |
| US10347655B2 (en) | 2016-01-22 | 2019-07-09 | Kabushiki Kaisha Toshiba | Semiconductor switch |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120069527A (ko) | 2012-06-28 |
| KR101288239B1 (ko) | 2013-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5735268B2 (ja) | 高周波半導体スイッチ | |
| US10964657B2 (en) | Radio-frequency module and communication device | |
| CN111048877B (zh) | 具有不对称接地的微型慢波传输线和相关移相器*** | |
| KR20210020143A (ko) | 개선된 드레인 및/또는 게이트 상호접속부 및 핑거 구조물 | |
| JP7072118B1 (ja) | デジタル移相回路及びデジタル移相器 | |
| US10097232B2 (en) | Apparatus for reducing RF crossover coupling | |
| JP2019092009A (ja) | 半導体増幅素子及び半導体増幅装置 | |
| JP2000294568A (ja) | ミリ波帯半導体スイッチ回路 | |
| JP2012134251A (ja) | 高周波半導体スイッチ | |
| US9035716B2 (en) | High frequency switch | |
| US8674415B2 (en) | High frequency semiconductor switch | |
| JP7470873B2 (ja) | デジタル移相器 | |
| US9472497B2 (en) | Semiconductor device | |
| CN111223858A (zh) | 半导体装置 | |
| US11469758B2 (en) | High frequency switch | |
| TW202318648A (zh) | 改良的主體接觸場效電晶體 | |
| JP7221668B2 (ja) | 半導体装置 | |
| US10109581B2 (en) | Semiconductor device | |
| WO2015159668A1 (ja) | 半導体装置、アンテナスイッチ回路、および無線通信装置 | |
| JP3848894B2 (ja) | 半導体装置 | |
| WO2018173497A1 (ja) | 半導体装置及びモジュール | |
| JP2016174240A (ja) | 半導体スイッチ | |
| JP6252015B2 (ja) | 半導体装置 | |
| WO2018159185A1 (ja) | スイッチ装置 | |
| US20220077143A1 (en) | Integrated circuit device including metal-oxide semiconductor transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150609 |