JP2012129691A - Amplifier circuit, charge or discharge control circuit having the same, and method of controlling the same - Google Patents

Amplifier circuit, charge or discharge control circuit having the same, and method of controlling the same Download PDF

Info

Publication number
JP2012129691A
JP2012129691A JP2010277828A JP2010277828A JP2012129691A JP 2012129691 A JP2012129691 A JP 2012129691A JP 2010277828 A JP2010277828 A JP 2010277828A JP 2010277828 A JP2010277828 A JP 2010277828A JP 2012129691 A JP2012129691 A JP 2012129691A
Authority
JP
Japan
Prior art keywords
amplifier circuit
amplifier
error amplifier
load
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010277828A
Other languages
Japanese (ja)
Other versions
JP5414122B2 (en
Inventor
Yoshihisa Kaji
芳久 梶
Fumiaki Ihara
文明 伊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP2010277828A priority Critical patent/JP5414122B2/en
Publication of JP2012129691A publication Critical patent/JP2012129691A/en
Application granted granted Critical
Publication of JP5414122B2 publication Critical patent/JP5414122B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an amplifier circuit, a charge or discharge control circuit therewith and a method of control thereof which reduce a time lag in control start.SOLUTION: The amplifier circuit having an error amplifier, a transistor having a base connected to an output of the error amplifier, a load connected between a collector and an emitter of the transistor, and a phase compensation capacitor connected between the output of the error amplifier and a negative input of the error amplifier includes a photo MOS switch connected in series with the phase compensation capacitor. The photo MOS switch is on/off controlled in accordance with whether there is a base current to the transistor.

Description

本発明は、制御開始のタイムラグを低減したアンプ回路とそれを備える充電または放電制御回路とその制御方法とに関する。   The present invention relates to an amplifier circuit in which a control start time lag is reduced, a charge or discharge control circuit including the amplifier circuit, and a control method therefor.

負帰還増幅回路のシンク・ソース能力や、上限制限電圧／下限制限電圧の値によって、消費電流が大きく増加することがなく、低消費電流タイプで、オペアンプの動作が安定な信号増幅回路を提供することを目的とし、クランプ動作を上限電圧制限回路や下限電圧制限回路および負帰還増幅回路を構成するＭＯＳＦＥＴ（Ｍ１６、Ｍ１７）のオン抵抗を制御することにより、クランプ動作を行う場合に電流の増加がないため、信号増幅回路の消費電流を小さくできる信号増幅回路が、例えば下記特許文献１に開示されている。   Providing a signal amplifier circuit with low current consumption type and stable op amp operation without significant increase in current consumption due to sink / source capability of negative feedback amplifier circuit and upper limit voltage / lower limit voltage For this purpose, the clamp operation is controlled by controlling the on-resistance of the MOSFETs (M16, M17) constituting the upper limit voltage limit circuit, the lower limit voltage limit circuit, and the negative feedback amplifier circuit. Therefore, for example, Patent Document 1 below discloses a signal amplifier circuit that can reduce the current consumption of the signal amplifier circuit.

特開２０１０−１１９０９１号公報JP 2010-119091 A 特開２００６−２８００７７号公報JP 2006-280077 A

従来のアンプ回路においては、誤差アンプの出力電流が立ち上がり開始しても、位相補償コンデンサに電流が供給される相当分、負荷への制御開始が遅延することとなっていた。   In the conventional amplifier circuit, even when the output current of the error amplifier starts to rise, the start of control to the load is delayed by an amount corresponding to the current supplied to the phase compensation capacitor.

本発明は、上述の問題点に鑑み為されたものであって、制御開始のタイムラグを低減したアンプ回路とそれを備える充電または放電制御回路とその制御方法とを提供することを目的とする。   The present invention has been made in view of the above-described problems, and it is an object of the present invention to provide an amplifier circuit in which a control start time lag is reduced, a charge or discharge control circuit including the amplifier circuit, and a control method therefor.

本発明のアンプ回路は、誤差アンプと、誤差アンプの出力にベースが接続されたトランジスタと、トランジスタのコレクタとエミッタとの間に接続された負荷と、誤差アンプの出力と誤差アンプのマイナス側入力との間に接続された位相補償コンデンサと、を備えるアンプ回路において、位相補償コンデンサと直列に接続されたフォトモススイッチを備え、フォトモススイッチは、トランジスタのベース電流の有無に対応してオン・オフが制御されることを特徴とする。   The amplifier circuit of the present invention includes an error amplifier, a transistor having a base connected to the output of the error amplifier, a load connected between the collector and emitter of the transistor, an output of the error amplifier, and a negative input of the error amplifier. An amplifier circuit having a phase compensation capacitor connected between and a phase compensation capacitor, and a photoMOS switch connected in series with the phase compensation capacitor. OFF is controlled.

また、本発明のアンプ回路は、好ましくは位相補償コンデンサと並列に接続されたクランプダイオードを備えることを特徴とする。   The amplifier circuit according to the present invention preferably includes a clamp diode connected in parallel with the phase compensation capacitor.

また、本発明のアンプ回路は、さらに好ましくは誤差アンプが、プラス側入力に基準電圧の正側が接続されることを特徴とする。   The amplifier circuit of the present invention is more preferably characterized in that the error amplifier is connected to the positive side of the reference voltage to the positive side input.

また、本発明のアンプ回路は、さらに好ましくは負荷がバッテリであることを特徴とする。   In the amplifier circuit of the present invention, more preferably, the load is a battery.

また、本発明のアンプ回路は、さらに好ましくはトランジスタのエミッタと負荷との間に負荷電流検出抵抗を備え、負荷電流検出抵抗のエミッタ側と誤差アンプのマイナス側入力とが接続されることを特徴とする。   The amplifier circuit of the present invention is more preferably provided with a load current detection resistor between the emitter of the transistor and the load, and the emitter side of the load current detection resistor is connected to the negative side input of the error amplifier. And

また、本発明の充電または放電制御装置は、上述に記載のアンプ回路を備えることを特徴とする。   Moreover, the charge or discharge control device of the present invention is characterized by including the amplifier circuit described above.

また、本発明の充電または放電制御装置により負荷に電流を供給する制御方法においては、誤差アンプの出力電流が立ち上がり開始する工程と、負荷の電流が流れ始めると同時にフォトモススイッチがオンとなって、位相補償コンデンサが誤差アンプと電気的に並列に接続される工程と、を有することを特徴とする。   In the control method for supplying current to the load by the charge or discharge control device of the present invention, the step of starting the output current of the error amplifier starts, and the photo moss switch is turned on at the same time as the load current starts to flow. And a step of electrically connecting the phase compensation capacitor in parallel with the error amplifier.

本発明により、制御開始のタイムラグを低減したアンプ回路とそれを備える充電または放電制御回路とその制御方法とを提供できる。   According to the present invention, it is possible to provide an amplifier circuit in which a control start time lag is reduced, a charge or discharge control circuit including the amplifier circuit, and a control method therefor.

実施形態にかかる負荷への定電流供給動作をするアンプ回路の構成概要を説明する図である。It is a figure explaining the structure outline | summary of the amplifier circuit which performs the constant current supply operation | movement to the load concerning embodiment. フォトモススイッチがない場合の制御立ち上がり時間Ｔ１２と、フォトモススイッチがある場合の制御立ち上がり時間Ｔ１４とを比較説明する概念図である。And control the rising time T 12 in the absence of photo-MOS switch, a conceptual diagram comparing illustrating a control rise time T 14 when there are photo-MOS switch. アンプ回路において誤差アンプの出力（電圧ＶＲ）の立ち上がりとバッテリに供給される負荷電流（負荷電流検出抵抗の両端電圧）の立ち上がりとの間の好ましいタイミングを説明する図である。It is a figure explaining the preferable timing between the rise of the output (voltage V R ) of the error amplifier and the rise of the load current (voltage across the load current detection resistor) supplied to the battery in the amplifier circuit. アンプ回路の制御開始時の立ち上がり動作について順次説明するフロー図である。FIG. 5 is a flowchart for sequentially explaining a rising operation at the start of control of an amplifier circuit. 実施形態のアンプ回路と比較するために、トランジスタのベース−エミッタ間の電圧を補償する追加的電圧源を付加したアンプ回路の構成概要を説明する図である。In order to compare with the amplifier circuit of embodiment, it is a figure explaining the structure outline | summary of the amplifier circuit which added the additional voltage source which compensates the voltage between the base-emitters of a transistor. クランプダイオードを用いたダイオードクランプによって負側に出力が振れないようにしたアンプ回路の構成概要を説明する比較例の図である。It is a figure of the comparative example explaining the structure outline | summary of the amplifier circuit which prevented the output from oscillating to the negative side by the diode clamp using a clamp diode. アンプ回路におけるクランプダイオードがある場合と無い場合とにおける制御立ち上がり動作について説明する概念図である。It is a conceptual diagram explaining the control rising operation | movement with and without the clamp diode in an amplifier circuit.

実施形態で説明する充電または放電制御装置は、誤差アンプを備えるアナログ制御回路で構成され、負荷に対して電流が印加されて負荷制御ループが確立されると同時に、位相補償コンデンサを誤差アンプに負帰還で接続して位相補償を遂行し、安定な動作をする。   The charge or discharge control device described in the embodiment is composed of an analog control circuit including an error amplifier. When a current is applied to a load and a load control loop is established, a phase compensation capacitor is charged to the error amplifier. Connect with feedback to perform phase compensation and operate stably.

すなわち、負荷に対する電流制御ループが確立されるまでの間は、位相補償コンデンサは誤差アンプから電気的に切り離されている。このため、負荷制御の立ち上げ段階で、電流が位相補償コンデンサに供給されることがなく、迅速に負荷への電流制御ループを確立して負荷制御を開始することができる。   That is, until the current control loop for the load is established, the phase compensation capacitor is electrically disconnected from the error amplifier. Therefore, current is not supplied to the phase compensation capacitor at the start-up stage of the load control, and the load control can be started by quickly establishing a current control loop to the load.

図１は、実施形態にかかる負荷への定電流動作をするアンプ回路１００の構成概要を説明する図である。図１に示すように、アンプ回路１００は、誤差アンプ１１０と、誤差アンプ１１０のプラス側入力に接続される基準電圧源１５０と、誤差アンプ１１０の出力とマイナス側入力との間に負帰還接続される位相補償コンデンサ１３０と、位相補償コンデンサ１３０と並列に接続されるクランプダイオード１２０とを備える。   FIG. 1 is a diagram illustrating a configuration outline of an amplifier circuit 100 that performs a constant current operation to a load according to the embodiment. As shown in FIG. 1, the amplifier circuit 100 includes an error amplifier 110, a reference voltage source 150 connected to the plus side input of the error amplifier 110, and a negative feedback connection between the output and the minus side input of the error amplifier 110. Phase compensation capacitor 130 and clamp diode 120 connected in parallel with phase compensation capacitor 130.

また、アンプ回路１００は、誤差アンプ１１０の出力にべースが接続されたトランジスタ１７０と、トランジスタ１７０のコレクタとエミッタとの間に接続された負荷であるバッテリ１４０と、トランジスタ１７０のエミッタとバッテリ１４０との間に接続された負荷電流検出抵抗１６０とを備える。   The amplifier circuit 100 includes a transistor 170 whose base is connected to the output of the error amplifier 110, a battery 140 which is a load connected between the collector and emitter of the transistor 170, and an emitter and battery of the transistor 170. 140 and a load current detection resistor 160 connected between them.

負荷電流検出抵抗１６０のエミッタ側は誤差アンプ１１０のマイナス側に接続され、負荷電流検出抵抗１６０の他端は基準電圧源１５０のマイナス側に接続される。また、アンプ回路１００は、誤差アンプ１１０の出力電流すなわちトランジスタ１７０のベース電流の有無に対応してオン・オフ動作をするフォトモススイッチ１８０を備える。フォトモススイッチ１８０がオン動作とされた場合には位相補償コンデンサ１３０が誤差アンプ１１０の出力側と電気的に接続され、フォトモススイッチ１８０がオフ動作とされた場合には位相補償コンデンサ１３０が誤差アンプ１１０の出力側と電気的に切断される。   The emitter side of the load current detection resistor 160 is connected to the minus side of the error amplifier 110, and the other end of the load current detection resistor 160 is connected to the minus side of the reference voltage source 150. In addition, the amplifier circuit 100 includes a photo MOS switch 180 that performs an on / off operation in accordance with the output current of the error amplifier 110, that is, the presence or absence of the base current of the transistor 170. When the photomoss switch 180 is turned on, the phase compensation capacitor 130 is electrically connected to the output side of the error amplifier 110, and when the photomoss switch 180 is turned off, the phase compensation capacitor 130 is an error. It is electrically disconnected from the output side of the amplifier 110.

また、アンプ回路１００は、バッテリ１４０に定電流を供給する電源装置として構成することができ、またバッテリ１４０に定電流を供給して放電させる放電装置または充電させる充電装置として構成することができる。また、アンプ回路１００が上記構成を備えることにより、誤差アンプ１１０の出力電流が流れ始めるタイミングすなわちトランジスタ１７０のベース電流が流れ始めるタイミングで、位相補償コンデンサ１３０が電気的に接続され機能する。   In addition, the amplifier circuit 100 can be configured as a power supply device that supplies a constant current to the battery 140, and can also be configured as a discharging device that supplies the battery 140 with a constant current to discharge or a charging device that charges the battery 140. In addition, since the amplifier circuit 100 has the above configuration, the phase compensation capacitor 130 is electrically connected and functions at the timing when the output current of the error amplifier 110 starts flowing, that is, the timing when the base current of the transistor 170 starts flowing.

このため、実質的にバッテリ１４０に電流が流れ始めると同時に、位相補償コンデンサ１３０が動作開始する。すなわち、アンプ回路１００は、バッテリ１４０への電流供給制御を開始するまでは位相補償コンデンサ１３０を電気的に切り離して迅速な制御開始をするとともに、バッテリ１４０への電流供給制御が開始されると同時に位相補償コンデンサ１３０の位相補償機能を発揮して、安定した電流供給制御動作を遂行する。   Therefore, the phase compensation capacitor 130 starts to operate at the same time as the current starts to flow through the battery 140 substantially. That is, the amplifier circuit 100 starts the control quickly by electrically disconnecting the phase compensation capacitor 130 until the current supply control to the battery 140 is started, and at the same time the current supply control to the battery 140 is started. The phase compensation function of the phase compensation capacitor 130 is exhibited to perform a stable current supply control operation.

図２は、フォトモススイッチ１８０がない場合の制御立ち上がり時間Ｔ１２と、フォトモススイッチ１８０がある場合の制御立ち上がり時間Ｔ１４とを比較説明する概念図である。 Figure 2 is a control rise time T 12 in the absence of photo-MOS switch 180 is a conceptual diagram for comparing illustrating a control rise time T 14 when there are photo-MOS switch 180.

図２において、実線で示す２１０がフォトモススイッチ１８０がない場合の制御立ち上がりの時間−電圧関係を示し、破線で示す２２０がフォトモススイッチ１８０がある場合の制御立ち上がりの時間−電圧関係を示している。   In FIG. 2, a solid line 210 indicates a control rise time-voltage relationship when the photo moss switch 180 is not provided, and a broken line 220 indicates a control rise time-voltage relationship when the photo moss switch 180 is present. Yes.

図２から理解できるように、フォトモススイッチ１８０がない場合には、基準電圧源１５０から電圧Ｖ１が誤差アンプ１１０に時刻ｔ１で印加された後、誤差アンプ１１０の出力電流が立ち上がる初期においてトランジスタ１７０のベース電流とならずに位相補償コンデンサ１３０にいわば吸い取られる状態となるので、実線２１０のように、制御立ち上がり時間が比較的長く時間Ｔ１２を要することとなる。 As can be seen from Figure 2, when there is no photo MOS switch 180, after voltages V 1 from a reference voltage source 150 is applied at time t 1 to the error amplifier 110, in the initial output current of the error amplifier 110 rises since the condition speak absorbed in the phase compensation capacitor 130 without becoming a base current of the transistor 170, as shown in solid line 210, so that the control rise time takes a relatively long time T 12.

一方、フォトモススイッチ１８０がある場合には、基準電圧源１５０から電圧Ｖ１が誤差アンプ１１０に印加された後、誤差アンプ１１０の出力電流が立ち上がる初期において位相補償コンデンサ１３０にいわば吸い取られる状態とはならないので、誤差アンプ１１０の出力電流がトランジスタ１７０のベース電流となって破線２２０のように、制御立ち上がり時間が比較的短い時間Ｔ１４となり、バッテリ１４０に対して迅速な制御開始が可能となる。 On the other hand, when the photoMOS switch 180 is present, after the voltage V 1 is applied from the reference voltage source 150 to the error amplifier 110, the phase compensation capacitor 130 absorbs the output current of the error amplifier 110 at the initial stage of rising. since not, like the dashed line 220 the output current becomes a base current of the transistor 170 of the error amplifier 110, it is possible to quickly control the start to the control rise time is relatively short time T 14, and the battery 140 .

また、図３は、アンプ回路１００において誤差アンプ１１０の出力（電圧ＶＲ）の立ち上がりとバッテリ１４０に供給される負荷電流（負荷電流検出抵抗１６０の両端電圧）の立ち上がりとの間の好ましいタイミングを説明する図である。 FIG. 3 shows a preferable timing between the rise of the output of the error amplifier 110 (voltage V R ) and the rise of the load current (the voltage across the load current detection resistor 160) supplied to the battery 140 in the amplifier circuit 100. It is a figure explaining.

図３（ａ）がフォトモススイッチ１８０がない場合のアンプ出力立ち上がり開始後負荷電流が流れ始めるまでの期間Ｔａを説明する図であり、図３（ｂ）がフォトモススイッチ１８０がある場合のアンプ出力立ち上がり開始後負荷電流が流れ始めるまでの期間Ｔｂを説明する図である。   FIG. 3A is a diagram for explaining a period Ta after the start of rising of the amplifier output when the photoMOS switch 180 is not provided until the load current starts to flow, and FIG. 3B is an amplifier when the photoMOS switch 180 is provided. It is a figure explaining period Tb after the output rise start until load current begins to flow.

図３（ａ）に示すように、フォトモススイッチ１８０がない場合には、ダイオードドロップ電圧ＶＥ（大凡０．７ボルト程度）の２倍に相当する電圧値（２ＶＥ）にまでアンプ出力が到達した時点で、負荷電流が立ち上がりを開始する。 As shown in FIG. 3A, in the absence of the photo moss switch 180, the amplifier output reaches a voltage value (2V E ) equivalent to twice the diode drop voltage V E (approximately 0.7 volts). When it reaches, the load current starts to rise.

一方、図３（ｂ）に示すように、フォトモススイッチ１８０がある場合には、フォトモスダイオードのドロップ電圧ＶＦ（大凡１．１ボルト）とトランジスタ１７０のベース−エミッタ間電圧ＶＢＥ（大凡０．７ボルト）との和に相当する電圧値（ＶＦ＋ＶＢＥ）にまでアンプ出力が到達した時点で、負荷電流が立ち上がりを開始する。 On the other hand, as shown in FIG. 3B, when there is a photoMOS switch 180, the photomoss diode drop voltage V F (approximately 1.1 volts) and the base-emitter voltage V BE (approximately) of the transistor 170 are approximately. When the amplifier output reaches a voltage value (V F + V BE ) equivalent to the sum of 0.7 V), the load current starts to rise.

ここで、（ＶＦ＋ＶＢＥ）は（２ＶＥ）よりも一般に大きい電圧となるが、図２及び図３で説明するように、アンプ出力の立ち上がり自体の傾きが大きく、迅速な立ち上がりとなる。このため、アンプ出力の立ち上がり開始から負荷電流が立ち上がり開始するまでに要する期間は、Ｔａ＞Ｔｂとなって、フォトモススイッチ１８０を備えるアンプ回路１００は、負荷電流の制御を迅速に開始可能となる。 Here, (V F + V BE ) is generally a larger voltage than (2V E ), but as described with reference to FIGS. 2 and 3, the slope of the rise of the amplifier output itself is large and the rise is quick. For this reason, the period required from the start of the rise of the amplifier output to the start of the rise of the load current is Ta> Tb, and the amplifier circuit 100 including the photomoss switch 180 can quickly start the control of the load current. .

また、図４は、アンプ回路１００の制御開始時の立ち上がり動作について順次説明するフロー図である。   FIG. 4 is a flowchart for sequentially explaining the rising operation at the start of control of the amplifier circuit 100.

（ステップＳ４１０）
アンプ回路１００は、基準電圧源１５０から基準電圧Ｖ１を誤差アンプ１１０のプラス側入力に抵抗を介して供給する。基準電圧源１５０から基準電圧Ｖ１を誤差アンプ１１０のプラス側入力に抵抗を介して供給開始すればステップＳ４２０へと進み、基準電圧源１５０から基準電圧Ｖ１を誤差アンプ１１０のプラス側入力に抵抗を介して供給しなければステップＳ４１０で待機する。 (Step S410)
Amplifier circuit 100 supplies through the resistor from the reference voltage source 150 the reference voltages V 1 to the positive input of the error amplifier 110. If supply start through the resistor from the reference voltage source 150 the reference voltages V 1 to the positive input of the error amplifier 110 proceeds to step S420, from the reference voltage source 150 the reference voltages V 1 to the positive input of the error amplifier 110 If not supplied through the resistor, the process stands by in step S410.

（ステップＳ４２０）
誤差アンプ１１０の出力が、フォトモスのダイオードドロップ電圧ＶＦを超えたか否かを判断する。誤差アンプ１１０の出力がフォトモスのダイオードドロップ電圧ＶＦを超えた場合にはステップＳ４３０へと進み、誤差アンプ１１０の出力がフォトモスのダイオードドロップ電圧ＶＦを超えていない場合にはステップＳ４１０へと戻る。 (Step S420)
The output of the error amplifier 110, it is determined whether more than a diode drop voltage V F of the photo MOS. If the output of the error amplifier 110 exceeds a diode voltage drop V F of the photo MOS proceeds to step S430, if the output of the error amplifier 110 does not exceed the diode drop voltage V F of the photo MOS returns to step S410 .

（ステップＳ４３０）
アンプ回路１００において、フォトモススイッチ１８０がオンとなる。フォトモススイッチ１８０がオンとなることで、位相補償コンデンサ１３０が誤差アンプ１１０と負帰還として電気的に接続される。換言すれば、このステップＳ４３０まではフォトモススイッチ１８０がオフであって、位相補償コンデンサ１３０は誤差アンプ１１０の出力側と電気的に接続されていないので、位相補償コンデンサ１３０の出力は迅速に立ち上がる。 (Step S430)
In the amplifier circuit 100, the photo MOS switch 180 is turned on. When the photomoss switch 180 is turned on, the phase compensation capacitor 130 is electrically connected to the error amplifier 110 as negative feedback. In other words, until the step S430, the photo moss switch 180 is off and the phase compensation capacitor 130 is not electrically connected to the output side of the error amplifier 110, so that the output of the phase compensation capacitor 130 rises quickly. .

（ステップＳ４４０）
誤差アンプ１１０の出力が、フォトモスのダイオードドロップ電圧（ＶＦ）とトランジスタ１７０のベース−エミッタ間電圧（ＶＢＥ）との和（ＶＦ＋ＶＢＥ）を超えたか否かを判断する。 (Step S440)
It is determined whether or not the output of the error amplifier 110 has exceeded the sum (V F + V BE ) of the photo-moss diode drop voltage (V F ) and the base-emitter voltage (V BE ) of the transistor 170.

誤差アンプ１１０の出力が、フォトモスのダイオードドロップ電圧（ＶＦ）とトランジスタ１７０のベース−エミッタ間電圧（ＶＢＥ）との和（ＶＦ＋ＶＢＥ）を超えた場合には、ステップＳ４５０へと進む。また、誤差アンプ１１０の出力が、フォトモスのダイオードドロップ電圧（ＶＦ）とトランジスタ１７０のベース−エミッタ間電圧（ＶＢＥ）との和（ＶＦ＋ＶＢＥ）を超えていない場合には、ステップＳ４４０で待機する。 When the output of the error amplifier 110 exceeds the sum (V F + V BE ) of the photo-MOS diode drop voltage (V F ) and the base-emitter voltage (V BE ) of the transistor 170, the process proceeds to step S450. . If the output of the error amplifier 110 does not exceed the sum (V F + V BE ) of the photo-MOS diode drop voltage (V F ) and the base-emitter voltage (V BE ) of the transistor 170, step S440 is performed. Wait at.

（ステップＳ４５０）
トランジスタ１７０のベース電流に対応してコレクタ−エミッタ間に接続されたバッテリ１４０に負荷電流が供給される。当該負荷電流は、負荷電流検出抵抗１６０により検出される。また、検出された負荷電流値は、誤差アンプ１１０のマイナス側入力へとフィードバックされて、一定電流がバッテリ１４０に流れるように定電流アナログ制御される。 (Step S450)
A load current is supplied to the battery 140 connected between the collector and the emitter in accordance with the base current of the transistor 170. The load current is detected by the load current detection resistor 160. Further, the detected load current value is fed back to the negative side input of the error amplifier 110, and constant current analog control is performed so that a constant current flows to the battery 140.

ここで、アンプ回路１００において、ステップＳ４２０とステップＳ４４０とは図４に示すように厳密には異なるタイミングであるため、その後のステップＳ４３０とステップＳ４５０とは厳密には各々異なるタイミングで動作されることとなる。しかし、図２において説明したように、アンプ回路１００は基準電圧源１５０から基準電圧Ｖ１が印加された後、位相補償コンデンサ１３０が電気的に接続されていないため、トランジスタ１７０に迅速に出力を伝達し、負荷電流を流すことが可能である。このため、ステップＳ４２０とステップＳ４４０とのタイミングのずれは微小であって、その後のステップＳ４３０とステップＳ４５０とは連続した極めて短期間、換言すれば実質的に同一タイミングとみなせる程度のタイミングにおいて遂行される。 Here, in the amplifier circuit 100, since step S420 and step S440 are strictly different timings as shown in FIG. 4, the subsequent step S430 and step S450 are strictly operated at different timings. It becomes. However, as described with reference to FIG. 2, after the reference voltage V 1 is applied from the reference voltage source 150, the amplifier circuit 100 quickly outputs an output to the transistor 170 because the phase compensation capacitor 130 is not electrically connected. It is possible to transmit the load current. Therefore, the timing difference between step S420 and step S440 is very small, and the subsequent steps S430 and S450 are performed at a continuous very short period, in other words, at a timing that can be regarded as substantially the same timing. The

さらに好ましくは、アンプ出力がＶＦを超えて後（ＶＦ＋ＶＢＥ）を超える迄の短い期間と、フォトモススイッチ１８０の発光ダイオードが発光し始めてから現実にスイッチがオンされて電気的に導通開始されるまでのタイムラグと、が同一となるように構成することが好ましい。 More preferably, a short period from when the amplifier output exceeds V F to after (V F + V BE ), and after the light emitting diode of the photomoss switch 180 starts to emit light, the switch is actually turned on and is electrically connected. It is preferable that the time lag until the start is the same.

上述したアンプ回路１００は、バッテリ１４０に対して定電流制御する構成として説明したが、負荷はバッテリ１４０に限られず任意の負荷（例えばコンデンサ）を接続してもよく、また定電圧制御または下限電圧制御または上限電圧制御としてもよい。いずれの場合においても、誤差アンプの出力に設けられたフォトモススイッチのオン動作により、位相補償コンデンサが誤差アンプに接続される構成とすることで、迅速な制御立ち上がり動作を実現することができる。   The amplifier circuit 100 described above has been described as a configuration in which constant current control is performed on the battery 140. However, the load is not limited to the battery 140, and an arbitrary load (for example, a capacitor) may be connected. Control or upper limit voltage control may be used. In any case, a rapid control start-up operation can be realized by adopting a configuration in which the phase compensation capacitor is connected to the error amplifier by turning on the photo moss switch provided at the output of the error amplifier.

図５は、実施形態のアンプ回路１００と比較するために、トランジスタ３７０のベース−エミッタ間の電圧を補償する追加的電圧源３８０を付加したアンプ回路３００の構成概要を説明する図である。   FIG. 5 is a diagram illustrating a configuration outline of an amplifier circuit 300 to which an additional voltage source 380 that compensates the voltage between the base and the emitter of the transistor 370 is added for comparison with the amplifier circuit 100 of the embodiment.

図５に示すように、アンプ回路３００は、誤差アンプ３１０と、誤差アンプ３１０のプラス側入力に接続される基準電圧源３５０と、誤差アンプ３１０の出力とマイナス側入力との間に負帰還接続される位相補償コンデンサ３３０と、位相補償コンデンサ３３０と並列に接続されるクランプダイオード３２０とを備える。   As shown in FIG. 5, the amplifier circuit 300 includes an error amplifier 310, a reference voltage source 350 connected to the plus side input of the error amplifier 310, and a negative feedback connection between the output and the minus side input of the error amplifier 310. And a clamp diode 320 connected in parallel with the phase compensation capacitor 330.

また、アンプ回路３００は、誤差アンプ３１０の出力にべースが接続されたトランジスタ３７０と、トランジスタ３７０のコレクタとエミッタとの間に接続された負荷であるバッテリ３４０と、トランジスタ３７０のエミッタとバッテリ３４０との間に接続された負荷電流検出抵抗３６０とを備える。   The amplifier circuit 300 includes a transistor 370 whose base is connected to the output of the error amplifier 310, a battery 340 which is a load connected between the collector and emitter of the transistor 370, and the emitter and battery of the transistor 370. 340 and a load current detection resistor 360 connected to 340.

負荷電流検出抵抗３６０のエミッタ側は誤差アンプ３１０のマイナス側に接続され、負荷電流検出抵抗３６０の他端は基準電圧源３５０のマイナス側に接続される。また、アンプ回路３００は、誤差アンプ３１０の出力側とトランジスタ３７０のベースとの間に接続された追加的電圧源３８０を備える。   The emitter side of the load current detection resistor 360 is connected to the minus side of the error amplifier 310, and the other end of the load current detection resistor 360 is connected to the minus side of the reference voltage source 350. The amplifier circuit 300 also includes an additional voltage source 380 connected between the output side of the error amplifier 310 and the base of the transistor 370.

追加的電圧源３８０は、トランジスタ３７０のベース−エミッタ間の電圧（例えば約０．７ボルト）に相当する電圧を発生し、当該トランジスタ３７０の立ち上がり応答を迅速にするために設けられる。   The additional voltage source 380 is provided to generate a voltage corresponding to the base-emitter voltage of the transistor 370 (for example, about 0.7 volts) and to speed up the rising response of the transistor 370.

アンプ回路３００においては、トランジスタ３７０を動作させるためのＶＢＥ相当の電圧が、追加的電圧源３８０により予め与えられているので、ＶＢＥ相当分を昇圧するためのアンプ出力昇圧時間が不要となり、高速な制御開始が可能となる。しかし追加的電圧源３８０による高速化にも拘わらず、上述したアンプ回路１００のほうがさらに高速な制御開始を実現できるものである。 In the amplifier circuit 300, since the voltage equivalent to V BE for operating the transistor 370 is given in advance by the additional voltage source 380, the amplifier output boosting time for boosting the V BE equivalent is not required. High-speed control can be started. However, despite the increase in speed due to the additional voltage source 380, the above-described amplifier circuit 100 can realize a higher-speed control start.

また、アンプ回路３００は、バッテリ３４０に定電流を供給する電源装置として構成することができ、またバッテリ３４０に定電流を供給して放電させる放電装置または充電させる充電装置として構成することができる。   In addition, the amplifier circuit 300 can be configured as a power supply device that supplies a constant current to the battery 340, and can also be configured as a discharging device that supplies the battery 340 with a constant current for discharging or a charging device that charges the battery 340.

また、図６は、クランプダイオード４２０を用いたダイオードクランプによって負側に出力が振れないようにしたアンプ回路４００の構成概要を説明する比較例の図である。図６に示すように、アンプ回路４００は、誤差アンプ４１０と、誤差アンプ４１０のプラス側入力に抵抗を介して接続される基準電圧源４５０と、誤差アンプ４１０の出力とマイナス側入力との間に負帰還接続される位相補償コンデンサ４３０と、位相補償コンデンサ４３０と並列に接続されるクランプダイオード４２０とを備える。   FIG. 6 is a diagram of a comparative example for explaining the outline of the configuration of the amplifier circuit 400 in which the output is not shifted to the negative side by diode clamping using the clamp diode 420. As shown in FIG. 6, the amplifier circuit 400 includes an error amplifier 410, a reference voltage source 450 connected to the plus side input of the error amplifier 410 via a resistor, and an output between the error amplifier 410 and the minus side input. And a clamp diode 420 connected in parallel with the phase compensation capacitor 430.

また、アンプ回路４００は、誤差アンプ４１０の出力にべースが接続されたトランジスタ４７０と、トランジスタ４７０のコレクタとエミッタとの間に接続された負荷であるバッテリ４４０と、トランジスタ４７０のエミッタとバッテリ４４０との間に接続された負荷電流検出抵抗４６０とを備える。   The amplifier circuit 400 includes a transistor 470 whose base is connected to the output of the error amplifier 410, a battery 440 that is a load connected between the collector and emitter of the transistor 470, and the emitter and battery of the transistor 470. 440 and a load current detection resistor 460 connected to 440.

負荷電流検出抵抗４６０のエミッタ側は誤差アンプ４１０のマイナス側に接続され、負荷電流検出抵抗４６０の他端は基準電圧源４５０のマイナス側に接続される。アンプ回路４００においては、トランジスタ４７０を動作させるためのＶＢＥ相当の電圧を昇圧するためのアンプ出力昇圧時間が必要であり、負荷の制御開始までに比較的長い時間を要する。このため、アンプ回路１００，３００に比べて、基準電圧Ｖ１の印加後制御開始までの応答時間は遅い。 The emitter side of the load current detection resistor 460 is connected to the minus side of the error amplifier 410, and the other end of the load current detection resistor 460 is connected to the minus side of the reference voltage source 450. In the amplifier circuit 400, an amplifier output boosting time for boosting a voltage equivalent to V BE for operating the transistor 470 is required, and a relatively long time is required until the load control is started. Therefore, in comparison with the amplifier circuit 100 and 300, the response time until after application control starting reference voltages V 1 is slow.

また、アンプ回路４００は、バッテリ４４０に定電流を供給する電源装置として構成することができ、またバッテリ４４０に定電流を供給して放電させる放電装置または充電させる充電装置として構成することができる。   In addition, the amplifier circuit 400 can be configured as a power supply device that supplies a constant current to the battery 440, and can be configured as a discharging device that supplies the battery 440 with a constant current to discharge or a charging device that charges the battery 440.

図７は、アンプ回路４００におけるクランプダイオード４２０がある場合と無い場合とにおける制御立ち上がり動作について説明する概念図である。図７において、実線で示す７１０がクランプダイオード４２０がある場合の制御立ち上がりの時間−電圧関係を示し、破線で示す７２０がクランプダイオード４２０がない場合の制御立ち上がりの時間−電圧関係を示している。   FIG. 7 is a conceptual diagram for explaining the control rising operation with and without the clamp diode 420 in the amplifier circuit 400. In FIG. 7, a solid line 710 indicates a control rise time-voltage relationship in the presence of the clamp diode 420, and a broken line 720 indicates a control rise time-voltage relationship in the absence of the clamp diode 420.

図７から理解できるように、クランプダイオード４２０がある場合には、基準電圧源４５０から電圧Ｖ１が誤差アンプ４１０に時刻ｔ１で印加された後、クランプされた比較的高い電圧Ｖ７１０から誤差アンプ４１０の出力が立ち上がるので、実線７１０のように、制御立ち上がり時間が比較的短く時間Ｔ１２（ｔ２−ｔ１）を要することとなる。 As can be seen from FIG. 7, in the presence of the clamp diode 420, the voltage V 1 from the reference voltage source 450 is applied to the error amplifier 410 at time t 1 and then the error from the clamped relatively high voltage V 710 is detected. Since the output of the amplifier 410 rises, as shown by the solid line 710, the control rise time is relatively short and time T 12 (t 2 -t 1 ) is required.

一方、クランプダイオード４２０がない場合には、基準電圧源１５０から時刻ｔ１において電圧Ｖ１が誤差アンプ４１０に印加された後、誤差アンプ４１０の出力が比較的低い電圧Ｖ７２０から立ち上がるので、破線７２０のように、制御立ち上がり時間が比較的長くかかり時間Ｔ１３（ｔ３−ｔ１）となり、タイムロスを生じるのでバッテリ４４０に対して迅速な制御開始ができないこととなる。すなわち、アンプ回路１００においては、好ましくはクランプダイオード１２０を備えるとともに、フォトモススイッチ１８０によりオン・オフされる位相補償コンデンサ１３０を備えることにより、迅速でありながら安定した確実な制御が可能となるものである。 On the other hand, when there is no clamping diode 420, after voltages V 1 at time t 1 from the reference voltage source 150 is applied to the error amplifier 410, since the rise from the output is relatively low voltage V 720 of the error amplifier 410, a dashed line As in 720, the control rise time is relatively long and the time T 13 (t 3 -t 1 ) is generated, and time loss occurs, so that the battery 440 cannot be quickly started. That is, the amplifier circuit 100 preferably includes the clamp diode 120 and the phase compensation capacitor 130 that is turned on / off by the photo-moss switch 180, thereby enabling quick and stable and reliable control. It is.

本実施形態においては、特にアナログ制御回路の誤差アンプに関するものであって、その位相補償コンデンサを電気的に切断する手段としてフォトカプラまたはフォトモススイッチ等のフォトダイオードを用いた光学スイッチを用いることを提案する。   This embodiment particularly relates to an error amplifier of an analog control circuit, and uses an optical switch using a photodiode such as a photocoupler or a photomoss switch as means for electrically disconnecting the phase compensation capacitor. suggest.

これにより、発光ダイオードに電流が流れるとともに負荷制御ループが形成される制御回路とすることで、誤差アンプが無制御状態の場合には、位相補償コンデンサを電気的に切断して制御開始の立ち上がり時間を低減させる。また、負荷制御ループが確立されると同時に位相補償コンデンサを電気的に接続して位相補償動作を遂行させて安定な動作を確保する。   As a result, a control circuit in which a current flows through the light emitting diode and a load control loop is formed. When the error amplifier is in an uncontrolled state, the phase compensation capacitor is electrically disconnected and the control start rise time Reduce. Further, at the same time when the load control loop is established, the phase compensation capacitor is electrically connected to perform the phase compensation operation to ensure a stable operation.

また、アナログ制御回路で正負いずれかのみの制御回路では、例えば正方向のみを可能な限り早く制御させ、制御目標値に対して無駄時間が少なく迅速に到達するように、ダイオードクランプする。ダイオードクランプすることにより、不要な電圧の振れが抑制され安定する。   In addition, in the control circuit of only one of positive and negative in the analog control circuit, for example, only the positive direction is controlled as fast as possible, and diode clamping is performed so that the control target value can be quickly reached with less dead time. By diode clamping, unnecessary voltage fluctuation is suppressed and stabilized.

また、上述したようにトランジスタ駆動回路とした場合には、トランジスタのベースとエミッタが導通する電圧（ＶＢＥ）を越えなければ、トランジスタを活性化させることができない。 In the case of the transistor drive circuit as described above, the transistor cannot be activated unless the voltage (V BE ) at which the base and the emitter of the transistor are conducted is exceeded.

０ボルトからトランジスタが活性化するＶＢＥとなるまでの間は、制御回路が負荷を制御することができないので、この間はいわば無駄な立ち上がり時間を要していると考えられ、制御遅延を生じていることとなる。 Since the control circuit cannot control the load from 0 volt to V BE when the transistor is activated, it can be considered that a wasteful rise time is required during this period, causing a control delay. Will be.

これに対し、上述したように例えば制御アンプの出力に予めＶＢＥと同電圧を与えて微妙な電圧調整をして高速化する対応も考えられる。しかし、この方法では、経年変化や温度ドリフト等が生じることが知られており、少しの電圧のブレにより制御できずに発信する等の問題点が指摘されている。 On the other hand, as described above, for example, it is possible to apply the same voltage as V BE to the output of the control amplifier in advance to finely adjust the voltage to increase the speed. However, this method is known to cause aging, temperature drift, and the like, and has been pointed out as a problem such as transmission without being controlled due to slight voltage fluctuations.

本実施形態で説明したアンプ回路１００では、誤差アンプ１１０の出力とトランジスタ１７０のベースとの間にフォトモススイッチ１８０を介在させ、ベース電流が流れることに起因してトランジスタ１７０の制御が開始されると同時に自動的にフォトモススイッチ１８０がオンして位相補償コンデンサ１３０が接続される。   In the amplifier circuit 100 described in the present embodiment, the photo MOS switch 180 is interposed between the output of the error amplifier 110 and the base of the transistor 170, and the control of the transistor 170 is started due to the flow of the base current. At the same time, the photo MOS switch 180 is automatically turned on and the phase compensation capacitor 130 is connected.

また、制御アンプが制御を開始するまでの間は、位相補償コンデンサが制御アンプから切り離された状態であるので、制御アンプが迅速に立ち上がり動作をすることができる。さらに、制御アンプが負荷やトランジスタを制御している状態においては、位相補償コンデンサが接続されているので、確実に動作可能なアナログ制御回路を実現できる。   Further, since the phase compensation capacitor is disconnected from the control amplifier until the control amplifier starts control, the control amplifier can quickly start up. Further, in a state where the control amplifier controls the load and the transistor, the phase compensation capacitor is connected, so that an analog control circuit that can operate reliably can be realized.

本発明は、負荷に電力を供給するアナログ制御回路や電源装置等一般に幅広く適用できる。   The present invention is widely applicable to analog control circuits and power supply devices that supply power to a load.

１００・・アンプ回路、１１０・・誤差アンプ、１２０・・クランプダイオード、１３０・・位相補償コンデンサ、１４０・・バッテリ、１５０・・基準電圧源、１６０・・負荷電流検出抵抗、１７０・・トランジスタ、１８０・・フォトモススイッチ。   100 ... Amplifier circuit 110 ... Error amplifier 120 ... Clamp diode 130 ... Phase compensation capacitor 140 ... Battery 150 ... Reference voltage source 160 ... Load current detection resistor 170 ... Transistor 180 ・ ・ Photomoss switch.

Claims (7)

誤差アンプと、誤差アンプの出力にベースが接続されたトランジスタと、トランジスタのコレクタとエミッタとの間に接続された負荷と、前記誤差アンプの出力と前記誤差アンプのマイナス側入力との間に接続された位相補償コンデンサと、を備えるアンプ回路において、
前記位相補償コンデンサと直列に接続されたフォトモススイッチを備え、
前記フォトモススイッチは、前記トランジスタのベース電流の有無に対応してオン・オフが制御される
ことを特徴とするアンプ回路。 An error amplifier, a transistor having a base connected to the output of the error amplifier, a load connected between the collector and emitter of the transistor, and a connection between the output of the error amplifier and the negative input of the error amplifier In an amplifier circuit comprising:
A photo moss switch connected in series with the phase compensation capacitor;
The amplifier circuit, wherein the photo-MOS switch is controlled to be turned on / off in accordance with the presence or absence of a base current of the transistor. 請求項１に記載のアンプ回路において、
前記位相補償コンデンサと並列に接続されたクランプダイオードを備える
ことを特徴とするアンプ回路。 The amplifier circuit according to claim 1,
An amplifier circuit comprising: a clamp diode connected in parallel with the phase compensation capacitor. 請求項１または請求項２に記載のアンプ回路において、
前記誤差アンプは、プラス側入力に基準電圧の正側が接続される
ことを特徴とするアンプ回路。 The amplifier circuit according to claim 1 or 2,
In the error amplifier, the positive side of a reference voltage is connected to a positive side input. 請求項１乃至請求項３のいずれか一項に記載のアンプ回路において、
前記負荷はバッテリである
ことを特徴とするアンプ回路。 The amplifier circuit according to any one of claims 1 to 3,
The amplifier circuit characterized in that the load is a battery. 請求項１乃至請求項４のいずれか一項に記載のアンプ回路において、
前記トランジスタのエミッタと前記負荷との間に負荷電流検出抵抗を備え、
前記負荷電流検出抵抗の前記エミッタ側と前記誤差アンプのマイナス側入力とが接続される
ことを特徴とするアンプ回路。 The amplifier circuit according to any one of claims 1 to 4,
A load current detection resistor is provided between the emitter of the transistor and the load,
An amplifier circuit, wherein the emitter side of the load current detection resistor and a negative side input of the error amplifier are connected. 請求項１乃至請求項６のいずれか一項に記載のアンプ回路を備える
ことを特徴とする充電または放電制御装置。 A charging or discharging control device comprising the amplifier circuit according to any one of claims 1 to 6. 請求項６に記載の充電または放電制御装置により負荷に電流を供給する制御方法において、
前記誤差アンプの出力電流が立ち上がり開始する工程と、
前記負荷の電流が流れ始めると同時に前記フォトモススイッチがオンとなって、前記位相補償コンデンサが前記誤差アンプと電気的に並列に接続される工程と、を有する
ことを特徴とする制御方法。 In the control method which supplies an electric current to load with the charge or discharge control device according to claim 6,
A step of starting rising of the output current of the error amplifier;
And a step of turning on the photo-moss switch at the same time when the current of the load starts to flow, and connecting the phase compensation capacitor in parallel with the error amplifier.
JP2010277828A 2010-12-14 2010-12-14 Amplifier circuit, charge / discharge control circuit including the same, and control method thereof Expired - Fee Related JP5414122B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010277828A JP5414122B2 (en) 2010-12-14 2010-12-14 Amplifier circuit, charge / discharge control circuit including the same, and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010277828A JP5414122B2 (en) 2010-12-14 2010-12-14 Amplifier circuit, charge / discharge control circuit including the same, and control method thereof

Publications (2)

Publication Number Publication Date
JP2012129691A true JP2012129691A (en) 2012-07-05
JP5414122B2 JP5414122B2 (en) 2014-02-12

Family

ID=46646287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010277828A Expired - Fee Related JP5414122B2 (en) 2010-12-14 2010-12-14 Amplifier circuit, charge / discharge control circuit including the same, and control method thereof

Country Status (1)

Country Link
JP (1) JP5414122B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108227806A (en) * 2017-12-29 2018-06-29 三英精控（天津）仪器设备有限公司 A kind of novel VI transformation output circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237805A (en) * 1986-04-09 1987-10-17 Mitsubishi Electric Corp Voltage amplifier circuit
JPH04147305A (en) * 1990-10-09 1992-05-20 Mitsubishi Denki Eng Kk Constant current driving circuit
JPH05327873A (en) * 1992-05-18 1993-12-10 Fujitsu Ltd Ringer transmission circuit
JPH06164263A (en) * 1992-11-17 1994-06-10 Fuji Film Micro Device Kk Operational amplifier
JP2005010062A (en) * 2003-06-20 2005-01-13 Keisoku Giken Co Ltd Electronic load apparatus
JP2006280077A (en) * 2005-03-29 2006-10-12 Fujitsu Access Ltd Power supply
JP2009159508A (en) * 2007-12-27 2009-07-16 Nec Electronics Corp Operational amplifier and integrating circuit
JP2010119091A (en) * 2008-10-16 2010-05-27 Fuji Electric Systems Co Ltd Signal amplification circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237805A (en) * 1986-04-09 1987-10-17 Mitsubishi Electric Corp Voltage amplifier circuit
JPH04147305A (en) * 1990-10-09 1992-05-20 Mitsubishi Denki Eng Kk Constant current driving circuit
JPH05327873A (en) * 1992-05-18 1993-12-10 Fujitsu Ltd Ringer transmission circuit
JPH06164263A (en) * 1992-11-17 1994-06-10 Fuji Film Micro Device Kk Operational amplifier
JP2005010062A (en) * 2003-06-20 2005-01-13 Keisoku Giken Co Ltd Electronic load apparatus
JP2006280077A (en) * 2005-03-29 2006-10-12 Fujitsu Access Ltd Power supply
JP2009159508A (en) * 2007-12-27 2009-07-16 Nec Electronics Corp Operational amplifier and integrating circuit
JP2010119091A (en) * 2008-10-16 2010-05-27 Fuji Electric Systems Co Ltd Signal amplification circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108227806A (en) * 2017-12-29 2018-06-29 三英精控（天津）仪器设备有限公司 A kind of novel VI transformation output circuit

Also Published As

Publication number Publication date
JP5414122B2 (en) 2014-02-12

Similar Documents

Publication Publication Date Title
US7772822B2 (en) Power supply apparatus
US8044649B2 (en) Dual mode regulation loop for switch mode power converter
US8912773B2 (en) Synchronous buck converter including multi-mode control for light load efficiency and related method
JP4751108B2 (en) Control circuit for separately excited DC / DC converter and power supply device, light emitting device, and electronic device using the same
KR101250340B1 (en) Switching power supply device
KR101182932B1 (en) Dual mode buck regulator with improved transition between ldo and pwm operation
US11271483B2 (en) Bias power regulator circuit for isolated converters with a wide output voltage range
KR102062566B1 (en) Led emitting device and driving method thereof
WO2017028500A1 (en) Control method for improving dynamic response of switch power
US8558528B2 (en) High accuracy inductor peak current control scheme for switching power supply
US20130106374A1 (en) Power supply controller and method therefor
TWI487253B (en) Switching regulator controlling method and circuit
TW201336213A (en) Controller, power converter for controlling transformer, and load driving circuit thereof
JP6194485B2 (en) Semiconductor light source driving device
JP2007135277A (en) Switching power supply device
KR102541101B1 (en) Power source device
JP5414122B2 (en) Amplifier circuit, charge / discharge control circuit including the same, and control method thereof
WO2014043977A1 (en) Power supply system and start method therefor
JP5839222B2 (en) Constant current power supply
KR102062567B1 (en) Led emitting device and driving method thereof
JP2015029399A (en) Constant current power supply device
JP2004015993A (en) Power saving power supply under no load
JP2010284046A (en) Step-up/down dc-dc converter
JP2007244077A (en) Capacitor charging equipment, its control circuit, control method, and light emitter and electronic equipment each using it
JP7273356B2 (en) Lighting device and lighting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

LAPS Cancellation because of no payment of annual fees