JP2012119601A - インターポーザ及び半導体装置 - Google Patents
インターポーザ及び半導体装置 Download PDFInfo
- Publication number
- JP2012119601A JP2012119601A JP2010270079A JP2010270079A JP2012119601A JP 2012119601 A JP2012119601 A JP 2012119601A JP 2010270079 A JP2010270079 A JP 2010270079A JP 2010270079 A JP2010270079 A JP 2010270079A JP 2012119601 A JP2012119601 A JP 2012119601A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- electronic component
- wiring
- layer
- mounting electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 78
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 abstract description 165
- 239000011229 interlayer Substances 0.000 abstract description 17
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 41
- 239000002184 metal Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 25
- 238000007747 plating Methods 0.000 description 24
- 239000011347 resin Substances 0.000 description 23
- 229920005989 resin Polymers 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000002161 passivation Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 12
- 238000007789 sealing Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】本発明のインターポーザ1は、複数の貫通電極6を有するシリコン基板2と、該シリコン基板2上に設けられ、第1配線層12及び第2配線層13と層間絶縁層14とを有する多層配線部3と、該多層配線部3上に設けられ、第2配線層13と電気的に接続された第1UBM構造8と、シリコン基板2の裏側に設けられ、各貫通電極6と電気的に接続された複数のバンプ9を有している。そして、特に、シリコン基板2の裏面2aには、第1配線層12のパッド部12aが露出するキャビティ部11が設けられ、このキャビティ部11内にキャパシタ部品が収容されてパッド部12aに接続されている。
【選択図】図1
Description
ここで、このようなキャパシタ部品は、電源ノイズが高周波であればある程、できるだけ電子部品の近くに実装する必要がある。しかし、そのような実装位置は電子部品の周囲か、図14に示すように、電子部品104が実装されたインターポーザ101やプリント配線板の真裏であり、キャパシタ部品103を、これ以上近くに実装することは困難である。
本発明のインターポーザは、複数の貫通電極を有する基板と、該基板上に設けられ、前記各貫通電極と電気的に接続された配線層及び該配線層を覆う絶縁層とを有する配線部と、該配線部の前記基板と反対側に設けられ、前記配線層と電気的に接続された複数の第1UBM構造と、前記基板の前記配線部と反対側に設けられ、第2UBM構造を介して前記各貫通電極と電気的に接続された複数のバンプを有し、前記各第1UBM構造に実装用電子部品の接続部が接続されることで該実装用電子部品が実装され、前記各バンプが配線基板の電極パッドに接続されることで該配線基板に実装されるインターポーザであって、前記基板の前記配線部と反対側の面に開口し、その底部に前記配線層が露出するキャビティ部が設けられ、前記配線層は、前記キャビティ部の底部に露出する部分に、搭載用電子部品が電気的に接続されるパッド部を有することを特徴とする。
これにより、例えば搭載用電子部品がキャパシタ部品である場合には、実装された電子部品が発生する高周波電源ノイズを、キャパシタ部品によって効率よく抑制することができ、高い高周波電源ノイズ耐性を得ることができる。
また、搭載用電子部品が抵抗部品である場合には、直列終端回路における伝送特性の向上を図ることができる。
<第1実施形態>
まず、本発明のインターポーザの第1実施形態について説明する。
図1は、本発明のインターポーザの第1実施形態を示す概略縦断面図であり、図2は、図1に示すインターポーザに電子部品が実装され、さらに該インターポーザが配線基板に実装された状態を示す概略縦断面図である。
なお、「UBM」とは、Under Bump MetallizationあるいはUnder Barrier Metaの略称である。
第1配線層12は、シリコン基板2上に所定のパターンで設けられ、第2配線層13は、第1配線層12の上方に所定のパターンで設けられている。そして、本発明では、特に第1配線層12は、キャビティ部11に対応する領域に、キャパシタ部品7が電気的に接続されるパッド部12aを有している。パッド部12aは、電子部品30の電源ピン(電源用接続部)及びグランドピン(グランド用接続部)にそれぞれ対応する各第1UBM構造8に、第1配線層12、ビア電極15、第2配線層13を介して電気的に接続されていている。従って、このインターポーザ1では、電子部品30が実装された状態で、パッド部12aに接続されたキャパシタ部品7が、これら各部を介して電源ピン及びグランドピンに電気的に接続される。なお、以下の説明では、第1配線層12のパッド部12a以外の部分を配線部12bと言う。
第1配線層12及び第2配線層13の構成材料としては、特に限定されず、Cu等の導電性金属材料が用いられる。
ここで、シリコン基板2に形成された各貫通孔10及び各キャビティ部11は、シリコン基板2と第1配線層12との間の層間絶縁層14に亘って連続して形成されており、各貫通孔10の上端には第1配線層12の配線部12bの下面が露出し、各キャビティ部11の上端には第1配線層12の各パッド部12aの下面が露出している。このうちキャビティ部11の上端に露出する各パッド部12aには、各キャビティ部11内に収容された各キャパシタ部品7が電気的に接続されている。
封止樹脂4は、多層配線部3を外部環境から保護するものであり、例えばエポキシ系樹脂等が用いられる。ここで、このインターポーザ1では、この封止樹脂4及び各第1UBM構造8表面が、電子部品30の裏面と対峙する電子部品実装面3aを構成する。
第1UBM構造8は、例えば図3の拡大断面図に示すように、パッシベーション層16の各開口部から露出する第2配線層13を被覆する下地メッキ8aと、下地メッキ8a上に配設されたNi/Au等の導体部8bと、導体部8bを被覆する金属膜8cとが、封止樹脂4で被覆されて構成されている。そして、導体部8bの上面の一部が金属膜8cと封止樹脂4とから外部に露出している。
導電膜18aは、シリコン基板裏面2aのバリヤ層上に、各貫通電極6に対応するように複数設けられ、各貫通電極6と電気的に接続している。
また、絶縁層19は、各導電膜18aを覆うように設けられている。絶縁層19は、ポリイミド等の絶縁材料からなり、各導電膜18aを外部環境から保護する作用がある。
第2UBM構造20は、各導電膜18a上にそれぞれ設けられており、各導電膜18aと各バンプ9の双方と密着する。
金属層20aは、導電膜18a上に形成されている。
パッシベーション層20bは、金属層20aの上面の一部が露出するように、金属層20aと導電膜18aとを被覆している。
絶縁層19は、パッシベーション層20bから露出する金属層20aの上面と、この金属層20aの上面の周囲を露出させるようにして、パッシベーション層20bを被覆している。
下地メッキ20cは、絶縁層19から露出した金属層20aとパッシベーション層20bと、これら金属層20aとパッシベーション層20bの周囲の絶縁層19を被覆している。
導体部20dは、Ni/Au等からなり、下地メッキ20c上に形成されている。
図5〜図7は、図1に示すインターポーザの製造方法を工程順に示すものであり、図5は、多層配線部及びキャビティ部の形成工程を示す概略縦断面図、図6は、貫通電極及び導電膜の形成工程を示す概略縦断面図、図7は、完成したインターポーザを示す概略縦断面図である。
まず、図5(a)に示すようなシリコン基板2を用意する。そして、図5(b)に示すように、このシリコン基板2上に、第1配線層12及び第2配線層13、層間絶縁層14、ビア電極15を形成する。
各配線層12、13及び層間絶縁層14は、(1)シリコン基板2に形成された絶縁層上に、導電性金属膜を成膜、パターニングすることで配線層を形成する工程と、この配線層を覆うように絶縁層を成膜し、CMP(Chemical Mechanical Polishing)技術によって平坦化することで層間絶縁層14を形成する工程とを繰り返すことで形成してもよく、(2)絶縁層を形成し、パターニングすることで溝を形成する工程と、この絶縁層表面に金属メッキ膜を成膜し、CMP技術によって溝内の金属メッキ膜(配線層)のみが残るように平坦化する工程とを繰り返すことで形成してもよい。
導電性金属膜及び絶縁層のパターニングは、例えばフォトリソグラフィ技術とエッチング技術を用いて行うことができる。
エッチング方法としては、特に限定されないが、アスペクト比の高いビアが形成できることから、イオンエッチング等の異方性ドライエッチング等を用いるのが好ましい。
ビア内に導電性金属材料を充填する方法としては、例えばスパッタ法やCVD法等の気相成膜法、めっき法、導電ペースト充填法等が挙げられるが、中でもめっき法を用いるのが好ましい。これにより、Cu等よりなる低抵抗なビア電極を高速で形成することができる。
パッシベーション層16は、例えばCVD法により、層間絶縁層14及び第2配線層13を覆うように材料膜を成膜した後、開口部に対応する領域の材料膜を選択的にエッチング除去することによって形成することができる。
また、第1UBM構造8は、公知の手段で形成することができる。スパッタ法やCVD法等の気相成膜法を用い、パッシベーション層16から露出する第2配線層13上に、選択的に金属膜を形成することで得ることができる。
封止樹脂4は、例えば樹脂またはその前駆体の溶液を、多層配線部3の表面に塗布し、硬化させた後、開口部に対応する領域の樹脂を選択的に除去することによって形成することができる。
次に、図5(d)に示すように、シリコン基板2及び層間絶縁層14に、キャビティ部11を形成する。
キャビティ部11は、シリコン基板2の裏面2aに、キャビティ部11に対応する領域に開口を有するレジストマスクを形成し、このレジストマスクを介して、シリコン基板2の裏面2aからエッチング加工を行い、パッド部12aを露出させることで形成することができる。
エッチング方法としては、比較的広い領域を高速でエッチング加工し得ることからウェットエッチングを用いるのが好ましい。ウェットエッチングに用いるエッチング液としては、水酸化テトラメチルアンモニウムや水酸化カリウム等が挙げられる。
貫通孔10は、シリコン基板2の裏面2aに、貫通孔10に対応する領域に開口を有するレジストマスクを形成し、このレジストマスクを介してシリコン基板2の裏面2aからエッチング加工を行い、第1配線層12の配線部12bを露出させることで形成することができる。
エッチング方法としては、アスペクト比の高い貫通孔10が形成できることから、イオンエッチング等の異方性ドライエッチングを用いるのが好ましい。
次に、図6(f)に示すように、下地層(熱酸化膜、バリヤ層及びシード層)21を形成する。
まず、シリコン基板2に熱酸化処理を行うことで、シリコン基板の裏面2aと、キャビティ部及び貫通孔の各内側面に熱酸化膜(SiO2膜)を形成する。
そして、この熱酸化膜上に、バリヤ層及びシード層を順次形成する。ここで、シード層は、次工程[1−4]で行う電解めっきに際して、めっき電極として使用するものである。
バリヤ層及びシード層は、例えばスパッタ法やCVD法等の気相成膜法等によって形成することができる。
次に、貫通電極6及びバンプ形成部5を形成する。
まず、貫通電極6及び導電膜18aを電解めっき法によって形成する。
具体的には、シード層をめっき電極として用い、貫通孔10内が金属めっき膜で充填されるまで電解めっきを行う。その結果、図6(g)に示すように、貫通孔10内に円柱状の貫通電極6が形成されるとともに、シリコン基板2の裏面2aとキャビティ部11の内側面に金属めっき膜22が堆積する。
次に、図7に示すように、絶縁層19、第2UBM構造20、バンプ9を順次形成する。
絶縁層19は、CVD法やSOG(スピン・オン・グラス)法等によって、導電膜18aを覆うように絶縁膜を形成した後、不要な絶縁膜を選択的にエッチング除去することで形成することができる。
また、第2UBM構造20は、前述と同様の方法によって形成することができ、バンプ9は、例えば半田ボールを各第2UBM構造20上に溶着させることで形成することができる。
最後に、キャパシタ部品7をキャビティ部11内に収容し、キャパシタ部品7の接続端7aを第1配線層12のパッド部12aに電気的に接続する。
以上の工程により、図1に示すインターポーザ1が得られる。
図8、図9は、インターポーザの他の製造方法を工程順に示すものであり、図8は、貫通孔及び貫通電極の形成工程を示す概略縦断面図、図9は、キャビティ部及びバンプ形成部の形成工程を示す概略縦断面図である。
[2−1]多層配線部及び封止樹脂形成工程
前記第1実施形態の工程[1−1]と同様に、多層配線部3、第1UBM構造8及び封止樹脂4を形成する。
次に、図8(a)に示すように、シリコン基板2及び層間絶縁層14の各貫通孔10に対応する部分に、各貫通孔10と略同じ外径を有するリング状の細溝23をそれぞれ形成するとともに、キャビティ部11に対応する部分に、各キャビティ部11の外形形状に沿った細溝24をそれぞれ形成する。
エッチング方法としては、アスペクト比の高い細溝23、24が形成できることから、イオンエッチング等の異方性ドライエッチングを用いるのが好ましい。
樹脂としては、BCB、ポリイミド系樹脂、エポキシ系樹脂等が挙げられる。
次に、シリコン基板裏面2aの樹脂膜25上に、リング状の細溝23の内側(中央部)に対応する領域に開口を有するフォトレジストのマスクを形成する。そして、このマスクを介して、中央部の樹脂膜25をエッチング除去した後、イオンエッチングによって、中央部のシリコンをエッチング除去する。その結果、図8(c)に示すように、内側面に樹脂膜25を有する円柱状の貫通孔10が得られる。
次に、貫通電極6を電解めっき法によって形成する。
具体的には、シード層をめっき電極として、貫通孔10内が金属めっき膜で充填されるまで電解めっきを行う。その結果、図8(d)に示すように、貫通孔10内に円柱状の貫通電極6が形成されるとともに、シリコン基板2の裏面2aに金属めっき膜22が堆積する。
次に、シリコン基板2の裏面2aに、キャビティ部11に対応する領域に開口を有するレジストマスクを形成し、このレジストマスクを介してシリコン基板2の裏面2aからウェットエッチングを行い、第1配線層12のパッド部12aを露出させる。その結果、図9(f)に示すように、内側面に樹脂膜25を有するキャビティ部11が得られる。
次に、図9(g)に示すように、シリコン基板2の裏面2aにバンプ形成部5を形成する。
まず、導電膜18aを電解めっき法によって形成する。
具体的には、シリコン基板2の裏面2aに形成されたシード層をめっき電極として用い、シード層上に金属めっき膜を堆積させた後、所定の形状にパターニングする。これにより、貫通電極6の下端付近に、該貫通電極6と接続した導電膜18aが形成される。
以上の工程により、本実施形態のインターポーザ1が得られる。
この製造方法では、貫通電極を形成する工程で、キャビティ部に銅メッキが付着することがない。また、特に、工程[2−2]でキャビティ部11を形成するために行うウェットエッチングは、エポキシ系樹脂に対してシリコンの選択性が高いため、樹脂膜に沿った形で、シリコンを奥行き方向へ容易にエッチングすることができる。このため、ボッシュプロセスに代表されるようなシリコンのイオンエッチングを用いるのに比べて、良好な形状のキャビティ部11を形成することができる。
次に、本発明のインターポーザの第2実施形態について説明する。
なお、第2実施形態においては、前記第1実施形態と同様の構成についてはその説明を省略する。
図10は、本発明のインターポーザの第2実施形態を示す概略縦断面図である。
第2実施形態のインターポーザ1は、貫通電極6及び導電膜18aの形状が異なる以外は、前記第1実施形態と同様の構成されている。
このインターポーザ1では、貫通電極6は、貫通孔10の内側面から所定の厚さで堆積したリング状をなしており、導電膜18aは、シリコン基板裏面2aの貫通電極6の下端部付近に該貫通電極6と連続して設けられている。
また、第2実施形態では、特に貫通電極6がリング状であるため、貫通孔10内に充填された電極であるのに比べて、貫通電極6を形成するのに要するめっき膜の堆積時間を短縮することが可能である。これにより、インターポーザ1の製造効率の向上を図ることができるという効果が得られる。
次に、本発明のインターポーザの第3実施形態について説明する。
なお、第3実施形態においては、前記第1実施形態と同様の構成についてはその説明を省略する。
図11は、本発明のインターポーザの第3実施形態を示す概略縦断面図である。
第3実施形態のインターポーザ1は、多層配線部3が、第1配線層12〜第6配線層29の6層の配線層を有しており、電子部品30が実装された状態で、各配線層12、13、26、27、28、29が、電子部品30のグランドピンまたは電源ピンに交互に接続されるように構成されている以外は、前記第1実施形態と同様の構成されている。
また、第3実施形態では、特にグランドピンに接続される配線層(第1配線層12、第3配線層26、第5配線層28)がグランド層として機能するとともに、電源ピンに接続される配線層(第2配線層13、第4配線層27、第6配線層29)が電源層として機能し、グランド層−層間絶縁層−電源層の各ユニットが、それぞれキャパシタとして働く。このため、電子部品30の電源ノイズをより効果的に低減できるという効果が得られる。
次に、本発明のインターポーザの第4実施形態について説明する。
なお、第4実施形態においては、前記第3実施形態と同様の構成についてはその説明を省略する。
図12は、本発明のインターポーザの第4実施形態を示す概略縦断面図である。
第4実施形態のインターポーザ1は、シリコン基板2に複数のトランジスタ33が形成されており、電子部品30が実装された状態で、各トランジスタ33のゲート電極が電子部品30の電源ピンに、ソース電極及びドレイン電極が電子部品30のグランドピンに電気的に接続されるように、各電極が配線部12bに接続されている以外は、前記第3実施形態と同様の構成されている。
また、第3実施形態では特に、シリコン基板2に複数のトランジスタ33が形成されており、電子部品30が実装された状態で、各トランジスタ33のゲート電極が電子部品30の電源ピンに、ソース電極及びドレイン電極が電子部品30のグランドピンに電気的に接続されるように、各電極が配線部12bに接続されていることにより、ゲート容量がキャパシタとして機能する。このため、電子部品30の電源ノイズをさらに効果的に低減できるという効果が得られる。
次に、本発明のインターポーザを適用した半導体装置(本発明の半導体装置)について説明する。
図13は、本発明の半導体装置の実施形態を示す概略縦断面図である。
図13に示す半導体装置50は、インターポーザ1と、該インターポーザ1に実装された電子部品(実装用電子部品)30と、該インターポーザ1が実装されたビルドアップ基板(配線基板)40とを有している。
電子部品30は、その裏面に複数の接続部31を有しており、各接続部31がインターポーザ1の各第1UBM構造8に接続されることでインターポーザ1に実装されている。
このように電子部品30が実装されたインターポーザ1では、キャビティ部11内に搭載されたキャパシタ部品7が、多層配線部3の各部を介して電子部品30のグランドピン及び電源ピンに電気的に接続される。
例えば、前記各実施形態では、インターポーザのキャビティ部内に搭載される搭載用電子部品としてキャパシタ部品を用いているが、搭載用電子部品はこれに限るものではない。例えば、搭載用電子部品して抵抗部品を用いた場合には、抵抗部品が実装用電子部品の近くの位置に配されることにより、直列終端回路における伝送特性が向上という効果が得られる。
Claims (9)
- 複数の貫通電極を有する基板と、
該基板上に設けられ、前記各貫通電極と電気的に接続された配線層及び該配線層を覆う絶縁層とを有する配線部と、
該配線部の前記基板と反対側に設けられ、前記配線層と電気的に接続された複数の第1UBM構造と、
前記基板の前記配線部と反対側に設けられ、第2UBM構造を介して前記各貫通電極と電気的に接続された複数のバンプを有し、
前記各第1UBM構造に実装用電子部品の接続部が接続されることで該実装用電子部品が実装され、前記各バンプが配線基板の電極パッドに接続されることで該配線基板に実装されるインターポーザであって、
前記基板の前記配線部と反対側の面に開口し、その底部に前記配線層が露出するキャビティ部が設けられ、
前記配線層は、前記キャビティ部の底部に露出する部分に、搭載用電子部品が電気的に接続されるパッド部を有することを特徴とするインターポーザ。 - 前記搭載用電子部品を有し、
前記搭載用電子部品は、前記キャビティ部内に収容され、その接続端が前記配線層の前記パッド部に電気的に接続されていることを特徴とする請求項1に記載のインターポーザ。 - 前記搭載用電子部品は、キャパシタ部品及び抵抗部品のうち少なくとも一方であることを特徴とする請求項1または請求項2に記載のインターポーザ。
- 前記搭載用電子部品は、前記配線基板の前記電極パッドに接続される接続端を有することを特徴とする請求項3に記載のインターポーザ。
- 前記配線部は、前記絶縁層を介して積層された複数の配線層を有し、
前記各配線層が、前記第1UBM構造に前記実装用電子部品の前記各接続部が接続された状態で、前記実装用電子部品の電源用接続部及びグランド用接続部に交互に電気的に接続されるように構成されていることを特徴とする請求項1から請求項4のうちいずれか一項に記載のインターポーザ。 - 前記基板は、シリコン基板であることを特徴とする請求項1から請求項5のうちいずれか一項に記載のインターポーザ。
- 前記基板にトランジスタが設けられ、
前記トランジスタが、前記第1UBM構造に前記実装用電子部品の前記各接続部が接続された状態で、そのゲート電極が前記実装用電子部品の電源用接続部に電気的に接続され、そのソース電極及びドレイン電極が前記実装用電子部品のグランド用接続部にそれぞれ電気的に接続されるように構成されていることを特徴とする請求項6に記載のインターポーザ。 - 請求項1から請求項7のうちいずれか一項に記載のインターポーザと、
複数の接続部を有し、前記各接続部が前記インターポーザの前記各第1UBM構造に接続されることで前記インターポーザに実装された電子部品と、
複数の電極パッドを有し、前記インターポーザの前記各バンプが前記各電極パッドに接続されることで前記インターポーザが実装された配線基板とを有することを特徴とする半導体装置。 - 前記インターポーザは、前記キャビティ部内に収容され、前記配線層の前記パッド部に接続された前記搭載用電子部品を有し、
前記搭載用電子部品が、前記配線基板の電極パッドに接続されていることを特徴とする請求項8に記載のインターポーザ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270079A JP2012119601A (ja) | 2010-12-03 | 2010-12-03 | インターポーザ及び半導体装置 |
US13/310,896 US9136210B2 (en) | 2010-12-03 | 2011-12-05 | Interposer and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270079A JP2012119601A (ja) | 2010-12-03 | 2010-12-03 | インターポーザ及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012119601A true JP2012119601A (ja) | 2012-06-21 |
Family
ID=46161407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010270079A Pending JP2012119601A (ja) | 2010-12-03 | 2010-12-03 | インターポーザ及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9136210B2 (ja) |
JP (1) | JP2012119601A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10262930B2 (en) | 2016-04-20 | 2019-04-16 | Ibiden Co., Ltd. | Interposer and method for manufacturing interposer |
JP2019135799A (ja) * | 2015-11-30 | 2019-08-15 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | 集積チップおよびその製造方法 |
JP2023046463A (ja) * | 2021-09-24 | 2023-04-05 | Necプラットフォームズ株式会社 | ノイズ調整装置及びノイズ調整方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5275400B2 (ja) * | 2011-04-18 | 2013-08-28 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
KR101462770B1 (ko) * | 2013-04-09 | 2014-11-20 | 삼성전기주식회사 | 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지 |
KR20150025939A (ko) * | 2013-08-30 | 2015-03-11 | 삼성전기주식회사 | 인터포저 및 이를 이용한 반도체 패키지, 그리고 인터포저의 제조 방법 |
WO2018004686A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Device, method and system for providing recessed interconnect structures of a substrate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229672A (ja) * | 2001-11-30 | 2003-08-15 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2004241583A (ja) * | 2003-02-05 | 2004-08-26 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2007067215A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 回路基板、回路基板の製造方法および回路装置 |
JP2009277895A (ja) * | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | シリコンインターポーザ及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6787916B2 (en) * | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
US7049170B2 (en) * | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
US7936567B2 (en) * | 2007-05-07 | 2011-05-03 | Ngk Spark Plug Co., Ltd. | Wiring board with built-in component and method for manufacturing the same |
JP4405537B2 (ja) | 2007-08-30 | 2010-01-27 | 富士通株式会社 | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 |
JP4912275B2 (ja) * | 2007-11-06 | 2012-04-11 | 新光電気工業株式会社 | 半導体パッケージ |
JP2010212421A (ja) * | 2009-03-10 | 2010-09-24 | Panasonic Corp | 半導体装置 |
US7999197B1 (en) * | 2009-04-20 | 2011-08-16 | Rf Micro Devices, Inc. | Dual sided electronic module |
-
2010
- 2010-12-03 JP JP2010270079A patent/JP2012119601A/ja active Pending
-
2011
- 2011-12-05 US US13/310,896 patent/US9136210B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229672A (ja) * | 2001-11-30 | 2003-08-15 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2004241583A (ja) * | 2003-02-05 | 2004-08-26 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2007067215A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 回路基板、回路基板の製造方法および回路装置 |
JP2009277895A (ja) * | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | シリコンインターポーザ及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019135799A (ja) * | 2015-11-30 | 2019-08-15 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | 集積チップおよびその製造方法 |
JP7332342B2 (ja) | 2015-11-30 | 2023-08-23 | 台湾積體電路製造股▲ふん▼有限公司 | 集積チップおよびその製造方法 |
US10262930B2 (en) | 2016-04-20 | 2019-04-16 | Ibiden Co., Ltd. | Interposer and method for manufacturing interposer |
JP2023046463A (ja) * | 2021-09-24 | 2023-04-05 | Necプラットフォームズ株式会社 | ノイズ調整装置及びノイズ調整方法 |
JP7335301B2 (ja) | 2021-09-24 | 2023-08-29 | Necプラットフォームズ株式会社 | ノイズ調整装置及びノイズ調整方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120139010A1 (en) | 2012-06-07 |
US9136210B2 (en) | 2015-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6263573B2 (ja) | 積層電子デバイスとその製造方法 | |
US20180295718A1 (en) | Cavities Containing Multi-wiring Structures And Devices | |
US6667551B2 (en) | Semiconductor device and manufacturing thereof, including a through-hole with a wider intermediate cavity | |
JP2012119601A (ja) | インターポーザ及び半導体装置 | |
JP6015567B2 (ja) | 貫通型コンデンサ | |
JP3778256B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP6606331B2 (ja) | 電子装置 | |
US20100294552A1 (en) | Electronic component mounted structure | |
JP2007027451A (ja) | 回路基板及びその製造方法 | |
JP2011501410A (ja) | 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ | |
WO2010029668A1 (ja) | 集積回路装置 | |
US7462937B2 (en) | Semiconductor device | |
JP2010103467A (ja) | 半導体パッケージ及びその製造方法 | |
US8907227B2 (en) | Multiple surface integrated devices on low resistivity substrates | |
JP4841806B2 (ja) | キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法 | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
TWI437689B (zh) | 半導體裝置 | |
JP7167933B2 (ja) | 電子部品内蔵構造体 | |
US9532467B2 (en) | Circuit substrate | |
TWI574597B (zh) | 無核心層封裝基板與其製造方法 | |
JP7230462B2 (ja) | 半導体装置およびその製造方法 | |
JP2003258196A (ja) | 半導体装置及びその製造方法 | |
JP5565356B2 (ja) | 半導体装置およびその製造方法 | |
JP4033021B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150113 |