JP2012118784A - データ記憶装置、メモリ制御装置及びメモリ制御方法 - Google Patents
データ記憶装置、メモリ制御装置及びメモリ制御方法 Download PDFInfo
- Publication number
- JP2012118784A JP2012118784A JP2010268303A JP2010268303A JP2012118784A JP 2012118784 A JP2012118784 A JP 2012118784A JP 2010268303 A JP2010268303 A JP 2010268303A JP 2010268303 A JP2010268303 A JP 2010268303A JP 2012118784 A JP2012118784 A JP 2012118784A
- Authority
- JP
- Japan
- Prior art keywords
- command
- write
- read
- rmw
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【解決手段】データ記憶装置は、ライト処理モジュールと、リード処理モジュールと、コントローラとを具備する。リード処理モジュールは、通常リードコマンドを処理し、かつリード・モディファイ・ライト動作を実行する場合にRMW用リードコマンドを処理する。コントローラは、フラッシュコマンドを処理する場合に、通常リードコマンドよりもRMW用リードコマンドの処理を優先的に実行するようにリード処理モジュールを制御し、RMW用リードコマンド処理の完了後に移行するリード・モディファイ・ライト動作のRMW用ライトコマンドの処理を含むライトフラッシュ処理をライト処理モジュールに実行させる。
【選択図】図2
Description
図1に示すように、実施形態のデータ記憶装置は、NAND型フラッシュメモリ(flash memory、単にフラッシュメモリと表記する)21を記憶媒体として使用するマルチチャネルプログラム方式のSSD(solid state drive)である。SSDは、フラッシュメモリコントローラ(以下、単にメモリコントローラと表記する場合がある)10と、複数のフラッシュメモリ21をチャネル毎にパッケージ化したメモリパッケージ(以下、単にチャネルと表記する)20と、DRAM(dynamic random access memory)からなるバッファメモリ22とを有する。
以下、図2及び図3のフローチャートを参照して、コマンド処理モジュール11の動作と共に、本実施形態のライトフラッシュ処理を説明する。
12…NANDメモリインターフェース、13…システム制御モジュール、
14…DRAMインターフェース、15…ホストインターフェース、16…バス、
20…チャネル(メモリパッケージ)、21…NAND型フラッシュメモリ、
22…バッファメモリ(DRAM)、30…ホストデバイス、
40…コマンド解釈モジュール、41…RMW判定モジュール、
42…クレジットカウンタ(C−カウンタ)、43…リードコマンドキュー、
44…リードコマンドバッファ、45…RMW用リードコマンドバッファ、
50…ライトコマンドキュー、51…ライトコマンドカウンタ、
52…リプライ(reply)処理モジュール。
Claims (10)
- 複数チャネルの不揮発性メモリにデータを書き込むライトコマンドを処理するライト処理手段と、
通常リードコマンドを処理し、かつリード・モディファイ・ライト動作を実行する場合にRMW用リードコマンドを処理するリード処理手段と、
前記リード処理手段及び前記ライト処理手段を制御する制御手段とを具備し、
前記制御手段は、
フラッシュコマンドを処理する場合に、前記通常リードコマンドよりも前記RMW用リードコマンドの処理を優先的に実行するように前記リード処理手段を制御し、
前記RMW用リードコマンド処理の完了後に移行する前記リード・モディファイ・ライト動作のRMW用ライトコマンドの処理を含むライトフラッシュ処理を前記ライト処理手段に実行させるように制御するデータ記憶装置。 - 前記リード処理手段は、
前記通常リードコマンド及び前記RMW用リードコマンドを格納するリードコマンドキュー手段を有し、
通常リード処理では、前記リードコマンドキュー手段から実行順に前記RMW用リードコマンドまたは前記通常リードコマンドを取り出して処理し、
前記フラッシュコマンドを処理する場合には、前記リードコマンドキュー手段から前記RMW用リードコマンドを優先的に取り出して処理するように構成されている請求項1に記載のデータ記憶装置。 - 前記ライト処理手段は、
通常ライト処理を実行する場合に、マルチチャネルプログラム方式のライトコマンド処理を実行し、
前記フラッシュコマンドを処理する場合に、準備完了した前記RMW用ライトコマンドを含むライトコマンドを強制的に処理する前記ライトフラッシュ処理を実行するように構成されている請求項1または請求項2のいずれか1項に記載のデータ記憶装置。 - 前記制御手段は、
前記RMW用リードコマンドの中で処理完了前のコマンドを検知する手段と、
前記フラッシュコマンドを処理する場合に、検知された処理完了前の前記RMW用リードコマンドの全てを処理完了させて、該当する全ての前記RMW用ライトコマンドを生成する手段と
を含む請求項1から請求項3のいずれか1項に記載のデータ記憶装置。 - 前記リード処理手段は、
通常リード処理では、前記リードコマンドキュー手段から実行順に前記RMW用リードコマンドまたは前記通常リードコマンドを取り出して格納する第1のバッファ手段と、
前記フラッシュコマンドを処理する場合には、優先的に実行するために、前記リードコマンドキュー手段から前記RMW用リードコマンドを取り出して格納する第2のバッファ手段とを有する請求項2に記載のデータ記憶装置。 - 前記ライト処理手段は、
前記RMW用ライトコマンド及び通常ライトコマンドを格納するライトコマンドキュー手段を有し、
通常ライト処理では、前記ライトコマンドキュー手段において全てのチャネル分の前記RMW用ライトコマンドまたは前記通常ライトコマンドが準備された場合に、前記マルチチャネルプログラム方式のライトコマンド処理を実行する請求項3に記載のデータ記憶装置。 - 前記ライト処理手段は、
前記フラッシュコマンドを処理する場合に、準備完了して前記ライトコマンドキュー手段に格納された前記RMW用ライトコマンド又は前記通常ライトコマンドを強制的に処理する前記ライトフラッシュ処理を実行する請求項6に記載のデータ記憶装置。 - 複数チャネルの不揮発性メモリを有するデータ記憶装置に適用するメモリ制御装置であって、
前記複数チャネルの不揮発性メモリにデータを書き込むライトコマンドを処理するライト処理手段と、
通常リードコマンドを処理し、かつリード・モディファイ・ライト動作を実行する場合にRMW用リードコマンドを処理するリード処理手段と、
前記リード処理手段及び前記ライト処理手段を制御する制御手段とを具備し、
前記制御手段は、
フラッシュコマンドを処理する場合に、前記通常リードコマンドよりも前記RMW用リードコマンドの処理を優先的に実行するように前記リード処理手段を制御し、
前記RMW用リードコマンド処理の完了後に移行する前記リード・モディファイ・ライト動作のRMW用ライトコマンドの処理を含むライトフラッシュ処理を前記ライト処理手段に実行させるように制御するメモリ制御装置。 - 前記リード処理手段は、
前記通常リードコマンド及び前記RMW用リードコマンドを格納するリードコマンドキュー手段を有し、
通常リード処理では、前記リードコマンドキュー手段から実行順に前記RMW用リードコマンドまたは前記通常リードコマンドを取り出して処理し、
前記フラッシュコマンドを処理する場合には、前記リードコマンドキュー手段から前記RMW用リードコマンドを優先的に取り出して処理するように構成されている請求項8に記載のメモリ制御装置。 - 複数チャネルの不揮発性メモリを有するデータ記憶装置に適用するメモリ制御方法であって、
通常ライト動作では、前記複数チャネルの不揮発性メモリにデータを書き込むライトコマンドを処理し、
リード・モディファイ・ライト動作を実行する場合に、当該リード・モディファイ・ライト動作のRMW用リードコマンドを処理し、
フラッシュコマンドを処理する場合に、通常リードコマンドよりも前記RMW用リードコマンドの処理を優先的に実行し、
前記RMW用リードコマンド処理の完了後に移行する前記リード・モディファイ・ライト動作のRMW用ライトコマンドの処理を含むライトフラッシュ処理を実行するメモリ制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010268303A JP5414656B2 (ja) | 2010-12-01 | 2010-12-01 | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
US13/299,282 US8914592B2 (en) | 2010-12-01 | 2011-11-17 | Data storage apparatus with nonvolatile memories and method for controlling nonvolatile memories |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010268303A JP5414656B2 (ja) | 2010-12-01 | 2010-12-01 | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012118784A true JP2012118784A (ja) | 2012-06-21 |
JP5414656B2 JP5414656B2 (ja) | 2014-02-12 |
Family
ID=46163328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010268303A Expired - Fee Related JP5414656B2 (ja) | 2010-12-01 | 2010-12-01 | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8914592B2 (ja) |
JP (1) | JP5414656B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103413569A (zh) * | 2013-07-22 | 2013-11-27 | 华为技术有限公司 | 一读且一写静态随机存储器 |
JP2014194689A (ja) * | 2013-03-29 | 2014-10-09 | Mega Chips Corp | 不揮発性記憶システム、不揮発性記憶装置、および、メモリコントローラ |
US9792989B2 (en) | 2013-02-07 | 2017-10-17 | Toshiba Memory Corporation | Memory system including nonvolatile memory |
CN110321070A (zh) * | 2018-03-28 | 2019-10-11 | 爱思开海力士有限公司 | 存储器控制器及其操作方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103135945B (zh) * | 2013-03-25 | 2014-11-26 | 中国人民解放军国防科学技术大学 | 用于ssd的多通道动态读写调度方法 |
JP2015128207A (ja) * | 2013-12-27 | 2015-07-09 | 株式会社リコー | 画像読取装置、画像読取方法及びプログラム |
TWI582776B (zh) * | 2016-01-04 | 2017-05-11 | 群聯電子股份有限公司 | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 |
US10901898B2 (en) * | 2018-02-14 | 2021-01-26 | Samsung Electronics Co., Ltd. | Cost-effective solid state disk data-protection method for power outages |
CN110989918B (zh) * | 2018-10-03 | 2023-03-28 | 慧荣科技股份有限公司 | 写入控制方法以及数据存储装置及其控制器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211734A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Storage Device Corp | 不揮発性メモリを用いた記憶装置 |
JP2012113476A (ja) * | 2010-11-24 | 2012-06-14 | Toshiba Corp | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06332623A (ja) | 1993-05-24 | 1994-12-02 | Mitsubishi Electric Corp | アレイ型記録装置及び記録装置 |
US6295581B1 (en) * | 1998-02-20 | 2001-09-25 | Ati Technologies, Inc. | Method and apparatus for assuring cache coherency |
US6549977B1 (en) * | 2001-05-23 | 2003-04-15 | 3Ware, Inc. | Use of deferred write completion interrupts to increase the performance of disk operations |
US7328317B2 (en) * | 2004-10-21 | 2008-02-05 | International Business Machines Corporation | Memory controller and method for optimized read/modify/write performance |
US7882299B2 (en) | 2004-12-21 | 2011-02-01 | Sandisk Corporation | System and method for use of on-chip non-volatile memory write cache |
-
2010
- 2010-12-01 JP JP2010268303A patent/JP5414656B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-17 US US13/299,282 patent/US8914592B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211734A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Storage Device Corp | 不揮発性メモリを用いた記憶装置 |
JP2012113476A (ja) * | 2010-11-24 | 2012-06-14 | Toshiba Corp | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9792989B2 (en) | 2013-02-07 | 2017-10-17 | Toshiba Memory Corporation | Memory system including nonvolatile memory |
JP2014194689A (ja) * | 2013-03-29 | 2014-10-09 | Mega Chips Corp | 不揮発性記憶システム、不揮発性記憶装置、および、メモリコントローラ |
CN103413569A (zh) * | 2013-07-22 | 2013-11-27 | 华为技术有限公司 | 一读且一写静态随机存储器 |
CN103413569B (zh) * | 2013-07-22 | 2016-03-09 | 华为技术有限公司 | 一读且一写静态随机存储器 |
CN110321070A (zh) * | 2018-03-28 | 2019-10-11 | 爱思开海力士有限公司 | 存储器控制器及其操作方法 |
CN110321070B (zh) * | 2018-03-28 | 2023-11-03 | 爱思开海力士有限公司 | 存储器控制器及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5414656B2 (ja) | 2014-02-12 |
US20120144094A1 (en) | 2012-06-07 |
US8914592B2 (en) | 2014-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5414656B2 (ja) | データ記憶装置、メモリ制御装置及びメモリ制御方法 | |
US10025522B2 (en) | Memory interface command queue throttling | |
KR101366960B1 (ko) | 입출력 핀을 이용한 다중 웨이 낸드 플래시 제어 장치 및 방법 | |
TWI512476B (zh) | 用以控制非依電性記憶體裝置中之操作之方法以及相關電腦程式產品、電腦可讀儲存媒體、記憶體裝置、及主機裝置 | |
US8996782B2 (en) | Memory system and bank interleaving method | |
US8429374B2 (en) | System and method for read-while-write with NAND memory device | |
US20180275921A1 (en) | Storage device | |
US20200379684A1 (en) | Predictive Data Transfer based on Availability of Media Units in Memory Sub-Systems | |
KR20060113248A (ko) | 낸드 플래시 메모리 제어 장치 및 방법 | |
US9304952B2 (en) | Memory control device, storage device, and memory control method | |
JP2011118469A (ja) | メモリ管理装置およびメモリ管理方法 | |
US9575887B2 (en) | Memory device, information-processing device and information-processing method | |
US20190155765A1 (en) | Operation method of host system including storage device and operation method of storage device controller | |
JP2017033501A (ja) | 記憶装置および制御方法 | |
US9792989B2 (en) | Memory system including nonvolatile memory | |
JP4829370B1 (ja) | メモリ制御装置、メモリ装置および停止制御方法 | |
CN109901785B (zh) | 命令排序方法、降低读时延方法及固态硬盘ssd控制器 | |
KR102471151B1 (ko) | 메모리 시스템 및 그것을 제어하는 방법 | |
US20150071003A1 (en) | Data write control device and data storage device | |
JP2013200692A (ja) | メモリシステム | |
US20150055419A1 (en) | Controller, memory system, and method | |
JP2016026345A (ja) | メモリアレイにおける読み出し待ち時間を短縮するためのメモリ操作の一時停止 | |
JP6844895B1 (ja) | ストレージ装置およびストレージ方法 | |
US20200310681A1 (en) | Memory controller, memory system, and information processing system | |
US9208076B2 (en) | Nonvolatile storage device and method of storing data thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130225 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130305 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131112 |
|
LAPS | Cancellation because of no payment of annual fees |