JP2012115046A - チャージポンプ回路 - Google Patents
チャージポンプ回路 Download PDFInfo
- Publication number
- JP2012115046A JP2012115046A JP2010261965A JP2010261965A JP2012115046A JP 2012115046 A JP2012115046 A JP 2012115046A JP 2010261965 A JP2010261965 A JP 2010261965A JP 2010261965 A JP2010261965 A JP 2010261965A JP 2012115046 A JP2012115046 A JP 2012115046A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control
- transistors
- voltage
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】広範囲において所望の電圧レベルの出力電圧を生成することが可能なチャージポンプ回路を提供すること。
【解決手段】本発明にかかるチャージポンプ回路は、第1,第2制御信号に応じてそれぞれドレイン電流が制御される電荷引抜用トランジスタP1,P2と、第3,第4制御信号に応じてそれぞれドレイン電流が制御される電荷転送用トランジスタN1,N2と、ノードAと正転クロック入力端子CLKとの間に設けられたキャパシタC1と、ノードBと反転クロック入力端子CLKBとの間に設けられたキャパシタC2と、第1〜第4制御信号をそれぞれ出力する第1〜第4ゲート電圧制御回路と、を備える。
【選択図】図1
【解決手段】本発明にかかるチャージポンプ回路は、第1,第2制御信号に応じてそれぞれドレイン電流が制御される電荷引抜用トランジスタP1,P2と、第3,第4制御信号に応じてそれぞれドレイン電流が制御される電荷転送用トランジスタN1,N2と、ノードAと正転クロック入力端子CLKとの間に設けられたキャパシタC1と、ノードBと反転クロック入力端子CLKBとの間に設けられたキャパシタC2と、第1〜第4制御信号をそれぞれ出力する第1〜第4ゲート電圧制御回路と、を備える。
【選択図】図1
Description
本発明は、チャージポンプ回路に関し、特に所望の電圧レベルの出力電圧を生成するのに適したチャージポンプ回路に関する。
DRAM(Dynamic Random Access Memory)を構成する各メモリセルのホールド特性を向上させるため、広範囲の負電圧をワード線に設定できることが望ましい。同様に、DRAMを構成する各メモリセルに対するデータの書き込み及びデータの読み出しの動作特性を向上させるため、広範囲の正電圧をワード線に設定できることが望ましい。特にプロセスの初期段階では、このように広範囲の電圧をワード線に設定できることが要求される。
正電圧又は負電圧を生成するチャージポンプ回路が特許文献1に開示されている。図7は、特許文献1に開示された負電圧生成用のチャージポンプ回路を示す回路図である。図7に示すチャージポンプ回路は、特許文献1中の図11に対応する。便宜上、各ブロックの符号及び信号名等は、文献中の記載と異なっている場合がある。
図7に示すように、従来技術のチャージポンプ回路101は、PチャネルMOSトランジスタであるトランジスタP11,P12と、NチャネルMOSトランジスタであるトランジスタN11〜N14と、キャパシタC11〜C14と、を備える。
ここで、従来技術のチャージポンプ回路101の場合、ノードAの電荷を外部出力端子VBBに転送するトランジスタN11のゲート電圧は、ノードBの電圧の影響を受けることなく、トランジスタN14とキャパシタC14との間のノードの電圧によって制御される。同様に、ノードBの電荷を外部出力端子VBBに転送するトランジスタN12のゲート電圧は、ノードAの電圧の影響を受けることなく、トランジスタN13とキャパシタC13との間のノードの電圧によって制御される。
ここで、特許文献1に開示されたチャージポンプ回路において、トランジスタN11を介して外部出力端子VBBに転送される電荷の転送元であるノードAは、ノードBをプリチャージするトランジスタP12のドレイン電流を制御している。同様に、トランジスタN12を介して外部出力端子VBBに転送される電荷の転送元であるノードBは、ノードAをプリチャージするトランジスタP11のドレイン電流を制御している。
したがって、電荷転送によりノードAの電圧レベルが上昇した場合、トランジスタP12のゲート電圧も上昇するため、当該トランジスタP12が十分にオンしない可能性がある。つまり、図8に示すように、トランジスタP12はノードBを接地電圧GNDまで十分にプリチャージできない可能性がある。同様に、電荷転送によりノードBの電圧レベルが上昇した場合、トランジスタP11のゲート電圧も上昇するため、当該トランジスタP11が十分にオンしない可能性がある。つまり、図8に示すように、トランジスタP11はノードAを接地電圧GNDまで十分にプリチャージできない可能性がある。
このように、従来技術のチャージポンプ回路は、電流供給能力が低下するため、大きな電流供給能力が必要とされる場合には、所望の電圧レベルの出力電圧を生成することができないという問題があった。仮に、電流供給能力を大きくしようとすると、キャパシタC11,C12を大きくしなければならず、チャージポンプ回路の回路規模が増大してしまうという問題があった。
以上のように、従来技術のチャージポンプ回路は、広範囲において所望の電圧レベルの出力電圧を生成することができないという問題があった。
本発明にかかるチャージポンプ回路は、第1及び第2電圧端子の間に設けられ、第1制御信号に応じてドレイン電流が制御される第1引抜用トランジスタと、前記第1及び第2電圧端子の間に設けられ、第2制御信号に応じてドレイン電流が制御される第2引抜用トランジスタと、前記第1引抜用トランジスタに直列接続され、第3制御信号に応じてドレイン電流が制御される第1転送用トランジスタと、前記第2引抜用トランジスタに直列接続され、第4制御信号に応じてドレイン電流が制御される第2転送用トランジスタと、前記第1転送用トランジスタ及び前記第1引抜用トンランジスタ間のノードと、正転クロック入力端子と、の間に設けられた第1キャパシタと、前記第2転送用トランジスタ及び前記第2引抜用トンランジスタ間のノードと、反転クロック入力端子と、の間に設けられた第2キャパシタと、前記第2電圧端子及び前記反転クロック入力端子の間に設けられ、前記反転クロック及び前記第2制御信号に応じた前記第1制御信号を出力する第1ゲート電圧制御回路と、前記第2電圧端子及び前記正転クロック入力端子の間に設けられ、前記正転クロック及び前記第1制御信号に応じた前記第2制御信号を出力する第2ゲート電圧制御回路と、前記第1電圧端子及び前記反転クロック入力端子の間に設けられ、前記反転クロック及び第4制御信号に応じた第3制御信号を出力する第3ゲート電圧制御回路と、前記第1電圧端子及び前記正転クロック入力端子の間に設けられ、前記正転クロック及び前記第3制御信号に応じた前記第4制御信号を出力する第4ゲート電圧制御回路と、を備える。
上述のような回路構成により、電流供給能力の低下が抑制されるため、広範囲において所望の電圧レベルの出力電圧を生成することができる。
本発明により、広範囲において所望の電圧レベルの出力電圧を生成することが可能なチャージポンプ回路を提供することができる。
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
実施の形態1
図1は、本発明の実施の形態1にかかるチャージポンプ回路を示す回路図である。本実施の形態にかかるチャージポンプ回路は、負電圧を出力する降圧回路であって、電流供給能力の低下を抑制することにより、広範囲において所望の電圧レベルの出力電圧を生成することができることを特徴とする。以下、具体的に説明する。
図1は、本発明の実施の形態1にかかるチャージポンプ回路を示す回路図である。本実施の形態にかかるチャージポンプ回路は、負電圧を出力する降圧回路であって、電流供給能力の低下を抑制することにより、広範囲において所望の電圧レベルの出力電圧を生成することができることを特徴とする。以下、具体的に説明する。
図1に示すチャージポンプ回路1の回路構成について説明する。チャージポンプ回路1は、トランジスタ(第1引抜用トランジスタ)P1と、トランジスタ(第2引抜用トランジスタ)P2と、トランジスタ(第2制御用トランジスタ)P3と、トランジスタ(第1制御用トランジスタ)P4と、トランジスタ(第1転送用トランジスタ)N1と、トランジスタ(第2転送用トランジスタ)N2と、トランジスタ(第4転送用トランジスタ)N3と、トランジスタ(第3転送用トランジスタ)N4と、キャパシタ(第1キャパシタ)C1と、キャパシタ(第2キャパシタ)C2と、キャパシタ(第4制御用キャパシタ)C3と、キャパシタ(第3制御用キャパシタ)C4と、キャパシタ(第2制御用キャパシタ)C5と、キャパシタ(第1制御用キャパシタ)C6と、を備える。
なお、キャパシタC6及びトランジスタP4により、第1ゲート電圧制御回路を構成する。キャパシタC5及びトランジスタP3により、第2ゲート電圧制御回路を構成する。キャパシタC4及びトランジスタN4により、第3ゲート電圧制御回路を構成する。キャパシタC3及びトランジスタN3により、第4ゲート電圧制御回路を構成する。また、本実施の形態では、トランジスタP1〜P4がPチャネルMOSトランジスタであって、トランジスタN1〜N4がNチャネルMOSトランジスタである場合を例に説明する。
キャパシタC1では、一端が正転クロック入力端子CLKに接続され、他端がノードAに接続される。なお、正転クロック入力端子CLKには、外部からクロック信号CLKが供給される。ノードAは、さらに、トランジスタP1の第1端子と、トランジスタN1の第1端子と、に接続される。トランジスタP1では、第2端子が接地電圧端子(第2電圧端子)GNDに接続され、ゲートがノードYに接続される。なお、接地電圧端子GNDには、接地電圧GNDが供給されている。
キャパシタC2では、一端が反転クロック入力端子CLKBに接続され、他端がノードBに接続される。なお、反転クロック入力端子CLKBには、外部からクロック信号CLKBが供給される。クロック信号CLKBとは、クロック信号CLKの位相が反転したものである。ノードBは、さらに、トランジスタP2の第1端子と、トランジスタN2の第1端子と、に接続される。トランジスタP2では、第2端子が接地電圧端子GNDに接続され、ゲートがノードXに接続される。
キャパシタC5では、一端が正転クロック入力端子CLKに接続され、他端がノードXに接続される。ノードXは、キャパシタC5の他端及びトランジスタP2のゲートに加え、さらに、トランジスタP3の第1端子と、トランジスタP4のゲートと、に接続される。キャパシタC6では、一端が反転クロック入力端子CLKBに接続され、他端がノードYに接続される。ノードYは、キャパシタC6の他端及びトランジスタP1のゲートに加え、さらに、トランジスタP4の第1端子と、トランジスタP3のゲートと、に接続される。
キャパシタC3では、一端が正転クロック入力端子CLKに接続され、他端がノードQに接続される。ノードQは、さらに、トランジスタN3の第1端子と、トランジスタN2のゲートと、トランジスタN4のゲートと、に接続される。キャパシタC4では、一端が反転クロック入力端子CLKBに接続され、他端がノードPに接続される。ノードPは、さらに、トランジスタN4の第1端子と、トランジスタN1のゲートと、トランジスタN3のゲートと、に接続される。トランジスタN1〜N4の各第2端子は、外部出力端子(第1電圧端子)VBBに接続される。なお、外部出力端子VBBから外部に出力される電圧を出力電圧VBBと称す。
図1に示すチャージポンプ回路1の動作について説明する。クロック信号CLKがHレベル(電源電圧VDD)、クロック信号CLKBがLレベル(接地電圧GND)となった場合、ノードAの電圧、ノードXの電圧(第2制御信号)及びノードQの電圧(第4制御信号)は、それぞれクロック信号CLKの電圧レベルに応じて上昇する。したがって、トランジスタN2,N4はオンし、トランジスタP2,P4はオフする。一方、ノードBの電圧、ノードYの電圧(第1制御信号)及びノードPの電圧(第3制御信号)は、それぞれクロック信号CLKBの電圧レベルに応じて降下する。したがって、トランジスタN1,N3はオフし、トランジスタP1,P3はオンする。
このとき、ノードA及びノードXの電圧は、トランジスタP1,P3がオンするため接地電圧GND付近の値にプリチャージされる。一方、ノードBの電荷は、オンしているトランジスタN2を介して外部出力端子VBBに転送される。
次に、クロック信号CLKがLレベル、クロック信号CLKBがHレベルとなった場合、ノードA、ノードX及びノードQの電圧は、それぞれクロック信号CLKの電圧レベルに応じて降下する。したがって、トランジスタN2,N4はオフし、トランジスタP2,P4はオンする。一方、ノードB、ノードY及びノードPの電圧は、それぞれクロック信号CLKBの電圧レベルに応じて上昇する。したがって、トランジスタN1,N3はオンし、トランジスタP1,P3はオフする。
このとき、ノードA及びノードXの電圧は、クロック信号CLKがLレベルになることにより、降下して負電圧(−VDD)を示す。ノードXの負電圧により、トランジスタP2,P4はオンしやすくなる。つまり、トランジスタP2,P4は、それぞれノードB,Yを十分にプリチャージすることができる。また、ノードAの電荷は、オンしているトランジスタN1を介して外部出力端子VBBに転送される。その結果、チャージポンプ回路1は、負電圧の出力電圧VBBを生成する。なお、ノードAの電圧は、電荷転送後、出力電圧VBB付近の値を示す。一方、ノードB及びノードYの電圧は、トランジスタP2,P4がオンするため接地電圧GND付近の値にプリチャージされる。
同様に、クロック信号CLKがHレベル、クロック信号CLKBがLレベルとなった場合、ノードA、ノードX及びノードQの電圧は、それぞれクロック信号CLKの電圧レベルに応じて上昇する。したがって、トランジスタN2,N4はオンし、トランジスタP2,P4はオフする。一方、ノードB、ノードY及びノードPの電圧は、それぞれクロック信号CLKBの電圧レベルに応じて負電圧(−VDD)まで降下する。したがって、トランジスタN1,N3はオフし、トランジスタP1,P3はオンする。
このとき、ノードA及びノードXの電圧は、トランジスタP1,P3がオンするため接地電圧GND付近の値にプリチャージされる。一方、ノードB及びノードYの電圧は、クロック信号CLKBがLレベルとなることにより、降下して負電圧(−VDD)を示す。ノードYの負電圧により、トランジスタP1,P3はオンしやすくなる。つまり、トランジスタP1,P3は、それぞれノードA,Xを十分にプリチャージすることができる。また、ノードBの電荷は、オンしているトランジスタN2を介して外部出力端子VBBに転送される。その結果、チャージポンプ回路1は、負電圧の出力電圧VBBを生成する。なお、ノードBの電圧は、電荷転送後、出力電圧VBB付近の値を示す。
このような動作が繰り返されることにより、チャージポンプ回路1は、設定された負電圧レベルの出力電圧VBBを生成する。
このように、チャージポンプ回路1では、ノードA,BをプリチャージするトランジスタP1,P2のオンオフが、ノードB,Aとは異なるノードY,Xによってそれぞれ制御される。つまり、電荷転送によりノードA,Bの電圧レベルが上昇した場合でも、トランジスタP1,P2のオンオフは、それらの影響を受けることなくノードY,Xによってそれぞれ制御される。それにより、トランジスタP1,P2は、図4にも示すように、それぞれノードA,Bを接地電圧GNDまで十分にプリチャージすることができる。それにより、チャージポンプ回路1は、図2に示すように従来技術と比較して電流供給能力(外部出力端子VBBへの供給電流)の低下が抑制されるため、所望の電圧レベルの出力電圧VBBを容易に生成することができる。さらに、チャージポンプ回路1では、図3に示すように従来技術と比較して電流変換効率(外部出力端子VBBへの供給電流/消費電流)の低下が抑制される。
なお、追加されたキャパシタC5,C6及びトランジスタP3,P4は、ノードA,Bをプリチャージできるのに十分な大きさであればよいため、回路規模の増大は抑制される。
なお、キャパシタC4及びトランジスタN4によって構成される第3ゲート電圧制御回路は、ノードBの電荷の外部出力端子VBBへの転送効率を向上させるためのものである。また、キャパシタC3及びトランジスタN3によって構成される第4ゲート電圧制御回路は、ノードAの電荷の外部出力端子VBBへの転送効率を向上させるためのものである。以下、チャージポンプ回路1が、接地電圧GNDと負電圧(−VDD)との間の中間電圧(−VDD/2)を出力電圧VBBとして出力する場合を例に説明する。
ノードA,Bの電圧は、上述のように、クロック信号CLK,CLKBの変化及びトランジスタP1,P2のプリチャージにより、接地電圧GNDと負電圧(−VDD)との間をそれぞれ振幅する。このとき、仮に、トランジスタN1,N2のオンオフがノードA,Bの電圧によってそれぞれ制御される回路構成である場合、トランジスタN1,N2のゲート−第2端子間の電圧は最大でも−VDD/2となってしまう。したがって、ノードA,Bの電荷の転送効率が低下してしまう。これは、トランジスタN1,N2のオンオフがノードX,Yの電圧によってそれぞれ制御される回路構成である場合でも同様である。一方、図1に示すチャージポンプ回路1では、トランジスタN1,N2のオンオフがノードQ,Pの電圧によって制御される。ここで、ノードQ,Pの電圧は、トランジスタN3,N4のオンオフ及びクロック信号CLK,CLKBの変化により、出力電圧VBBと電圧(VBB−VDD)との間をそれぞれ振幅する。それにより、トランジスタN1,N2のゲート−第2端子間の電圧は最大で−VDDとなる。したがって、ノードA,Bの電荷の転送効率が上昇する。
実施の形態2
図5は、本発明の実施の形態2にかかるチャージポンプ回路を示す回路図である。図5に示すチャージポンプ回路2は、図1に示すチャージポンプ回路1と比較して、キャパシタC3,C4と、トランジスタN3,N4を備えない。また、トランジスタN1のゲートはノードYに接続され、トランジスタN2のゲートはノードXに接続される。図5に示すチャージポンプ回路2のその他の回路構成は、図1に示すチャージポンプ回路1と同様であるため、説明を省略する。
図5は、本発明の実施の形態2にかかるチャージポンプ回路を示す回路図である。図5に示すチャージポンプ回路2は、図1に示すチャージポンプ回路1と比較して、キャパシタC3,C4と、トランジスタN3,N4を備えない。また、トランジスタN1のゲートはノードYに接続され、トランジスタN2のゲートはノードXに接続される。図5に示すチャージポンプ回路2のその他の回路構成は、図1に示すチャージポンプ回路1と同様であるため、説明を省略する。
このような回路構成により、チャージポンプ回路2では、ノードA,BをプリチャージするトランジスタP1,P2のオンオフが、ノードB,Aとは異なるノードY,Xによってそれぞれ制御される。つまり、電荷転送によりノードA,Bの電圧レベルが上昇した場合でも、トランジスタP1,P2のオンオフは、それらの影響を受けることなくノードY,Xによってそれぞれ制御される。それにより、トランジスタP1,P2は、それぞれノードA,Bを接地電圧GNDまで十分にプリチャージすることができる。それにより、チャージポンプ回路2は、従来技術と比較して電流供給能力の低下が抑制されるため、所望の電圧レベルの出力電圧VBBを容易に生成することができる。さらに、チャージポンプ回路2では、従来技術と比較して電流変換効率の低下が抑制される。
なお、図5に示すチャージポンプ回路2では、図1に示すチャージポンプ回路1と比較して、第3及び第4ゲート電圧制御回路を備えないため、回路規模の増大が抑制されるが、上述のようにノードA,Bの電荷の転送効率は低下する可能性があることに留意する。
実施の形態3
図6は、本発明の実施の形態3にかかるチャージポンプ回路を示す回路図である。本実施の形態にかかるチャージポンプ回路は、正電圧を出力する昇圧回路であって、電流供給能力の低下を抑制することにより、広範囲において所望の電圧レベルの出力電圧を生成することができることを特徴とする。図6に示すチャージポンプ回路3は、図1に示すチャージポンプ回路1と比較して、PチャネルMOSトランジスタであるトランジスタP1〜P4に代えて、NチャネルMOSトランジスタであるトランジスタN5〜N8を備える。NチャネルMOSトランジスタであるトランジスタN1〜N4に代えて、PチャネルMOSトランジスタであるトランジスタP5〜P8を備える。また、トランジスタN5〜N8の第2端子は、電源電圧端子GNDに代えて、電源電圧VDDが供給されている電源電圧端子VDDに接続される。トランジスタP5〜P8の第2端子は、外部出力端子VBBに代えて、外部出力端子VPPに接続される。
図6は、本発明の実施の形態3にかかるチャージポンプ回路を示す回路図である。本実施の形態にかかるチャージポンプ回路は、正電圧を出力する昇圧回路であって、電流供給能力の低下を抑制することにより、広範囲において所望の電圧レベルの出力電圧を生成することができることを特徴とする。図6に示すチャージポンプ回路3は、図1に示すチャージポンプ回路1と比較して、PチャネルMOSトランジスタであるトランジスタP1〜P4に代えて、NチャネルMOSトランジスタであるトランジスタN5〜N8を備える。NチャネルMOSトランジスタであるトランジスタN1〜N4に代えて、PチャネルMOSトランジスタであるトランジスタP5〜P8を備える。また、トランジスタN5〜N8の第2端子は、電源電圧端子GNDに代えて、電源電圧VDDが供給されている電源電圧端子VDDに接続される。トランジスタP5〜P8の第2端子は、外部出力端子VBBに代えて、外部出力端子VPPに接続される。
図6に示すチャージポンプ回路3のその他の回路構成は、図1に示すチャージポンプ回路1と同様であるため、説明を省略する。チャージポンプ回路3が正電圧を出力する動作は、チャージポンプ回路1が負電圧を出力する動作と比較して、出力電圧を昇圧する点において異なるが、動作原理は同様であるため、説明を省略する。
このような回路構成により、チャージポンプ回路3では、ノードA,BをプリチャージするトランジスタN5,N6のオンオフが、ノードB,Aとは異なるノードY,Xによってそれぞれ制御される。つまり、電荷転送によりノードA,Bの電圧レベルが降下した場合でも、トランジスタN5,N6のオンオフは、それらの影響を受けることなくノードY,Xによってそれぞれ制御される。それにより、トランジスタN5,N6は、それぞれノードA,Bを電源電圧VDDまで十分にプリチャージすることができる。それにより、チャージポンプ回路3は、従来技術と比較して電流供給能力の低下が抑制されるため、所望の電圧レベルの出力電圧VPPを容易に生成することができる。さらに、チャージポンプ回路3では、従来技術と比較して電流変換効率の低下が抑制される。
以上のように、上記実施の形態にかかるチャージポンプ回路では、ノードA,Bをプリチャージするトランジスタ(P1,P2又はN5,N6)のオンオフが、ノードB,Aとは異なるノードY,Xによってそれぞれ制御される。つまり、電荷転送によりノードA,Bの電圧レベルが上昇又は下降した場合でも、プリチャージ用のトランジスタ(P1,P2又はN5,N6)のオンオフは、それらの影響を受けることなくノードY,Xによってそれぞれ制御される。それにより、プリチャージ用のトランジスタ(P1,P2又はN5,N6)は、それぞれノードA,Bを接地電圧GND又は電源電圧VDDまで十分にプリチャージすることができる。それにより、上記実施の形態にかかるチャージポンプ回路は、従来技術と比較して電流供給能力の低下が抑制されるため、広範囲において所望の電圧レベルの出力電圧を生成することができる。さらに、上記実施の形態にかかるチャージポンプ回路では、従来技術と比較して電流変換効率の低下が抑制される。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
1〜3 チャージポンプ回路
C1〜C6 キャパシタ
P1〜P8 トランジスタ
N1〜N8 トランジスタ
C1〜C6 キャパシタ
P1〜P8 トランジスタ
N1〜N8 トランジスタ
Claims (7)
- 第1及び第2電圧端子の間に設けられ、第1制御信号に応じてドレイン電流が制御される第1引抜用トランジスタと、
前記第1及び第2電圧端子の間に設けられ、第2制御信号に応じてドレイン電流が制御される第2引抜用トランジスタと、
前記第1引抜用トランジスタに直列接続され、第3制御信号に応じてドレイン電流が制御される第1転送用トランジスタと、
前記第2引抜用トランジスタに直列接続され、第4制御信号に応じてドレイン電流が制御される第2転送用トランジスタと、
前記第1転送用トランジスタ及び前記第1引抜用トンランジスタ間のノードと、正転クロック入力端子と、の間に設けられた第1キャパシタと、
前記第2転送用トランジスタ及び前記第2引抜用トンランジスタ間のノードと、反転クロック入力端子と、の間に設けられた第2キャパシタと、
前記第2電圧端子及び前記反転クロック入力端子の間に設けられ、前記反転クロック及び前記第2制御信号に応じた前記第1制御信号を出力する第1ゲート電圧制御回路と、
前記第2電圧端子及び前記正転クロック入力端子の間に設けられ、前記正転クロック及び前記第1制御信号に応じた前記第2制御信号を出力する第2ゲート電圧制御回路と、
前記第1電圧端子及び前記反転クロック入力端子の間に設けられ、前記反転クロック及び第4制御信号に応じた第3制御信号を出力する第3ゲート電圧制御回路と、
前記第1電圧端子及び前記正転クロック入力端子の間に設けられ、前記正転クロック及び前記第3制御信号に応じた前記第4制御信号を出力する第4ゲート電圧制御回路と、を備えたチャージポンプ回路。 - 前記第1ゲート電圧制御回路は、
一端が前記反転クロック入力端子に接続された第1制御用キャパシタと、
第1端子が前記第1制御用キャパシタの他端に接続され、第2端子が前記第2電圧端子に接続され、前記第2制御信号に応じてドレイン電流が制御される第1制御用トランジスタと、を備え、
前記第1制御用キャパシタ及び第1制御用トランジスタ間のノードの電位を前記第1制御信号として出力し、
前記第2ゲート電圧制御回路は、
一端が前記正転クロック入力端子に接続された第2制御用キャパシタと、
第1端子が前記第2制御用キャパシタの他端に接続され、第2端子が前記第2電圧端子に接続され、前記第1制御信号に応じてドレイン電流が制御される第2制御用トランジスタと、を備え、
前記第2制御用キャパシタ及び第2制御用トランジスタ間のノードの電位を前記第2制御信号として出力することを特徴とする請求項1に記載のチャージポンプ回路。 - 前記第1及び第2転送用トランジスタは、それぞれNチャネルMOSトランジスタであって、
前記第1及び第2引抜用トランジスタと、前記第1及び第2制御用トランジスタとは、それぞれPチャネルMOSトランジスタであることを特徴とする請求項1又は2に記載のチャージポンプ回路。 - 前記第1及び第2転送用トランジスタは、それぞれPチャネルMOSトランジスタであって、
前記第1及び第2引抜用トランジスタと、前記第1及び第2制御用トランジスタとは、それぞれNチャネルMOSトランジスタであることを特徴とする請求項1又は2に記載のチャージポンプ回路。 - 前記第3ゲート電圧制御回路は、
前記第1電圧端子と前記第1転送用トランジスタのゲートとの間に設けられ、前記第4制御信号に応じてドレイン電流が制御される第3制御用トランジスタと、
前記第1転送用トランジスタのゲートと、前記反転クロック入力端子と、の間に設けられた第3制御用キャパシタと、を備え、
前記第4ゲート電圧制御回路は、
前記第1電圧端子と前記第2転送用トランジスタのゲートとの間に設けられ、前記第3制御信号に応じてドレイン電流が制御される第4制御用トランジスタと、
前記第2転送用トランジスタのゲートと、前記正転クロック入力端子と、の間に設けられた第4制御用キャパシタと、を備え、
前記第1転送用トランジスタのゲートは、さらに第4制御用トランジスタのゲートに接続され、
前記第2転送用トランジスタのゲートは、さらに第3制御用トランジスタのゲートに接続されることを特徴とする請求項1又は2に記載のチャージポンプ回路。 - 前記第1及び第2転送用トランジスタと、前記第3及び第4制御用トランジスタとは、それぞれNチャネルMOSトランジスタであって、
前記第1及び第2引抜用トランジスタと、前記第1及び第2制御用トランジスタとは、それぞれPチャネルMOSトランジスタであることを特徴とする請求項5に記載のチャージポンプ回路。 - 前記第1及び第2転送用トランジスタと、前記第3及び第4制御用トランジスタとは、それぞれPチャネルMOSトランジスタであって、
前記第1及び第2引抜用トランジスタと、前記第1及び第2制御用トランジスタとは、それぞれNチャネルMOSトランジスタであることを特徴とする請求項5に記載のチャージポンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010261965A JP2012115046A (ja) | 2010-11-25 | 2010-11-25 | チャージポンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010261965A JP2012115046A (ja) | 2010-11-25 | 2010-11-25 | チャージポンプ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012115046A true JP2012115046A (ja) | 2012-06-14 |
Family
ID=46498627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010261965A Pending JP2012115046A (ja) | 2010-11-25 | 2010-11-25 | チャージポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012115046A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150194879A1 (en) * | 2014-01-03 | 2015-07-09 | Analog Devices Technology | Charge pump |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100077A (ja) * | 2001-09-27 | 2003-04-04 | Sony Corp | 昇圧電位発生回路 |
JP2005278378A (ja) * | 2004-03-26 | 2005-10-06 | Sanyo Electric Co Ltd | チャージポンプ回路 |
-
2010
- 2010-11-25 JP JP2010261965A patent/JP2012115046A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100077A (ja) * | 2001-09-27 | 2003-04-04 | Sony Corp | 昇圧電位発生回路 |
JP2005278378A (ja) * | 2004-03-26 | 2005-10-06 | Sanyo Electric Co Ltd | チャージポンプ回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150194879A1 (en) * | 2014-01-03 | 2015-07-09 | Analog Devices Technology | Charge pump |
US9531262B2 (en) * | 2014-01-03 | 2016-12-27 | Analog Devices Global | Charge pump |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7477562B2 (en) | Semiconductor memory device and a refresh clock signal generator thereof | |
US6525949B1 (en) | Charge pump circuit | |
US8675422B2 (en) | Semiconductor device | |
JP5398520B2 (ja) | ワード線駆動回路 | |
US7310014B2 (en) | Internal voltage generator | |
JP2009211733A (ja) | 磁気記憶装置 | |
JP4393182B2 (ja) | 電圧発生回路 | |
CN111433848B (zh) | 输入缓冲电路 | |
JP2009301658A (ja) | 強誘電体記憶装置、強誘電体記憶装置の駆動方法および電子機器 | |
US20120176848A1 (en) | Semiconductor memory device and method for generating bit line equalizing signal | |
JP2011205789A (ja) | 半導体昇圧回路及びその制御方法 | |
TW550584B (en) | Semiconductor integrated circuit | |
US8421522B2 (en) | High voltage generator and method of generating high voltage | |
CN107424644B (zh) | 读取电路和读取方法 | |
JP4674305B2 (ja) | 集積回路装置のデータバス電荷共有技術 | |
JP2007172711A (ja) | 強誘電体メモリ装置、電子機器および強誘電体メモリ装置の駆動方法 | |
US7710795B2 (en) | Semiconductor memory device | |
JP2007323114A (ja) | レギュレータ回路 | |
JP2012115046A (ja) | チャージポンプ回路 | |
US20080175074A1 (en) | Switched capacitor charge sharing technique for integrated circuit devices enabling signal generation of disparate selected signal values | |
US20030076156A1 (en) | Method and circuit for generating a high voltage | |
US8138821B2 (en) | High voltage pumping circuit | |
JP2007164973A (ja) | 半導体メモリ装置の昇圧電圧発生回路及び昇圧電圧の発生方法 | |
JP2002246892A (ja) | 入力バッファ回路 | |
JP4068215B2 (ja) | 昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141028 |