JP2012113452A - 非同期fifo間順序制御回路、データ処理装置及びそれらに用いる非同期fifo間順序制御方法 - Google Patents
非同期fifo間順序制御回路、データ処理装置及びそれらに用いる非同期fifo間順序制御方法 Download PDFInfo
- Publication number
- JP2012113452A JP2012113452A JP2010260739A JP2010260739A JP2012113452A JP 2012113452 A JP2012113452 A JP 2012113452A JP 2010260739 A JP2010260739 A JP 2010260739A JP 2010260739 A JP2010260739 A JP 2010260739A JP 2012113452 A JP2012113452 A JP 2012113452A
- Authority
- JP
- Japan
- Prior art keywords
- request
- asynchronous fifo
- asynchronous
- fifo
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【解決手段】 データ処理装置は、第1のクロック信号に同期して動作するインタフェース(11)と、それとは異なる第2のクロック信号に同期して動作する記憶装置制御回路(16)とを備え、第1及び第2のクロック信号の非同期クロック間において要求を受け渡すための非同期FIFO[優先度が高く先行する要求を追い越すことが可能な要求を格納するための第1の非同期FIFO(13)、優先度が低く先行する要求を追い越すことが不可能な要求を格納するための第2の非同期FIFO(14)]と、強制されるべきオーダー関係を管理するための情報を付与する書込み制御手段(12)と、強制されるべきオーダー関係を考慮した上で効率的に処理順序を組み替える読出し制御手段(15)とを有する。
【選択図】 図1
Description
前記第1及び第2のクロック信号の非同期クロック間において要求を受け渡すための非同期FIFO(First−In First−Out)と、強制されるべきオーダー関係を管理するための情報を付与する書込み制御手段と、前記強制されるべきオーダー関係を考慮した上で効率的に処理順序を組み替える読出し制御手段とを備え、
前記非同期FIFOを、優先度が高く先行する要求を追い越すことが可能な要求を格納するための第1の非同期FIFOと、前記優先度が低く先行する要求を追い越すことが不可能な要求を格納するための第2の非同期FIFOとして割り当てている。
前記データ処理装置に、前記第1及び第2のクロック信号の非同期クロック間において要求を受け渡すための非同期FIFO(First−In First−Out)を配設し、
前記データ処理装置が、強制されるべきオーダー関係を管理するための情報を付与する書込み制御処理と、前記強制されるべきオーダー関係を考慮した上で効率的に処理順序を組み替える読出し制御処理とを実行し、
前記非同期FIFOを、優先度が高く先行する要求を追い越すことが可能な要求を格納するための第1の非同期FIFOと、前記優先度が低く先行する要求を追い越すことが不可能な要求を格納するための第2の非同期FIFOとして割り当てている。
第1のクロック信号に同期して動作するインタフェースと、前記第1のクロック信号とは異なる第2のクロック信号に同期して動作する記憶装置制御回路とを備えるデータ処理装置に用いる非同期FIFO間順序制御方法であって、
前記データ処理装置に、前記第1及び第2のクロック信号の非同期クロック間において要求を受け渡すための非同期FIFO(First−In First−Out)を配設し、
前記データ処理装置が、強制されるべきオーダー関係を管理するための情報を付与する書込み制御処理と、前記強制されるべきオーダー関係を考慮した上で効率的に処理順序を組み替える読出し制御処理とを実行し、
前記非同期FIFOを、優先度が高く先行する要求を追い越すことが可能な要求を格納するための第1の非同期FIFOと、前記優先度が低く先行する要求を追い越すことが不可能な要求を格納するための第2の非同期FIFOとして割り当て、
前記書込み制御処理において、前記インタフェースを介して入力される全ての要求に対してオーダー番号を付与し、前記第1の非同期FIFOへこれから書込む要求の情報と前記第2の非同期FIFOに既に格納されている要求の情報とを比較し、前記第1の非同期FIFOへこれから書込む要求が前記第2の非同期FIFOに既に格納されている要求を追い越した場合にハザードが発生するか否かに応じて追い越し禁止または追い越し許可を前記強制されるべきオーダー関係を管理するための情報として付与することを特徴とする非同期FIFO間順序制御方法。
前記読出し制御処理において、前記第1の非同期FIFOと前記第2の非同期FIFOとの両方に要求が格納されている場合、前記オーダー番号の比較にて前記第1の非同期FIFOから読出される要求が前記第2の非同期FIFOから読出される要求よりも後に入力されたものでありかつ前記第1の非同期FIFOから読出しされる要求に追い越し禁止の情報が付与されていれば前記第2の非同期FIFOの要求を出力することを特徴とする付記1に記載の非同期FIFO間順序制御方法。
前記データ処理装置に、強制インオーダー処理の設定情報を保持する保持手段を設け、
前記書込み制御処理において、前記保持手段に保持された設定情報が有効な場合に前記第1の非同期FIFOの要求に対して常に追い越し禁止の情報を付与することを特徴とする付記1または付記2に記載の非同期FIFO間順序制御方法。
前記インタフェースを読出しインタフェースと書込みインタフェースとに分離し、
前記書込み制御処理において、読出し要求と書込み要求とに1サイクルの間に連続した異なるオーダー番号を付与し、前記書込み要求を追い越し不可能な要求として前記第2の非同期FIFOへ格納し、前記読出し要求を追い越し可能な要求として前記第1の非同期FIFOへ格納することを特徴とする付記1から付記3のいずれかに記載の非同期FIFO間順序制御方法。
11 インタフェース部
11a 読出しインタフェース部
11b 書込みインタフェース部
12 非同期FIFO書込み制御部
13 非同期FIFO(#1)
14 非同期FIFO(#2)
15 非同期FIFO読出し制御部
16 記憶装置制御部
17 非同期FIFO(#3)
18 記憶装置
19 設定情報保持部
121 デコーダ部
122 オーダー番号生成部
123 オーダー管理情報生成部
Claims (7)
- 第1のクロック信号に同期して動作するインタフェースと、前記第1のクロック信号とは異なる第2のクロック信号に同期して動作する記憶装置制御回路とを備えるデータ処理装置に用いる非同期FIFO間順序制御回路であって、
前記第1及び第2のクロック信号の非同期クロック間において要求を受け渡すための非同期FIFO(First−In First−Out)と、強制されるべきオーダー関係を管理するための情報を付与する書込み制御手段と、前記強制されるべきオーダー関係を考慮した上で効率的に処理順序を組み替える読出し制御手段とを有し、
前記非同期FIFOを、優先度が高く先行する要求を追い越すことが可能な要求を格納するための第1の非同期FIFOと、前記優先度が低く先行する要求を追い越すことが不可能な要求を格納するための第2の非同期FIFOとして割り当てることを特徴とする非同期FIFO間順序制御回路。 - 前記書込み制御手段は、前記インタフェースを介して入力される全ての要求に対してオーダー番号を付与し、前記第1の非同期FIFOへこれから書込む要求の情報と前記第2の非同期FIFOに既に格納されている要求の情報とを比較し、前記第1の非同期FIFOへこれから書込む要求が前記第2の非同期FIFOに既に格納されている要求を追い越した場合にハザードが発生するか否かに応じて追い越し禁止または追い越し許可を前記強制されるべきオーダー関係を管理するための情報として付与することを特徴とする請求項1記載の非同期FIFO間順序制御回路。
- 前記読出し制御手段は、前記第1の非同期FIFOと前記第2の非同期FIFOとの両方に要求が格納されている場合、前記オーダー番号の比較にて前記第1の非同期FIFOから読出される要求が前記第2の非同期FIFOから読出される要求よりも後に入力されたものでありかつ前記第1の非同期FIFOから読出しされる要求に追い越し禁止の情報が付与されていれば前記第2の非同期FIFOの要求を出力することを特徴とする請求項2記載の非同期FIFO間順序制御回路。
- 強制インオーダー処理の設定情報を保持する保持手段を含み、
前記書込み制御手段が前記保持手段に保持された設定情報が有効な場合に前記第1の非同期FIFOの要求に対して常に追い越し禁止の情報を付与することを特徴とする請求項1から請求項3のいずれか記載の非同期FIFO間順序制御回路。 - 前記インタフェースを読出しインタフェースと書込みインタフェースとに分離し、
前記書込み制御手段は、読出し要求と書込み要求とに1サイクルの間に連続した異なるオーダー番号を付与し、前記書込み要求を追い越し不可能な要求として前記第2の非同期FIFOへ格納し、前記読出し要求を追い越し可能な要求として前記第1の非同期FIFOへ格納することを特徴とする請求項1から請求項4のいずれか記載の非同期FIFO間順序制御回路。 - 上記の請求項1から請求項5のいずれかに記載の非同期FIFO間順序制御回路を含むことを特徴とするデータ処理装置。
- 第1のクロック信号に同期して動作するインタフェースと、前記第1のクロック信号とは異なる第2のクロック信号に同期して動作する記憶装置制御回路とを備えるデータ処理装置に用いる非同期FIFO間順序制御方法であって、
前記データ処理装置に、前記第1及び第2のクロック信号の非同期クロック間において要求を受け渡すための非同期FIFO(First−In First−Out)を配設し、
前記データ処理装置が、強制されるべきオーダー関係を管理するための情報を付与する書込み制御処理と、前記強制されるべきオーダー関係を考慮した上で効率的に処理順序を組み替える読出し制御処理とを実行し、
前記非同期FIFOを、優先度が高く先行する要求を追い越すことが可能な要求を格納するための第1の非同期FIFOと、前記優先度が低く先行する要求を追い越すことが不可能な要求を格納するための第2の非同期FIFOとして割り当てることを特徴とする非同期FIFO間順序制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010260739A JP5305472B2 (ja) | 2010-11-24 | 2010-11-24 | 非同期fifo間順序制御回路、データ処理装置及びそれらに用いる非同期fifo間順序制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010260739A JP5305472B2 (ja) | 2010-11-24 | 2010-11-24 | 非同期fifo間順序制御回路、データ処理装置及びそれらに用いる非同期fifo間順序制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012113452A true JP2012113452A (ja) | 2012-06-14 |
JP5305472B2 JP5305472B2 (ja) | 2013-10-02 |
Family
ID=46497615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010260739A Active JP5305472B2 (ja) | 2010-11-24 | 2010-11-24 | 非同期fifo間順序制御回路、データ処理装置及びそれらに用いる非同期fifo間順序制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5305472B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006091982A (ja) * | 2004-09-21 | 2006-04-06 | Canon Inc | オンチップバスシステム |
JP2006293969A (ja) * | 2005-03-17 | 2006-10-26 | Fujitsu Ltd | データ転送装置 |
JP2007065948A (ja) * | 2005-08-31 | 2007-03-15 | Alpine Electronics Inc | バッファメモリ装置及びデータ転送システム |
JP2010134646A (ja) * | 2008-12-03 | 2010-06-17 | Ricoh Co Ltd | 速度変換回路 |
JP2010262435A (ja) * | 2009-05-01 | 2010-11-18 | Fujitsu Semiconductor Ltd | 追い越しモードを有するデータバッファ装置 |
-
2010
- 2010-11-24 JP JP2010260739A patent/JP5305472B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006091982A (ja) * | 2004-09-21 | 2006-04-06 | Canon Inc | オンチップバスシステム |
JP2006293969A (ja) * | 2005-03-17 | 2006-10-26 | Fujitsu Ltd | データ転送装置 |
JP2007065948A (ja) * | 2005-08-31 | 2007-03-15 | Alpine Electronics Inc | バッファメモリ装置及びデータ転送システム |
JP2010134646A (ja) * | 2008-12-03 | 2010-06-17 | Ricoh Co Ltd | 速度変換回路 |
JP2010262435A (ja) * | 2009-05-01 | 2010-11-18 | Fujitsu Semiconductor Ltd | 追い越しモードを有するデータバッファ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5305472B2 (ja) | 2013-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6341318B1 (en) | DMA data streaming | |
US6526484B1 (en) | Methods and apparatus for reordering of the memory requests to achieve higher average utilization of the command and data bus | |
US8099567B2 (en) | Reactive placement controller for interfacing with banked memory storage | |
US6453370B1 (en) | Using of bank tag registers to avoid a background operation collision in memory systems | |
JP2002530742A (ja) | 外部デバイスへのアクセスを優先順序付けるための方法および装置 | |
KR20150129316A (ko) | 명령 프로세싱 회로들에서의 리던던트 동기화 베리어들의 제거 및 관련 프로세서 시스템들, 방법들 및 컴퓨터-판독가능 매체 | |
JP2002530743A (ja) | ページタグレジスタを使用して、メモリデバイス内の物理ページの状態を追跡すること | |
US9984014B2 (en) | Semiconductor device | |
US10503410B2 (en) | Apparatus and method for enforcing timing requirements for a memory device | |
JP5752666B2 (ja) | デジタル信号処理用のメモリアクセス | |
US6684301B1 (en) | Out of order execution memory access request FIFO | |
JP2011232917A (ja) | 半導体集積回路、及びリクエスト制御方法 | |
US8560784B2 (en) | Memory control device and method | |
JP6004463B2 (ja) | 記憶装置及びその制御方法 | |
JP4789269B2 (ja) | ベクトル処理装置及びベクトル処理方法 | |
EP2280349B1 (en) | Processor and data transfer method | |
JP5305472B2 (ja) | 非同期fifo間順序制御回路、データ処理装置及びそれらに用いる非同期fifo間順序制御方法 | |
US9747231B2 (en) | Bus access arbiter and method of bus arbitration | |
EP3588319B1 (en) | Memory module | |
JP2008102599A (ja) | プロセッサ | |
EP1362288B1 (en) | Pipelined multi-access memory apparatus and method | |
JP5428653B2 (ja) | メモリアクセス処理装置及び方法 | |
JP2009032085A (ja) | データ処理システム | |
Li et al. | Optimization of QDR SRAM Controller in Network Processor | |
JP4593220B2 (ja) | メモリアクセス制御方式と方法、及び共有メモリアクセス制御方式と方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130621 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5305472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |