JP2012110121A - Power inverter circuit drive controller - Google Patents

Power inverter circuit drive controller Download PDF

Info

Publication number
JP2012110121A
JP2012110121A JP2010256807A JP2010256807A JP2012110121A JP 2012110121 A JP2012110121 A JP 2012110121A JP 2010256807 A JP2010256807 A JP 2010256807A JP 2010256807 A JP2010256807 A JP 2010256807A JP 2012110121 A JP2012110121 A JP 2012110121A
Authority
JP
Japan
Prior art keywords
switching element
coil
power conversion
drive control
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010256807A
Other languages
Japanese (ja)
Other versions
JP5472052B2 (en
Inventor
Tomonori Kimura
友則 木村
Akitomo Yamanaka
章友 山仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010256807A priority Critical patent/JP5472052B2/en
Publication of JP2012110121A publication Critical patent/JP2012110121A/en
Application granted granted Critical
Publication of JP5472052B2 publication Critical patent/JP5472052B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L15/00—Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles
    • B60L15/007—Physical arrangements or structures of drive train converters specially adapted for the propulsion motors of electric vehicles
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/64—Electric machine technologies in electromobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power inverter circuit drive controller which eliminates turn-off losses incurred in switching elements used to apply an initial current, while also making converted output of input voltage possible.SOLUTION: If a drive control circuit turns switching elements M1 and M4 on while switching elements M2 and M3 remain turned off, a coil current iLu conducts in a positive direction. The coil current iLu decreases gradually from a positive direction maximum value to zero by a self-inductive action of a coil 7u, and on/off of the switching elements M2 and M3 are completed before a prescribed time t1 at which the conducting current of the coil iLu crosses the zero point. That way, the amount of an accumulated carrier (reverse recovery charge ΔQ) in a parasitic capacitor is controlled by the time the coil current iLu crosses the zero point.

Description

本発明は、電力変換出力する電力変換回路の駆動制御装置に関する。   The present invention relates to a drive control device for a power conversion circuit that performs power conversion output.

ＤＣ−ＤＣコンバータによる電力変換回路は、当該半導体スイッチング素子を高周波でスイッチングするためスイッチング損失が大きくなる傾向にある。そこで、コイル電流がゼロとなった瞬間に次のスイッチング動作に入るようにすることでターンオン損失を低減する技術が用いられる。しかし、半導体スイッチング素子の寄生キャパシタやスナバコンデンサに蓄積された電荷が半導体スイッチング素子を介して放電されるため、ターンオン時にスイッチング損失が発生し、ターンオン損失を完全にゼロとすることはできない。   Since a power conversion circuit using a DC-DC converter switches the semiconductor switching element at a high frequency, the switching loss tends to increase. Therefore, a technique for reducing the turn-on loss by starting the next switching operation at the moment when the coil current becomes zero is used. However, since the electric charge accumulated in the parasitic capacitor and the snubber capacitor of the semiconductor switching element is discharged through the semiconductor switching element, a switching loss occurs at the time of turn-on, and the turn-on loss cannot be made completely zero.

この問題を解決する技術として特許文献１の技術思想が挙げられる。この特許文献１の技術思想では、ロウサイドの半導体スイッチング素子をオフし、ハイサイドの半導体スイッチング素子をオンし、コイル電流をゼロとした後、次のターンオン期間に入る前に所定期間を設けている。   As a technique for solving this problem, the technical idea of Patent Document 1 can be cited. In the technical idea of Patent Document 1, a predetermined period is provided after the low-side semiconductor switching element is turned off, the high-side semiconductor switching element is turned on, the coil current is set to zero, and the next turn-on period is entered. .

コイルと寄生容量との間に共振状態を発生させることで、コイルからハイサイドの半導体スイッチング素子の寄生容量に電荷を蓄積させると共にロウサイドの半導体スイッチング素子の寄生容量から電荷を引き抜き、ロウサイドの半導体スイッチング素子のターンオン時における両半導体スイッチング素子の共通接続点の電圧をゼロとしている。   By generating a resonance state between the coil and the parasitic capacitance, the charge is accumulated in the parasitic capacitance of the high-side semiconductor switching element from the coil, and the charge is extracted from the parasitic capacitance of the low-side semiconductor switching element, thereby reducing the low-side semiconductor switching. The voltage at the common connection point of both semiconductor switching elements when the element is turned on is zero.

この間、コイル電流は負の値から上昇に転じており、共通接続ノードの電圧をゼロとするときにコイル電流をゼロとしている。これにより、ゼロ電流およびゼロ電圧時にロウサイドの半導体スイッチング素子をターンオンさせることができ、ターンオン損失をゼロとすることができる。しかし、この方式の場合、入出力電圧（特許文献１のＶＢＵＳ、ＶＩＮ）の関係によっては半導体スイッチング素子の共通接続ノードの電圧を完全にゼロとすることができない場合がある。   During this time, the coil current has changed from a negative value to an increase, and the coil current is zero when the voltage of the common connection node is zero. Thereby, the low-side semiconductor switching element can be turned on at zero current and zero voltage, and the turn-on loss can be made zero. However, in this system, the voltage at the common connection node of the semiconductor switching element may not be completely zero depending on the relationship between the input / output voltages (VBUS and VIN in Patent Document 1).

例えば、特許文献１のＶＢＵＳ電圧がＶＩＮ電圧の２倍より小さく設定されていると、-共振状態により負荷コイルに蓄積されるエネルギー（ＬＩ2／２）は、電圧ＶＩＮをゼロまで低下させるエネルギーよりも小さいため、共振状態を構成したとしてもターンオンしたいスイッチング素子の電圧をゼロにはできない。このような問題を解決するため、本願の出願人により特許文献２記載の技術が供されている。この技術思想は、ブーストコンバータ、バックコンバータ、バックブーストコンバータなどの非絶縁型コンバータを電流境界モードで動作させている。 For example, when the VBUS voltage of Patent Document 1 is set smaller than two times the VIN voltage, - the energy stored in the load coil by the resonance state (LI 2/2), from the energy to lower the voltage VIN to zero Therefore, even if the resonance state is formed, the voltage of the switching element that is desired to be turned on cannot be zero. In order to solve such a problem, a technique described in Patent Document 2 is provided by the applicant of the present application. This technical idea operates non-insulated converters such as a boost converter, a buck converter, and a buck boost converter in a current boundary mode.

例えば、バックブーストコンバータを適用した場合を説明する。一般的なバックブーストコンバータでは、入力電圧より出力電圧が小さく設定されている場合、出力電流が正の場合に入力側ではハイサイドのスイッチング素子のゼロボルトスイッチ（ＺＶＳ）を実現することができない。また、入力電圧より出力電圧が大きく設定されている場合であっても、出力電流が負の場合には、出力側のハイサイドの半導体スイッチング素子のゼロボルトスイッチを実現することができない。   For example, a case where a buck-boost converter is applied will be described. In a general buck-boost converter, when the output voltage is set smaller than the input voltage, the zero-volt switch (ZVS) of the high-side switching element cannot be realized on the input side when the output current is positive. Even when the output voltage is set larger than the input voltage, if the output current is negative, a zero-volt switch of the high-side semiconductor switching element on the output side cannot be realized.

特許文献２記載の技術では、出力端子の出力電圧が入力端子の入力電圧より低く、出力電流が正の場合、コイルの電流減少中にオフとなっている入力側の第２の半導体スイッチング素子をオンにし、コイルの通電電流のゼロクロス後に所定時間オンにし続けることでコイルに初期電流を与えることで入力側のハイサイドの第１の半導体スイッチング素子をゼロボルトスイッチング可能とし、出力端子の出力電圧が入力端子の入力電圧より高く、出力電流が負の場合、コイルの電流減少中にオフとなっている入力側の第１の半導体スイッチング素子と出力側の第４の半導体スイッチング素子とをオンとし、コイルの通電電流のゼロクロス後に所定時間オンにし続けることでコイルに初期電流を与えている。   In the technique described in Patent Document 2, when the output voltage of the output terminal is lower than the input voltage of the input terminal and the output current is positive, the second semiconductor switching element on the input side that is turned off while the current of the coil is decreasing is reduced. By turning on and continuing on for a predetermined time after zero crossing of the energization current of the coil, by applying an initial current to the coil, the first semiconductor switching element on the high side on the input side can be switched to zero volts, and the output voltage of the output terminal is input When the input voltage is higher than the input voltage of the terminal and the output current is negative, the first semiconductor switching element on the input side and the fourth semiconductor switching element on the output side that are turned off while the current of the coil is decreasing are turned on. An initial current is applied to the coil by continuing to turn on for a predetermined time after the zero crossing of the energization current.

これによりコイルに共振状態時に必要なエネルギーを与え入力側のハイサイドの第１の半導体スイッチング素子および出力側の第３の半導体スイッチング素子をゼロボルトスイッチ可能としている。その他、本願に関連する文献として特許文献３も挙げられる。   As a result, energy necessary for the resonance state is given to the coil, and the first semiconductor switching element on the input side and the third semiconductor switching element on the output side can be switched to zero volts. In addition, Patent Document 3 is also cited as a document related to the present application.

特表２００５−５１２４９１号公報JP 2005-512491 A 特開２００９−２１３２１５号公報JP 2009-213215 A 特開２００５−２２９７８３号公報Japanese Patent Application Laid-Open No. 2005-229783

しかしながら、初期電流を与えるために必要な半導体スイッチング素子をオンにした後に再びオフするため、初期電流を与えるために使用したスイッチング素子にターンオフ損失が発生してしまう。   However, since the semiconductor switching element necessary for applying the initial current is turned on after being turned on, a turn-off loss occurs in the switching element used for applying the initial current.

本発明は、上記事情に鑑みてなされたもので、その目的は、初期電流を与えるために使用したスイッチング素子にターンオフ損失を発生させることをなくしながら、入力電力を変換出力できるようにした電力変換回路の駆動制御装置を提供することにある。   The present invention has been made in view of the above circumstances, and its purpose is power conversion that can convert and output input power without causing a turn-off loss in a switching element used for applying an initial current. An object of the present invention is to provide a drive control device for a circuit.

請求項１記載の発明によれば、駆動制御手段は、第１スイッチング素子をオンし第２スイッチング素子をオフするとコイルに電流を所定方向に通電する。コイルの通電電流が所定方向に通電された状態において駆動制御手段が第１スイッチング素子をオフすると、第２ダイオードに順方向通電することで当該第２ダイオードにキャリアが蓄積される。コイルの通電電流は当該コイルの自己誘導作用により漸減するが、当該コイルの通電電流が所定方向最大値からゼロに近づきゼロクロスするタイミングまでの間に第１スイッチング素子をオフとしたまま第２スイッチング素子をオンオフすることで第２ダイオードの蓄積キャリアの量を制御する。   According to the first aspect of the present invention, when the first switching element is turned on and the second switching element is turned off, the drive control means energizes the coil in a predetermined direction. When the drive control means turns off the first switching element in the state where the energization current of the coil is energized in a predetermined direction, carriers are accumulated in the second diode by energizing the second diode in the forward direction. Although the energization current of the coil gradually decreases due to the self-induction action of the coil, the second switching element remains off while the first energization current of the coil approaches the zero in the predetermined direction and reaches the zero crossing timing. The amount of accumulated carriers in the second diode is controlled by turning on / off.

そして、コイルの通電電流が所定方向とは逆方向に反転すると初期電流が第２ダイオードに逆回復電流として流れることで第２ダイオードの蓄積キャリアが消滅する。そして、その初期電流に応じた共振状態が寄生キャパシタおよびコイルにより構成され、第１スイッチング素子の両端電圧をほぼゼロボルトにすることができる。第１スイッチング素子の両端電圧をほぼゼロボルトとした状態において、駆動制御手段は第１スイッチング素子をターンオンすることで、ゼロボルトスイッチングを実現することができる。   When the energization current of the coil is reversed in the direction opposite to the predetermined direction, the initial current flows through the second diode as a reverse recovery current, whereby the accumulated carriers in the second diode disappear. A resonance state corresponding to the initial current is constituted by a parasitic capacitor and a coil, and the voltage across the first switching element can be set to almost zero volts. In the state where the voltage across the first switching element is set to approximately zero volts, the drive control means can realize zero-volt switching by turning on the first switching element.

しかも、初期電流を与えるために使用した第２スイッチング素子はコイルの通電電流が反転する前にオフしているため、第２ダイオードの順方向電圧（ほぼ０Ｖ）で設定された状態で第２スイッチング素子をオフすることができ、第２スイッチング素子にターンオフ損失が発生する虞を極力抑制できる。   In addition, since the second switching element used for supplying the initial current is turned off before the current flowing in the coil is reversed, the second switching element is set in the state set by the forward voltage (approximately 0 V) of the second diode. The element can be turned off, and the possibility that a turn-off loss occurs in the second switching element can be suppressed as much as possible.

請求項２記載の発明によれば、駆動制御手段は、第１スイッチング素子をオフとしたまま第２スイッチング素子をオンすることで第２ダイオードに蓄積されたキャリアを消滅させ、コイルの通電電流が所定方向最大値からゼロに近づきゼロクロスするタイミングの所定時間前に第２スイッチング素子をオフしているため、寄生容量に対するキャリアの蓄積量を制御することができ、適切なタイミングにて第１スイッチング素子をターンオンすることができる。   According to the second aspect of the present invention, the drive control means turns on the second switching element while turning off the first switching element, thereby annihilating the carriers accumulated in the second diode, and the energization current of the coil is reduced. Since the second switching element is turned off a predetermined time before the timing when it approaches zero from the maximum value in the predetermined direction and zero-crosses, the amount of carriers stored in the parasitic capacitance can be controlled, and the first switching element can be controlled at an appropriate timing. Can be turned on.

請求項３記載の発明によれば、ゼロクロスタイミング推測手段は、コイルの通電電流がゼロクロスするタイミングを推測し、駆動制御手段は、ゼロクロスタイミング推測手段による推測ゼロクロスタイミングから第２ダイオードの蓄積キャリア量に一意に対応付けられた所定時間前に第２スイッチング素子をオフしているため、適切なタイミングにて第１スイッチング素子をターンオンすることができる。   According to the third aspect of the present invention, the zero cross timing estimating means estimates the timing at which the energization current of the coil crosses zero, and the drive control means determines the accumulated carrier amount of the second diode from the estimated zero cross timing by the zero cross timing estimating means. Since the second switching element is turned off a predetermined time uniquely associated with it, the first switching element can be turned on at an appropriate timing.

請求項４記載の発明によれば、駆動制御手段は、ゼロクロスタイミング推測手段による推測ゼロクロスタイミングから第２ダイオードの蓄積キャリア量に一次近似して算出された所定時間前に第２スイッチング素子をオフするため、適切なタイミングにて第１スイッチング素子をターンオンすることができる。   According to a fourth aspect of the present invention, the drive control means turns off the second switching element before a predetermined time calculated by first approximating the accumulated carrier amount of the second diode from the estimated zero cross timing by the zero cross timing estimating means. Therefore, the first switching element can be turned on at an appropriate timing.

請求項５記載の発明によれば、駆動制御手段は、第２スイッチング素子のオフタイミングから蓄積キャリア量に対応付けられたデッドタイムだけ経過したタイミングにおいて第１スイッチング素子をターンオンするため、適切なタイミングにて第１スイッチング素子をターンオンすることができる。   According to the fifth aspect of the present invention, the drive control means turns on the first switching element at the timing when the dead time associated with the accumulated carrier amount has elapsed from the off timing of the second switching element. The first switching element can be turned on.

請求項６記載の発明によれば、駆動制御手段は、第２ダイオードの蓄積キャリア量に一次近似して算出されたデッドタイムを経過したタイミングにおいて第１スイッチング素子をターンオンするため、スイッチング素子の諸特性に合わせてオンオフタイミングを設定でき、適切なタイミングにて第１スイッチング素子をターンオンすることができる。   According to the sixth aspect of the invention, the drive control means turns on the first switching element at the timing when the dead time calculated by first-order approximation to the accumulated carrier amount of the second diode has passed. The on / off timing can be set in accordance with the characteristics, and the first switching element can be turned on at an appropriate timing.

請求項７ないし１０記載の発明によれば、電力変換回路は第１および第２入力端子間に直流電力が与えられると第１および第２出力端子に電力を変換出力する回路を制御する場合を対象としている。   According to the seventh to tenth aspects of the present invention, the power conversion circuit controls a circuit that converts and outputs power to the first and second output terminals when DC power is applied between the first and second input terminals. It is targeted.

特に、請求項７記載の発明によれば、第１および第２スイッチング素子が第１および第２入力端子間に直列接続されており、第３および第４スイッチング素子が第１および第２出力端子間に直列接続されている。第１および第４スイッチング素子は同時にオンオフし、第２および第３スイッチング素子は同時にオンオフする。第１乃至第４スイッチング素子にはそれぞれ第１乃至第４ダイオードが逆並列接続されている。そして、コイルは、直列接続された第１および第２スイッチング素子間の共通接続点と、直列接続された第３および第４スイッチング素子間の共通接続点との間に接続されている。このような非反転形バックブーストコンバータに適用しても同様の作用効果が得られる。   In particular, according to the seventh aspect of the invention, the first and second switching elements are connected in series between the first and second input terminals, and the third and fourth switching elements are the first and second output terminals. They are connected in series. The first and fourth switching elements are simultaneously turned on and off, and the second and third switching elements are simultaneously turned on and off. First to fourth diodes are connected in reverse parallel to the first to fourth switching elements, respectively. The coil is connected between a common connection point between the first and second switching elements connected in series and a common connection point between the third and fourth switching elements connected in series. Even when applied to such a non-inverting buck-boost converter, similar effects can be obtained.

また、特に、請求項８記載の発明によれば、第１および第２スイッチング素子が電力変換回路の第１および第２入力端子間に直列接続されており、コイルは、その一方が直列接続された第１および第２スイッチング素子間の共通接続点に接続されると共に、その他方が電力変換回路の第１出力端子に接続されている。このようなバックコンバータに適用したとしても同様の作用効果が得られる。   In particular, according to the invention described in claim 8, the first and second switching elements are connected in series between the first and second input terminals of the power conversion circuit, and one of the coils is connected in series. The other is connected to the common connection point between the first and second switching elements, and the other is connected to the first output terminal of the power conversion circuit. Even if it is applied to such a buck converter, the same effect can be obtained.

また、特に、請求項９記載の発明によれば、第１および第２スイッチング素子は、電力変換回路の第１および第２出力端子間に直列接続して構成されており、コイルは、電力変換回路の第１入力端子と第１および第２スイッチング素子の共通接続点に接続されている。このようなブーストコンバータに適用したとしても同様の作用効果が得られる。   In particular, according to the invention described in claim 9, the first and second switching elements are connected in series between the first and second output terminals of the power conversion circuit, and the coil is configured to convert the power. A first input terminal of the circuit and a common connection point of the first and second switching elements are connected. Even if it is applied to such a boost converter, the same effect can be obtained.

また、特に、請求項１０記載の発明によれば、第１および第２スイッチング素子は、電力変換回路の第１入力端子と第１出力端子との間に直列接続されており、コイルは、共通接続された第２入力端子および第２出力端子と、直列接続された第１および第２スイッチング素子の共通接続点との間に接続されている。このような反転形バックブーストコンバータに適用したとしても同様の作用効果が得られる。   In particular, according to the invention described in claim 10, the first and second switching elements are connected in series between the first input terminal and the first output terminal of the power conversion circuit, and the coil is shared. The second input terminal and the second output terminal connected to each other and the common connection point of the first and second switching elements connected in series are connected. Even if it is applied to such an inverting buck-boost converter, the same effect can be obtained.

本発明の第１実施形態について示す要部の電気的構成図FIG. 3 is an electrical configuration diagram of the main part shown in the first embodiment of the present invention システムの全体構成図Overall system configuration diagram 駆動制御回路の機能ブロック図Functional block diagram of drive control circuit 電流境界モードにおける出力電流が正の場合の電力変換回路の基本的動作説明図Basic operation explanatory diagram of power conversion circuit when output current in current boundary mode is positive 電流境界モードにおける出力電流が負の場合の電力変換回路の基本的動作説明図Basic operation explanatory diagram of power conversion circuit when output current is negative in current boundary mode 寄生キャパシタを考慮した基本動作説明図Basic operation explanatory diagram considering parasitic capacitors 本実施形態の特徴部分に係る出力電流が正の場合の詳細動作を示すタイミングチャートTiming chart showing the detailed operation when the output current according to the characteristic part of the present embodiment is positive 本実施形態の特徴部分に係る電流経路の説明図Explanatory drawing of the electric current path which concerns on the characteristic part of this embodiment 所定時間の導出フローチャートFlow chart for deriving a predetermined time 出力電流が負の場合の詳細動作を示すタイミングチャートTiming chart showing detailed operation when output current is negative （ａ）は逆回復電流の時間依存性を示すシミュレーション結果、（ｂ）は逆回復電荷のデッドタイム依存性を示すシミュレーション結果(A) is the simulation result which shows the time dependence of reverse recovery electric current, (b) is the simulation result which shows the dead time dependence of reverse recovery electric charge. 本発明の第２実施形態について示す要部の電気的構成図The electrical block diagram of the principal part shown about 2nd Embodiment of this invention （ａ）従来例を示すタイミングチャート、（ｂ）図７相当図(A) Timing chart showing a conventional example, (b) FIG. 7 equivalent diagram 本発明の第３実施形態について示す要部の電気的構成図The electrical block diagram of the principal part shown about 3rd Embodiment of this invention （ａ）従来例を示すタイミングチャート、（ｂ）図７相当図(A) Timing chart showing a conventional example, (b) FIG. 7 equivalent diagram 本発明の第４実施形態について示す要部の電気的構成図The electrical block diagram of the principal part shown about 4th Embodiment of this invention （ａ）従来例を示すタイミングチャート、（ｂ）図７相当図(A) Timing chart showing a conventional example, (b) FIG. 7 equivalent diagram 本発明の第５実施形態について示す図７相当図（その１）FIG. 7 equivalent view showing the fifth embodiment of the present invention (No. 1) 図７相当図（その２）Figure 7 equivalent (part 2)

（第１実施形態）
以下、本発明の電力変換回路として非反転形バックブーストコンバータに適用した駆動制御装置の第１実施形態について図１ないし図１１を参照しながら説明する。図２は、制御システムＡの全体構成を示しており、図１は、本実施形態の特徴部分の構成に注目して示した構成図である。図２において、電動機１はハイブリッド車の動力発生装置を示している。ここでは、電動機１は永久磁石同期モータ（ＰＭＳＭ）を示している。この電動機１を駆動制御するため、駆動制御装置２Ａが、駆動制御回路２、３相コンバータ３を備える。 (First embodiment)
Hereinafter, a first embodiment of a drive control apparatus applied to a non-inverting buck-boost converter as a power conversion circuit of the present invention will be described with reference to FIGS. FIG. 2 shows the overall configuration of the control system A, and FIG. 1 is a configuration diagram focusing on the configuration of the characteristic part of the present embodiment. In FIG. 2, the electric motor 1 is a hybrid vehicle power generation device. Here, the electric motor 1 is a permanent magnet synchronous motor (PMSM). In order to drive and control the electric motor 1, the drive control device 2 </ b> A includes a drive control circuit 2 and a three-phase converter 3.

３相コンバータ３はその入力にバッテリ４が接続されている。このバッテリ４はニッケル水素蓄電池、リチウム蓄電池などの２次電池による高圧バッテリである。３相コンバータ３は電動機１の各相ごとに非反転形バックブーストコンバータによる電力変換回路５ｕ，５ｖ，５ｗを備える。   The three-phase converter 3 has a battery 4 connected to its input. The battery 4 is a high-voltage battery using a secondary battery such as a nickel hydride storage battery or a lithium storage battery. The three-phase converter 3 includes power conversion circuits 5u, 5v, and 5w using non-inverting buck-boost converters for each phase of the electric motor 1.

Ｕ，Ｖ，Ｗの各相の電力変換回路５ｕ〜５ｗは互いに同一構成であるため、以下、Ｕ相の電力変換回路５ｕを代表して説明し、Ｖ相の電力変換回路５ｖ，および，Ｗ相の電力変換回路５ｗは、その構成要素について、その符号を「ｕ」からそれぞれ「ｖ」「ｗ」に変更したものを図２に付してその詳細説明を省略する。   Since the U, V, and W phase power conversion circuits 5u to 5w have the same configuration, the U phase power conversion circuit 5u will be described as a representative, and the V phase power conversion circuit 5v and W The phase power conversion circuit 5w is obtained by changing the components from “u” to “v” and “w” in FIG.

Ｕ相の電力変換回路５ｕはスイッチング回路６ｕ，コイル７ｕ，出力コンデンサ８ｕを備えたＤＣ−ＤＣコンバータにより構成されている。スイッチング回路６ｕは、電力変換回路５ｕの入力端子５ａ−５ｂ間に直列接続された半導体スイッチング素子（以下、スイッチング素子）Ｍ１，Ｍ２を備え、さらに、電力変換回路５ｕの出力端子５ｃ−５ｄ間に直列接続された半導体スイッチング素子（以下、スイッチング素子）Ｍ３，Ｍ４を備える。これらのスイッチング素子Ｍ１〜Ｍ４は、それぞれＮチャネル型のパワーＭＯＳＦＥＴにより構成され、これらのスイッチング素子Ｍ１〜Ｍ４は例えば互いに同一の諸特性を備えている。なお、本実施形態においては、スイッチング素子Ｍ１〜Ｍ４は、それぞれ第１，第２，第３，第４スイッチング素子として構成されている。   The U-phase power conversion circuit 5u includes a DC-DC converter including a switching circuit 6u, a coil 7u, and an output capacitor 8u. The switching circuit 6u includes semiconductor switching elements (hereinafter referred to as switching elements) M1 and M2 connected in series between the input terminals 5a-5b of the power conversion circuit 5u, and further, between the output terminals 5c-5d of the power conversion circuit 5u. Semiconductor switching elements (hereinafter, switching elements) M3 and M4 connected in series are provided. These switching elements M1 to M4 are each configured by an N-channel type power MOSFET, and these switching elements M1 to M4 have, for example, the same various characteristics. In the present embodiment, the switching elements M1 to M4 are configured as first, second, third, and fourth switching elements, respectively.

これらのスイッチング素子Ｍ１のソースとスイッチング素子Ｍ２のドレインとの共通接続点と、スイッチング素子Ｍ３のソースとスイッチング素子Ｍ４のドレインとの共通接続点との間には、コイル７ｕが接続されている。また、電力変換回路５ｕの出力端子５ｃ−５ｄ間にはコンデンサ８ｕが接続されている。   A coil 7u is connected between a common connection point between the source of the switching element M1 and the drain of the switching element M2 and a common connection point between the source of the switching element M3 and the drain of the switching element M4. A capacitor 8u is connected between the output terminals 5c-5d of the power conversion circuit 5u.

各スイッチング素子Ｍ１〜Ｍ４にはそれらのドレイン−ソース間にそれぞれ寄生ダイオードＤ１〜Ｄ４が構成される。この寄生ダイオードＤ１〜Ｄ４はパワーＭＯＳＦＥＴのボディダイオードとなり、等価回路として示すとドレイン−ソース間に逆並列接続した形態となる。本実施形態においては、寄生ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４は、それぞれ、第１，第２，第３，第４ダイオードとなる。   Parasitic diodes D1 to D4 are formed between the drains and sources of the switching elements M1 to M4, respectively. The parasitic diodes D1 to D4 are body diodes of a power MOSFET, and are shown as an equivalent circuit in which the drain and source are connected in antiparallel. In the present embodiment, the parasitic diodes D1, D2, D3, and D4 are the first, second, third, and fourth diodes, respectively.

この制御システムＡは、バッテリ４の電圧を検出する電圧センサ９を備える。また、制御システムＡは、各相の状態を検出するため、各コンデンサ８ｕ〜８ｗの電圧をそれぞれ検出する電圧センサ１０ｕ〜１０ｗ、各コイル７ｕ〜７ｗに流れる電流をそれぞれ検出する電流センサ１１ｕ〜１１ｗを備える。また、制御システムＡは、電動機１の各相の電流を検出するため、電流センサ１２ｕ〜１２ｗを備える。   The control system A includes a voltage sensor 9 that detects the voltage of the battery 4. Further, in order to detect the state of each phase, the control system A detects voltage sensors 10u to 10w that detect the voltages of the capacitors 8u to 8w, and current sensors 11u to 11w that detect currents flowing through the coils 7u to 7w, respectively. Is provided. In addition, the control system A includes current sensors 12u to 12w in order to detect the current of each phase of the electric motor 1.

駆動制御回路２は電動機１を駆動制御する駆動制御装置（駆動制御手段）を構成している。この駆動制御回路２は前記した各センサ９，１０ｕ〜１０ｗの電圧検出値（入力電圧Ｖｉｎ，出力電圧Ｖｏｕｔ）、各センサ１１ｕ〜１１ｗ，１２ｕ〜１２ｗのそれぞれの電流検出値ｉＬｕ，ｉＬｖ，ｉＬｗ，ｉＭｕ，ｉＭｖ，ｉＭｗに基づいて電動機１を駆動制御する。   The drive control circuit 2 constitutes a drive control device (drive control means) that controls the drive of the electric motor 1. The drive control circuit 2 includes voltage detection values (input voltage Vin, output voltage Vout) of the sensors 9, 10u to 10w, and current detection values iLu, iLv, iLw, sensors 11u to 11w and 12u to 12w. The electric motor 1 is drive-controlled based on iMu, iMv, iMw.

駆動制御回路２は、それぞれ矩形波状の駆動信号ｄｕ１，ｄｕ２，ｄｖ１，ｄｖ２，ｄｗ１，ｄｗ２を生成し、各相のスイッチング素子Ｍ１〜Ｍ４のゲートに印加することで、各スイッチング素子Ｍ１〜Ｍ４をオンオフ動作させチョッパ制御することでバッテリ４の電圧を所望の電圧に変換し、各相のコンデンサ８ｕ〜８ｗを介して電力変換回路５ｕ〜５ｗの出力端子５ｃ−５ｄ間からそれぞれ変換出力する。   The drive control circuit 2 generates rectangular-wave drive signals du1, du2, dv1, dv2, dw1, and dw2, respectively, and applies them to the gates of the switching elements M1 to M4 of each phase, so that the switching elements M1 to M4 are applied. By performing on / off operation and chopper control, the voltage of the battery 4 is converted into a desired voltage, and is converted and output from between the output terminals 5c-5d of the power conversion circuits 5u-5w via the capacitors 8u-8w of each phase.

図３は、駆動制御回路内部の機能ブロックを概略的に示している。この図３に示すように、駆動制御回路２は、スイッチ選択パルス幅演算部２１，共振初期電流演算部２２，選択スイッチ保持部２３，初期電流用所定時間演算部２４，ゼロクロスタイミング推測部（ゼロクロスタイミング推測手段）２５，およびゲート制御部２６を備える。   FIG. 3 schematically shows functional blocks inside the drive control circuit. As shown in FIG. 3, the drive control circuit 2 includes a switch selection pulse width calculation unit 21, a resonance initial current calculation unit 22, a selection switch holding unit 23, a predetermined initial current calculation unit 24, a zero cross timing estimation unit (zero cross). Timing estimation means) 25, and a gate control unit 26.

スイッチ選択パルス幅演算部２１は、電圧センサ９により検出された入力電圧Ｖｉｎ，電圧センサ１０（１０ｕ、１０ｖ、１０ｗ）により検出された出力電圧Ｖｏｕｔ，電流センサ１２（１２ｕ、１２ｖ、１２ｗ）により検出された出力電流（ｉＭｕ、ｉＭｖ、ｉＭｗ），および，外部の指令電圧に基いて、スイッチ選択パルス幅ｔｏｎを演算しゲート制御部２６に出力する。   The switch selection pulse width calculator 21 detects the input voltage Vin detected by the voltage sensor 9, the output voltage Vout detected by the voltage sensor 10 (10u, 10v, 10w), and the current sensor 12 (12u, 12v, 12w). Based on the output current (iMu, iMv, iMw) and the external command voltage, the switch selection pulse width ton is calculated and output to the gate controller 26.

また、共振初期電流演算部２２は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔに応じて初期電流を演算する。選択スイッチ保持部２３はスイッチ選択パルス幅演算部２１により選択されたスイッチの情報の履歴（前回、今回）を保持する。   The resonance initial current calculation unit 22 calculates an initial current according to the input voltage Vin and the output voltage Vout. The selection switch holding unit 23 holds a history of information on the switch selected by the switch selection pulse width calculation unit 21 (previous and current).

初期電流用所定時間演算部２４は、電流センサ１１によるコイル電流の検出値（ｉＬｕ，ｉＬｖ，ｉＬｗ）、共振初期電流演算部２２による初期電流演算結果、選択スイッチ保持部２３が保持した選択スイッチの履歴、に応じて所定時間ｔ１を演算してゲート制御部２６に出力する。ここで演算される所定時間ｔ１は、コイル電流ｉＬｕ，ｉＬｖ，ｉＬｗがゼロクロスするタイミング前の初期電流用スイッチング素子のターンオフタイミングを規定する時間であり詳しくは後述する。また、ゼロクロスタイミング推測部２５はコイル電流ｉＬｕ，ｉＬｖ，ｉＬｗの検出値、コイル電流勾配（漸減度、漸増度）に基いてコイル電流ｉＬｕ，ｉＬｖ，ｉＬｗがゼロクロスするタイミングを推測する。   The initial current predetermined time calculation unit 24 detects the coil current detected values (iLu, iLv, iLw) by the current sensor 11, the initial current calculation result by the resonance initial current calculation unit 22, and the selection switch held by the selection switch holding unit 23. The predetermined time t1 is calculated according to the history and output to the gate control unit 26. The predetermined time t1 calculated here is a time that defines the turn-off timing of the initial current switching element before the timing at which the coil currents iLu, iLv, iLw zero-cross, and will be described in detail later. The zero cross timing estimation unit 25 estimates the timing at which the coil currents iLu, iLv, iLw zero-cross based on the detected values of the coil currents iLu, iLv, iLw and the coil current gradient (gradual decrease, incremental increase).

ゲート制御部２６は、ゼロクロスタイミング推測部２５による推測結果，スイッチ選択パルス幅演算部２１によるパルス幅の演算結果，選択スイッチ，所定時間ｔ１に応じてスイッチング素子Ｍ１〜Ｍ４のゲート信号を作成し当該スイッチング素子Ｍ１〜Ｍ４の制御信号として与える。駆動制御回路２は、このような機能ブロック構成を備える。   The gate control unit 26 creates gate signals of the switching elements M1 to M4 according to the estimation result by the zero cross timing estimation unit 25, the calculation result of the pulse width by the switch selection pulse width calculation unit 21, the selection switch, and the predetermined time t1. It is given as a control signal for the switching elements M1 to M4. The drive control circuit 2 has such a functional block configuration.

＜基本的動作説明＞
まず、本実施形態における動作説明に先立ち、電力変換回路の基本的動作について説明する。図４は、出力端子５ｃ−５ｄの電圧を制御するためのチョッパ制御の説明を示しており、Ｕ相の出力電流を正とする場合について基本的な動作原理を示している。 <Basic operation explanation>
First, prior to the description of the operation in the present embodiment, the basic operation of the power conversion circuit will be described. FIG. 4 shows an explanation of chopper control for controlling the voltage of the output terminals 5c-5d, and shows the basic operation principle when the U-phase output current is positive.

駆動制御回路２が駆動信号ｄｕ１をオン制御電圧（オン制御信号），駆動信号ｄｕ２をオフ制御電圧（オフ制御信号）として出力するとき、スイッチング素子Ｍ２，Ｍ３は共にオフした状態において、スイッチング素子Ｍ１，Ｍ４は共にオンする。すると、図４（ａ）に示すように、閉ループ回路がバッテリ４，スイッチング素子Ｍ１，コイル７ｕ，スイッチング素子Ｍ４により構成され、電流がコイル７ｕの所定方向（正方向：図示の右方向を正方向とする）に流れる。   When the drive control circuit 2 outputs the drive signal du1 as an on-control voltage (on-control signal) and the drive signal du2 as an off-control voltage (off-control signal), the switching elements M1 and M3 are both turned off. , M4 are both turned on. Then, as shown in FIG. 4 (a), the closed loop circuit is constituted by the battery 4, the switching element M1, the coil 7u, and the switching element M4, and the current flows in a predetermined direction of the coil 7u (positive direction: the right direction in the figure is the positive direction). Flow).

この後、駆動制御回路２は駆動信号ｄｕ１をオフ制御信号に変更する。すると、スイッチング素子Ｍ１，Ｍ４は共にオフする。図４（ｂ）に示すように、スイッチング素子Ｍ１，Ｍ３がオフすると、閉ループ回路がコイル７ｕ，寄生ダイオードＤ３，コンデンサ８ｕ，寄生ダイオードＤ２に生じる。この場合、コイル７ｕの正方向通電電流によって電荷が出力端子５ｃに供給され、出力電流との差分がコンデンサ８ｕに蓄積される。これにより、出力電流よりもコイル７ｕから出力される電流の平均値が大きければ、コンデンサ８ｕが充電され出力端子５ｃ−５ｄ間の電圧が上昇する。以上が基本動作となる。   Thereafter, the drive control circuit 2 changes the drive signal du1 to an off control signal. Then, both switching elements M1 and M4 are turned off. As shown in FIG. 4B, when the switching elements M1 and M3 are turned off, a closed loop circuit is generated in the coil 7u, the parasitic diode D3, the capacitor 8u, and the parasitic diode D2. In this case, the electric charge is supplied to the output terminal 5c by the forward energization current of the coil 7u, and the difference from the output current is accumulated in the capacitor 8u. Thus, if the average value of the current output from the coil 7u is larger than the output current, the capacitor 8u is charged and the voltage between the output terminals 5c-5d increases. The above is the basic operation.

図４（ｃ）は、出力端子５ｃの出力電流が正の場合のコイル７ｕの通電電流ｉＬｕを模式的に示している。この図４（ｃ）に示すように、スイッチング素子Ｍ１，Ｍ４がオンすると（「Ａ」のタイミング），図４（ａ）に示す経路で電流が流れることでコイル７ｕの通電電流が漸増する。所定期間経過しスイッチング素子Ｍ１，Ｍ４がオフする（「Ｂ」のタイミング）と、図４（ｂ）に示す経路で電流が流れることになりコイル７ｕの通電電流は当該コイルの自己誘導作用により漸減する。   FIG. 4C schematically shows the energization current iLu of the coil 7u when the output current of the output terminal 5c is positive. As shown in FIG. 4C, when the switching elements M1 and M4 are turned on ("A" timing), the current flowing through the path shown in FIG. 4A causes the energization current of the coil 7u to gradually increase. When switching elements M1 and M4 are turned off after a predetermined period of time ("B" timing), current flows through the path shown in FIG. 4B, and the energization current of coil 7u gradually decreases due to the self-induction action of the coil. To do.

この後、コイル７ｕの蓄積エネルギー（ＬＩ＾２／２）が０となるまで図４（ｂ）に示す経路で電流が流れることになる。このようにしてコンデンサ８ｕの蓄積電荷を調整することで電力変換出力できる。以上は、出力端子５ｃの出力電流を正に制御する場合の電流境界モードの例を示している。   Thereafter, a current flows through the path shown in FIG. 4B until the stored energy (LI ^ 2/2) of the coil 7u becomes zero. In this way, power conversion output can be performed by adjusting the accumulated charge in the capacitor 8u. The above shows an example of the current boundary mode when the output current of the output terminal 5c is positively controlled.

出力端子５ｃの出力電流を負に制御する場合の電流境界モードの例を図５（ａ）〜図５（ｃ）に示している。図５（ａ）〜図５（ｃ）に示すように、駆動制御回路２は駆動信号ｄｕ１をオフ制御電圧（オフ制御信号），駆動信号ｄｕ２をオン制御電圧（オフ制御信号）として出力する。このとき、スイッチング素子Ｍ２，Ｍ４は共にオン、スイッチング素子Ｍ１、Ｍ３は共にオフする。この後、スイッチング素子Ｍ２，Ｍ４をオフすることでコイル７ｕの通電電流ｉＬｕが漸増する。この後、コイル７ｕの蓄積エネルギーが０となるまで図５（ｂ）に示す経路で電流が流れることになる。このようにしてコンデンサ８ｕの蓄積電荷を調整することで電力変換出力できる。   Examples of the current boundary mode when the output current of the output terminal 5c is controlled to be negative are shown in FIGS. 5 (a) to 5 (c). As shown in FIGS. 5A to 5C, the drive control circuit 2 outputs the drive signal du1 as an off control voltage (off control signal) and the drive signal du2 as an on control voltage (off control signal). At this time, the switching elements M2 and M4 are both turned on, and the switching elements M1 and M3 are both turned off. Thereafter, the energizing current iLu of the coil 7u is gradually increased by turning off the switching elements M2 and M4. Thereafter, a current flows through the path shown in FIG. 5B until the accumulated energy of the coil 7u becomes zero. In this way, power conversion output can be performed by adjusting the accumulated charge in the capacitor 8u.

以下、出力端子５ｃの出力電流が正の場合について説明する。さて、スイッチング素子Ｍ１〜Ｍ４には半導体構造上では寄生容量となる寄生キャパシタＣ１〜Ｃ４がそれぞれ存在する。図６には、スイッチング素子の寄生キャパシタを考慮したＵ相の電力変換回路の等価回路と基本的な動作説明図を示している。この寄生キャパシタＣ１〜Ｃ４の寄生容量は各半導体スイッチング素子Ｍ１〜Ｍ４の諸特性が互いに同一であればほぼ同一値となる。   Hereinafter, a case where the output current of the output terminal 5c is positive will be described. In the switching elements M1 to M4, parasitic capacitors C1 to C4 that are parasitic capacitances on the semiconductor structure are present. FIG. 6 shows an equivalent circuit and a basic operation explanatory diagram of a U-phase power conversion circuit considering a parasitic capacitor of a switching element. The parasitic capacitances of the parasitic capacitors C1 to C4 have almost the same value if the characteristics of the semiconductor switching elements M1 to M4 are the same.

この図６に示すように、寄生キャパシタＣ１〜Ｃ４を考慮する。図４（ｃ）に示す「Ａ」のタイミングにてスイッチング素子Ｍ１，Ｍ４を共にオンすると、閉ループ回路は、バッテリ４，スイッチング素子Ｍ１，コイル７ｕ，スイッチング素子Ｍ４を通じた経路に生じる。このとき、寄生キャパシタＣ２は入力電圧Ｖｉｎにより充電されると共に、寄生キャパシタＣ３はコンデンサ８ｕの充電電圧により充電される。次に、図４（ｃ）に示す「Ｂ」のタイミングにてスイッチング素子Ｍ１，Ｍ４をオフすると、全てのスイッチング素子Ｍ１〜Ｍ４がオフ状態となる。   As shown in FIG. 6, the parasitic capacitors C1 to C4 are considered. When both the switching elements M1 and M4 are turned on at the timing “A” shown in FIG. 4C, a closed loop circuit is generated in a path through the battery 4, the switching element M1, the coil 7u, and the switching element M4. At this time, the parasitic capacitor C2 is charged by the input voltage Vin, and the parasitic capacitor C3 is charged by the charging voltage of the capacitor 8u. Next, when the switching elements M1 and M4 are turned off at the timing “B” shown in FIG. 4C, all the switching elements M1 to M4 are turned off.

すると、閉回路がコイル７ｕ，寄生キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４を通じて構成される。この際、コイル電流ｉＬｕにより、寄生キャパシタＣ１は充電、寄生キャパシタＣ２は放電し、寄生キャパシタＣ１の充電電圧が入力電圧Ｖｉｎ程度（入力電圧Ｖｉｎ＋寄生ダイオードＤ２の順方向電圧）になった時点で寄生ダイオードＤ２がオンする。同様に、コイル電流ｉＬｕにより寄生キャパシタＣ３は放電、寄生キャパシタＣ４は充電し、寄生キャパシタＣ４の端子電圧がコンデンサ８ｕの充電電圧程度（詳細には、コンデンサ８ｕの充電電圧＋寄生ダイオードＤ３の順方向電圧）まで上昇した時点で、ダイオードＤ３がオンする。このようにして、図６（ｂ）に示すような閉ループ回路が形成され、コイル電流ｉＬｕは漸減状態に入る。   Then, a closed circuit is configured through the coil 7u and the parasitic capacitors C1, C2, C3, and C4. At this time, the parasitic capacitor C1 is charged and the parasitic capacitor C2 is discharged by the coil current iLu, and the parasitic capacitor C1 becomes parasitic when the charging voltage of the parasitic capacitor C1 becomes about the input voltage Vin (the input voltage Vin + the forward voltage of the parasitic diode D2). The diode D2 is turned on. Similarly, the parasitic capacitor C3 is discharged and the parasitic capacitor C4 is charged by the coil current iLu, and the terminal voltage of the parasitic capacitor C4 is about the charging voltage of the capacitor 8u (specifically, the charging voltage of the capacitor 8u + the forward direction of the parasitic diode D3) When the voltage increases to (voltage), the diode D3 is turned on. In this way, a closed loop circuit as shown in FIG. 6B is formed, and the coil current iLu enters a gradually decreasing state.

コイル電流ｉＬｕが正方向から負方向にゼロクロスすると、図６（ｃ）に示すように、コイル７ｕ，寄生キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４を通じた共振回路が形成される。この際、寄生キャパシタＣ４の充電電荷が寄生キャパシタＣ２に放電されるようになる。この後、図６（ａ）に示すように、スイッチング素子Ｍ１およびＭ４をオンすることになる。   When the coil current iLu zero-crosses from the positive direction to the negative direction, as shown in FIG. 6C, a resonance circuit is formed through the coil 7u and the parasitic capacitors C1, C2, C3, C4. At this time, the charge of the parasitic capacitor C4 is discharged to the parasitic capacitor C2. Thereafter, as shown in FIG. 6A, the switching elements M1 and M4 are turned on.

コイル７ｕおよび寄生キャパシタＣ１，Ｃ２の合成容量（Ｃ１の容量値＋Ｃ２の容量値）と寄生キャパシタＣ３，Ｃ４の合成容量（Ｃ３の容量値＋Ｃ４の容量値）を考慮し共振状態を構成することで、コイル７ｕに負方向電流が流れたときに寄生キャパシタＣ４の全充電電荷を寄生キャパシタＣ２側に放出できる。寄生キャパシタＣ２の充電電圧が低い場合には、寄生キャパシタＣ１の充電電荷を十分に放出させることができず、寄生キャパシタＣ１に電荷が蓄積されたままスイッチング素子Ｍ１をターンオンすることになりスイッチング損失が発生してしまう。   By considering the combined capacitance of the coil 7u and the parasitic capacitors C1 and C2 (capacitance value of C1 + capacitance value of C2) and the combined capacitance of the parasitic capacitors C3 and C4 (capacitance value of C3 + capacitance value of C4), a resonance state is formed. When the negative current flows through the coil 7u, the full charge of the parasitic capacitor C4 can be discharged to the parasitic capacitor C2 side. When the charging voltage of the parasitic capacitor C2 is low, the charging charge of the parasitic capacitor C1 cannot be sufficiently discharged, and the switching element M1 is turned on while the charge is accumulated in the parasitic capacitor C1, resulting in switching loss. Will occur.

図６（ｃ）に示す電流経路が生じているとき、寄生キャパシタＣ２の電圧をバッテリ４の入力電圧Ｖｉｎ程度とすることで、スイッチング素子Ｍ１，Ｍ４のターンオン時における寄生キャパシタＣ１の充電電圧をほぼ０とするためには、原理的には少なくとも出力電圧Ｖｏｕｔを入力電圧Ｖｉｎ以上とする必要がある。特に出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより小さいときには、スイッチング素子Ｍ１について損失を発生させることなくターンオンすることは基本的に難しい。   When the current path shown in FIG. 6C occurs, the voltage of the parasitic capacitor C2 is set to about the input voltage Vin of the battery 4 so that the charging voltage of the parasitic capacitor C1 is almost equal when the switching elements M1 and M4 are turned on. In order to achieve 0, in principle, at least the output voltage Vout needs to be equal to or higher than the input voltage Vin. In particular, when the output voltage Vout is smaller than the input voltage Vin, it is basically difficult to turn on the switching element M1 without causing a loss.

＜本実施形態のＵ相の動作説明＞
そこで本実施形態では、図７に示すタイミングによりスイッチング素子Ｍ１〜Ｍ４をオンオフすることで、寄生ダイオードＤ２およびＤ３の逆回復前の少数キャリアの蓄積量を制御し、その後、寄生ダイオードＤ２，Ｄ３の少数キャリアによる逆回復電流を流し、寄生キャパシタおよびコイル７ｕによる共振状態を構成して寄生キャパシタＣ２に充電しながら寄生キャパシタＣ１の充電電荷を放出し、スイッチング素子Ｍ１，Ｍ４のドレイン−ソース間電圧（寄生キャパシタＣ１の充電電圧）をほぼゼロボルトとしたタイミングにてスイッチング素子Ｍ１，Ｍ４をターンオンしている。またこのとき、コイル電流ｉＬｕが正方向最大電流値から自己誘導作用により漸減するときに、当該コイル電流ｉＬｕがゼロクロスするタイミングの所定時間前にはスイッチング素子Ｍ２，Ｍ３のオンオフ動作を完了するようにしている。 <Description of U-phase operation of this embodiment>
Therefore, in the present embodiment, the switching elements M1 to M4 are turned on and off at the timing shown in FIG. 7, thereby controlling the minority carrier accumulation amount before the reverse recovery of the parasitic diodes D2 and D3, and then the parasitic diodes D2 and D3. A reverse recovery current caused by minority carriers flows, a resonance state is formed by the parasitic capacitor and the coil 7u, and the parasitic capacitor C1 is discharged while charging the parasitic capacitor C2, and the drain-source voltage of the switching elements M1 and M4 ( The switching elements M1 and M4 are turned on at a timing when the charging voltage of the parasitic capacitor C1 is substantially zero volts. At this time, when the coil current iLu gradually decreases from the maximum current value in the positive direction due to self-induction, the on / off operation of the switching elements M2 and M3 is completed a predetermined time before the timing at which the coil current iLu crosses zero. ing.

ＰＮ接合ダイオードは順方向バイアスを印加するとＰＮ接合部を超えてＰ型，Ｎ型の各領域に少数キャリアが注入され拡散、再結合する。この後、ダイオードに急激に逆バイアスを印加した場合には少数キャリアが再結合消滅していないため、ＰＮ接合の逆方向に短時間無視できない程度の電流が流れる。この効果は少数キャリア蓄積効果と称されているが、本実施形態では、この少数キャリア蓄積効果を積極的に利用し、コイル７ｕの電流ｉＬｕがゼロクロスした直後の負方向初期電流（共振開始時の共振初期電流）を制御する。   When a forward bias is applied to the PN junction diode, minority carriers are injected into the P-type and N-type regions beyond the PN junction and diffused and recombined. Thereafter, when a reverse bias is suddenly applied to the diode, the minority carriers are not recombined and disappeared, so that a current that cannot be ignored for a short time flows in the reverse direction of the PN junction. This effect is referred to as a minority carrier accumulation effect. In this embodiment, the minority carrier accumulation effect is positively utilized, and the negative initial current immediately after the current iLu of the coil 7u zero-crosses (at the time of resonance start). Resonance initial current) is controlled.

図８（ａ）は、図７に示すタイミングにてスイッチング素子のオンオフ切換したときの電流経路を概略的に示している。
スイッチング素子Ｍ１〜Ｍ４を全てオフにした状態からスイッチング素子Ｍ１，Ｍ４のみをオンさせると、図８（ａ）に示すように、閉ループ回路がバッテリ４，スイッチング素子Ｍ１，コイル７ｕ，スイッチング素子Ｍ４を通じて構成され、コイル７ｕの電流ｉＬｕが正方向最大値まで上昇する（図７の（０）範囲参照）。 FIG. 8A schematically shows a current path when the switching element is switched on and off at the timing shown in FIG.
When only the switching elements M1 and M4 are turned on from the state where all of the switching elements M1 to M4 are turned off, as shown in FIG. 8A, a closed loop circuit is connected through the battery 4, the switching element M1, the coil 7u, and the switching element M4. The current iLu of the coil 7u is increased to the maximum value in the positive direction (see the range (0) in FIG. 7).

その後、駆動制御回路２がスイッチング素子Ｍ１，Ｍ４をターンオフすると、スイッチング素子Ｍ１，Ｍ４のドレイン−ソース間電圧が急峻に上昇する（図７の（１）以降参照）。スイッチング素子Ｍ１〜Ｍ４がターンオフしている間は、コイル７ｕの電流ｉＬｕが正方向に流れ続けるようになる。   Thereafter, when the drive control circuit 2 turns off the switching elements M1 and M4, the drain-source voltage of the switching elements M1 and M4 rises sharply (see (1) and thereafter in FIG. 7). While the switching elements M1 to M4 are turned off, the current iLu of the coil 7u continues to flow in the positive direction.

この場合、図８（ｂ）に示すように、閉ループ回路が、寄生ダイオードＤ２の順方向，コイル７ｕ，寄生ダイオードＤ３の順方向，コンデンサ８ｕを通じて構成され、寄生ダイオードＤ２，Ｄ３のＰ領域、Ｎ領域にそれぞれ少数キャリアが蓄積される。このとき、スイッチング素子Ｍ１，Ｍ４をターンオフした直後からコイル７ｕの自己誘導作用によりコイル７ｕの電流ｉＬｕは漸減する（図７の（１）以降参照）。   In this case, as shown in FIG. 8B, the closed loop circuit is configured through the forward direction of the parasitic diode D2, the forward direction of the coil 7u and the parasitic diode D3, and the capacitor 8u, and the P region of the parasitic diodes D2 and D3, N Minority carriers are accumulated in each region. At this time, immediately after the switching elements M1 and M4 are turned off, the current iLu of the coil 7u gradually decreases due to the self-induction action of the coil 7u (see (1) and thereafter in FIG. 7).

その後、コイル７ｕの電流ｉＬｕが正方向となっている状態において、駆動制御回路２がスイッチング素子Ｍ２，Ｍ３をターンオンすると（図７の（２）時点）、図８（ｃ）に示すように、ＭＯＳトランジスタＭ２のチャネルと寄生ダイオードＤ２とに並列の電流経路が形成されると共に、ＭＯＳトランジスタＭ３のチャネルと寄生ダイオードＤ３とに並列の電流経路が形成される。すると、寄生ダイオードＤ２，Ｄ３に対する少数キャリアの注入が抑制される。その結果、寄生ダイオードＤ２，Ｄ３内の蓄積キャリアすなわち逆回復電荷が減少する。   Thereafter, in a state where the current iLu of the coil 7u is in the positive direction, when the drive control circuit 2 turns on the switching elements M2 and M3 (at (2) in FIG. 7), as shown in FIG. A parallel current path is formed between the channel of the MOS transistor M2 and the parasitic diode D2, and a parallel current path is formed between the channel of the MOS transistor M3 and the parasitic diode D3. Then, minority carrier injection into the parasitic diodes D2 and D3 is suppressed. As a result, the accumulated carriers in the parasitic diodes D2 and D3, that is, the reverse recovery charges are reduced.

その後、コイル電流ｉＬｕが正方向から負方向にゼロクロスするタイミングの所定時間ｔ１前にスイッチング素子Ｍ２，Ｍ３をターンオフする（図７の（３）時点）。このターンオフタイミングは、寄生ダイオードＤ２，Ｄ３に蓄積する逆回復電荷ΔＱに応じて設定されるものであり詳しくは後述する。   Thereafter, the switching elements M2 and M3 are turned off before the predetermined time t1 when the coil current iLu zero-crosses from the positive direction to the negative direction (time point (3) in FIG. 7). This turn-off timing is set according to the reverse recovery charge ΔQ accumulated in the parasitic diodes D2 and D3, and will be described in detail later.

図８（ｄ）に示すように、スイッチング素子Ｍ１〜Ｍ４が全てターンオフすると、閉ループ回路が寄生ダイオードＤ２，コイル７ｕ，寄生ダイオードＤ３，コンデンサ８ｕを通じて構成されるようになり、コイル電流ｉＬｕがゼロとなるまで寄生ダイオードＤ２およびＤ３に少数キャリアが蓄積される。   As shown in FIG. 8D, when all of the switching elements M1 to M4 are turned off, a closed loop circuit is configured through the parasitic diode D2, the coil 7u, the parasitic diode D3, and the capacitor 8u, and the coil current iLu is zero. Minority carriers are accumulated in the parasitic diodes D2 and D3 until it becomes.

この後、コイル電流ｉＬｕがゼロクロスし（図７の（４）時点）、当該コイル電流ｉＬｕが負方向に増加すると、寄生ダイオードＤ２，Ｄ３に蓄積された少数キャリア蓄積効果により寄生ダイオードＤ２，Ｄ３の逆方向に電流が流れる。この間、スイッチング素子Ｍ２，Ｍ３のドレイン−ソース間電圧は上昇しないため、スイッチング素子Ｍ１のドレイン−ソース間電圧は入力電圧Ｖｉｎでほぼ一定となる。   Thereafter, when the coil current iLu crosses zero (at time (4) in FIG. 7) and the coil current iLu increases in the negative direction, the minority carrier accumulation effect accumulated in the parasitic diodes D2 and D3 causes the parasitic diodes D2 and D3 to Current flows in the opposite direction. During this time, the drain-source voltage of the switching elements M2 and M3 does not rise, so the drain-source voltage of the switching element M1 becomes substantially constant at the input voltage Vin.

寄生ダイオードＤ２，Ｄ３が逆回復完了すると（図７の（５）時点とする）、当該ダイオードＤ２，Ｄ３はそのＰＮ接合逆方向電流を遮断する。すると、コイル７ｕは寄生キャパシタＣ１およびＣ２の合成容量と、寄生キャパシタＣ３およびＣ４の合成容量の間で共振状態が構成され、出力側の寄生キャパシタＣ４の蓄積電荷が入力側の寄生容量Ｃ２に放出されるようになる。   When the parasitic diodes D2 and D3 complete the reverse recovery (at time (5) in FIG. 7), the diodes D2 and D3 block the PN junction reverse current. Then, the coil 7u is in a resonance state between the combined capacitance of the parasitic capacitors C1 and C2 and the combined capacitance of the parasitic capacitors C3 and C4, and the accumulated charge of the output-side parasitic capacitor C4 is released to the input-side parasitic capacitance C2. Will come to be.

この場合、駆動制御回路２は、スイッチング素子Ｍ２およびＭ３のオフタイミングを調整することで、図７に示すｔ１期間（（３）〜（４）期間）により寄生ダイオードＤ２，Ｄ３の少数キャリアの蓄積量を調整でき、よって少数キャリアの消滅に必要な時間を調整することができ、コイル７ｕおよび寄生キャパシタＣ１およびＣ２による共振状態を発生させるタイミングを制御できる。   In this case, the drive control circuit 2 adjusts the off timing of the switching elements M2 and M3, thereby accumulating minority carriers in the parasitic diodes D2 and D3 during the t1 period (period (3) to (4)) shown in FIG. The amount can be adjusted, so that the time required for the disappearance of minority carriers can be adjusted, and the timing for generating a resonance state by the coil 7u and the parasitic capacitors C1 and C2 can be controlled.

発明者らの実験によれば、図７のｔ１期間が長ければ、少数キャリアの蓄積量を増加させることができるため、逆回復期間（ｔ２期間）を長くできることが確認されている。したがって、初期電流を増加すると共に長くするためには、所定時間ｔ１の期間を長くすることで逆回復期間（ｔ２期間）を長くすると良い。   According to the experiments by the inventors, it is confirmed that if the t1 period in FIG. 7 is long, the amount of minority carriers accumulated can be increased, and therefore the reverse recovery period (t2 period) can be lengthened. Accordingly, in order to increase and lengthen the initial current, it is preferable to lengthen the reverse recovery period (t2 period) by lengthening the period of the predetermined time t1.

図７中の点線は比較例を示している。この点線の比較例に示すように、スイッチング素子Ｍ２およびＭ３のオンタイミングが（２）のタイミングで且つオフタイミングがゼロクロスタイミング直前に設定されると、初期電流が不足するため、スイッチング素子Ｍ１の寄生キャパシタＣ１の充電電荷が十分に放電されないことが確認されている。この場合、スイッチング素子Ｍ１のドレイン−ソース間電圧を０にできないままターンオンすることになると、ターンオン損失が発生する（図７中の点線の（６）タイミング参照）。このため、スイッチング素子Ｍ２、Ｍ３のオフタイミング（図７の（３）のタイミング）は、コイル電流ｉＬｕのゼロクロスタイミングの所定時間ｔ１前に設定すると良い。   The dotted line in FIG. 7 shows a comparative example. As shown in the comparative example of the dotted line, when the ON timing of the switching elements M2 and M3 is set to the timing (2) and the OFF timing is set immediately before the zero cross timing, the initial current is insufficient, and thus the parasitic of the switching element M1 It has been confirmed that the charge of the capacitor C1 is not sufficiently discharged. In this case, if the turn-on loss occurs when the drain-source voltage of the switching element M1 cannot be reduced to 0, a turn-on loss occurs (see the timing (6) of the dotted line in FIG. 7). For this reason, it is preferable to set the off timing (timing (3) in FIG. 7) of the switching elements M2 and M3 before the predetermined time t1 of the zero cross timing of the coil current iLu.

スイッチング素子Ｍ２，Ｍ３を適切なタイミングにてターンオフすると、寄生キャパシタＣ４の蓄積電荷を寄生キャパシタＣ２に充電することで寄生キャパシタＣ１の蓄積電荷を放電してほぼ０とすることができ、スイッチング素子Ｍ１，Ｍ４をターンオンする際の寄生キャパシタＣ１の充電電荷の放電によるスイッチング損失を抑制できる。したがって、ゼロボルトスイッチング（ＺＶＳ）を実現することができる。   When the switching elements M2 and M3 are turned off at an appropriate timing, the charge stored in the parasitic capacitor C4 is charged into the parasitic capacitor C2, so that the charge stored in the parasitic capacitor C1 can be discharged to almost zero, and the switching element M1. , M4 can be switched to suppress switching loss due to discharge of the charge of the parasitic capacitor C1. Therefore, zero volt switching (ZVS) can be realized.

図９は、初期電流用所定時間演算部が行うスイッチング素子Ｍ２，Ｍ３のオフタイミングの設定方法をフローチャートにより示している。図９に示すように、初期電流用所定時間演算部２４は、出力電流を正としスイッチング素子Ｍ１，Ｍ４を選択してコイル７ｕに正方向に通電するときには（ステップＳ１：ＹＥＳ）、初期電流用スイッチをＭ２，Ｍ３とし（ステップＳ２）、逆に出力電流を負としスイッチング素子Ｍ２，Ｍ３を選択対象としてコイル７ｕに負方向に通電するときには（ステップＳ１：ＮＯ）、初期電流用スイッチをＭ１，Ｍ４とする（ステップＳ３）。初期電流用所定時間演算部２４は、初期電流用スイッチをＭ２，Ｍ３としたときには、逆回復電荷ΔＱの量（蓄積キャリア量に相当）を
ΔＱ1 ← （Ｖｉｎ2 − Ｖｏｕｔ2）・Ｃ ／ ２Ｖｏｕｔ …（１）
と設定する（ステップＳ４）。ここで、Ｖｏｕｔは出力電圧、Ｖｉｎは入力電圧、Ｃは入力寄生キャパシタの合成容量値（＝出力寄生キャパシタの合成容量値）を示している。 FIG. 9 is a flowchart illustrating a method for setting off timings of the switching elements M2 and M3 performed by the initial current predetermined time calculation unit. As shown in FIG. 9, the initial current predetermined time calculation unit 24 selects the switching elements M1 and M4 with the output current as positive and energizes the coil 7u in the positive direction (step S1: YES). When the switches are set to M2 and M3 (step S2) and the output current is negative and the switching elements M2 and M3 are selected and the coil 7u is energized in the negative direction (step S1: NO), the initial current switch is set to M1, M4 is set (step S3). When the initial current switch is set to M2 and M3, the initial current predetermined time calculation unit 24 sets the amount of reverse recovery charge ΔQ (corresponding to the accumulated carrier amount) to ΔQ 1 ← (Vin 2 −Vout 2 ) · C / 2Vout. ... (1)
Is set (step S4). Here, Vout is the output voltage, Vin is the input voltage, and C is the combined capacitance value of the input parasitic capacitor (= the combined capacitance value of the output parasitic capacitor).

この場合、初期電流用所定時間演算部２４は、逆回復電荷ΔＱが０よりも小さい場合にはΔＱを０と設定し（ステップＳ５およびＳ６）、逆回復電荷ΔＱに予め対応付けられた所定時間ｔ１をゲート制御部２６に出力する（ステップＳ７）。この場合、ゲート制御部２６は、ゼロクロスタイミング推測部２５により推測されたコイル電流ｉＬｕの推測ゼロクロスタイミングから所定時間ｔ１だけ前のタイミングでスイッチング素子Ｍ２，Ｍ３をターンオフする。その後、ゲート制御部２６は、コイル電流ｉＬｕが正方向から負方向にゼロクロスした後、コイル電流ｉＬｕが再び負方向から正方向にゼロクロスしたタイミングでスイッチング素子Ｍ１，Ｍ４をターンオンする。   In this case, the initial current predetermined time calculation unit 24 sets ΔQ to 0 when the reverse recovery charge ΔQ is smaller than 0 (steps S5 and S6), and the predetermined time previously associated with the reverse recovery charge ΔQ. t1 is output to the gate controller 26 (step S7). In this case, the gate control unit 26 turns off the switching elements M2 and M3 at a timing that is a predetermined time t1 before the estimated zero cross timing of the coil current iLu estimated by the zero cross timing estimation unit 25. After that, after the coil current iLu zero-crosses from the positive direction to the negative direction, the gate control unit 26 turns on the switching elements M1 and M4 at the timing when the coil current iLu zero-crosses again from the negative direction to the positive direction.

前述説明では、出力電流を正とする場合を示しているが、出力電流が負の場合については、スイッチング素子Ｍ１，Ｍ４のオンオフタイミングについて、スイッチング素子Ｍ２，Ｍ３のオンオフタイミングと入れ替えて制御すれば良い。   In the above description, the case where the output current is positive is shown. However, in the case where the output current is negative, the on / off timing of the switching elements M1 and M4 can be controlled by replacing the on / off timing of the switching elements M2 and M3. good.

なお、図１０は、出力電流を負とした場合について、図７に対応したタイミングチャートを概略的に示している。この場合、スイッチング素子Ｍ２およびＭ３をオンオフした後、コイル電流ｉＬｕが負の最大値から漸減してゼロクロスするタイミングまでの間にスイッチング素子Ｍ１およびＭ４をオンオフすることで少数キャリアの蓄積量を制御するが、コイル電流ｉＬｕがゼロクロスするタイミングの所定時間ｔ１前にターンオフすることで、少数キャリアの蓄積量を適切な値に調整でき、スイッチング素子Ｍ２を適切なタイミングにてターンオンすることができる。   FIG. 10 schematically shows a timing chart corresponding to FIG. 7 when the output current is negative. In this case, after the switching elements M2 and M3 are turned on and off, the amount of minority carriers stored is controlled by turning on and off the switching elements M1 and M4 between the time when the coil current iLu gradually decreases from the negative maximum value and reaches zero crossing. However, by turning off the coil current iLu at a predetermined time t1 before the zero crossing, the minority carrier accumulation amount can be adjusted to an appropriate value, and the switching element M2 can be turned on at an appropriate timing.

この場合、図９における初期電流用所定時間演算部が行う演算処理については、初期電流用所定時間演算部２４は、ステップＳ３において初期電流用スイッチをＭ１，Ｍ４としたときに、逆回復電荷ΔＱの量を
ΔＱ2 ← （Ｖｏｕｔ2 − Ｖｉｎ2）・Ｃ ／ ２Ｖｉｎ …（２）
と設定する（ステップＳ８）。 In this case, with respect to the calculation processing performed by the initial current predetermined time calculation unit in FIG. 9, the initial current predetermined time calculation unit 24 sets the reverse recovery charge ΔQ when the initial current switches are set to M1 and M4 in step S3. ΔQ 2 ← (Vout 2 −Vin 2 ) · C / 2 Vin (2)
Is set (step S8).

初期電流用所定時間演算部２４は、逆回復電荷ΔＱが０よりも小さい場合にはΔＱを０と設定し（ステップＳ９およびＳ１０）、ステップＳ７において逆回復電荷ΔＱに予め対応付けられた所定時間ｔ１をゲート制御部２６に出力する。この場合、ゲート制御部２６は、ゼロクロスタイミング推測部２５により推測されたコイル電流ｉＬｕのゼロクロス推測タイミングから所定時間ｔ１だけ前の時点でスイッチング素子Ｍ１，Ｍ４をターンオフする。その後、コイル電流ｉＬｕが負方向から正方向にゼロクロスした後、コイル電流ｉＬｕが再び正方向から負方向にゼロクロスしたタイミングでスイッチング素子Ｍ２，Ｍ３をターンオンする。   The initial current predetermined time calculation unit 24 sets ΔQ to 0 when the reverse recovery charge ΔQ is smaller than 0 (steps S9 and S10), and the predetermined time previously associated with the reverse recovery charge ΔQ in step S7. The t1 is output to the gate control unit 26. In this case, the gate control unit 26 turns off the switching elements M1 and M4 at a time point a predetermined time t1 before the zero cross estimation timing of the coil current iLu estimated by the zero cross timing estimation unit 25. Thereafter, after the coil current iLu zero-crosses from the negative direction to the positive direction, the switching elements M2 and M3 are turned on at the timing when the coil current iLu zero-crosses again from the positive direction to the negative direction.

前述の（１）式、（２）式は、入力側の寄生キャパシタＣ１およびＣ２の合成容量による蓄電エネルギー（ＣＶ2／２）と、出力側の寄生キャパシタＣ３およびＣ４の合成容量による蓄電エネルギー（ＣＶ2／２）との差分が、コイル７ｕの通電電流ｉＬｕの逆回復電流のエネルギー（ＬＩ2／２）と等しくなることを考慮すると共に、寄生ダイオードＤ２の逆回復電流通電期間におけるコイル電流ｉＬｕの積分値を逆回復電荷ΔＱであると仮定すると導出できる。 The aforementioned equation (1), (2), the input side of the combined capacitance due to the energy stored in the parasitic capacitors C1 and C2 (CV 2/2), the energy stored by the combined capacitance of the output side of the parasitic capacitors C3 and C4 ( CV 2/2) the difference between, together with considering that equal to the energy of the reverse recovery current of the current flowing iLu coils 7u (LI 2/2), the coil current iLu in reverse recovery current conduction period of the parasitic diode D2 Assuming that the integrated value of is the reverse recovery charge ΔQ, it can be derived.

図１１（ａ）は、逆回復電流の所定時間ｔ１の依存性の実験結果を示している。この図１１（ａ）には、「小」、「中」、「大」の３通りの逆回復電流特性を示している。ここでいうデッドタイムはハーフブリッジ回路での実験条件において上下アームのスイッチング素子を同時オフとするように制御する時間であり、本発明でいう所定時間ｔ１に依存した時間を示している。この図１０（ａ）におけるデッドタイムが大きければ逆回復電流Ｉの最大値が増加する傾向にあることがわかる。これは、寄生容量の少数キャリア蓄積効果により少数キャリアの蓄積量が大きければ逆回復電流Ｉが大きくなることを示している。   FIG. 11A shows the experimental result of the dependence of the reverse recovery current on the predetermined time t1. FIG. 11A shows three types of reverse recovery current characteristics of “small”, “medium”, and “large”. The dead time here is a time for controlling the switching elements of the upper and lower arms to be simultaneously turned off under the experimental conditions in the half-bridge circuit, and indicates a time depending on the predetermined time t1 in the present invention. It can be seen that the maximum value of the reverse recovery current I tends to increase if the dead time in FIG. This indicates that the reverse recovery current I increases as the minority carrier accumulation amount increases due to the minority carrier accumulation effect of the parasitic capacitance.

また、図１１（ｂ）は、逆回復電荷のデッドタイム依存性の実験結果を示している。この図１１（ｂ）に示すように、デッドタイムが「小」から「大」となる範囲では、デッドタイムが大きくなれば逆回復電荷ΔＱが増すことが確認されている。しかも、デッドタイムが「小」から「大」となる範囲では、逆回復電荷ΔＱも線形的に増加（一次近似可能）であるという特性が得られている。   FIG. 11B shows the experimental results of the dead time dependence of the reverse recovery charge. As shown in FIG. 11B, it has been confirmed that the reverse recovery charge ΔQ increases as the dead time increases in the range where the dead time changes from “small” to “large”. In addition, in the range where the dead time is from “small” to “large”, the reverse recovery charge ΔQ is also linearly increased (primary approximation is possible).

したがって、スイッチング素子Ｍ１〜Ｍ４の諸特性を予め測定したりシミュレーション結果を算出し、当該結果に応じて逆回復電荷ΔＱおよび所定時間ｔ１の関係を導出し、逆回復電荷ΔＱに応じて所定時間ｔ１を一意に対応付けて駆動制御回路２の内部メモリのテーブルに記憶させたり、逆回復電荷ΔＱから所定時間ｔ１を算出可能な一次近似式を記憶させたりすると良い。すると、駆動制御回路２は、ステップＳ７において逆回復電荷ΔＱに応じた所定時間ｔ１を算出できる。逆回復電荷ΔＱは電流依存性もあるため、電流依存性を考慮した近似式を用いれば、さらに精度よく所定時間ｔ１を算出できる。電流依存性が線形の場合は、２次の近似式となる。   Therefore, various characteristics of the switching elements M1 to M4 are measured in advance or a simulation result is calculated, and the relationship between the reverse recovery charge ΔQ and the predetermined time t1 is derived according to the result, and the predetermined time t1 according to the reverse recovery charge ΔQ. May be stored in a table in the internal memory of the drive control circuit 2 in association with each other, or a primary approximate expression that can calculate the predetermined time t1 from the reverse recovery charge ΔQ may be stored. Then, the drive control circuit 2 can calculate the predetermined time t1 according to the reverse recovery charge ΔQ in step S7. Since the reverse recovery charge ΔQ also has a current dependency, the predetermined time t1 can be calculated with higher accuracy by using an approximate expression that takes into account the current dependency. When the current dependency is linear, a quadratic approximate expression is obtained.

図７の（６）のタイミングに示すように、ゲート制御部２６が適切なタイミングでゲート信号をスイッチング素子Ｍ１にオン制御信号（オン制御電圧）を印加することで、スイッチング素子Ｍ１のドレイン−ソース間電圧をほぼゼロボルトとした状態にてスイッチング素子Ｍ１をターンオンできる。このような動作はＶ相、Ｗ相においても同様である。   As shown in the timing of (6) in FIG. 7, the gate control unit 26 applies an on control signal (on control voltage) to the switching element M1 at an appropriate timing, whereby the drain-source of the switching element M1. The switching element M1 can be turned on in a state where the inter-voltage is substantially zero volts. Such an operation is the same in the V phase and the W phase.

要するに、本実施形態によれば、次のような特徴的な動作を示す。駆動制御回路２がスイッチング素子Ｍ２，Ｍ３をオフした状態のままスイッチング素子Ｍ１，Ｍ４をオンするとコイル電流ｉＬｕを正方向に通電する。その後、スイッチング素子Ｍ１，Ｍ４をオフすることでコイル電流ｉＬｕが当該コイル７ｕの自己誘導作用により正方向最大値からゼロに漸減し、当該コイル７ｕの通電電流ｉＬｕがゼロクロスする所定時間ｔ１前にスイッチング素子Ｍ２，Ｍ３についてオンオフ動作を完了することで、コイル電流ｉＬｕのゼロクロスタイミングまでにスイッチング素子Ｍ２，Ｍ３の寄生ダイオードＤ２，Ｄ３の蓄積キャリアの量を制御している。すると、コイル７ｕの通電電流ｉＬｕが逆方向に反転したときに、寄生ダイオードＤ２，Ｄ３の蓄積少数キャリアを消滅させる際の逆回復時間ｔ２を調整できる。   In short, according to the present embodiment, the following characteristic operation is shown. When the drive control circuit 2 turns on the switching elements M1 and M4 with the switching elements M2 and M3 turned off, the coil current iLu is energized in the positive direction. Thereafter, by turning off the switching elements M1 and M4, the coil current iLu gradually decreases from the positive maximum value to zero due to the self-induction action of the coil 7u, and the switching is performed before a predetermined time t1 when the energization current iLu of the coil 7u crosses zero. By completing the on / off operation for the elements M2 and M3, the amount of accumulated carriers in the parasitic diodes D2 and D3 of the switching elements M2 and M3 is controlled by the zero cross timing of the coil current iLu. Then, when the energization current iLu of the coil 7u is reversed in the reverse direction, the reverse recovery time t2 when extinguishing the accumulated minority carriers of the parasitic diodes D2 and D3 can be adjusted.

そして、この逆回復電流Ｉをスイッチング素子Ｍ２のドレイン−ソース間に流れる初期電流とすることでコイル７ｕの電流ｉＬｕを逆方向に初期通電して適切に（例えば強く多く）引くことができるため、寄生キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４並びにコイル７ｕによって適切な共振状態を形成することができる。   Since the reverse recovery current I is set as an initial current flowing between the drain and source of the switching element M2, the current iLu of the coil 7u can be initially energized in the reverse direction and appropriately drawn (for example, strongly). An appropriate resonance state can be formed by the parasitic capacitors C1, C2, C3, C4 and the coil 7u.

したがって、コイル電流ｉＬｕ（出力電流)が正の場合で、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより小さい場合であっても、逆回復電流Ｉを積極的に利用することで寄生キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４並びにコイル７ｕにより適切な共振状態を形成することができ、これにより、ゼロボルトスイッチング（ＺＶＳ）を実現できる。同様に、コイル電流ｉＬｕ（出力電流）が負の場合で、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより大きい場合であっても、逆回復電流を積極的に利用して共振状態を構成することができ、これにより、ゼロボルトスイッチングを実現できる。   Therefore, even when the coil current iLu (output current) is positive and the output voltage Vout is smaller than the input voltage Vin, the parasitic capacitors C1, C2, C3 are actively used by actively using the reverse recovery current I. An appropriate resonance state can be formed by C4 and the coil 7u, thereby realizing zero volt switching (ZVS). Similarly, even when the coil current iLu (output current) is negative and the output voltage Vout is larger than the input voltage Vin, the reverse recovery current can be actively used to form a resonance state. Thereby, zero volt switching is realizable.

なお、特許文献２記載の技術思想では、本実施形態の出力電流が正となる場合に対応付けて説明すると、コイル電流ｉＬｕがゼロクロスしコイル電流ｉＬｕが負となったタイミング後にスイッチング素子Ｍ２、Ｍ３をターンオフしている。この場合、スイッチング素子Ｍ２，Ｍ３にコイル電流ｉＬｕが流れている状態になる。このため、スイッチング素子Ｍ２，Ｍ３のターンオフ時はハードスイッチングとなり、スイッチング素子Ｍ２，Ｍ３のターンオフ損失が発生する。   The technical idea described in Patent Document 2 will be described in association with the case where the output current of the present embodiment is positive. When the coil current iLu crosses zero and the coil current iLu becomes negative, the switching elements M2, M3 Is turned off. In this case, the coil current iLu flows through the switching elements M2 and M3. For this reason, hard switching is performed when the switching elements M2 and M3 are turned off, and a turn-off loss of the switching elements M2 and M3 occurs.

本実施形態では、コイル電流ｉＬｕがゼロクロスするタイミングの所定時間ｔ１前にスイッチング素子Ｍ２，Ｍ３をターンオフしているため、スイッチング素子Ｍ２のドレイン−ソース間電圧は寄生ダイオードＤ２の順方向電圧値でほぼ安定した状態でターンオフできる。したがって、このようなターンオフ損失が発生することもなくなる。   In the present embodiment, since the switching elements M2 and M3 are turned off before the predetermined time t1 when the coil current iLu zero-crosses, the drain-source voltage of the switching element M2 is almost equal to the forward voltage value of the parasitic diode D2. Turn off in a stable state. Therefore, such a turn-off loss does not occur.

特に、駆動制御回路２は、ゼロクロスタイミング推測部２５がコイル電流ｉＬｕのゼロスタイミングを推測し、推測ゼロクロスタイミングから逆回復電荷ΔＱに一意に対応付けられた所定時間ｔ１前のタイミングにおいてスイッチング素子Ｍ２，Ｍ３をオフするため、所定時間ｔ１を制御することで寄生ダイオードＤ２，Ｄ３の蓄積キャリア量を制御することができ、適切なタイミングでスイッチング素子Ｍ１、Ｍ４をターンオンすることができる。   In particular, in the drive control circuit 2, the zero cross timing estimation unit 25 estimates the zeros timing of the coil current iLu, and at the timing before the predetermined time t1 uniquely associated with the reverse recovery charge ΔQ from the estimated zero cross timing, Since M3 is turned off, the amount of accumulated carriers in the parasitic diodes D2 and D3 can be controlled by controlling the predetermined time t1, and the switching elements M1 and M4 can be turned on at an appropriate timing.

また、駆動制御回路２は、逆回復電荷ΔＱに一次近似して算出された所定時間ｔ１前にスイッチング素子Ｍ２，Ｍ３をオフすることでも適切なタイミングでスイッチング素子Ｍ１，Ｍ４をターンオンすることができる。   Further, the drive control circuit 2 can turn on the switching elements M1 and M4 at an appropriate timing by turning off the switching elements M2 and M3 before a predetermined time t1 calculated by first-order approximation to the reverse recovery charge ΔQ. .

（第２実施形態）
図１２および図１３は、本発明の第２実施形態を示すもので、前述実施形態と異なるところは電力変換回路をバックコンバータに適用したところにある。
以下、Ｕ相，Ｖ相，Ｗ相について同様であるため、Ｕ相の電力変換回路に適用した例のみを示す。図１２には電力変換回路５ｕに代わる電力変換回路１５ｕの電気的構成を示している。この電力変換回路１５ｕはバックコンバータの回路構成によるものである。 (Second Embodiment)
FIG. 12 and FIG. 13 show a second embodiment of the present invention. The difference from the previous embodiment is that a power conversion circuit is applied to a buck converter.
Hereinafter, since the same applies to the U phase, the V phase, and the W phase, only examples applied to the U-phase power conversion circuit are shown. FIG. 12 shows an electrical configuration of a power conversion circuit 15u that replaces the power conversion circuit 5u. This power conversion circuit 15u has a circuit configuration of a buck converter.

図１２に示すように、電力変換回路１５ｕは、上アーム側のスイッチング素子Ｍ１および下アーム側のスイッチング素子Ｍ２を入力端子１５ａおよび１５ｂ間に直列接続すると共に、当該スイッチング素子Ｍ１およびＭ２の共通接続点をコイル７ｕの一端に接続して構成されている。なお、本実施形態においては、スイッチング素子Ｍ１，Ｍ２は、それぞれ第１、第２スイッチング素子として構成されている。コイル７ｕの他端はコンデンサ８ｕの一端に接続されると共に出力端子１５ｃに接続されている。このバックコンバータによる電力変換回路１５ｕは、半導体集積回路装置内に構成される。   As shown in FIG. 12, the power conversion circuit 15u connects the switching element M1 on the upper arm side and the switching element M2 on the lower arm side in series between the input terminals 15a and 15b, and the common connection of the switching elements M1 and M2 A point is connected to one end of the coil 7u. In the present embodiment, the switching elements M1 and M2 are configured as first and second switching elements, respectively. The other end of the coil 7u is connected to one end of the capacitor 8u and to the output terminal 15c. The power conversion circuit 15u using the buck converter is configured in a semiconductor integrated circuit device.

このようなバックコンバータの回路形態でもほぼ同様に、特にコイル７ｕに流れる電流ｉＬｕ（出力電流）が正の場合で、且つ出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの１／２よりも小さいときには、図１３（ａ）の比較例に示すように、例えばコイル電流ｉＬｕがゼロクロスするタイミングにてスイッチング素子Ｍ２、Ｍ３をターンオフすると、蓄積電荷をスイッチング素子Ｍ２の寄生キャパシタに十分に充電できなくなり、スイッチング素子Ｍ１のドレイン−ソース間電圧をほぼゼロボルトにできないままスイッチング素子Ｍ１をターンオンする虞がある。   In the circuit configuration of such a buck converter, in a similar manner, particularly when the current iLu (output current) flowing through the coil 7u is positive and the output voltage Vout is smaller than ½ of the input voltage Vin, FIG. As shown in the comparative example of a), for example, when the switching elements M2 and M3 are turned off at the timing when the coil current iLu crosses zero, the stored charge cannot be sufficiently charged in the parasitic capacitor of the switching element M2, and the drain of the switching element M1 -There is a possibility that the switching element M1 is turned on while the voltage between the sources cannot be reduced to substantially zero volts.

そこで、本実施形態では逆回復電荷ΔＱ3を、
ΔＱ3＝（（Ｖｉｎ−Ｖｏｕｔ）2−Ｖｉｎ2）・Ｃ／２Ｖｏｕｔ …（３）
と設定し、当該逆回復電荷ΔＱ3に応じた所定時間ｔ１を設定すると良い。すると、本実施形態の動作として図１３（ｂ）に示すように、逆回復電荷ΔＱが寄生キャパシタに注入されることで、コイルｉＬｕの初期電流の負方向電流勾配、負電流最大値を増大して制御でき、これに応じてスイッチング素子Ｍ１の寄生キャパシタＣ１から放電させることができスイッチング素子Ｍ１のドレイン−ソース間電圧をほぼゼロボルトにできる。これにより、ゼロボルトスイッチングを実現できる。 Therefore, in this embodiment, the reverse recovery charge ΔQ 3 is
ΔQ 3 = ((Vin−Vout) 2 −Vin 2 ) · C / 2Vout (3)
And a predetermined time t1 corresponding to the reverse recovery charge ΔQ 3 may be set. Then, as shown in FIG. 13B, the reverse recovery charge ΔQ is injected into the parasitic capacitor as the operation of the present embodiment, thereby increasing the negative current gradient and the negative current maximum value of the initial current of the coil iLu. According to this, the parasitic capacitor C1 of the switching element M1 can be discharged, and the drain-source voltage of the switching element M1 can be made substantially zero volts. Thereby, zero volt switching is realizable.

同様に、コイル電流ｉＬｕ（出力電流）が負の場合で、且つ、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの１／２より大きいときには、スイッチング素子Ｍ２のドレイン−ソース間電圧をほぼゼロボルトにできないままスイッチング素子Ｍ２をターンオンする虞があるため、逆回復電荷ΔＱ4を、
ΔＱ4＝（Ｖｏｕｔ2−（Ｖｉｎ−Ｖｏｕｔ）2）・Ｃ／２（Ｖｉｎ−Ｖｏｕｔ）
…（４）
と設定し、当該逆回復電荷ΔＱ4に応じた所定時間ｔ１を設定すると良い。すると、スイッチング素子Ｍ２のドレイン−ソース間電圧をほぼゼロボルトとした状態でスイッチング素子Ｍ２をターンオンできる。本実施形態によれば、電力変換回路１５ｕをバックコンバータにより構成した場合であっても前述実施形態とほぼ同様に適用できる。 Similarly, when the coil current iLu (output current) is negative and the output voltage Vout is greater than ½ of the input voltage Vin, the switching element M2 cannot be set to a drain-source voltage of approximately zero volts, and the switching element Since there is a possibility of turning on M2, reverse recovery charge ΔQ 4 is
ΔQ 4 = (Vout 2 − (Vin−Vout) 2 ) · C / 2 (Vin−Vout)
... (4)
And a predetermined time t1 corresponding to the reverse recovery charge ΔQ 4 is preferably set. Then, the switching element M2 can be turned on in a state where the drain-source voltage of the switching element M2 is substantially zero volts. According to the present embodiment, even when the power conversion circuit 15u is configured by a buck converter, it can be applied in substantially the same manner as in the previous embodiment.

（第３実施形態）
図１４および図１５は、本発明の第３実施形態を示すもので、前述実施形態と異なるところは電力変換回路をブーストコンバータに適用したところにある。
以下、Ｕ相、Ｖ相、Ｗ相について同様であるため、Ｕ相の電力変換回路に適用した例のみを示す。図１４には電力変換回路５ｕに代わる電力変換回路２５ｕの電気的構成を示している。この電力変換回路２５ｕはブーストコンバータによるもので、電力変換回路２５ｕは半導体集積回路装置内に構成される。 (Third embodiment)
FIG. 14 and FIG. 15 show a third embodiment of the present invention. The difference from the previous embodiment is that a power conversion circuit is applied to a boost converter.
Hereinafter, since the same applies to the U phase, the V phase, and the W phase, only examples applied to the U-phase power conversion circuit are shown. FIG. 14 shows an electrical configuration of a power conversion circuit 25u that replaces the power conversion circuit 5u. The power conversion circuit 25u is a boost converter, and the power conversion circuit 25u is configured in a semiconductor integrated circuit device.

電力変換回路２５ｕは、上アーム側のスイッチング素子Ｍ３および下アーム側のスイッチング素子Ｍ４を出力端子２５ｃおよび２５ｄ間に直列接続すると共に、当該スイッチング素子Ｍ３およびＭ４の共通接続点をコイル７ｕの一端に接続して構成されている。コイル７ｕの他端は入力端子２５ａに接続されている。なお、本実施形態においては、スイッチング素子Ｍ３〜Ｍ４は、それぞれ第１、第２スイッチング素子として構成されている。   The power conversion circuit 25u connects the switching element M3 on the upper arm side and the switching element M4 on the lower arm side in series between the output terminals 25c and 25d, and a common connection point of the switching elements M3 and M4 is connected to one end of the coil 7u. Connected and configured. The other end of the coil 7u is connected to the input terminal 25a. In the present embodiment, the switching elements M3 to M4 are configured as first and second switching elements, respectively.

このような場合には、コイル電流ｉＬｕ（出力電流）が正の場合で、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの２倍より小さいときには、図１５（ａ）に示すように、スイッチング素子Ｍ４をゼロボルトスイッチングできない虞があるため、本実施形態では逆回復電荷ΔＱ5を、
ΔＱ5＝（Ｖｉｎ2−（Ｖｏｕｔ−Ｖｉｎ）2）・Ｃ／２（Ｖｏｕｔ−Ｖｉｎ）
…（５）
と設定し、当該逆回復電荷ΔＱ5に応じた所定時間ｔ１を設定すると良い。すると、本実施形態の動作として図１５（ｂ）に示すように、スイッチング素子Ｍ４をゼロボルトスイッチングできる。 In such a case, when the coil current iLu (output current) is positive and the output voltage Vout is smaller than twice the input voltage Vin, the switching element M4 is switched to zero volts as shown in FIG. In this embodiment, the reverse recovery charge ΔQ 5 is
ΔQ 5 = (Vin 2 − (Vout−Vin) 2 ) · C / 2 (Vout−Vin)
... (5)
And a predetermined time t1 corresponding to the reverse recovery charge ΔQ 5 may be set. Then, as an operation of the present embodiment, as shown in FIG. 15B, the switching element M4 can be zero-volt switched.

同様に、コイル電流ｉＬｕ（出力電流）が負の場合で、且つ、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの２倍より大きいときには、スイッチング素子Ｍ３のドレイン−ソース間電圧をほぼゼロボルトにできないままスイッチング素子Ｍ３をターンオンしてしまう虞があるため、逆回復電荷ΔＱ6を、
ΔＱ6＝（（Ｖｏｕｔ−Ｖｉｎ）2−Ｖｉｎ2）・Ｃ／２Ｖｉｎ …（６）
と設定し、当該逆回復電荷ΔＱ6に応じた所定時間ｔ１を設定すると良い。すると、スイッチング素子Ｍ３のドレイン−ソース間電圧をほぼゼロボルトとした状態でスイッチング素子Ｍ３をターンオンできる。本実施形態によれば、電力変換回路２５ｕをブーストコンバータにより構成した場合であっても前述実施形態とほぼ同様に適用できる。 Similarly, when the coil current iLu (output current) is negative and the output voltage Vout is larger than twice the input voltage Vin, the switching element M3 cannot be set to the drain-source voltage of the switching element M3. Since the reverse recovery charge ΔQ 6 is
ΔQ 6 = ((Vout−Vin) 2 −Vin 2 ) · C / 2Vin (6)
And a predetermined time t1 corresponding to the reverse recovery charge ΔQ 6 may be set. Then, the switching element M3 can be turned on in a state where the drain-source voltage of the switching element M3 is substantially zero volts. According to the present embodiment, even if the power conversion circuit 25u is configured by a boost converter, it can be applied in substantially the same manner as in the previous embodiment.

（第４実施形態）
図１６および図１７は、本発明の第４実施形態を示すもので、前述実施形態と異なるところは電力変換回路を反転形バックブーストコンバータに適用したところにある。
以下、Ｕ相、Ｖ相、Ｗ相について同様であるため、Ｕ相の電力変換回路に適用した例のみを示す。図１６には電力変換回路５ｕに代わる電力変換回路３５ｕの電気的構成を示している。この電力変換回路３５ｕは反転形バックブーストコンバータによる。 (Fourth embodiment)
FIGS. 16 and 17 show a fourth embodiment of the present invention. The difference from the previous embodiment is that a power conversion circuit is applied to an inverting buck-boost converter.
Hereinafter, since the same applies to the U phase, the V phase, and the W phase, only examples applied to the U-phase power conversion circuit are shown. FIG. 16 shows an electrical configuration of a power conversion circuit 35u that replaces the power conversion circuit 5u. The power conversion circuit 35u is an inverting buck-boost converter.

電力変換回路３５ｕは、入力側のスイッチング素子Ｍ５および出力側のスイッチング素子Ｍ６を入力端子３５ａおよび出力端子３５ｃ間に直列接続すると共に、当該スイッチング素子Ｍ５およびＭ６の共通接続点をコイル７ｕの一端に接続して構成されている。これらのスイッチング素子Ｍ５およびＭ６はそれぞれＮチャネル型のパワーＭＯＳＦＥＴにより構成されている。コイル７ｕの他端は入力端子３５ｂおよび出力端子３５ｄの共通接続点に接続されている。なお、本実施形態においては、スイッチング素子Ｍ５〜Ｍ６は、それぞれ第１、第２スイッチング素子として構成されている。   The power conversion circuit 35u connects the switching element M5 on the input side and the switching element M6 on the output side in series between the input terminal 35a and the output terminal 35c, and a common connection point of the switching elements M5 and M6 is connected to one end of the coil 7u. Connected and configured. These switching elements M5 and M6 are each constituted by an N-channel type power MOSFET. The other end of the coil 7u is connected to a common connection point of the input terminal 35b and the output terminal 35d. In the present embodiment, the switching elements M5 to M6 are configured as first and second switching elements, respectively.

このような場合には、コイル電流ｉＬｕ（出力電流）が正の場合で、出力電圧Ｖｏｕｔの絶対値が入力電圧Ｖｉｎより小さいときには、図１７（ａ）に示すように、スイッチング素子Ｍ５をゼロボルトスイッチングできなくなる。   In such a case, when the coil current iLu (output current) is positive and the absolute value of the output voltage Vout is smaller than the input voltage Vin, the switching element M5 is switched to zero volts as shown in FIG. become unable.

そこで、本実施形態では逆回復電荷ΔＱ7を、
ΔＱ7＝（Ｖｉｎ2−Ｖｏｕｔ2）・Ｃ／２｜Ｖｏｕｔ｜ …（７）
と設定し、当該逆回復電荷ΔＱ7に応じた所定時間ｔ１を設定すると良い。本実施形態の動作として図１７（ｂ）に示すように、スイッチング素子Ｍ５をゼロボルトスイッチングできる。 Therefore, in this embodiment, the reverse recovery charge ΔQ 7 is
ΔQ 7 = (Vin 2 −Vout 2 ) · C / 2 | Vout | (7)
And a predetermined time t1 corresponding to the reverse recovery charge ΔQ 7 is set. As an operation of this embodiment, as shown in FIG. 17B, the switching element M5 can be zero-volt switched.

同様に、コイル電流ｉＬｕ（出力電流）が負の場合で、且つ、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより大きいときには、スイッチング素子Ｍ６のドレイン−ソース間電圧をほぼゼロボルトにできないままスイッチング素子Ｍ６をターンオンする虞があるため、逆回復電荷ΔＱ8を、
ΔＱ8＝（Ｖｏｕｔ2−Ｖｉｎ2）・Ｃ／２Ｖｉｎ …（８）
と設定し、当該逆回復電荷ΔＱ8に応じた所定時間ｔ１を設定すると良い。すると、スイッチング素子Ｍ６のドレイン−ソース間電圧をほぼゼロボルトとした状態でスイッチング素子Ｍ６をターンオンできる。本実施形態によれば、電力変換回路３５ｕをブーストコンバータにより構成した場合であっても前述実施形態とほぼ同様に適用できる。 Similarly, when the coil current iLu (output current) is negative and the output voltage Vout is larger than the input voltage Vin, the switching element M6 is turned on while the drain-source voltage of the switching element M6 cannot be made substantially zero volts. Since there is a possibility, reverse recovery charge ΔQ 8
ΔQ 8 = (Vout 2 −Vin 2 ) · C / 2Vin (8)
And a predetermined time t1 corresponding to the reverse recovery charge ΔQ 8 is set. Then, the switching element M6 can be turned on in a state where the drain-source voltage of the switching element M6 is substantially zero volts. According to the present embodiment, even if the power conversion circuit 35u is configured by a boost converter, it can be applied in substantially the same manner as in the previous embodiment.

（第５実施形態）
図１８および図１９は、本発明の第５実施形態を示すもので、前述実施形態と異なるところは、初期電流調整用のスイッチング素子のオンオフタイミングのバリエーションを変更しているところにある。前述実施形態と同一部分については同一符号を付して説明を省略する。 (Fifth embodiment)
18 and 19 show a fifth embodiment of the present invention. The difference from the above-described embodiment is that the variation of the on / off timing of the switching element for initial current adjustment is changed. The same parts as those in the previous embodiment are denoted by the same reference numerals and the description thereof is omitted.

図１８および図１９は、それぞれ出力電流が正の場合について図７に対応したタイミングチャートを示している。図１８および図１９に示すように、初期電流調整用のスイッチング素子Ｍ２、Ｍ３のオンオフタイミングを調整するときには、図１８に示すように、オンタイミングを固定してオン通電期間をｔｂからｔａに変化させてオフタイミングを変更して調整しても良い。また、図１９に示すように、オンオフタイミングのオン通電期間をｔｃ＝ｔｄで一定としてオンオフタイミングのそれぞれを変更して調整しても良い。このような実施形態によれば、前述実施形態と同様の作用効果を奏すると共に、実用的に各スイッチング素子の寄生容量に対する少数キャリアの蓄積量を制御できる。   FIG. 18 and FIG. 19 show timing charts corresponding to FIG. 7 when the output current is positive. As shown in FIGS. 18 and 19, when adjusting the on / off timing of the switching elements M2 and M3 for adjusting the initial current, the on-energization period is changed from tb to ta with the on timing fixed as shown in FIG. The off timing may be changed and adjusted. Further, as shown in FIG. 19, the on / off timing may be adjusted by changing the on / off timing with the on-energization period of the on / off timing being constant at tc = td. According to such an embodiment, the same effects as those of the above-described embodiment can be obtained, and the amount of minority carriers accumulated with respect to the parasitic capacitance of each switching element can be practically controlled.

（他の実施形態）
本発明は、前記した実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
電動機１は、３相電動機に限らず、例えば、単相電動機や５相電動機を適用しても良い。この場合、各相毎にＤＣ−ＤＣコンバータによる電力変換回路を設けた形態に適用できる。前述実施形態では３相毎に１つずつ電力変換回路５ｕ，５ｖ，５ｗを設けた実施形態を示したが、電力変換回路の数は限られない。また、電動機に限らず、発電機に適用しても良い。電動機１をハイブリッド車の動力発生装置として適用したが、例えば、電気自動車の回転機の動力を発生するための装置として適用しても良い。 (Other embodiments)
The present invention is not limited to the above-described embodiments, and for example, the following modifications or expansions are possible.
The motor 1 is not limited to a three-phase motor, and may be a single-phase motor or a five-phase motor, for example. In this case, the present invention can be applied to a configuration in which a power conversion circuit using a DC-DC converter is provided for each phase. In the above-described embodiment, the power converter circuits 5u, 5v, and 5w are provided for each of the three phases. However, the number of power converter circuits is not limited. Moreover, you may apply not only to an electric motor but to a generator. Although the electric motor 1 is applied as a power generation device for a hybrid vehicle, for example, it may be applied as a device for generating power for a rotating machine of an electric vehicle.

前述実施形態では、スイッチング素子Ｍ２の寄生ダイオードＤ２に蓄積する逆回復電荷ΔＱを考慮した（１）〜（８）式を適用し、コイル電流ｉＬｕがゼロクロスする所定時間ｔ１前にスイッチング素子Ｍ２、Ｍ３を共にターンオフする実施形態を示したが、このタイミングは実用的範囲でマージンを設定すると良い。また、前述実施形態ではコイル７ｕがゼロクロスする所定時間ｔ１前にターンオフする実施形態を示したが、寄生容量の少数キャリア蓄積量をコイル７ｕの電流ｉＬｕがゼロクロスするまでに適切に制御できれば、コイル電流ｉＬｕがゼロクロスする直前のタイミングにてオンオフして少数キャリアの蓄積量を制御しても良い。   In the above embodiment, the equations (1) to (8) are applied in consideration of the reverse recovery charge ΔQ accumulated in the parasitic diode D2 of the switching element M2, and the switching elements M2, M3 before the predetermined time t1 when the coil current iLu crosses zero. Although an embodiment in which both are turned off has been shown, it is preferable to set a margin within a practical range for this timing. In the above-described embodiment, the embodiment is shown in which the coil 7u is turned off before the predetermined time t1 when the coil 7u crosses zero. However, if the amount of minority carriers accumulated in the parasitic capacitance can be appropriately controlled before the current iLu of the coil 7u crosses zero, the coil current The minority carrier accumulation amount may be controlled by turning on and off at a timing immediately before iLu zero-crosses.

前述実施形態では、例えば第１実施形態においては、ゼロクロスタイミング推測部２５が推測した推測ゼロクロスタイミングよりも所定時間ｔ１前に初期電流用スイッチとなるスイッチング素子Ｍ２，Ｍ３をオフすることで蓄積キャリアの量を制御する実施形態を示した。駆動制御回路２が、所定時間ｔ１を演算できれば、初期電流用スイッチとなるスイッチング素子Ｍ２、Ｍ３をオフした時点から選択対象スイッチとなるスイッチング素子Ｍ１，Ｍ４をターンオンする時点までの時間（すなわちデッドタイム）を算出できる。   In the above-described embodiment, for example, in the first embodiment, the switching carriers M2 and M3 serving as the initial current switches are turned off a predetermined time t1 before the estimated zero-cross timing estimated by the zero-cross timing estimating unit 25, thereby An embodiment for controlling the amount was shown. If the drive control circuit 2 can calculate the predetermined time t1, the time from when the switching elements M2 and M3 serving as the initial current switches are turned off to when the switching elements M1 and M4 serving as the selection target switches are turned on (that is, dead time) ) Can be calculated.

このため、駆動制御回路２が、スイッチング素子Ｍ２、Ｍ３をオフしてからスイッチング素子Ｍ１、Ｍ４をターンオンするまでのデッドタイムを算出し、スイッチング素子Ｍ２、Ｍ３のオフタイミングから蓄積キャリア量に一意に対応付けられたデッドタイムだけ経過したタイミングにおいてスイッチング素子Ｍ１、Ｍ４をターンオンするような回路ブロック構成としても良い。第２実施形態以降の実施形態でも同様である。スイッチング素子は、パワーＭＯＳＦＥＴに限られずＲＣ−ＩＧＢＴを適用しても良い。   Therefore, the drive control circuit 2 calculates a dead time from turning off the switching elements M2 and M3 to turning on the switching elements M1 and M4, and uniquely determines the accumulated carrier amount from the off timing of the switching elements M2 and M3. A circuit block configuration may be adopted in which the switching elements M1 and M4 are turned on at the timing when the associated dead time has elapsed. The same applies to the second and subsequent embodiments. The switching element is not limited to a power MOSFET, and an RC-IGBT may be applied.

図面中、Ａは制御システム、１は電動機、２Ａは駆動制御装置、２は駆動制御回路（駆動制御手段）、３は３相コンバータ、４はバッテリ、５ｕ〜５ｗは電力変換回路、６ｕ〜６ｗはスイッチング回路、７ｕ〜７ｗはコイル、８ｕ〜８ｗはコンデンサ、１０ｕ〜１０ｗは電圧センサ、１１ｕ〜１１ｗは電流センサ、１２ｕ〜１２ｗは電流センサ、１５ｕ、２５ｕ、３５ｕは電力変換回路、２４はゼロクロスタイミング推測部（ゼロクロスタイミング推測手段）、Ｍ１〜Ｍ４はスイッチング素子、Ｄ１〜Ｄ６は寄生ダイオードを示す。   In the drawings, A is a control system, 1 is an electric motor, 2A is a drive control device, 2 is a drive control circuit (drive control means), 3 is a three-phase converter, 4 is a battery, 5u to 5w are power conversion circuits, and 6u to 6w. Is a switching circuit, 7u to 7w are coils, 8u to 8w are capacitors, 10u to 10w are voltage sensors, 11u to 11w are current sensors, 12u to 12w are current sensors, 15u, 25u, and 35u are power conversion circuits, and 24 is a zero cross. Timing estimation unit (zero cross timing estimation means), M1 to M4 are switching elements, and D1 to D6 are parasitic diodes.

Claims (10)

第１ダイオードが逆並列接続された第１スイッチング素子と、前記第１スイッチング素子に直列接続されると共に第２ダイオードが逆並列接続された第２スイッチング素子とを備え寄生キャパシタが構成されてなるスイッチング回路と、コイルと、を備えた電力変換回路についての駆動制御手段を備えた駆動制御装置であって、
前記駆動制御手段は、
前記第２スイッチング素子をオフ状態のまま前記第１スイッチング素子をオンすることで前記コイルに電流を所定方向に通電し、
前記コイルの通電電流を所定方向に通電した状態において前記第１スイッチング素子をオフし、
前記コイルの通電電流が所定方向最大値からゼロに近づき前記コイルの通電電流がゼロクロスするタイミングまでの間に前記第１スイッチング素子をオフとしたまま前記第２スイッチング素子をオンオフすることで前記第２ダイオードに通電して当該第２ダイオードの蓄積キャリアの量を制御し、
前記コイルの通電電流が所定方向とは逆方向に反転すると前記第２ダイオードに逆回復電流が流れることで前記蓄積キャリアを消滅させ、前記寄生キャパシタおよび前記コイルにより共振状態を構成して前記第１スイッチング素子の両端電圧をほぼゼロボルトとした状態で当該第１スイッチング素子をターンオンすることを特徴とする電力変換回路の駆動制御装置。 Switching comprising a first switching element in which a first diode is connected in anti-parallel and a second switching element connected in series to the first switching element and connected in anti-parallel to a second diode to form a parasitic capacitor A drive control device comprising a drive control means for a power conversion circuit comprising a circuit and a coil,
The drive control means includes
By energizing the coil in a predetermined direction by turning on the first switching element while the second switching element is off,
Turning off the first switching element in a state in which the energization current of the coil is energized in a predetermined direction;
The second switching element is turned on and off while the first switching element is turned off until the energization current of the coil approaches zero from the maximum value in a predetermined direction and the energization current of the coil crosses zero. Energize the diode to control the amount of accumulated carriers in the second diode;
When the energization current of the coil is reversed in a direction opposite to a predetermined direction, a reverse recovery current flows through the second diode to eliminate the accumulated carriers, and a resonance state is formed by the parasitic capacitor and the coil. A drive control device for a power conversion circuit, characterized in that the first switching element is turned on in a state where the voltage across the switching element is substantially zero volts. 前記駆動制御手段は、
前記第１スイッチング素子をオフとしたまま前記第２スイッチング素子をオンすることで前記第２ダイオードに蓄積されたキャリアを消滅させ、前記コイルの通電電流が所定方向最大値からゼロに近づきゼロクロスするタイミングの所定時間前に前記第２スイッチング素子をオフし、
前記第１および第２スイッチング素子を共にオフに保持することで前記コイルの通電電流がゼロクロスするタイミングまでの間に前記第２ダイオードに通電することで当該第２ダイオードにキャリアを蓄積し当該蓄積キャリアの量を制御することを特徴とする請求項１記載の電力変換回路の駆動制御装置。 The drive control means includes
When the second switching element is turned on while the first switching element is turned off, the carriers accumulated in the second diode are extinguished, and the current flowing through the coil approaches zero from the maximum value in the predetermined direction and zero crosses. The second switching element is turned off a predetermined time before
By holding both the first and second switching elements off, the second diode is energized by energizing the second diode before the time when the energization current of the coil crosses zero, and the accumulated carrier is accumulated. 2. The drive control apparatus for a power conversion circuit according to claim 1, wherein an amount of the power conversion circuit is controlled. 前記駆動制御手段は、
前記コイルの通電電流がゼロクロスするタイミングを推測するゼロクロスタイミング推測手段を備え、
前記コイルの通電電流がゼロクロスするタイミングの所定時間前に前記第２スイッチング素子をオフするときには、
前記ゼロクロスタイミング推測手段による推測ゼロクロスタイミングから前記第２ダイオードの蓄積キャリア量に一意に対応付けられた前記所定時間前に前記第２スイッチング素子をオフすることを特徴とする請求項２記載の電力変換回路の駆動制御装置。 The drive control means includes
Zero cross timing estimation means for estimating the timing at which the energization current of the coil crosses zero,
When turning off the second switching element a predetermined time before the timing when the energization current of the coil crosses zero,
3. The power conversion according to claim 2, wherein the second switching element is turned off before the predetermined time uniquely associated with the accumulated carrier amount of the second diode from the estimated zero-cross timing by the zero-cross timing estimation unit. Circuit drive control device. 前記駆動制御手段は、
前記ゼロクロスタイミング推測手段による推測ゼロクロスタイミングから前記第２ダイオードの蓄積キャリア量に一次近似して算出された前記所定時間前に前記第２スイッチング素子をオフすることを特徴とする請求項３記載の電力変換回路の駆動制御装置。 The drive control means includes
4. The power according to claim 3, wherein the second switching element is turned off before the predetermined time calculated by first-order approximation to the accumulated carrier amount of the second diode from the estimated zero-cross timing by the zero-cross timing estimating means. Drive control device for conversion circuit. 前記駆動制御手段は、前記第２スイッチング素子のオフタイミングから蓄積キャリア量に一意に対応付けられたデッドタイムだけ経過したタイミングにおいて前記第１スイッチング素子をターンオンすることを特徴とする請求項１または２記載の電力変換回路の駆動制御装置。   3. The drive control unit turns on the first switching element at a timing when a dead time uniquely associated with an accumulated carrier amount has elapsed from an off timing of the second switching element. The drive control apparatus of the described power converter circuit. 前記駆動制御手段は、前記第２ダイオードの蓄積キャリア量に一次近似して算出されたデッドタイムを経過したタイミングにおいて前記第１スイッチング素子をターンオンすることを特徴とする請求項５記載の電力変換回路の駆動制御装置。   6. The power conversion circuit according to claim 5, wherein the drive control unit turns on the first switching element at a timing when a dead time calculated by first-order approximation of the accumulated carrier amount of the second diode has elapsed. Drive control device. 前記電力変換回路は、
第１および第２入力端子間に直流電力が与えられると第１および第２出力端子に電力を変換出力する回路であって、
前記電力変換回路の第１および第２入力端子間に前記直列接続された第１および第２スイッチング素子を備えると共に、
前記第２スイッチング素子と同時にオンオフする第３スイッチング素子であって第３ダイオードが逆並列接続された第３スイッチング素子と、
前記第３スイッチング素子に直列接続されると共に前記第１スイッチング素子と同時にオンオフする第４スイッチング素子であって第４ダイオードが逆並列接続された第４スイッチング素子と、を備え、
前記直列接続された第３および第４スイッチング素子は前記第１および第２出力端子間に接続され、
前記コイルは、前記直列接続された第１および第２スイッチング素子間の共通接続点と、前記直列接続された第３および第４スイッチング素子間の共通接続点との間に接続された非反転形バックブーストコンバータに適用したことを特徴とする請求項１ないし６の何れかに記載の電力変換回路の駆動制御装置。 The power conversion circuit includes:
A circuit that converts and outputs power to the first and second output terminals when DC power is applied between the first and second input terminals,
Including the first and second switching elements connected in series between the first and second input terminals of the power conversion circuit;
A third switching element that is turned on and off simultaneously with the second switching element and in which a third diode is connected in reverse parallel;
A fourth switching element connected in series to the third switching element and simultaneously turning on and off with the first switching element, wherein a fourth diode is connected in anti-parallel.
The third and fourth switching elements connected in series are connected between the first and second output terminals,
The coil is a non-inverting type connected between the common connection point between the first and second switching elements connected in series and the common connection point between the third and fourth switching elements connected in series. The drive control device for a power conversion circuit according to any one of claims 1 to 6, wherein the drive control device is applied to a buck-boost converter. 前記電力変換回路は、
第１および第２入力端子間に直流電力が与えられると第１および第２出力端子間から電力を変換出力する回路であって、
前記電力変換回路の第１および第２入力端子間に前記直列接続された第１および第２スイッチング素子を備え、
前記コイルは、その一方が前記直列接続された第１および第２スイッチング素子間の共通接続点に接続されると共に、その他方が前記電力変換回路の第１出力端子に接続されたバックコンバータに適用したことを特徴とする請求項１ないし６の何れかに記載の電力変換回路の駆動制御装置。 The power conversion circuit includes:
A circuit that converts and outputs power from between the first and second output terminals when DC power is applied between the first and second input terminals,
The first and second switching elements connected in series between the first and second input terminals of the power conversion circuit,
One of the coils is connected to a common connection point between the first and second switching elements connected in series, and the other is applied to a buck converter connected to the first output terminal of the power conversion circuit. 7. The drive control device for a power conversion circuit according to claim 1, wherein the drive control device is a power conversion circuit. 前記電力変換回路は、
第１および第２入力端子間に直流電力が与えられると第１および第２出力端子に電力を変換出力する回路であって、
前記直列接続された第１および第２スイッチング素子を前記電力変換回路の第１および第２出力端子間に接続して構成され、
前記コイルは、前記電力変換回路の第１入力端子と前記第１および第２スイッチング素子の共通接続点に接続して構成されたブーストコンバータに適用したことを特徴とする請求項１ないし６の何れかに記載の電力変換回路の駆動制御装置。 The power conversion circuit includes:
A circuit that converts and outputs power to the first and second output terminals when DC power is applied between the first and second input terminals,
The first and second switching elements connected in series are connected between the first and second output terminals of the power conversion circuit,
The coil is applied to a boost converter configured to be connected to a common connection point of the first input terminal of the power conversion circuit and the first and second switching elements. A drive control device for a power conversion circuit according to claim 1. 前記電力変換回路は、
第１および第２入力端子間に直流電力が与えられると第１および第２出力端子に電力を変換出力する回路であって、
前記電力変換回路の第１入力端子と第１出力端子との間に前記直列接続された第１および第２スイッチング素子を備え、
前記コイルは、共通接続された前記電力変換回路の第２入力端子および第２出力端子と、前記直列接続された第１および第２スイッチング素子の共通接続点と、の間に接続された反転形バックブーストコンバータに適用したことを特徴とする請求項１ないし６の何れかに記載の電力変換回路の駆動制御装置。 The power conversion circuit includes:
A circuit that converts and outputs power to the first and second output terminals when DC power is applied between the first and second input terminals,
Comprising the first and second switching elements connected in series between a first input terminal and a first output terminal of the power conversion circuit;
The coil is an inversion type connected between a second input terminal and a second output terminal of the power conversion circuit connected in common and a common connection point of the first and second switching elements connected in series. The drive control device for a power conversion circuit according to any one of claims 1 to 6, wherein the drive control device is applied to a buck-boost converter.
JP2010256807A 2010-11-17 2010-11-17 Drive control device for power conversion circuit Expired - Fee Related JP5472052B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010256807A JP5472052B2 (en) 2010-11-17 2010-11-17 Drive control device for power conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010256807A JP5472052B2 (en) 2010-11-17 2010-11-17 Drive control device for power conversion circuit

Publications (2)

Publication Number Publication Date
JP2012110121A true JP2012110121A (en) 2012-06-07
JP5472052B2 JP5472052B2 (en) 2014-04-16

Family

ID=46495107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010256807A Expired - Fee Related JP5472052B2 (en) 2010-11-17 2010-11-17 Drive control device for power conversion circuit

Country Status (1)

Country Link
JP (1) JP5472052B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122943A (en) * 2013-11-22 2015-07-02 東洋システム株式会社 Power conversion device
WO2017211657A1 (en) * 2016-06-06 2017-12-14 Continental Automotive Gmbh Vehicle supply system comprising an inverter, energy store, electric machine and dc transmission link
US10994618B2 (en) 2016-06-06 2021-05-04 Vitesco Technologies GmbH Vehicle electrical system with inverter, energy store, electrical machine and ac transmission terminal

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004166484A (en) * 2002-08-08 2004-06-10 Vlt Corp Back boost switching power conversion
JP2005512491A (en) * 2001-12-05 2005-04-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ High power factor electronic ballast with lossless switching
JP2005143282A (en) * 2003-10-15 2005-06-02 Daiwa Industries Ltd Step-down pwm converter
JP2005229783A (en) * 2004-02-16 2005-08-25 Omron Corp Power conditioner for fuel cell power generating system, and fuel cell power generating system using power conditioner
JP2006149098A (en) * 2004-11-19 2006-06-08 Sanken Electric Co Ltd Switching regulator
JP2008017670A (en) * 2006-07-10 2008-01-24 Oki Electric Ind Co Ltd Switching regulator
JP2008035641A (en) * 2006-07-28 2008-02-14 Fuji Electric Device Technology Co Ltd Control circuit of dc-dc converter and method thereof
JP2009213215A (en) * 2008-03-03 2009-09-17 Denso Corp Device and system for controlling driving of power conversion circuit
JP2010148291A (en) * 2008-12-19 2010-07-01 Toyota Motor Corp Dc-dc converter

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512491A (en) * 2001-12-05 2005-04-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ High power factor electronic ballast with lossless switching
JP2004166484A (en) * 2002-08-08 2004-06-10 Vlt Corp Back boost switching power conversion
JP2005143282A (en) * 2003-10-15 2005-06-02 Daiwa Industries Ltd Step-down pwm converter
JP2005229783A (en) * 2004-02-16 2005-08-25 Omron Corp Power conditioner for fuel cell power generating system, and fuel cell power generating system using power conditioner
JP2006149098A (en) * 2004-11-19 2006-06-08 Sanken Electric Co Ltd Switching regulator
JP2008017670A (en) * 2006-07-10 2008-01-24 Oki Electric Ind Co Ltd Switching regulator
JP2008035641A (en) * 2006-07-28 2008-02-14 Fuji Electric Device Technology Co Ltd Control circuit of dc-dc converter and method thereof
JP2009213215A (en) * 2008-03-03 2009-09-17 Denso Corp Device and system for controlling driving of power conversion circuit
JP2010148291A (en) * 2008-12-19 2010-07-01 Toyota Motor Corp Dc-dc converter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122943A (en) * 2013-11-22 2015-07-02 東洋システム株式会社 Power conversion device
WO2017211657A1 (en) * 2016-06-06 2017-12-14 Continental Automotive Gmbh Vehicle supply system comprising an inverter, energy store, electric machine and dc transmission link
US10787088B2 (en) 2016-06-06 2020-09-29 Vitesco Technologies GmbH Vehicle electrical system with inverter, energy store, electrical machine and DC transmission terminal
US10994618B2 (en) 2016-06-06 2021-05-04 Vitesco Technologies GmbH Vehicle electrical system with inverter, energy store, electrical machine and ac transmission terminal

Also Published As

Publication number Publication date
JP5472052B2 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
US9450517B2 (en) Driving apparatus and electric power converter
JP6731829B2 (en) Power converter and air conditioner
US8102687B2 (en) Control apparatus for controlling power conversion apparatus
Park et al. A self-boost charge pump topology for a gate drive high-side power supply
US9356516B2 (en) Driving apparatus and electric power converter
US20160211767A1 (en) Inverter controller and control method of inverter device
JP6706811B2 (en) Snubber circuit and power conversion system using the same
US9487098B2 (en) Power conversion apparatus
US20120187929A1 (en) Switching power supply circuit
US9419508B2 (en) Driving apparatus for driving switching elements of power conversion circuit
JP5278298B2 (en) Control device for power conversion circuit
CN107342681B (en) Method and apparatus for efficient switching in a semi-resonant power converter
JP6702209B2 (en) Power converter
Niwa et al. A dead-time-controlled gate driver using current-sense FET integrated in SiC MOSFET
US20160314914A1 (en) Power switch circuit
WO2023074636A1 (en) Power conversion device and control method
US20170310219A1 (en) Dc/dc converter
JP5472052B2 (en) Drive control device for power conversion circuit
US9755513B2 (en) Bidirectional DC converter comprising a core with permanent magnetization
JP6338145B2 (en) Semiconductor device and power conversion device using the same
WO2023149193A1 (en) Power conversion device
Shen et al. QCM-enabled SiC three-phase traction inverter
JP7274713B1 (en) SWITCHING CIRCUIT, CURRENT DETECTION CIRCUIT, SWITCHING TIMING CONTROL METHOD AND CONTROL PROGRAM
JP6702210B2 (en) Power converter
JP2018121475A (en) Power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees