JP2012094746A - Nitride semiconductor device and method of manufacturing the same - Google Patents

Nitride semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2012094746A
JP2012094746A JP2010241967A JP2010241967A JP2012094746A JP 2012094746 A JP2012094746 A JP 2012094746A JP 2010241967 A JP2010241967 A JP 2010241967A JP 2010241967 A JP2010241967 A JP 2010241967A JP 2012094746 A JP2012094746 A JP 2012094746A
Authority
JP
Japan
Prior art keywords
electrode
nitride semiconductor
supply layer
electron supply
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010241967A
Other languages
Japanese (ja)
Other versions
JP5732228B2 (en
Inventor
Yoshimichi Fukazawa
義道 深澤
Hiroshi Fushimi
浩 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2010241967A priority Critical patent/JP5732228B2/en
Publication of JP2012094746A publication Critical patent/JP2012094746A/en
Application granted granted Critical
Publication of JP5732228B2 publication Critical patent/JP5732228B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a normally-off type nitride semiconductor device capable of being formed only by a manufacturing method with excellent controllability and capable of operating with a high frequency.SOLUTION: On an electron supply layer 4 between a source electrode 5 and a drain electrode 6, a floating electrode 8 that Schottky-contacts with the electron supply layer 4 is disposed, and a gate electrode 7 is disposed on the floating electrode 8 via an insulating film. Additionally, a surface of the electron supply layer between the source electrode 5 and the drain electrode 6 is coated by a silicon film 11. A positive bias is applied to the gate electrode 7, and electrons are accumulated in the floating electrode 8.

Description

本発明は、窒化物半導体装置およびその製造方法に関し、特に、ノーマリオフ型動作が可能で、ゲートリーク電流や電流コラプスを抑制し、さらにオン抵抗を低減できる高電子移動度トランジスタを構成する窒化物半導体装置およびその製造方法に関する。   The present invention relates to a nitride semiconductor device and a manufacturing method thereof, and in particular, a nitride semiconductor that constitutes a high electron mobility transistor capable of normally-off operation, suppressing gate leakage current and current collapse, and further reducing on-resistance. The present invention relates to an apparatus and a manufacturing method thereof.

ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮなどの窒化物半導体は、絶縁破壊電界および電子飽和速度が高いという特長を有している。この特長により、窒化物半導体は高出力・高周波デバイスを実現できる半導体材料として有望であり、近年、窒化物半導体材料を用いた高電子移動度トランジスタ（ＨＥＭＴ）の実用化開発が進められている。   Nitride semiconductors such as GaN, AlGaN, InGaN, InAlN, and InAlGaN have the features of high breakdown electric field and high electron saturation rate. Due to this feature, nitride semiconductors are promising as semiconductor materials capable of realizing high-power / high-frequency devices, and in recent years, practical development of high electron mobility transistors (HEMTs) using nitride semiconductor materials has been promoted.

図４に、従来のＨＥＭＴ構造の窒化物半導体装置の断面図を示す。図４に示すように、従来の窒化物半導体装置は、サファイア（Ａｌ2Ｏ3）、炭化ケイ素（ＳｉＣ）またはシリコン（Ｓｉ）等の基板１の上に、バッファ層２を介して形成されたアンドープＧａＮ等からなる電子走行層３と、ｎ型不純物がドープされた、あるいはアンドープのＡｌＧａＮ等からなる電子供給層４とが形成されている。そして電子供給層４上には、オーミック接触したソース電極５およびドレイン電極６と、ソース電極５とドレイン電極６間の電流を制御するゲート電極７が形成されている。 FIG. 4 is a cross-sectional view of a conventional nitride semiconductor device having a HEMT structure. As shown in FIG. 4, a conventional nitride semiconductor device is formed on a substrate 1 such as sapphire (Al 2 O 3 ), silicon carbide (SiC), or silicon (Si) via a buffer layer 2. An electron transit layer 3 made of undoped GaN or the like and an electron supply layer 4 made of n-type impurities or made of undoped AlGaN or the like are formed. On the electron supply layer 4, a source electrode 5 and a drain electrode 6 that are in ohmic contact, and a gate electrode 7 that controls a current between the source electrode 5 and the drain electrode 6 are formed.

電子供給層４は、電子走行層３よりバンドギャップが大きく、かつ、格子定数の小さい材料で構成されている。図４に示すように電子走行層３と電子供給層４がヘテロ接合すると、引っ張り応力によるピエゾ分極および自発分極が生じ、ヘテロ接合近傍の電子走行層３側に電子移動度が極めて大きい二次元電子ガス１０が発生する。この二次元電子ガス１０は、ＨＥＭＴ構造の窒化物半導体装置のチャネルとなり、ゲート電極７に印加されるバイアス電圧を制御することで、ソース電極５とドレイン電極６間に流れる電流を制御することができる。   The electron supply layer 4 is made of a material having a larger band gap and a smaller lattice constant than the electron transit layer 3. As shown in FIG. 4, when the electron transit layer 3 and the electron supply layer 4 are heterojunction, piezo polarization and spontaneous polarization occur due to tensile stress, and two-dimensional electrons having extremely high electron mobility on the electron transit layer 3 side in the vicinity of the heterojunction. Gas 10 is generated. This two-dimensional electron gas 10 becomes a channel of a nitride semiconductor device having a HEMT structure, and the current flowing between the source electrode 5 and the drain electrode 6 can be controlled by controlling the bias voltage applied to the gate electrode 7. it can.

ところで、図４に示すような従来の窒化物半導体装置は、ゲート電極７に制御電圧を印加しない状態で、ソース電極５とドレイン電極６との間に電流が流れるノーマリオン（デプレッション）型となる。このようなノーマリオン型の窒化物半導体装置をオフ状態（二次元電子ガス１０にキャリアが流れない状態）に保つためには、ゲート電極７に負のバイアス電圧を印加する必要がある。   By the way, the conventional nitride semiconductor device as shown in FIG. 4 is a normally-on (depletion) type in which a current flows between the source electrode 5 and the drain electrode 6 without applying a control voltage to the gate electrode 7. . In order to keep such a normally-on type nitride semiconductor device in an off state (a state in which carriers do not flow in the two-dimensional electron gas 10), it is necessary to apply a negative bias voltage to the gate electrode 7.

これに対し、ゲート電極７にバイアス電圧を印加しない状態で、ソース電極５とドレイン電極６間に電流が流れないノーマリオフ（エンハンスメント）型の窒化物半導体装置の開発が進められている。ノーマリオフ型の窒化物半導体装置は、例えば特許文献１に開示されている。特許文献１に開示されている窒化物半導体装置は、電子供給層４の一部をエッチング除去してゲートリセス構造とし、ゲート電極７とチャネルとなる二次元電子ガス１０との距離を短くしている。これにより、ショットキー障壁に基づく電界がヘテロ接合に対して作用しやすくなり、ゲート電極７にバイアス電圧を印加しないときに、ゲート電極７直下の二次元電子ガス１０が消失する構成となっている。   On the other hand, a normally-off (enhancement) type nitride semiconductor device in which no current flows between the source electrode 5 and the drain electrode 6 without applying a bias voltage to the gate electrode 7 has been developed. A normally-off type nitride semiconductor device is disclosed in Patent Document 1, for example. In the nitride semiconductor device disclosed in Patent Document 1, a part of the electron supply layer 4 is removed by etching to form a gate recess structure, and the distance between the gate electrode 7 and the two-dimensional electron gas 10 serving as a channel is shortened. . As a result, the electric field based on the Schottky barrier easily acts on the heterojunction, and the two-dimensional electron gas 10 immediately below the gate electrode 7 disappears when no bias voltage is applied to the gate electrode 7. .

特開２００８−１４１０４０号公報JP 2008-144104 A

上記のような従来の窒化物半導体装置では、ゲートリセス構造の採用によりノーマリオフ動作を実現することができるが、ゲートリセス工程は、非常に制御が難しく、歩留りが低下するという問題があった。本発明は、上記問題点を解消し、高周波数動作が可能なノーマリオフ型の窒化物半導体装置を提供することを目的とする。   In the conventional nitride semiconductor device as described above, a normally-off operation can be realized by adopting a gate recess structure, but the gate recess process is very difficult to control and has a problem that the yield is lowered. An object of the present invention is to provide a normally-off type nitride semiconductor device capable of solving the above-described problems and capable of high-frequency operation.

上記目的を達成するため、本願第１の発明の窒化物半導体装置は、基板上に、バッファ層を介して、アンドープの第一の窒化物半導体からなる電子走行層と、該電子走行層とヘテロ接合を形成し、該ヘテロ接合によって二次元電子ガスが形成される、前記第一の窒化物半導体よりバンドギャップの大きいｎ型もしくはアンドープの第二の窒化物半導体からなる電子供給層とが積層し、前記電子供給層に電気的に接続するソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間に流れる電流を制御するゲート電極とを備えた窒化物半導体装置において、前記ソース電極と前記ドレイン電極との間の前記電子供給層上に、該電子供給層とショットキー接触する浮遊電極と、該浮遊電極表面を被覆する絶縁膜を介して前記ゲート電極とを配置し、前記ソース電極と前記ドレイン電極との間の前記電子供給層表面に珪素膜を備えるとともに、前記浮遊電極に電子が蓄積し、前記浮遊電極直下の前記ヘテロ接合界面に前記二次元電子ガスが存在していないことを特徴とする。   In order to achieve the above object, a nitride semiconductor device according to a first invention of the present application includes an electron transit layer made of an undoped first nitride semiconductor and a heterogeneous structure between the electron transit layer and a heterolayer on a substrate via a buffer layer. An electron supply layer made of an n-type or undoped second nitride semiconductor having a larger band gap than the first nitride semiconductor, wherein a junction is formed and a two-dimensional electron gas is formed by the heterojunction. A nitride semiconductor device comprising: a source electrode and a drain electrode electrically connected to the electron supply layer; and a gate electrode for controlling a current flowing between the source electrode and the drain electrode. On the electron supply layer between the drain electrode and the drain electrode, the gate electrode is in contact with the electron supply layer via a Schottky contact and an insulating film covering the surface of the floating electrode. An electrode is provided, a silicon film is provided on the surface of the electron supply layer between the source electrode and the drain electrode, electrons are accumulated in the floating electrode, and the second electrode is formed at the heterojunction interface immediately below the floating electrode. Dimensional electron gas is not present.

本願第２の発明の窒化物半導体装置の製造方法は、基板上に、バッファ層を介して、アンドープの第一の窒化物半導体からなる電子走行層と、該電子走行層とヘテロ接合を形成し、該ヘテロ接合によって二次元電子ガスを形成する、前記第一の窒化物半導体よりバンドギャップが大きいｎ型もしくはアンドープの第二の窒化物半導体からなる電子供給層を積層形成する工程と、前記電子供給層に電気的に接続するソース電極およびドレイン電極を形成形成する工程と、前記ソース電極と前記ドレイン電極との間に流れる電流を制御するゲート電極とを形成する工程とを含む窒化物半導体装置に製造方法において、前記ソース電極と前記ドレイン電極との間の前記電子供給層表面に、該電子供給層とショットキー接触する浮遊電極を形成する工程と、前記浮遊電極と前記ドレイン電極との間、前記浮遊電極と前記ソース電極との間の前記電子供給層を珪素膜で被覆する工程と、前記浮遊電極表面を絶縁膜で被覆する工程と、前記浮遊電極上に、前記絶縁膜を介してゲート電極を形成する工程と、該ゲート電極に正バイアスを印加し、前記浮遊電極に電子を蓄積させて閉じこめるとともに、前記二次元電子ガスを消失させる工程とを備えたことを特徴とする。   According to a second method of manufacturing a nitride semiconductor device of the present application, an electron transit layer made of an undoped first nitride semiconductor and a heterojunction with the electron transit layer are formed on a substrate via a buffer layer. Forming a two-dimensional electron gas by the heterojunction, forming an electron supply layer made of an n-type or undoped second nitride semiconductor having a larger band gap than the first nitride semiconductor, and the electrons A nitride semiconductor device comprising: a step of forming and forming a source electrode and a drain electrode electrically connected to a supply layer; and a step of forming a gate electrode for controlling a current flowing between the source electrode and the drain electrode In the manufacturing method, a process for forming a floating electrode in Schottky contact with the electron supply layer on the surface of the electron supply layer between the source electrode and the drain electrode. Covering the electron supply layer between the floating electrode and the drain electrode, between the floating electrode and the source electrode with a silicon film, and covering the surface of the floating electrode with an insulating film; Forming a gate electrode on the floating electrode through the insulating film, applying a positive bias to the gate electrode, accumulating and confining electrons in the floating electrode, and annihilating the two-dimensional electron gas; And a process.

本発明の窒化物半導体装置は、ゲート電極に正バイアスが印加することで、浮遊電極に電子を蓄積させ、その電子は閉じこめられた構造となるため、浮遊電極の電位を上げることができる。このとき、通常のチャネルを構成する２次元電子ガスは消失する。これにより、ゲート電極に制御電圧を印加しない状態で、窒化物半導体装置のチャネルを消失させることができる。つまり、ノーマリオフ動作が可能となる。   In the nitride semiconductor device of the present invention, when a positive bias is applied to the gate electrode, electrons are accumulated in the floating electrode and the electrons are confined, so that the potential of the floating electrode can be increased. At this time, the two-dimensional electron gas constituting the normal channel disappears. As a result, the channel of the nitride semiconductor device can be eliminated without applying a control voltage to the gate electrode. That is, a normally-off operation is possible.

さらに本発明の窒化物半導体装置は、電流コラプスの発生起因となるIII−Ｖ族窒化物半導体層表面を珪素膜で被覆することで、電流コラプスを抑制でき、高出力動作可能な窒化物半導体装置を提供することが可能となる。   Furthermore, the nitride semiconductor device of the present invention is a nitride semiconductor device capable of suppressing current collapse and capable of high output operation by covering the surface of the group III-V nitride semiconductor layer that causes generation of current collapse with a silicon film. Can be provided.

本発明の窒化物半導体装置は、通常の窒化物半導体装置の製造工程に、浮遊電極を形成する工程と、浮遊電極に正バイアスを印加する工程を追加するだけで良く、制御性の悪いゲートリセス工程が不要となるため、歩留り良く、窒化物半導体装置を形成することができるという利点がある。   The nitride semiconductor device of the present invention only needs to add a step of forming a floating electrode and a step of applying a positive bias to the floating electrode in the normal manufacturing process of the nitride semiconductor device. Is not required, and therefore, there is an advantage that a nitride semiconductor device can be formed with high yield.

本発明の窒化物半導体装置の断面図である。It is sectional drawing of the nitride semiconductor device of this invention. 本発明の窒化物半導体装置のエネルギーバンド図である。It is an energy band figure of the nitride semiconductor device of the present invention. 本発明の窒化物半導体装置の伝達特性の説明図である。It is explanatory drawing of the transfer characteristic of the nitride semiconductor device of this invention. 従来の窒化物半導体装置の断面図である。It is sectional drawing of the conventional nitride semiconductor device.

本発明の窒化物半導体装置は、電子供給層上に浮遊電極を形成し、さらに絶縁膜を介してゲート電極が形成するとともに、ソース電極とドレイン電極との間の窒化物半導体層表面を珪素膜で被覆する構成となっている。そして、浮遊電極に正バイアスを印加することで、浮遊電極に電子（負電荷）を蓄積させることを大きな特徴としている。以下、本発明の実施例について、製造工程に従い、詳細に説明する。   In the nitride semiconductor device of the present invention, a floating electrode is formed on an electron supply layer, a gate electrode is formed through an insulating film, and a surface of the nitride semiconductor layer between the source electrode and the drain electrode is formed on the silicon film. It is the structure covered with. A major feature is that electrons (negative charges) are accumulated in the floating electrode by applying a positive bias to the floating electrode. Hereinafter, examples of the present invention will be described in detail according to the manufacturing process.

まず、本発明の窒化物半導体装置について、製造工程に従い、説明する。図１は、本発明の窒化物半導体装置の断面図である。図１に示すように、基板１上に、ＭＯＣＶＤ（有機金属気相エピタキシャル成長）法もしくはＭＢＥ（分子線エピタキシャル成長）法等により、バッファ層２を介して、第一の窒化物半導体からなる電子走行層３と、第二の窒化物半導体からなる電子供給層４が順に積層されている。電子供給層４上には、ソース電極５、ドレイン電極６および浮遊電極８が形成され、ソース電極５とドレイン電極６間の電子供給層４表面と浮遊電極８上に、珪素膜１１が形成されている。そして珪素膜１１と浮遊電極８上に、絶縁膜９が全面に形成されている。ゲート電極７は、浮遊電極８直上に、絶縁膜９を介して形成されている。   First, the nitride semiconductor device of the present invention will be described according to the manufacturing process. FIG. 1 is a cross-sectional view of a nitride semiconductor device of the present invention. As shown in FIG. 1, an electron transit layer made of a first nitride semiconductor is formed on a substrate 1 via a buffer layer 2 by MOCVD (metal organic vapor phase epitaxy) or MBE (molecular beam epitaxy). 3 and an electron supply layer 4 made of a second nitride semiconductor are sequentially stacked. A source electrode 5, a drain electrode 6 and a floating electrode 8 are formed on the electron supply layer 4, and a silicon film 11 is formed on the surface of the electron supply layer 4 between the source electrode 5 and the drain electrode 6 and on the floating electrode 8. ing. An insulating film 9 is formed on the entire surface of the silicon film 11 and the floating electrode 8. The gate electrode 7 is formed directly above the floating electrode 8 via an insulating film 9.

基板１は、半導体材料をエピタキシャル成長させるための成長基板として機能し、かつ機械的に支持するための支持基板として機能する。基板１は、一般にサファイア（Ａｌ2Ｏ3）、炭化ケイ素（ＳｉＣ）あるいはシリコン（Ｓｉ）が用いられ、格子定数の整合性、熱伝導率、熱膨張係数等を考慮し、基板１上に成長させる窒化物半導体層に応じて選択することができる。本実施例では、後述する窒化物半導体層との格子定数の整合性等を考慮し、サファイアを使用した。 The substrate 1 functions as a growth substrate for epitaxially growing a semiconductor material, and also functions as a support substrate for mechanically supporting it. The substrate 1 is generally made of sapphire (Al 2 O 3 ), silicon carbide (SiC), or silicon (Si), and is grown on the substrate 1 in consideration of lattice constant matching, thermal conductivity, thermal expansion coefficient, and the like. It can be selected according to the nitride semiconductor layer to be formed. In this example, sapphire was used in consideration of the lattice constant matching with the nitride semiconductor layer described later.

バッファ層２は、基板１とその上にエピタキシャル成長される第一の窒化物半導体との緩衝層として用いられる。本実施例では、基板１として用いるサファイアと窒化物半導体との格子不整合が大きいため、バッファ層２として、低温成長のＧａＮを厚く成長させた。なお、このバッファ層２は窒化物半導体装置の動作に直接的には関係しないので、バッファ層２の半導体材料をＡｌＮ、ＧａＮ以外の窒化物半導体またはIII−Ｖ族化合物半導体に置き換えたり、多層構造のバッファ層にすることもできる。   The buffer layer 2 is used as a buffer layer between the substrate 1 and the first nitride semiconductor epitaxially grown thereon. In this example, since the lattice mismatch between the sapphire used as the substrate 1 and the nitride semiconductor is large, GaN grown at a low temperature is grown thick as the buffer layer 2. Since the buffer layer 2 is not directly related to the operation of the nitride semiconductor device, the semiconductor material of the buffer layer 2 is replaced with a nitride semiconductor other than AlN or GaN or a III-V group compound semiconductor, or a multilayer structure. It can also be a buffer layer.

電子走行層３は、厚さ２．５μｍのアンドープＧａＮ層で構成する。この電子走行層３は、後述する電子供給層４で用いる窒化物半導体よりも小さいバンドギャップを有する窒化物半導体で構成され、電子供給層４とのヘテロ接合近傍に二次元電子ガス１０を生成する。また、アンドープＧａＮ層とすることで、イオン不純物散乱による二次元電子ガス１０の移動度低下を防ぐことができる。なお、電子走行層３はＧａＮ以外に、例えば、ＩｎaＧａ1-aＮで構成することもできる。ここで、ａは０≦ａ＜１を満足する数値である。 The electron transit layer 3 is composed of an undoped GaN layer having a thickness of 2.5 μm. The electron transit layer 3 is made of a nitride semiconductor having a smaller band gap than the nitride semiconductor used in the electron supply layer 4 described later, and generates a two-dimensional electron gas 10 in the vicinity of the heterojunction with the electron supply layer 4. . Moreover, the mobility of the two-dimensional electron gas 10 due to ion impurity scattering can be prevented by using an undoped GaN layer. Note that the electron transit layer 3 can be composed of, for example, In a Ga 1-a N in addition to GaN. Here, a is a numerical value satisfying 0 ≦ a <1.

電子供給層４は、厚さ２５ｎｍのｎ型あるいはアンドープのＡｌ0.35Ｇａ0.65Ｎ層で構成する。また、電子供給層４は、ｎ型あるいはアンドープのＡｌxＩｎyＧａ1-x-yＮで構成することもできる。ここで、ｘは０＜ｘ≦１、ｙは０≦ｙ＜１、およびｘ＋ｙはｘ＋ｙ≦１を満足する数値であり、ｘの好ましい値は０.１〜０.４である。 The electron supply layer 4 is composed of an n-type or undoped Al 0.35 Ga 0.65 N layer having a thickness of 25 nm. Further, the electron supply layer 4 may be composed of n-type or undoped Al x In y Ga 1-xy N. Here, x is 0 <x ≦ 1, y is 0 ≦ y <1, and x + y is a numerical value satisfying x + y ≦ 1, and a preferable value of x is 0.1 to 0.4.

ソース電極５およびドレイン電極６は、電子供給層４にオーミック接触している。なお、ソース電極５およびドレイン電極６は、図１に示すように電極を形成する部分の電子供給層４の一部もしくは全部をドライエッチング法などにより除去し、オーミックリセス構造とした後に、電極を形成することもできる。オーミックリセス構造とすることにより、二次元電子ガス１０とソース電極５あるいはドレイン電極６との距離が近くなり、コンタクト抵抗の低いオーミック接触を形成することができる。   The source electrode 5 and the drain electrode 6 are in ohmic contact with the electron supply layer 4. As shown in FIG. 1, the source electrode 5 and the drain electrode 6 are formed by removing part or all of the electron supply layer 4 where the electrode is to be formed by a dry etching method or the like to form an ohmic recess structure. It can also be formed. By adopting an ohmic recess structure, the distance between the two-dimensional electron gas 10 and the source electrode 5 or the drain electrode 6 is reduced, and an ohmic contact with a low contact resistance can be formed.

浮遊電極８は、電子供給層４にショットキー接触するような金属材料で構成する。本実施例では、Ｔｉ（３０ｎｍ）およびＡｌ（２００ｎｍ）を順に積層させ、熱処理せずに使用している。浮遊電極８の長さ（浮遊電極長）Ｌfは６μｍである。 The floating electrode 8 is made of a metal material that is in Schottky contact with the electron supply layer 4. In this embodiment, Ti (30 nm) and Al (200 nm) are sequentially stacked and used without heat treatment. The length (floating electrode length) L f of the floating electrode 8 is 6 μm.

珪素膜１１は、表面保護層となる。本実施例では、ＥＣＲスパッタリング法を用い、５ｎｍの厚さに形成する。ＥＣＲスパッタリング法は、圧力などの条件を変えることによって、試料表面に入射される粒子のエネルギーを変えることが可能である。たとえば、０．０１Ｐａ台の低圧力で安定な高密度プラズマを維持することが可能で、１０〜３０ｅＶ程度のエネルギーで試料表面に入射される。この程度のエネルギーでは試料表面に与えるダメージは小さく、成膜に適したエネルギーを試料表面に入射する粒子に与えることで、エネルギー制御された高密度の粒子が試料表面に入射した状態で薄膜形成が進行する。その結果、ＡｌＧａＮからなる電子供給層４表面からの窒素抜けを低減し、反応生成物などによる汚染を発生させず、化学的に安定した高い結合力を有する良質な薄膜を形成することができる。   The silicon film 11 becomes a surface protective layer. In this embodiment, an ECR sputtering method is used to form a thickness of 5 nm. The ECR sputtering method can change the energy of particles incident on the sample surface by changing conditions such as pressure. For example, it is possible to maintain a stable high-density plasma at a low pressure on the order of 0.01 Pa, and it is incident on the sample surface with an energy of about 10 to 30 eV. With this level of energy, the damage to the sample surface is small, and by applying energy suitable for film formation to the particles that are incident on the sample surface, a thin film can be formed while the energy-controlled high-density particles are incident on the sample surface. proceed. As a result, it is possible to reduce nitrogen escape from the surface of the electron supply layer 4 made of AlGaN, and to form a high-quality thin film having a chemically stable high bonding force without causing contamination by a reaction product or the like.

絶縁膜９は、厚さ５０ｎｍのＳｉ3Ｎ4で構成され、ソース電極５、ドレイン電極６間の電子供給層４表面および浮遊電極８上を被覆するように形成される。この絶縁膜９は、Ｓｉ3Ｎ4以外の絶縁膜材料、例えばＳｉＯ2、Ａｌ2Ｏ3、ＨｆＯ2などを用いることもできる。また、絶縁膜の厚さは、絶縁膜材料固有の誘電率、あるいはターゲットとする周波数帯およびシステムなどによって変更することもできる。例えば、絶縁膜９の厚さを薄くすると、ｇmおよびＣgsは同じ割合で増加する。一方、ｆTは、ｇmに比例し、Ｃgsに反比例する。つまり、絶縁膜９の厚さを変えることで、ｆTを変えないで、任意のｇmを得ることが可能となる。 The insulating film 9 is made of Si 3 N 4 having a thickness of 50 nm, and is formed so as to cover the surface of the electron supply layer 4 between the source electrode 5 and the drain electrode 6 and the floating electrode 8. The insulating film 9 may be made of an insulating film material other than Si 3 N 4 , such as SiO 2 , Al 2 O 3 , HfO 2, or the like. In addition, the thickness of the insulating film can be changed depending on the dielectric constant specific to the insulating film material or the target frequency band and system. For example, when the thickness of the insulating film 9 is reduced, gm and Cgs increase at the same rate. On the other hand, f T is proportional to gm, it is inversely proportional to C gs. That is, by changing the thickness of the insulating film 9, without changing the f T, it is possible to obtain an arbitrary gm.

ゲート電極７は、浮遊電極８の直上に、絶縁膜９を介して形成される。本実施例のゲート長Ｌgは２μｍである。本実施例におけるゲート長Ｌgと浮遊電極長Ｌfとの関係は、Ｌg＜Ｌfであるが、Ｌg≧Ｌfにすることもできる。 The gate electrode 7 is formed immediately above the floating electrode 8 via an insulating film 9. In this embodiment, the gate length L g is 2 μm. In this embodiment, the relationship between the gate length L g and the floating electrode length L f is L g <L f , but L g ≧ L f can also be satisfied.

このような構造として、ゲート電極７に＋５Ｖ程度の正バイアスを印加すると、浮遊電極８に電子が蓄積し、閉じ込められる。この浮遊電極８への負電荷の蓄積により、ゲート電極７に制御電圧を印加しない状態にしたときに浮遊電極８の電位が上昇し、窒化物半導体装置のチャネルを消失させることができる。つまり、ノーマリオフ動作が可能となる。   With such a structure, when a positive bias of about +5 V is applied to the gate electrode 7, electrons accumulate in the floating electrode 8 and are confined. Due to the accumulation of negative charges in the floating electrode 8, the potential of the floating electrode 8 rises when the control voltage is not applied to the gate electrode 7, and the channel of the nitride semiconductor device can be lost. That is, a normally-off operation is possible.

浮遊電極８に負電荷が蓄積させ、チャネルを消失させる機構について、図２に示すエネルギーバンド図を用いて説明する。なお、図２のエネルギーバンド図は、ゲート電極７直下の絶縁膜９、浮遊電極８、電子供給層４および電子走行層３のエネルギーバンド図であり、バッファ層２および基板１は省略している。また、本発明の窒化物半導体装置は多数キャリア（電子）のみを考慮すればよいため価電子帯についても省略して示している。   A mechanism for accumulating negative charges in the floating electrode 8 and eliminating the channel will be described with reference to an energy band diagram shown in FIG. The energy band diagram of FIG. 2 is an energy band diagram of the insulating film 9, the floating electrode 8, the electron supply layer 4, and the electron transit layer 3 immediately below the gate electrode 7, and the buffer layer 2 and the substrate 1 are omitted. . Further, since the nitride semiconductor device of the present invention only needs to consider majority carriers (electrons), the valence band is also omitted.

まず、図２（ａ）は定常状態におけるエネルギーバンド図である。図２（ａ）に示すように、定常状態では、ゲート電極７に電圧が印加されていないため、ゲート電極７および浮遊電極８の電位はフェルミレベルと同じである。この場合、電子走行層３と電子供給層４とのヘテロ接合近傍には、自発分極およびピエゾ分極による大きな分極電荷を生じ、電子走行層の伝導帯がフェルミレベルより下側に位置する。いわゆる二次元電子ガス１０である。この二次元電子ガス１０は、高い電子移動度を有し、チャネルとなる。つまり、定常状態ではチャネルが形成されてしまい、ノーマリオン（エンハンスメント）動作となる。   First, FIG. 2A is an energy band diagram in a steady state. As shown in FIG. 2A, in the steady state, no voltage is applied to the gate electrode 7, so the potentials of the gate electrode 7 and the floating electrode 8 are the same as the Fermi level. In this case, a large polarization charge is generated near the heterojunction between the electron transit layer 3 and the electron supply layer 4 due to spontaneous polarization and piezoelectric polarization, and the conduction band of the electron transit layer is located below the Fermi level. This is a so-called two-dimensional electron gas 10. This two-dimensional electron gas 10 has high electron mobility and becomes a channel. That is, in a steady state, a channel is formed, resulting in a normally-on (enhancement) operation.

次に、ゲート電極７に＋５Ｖ程度のバイアス電圧を印加したときのエネルギーバンド図を図２（ｂ）に示す。図２（ｂ）に示すように、ゲート電極７に正バイアス電圧を印加すると、ゲート電極７の電位はフェルミレベルより下がり、浮遊電極８の電位もゲート電極７の電位に追随して下がることになる。このとき内蔵電位Ｖbiが低くなるため、電子供給層４内の電子が、浮遊電極８中に流れ、蓄積する。その後、ゲート電極７に電圧を印加しない定常状態に戻すと、図２（ｃ）に示すように、浮遊電極８の電位がフェルミレベルより上側に位置し、チャネルとなる二次元電子ガス１０を消失する。つまり、ノーマリオフ（デプレッション）動作の本発明の窒化物半導体装置となる。 Next, FIG. 2B shows an energy band diagram when a bias voltage of about +5 V is applied to the gate electrode 7. As shown in FIG. 2B, when a positive bias voltage is applied to the gate electrode 7, the potential of the gate electrode 7 falls below the Fermi level, and the potential of the floating electrode 8 also follows the potential of the gate electrode 7. Become. At this time, since the built-in potential V bi becomes low, electrons in the electron supply layer 4 flow and accumulate in the floating electrode 8. Thereafter, when returning to a steady state where no voltage is applied to the gate electrode 7, the potential of the floating electrode 8 is located above the Fermi level and the two-dimensional electron gas 10 serving as the channel disappears, as shown in FIG. To do. That is, the nitride semiconductor device of the present invention of normally-off (depletion) operation is obtained.

以上のように形成した本実施例の窒化物半導体装置において、浮遊電極８中への電子の蓄積前および後の伝達特性を図３に示す。浮遊電極８への電子蓄積により、しきい値電圧Ｖthを正方向にシフトさせることが可能となる。 FIG. 3 shows transfer characteristics before and after accumulation of electrons in the floating electrode 8 in the nitride semiconductor device of this example formed as described above. Due to the accumulation of electrons in the floating electrode 8, the threshold voltage Vth can be shifted in the positive direction.

次に、本発明の窒化物半導体装置の動作について説明する。本発明の窒化物半導体装置は、定常状態において浮遊電極８直下に二次元電子ガス１０が発生しない。そこで、ゲート電極７に正バイアス電圧を印加すると、ゲート電極７の電位が下がり、浮遊電極８の電位もゲート電極７の電位に追随して下がる。このとき、浮遊電極８直下に二次元電子ガスが発生し、チャネルとして動作する。このように、本発明の窒化物半導体装置は、ノーマリーオフ動作となり、ゲート電極７に負電圧を印加せず、正電圧のみで、ドレイン電流を制御することが可能となる。また、本発明の窒化物半導体装置は、珪素膜１１を備える構成であるため、ゲートリーク電流を十分に抑制することもできる。   Next, the operation of the nitride semiconductor device of the present invention will be described. In the nitride semiconductor device of the present invention, the two-dimensional electron gas 10 is not generated immediately below the floating electrode 8 in a steady state. Therefore, when a positive bias voltage is applied to the gate electrode 7, the potential of the gate electrode 7 decreases, and the potential of the floating electrode 8 also decreases following the potential of the gate electrode 7. At this time, a two-dimensional electron gas is generated immediately below the floating electrode 8 and operates as a channel. As described above, the nitride semiconductor device of the present invention is normally off operation, and the drain current can be controlled only by the positive voltage without applying the negative voltage to the gate electrode 7. In addition, since the nitride semiconductor device of the present invention is configured to include the silicon film 11, the gate leakage current can be sufficiently suppressed.

さらに本発明の窒化物半導体装置のＤＣ測定およびパルス測定のドレイン電流−ドレイン電圧特性は、特性変動が少ないことが確認されている。本発明では、珪素膜１１を備える構造とすることによって、絶縁膜９と窒化物半導体層との界面状態の不安定さが解消され、電流コラプスを抑制する効果が大きいことが確認された。   Furthermore, it has been confirmed that the drain current-drain voltage characteristics of DC measurement and pulse measurement of the nitride semiconductor device of the present invention have little characteristic variation. In the present invention, it was confirmed that the structure including the silicon film 11 eliminates the instability of the interface state between the insulating film 9 and the nitride semiconductor layer, and has a great effect of suppressing current collapse.

さらにオン抵抗についても、特性改善されることが確認されている。これは、珪素膜１１が、電子供給層４の表面ポテンシャルを下げ、その結果、二次元電子ガス濃度が高くなったためと考えられる。このようにオン抵抗が低減することで、ドレイン電流を大きくできるという効果もある。   Further, it has been confirmed that the on-resistance is improved in characteristics. This is considered because the silicon film 11 lowered the surface potential of the electron supply layer 4 and as a result, the two-dimensional electron gas concentration was increased. By reducing the on-resistance in this way, there is an effect that the drain current can be increased.

１：基板、２：バッファ層、３：電子走行層、４：電子供給層、５：ソース電極、６：ドレイン電極、７：ゲート電極、８：浮遊電極、９：絶縁膜、１０：二次元電子ガス、１１：珪素膜 1: substrate, 2: buffer layer, 3: electron transit layer, 4: electron supply layer, 5: source electrode, 6: drain electrode, 7: gate electrode, 8: floating electrode, 9: insulating film, 10: two-dimensional Electron gas, 11: silicon film

Claims (2)

基板上に、バッファ層を介して、アンドープの第一の窒化物半導体からなる電子走行層と、該電子走行層とヘテロ接合を形成し、該ヘテロ接合によって二次元電子ガスが形成される、前記第一の窒化物半導体よりバンドギャップの大きいｎ型もしくはアンドープの第二の窒化物半導体からなる電子供給層とが積層し、前記電子供給層に電気的に接続するソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間に流れる電流を制御するゲート電極とを備えた窒化物半導体装置において、
前記ソース電極と前記ドレイン電極との間の前記電子供給層上に、該電子供給層とショットキー接触する浮遊電極と、該浮遊電極表面を被覆する絶縁膜を介して前記ゲート電極とを配置し、前記ソース電極と前記ドレイン電極との間の前記電子供給層表面に珪素膜を備えるとともに、
前記浮遊電極に電子が蓄積し、前記浮遊電極直下の前記ヘテロ接合界面に前記二次元電子ガスが存在していないことを特徴とする窒化物半導体装置。 An electron transit layer made of an undoped first nitride semiconductor and a heterojunction with the electron transit layer are formed on the substrate via a buffer layer, and a two-dimensional electron gas is formed by the heterojunction. An electron supply layer made of an n-type or undoped second nitride semiconductor having a larger band gap than the first nitride semiconductor, and a source electrode and a drain electrode electrically connected to the electron supply layer; In a nitride semiconductor device including a gate electrode that controls a current flowing between a source electrode and the drain electrode,
On the electron supply layer between the source electrode and the drain electrode, a floating electrode that is in Schottky contact with the electron supply layer and the gate electrode are disposed via an insulating film that covers the surface of the floating electrode. And a silicon film on the surface of the electron supply layer between the source electrode and the drain electrode,
A nitride semiconductor device, wherein electrons are accumulated in the floating electrode, and the two-dimensional electron gas does not exist at the heterojunction interface immediately below the floating electrode. 基板上に、バッファ層を介して、アンドープの第一の窒化物半導体からなる電子走行層と、該電子走行層とヘテロ接合を形成し、該ヘテロ接合によって二次元電子ガスを形成する、前記第一の窒化物半導体よりバンドギャップが大きいｎ型もしくはアンドープの第二の窒化物半導体からなる電子供給層を積層形成する工程と、前記電子供給層に電気的に接続するソース電極およびドレイン電極を形成形成する工程と、前記ソース電極と前記ドレイン電極との間に流れる電流を制御するゲート電極とを形成する工程とを含む窒化物半導体装置に製造方法において、
前記ソース電極と前記ドレイン電極との間の前記電子供給層表面に、該電子供給層とショットキー接触する浮遊電極を形成する工程と、
前記浮遊電極と前記ドレイン電極との間、前記浮遊電極と前記ソース電極との間の前記電子供給層を珪素膜で被覆する工程と、
前記浮遊電極表面を絶縁膜で被覆する工程と、
前記浮遊電極上に、前記絶縁膜を介してゲート電極を形成する工程と、
該ゲート電極に正バイアスを印加し、前記浮遊電極に電子を蓄積させて閉じこめるとともに、前記二次元電子ガスを消失させる工程とを備えたことを特徴とする窒化物半導体装置の製造方法。 An electron transit layer made of an undoped first nitride semiconductor and a heterojunction with the electron transit layer are formed on the substrate via a buffer layer, and a two-dimensional electron gas is formed by the heterojunction. Forming a layer of an electron supply layer made of an n-type or undoped second nitride semiconductor having a band gap larger than that of one nitride semiconductor, and forming a source electrode and a drain electrode electrically connected to the electron supply layer In a method for manufacturing a nitride semiconductor device, comprising: a step of forming; and a step of forming a gate electrode for controlling a current flowing between the source electrode and the drain electrode.
Forming a floating electrode in Schottky contact with the electron supply layer on the surface of the electron supply layer between the source electrode and the drain electrode;
Covering the electron supply layer with a silicon film between the floating electrode and the drain electrode, and between the floating electrode and the source electrode;
Coating the floating electrode surface with an insulating film;
Forming a gate electrode on the floating electrode via the insulating film;
A method of manufacturing a nitride semiconductor device comprising: applying a positive bias to the gate electrode, accumulating and confining electrons in the floating electrode, and eliminating the two-dimensional electron gas.
JP2010241967A 2010-10-28 2010-10-28 Manufacturing method of nitride semiconductor device Active JP5732228B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010241967A JP5732228B2 (en) 2010-10-28 2010-10-28 Manufacturing method of nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010241967A JP5732228B2 (en) 2010-10-28 2010-10-28 Manufacturing method of nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2012094746A true JP2012094746A (en) 2012-05-17
JP5732228B2 JP5732228B2 (en) 2015-06-10

Family

ID=46387752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010241967A Active JP5732228B2 (en) 2010-10-28 2010-10-28 Manufacturing method of nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP5732228B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140110615A (en) * 2013-03-08 2014-09-17 삼성전자주식회사 Nitride based semiconductor device
EP3971991A1 (en) * 2020-09-18 2022-03-23 III-V Technologies GmbH Stacked gate mesfet/hemt transistor eliminating gate leakage current and providing normally off transistor
WO2022058269A1 (en) * 2020-09-18 2022-03-24 Iii-V Technologies Gmbh Normally-off mesfet device with stacked gate contact

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218528A (en) * 2008-03-13 2009-09-24 Furukawa Electric Co Ltd:The GaN-BASED FIELD EFFECT TRANSISTOR
JP2009272574A (en) * 2008-05-12 2009-11-19 National Institute Of Information & Communication Technology GaN-BASED FIELD-EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218528A (en) * 2008-03-13 2009-09-24 Furukawa Electric Co Ltd:The GaN-BASED FIELD EFFECT TRANSISTOR
JP2009272574A (en) * 2008-05-12 2009-11-19 National Institute Of Information & Communication Technology GaN-BASED FIELD-EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140110615A (en) * 2013-03-08 2014-09-17 삼성전자주식회사 Nitride based semiconductor device
US9112010B2 (en) 2013-03-08 2015-08-18 Samsung Electronics Co., Ltd. Nitride-based semiconductor device
KR102055839B1 (en) * 2013-03-08 2019-12-13 삼성전자주식회사 Nitride based semiconductor device
EP3971991A1 (en) * 2020-09-18 2022-03-23 III-V Technologies GmbH Stacked gate mesfet/hemt transistor eliminating gate leakage current and providing normally off transistor
WO2022058269A1 (en) * 2020-09-18 2022-03-24 Iii-V Technologies Gmbh Normally-off mesfet device with stacked gate contact

Also Published As

Publication number Publication date
JP5732228B2 (en) 2015-06-10

Similar Documents

Publication Publication Date Title
JP5805830B2 (en) Semiconductor device
US7956383B2 (en) Field effect transistor
JP5323527B2 (en) Manufacturing method of GaN-based field effect transistor
JP5653607B2 (en) GaN-based field effect transistor and manufacturing method thereof
JP4897948B2 (en) Semiconductor element
TWI512972B (en) Compound semiconductor device and method of manufacturing the same
JP5697456B2 (en) Field effect transistor and power control device
JP5810293B2 (en) Nitride semiconductor device
US10109728B2 (en) Transistor structure including a scandium gallium nitride back-barrier layer
US7985984B2 (en) III-nitride semiconductor field effect transistor
KR101008272B1 (en) Normally off nitride high electron mobility transistor and method for manufacturing thereof
JP2008010803A (en) Nitride semiconductor field-effect transistor
JP2010135640A (en) Field-effect transistor
WO2011148443A1 (en) Field effect transistor
JP2017073499A (en) Nitride semiconductor device and method for manufacturing the same
JP2008010526A (en) Nitride semiconductor device, and its manufacturing method
US20160276473A1 (en) Access Conductivity Enhanced High Electron Mobility Transistor
JP2017514316A (en) Heterojunction field effect transistor
JP2009026975A (en) Semiconductor apparatus
JP2010206125A (en) Gallium nitride-based high electron mobility transistor
JP5183975B2 (en) Enhanced mode field effect device and manufacturing method thereof
JP2007311740A (en) Nitride semiconductor field-effect transistor
JP2010040828A (en) Nitride semiconductor device
JP5732228B2 (en) Manufacturing method of nitride semiconductor device
JP2012049170A (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R150 Certificate of patent or registration of utility model

Ref document number: 5732228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250