JP2012074660A - 半導体パッケージ基板およびその製造方法 - Google Patents
半導体パッケージ基板およびその製造方法 Download PDFInfo
- Publication number
- JP2012074660A JP2012074660A JP2010220344A JP2010220344A JP2012074660A JP 2012074660 A JP2012074660 A JP 2012074660A JP 2010220344 A JP2010220344 A JP 2010220344A JP 2010220344 A JP2010220344 A JP 2010220344A JP 2012074660 A JP2012074660 A JP 2012074660A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- resin layer
- semiconductor package
- package substrate
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】未硬化ソルダーレジスト7eの表面に対向して配置したガラスマスク7aの遮光部7cを、未硬化ソルダーレジスト7eのソルダーレジスト開口部7dに対応する箇所に配置し、遮光部7cよりも遮光度が低いグレートーンもしくはハーフトーン部7bを、未硬化ソルダーレジスト7eのソルダーレジスト開口部7dに対応する箇所の周縁であって、かつ、未硬化ソルダーレジスト7eの半田接続端子7fを被覆した部分に対応する箇所に配置し、ガラスマスク7aを介して未硬化ソルダーレジスト7eの露光、現像を実施することにより、半導体パッケージ基板Aを形成している。
【選択図】図6
Description
なお、前記各開口部は、前記半田接続端子側から前記絶縁樹脂層の表面側に向かうにつれて開口径が徐々に大きく広がる形状に形成されていてもよい。
また本発明によると、従来の設備での生産も可能となる。
まず、本発明の実施形態の前提となる、一般的な半導体パッケージ基板と半導体チップの実装後の半田接続構造を図1に示す。半導体パッケージ基板Aは内層回路2a(導体配線)と層間を電気的に接続するビアホール2bと半田接続端子2cと半田接続端子2cの一部以外を被覆した絶縁樹脂層2dおよび、絶縁樹脂層2dより露出した半田接続端子2c上に半田バンプ2eを設けた構造である。実装時は半導体パッケージ基板A側と半導体チップB側に半田が設けられているため、位置合わせによるマウント工程と、半田バンプ2eを溶融させて半導体パッケージ基板Aと半導体チップBを接続させるリフロー工程とにより、半導体パッケージ基板Aと半導体チップBとを接続する。また、上記工程を経て形成された、半導体パッケージ基板Aと半導体チップBとの間隙はアンダーフィル2fを充填することにより、半導体実装基板を得る。
形成する凹みの量としては、絶縁樹脂層2dの硬化収縮量を考慮し、半田接続端子2cの導体厚みに対して5〜30%の凹みを形成する。好ましくは絶縁樹脂層2dの硬化収縮率を予め測定し、完全硬化後に所望の平坦性、凹みを有するように形成する。
本発明の実施の形態の具体的な内容は、以下の、一般的な半導体パッケージ基板Aの製造工程を説明した後で、詳細に説明する。
即ち、本実施形態では、未硬化ソルダーレジスト7e(絶縁樹脂層)の表面に対向して配置したガラスマスク7a(マスク部材)の遮光部7cを、未硬化ソルダーレジスト7eのソルダーレジスト開口部7d(開口部)に対応する箇所に配置し、遮光部7cよりも遮光度が低いグレートーンもしくはハーフトーン部7b(半遮光部)を、未硬化ソルダーレジスト7eのソルダーレジスト開口部7dに対応する箇所の周縁であって、かつ、未硬化ソルダーレジスト7eの半田接続端子7fを被覆した部分に対応する箇所に配置し、ガラスマスク7aを介して未硬化ソルダーレジスト7eの露光、現像を実施することにより、半導体パッケージ基板Aを形成している。なお、現像に使用する現像液7g(図6(b)参照)は通常1wt%Na2 CO3 を用いる。
次いで、図7(c)に示すように、半導体チップB用の接続端子を露出する為に、所望の露出部分をガラスマスク等の遮光パターン8eにてマスキングし、露光によりマスキング部以外の未硬化ソルダーレジスト8cを光硬化させ、露光後に、図7(d)に示すように、絶縁樹脂保護用フィルム8dを剥離して現像を行い、半田接続端子8bを露出させるためのソルダーレジスト開口部8fを形成する。現像に使用する現像液8gは通常1wt%Na2 CO3 を用いる。
次いで、図7(e)に示すように、ソルダーレジスト開口部8fに、印刷により半田インキを印刷し、リフローを実施することにより、図7(e)に示す半田バンプ8hを形成する。これにより、半導体パッケージ基板Aとなる。
即ち、本実施形態では、未硬化ソルダーレジスト8c(絶縁樹脂層)の表面を加熱プレスする金属板8a(プレス板)に、突出高さが1〜4μmの凸部8a´を形成し、この凸部8a´により、未硬化ソルダーレジスト8cのソルダーレジスト開口部8fに対応する箇所の周縁であって、かつ、未硬化ソルダーレジスト8cの半田接続端子8bを被覆した部分に対応する箇所を加熱プレスすると共に、金属板8aの凸部8a´以外の部分により、未硬化ソルダーレジスト8cのソルダーレジスト開口部8f(開口部)に対応する箇所を加熱プレスすることにより、半導体パッケージ基板Aを形成している。
図7に示す実施形態のようなプレスを実施することにより、半導体接続端子4c′(図3(f)参照)を覆う領域の未硬化ソルダーレジスト8cへの凹形状形成と同時に、半導体パッケージ基板Aの絶縁樹脂層の回路パターン(半田接続端子4c′のレイアウトパターン)により未硬化ソルダーレジスト8cの表面に図8のような凹凸が形成されるのを抑制することができる。これにより、半導体パッケージ基板Aに半導体チップBを実装する際に用いるアンダーフィルの充填時における流動性低下を抑制し、実装信頼性の更なる向上が期待できる。
このような加圧・加熱処理は、図6や図7の製造方法によりソルダーレジスト開口部7d、8fを形成した後の未硬化ソルダーレジスト7e、8cの表面に対して行ってもよい。
本実施形態において、図10や図11の拡大図に示す絶縁樹脂表面1c、1c´は、半田接続端子1bを被覆した部分の高さ(厚み)が、半田接続端子1b以外を被覆した部分の高さ(厚み)よりも0〜5μm低い位置にあるように形成される。5μmを超えて低い位置にあるように形成されると、半田バンプが実装時に変形する恐れがあり実装信頼性の点で不利であること、また、半田接続端子上の絶縁樹脂層が薄いと硬化の際に内層回路が酸化されやすくなり、密着性、絶縁性の点で不利である。絶縁樹脂層の厚みは少なくとも5μm以上を必要とし、半田接続端子上の絶縁樹脂層の厚みは10〜20μm程度である。
また、図7の製造方法により未硬化ソルダーレジスト8cの表面にソルダーレジスト開口部8fを形成する際に用いる金属板8a上の所望の位置に形成する凸部8a´の高さは、この凸部8aによって絶縁樹脂表面1cに形成する凹部が0〜5μmの深さである場合、1〜4μmとするのが好ましい。凸部8a´を1μm未満や4μmを超える高さにすると、絶縁樹脂の硬化収縮率が最大で5%程度あり、硬化収縮後の凹部が5μmを超える可能性がある為、実装信頼性の点で不利である。
絶縁樹脂表面1c、1c´の、半田接続端子1bを被覆した部分の高さ(厚み)を、半田接続端子1b以外を被覆した部分の高さ(厚み)よりも0〜5μm低い位置とする結果、従来半導体接続端子上を被覆した絶縁樹脂層の硬化収縮の差による凸部分となっていたのが、平坦ないしは凹み構造となる。したがって、半導体チップBを半導体パッケージ基板Aに実装する際のアンダーフィル1e(図10、図11)の充填性が向上し、半導体パッケージ基板Aと半導体チップBの実装歩留まりとか、その実装後の接続信頼性の向上とか微細化に伴う実装歩留まり、あるいは接続信頼性の低下を抑制できる絶縁樹脂層の表面形状の形成を実現できる。
また、上述した実施形態によると、従来の設備での生産も可能となる。
なお、図6や図7、あるいは、図9の製造方法により未硬化ソルダーレジスト7e、8c、10dの表面に形成したソルダーレジスト開口部7d、8f、10aは、いずれも、半田接続端子7f、8b、10e側から未硬化ソルダーレジスト7e、8c、10dの表面側に向かうにつれて開口径が徐々に大きく広がる形状とすることができる。これにより、ソルダーレジスト開口部7d、8f、10aに半田バンプを形成する際の半田ペーストの充填効率を良くすることができる。
表1から明らかなように、比較例では絶縁樹脂表面が凸形状で2.0μmの段差を有しているのに対し、実施例1では絶縁樹脂表面に3μmの凹形状が形成され、実施例2で得られた絶縁樹脂表面に0〜0.5μmの凸形状が形成されている。それに対して、比較例では絶縁樹脂表面が凸形状で33.0μmの段差を有している。
つまり、実施例1、2の様に露光時もしくはプレス処理を施すことにより、半田接続端子上の絶縁樹脂表面を平坦ないしは凹形状に制御することが出来るため、従来、半田接続端子等の影響により絶縁樹脂表面が凸となり、実装時のアンダーフィルの充填性の低下を抑制することができ、実装時の接続性に有利に働くことが判る。
1b、2c、2c′、4c′、7f、8b、10e ・・・半田接続端子
1c、1c′、10c ・・・絶縁樹脂表面
2a ・・・内層回路
2b、4d ・・・ビアホール
1d、2e、6e、8h ・・・半田バンプ
1e、2f、9c ・・・アンダーフィル
3a、4a ・・・コア層
3b ・・・スルーホール
3c、9a ・・・配線パターン
4b ・・・層間絶縁樹脂
4c ・・・配線パターン
4e ・・・無電解銅メッキ
4f ・・・感光性ドライフィルムレジスト
4g ・・・パターンメッキ
4h ・・・苛性ソーダ
6a、7e、8c、10d ・・・未硬化ソルダーレジスト
6b、8d ・・・絶縁樹脂保護用フィルム
6c、8e ・・・遮光パターン
6d、7d、8f、10a ・・・ソルダーレジスト開口部
6f、7g、8g、10f ・・・現像液
7a ・・・ガラスマスク
7b ・・・グレートーンもしくはハーフトーン部
7c ・・・遮光部
8a ・・・金属板
8a′ ・・・金属板の凸部
8c′ ・・・凹部
10b ・・・平板熱プレス
A ・・・半導体パッケージ基板
B ・・・半導体チップ
C ・・・3次元配線基板
Claims (6)
- 基板上に形成された導体配線および複数の半田接続端子からなる導体回路を被覆し前記複数の半田接続端子を露出させる開口部が表面側から形成された絶縁樹脂層と、前記開口部に半田を充填して形成した半導体チップ実装用の複数の半田バンプとを有する半導体パッケージ基板において、
前記絶縁樹脂層の前記半田接続端子を被覆した部分の表面高さが前記半田接続端子以外を被覆した部分の高さより0〜5μm低い位置にある、
ことを特徴とする半導体パッケージ基板。 - 前記各開口部は、前記半田接続端子側から前記絶縁樹脂層の表面側に向かうにつれて開口径が徐々に大きく広がる形状に形成されていることを特徴とする請求項1記載の半導体パッケージ基板。
- 基板上に形成された導体配線および複数の半田接続端子からなる導体回路を被覆し前記複数の半田接続端子を露出させる開口部が表面側から形成された絶縁樹脂層と、前記開口部に半田を充填して形成した半導体チップ実装用の複数の半田バンプとを有する半導体パッケージ基板の製造方法であって、
前記絶縁樹脂層の表面に対向して配置したマスク部材の遮光部を、前記絶縁樹脂層の前記開口部に対応する箇所に配置し、前記遮光部よりも遮光度が低い半遮光部を、前記絶縁樹脂層の前記開口部に対応する箇所の周縁であって、かつ、前記絶縁樹脂層の前記半田接続端子を被覆した部分に対応する箇所に配置し、
前記マスク部材を介して前記絶縁樹脂層の露光、現像を実施することにより形成した、
ことを特徴とする半導体パッケージ基板の製造方法。 - 基板上に形成された導体配線および複数の半田接続端子からなる導体回路を被覆し前記複数の半田接続端子を露出させる開口部が表面側から形成された絶縁樹脂層と、前記開口部に半田を充填して形成した半導体チップ実装用の複数の半田バンプとを有する半導体パッケージ基板の製造方法であって、
前記絶縁樹脂層の表面を加熱プレスするプレス板に、突出高さが1〜4μmの凸部を形成し、該凸部により、前記絶縁樹脂層の前記開口部に対応する箇所の周縁であって、かつ、前記絶縁樹脂層の前記半田接続端子を被覆した部分に対応する箇所を加熱プレスすると共に、前記プレス板の前記凸部以外の部分により、前記絶縁樹脂層の前記開口部に対応する箇所を加熱プレスすることにより形成した、
ことを特徴とする半導体パッケージ基板の製造方法。 - 前記絶縁樹脂層の表面を熱処理しながら平坦化処理し、硬化させた後に、前記開口部を形成した、
ことを特徴とする請求項3又は4記載の半導体パッケージ基板の製造方法。 - 基板上に形成された導体配線および複数の半田接続端子からなる導体回路を被覆し前記複数の半田接続端子を露出させる開口部が表面側から形成された絶縁樹脂層と、前記開口部に半田を充填して形成した半導体チップ実装用の複数の半田バンプとを有する半導体パッケージ基板の製造方法であって、
前記絶縁樹脂層の表面を熱処理しながら平坦化処理し、硬化させた後に、前記開口部を形成した、
ことを特徴とする半導体パッケージ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010220344A JP5640613B2 (ja) | 2010-09-30 | 2010-09-30 | 半導体パッケージ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010220344A JP5640613B2 (ja) | 2010-09-30 | 2010-09-30 | 半導体パッケージ基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012074660A true JP2012074660A (ja) | 2012-04-12 |
JP5640613B2 JP5640613B2 (ja) | 2014-12-17 |
Family
ID=46170512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010220344A Expired - Fee Related JP5640613B2 (ja) | 2010-09-30 | 2010-09-30 | 半導体パッケージ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5640613B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103915354A (zh) * | 2013-01-03 | 2014-07-09 | 台湾积体电路制造股份有限公司 | 用于bot层压封装件的改进的焊料掩模形状 |
TWI503944B (zh) * | 2013-04-18 | 2015-10-11 | 矽品精密工業股份有限公司 | 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構 |
US20220384383A1 (en) * | 2021-06-01 | 2022-12-01 | National Pingtung University Of Science And Technology | Heat assisted flip chip bonding apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349427A (ja) * | 1999-06-07 | 2000-12-15 | Ibiden Co Ltd | プリント配線板、表面実装用プリント配線板及び表面実装配線板 |
JP2004128405A (ja) * | 2002-10-07 | 2004-04-22 | Kyocera Corp | 配線基板およびその製造方法 |
JP2006201434A (ja) * | 2005-01-20 | 2006-08-03 | Toppan Printing Co Ltd | ソルダーレジスト露光用フォトマスク及びそれを用いて露光処理を行った配線基板もしくはその製造方法 |
JP2006251386A (ja) * | 2005-03-10 | 2006-09-21 | Fuji Photo Film Co Ltd | 永久パターン形成方法 |
JP2007164059A (ja) * | 2005-12-16 | 2007-06-28 | Cmk Corp | ソルダーレジスト用露光システム及びプリント配線板の製造方法 |
-
2010
- 2010-09-30 JP JP2010220344A patent/JP5640613B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349427A (ja) * | 1999-06-07 | 2000-12-15 | Ibiden Co Ltd | プリント配線板、表面実装用プリント配線板及び表面実装配線板 |
JP2004128405A (ja) * | 2002-10-07 | 2004-04-22 | Kyocera Corp | 配線基板およびその製造方法 |
JP2006201434A (ja) * | 2005-01-20 | 2006-08-03 | Toppan Printing Co Ltd | ソルダーレジスト露光用フォトマスク及びそれを用いて露光処理を行った配線基板もしくはその製造方法 |
JP2006251386A (ja) * | 2005-03-10 | 2006-09-21 | Fuji Photo Film Co Ltd | 永久パターン形成方法 |
JP2007164059A (ja) * | 2005-12-16 | 2007-06-28 | Cmk Corp | ソルダーレジスト用露光システム及びプリント配線板の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103915354A (zh) * | 2013-01-03 | 2014-07-09 | 台湾积体电路制造股份有限公司 | 用于bot层压封装件的改进的焊料掩模形状 |
TWI503944B (zh) * | 2013-04-18 | 2015-10-11 | 矽品精密工業股份有限公司 | 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構 |
US20220384383A1 (en) * | 2021-06-01 | 2022-12-01 | National Pingtung University Of Science And Technology | Heat assisted flip chip bonding apparatus |
US11682650B2 (en) * | 2021-06-01 | 2023-06-20 | National Pingtung University Of Science And Technology | Heat assisted flip chip bonding apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5640613B2 (ja) | 2014-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8835773B2 (en) | Wiring board and method of manufacturing the same | |
US20080315398A1 (en) | Packaging substrate with embedded chip and buried heatsink | |
US20120153463A1 (en) | Multilayer wiring substrate and method of manufacturing the same | |
JP5461323B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
TWM512216U (zh) | 半導體基板結構與半導體封裝結構 | |
JP2014107371A (ja) | 配線基板 | |
TW201448692A (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
TW201446084A (zh) | 電路板及其製作方法 | |
JP2014039072A (ja) | 配線基板の製造方法 | |
TW202046840A (zh) | 線路載板及其製作方法 | |
JP5640613B2 (ja) | 半導体パッケージ基板の製造方法 | |
US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
TWI531291B (zh) | 承載板及其製作方法 | |
US10897823B2 (en) | Circuit board, package structure and method of manufacturing the same | |
US20120103662A1 (en) | Printed circuit board and manufacturing method thereof | |
JP4725178B2 (ja) | 半導体装置およびその製造方法 | |
TW201536143A (zh) | 印刷電路板及其製法 | |
JP2002217248A (ja) | パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法 | |
KR101004216B1 (ko) | 초슬림 회로 기판이 접합된 칩 내장형 인쇄회로기판 제조방법 | |
JP2010287765A (ja) | インプリント方法、配線パターンの形成方法、および積層電子部品 | |
KR101081153B1 (ko) | 임베디드 미세회로 기판 제조 방법 | |
JP5232467B2 (ja) | 多層プリント配線板の製造方法 | |
KR20090038758A (ko) | 패키지 기판 및 그 제조방법 | |
JPH11186731A (ja) | ブラインドビアホールの形成方法および多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5640613 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |