JP2012072493A - スパッタリングターゲットおよび半導体装置の作製方法 - Google Patents

スパッタリングターゲットおよび半導体装置の作製方法 Download PDF

Info

Publication number
JP2012072493A
JP2012072493A JP2011187729A JP2011187729A JP2012072493A JP 2012072493 A JP2012072493 A JP 2012072493A JP 2011187729 A JP2011187729 A JP 2011187729A JP 2011187729 A JP2011187729 A JP 2011187729A JP 2012072493 A JP2012072493 A JP 2012072493A
Authority
JP
Japan
Prior art keywords
sputtering target
oxide semiconductor
less
oxide
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011187729A
Other languages
English (en)
Other versions
JP5789157B2 (ja
JP2012072493A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011187729A priority Critical patent/JP5789157B2/ja
Publication of JP2012072493A publication Critical patent/JP2012072493A/ja
Publication of JP2012072493A5 publication Critical patent/JP2012072493A5/ja
Application granted granted Critical
Publication of JP5789157B2 publication Critical patent/JP5789157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

【課題】酸化物半導体膜を成膜する成膜技術を提供することを課題の一とする。また、その酸化物半導体膜を用いた信頼性の高い半導体素子を作製する方法を提供することを課題の一とする。
【解決手段】成膜に用いるスパッタリングターゲットの中の不純物であるアルカリ金属、アルカリ土類金属、及び水素を排除することにより得られる新規なスパッタリングターゲットを用いれば、これらの不純物の含有量の少ない酸化物半導体膜を成膜することができる。
【選択図】図１

Description

本発明はスパッタリングターゲット及びその製造方法に関する。また、当該スパッタリングターゲットを用いて製造された、酸化物半導体を用いる半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
液晶表示装置に代表されるように、ガラス基板などの平板に形成されるトランジスタは、主にアモルファスシリコン、または多結晶シリコンなどの半導体材料を用いて作製される。アモルファスシリコンを用いたトランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、多結晶シリコンを用いたトランジスタは、電界効果移動度が高いもののレーザアニールなどの結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。
これに対し、半導体材料として酸化物半導体を用いてトランジスタを作製し、該トランジスタを電子デバイスや光デバイスに応用する技術が注目されている。例えば、半導体材料として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
酸化物半導体にチャネル形成領域（チャネル領域ともいう）を設けたトランジスタは、アモルファスシリコンを用いたトランジスタよりも高い電界効果移動度が得られている。酸化物半導体膜はスパッタリング法などによって比較的低温で膜形成が可能であり、多結晶シリコンを用いたトランジスタよりも製造工程が簡単である。
このような酸化物半導体を用いてガラス基板、プラスチック基板などにトランジスタを形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ（ＥＬディスプレイともいう）または電子ペーパーなどの表示装置への応用が期待されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
しかしながら、酸化物半導体を用いて作製した半導体素子の特性は未だ充分なものとは言えない。例えば、酸化物半導体膜を用いたトランジスタには、制御された閾値電圧、速い動作速度、そして十分な信頼性が求められている。
本発明の一態様の目的は、酸化物半導体膜を成膜する成膜技術を提供することを課題の一とする。また、その酸化物半導体膜を用いた信頼性の高い半導体素子を作製する方法を提供することを課題の一とする。
酸化物半導体を用いたトランジスタの閾値電圧は酸化物半導体膜に含まれるキャリア密度に影響される。また、酸化物半導体膜に含まれるキャリアは、酸化物半導体膜に含まれる不純物により発生する。例えば、成膜された酸化物半導体膜に含まれるＨ２Ｏに代表される水素原子を含む化合物や、アルカリ金属を含む化合物、もしくはアルカリ土類金属を含む化合物等の不純物は、酸化物半導体膜のキャリア密度を高める。
そこで、上記目的を達成するためには、酸化物半導体膜に含まれるキャリア密度に影響する不純物、例えば、Ｈ２Ｏに代表される水素原子を含む化合物、アルカリ金属を含む化合物、もしくはアルカリ土類金属を含む化合物等の不純物を排除すればよい。具体的には、成膜に用いるスパッタリングターゲットの中の不純物であるアルカリ金属、アルカリ土類金属、及び水素を排除することにより得られる新規なスパッタリングターゲットを用いれば、これらの不純物の含有量の少ない酸化物半導体膜を成膜することができる。
本発明の一態様のスパッタリングターゲットは、酸化物半導体膜を形成するスパッタリングターゲットであって、亜鉛、アルミニウム、ガリウム、インジウム、またはスズから選ばれた少なくとも一の酸化物の焼結体を含み、ＳＩＭＳにおける焼結体の含有アルカリ金属濃度が５×１０１６ｃｍ−３以下であることを特徴とする。さらに、ＳＩＭＳにおけるその焼結体の含有水素濃度が１×１０１９ｃｍ−３以下、好ましくは１×１０１８ｃｍ−３以下、さらに好ましくは１×１０１６ｃｍ−３未満であることを特徴とする。
より具体的には、ＳＩＭＳにおけるＮａ（ナトリウム）の濃度が５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下とする。また、ＳＩＭＳにおけるＬｉ（リチウム）の濃度が５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。また、ＳＩＭＳにおけるＫ（カリウム）の濃度が５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。
酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、アグネ技術センター、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐ．６２１−６３３）。しかし、このような指摘は適切でない。
アルカリ金属、及びアルカリ土類金属は酸化物半導体層を用いたトランジスタにとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のうち、Ｎａは酸化物半導体層に接する絶縁膜が酸化物であった場合、その中に拡散し、Ｎａ＋となる。また、酸化物半導体層内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、ノーマリオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体層中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体層中の水素の濃度が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。
なお、本明細書において、スパッタリングターゲットまたは酸化物半導体膜中の不純物濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定値を用いる。なお、ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における不純物濃度の厚さ方向の分布を、ＳＩＭＳで分析する場合、不純物濃度は、対象となる膜の存在する範囲において、極端な変動が無く、ほぼ一定の強度が得られる領域における最低値を採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜中の不純物濃度の影響を受けて、ほぼ一定の強度の得られる領域を見いだせない場合がある。この場合、当該膜の存在する領域における、最低値を、不純物濃度として採用する。
本発明の一態様は、水素原子や、アルカリ金属や、アルカリ土類金属等の不純物の含有量が少ないスパッタリングターゲットを提供することが可能である。また、そのスパッタリングターゲットを用い、不純物の低減された酸化物半導体膜を成膜することが可能である。また、不純物の含有量が少ない酸化物半導体膜を用いた信頼性の高い半導体素子を作製する方法を提供することができる。
スパッタリングターゲットの製造方法を示すフロー図。 スパッタリングターゲットの上面を示す図。 トランジスタの作製方法の一例を示す断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様であるスパッタリングターゲットの製造方法について図１を参照して説明する。図１は、本実施の形態に係るスパッタリングターゲットの製造方法の一例を示すフローチャートである。
はじめに、スパッタリングターゲットの材料を構成する複数の単体金属（Ｚｎ、Ｉｎ、Ａｌ、Ｓｎなど）をそれぞれ蒸留、昇華、または再結晶を繰り返して精製する（Ｓ１０１）。その後、それぞれ精製した金属を粉末状に加工する。なお、スパッタリングターゲットの材料として、ＧａやＳｉを用いる場合は、ゾーンメルト法や、チョクラルスキー法を使って単結晶を得た後、粉末状に加工する。そして、これら各スパッタリングターゲット材料を高純度の酸素雰囲気下で焼成して酸化させる（Ｓ１０２）。そして得られた各酸化物粉末の秤量を適宜行い、秤量した各酸化物粉末を混合する（Ｓ１０３）。
高純度の酸素雰囲気は、例えば６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）の純度とする。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用スパッタリングターゲットを製造するものとし、例えば、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯを、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］となるように秤量する。
また、本実施の形態において製造される酸化物半導体用スパッタリングターゲットとしては、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用スパッタリングターゲットに限られるものではなく、他にも、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ｉｎ−Ａｌ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ａｌ−Ｇａ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ｓｎ−Ａｌ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ｉｎ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ｓｎ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ａｌ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ｉｎ系酸化物半導体用スパッタリングターゲット、Ｓｎ系酸化物半導体用スパッタリングターゲット、Ｚｎ系酸化物半導体用スパッタリングターゲットなどが挙げられる。
次いで、混合物を所定の形状に成形し、焼成して、金属酸化物の焼結体を得る（Ｓ１０４）。スパッタリングターゲット材料を焼成することにより、スパッタリングターゲットに水素や水分やハイドロカーボン等が混入することを防ぐことが出来る。焼成は、不活性ガス雰囲気（窒素または希ガス雰囲気）下、真空中または高圧雰囲気中で行うことができ、さらに機械的な圧力を加えながら行ってもよい。焼成法としては、常圧焼成法、加圧焼成法等を適宜用いることができる。また、加圧焼成法としては、ホットプレス法、熱間等方加圧（ＨＩＰ；Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓｉｎｇ）法、放電プラズマ焼結法、又は衝撃法を適用することが好ましい。焼成の最高温度はスパッタリングターゲット材料の焼結温度により選択するが、１０００℃〜２０００℃程度とするのが好ましく、１２００℃〜１５００℃とするのがより好ましい。また、最高温度の保持時間は、スパッタリングターゲット材料により選択するが、０．５時間〜３時間とするのが好ましい。
なお、本実施の形態の酸化物半導体用スパッタリングターゲットは充填率が９０％以上１００％以下、より好ましくは９５％以上９９．９％以下とするのが好ましい。
次いで、所望の寸法、所望の形状、及び所望の表面粗さを有するスパッタリングターゲットに成形するための機械加工を施す（Ｓ１０５）。加工手段としては、例えば機械的研磨、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ＣＭＰ）、またはこれらの併用等を用いることができる。
次いで、機械加工によって発生する細かな塵や、研削液成分の除去のために洗浄をおこなってもよい。ただし、洗浄として水や有機溶媒に浸漬させた超音波洗浄、流水洗浄等によってスパッタリングターゲットを洗浄する場合、その後にターゲット中及び表面の含水素濃度が充分低減するための加熱処理を行うことが好ましい。
その後、スパッタリングターゲットに加熱処理を加える（Ｓ１０６）。加熱処理は、不活性ガス雰囲気（窒素または希ガス雰囲気）中で行うのが好ましく、加熱処理の温度は、スパッタリングターゲット材料によって異なるが、スパッタリングターゲット材料が変性しない温度とする。具体的には、１５０℃以上であって７５０℃以下、好ましくは４２５℃以上であって７５０℃以下とする。また、加熱時間は、具体的には０．５時間以上、好ましくは１時間以上とする。なお、加熱処理は、真空中または高圧雰囲気中で行ってもよい。
その後、スパッタリングターゲットをバッキングプレートと呼ばれる金属板に貼り合わせる（Ｓ１０７）。バッキングプレートは、スパッタリングターゲット材料の冷却とスパッタ電極としての役割をもつため、熱伝導性および導電性に優れた銅を用いることが好ましい。また、銅以外にも、チタン、銅合金、ステンレス合金等を用いることも可能である。
また、バッキングプレートにスパッタリングターゲットを貼り付ける際、スパッタリングターゲットを分割して一枚のバッキングプレートにボンディングしてもよい。図２（Ａ）（Ｂ）にスパッタリングターゲットを分割して一枚のバッキングプレートに貼り付ける（ボンディング）する例を示す。
図２（Ａ）はバッキングプレート８５０にスパッタリングターゲット８５１をスパッタリングターゲット８５１ａ、８５１ｂ、８５１ｃ、８５１ｄと４分割して貼り付ける例である。また、図２（Ｂ）はより多数にスパッタリングターゲットを分割した例であり、バッキングプレート８５０にスパッタリングターゲット８５２をスパッタリングターゲット８５２ａ、８５２ｂ、８５２ｃ、８５２ｄ、８５２ｅ、８５２ｆ、８５２ｇ、８５２ｈ、８５２ｉと９分割して貼り付けている。なお、スパッタリングターゲットの分割数及びターゲット形状は図２（Ａ）（Ｂ）に限定されない。スパッタリングターゲットを分割するとバッキングプレートに貼り付ける際のスパッタリングターゲットの反りを緩和することができる。このような分割したスパッタリングターゲットは、大面積基板に成膜する場合、それに伴って大型化するスパッタリングターゲットに特に好適に用いることができる。もちろん、一枚のバッキングプレートに一枚のスパッタリングターゲットを貼り付けてもよい。
また、加熱処理後のスパッタリングターゲットは、水分や水素やアルカリ金属などの不純物の再混入を防止するため、高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）雰囲気で搬送、保存等するのが好ましい。または、ステンレス合金等の透水性の低い材料で形成された保護材で覆ってもよく、またその保護材とターゲットの間隙に上述のガスを導入しても良い。酸素ガスまたはＮ２Ｏガスには、水、水素などが含まれないことが好ましい。または、酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
以上により、本実施の形態のスパッタリングターゲットを製造することができる。本実施の形態で示すスパッタリングターゲットは、製造工程において、それぞれ精製した高純度の材料を用いることで不純物の含有量の少ないものとすることができる。また、当該ターゲットを用いて作製された酸化物半導体膜が含有する不純物の濃度も低減することができる。
また、上記スパッタリングターゲットの製造において、大気にさらさず不活性ガス雰囲気（窒素または希ガス雰囲気）下で行うことが好ましい。
なお、スパッタリングターゲットをスパッタ装置に取り付ける際も、大気にさらさず不活性ガス雰囲気（窒素または希ガス雰囲気）下で行うことで、スパッタリングターゲットに水素や水分やアルカリ金属等が付着することを防ぐことができる。
また、スパッタリングターゲットをスパッタ装置に取り付けた後、ターゲット表面やターゲット材料中に残存している水素を除去するために脱水素処理を行うことが好ましい。脱水素処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。
また、スパッタリングターゲットを取り付けたスパッタ装置は、リークレートを１×１０−１０Ｐａ・ｍ３／秒以下とし、特に排気手段としてクライオポンプを用いて水の不純物としての混入を減らし、逆流防止も図ることが好ましい。
以下に、上記フローにより得られたスパッタリングターゲットが取り付けられたスパッタ装置を用いてトランジスタを作製する例を図３を用いて説明する。トランジスタを作製する工程においても、スパッタ装置で成膜された酸化物半導体膜に対して、Ｈ２Ｏに代表される水素原子を含む化合物や、アルカリ金属を含む化合物、もしくはアルカリ土類金属を含む化合物等の不純物が混入しないようにすることが好ましい。
まず、絶縁表面を有する基板１００上に導電膜を形成した後、第１のフォトリソグラフィ工程、及びエッチング工程によりゲート電極層１１２を形成する。
基板１００とゲート電極層１１２との間には、下地膜となる絶縁膜を設けてもよく、本実施の形態では下地膜１０１を設ける。下地膜１０１は、基板１００からの不純物元素（Ｎａなど）の拡散を防止する機能があり、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化ガリウム、酸化ガリウムアルミニウム（ＧａｘＡｌ２−ｘＯ３＋ｙ（ｘは０以上２以下、ｙは０より大きく、１未満））から選ばれた膜で形成することができる。下地膜１０１を設けることによって、後に形成する酸化物半導体膜に基板１００からの不純物元素（Ｎａなど）が拡散されることをブロックできる。また、該下地膜は単層に限らず、上記の複数の膜の積層であっても良い。
次いで、ゲート電極層１１２上に、スパッタリング法またはＰＣＶＤ法によりゲート絶縁層１０２を形成する（図３（Ａ）参照）。ゲート絶縁層１０２の形成時も、アルカリ金属を含む化合物、もしくはアルカリ土類金属を含む化合物等の不純物が混入しないようにすることが好ましく、下地膜１０１の成膜後、大気にふれることなくゲート絶縁層１０２を形成する。
次いで、上記ゲート絶縁層１０２を形成した後、大気に触れることなく、ゲート絶縁層１０２上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜をスパッタリング法により形成する。本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。酸化物半導体用ターゲットは、酸化亜鉛、酸化アルミニウム、酸化ガリウム、酸化インジウム、または酸化スズから選ばれた少なくとも一の酸化物の焼結体を含み、ＳＩＭＳにおける前記焼結体の含有アルカリ金属濃度が５×１０１６ｃｍ−３以下とする。また、前記焼結体は、ＳＩＭＳにおけるＮａの濃度が５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下とする。また、前記焼結体は、ＳＩＭＳにおけるＬｉの濃度が５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。また、前記焼結体は、ＳＩＭＳにおけるＫの濃度が５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。
次いで、上記第１の酸化物半導体膜を成膜後、大気に触れることなく、基板を配置する雰囲気を窒素、または乾燥空気とし、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下とする。また、第１の加熱処理の加熱時間は１分以上２４時間以下とする。第１の加熱処理によって第１の結晶性酸化物半導体膜１０８ａを形成する（図３（Ｂ）参照）。
次いで、上記第１の加熱処理後に大気に触れることなく、第１の結晶性酸化物半導体膜１０８ａ上に１０ｎｍよりも厚い第２の酸化物半導体膜をスパッタリング法により形成する。本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。酸化物半導体用ターゲットは、酸化亜鉛、酸化アルミニウム、酸化ガリウム、酸化インジウム、または酸化スズから選ばれた少なくとも一の酸化物の焼結体を含み、ＳＩＭＳにおける前記焼結体の含有アルカリ金属濃度が５×１０１６ｃｍ−３以下とする。また、前記焼結体は、ＳＩＭＳにおけるＮａの濃度が５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下とする。また、前記焼結体は、ＳＩＭＳにおけるＬｉの濃度が５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。また、前記焼結体は、ＳＩＭＳにおけるＫの濃度が５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。
なお、第１の酸化物半導体膜及び第２の酸化物半導体膜の成膜時において、Ｈ２Ｏに代表される水素原子を含む化合物や、アルカリ金属を含む化合物、もしくはアルカリ土類金属を含む化合物等の不純物が混入しないようにすることが好ましく、具体的には、基板とターゲットの間との距離（ＴＳ距離とも呼ぶ）を長くすることによって質量の重い不純物元素を排気し、成膜中での混入を低減する、または成膜室内を高真空として基板上に付着したＨ２Ｏなどを膜形成面から再蒸発させる。また、成膜時の基板温度を２５０℃以上４５０℃以下とすることによって、Ｈ２Ｏに代表される水素原子を含む化合物や、アルカリ金属を含む化合物、もしくはアルカリ土類金属を含む化合物等の不純物が酸化物半導体膜中に混入することを防ぐことが好ましい。
次いで、上記第２の酸化物半導体膜を成膜後、大気に触れることなく、基板を配置する雰囲気を窒素、または乾燥空気とし、第２の加熱処理を行う。第２の加熱処理の温度は、４００℃以上７５０℃以下とする。また、第２の加熱処理の加熱時間は１分以上２４時間以下とする。第２の加熱処理によって第２の結晶性酸化物半導体膜１０８ｂを形成する（図３（Ｃ）参照）。
次いで、第１の結晶性酸化物半導体膜１０８ａと第２の結晶性酸化物半導体膜１０８ｂからなる酸化物半導体積層を加工して島状の酸化物半導体積層を形成する（図３（Ｄ）参照）。
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
次いで、酸化物半導体積層上にソース電極層およびドレイン電極層（これと同じ層で形成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層１０４ａおよびドレイン電極層１０４ｂを形成する。
次いで、酸化物半導体積層、ソース電極層１０４ａ、及びドレイン電極層１０４ｂを覆う絶縁膜１１０ａ、絶縁膜１１０ｂを形成する（図３（Ｅ）参照）。絶縁膜１１０ａは、酸化物絶縁材料を用い、成膜後に第３の加熱処理を行うことが好ましい。第３の加熱処理によって、絶縁膜１１０ａから酸化物半導体積層への酸素供給が行われる。第３の加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、２００℃以上４００℃、好ましくは２５０℃以上３２０℃以下とする。また、第３の加熱処理の加熱時間は１分以上２４時間以下とする。
以上の工程でボトムゲート型のトランジスタ１５０が形成される。
トランジスタ１５０は、絶縁表面を有する基板１００上に、下地膜１０１、ゲート電極層１１２、ゲート絶縁層１０２、チャネル形成領域を含む酸化物半導体積層、ソース電極層１０４ａ、ドレイン電極層１０４ｂ、絶縁膜１１０ａを含む。酸化物半導体積層を覆ってソース電極層１０４ａ、及びドレイン電極層１０４ｂが設けられる。酸化物半導体積層において、ゲート絶縁層１０２を介してゲート電極層１１２と重なる領域の一部がチャネル形成領域として機能する。
図３（Ｅ）に示すトランジスタ１５０のチャネル形成領域を含む半導体層（上記、酸化物半導体積層を指す）は、ＳＩＭＳにおけるＮａの濃度が５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下とする。また、トランジスタ１５０のチャネル形成領域を含む半導体層は、ＳＩＭＳにおけるＬｉの濃度が５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。また、トランジスタ１５０のチャネル形成領域を含む半導体層は、ＳＩＭＳにおけるＫの濃度が５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。
また、図３（Ｅ）に示すトランジスタ１５０のチャネル形成領域を含む半導体層は、ＳＩＭＳにおける水素の濃度が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下とすることが好ましい。
また、図３（Ｅ）に示すトランジスタ１５０のチャネル形成領域を含む半導体層は、第１の結晶性酸化物半導体膜１０８ａ、及び第２の結晶性酸化物半導体膜１０８ｂの積層となる。第１の結晶性酸化物半導体膜１０８ａ、及び第２の結晶性酸化物半導体膜１０８ｂは、ｃ軸配向を有している。第１の結晶性酸化物半導体膜１０８ａ及び第２の結晶性酸化物半導体膜１０８ｂは、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ； ＣＡＡＣとも呼ぶ）を含む酸化物を有する。なお、第１の結晶性酸化物半導体膜１０８ａ及び第２の結晶性酸化物半導体膜１０８ｂは、一部に結晶粒界を有しており、非晶質構造（アモフルファス構造）の酸化物半導体膜とは明らかに別材料である。
第１の結晶性酸化物半導体膜と第２の結晶性酸化物半導体膜の積層を有するトランジスタは、トランジスタに光照射が行われ、またはバイアス−熱ストレス（ＢＴ）試験前後においてもトランジスタのしきい値電圧の変化量が低減でき、安定した電気的特性を有する。
なお、図３では、ボトムゲート型のトランジスタの例を示したが特に限定されず、例えばトップゲート型のトランジスタを作製することもできる。
１００ 基板
１０１ 下地膜
１０２ ゲート絶縁層
１０４ａ ソース電極層
１０４ｂ ドレイン電極層
１０８ａ 第１の結晶性酸化物半導体膜
１０８ｂ 第２の結晶性酸化物半導体膜
１１０ａ 絶縁膜
１１０ｂ 絶縁膜
１１２ ゲート電極層
１５０ トランジスタ
８５０ バッキングプレート
８５１ スパッタリングターゲット
８５１ａ スパッタリングターゲット
８５１ｂ スパッタリングターゲット
８５１ｃ スパッタリングターゲット
８５１ｄ スパッタリングターゲット
８５２ スパッタリングターゲット
８５２ａ スパッタリングターゲット
８５２ｂ スパッタリングターゲット
８５２ｃ スパッタリングターゲット
８５２ｄ スパッタリングターゲット
８５２ｅ スパッタリングターゲット
８５２ｆ スパッタリングターゲット
８５２ｇ スパッタリングターゲット
８５２ｈ スパッタリングターゲット
８５２ｉ スパッタリングターゲット

Claims (8)

  1. 酸化物半導体膜を形成するスパッタリングターゲットであって、酸化亜鉛、酸化アルミニウム、酸化ガリウム、酸化インジウム、または酸化スズから選ばれた少なくとも一の酸化物の焼結体を含み、ＳＩＭＳにおける前記焼結体の含有アルカリ金属濃度が５×１０１６ｃｍ−３以下であることを特徴とするスパッタリングターゲット。
  2. 酸化物半導体膜を形成するスパッタリングターゲットであって、酸化亜鉛、酸化アルミニウム、酸化ガリウム、酸化インジウム、または酸化スズから選ばれた少なくとも一の酸化物の焼結体を含み、ＳＩＭＳにおける前記焼結体の含有アルカリ金属濃度が５×１０１６ｃｍ−３以下であり、且つ、ＳＩＭＳにおける前記焼結体の含有水素濃度が１×１０１９ｃｍ−３以下であることを特徴とするスパッタリングターゲット。
  3. 請求項１または請求項２において、前記焼結体のナトリウムの濃度は、１×１０１６ｃｍ−３以下であることを特徴とするスパッタリングターゲット。
  4. 請求項１または請求項２において、前記焼結体のナトリウムの濃度は、１×１０１５ｃｍ−３以下であることを特徴とするスパッタリングターゲット。
  5. 請求項１乃至４のいずれか一において、前記焼結体のリチウムの濃度は、５×１０１５ｃｍ−３以下であることを特徴とするスパッタリングターゲット。
  6. 請求項１乃至４のいずれか一において、前記焼結体のリチウムの濃度は、１×１０１５ｃｍ−３以下であることを特徴とするスパッタリングターゲット。
  7. 請求項１乃至６のいずれか一において、前記焼結体のカリウムの濃度は、５×１０１５ｃｍ−３以下であることを特徴とするスパッタリングターゲット。
  8. 請求項１乃至６のいずれか一において、前記焼結体のカリウムの濃度は、１×１０１５ｃｍ−３以下であることを特徴とするスパッタリングターゲット。
JP2011187729A 2010-09-03 2011-08-30 半導体装置の作製方法 Active JP5789157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011187729A JP5789157B2 (ja) 2010-09-03 2011-08-30 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010197509 2010-09-03
JP2010197509 2010-09-03
JP2011187729A JP5789157B2 (ja) 2010-09-03 2011-08-30 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015151789A Division JP2015187312A (ja) 2010-09-03 2015-07-31 スパッタリングターゲット

Publications (3)

Publication Number Publication Date
JP2012072493A true JP2012072493A (ja) 2012-04-12
JP2012072493A5 JP2012072493A5 (ja) 2014-08-28
JP5789157B2 JP5789157B2 (ja) 2015-10-07

Family

ID=45770024

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011187729A Active JP5789157B2 (ja) 2010-09-03 2011-08-30 半導体装置の作製方法
JP2015151789A Withdrawn JP2015187312A (ja) 2010-09-03 2015-07-31 スパッタリングターゲット
JP2016246486A Expired - Fee Related JP6397878B2 (ja) 2010-09-03 2016-12-20 半導体装置の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015151789A Withdrawn JP2015187312A (ja) 2010-09-03 2015-07-31 スパッタリングターゲット
JP2016246486A Expired - Fee Related JP6397878B2 (ja) 2010-09-03 2016-12-20 半導体装置の作製方法

Country Status (5)

Country Link
US (3) US8835214B2 (ja)
JP (3) JP5789157B2 (ja)
KR (1) KR20130099074A (ja)
TW (1) TWI570808B (ja)
WO (1) WO2012029612A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239521A (ja) * 2012-05-14 2013-11-28 Fujifilm Corp 電界効果型トランジスタの製造方法
KR101389911B1 (ko) 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015120980A (ja) * 2012-06-29 2015-07-02 株式会社半導体エネルギー研究所 酸化膜の作製方法
JP2019176190A (ja) * 2012-11-28 2019-10-10 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9057126B2 (en) 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
CN107919365B (zh) * 2017-11-21 2019-10-11 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
TWI756535B (zh) * 2019-04-15 2022-03-01 久盛光電股份有限公司 磁控濺鍍系統及磁控濺鍍方法
JP7317282B2 (ja) * 2019-07-19 2023-07-31 日新電機株式会社 薄膜トランジスタの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010166030A (ja) * 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd トランジスタの作製方法
JP2010171415A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4230594B2 (ja) * 1999-03-05 2009-02-25 出光興産株式会社 スパッタリング用ターゲット及び透明導電ガラス並びに透明導電フィルム
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100753329B1 (ko) 2003-09-30 2007-08-29 닛코킨조쿠 가부시키가이샤 고순도 산화아연 분말 및 그 제조방법과 고순도 산화아연타겟트 및 고순도 산화아연 박막
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5403390B2 (ja) * 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
JP5153449B2 (ja) 2008-05-16 2013-02-27 中国電力株式会社 分散リアクトル系統用人工地絡試験装置
JP5269501B2 (ja) * 2008-07-08 2013-08-21 出光興産株式会社 酸化物焼結体及びそれからなるスパッタリングターゲット
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010070418A (ja) * 2008-09-18 2010-04-02 Idemitsu Kosan Co Ltd ＳｎＯ２−Ｉｎ２Ｏ３系酸化物焼結体及び非晶質透明導電膜
CN103985718B (zh) * 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
US8894826B2 (en) * 2009-09-24 2014-11-25 Jesse A. Frantz Copper indium gallium selenide (CIGS) thin films with composition controlled by co-sputtering
KR20170072965A (ko) * 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010166030A (ja) * 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd トランジスタの作製方法
JP2010171415A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239521A (ja) * 2012-05-14 2013-11-28 Fujifilm Corp 電界効果型トランジスタの製造方法
KR101389911B1 (ko) 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
JP2015120980A (ja) * 2012-06-29 2015-07-02 株式会社半導体エネルギー研究所 酸化膜の作製方法
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019176190A (ja) * 2012-11-28 2019-10-10 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
TWI570808B (zh) 2017-02-11
JP2017103462A (ja) 2017-06-08
KR20130099074A (ko) 2013-09-05
US9410239B2 (en) 2016-08-09
JP2015187312A (ja) 2015-10-29
TW201230202A (en) 2012-07-16
JP5789157B2 (ja) 2015-10-07
US20140370653A1 (en) 2014-12-18
US8835214B2 (en) 2014-09-16
JP6397878B2 (ja) 2018-09-26
US8980686B2 (en) 2015-03-17
US20120056176A1 (en) 2012-03-08
WO2012029612A1 (en) 2012-03-08
US20150252465A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
JP6397878B2 (ja) 半導体装置の作製方法
JP6722812B2 (ja) 半導体装置
KR101648684B1 (ko) 박막 트랜지스터
US9224838B2 (en) Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
TW201306266A (zh) 薄膜電晶體構造，及具備該構造之薄膜電晶體與顯示裝置
JP2013183001A (ja) 半導体装置
JP6059460B2 (ja) ターゲット組立体
JP6143423B2 (ja) 半導体装置の製造方法
JP2014067856A (ja) 薄膜トランジスタの酸化物半導体層の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150731

R150 Certificate of patent or registration of utility model

Ref document number: 5789157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250