JP2012070352A - Uninterruptible switching device and method - Google Patents
Uninterruptible switching device and method Download PDFInfo
- Publication number
- JP2012070352A JP2012070352A JP2011084055A JP2011084055A JP2012070352A JP 2012070352 A JP2012070352 A JP 2012070352A JP 2011084055 A JP2011084055 A JP 2011084055A JP 2011084055 A JP2011084055 A JP 2011084055A JP 2012070352 A JP2012070352 A JP 2012070352A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- signal
- transmission
- memory
- client
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
本発明は、障害耐性を高めるために、パスの伝送路を無瞬断で切り替え、高信頼なデジタル通信サービスを提供するための無瞬断切替装置および方法に関する。 The present invention relates to an uninterruptible switching device and method for switching a transmission path of a path without instantaneous interruption and providing a highly reliable digital communication service in order to enhance fault tolerance.
インターネットなどの利用拡大に伴いデータトラフィックが急速に増加している。そのようなトラフィックを支えるためにバックボーンネットワークを支える伝送装置の伝送容量が拡大の一途を辿っている。このような伝送装置においてイーサネット(登録商標)をはじめとした多様なクライアント信号を信頼性高く広域転送する国際標準化技術としてITU-Tで規定されるOTN(Optical Transport Network)がある。例えば、IEEEで規定されるイーサネット(登録商標)の最大伝送距離は40 kmであるが、イーサネット(登録商標)をOTNに収容することで40 kmを超える高信頼な長距離転送が可能となる。 Data traffic is increasing rapidly with the expansion of use of the Internet. In order to support such traffic, the transmission capacity of transmission devices that support the backbone network is steadily expanding. In such a transmission apparatus, there is OTN (Optical Transport Network) defined by ITU-T as an international standardization technique for transferring a wide variety of client signals including Ethernet (registered trademark) with high reliability. For example, the maximum transmission distance of Ethernet (registered trademark) defined by IEEE is 40 km, but by accommodating Ethernet (registered trademark) in OTN, highly reliable long-distance transfer exceeding 40 km becomes possible.
近年、イーサネット(登録商標)の普及に伴いOTN規格が大きく拡張されイーサネット転送を重視したものになった(例えば、非特許文献1参照)。具体的には新しいODU(Optical Channel Data Unit)としてGbEを収容するODU0や10GbEを収容するODU2eや100GbEを収容するODU4が規定された。 In recent years, with the widespread use of Ethernet (registered trademark), the OTN standard has been greatly expanded to emphasize Ethernet transfer (for example, see Non-Patent Document 1). Specifically, ODU0 that accommodates GbE, ODU2e that accommodates 10 GbE, and ODU4 that accommodates 100 GbE are defined as new ODUs (Optical Channel Data Units).
また、将来出現するであろう新しいクライアント信号への対応や中間帯域の提供を可能とするODUflexが規定された。例えば将来、20 Gbit/sのビットレートを持つクライアント信号が出現した場合には20 Gbit/sのペイロード容量を持つODUflexを用いることで効率の良いクライアント信号の収容が可能となる。また中間帯域の例としては100GbEを50 Gbit/sの実効的な帯域で転送するといったものが考えられ、50 Gbit/sのペイロード容量を持つODUflexを用いることでそのようなことが実現可能である。 In addition, ODUflex has been defined that can support new client signals that will appear in the future and provide an intermediate band. For example, when a client signal having a bit rate of 20 Gbit / s appears in the future, it is possible to efficiently accommodate the client signal by using ODUflex having a payload capacity of 20 Gbit / s. As an example of the intermediate band, it is possible to transfer 100 GbE at an effective band of 50 Gbit / s, and this can be realized by using ODUflex with a payload capacity of 50 Gbit / s. .
このようにOTNでは1波長あたりの伝送容量が増大する一方で、そこに多重する信号の多様化が進んでいる。具体的にはクライアント信号を収容したODU(ODU0, ODU1, ODU2, ODU2e, ODU3, ODU4, ODUflex)を適宜100G波長(ODU4/OTU4)に多重して伝送することとなる。その際、多重されている信号をクロスコネクトするデジタルクロスコネクト装置(ODUクロスコネクト装置)がネットワークの経済性、柔軟性、運用性などの向上に重要な役割を演じることとなる。 As described above, while transmission capacity per wavelength increases in OTN, the signals multiplexed there are diversified. Specifically, ODUs (ODU0, ODU1, ODU2, ODU2e, ODU3, ODU4, ODUflex) accommodating client signals are appropriately multiplexed and transmitted at a 100G wavelength (ODU4 / OTU4). At that time, a digital cross-connect device (ODU cross-connect device) that cross-connects multiplexed signals plays an important role in improving the economics, flexibility, and operability of the network.
また、大容量データの転送を行う光通信システムにおいては、信頼性確保のために冗長系を構成する場合が多い。冗長系とは、例えばサービスを提供している現用系に対して、予備となる別の経路およびシステムを指し、現用系に障害が発生した場合に予備系に切り替えてサービスを継続することで信頼性を向上することができる。冗長系を構成した場合、伝送信号は現用系と予備系とでは異なるルートを通過するため遅延量が異なり、また突発的な障害発生から切替実行までに少なからず時間を要するため、現用系から予備系への切替時にはデータの瞬断が生じる。近年データ速度は益々増加しており、ビットレートが40Gbpsの伝送装置が既に実用化され、100Gbpsの伝送装置も実用間近である。これほどの伝送速度になると、1秒程度の瞬断でも大量のデータが失われ影響が大きい。より高信頼なサービスを提供するために、切替時に1ビットのデータの瞬断も発生しない無瞬断切替方式が提案され、高いサービス品質が求められる伝送装置に無瞬断切替機能が実現されている。 Further, in an optical communication system that transfers a large amount of data, a redundant system is often configured to ensure reliability. Redundant system refers to, for example, another route and system that becomes a backup for the active system that provides the service. If a failure occurs in the active system, the system is trusted by switching to the standby system and continuing the service. Can be improved. When a redundant system is configured, the transmission signal passes through different routes in the active system and the standby system, so the amount of delay is different, and it takes a considerable amount of time from sudden failure to switching execution. Data interruption occurs when switching to the system. In recent years, the data rate has been increasing more and more, a transmission apparatus having a bit rate of 40 Gbps has already been put into practical use, and a transmission apparatus having a 100 Gbps is also close to practical use. At such a transmission speed, a large amount of data is lost even if there is a momentary interruption of about 1 second, and the influence is great. In order to provide a more reliable service, a non-instantaneous switching method that does not cause instantaneous interruption of 1-bit data at the time of switching has been proposed, and a non-instantaneous switching function has been realized in a transmission device that requires high service quality. Yes.
図1は、特許文献1に提案された従来の無瞬断切替機能を実現した装置を示している。図1では、異なる経路を伝送した同一データの信号を受信側で遅延をそろえた状態で双方独立にビット誤りチェック手法(パリティチェック又はCRC(Cyclic Redundancy Check)コードなど)を使って、ビット誤りを常時チェックし、現用伝送路に誤りが発生し予備伝送路に誤りが発生していない時に予備伝送路に無瞬断で切り替える。
FIG. 1 shows an apparatus that realizes the conventional uninterruptible switching function proposed in
また、上記で述べたように、IPデータはLAN環境では一般的にイーサネット(登録商標)で転送されるが、イーサネットは規定されるインタフェースの伝送距離が最長でも40 kmであり、より長距離間をイーサネットで結ぶためには広域のイーサネット転送技術が必要となる。ITU-Tで規定されている拡張OTN(Optical Transport Network)は様々なサイズのイーサネット(1G/10G/40G/100G)をODU (optical channel data unit)フレームに直接収容できることから重要性が増している。多様なIPサービスの出現によってトラヒックの動的特性が大きく変動することが予想されており、ODUパスで転送した場合様々なサイズのパスの設定・削除が頻繁に繰り返されることから中途半端なサイズのタイムスロット(一波長の中のパス容量の配置)の空きや不連続な波長の空きが発生する恐れがある。このような事態を避けてネットワークのコストを削減するために、使用するタイムスロットや波長の最適化(再配置)を行うことが検討されている。 In addition, as described above, IP data is generally transferred via Ethernet (registered trademark) in a LAN environment, but Ethernet has a specified interface transmission distance of 40 km at the longest. Wide-area Ethernet transfer technology is required to connect the network with Ethernet. The extended OTN (Optical Transport Network) defined by ITU-T is gaining importance because it can accommodate various sizes of Ethernet (1G / 10G / 40G / 100G) directly in ODU (optical channel data unit) frames. . With the advent of various IP services, it is expected that the dynamic characteristics of traffic will fluctuate greatly, and when forwarding over the ODU path, setting and deletion of various size paths will be repeated frequently, so halfway size There is a risk that time slots (arrangement of path capacity within one wavelength) and discontinuous wavelengths may occur. In order to avoid such a situation and reduce the cost of the network, it has been studied to optimize (rearrange) the time slots and wavelengths to be used.
図2は特許文献2に提案された従来の波長制御ネットワークシステムを示している。図2ではノード装置または波長スイッチ装置または集中管理装置が、複数波長の光信号を使ってノード装置間を接続するための接続要求メッセージを受信したが要求された数の連続した空き波長がない場合に、他のノード装置が使用中の波長を再配置することによって要求された数の連続した空き波長を確保し、確保した空き波長を使って要求のあったノード装置間の接続を行う。空き波長を確保するために既存の使用波長を再配置する際にはパス切替が発生することになる。パス切替を行った場合、元のパスと切替先のパスへのスイッチング時間を要し、また一般にパス間の経路長が異なることからフレームの同期をしなおさなければならないことからデータの瞬断が発生する。
FIG. 2 shows a conventional wavelength control network system proposed in
近年データ速度は益々増加しており、ビットレートが40Gbpsの伝送装置が既に実用化され、100Gbpsの伝送装置も実用間近である。これほどの伝送速度になると、1秒程度の瞬断でも大量のデータが失われ影響が大きい。より高信頼なサービスを提供するために、切替時に1ビットのデータの瞬断も発生しない無瞬断切替方式が提案され、高いサービス品質が求められる伝送装置に無瞬断切替機能が実現されている。 In recent years, the data rate has been increasing more and more, a transmission apparatus having a bit rate of 40 Gbps has already been put into practical use, and a transmission apparatus having a 100 Gbps is also close to practical use. At such a transmission speed, a large amount of data is lost even if there is a momentary interruption of about 1 second, and the influence is great. In order to provide a more reliable service, a non-instantaneous switching method that does not cause instantaneous interruption of 1-bit data at the time of switching has been proposed, and a non-instantaneous switching function has been realized in a transmission device that requires high service quality. Yes.
図3は、特許文献2に提案された従来の無瞬断切替機能を実現した装置を示している。図3では、異なる経路を伝送した同一データの信号を受信側で遅延をそろえた状態で双方独立にビット誤りチェック手法(パリティチェック又はCRC(Cyclic Redundancy Check)コードなど)を使って、ビット誤りを常時チェックし、現用伝送路に誤りが発生し予備伝送路に誤りが発生していない時に予備伝送路に無瞬断で切り替える。特許文献2で開示されている無瞬断切替の技術では予め現用系と予備系を定め、遅延長を揃えておく必要がある。
FIG. 3 shows an apparatus that realizes the conventional uninterruptible switching function proposed in
パス最適化のために移設するパスが無瞬断切替の適用されたパスであった場合、パス移設の切替を行っても現用と予備の系を維持できなければならない。しかしながらパスの最適化の際に行われる切替はパス要求時に設計される移転先でありその時のパス使用状況によって結果も異なるため移転先のパスのルートや経路長を事前に予想することはできない。従って特許文献2で開示されている無瞬断切替の系に特許文献1で開示されているパス最適化の技術を適用することはできない。すなわち無瞬断の系を保ったまま別のパスに移設を行うことはできない。
If the path to be relocated for path optimization is a path to which switching without interruption is applied, it must be possible to maintain the active and standby systems even if the path relocation is switched. However, since the switching performed at the time of path optimization is a relocation destination designed at the time of requesting a path, and the result varies depending on the path usage status at that time, the route and route length of the relocation destination path cannot be predicted in advance. Therefore, the path optimization technique disclosed in
従来のデジタルクロスコネクト装置の基本構成を図4に示す。ネットワーク側インタフェース(受信)、ネットワーク側インタフェース(送信)、クライアント側インタフェース(受信)、クライアント側インタフェース(送信)、クロスコネクト部からなる。このようなデジタルクロスコネクト装置では、
(1)パス(OTNの場合はODUパス)の伝送経路を無瞬断で切り替えるパス無瞬断移設
(2)パスの種別を無瞬断で変更するパス種別無瞬断変更(2重化されていないシングルパス←→2重化されていて無瞬断での切替が可能な無瞬断切替パス)
(3)当初想定していない区間での無瞬断切替パスの生成
などを実現できない。(2)について説明すると、これまでの技術では運用中のパス(2重化されていないもの)をサービスに影響を与えることなく2重化された無瞬断切替可能なパスに変更することができなかった。これは従来技術による2重化された無瞬断切替可能なパスの生成は、運用開始前に2経路の遅延差を調整したうえで無瞬断切替可能な状態にした後に運用を開始するためである。このような運用方法になっているのは、運用中のパスに対してサービスに影響を与えることなく遅延調整を行うことができないためである。
The basic configuration of a conventional digital cross-connect device is shown in FIG. The network side interface (reception), the network side interface (transmission), the client side interface (reception), the client side interface (transmission), and the cross-connect unit. In such a digital cross-connect device,
(1) Path uninterrupted relocation to switch the transmission path of the path (ODU path in the case of OTN) without interruption (2) Path type uninterrupted change to change the path type without interruption (duplicated) Single path that has not been connected ← → Duplicated and non-instantaneous switching path that can be switched without instantaneous interruption)
(3) It is not possible to generate an uninterrupted switching path in a section that is not initially assumed. Explaining (2), with the technology so far, it is possible to change a path in operation (that is not duplicated) to a path that can be switched without duplication without affecting the service. could not. This is because the generation of a path that can be switched without duplication in the prior art is started after the delay difference between the two routes is adjusted before the operation is started, and then the operation is switched to the state that can be switched without hitting. It is. The reason for this operation method is that the delay adjustment cannot be performed without affecting the service on the operating path.
上記の(3)の無瞬断切替パスの生成についてはこれまでにも多くの検討がなされているが(従来技術の例を図5に示す。また、技術文献としては、例えば、『川瀬他、「SDH網における無瞬断フレーム切替方式の検討」、vol. J78-B-I, no. 12, 1995/12.』参照)、それは運用開始時にある固定の地点間においてある最大の経路長差(遅延時間差)を想定して無瞬断を設定するものであり、任意の地点間において任意の経路長差(遅延時間差)に対応できるものではなかった。 Although many studies have been made on the generation of the uninterruptible switching path (3) above (an example of the prior art is shown in FIG. 5. Further, as technical literature, for example, “Kawase et al. , “Study of uninterrupted frame switching method in SDH network”, vol. J78-BI, no. 12, 1995/12.)), Which is the maximum path length difference between fixed points at the start of operation ( No delay is set on the assumption of (delay time difference), and an arbitrary route length difference (delay time difference) cannot be handled between arbitrary points.
なお、無瞬断切替技術について簡単に説明すると、無瞬断切替技術とは送信側で信号を分岐して複数の経路において同一の信号を伝送して受信側で複数の経路の遅延差を調整しセレクタによって1ビットの欠落もなく切り替えることにより、故障切替や計画切替を行なうことで信号を断絶することなく経路を切り替える技術である。 Briefly explaining the non-instantaneous switching technology, the non-instantaneous switching technology is to split the signal on the transmission side, transmit the same signal on multiple paths, and adjust the delay difference of multiple paths on the reception side. This is a technique for switching paths without disconnecting signals by switching between faults and plans by switching without missing one bit by a selector.
デジタルクロスコネクト装置を用いて任意の地点間の任意の経路においてパス無瞬断移設やパス種別無瞬断変更や無瞬断切替パス生成が実現できるとユーザに影響を与えずに信号の伝送経路を変更したり、パスの無瞬断移設を繰り返すことで多重されている信号の無瞬断の組み換えやパスの無瞬断再配置を可能にしたり、サービスを断絶させることなくユーザの要求に応じてパス種別の変更(サービスの信頼性の変更)が可能となる。図6に無瞬断切替パス生成、パス種別無瞬断切替、パス無瞬断移設の概念図を示す。また図7に多重信号の無瞬断組み換え、パス無瞬断再配置の概念図を示す。 If a digital cross-connect device can be used to transfer an uninterrupted path, change an uninterrupted path type, or generate an uninterrupted switching path on an arbitrary path between arbitrary points, the signal transmission path without affecting the user It is possible to change the multiplexed signal without interruption and relocation of the path without interruption, or to respond to the user's request without disrupting the service. The path type can be changed (service reliability can be changed). FIG. 6 shows a conceptual diagram of non-instantaneous switching path generation, path type uninterruptible switching, and path uninterrupted relocation. Further, FIG. 7 shows a conceptual diagram of non-instantaneous recombination of multiple signals and rearrangement without instantaneous interruption of paths.
上述した従来技術(特許文献1)による方法では、あらかじめ現用系と予備系の確保が必要で、ハードウェアも大容量のメモリを実装するなど特別なもので高価であると共に、特許文献1で開示されているパスの最適化を目的としたパス切替に適用することは困難であった。
In the method according to the above-described prior art (Patent Document 1), it is necessary to secure an active system and a standby system in advance, and the hardware is special and expensive, such as mounting a large-capacity memory, and disclosed in
本発明は、上記の点に鑑みなされたもので、任意の地点(ODUパスの端および途中を含む)間において任意の経路長差(遅延時間差)に対応できるパス無瞬断移設、パス種別無瞬断変更、無瞬断切替パス生成が可能な無瞬断切替装置及びパス無瞬断切替方法を提供することを目的とする。 The present invention has been made in view of the above points, and is capable of handling any path length difference (delay time difference) between arbitrary points (including the end and middle of the ODU path), and there is no path type transfer. An object is to provide an uninterruptible switching device and a path uninterruptible switching method capable of instantaneously changing and generating an uninterruptible switching path.
また、本発明の目的は、サービスを中断せずに予備系のない片系運用から無瞬断切替可能な冗長系へのアップグレードが可能な装置を提供することである。本発明による無瞬断切り替え装置は、無瞬断サービスを提供開始時に必要なハードウェアを追加するためアップグレード前は簡素(安価)な構成での運用が可能である。 Another object of the present invention is to provide an apparatus capable of upgrading from a one-system operation without a standby system to a redundant system capable of switching without interruption without interrupting service. The uninterruptible switching device according to the present invention can be operated with a simple (inexpensive) configuration before upgrade because hardware necessary for providing uninterruptible service is added.
また、本発明の他の目的は、サービスを中断せずに無瞬断から片系運用へのダウングレードを可能にする無瞬断切替装置、あるいは無瞬断の冗長系を保ったままで、サービスを中断せずに、移設が可能な無瞬断切替装置を提供することである。 Another object of the present invention is to provide an uninterruptible switching device that enables downgrade from uninterruptible operation to single system operation without interrupting service, or to maintain a redundant system without uninterruptible service. It is to provide an uninterruptible switching device that can be moved without interruption.
上記の課題を解決するため、本発明の一態様は、クロスコネクト装置の前段のネットワーク側インタフェース(受信)、クライアント側インタフェース(受信)、及び、クロスコネクト装置の後段のネットワーク側インタフェース(送信)、クライアント側インタフェース(送信)を有するシステムにおいて、
・ネットワーク側インタフェース(受信)において信号を複数に分岐する;
・クライアント側インタフェース(受信)において信号を複数に分岐する;
・ネットワーク側インタフェース(送信)及びクライアント側インタフェース(送信)において、入力された複数の信号の同一性を確認し、複数の信号の遅延差を検出して遅延制御情報を送出し、さらに任意の入力信号を選択して出力する;
・ネットワーク側インタフェース(受信)もしくはネットワーク側インタフェース(送信)もしくはクライアント側インタフェース(送信)において選択された遅延制御情報に基づいて信号の遅延を調整する;
・ネットワーク側インタフェース(受信)に直接またはスイッチまたはクロスコネクトを介して接続可能な、拡張メモリにおいて遅延調整情報に基づいて遅延を調整する;
・ネットワーク側インタフェース(送信)に直接またはスイッチまたはクロスコネクトを介して接続可能な拡張メモリにおいて遅延調整情報に基づいて遅延を調整する;
のいずれかを行うことにより、パス無瞬断移設、パス種別無瞬断変更、無瞬断切替パス生成を可能にする。
In order to solve the above-described problem, one aspect of the present invention is to provide a network-side interface (reception), a client-side interface (reception), and a network-side interface (transmission) at the subsequent stage of the cross-connect device In a system having a client side interface (sending),
・ Branch the signal into multiple at the network side interface (receive);
・ Branch the signal into multiple at the client side interface (receive);
-At the network side interface (transmission) and the client side interface (transmission), the identity of a plurality of input signals is confirmed, a delay difference between the plurality of signals is detected, delay control information is sent, and any input Select and output signals;
Adjusting the signal delay based on the delay control information selected at the network side interface (reception) or the network side interface (transmission) or the client side interface (transmission);
-Adjust delay based on delay adjustment information in expansion memory, connectable to network side interface (receive) directly or via switch or cross-connect;
Adjusting the delay based on the delay adjustment information in an expansion memory connectable to the network side interface (transmission) directly or via a switch or cross-connect;
By performing any one of the above, it is possible to perform path uninterrupted relocation, path type uninterruptible change, and uninterruptible switching path generation.
また、本発明の一態様は、第1伝送路から受信した信号を伝送する現用系伝送システムと、第2伝送路から受信した前記信号を伝送する予備系伝送システムと、前記現用系伝送システムと前記予備系伝送システムとの信号の遅延差を検出し、前記検出した遅延差に基づき前記現用系伝送システムと前記予備系伝送システムとにおける遅延を調整する遅延調整部とを有する無瞬断切替装置であって、前記現用系伝送システムと前記予備系伝送システムとはそれぞれ、前記受信した信号から抽出される通信データを蓄積するメモリを有し、無瞬断切替を実行するため、前記遅延調整部は、所定の通信品質が維持可能な周波数偏差の範囲で前記現用系伝送システムのメモリの読み出しクロック周波数を連続的に変化させることによって、前記現用系伝送システムと前記予備系伝送システムとの遅延量を等しくする。 According to another aspect of the present invention, an active transmission system that transmits a signal received from a first transmission line, a standby transmission system that transmits the signal received from a second transmission line, and the active transmission system, Non-instantaneous switching device having a delay adjusting unit that detects a delay difference of a signal from the standby transmission system and adjusts a delay in the active transmission system and the standby transmission system based on the detected delay difference The active transmission system and the standby transmission system each have a memory for storing communication data extracted from the received signal, and execute the uninterruptible switching. Continuously changing the read clock frequency of the memory of the active transmission system within a frequency deviation range in which a predetermined communication quality can be maintained. To equalize the delay between the delivery system and the standby system transmission system.
また、本発明の一態様は、パスの再配置を行う際に、元のパスに無瞬断切替が適用されていた場合、無瞬断切替系を構成する現用系と予備系の伝送遅延を同時に制御して再配置先パスの遅延を一致させる。 Further, according to one aspect of the present invention, when uninterruptible switching is applied to the original path when performing path relocation, transmission delay between the active system and the standby system that configures the uninterruptible switching system is reduced. At the same time, the delay of the relocation destination path is matched.
上記のように、本発明によれば、デジタルクロスコネクト装置のネットワーク側インタフェース(受信側)及びクライアント側インタフェース(受信側)に分岐手段を設け、ネットワーク側インタフェース(送信側)及びクライアント側インタフェース(送信側)に選択手段を設け、さらに、ネットワーク側インタフェース(送信側)またはネットワーク側インタフェース(受信側)またはクライアント側インタフェース(送信側)に遅延調整手段を設けることにより、任意の経路長の差(遅延時間差)を調整することで、パスを無瞬断で移設、パス種別無瞬断変更、無瞬断切替パス生成が可能となる。 As described above, according to the present invention, branching means are provided in the network side interface (reception side) and the client side interface (reception side) of the digital cross-connect device, and the network side interface (transmission side) and client side interface (transmission side) are provided. By providing a selection unit on the network side interface (transmission side), a network side interface (reception side), or a delay side adjustment unit on the client side interface (transmission side), an arbitrary path length difference (delay) By adjusting the (time difference), it becomes possible to move the path without instantaneous interruption, to change the path type without instantaneous interruption, and to generate an uninterrupted switching path.
本発明によると、サービスを中断せずに予備系のない片系運用から無瞬断切替可能な冗長系へのアップグレードが可能な無瞬断切替装置、無瞬断から片系運用へのダウングレードを可能にする無瞬断切替装置、及び無瞬断の冗長系を保ったままでサービスを中断せずに移設が可能な無瞬断切替装置を提供することができる。 According to the present invention, an uninterruptible switching device capable of upgrading from a one-system operation without a standby system to a redundant system that can be switched instantaneously without interrupting service, and a downgrade from an uninterruptible to one-system operation It is possible to provide an uninterruptible switching device that makes it possible to perform such operations and an uninterruptible switching device that can be transferred without interrupting services while maintaining an uninterrupted redundant system.
以下図面と共に、本発明の実施の形態を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
[第1の実施の形態]
図8は、本発明の第1の実施の形態におけるデジタルクロスコネクト装置の構成を示す。
[First Embodiment]
FIG. 8 shows the configuration of the digital cross-connect device in the first embodiment of the present invention.
同図に示すデジタルクロスコネクト装置は、
・ クロスコネクト部10
・ ネットワーク側インタフェース(受信)20
・ ネットワーク側インタフェース(送信)40
・ クライアント側インタフェース(受信)30
・ クライアント側インタフェース(送信)50
から構成される。同図では各インタフェースはひとつずつしか示していないが同一のものが複数あってもよいし、ないものがあってもよい。
The digital cross-connect device shown in the figure is
・
・ Network side interface (receiving) 20
-Network side interface (transmission) 40
・ Client side interface (receive) 30
・ Client side interface (transmission) 50
Consists of Although only one interface is shown in the figure, there may be a plurality of identical ones or some may not exist.
クロスコネクト部10は、複数の入力ポートと複数の出力ポートを持ち、入力ポートから入力された信号をクロスコネクトして任意の出力ポートに出力することができる。
The
なお、任意の出力ポートではなく特定の出力ポートにだけ出力する制約のあるクロスコネクトでも良い。 Note that a cross-connect that is restricted to output only to a specific output port instead of an arbitrary output port may be used.
ネットワーク側インタフェース(受信)20には、
・受信部21: 伝送されてきた信号を受信し光・電気変換などをする:
・フレーマ・分離部22: 受信部21からのOTU信号を受けてフレーム処理や多重されているODU信号の分離を行なう:
・分岐部23: フレーマ・分離部22で分離されたODU信号を複数に分岐する:
・変換部24: 必要に応じてODU信号をクロスコネクト部10で扱う信号形式に変換する:
が備わっている。
The network side interface (reception) 20 includes
Receiver 21: Receives transmitted signals and performs optical / electrical conversion:
Framer / separator 22: Receives an OTU signal from the receiver 21 and performs frame processing and separation of multiplexed ODU signals:
Branching unit 23: The ODU signal separated by the framer / separating
Conversion unit 24: Converts the ODU signal to a signal format handled by the
Is equipped.
ネットワーク側インタフェース(送信)40には、
・変換部41: 必要に応じてクロスコネクト部10で扱う信号形式からODU信号に変換する。
In the network side interface (transmission) 40,
Conversion unit 41: Converts the signal format handled by the
・遅延調整部42: 選択部43からの遅延制御情報に従って遅延調整を行なう:
・選択部43: 遅延調整部42から入力された複数のODU信号の同一性の確認し、そして複数のODU信号の遅延差を検出して遅延制御情報を生成して送出し、さらに任意の入力ODU信号を選択して出力する(切替時には1ビットの欠落もなく切り替えることが可能):
・フレーマ・多重部44: 選択部43からの複数のODU信号を受けて多重するとともにフレーム処理を行なってOTU信号として出力する:
・送信部45: フレーマ・多重部からのOTU信号を受けて電気・光変換などを行なって信号を伝送路に送出する:
が備わっている。
クライアント側インタフェース(受信)30には、
・クライアント受信部31: クライアント機器からの信号を受信し光・電気変換などをする:
・マッピング部32: 電気変換されたクライアント信号をフレーム処理してODU信号として出力する:
・分岐部33: ODU信号を複数に分岐する:
・変換部34: 必要に応じてODU信号をクロスコネクト部10で扱う信号形式に変換する:
が備わっている。
Delay adjustment unit 42: Performs delay adjustment according to the delay control information from the selection unit 43:
Selection unit 43: Confirms the identity of a plurality of ODU signals input from the
Framer / multiplexer 44: Receives and multiplexes a plurality of ODU signals from the
Transmitter 45: Receives the OTU signal from the framer / multiplexer, performs electrical / optical conversion, and sends the signal to the transmission path:
Is equipped.
The client side interface (reception) 30 includes
Client receiver 31: Receives signals from client devices and performs optical / electrical conversion:
Mapping unit 32: Frame-processes the client signal that has been electrically converted and outputs it as an ODU signal:
Branch unit 33: Branches the ODU signal into a plurality of:
Conversion unit 34: Converts an ODU signal to a signal format handled by the
Is equipped.
クライアント側インタフェース(送信)50には、
・変換部51: 必要に応じてクロスコネクト部10で扱う信号形式からODU信号に変換する:
・遅延調整部52:選択部53からの遅延制御情報に従って遅延調整を行なう:
・選択部53:複数のODU信号の同一性の確認し,そして複数のODU信号の遅延差を検出して遅延制御情報を生成して送出し、さらに任意の入力ODU信号を選択して出力する(切替時には1ビットの欠落もなく切り替えることが可能):
・デマッピング部54:ODU信号からクライアント信号をデマッピングする:
・クライアント送信部55:デマッピング部54からの信号を受けて電気・光変換などを行なって信号をクライアント機器に送出する:
が備わっている。
In the client side interface (transmission) 50,
Conversion unit 51: Converts the signal format handled by the
Delay adjustment unit 52: Performs delay adjustment according to the delay control information from the selection unit 53:
Selection unit 53: confirms the identity of a plurality of ODU signals, detects a delay difference between the plurality of ODU signals, generates and transmits delay control information, and further selects and outputs an arbitrary input ODU signal (When switching, it is possible to switch without missing one bit):
Demapping unit 54: Demaps the client signal from the ODU signal:
Client transmission unit 55: Receives a signal from the
Is equipped.
クロスコネクト部10は入力ポートから入力された信号を任意の出力ポートに切り替えて出力することができる。クロスコネクトを実現するには同期スイッチや非同期スイッチ、パケットスイッチなどを使用することができる。使用するスイッチの種類に応じて各インタフェースでは必要に応じて変換部を用いて信号形式を変換する。またネットワーク側インタフェース(受信)20やクライアント側インタフェース(受信)30では分岐部23,33と変換部24,34の順番が逆になっていてもよい。またネットワーク側インタフェース(送信)40やクライアント側インタフェース(送信)50では変換部41,51と選択部43,53の順番が逆になっていてもよい。
The
遅延調整部42,52の構成例としては図9(a)に示すものが考えられる。インタフェース(IF)部1,FIFO部2,クロック調整部3からなる。インタフェース(IF)部1において入力信号のクロックが再生される。信号はFIFO部2に入力され、再生されたクロックはFIFOの書き込みクロックとして用いられるとともにクロック調整部3に入力される。クロック調整部3は外部からの遅延制御情報に基づいてクロックの周波数を変化させる。例えば図9(b)に示すようにクロック周波数を意図的にある時間の範囲において1 ppm低下させると、FIFOの読み出しクロックが書き込みクロックよりも遅いので遅延時間が増加する。また図9(c)に示すようにクロック周波数を意図的にある時間の範囲において1 ppm増加させると、FIFOの読み出しクロックが書き込みクロックよりも早いので遅延時間が減少する。クロック周波数の変化は、周波数を連続的に、もしくは、クライアント信号に影響を与えない範囲で離散的に変化させる。またクロックの周波数は勧告G.709で規定されるODUのクロック偏差内に収まるようにする。またクロックを意図的に変化させることでFIFOのオーバーフローやアンダーフローが起きないようにする。意図的なクロック周波数の変化量はクライアント信号に影響を与えない範囲で任意の値を取ることができる。変化量を大きくするとより早く所望の遅延時間に設定することができる。
As a configuration example of the
選択部43,53における信号の同一性の確認、及び遅延時間の検出については以下のような方法が考えられる。
The following methods can be considered for checking the identity of the signals in the
同一性の確認についてはODUkオーバーヘッドの特定のフィールド、例えばTTI(Trail Trace Identifier)の内容など、を用いて確認することが可能である。遅延時間の検出についてはオーバーヘッド領域のMFAS(MultiFrame Alignment Signal,フレームに0〜255までの値を順次付与しているもの)を用いることができる。フレームに付与している値の最大値の半分未満の遅延差であれば、その遅延差を検出できる(MFASの場合であれば遅延差が128フレームに相当する時間以内であればそのずれを認識することができる)。遅延差がそれ以上の場合には、オーバーヘッドの別の領域などを用いて、MFASと同様に例えば各フレームに番号を0〜65535まで付与することでより大きな遅延差にも対応できる。 The identity can be confirmed using a specific field of the ODUk overhead, such as the content of a TTI (Trail Trace Identifier). For the detection of the delay time, MFAS (MultiFrame Alignment Signal, in which values from 0 to 255 are sequentially given) can be used in the overhead area. If the delay difference is less than half of the maximum value assigned to the frame, the delay difference can be detected. (In the case of MFAS, the difference is recognized if the delay difference is within the time corresponding to 128 frames. can do). When the delay difference is more than that, a larger delay difference can be dealt with by assigning a number from 0 to 65535 to each frame, for example, as in MFAS, using another area of overhead.
このような構成要素からなるデジタルクロスコネクト装置が各拠点に設置されてネットワークが構成される。 A digital cross-connect device composed of such components is installed at each site to form a network.
図10に2つの拠点A−B間に無瞬断切替パスが運用されている様子を示す。左右の2つの点線枠内がそれぞれの拠点A,Bを表し、経路aと経路bで2つの拠点が結ばれている。図8で示したネットワーク側インタフェース(受信)20,ネットワーク側インタフェース(送信)40,クライアント側インタフェース(受信)30,クライアント側インタフェース(送信)50,クロスコネクト部10を、図10では、それぞれNW側IF(RX)20,NW側IF(TX)40,Client側IF(RX)30,Client側IF(TX)50,XC部10としている。また、複数の波長を1本の光ファイバに多重して伝送する波長多重伝送用の波長分離部をWDM DEMUX60、波長多重部をWDM MUX70として示している。WDM DEMUX60、WDM MUX70はなくても良い。また図には示していないが光信号が通過する部分には光スイッチ(光クロスコネクト,光ADMなど)があっても良い。
FIG. 10 shows a state in which an uninterruptible switching path is operated between two bases A and B. The two dotted lines on the left and right represent the respective bases A and B, and the two bases are connected by the route a and the route b. The network side interface (reception) 20, the network side interface (transmission) 40, the client side interface (reception) 30, the client side interface (transmission) 50, and the
左側の拠点Aにおいて、クライアント機器からのクライアント信号はClient側IF(RX)30でODU信号に収容された後に2つに分岐されてXC部10に入力される。XC部10はネットワークの設定に従い2つの信号を異なるNW側IF(TX)40に入力する。各NW側IF(TX)40からの信号は経路aと経路bを伝送されて右側の拠点まで伝送される。右側の拠点Bにおいて、2つの信号はそれぞれNW側IF(RX)20で受信された後、XC部10に入力されて一つのClient側IF(TX)50に入力される。ここでClient側IF(TX)においてClient側IF(TX)50内の選択部53が2つの信号の同一性を確認すると共に遅延差を検出し、遅延制御情報を同じくClient側IF(TX)50内の2つの遅延調整部52に送り、遅延調整部52が遅延制御情報に基づき遅延を調整することで2つの信号間の遅延差をなくするように調整する。Client側IF(TX)50内の選択部53では2つの信号の遅延差がなくなると故障切替や計画切替を無瞬断で実施可能な状態となる。
At the site A on the left side, the client signal from the client device is accommodated in the ODU signal by the client side IF (RX) 30 and then branched into two and input to the
図10ではODUパスのエンド・エンド(クライアント信号をODUに収容した拠点からクライアント信号をODUから取り出す拠点の間)で無瞬断切替パスが動作している様子を示したが、図11はODUパスの途中のある区間を2重化して無瞬断切替を可能にしている様子を示す。左側の拠点AのNW側IF(RX)20が2重化の始点となっており、右側の拠点BのNW側IF(TX)40が2重化の終点となっている。右の拠点BにおいてNW側IF(TX)40内において遅延制御情報に基づいて2つの遅延調整部を制御して当該区間の無瞬断切替を可能にする。 FIG. 10 shows a state where the uninterruptible switching path is operating at the end of the ODU path (between the base where the client signal is accommodated in the ODU and the base where the client signal is extracted from the ODU). A state in which a certain section in the middle of the path is duplicated to enable uninterrupted switching is shown. The NW-side IF (RX) 20 of the left base A is the start point of duplexing, and the NW-side IF (TX) 40 of the right base B is the end point of duplexing. At the right base B, the two delay adjustment units are controlled based on the delay control information in the NW-side IF (TX) 40, thereby enabling uninterrupted switching of the section.
[第2の実施の形態]
本実施の形態では、遅延調整部がクロスコネクト部10の前段にある場合を示す。
[Second Embodiment]
In the present embodiment, a case where the delay adjustment unit is in the preceding stage of the
図12は、本発明の第2の実施の形態におけるデジタルクロスコネクト装置の構成を示す。同図において、第1の実施の形態の図8と同一構成部分には同一符号を付し、その説明を省略する。 FIG. 12 shows the configuration of a digital cross-connect device according to the second embodiment of the present invention. In the figure, the same components as those in the first embodiment shown in FIG.
第1の実施の形態の図8に示す構成との違いは、遅延調整部がクロスコネクト部10よりも前に位置することである。
The difference from the configuration shown in FIG. 8 of the first embodiment is that the delay adjustment unit is positioned before the
ネットワーク側インタフェース(受信)20内に遅延調整部26があり、ネットワーク側インタフェース(送信)40内の選択部43もしくはクライアント側インタフェース(送信)50内の選択部53からの遅延制御情報に基づいて遅延が調整される。
There is a delay adjustment unit 26 in the network side interface (reception) 20, and the delay is based on delay control information from the
なお、選択部43,53の動作は、第1の実施の形態と同様である。選択部43、53からの遅延制御情報を2つのNW側IF(RX)201,202に送り、NW側IF(RX)20内の遅延調整部26が遅延制御情報に基づき遅延を調整することで2つの信号間の遅延差をなくするように調整する。その結果、2つの信号の遅延差がなくなるので故障切替や計画切替を無瞬断で実施可能な状態となる。
The operations of the
[第3の実施の形態]
本実施の形態では、遅延調整を行う拡張メモリをクロスコネクト部10の後段に設けた例を示す。
[Third Embodiment]
In the present embodiment, an example in which an extended memory for performing delay adjustment is provided in the subsequent stage of the
図13は、本発明の第3の実施の形態におけるデジタルクロスコネクト装置の構成を示す。同図において、第1の実施の形態の図8と同一構成部分には同一符号を付し、その説明を省略する。 FIG. 13 shows the configuration of a digital cross-connect device according to the third embodiment of the present invention. In the figure, the same components as those in the first embodiment shown in FIG.
本実施の形態のデジタルクロスコネクト装置は、第1の実施の形態と基本構成は同一であるが、拡張メモリ80を設置できるところが異なる。
The digital cross-connect device of this embodiment has the same basic configuration as that of the first embodiment, but is different in that an
ネットワーク側インタフェース(送信)40及びクライアント側インタフェース(送信)50の選択部43,53の入力を増やして拡張メモリ80A,80Bと接続できるようになっている。図13の例では、拡張メモリ80Aはネットワーク側インタフェース(送信)40に接続され、選択部43から入力される遅延制御情報に基づいて遅延差調整を行う。拡張メモリ80Bはクライアント側インタフェース(送信)50に接続され、選択部53から入力される遅延制御情報に基づいて遅延差調整を行う。
The inputs of the
拡張メモリ80には拡張遅延調整部82が含まれており、さまざまな遅延時間に対応した拡張遅延調整部を用意することで、当初想定していない複数の経路間の遅延差調整を可能とする。拡張メモリ80は運用中に増設することができ、また拡張メモリを無瞬断で現用系にすることが可能である。
The
例えば、クライアント側インタフェース(送信)50の運用中に、当該クライアント側インタフェース(送信)50に拡張メモリ80Bを接続する。クロスコネクト部10を切り替えて拡張メモリ80Bにも同一の信号を導通するようにした後に、選択部53がクライアント側インタフェース(送信)50内の遅延調整部52と拡張メモリ80B内の拡張遅延調整部82Bの遅延を調整して遅延差をなくすことで拡張メモリ80B経由の信号を無瞬断で現用系にすることができる。
For example, during the operation of the client side interface (transmission) 50, the expansion memory 80B is connected to the client side interface (transmission) 50. After the
図14に本構成例を用いた場合に無瞬断切替パスを運用している様子を示す。左側の拠点AのClient側IF(RX)30が無瞬断切替パスの始点になっており、右側の拠点BのClient側IF(TX)50が無瞬断切替パスの終点になっている。左側の拠点Aにおいてクライアント機器からのクライアント信号はClient側IF(RX)30でODU信号に収容された後に2つに分岐されてXC部10に入力される。XC部10はネットワークの設定に従い、2つの信号を異なるNW側IF(TX)401,402に入力する。各NW側IF(TX)401,402からの信号は経路aと経路bを伝送されて右側の拠点Bまで伝送される。なお、ここでは経路aは経路bよりも短いものとする。
FIG. 14 shows a state in which an uninterrupted switching path is operated when this configuration example is used. The client side IF (RX) 30 of the left base A is the start point of the uninterruptible switching path, and the client IF (TX) 50 of the right base B is the end point of the uninterruptible switching path. At the site A on the left side, the client signal from the client device is accommodated in the ODU signal by the client side IF (RX) 30 and then branched into two and input to the
右側の拠点Bにおいて2つの信号はそれぞれNW側IF(RX)201、202で受信された後、XC部10に入力されて一つのClient側IF(TX)50に入力される。ここでClient側IF(TX)50においてClient側IF(TX)50内の選択部53が2つの信号の同一性を確認すると共に遅延差を検出する。その際、選択部53は当該選択部のあるClient側IF(TX)50内の遅延調整部52の遅延調整量が経路aと経路bの遅延差を補償できる場合には当該Client側IF(TX)50内の遅延調整部52を用い、経路aと経路bの遅延差を補償できるほどの量がないことを認識すると拡張メモリ80を利用するようにする(図14の点線は拡張メモリ80を利用している場合を図示している)。
Two signals at the base B on the right side are respectively received by the NW side IF (RX) 20 1 and 20 2 , and then input to the
以降、拡張メモリ80を使用する場合を説明する。クロスコネクト部10は拡張メモリ80へも同一の信号を入力し、拡張メモリ80内の拡張遅延調整部82が選択部53からの遅延調整情報に基づいて遅延を調整することで経路aと経路bの遅延差をゼロにする。Client側IF(TX)50内の選択部53では2つの信号の遅延差がないので故障切替や計画切替を無瞬断で実施可能な状態となる。
Hereinafter, a case where the
図14ではODUパスのエンド・エンドで無瞬断切替パスが動作している様子を示したが、図15はODUパスの途中のある区間を2重化して無瞬断切替を可能にしている様子を示す。左側の拠点AのNW側IF(RX)20が2重化の始点となっており、右側の拠点BのNW側IF(TX)40が2重化の終点となっている。右の拠点Bの経路a側で拡張メモリ80を用いている。NW側IF(TX)40からの遅延制御情報に基づいて当該NW側IF(TX)40内の遅延調整部42と拡張メモリ80内の拡張遅延調整部82が2つの経路a,bの遅延をそれぞれ制御して当該区間の無瞬断切替を可能にする。
Although FIG. 14 shows a state where the uninterruptible switching path is operating at the end and end of the ODU path, FIG. 15 shows that a section in the middle of the ODU path is duplicated to enable uninterrupted switching. Show the state. The NW-side IF (RX) 20 of the left base A is the start point of duplexing, and the NW-side IF (TX) 40 of the right base B is the end point of duplexing. The
[第4の実施の形態]
本実施の形態では、遅延調整を行う拡張メモリをクロスコネクト部10の前段に設けた例を示す。
[Fourth Embodiment]
In the present embodiment, an example in which an extended memory for performing delay adjustment is provided in the previous stage of the
図16は、本発明の第4の実施の形態におけるデジタルクロスコネクト装置の構成を示す。同図において、第1の実施の形態の図8と同一構成部分には同一符号を付し、その説明を省略する。 FIG. 16 shows a configuration of a digital cross-connect device according to the fourth embodiment of the present invention. In the figure, the same components as those of the first embodiment shown in FIG.
図16に示す構成は、拡張メモリ80をネットワーク側インタフェース(受信)20に接続できるようにした構成である。フレーマ・分離部22と遅延調整部26の間に分岐部23を設けて、分岐した信号の一方を外部に出力して拡張メモリ80と接続できるようにする。ネットワーク側インタフェース(受信)201,202の遅延調整部26は、クライアント側インタフェース(送信)50の選択部53から入力された遅延制御情報に応じて、分岐部23から入力される信号の遅延調整を行う。ネットワーク側インタフェース(受信)201の遅延調整部26は、ネットワーク側インタフェース(受信)201で受信した信号とネットワーク側インタフェース(受信)202で受信した信号の遅延差を補償できる場合には遅延調整部26を用いて遅延制御を行い、遅延差を補償できるほどの量がない場合は拡張メモリ80を利用する。これにより、拡張メモリ80はネットワーク側インタフェース(受信)201の分岐部23から入力された信号の遅延調整を行う。
The configuration shown in FIG. 16 is a configuration in which the
図17は図14と似ているが相違点は拡張メモリ80がNW側IF(RX)20に接続されている点で、右側の拠点BのClient側IF(TX)50から送出される遅延制御情報が同一拠点のNW側IF(RX)20の遅延調整部26と拡張メモリ80に入力され、拡張メモリ80の拡張遅延調整部82にて、分岐部23から入力された信号との遅延が調整されて当該区間の無瞬断切替を可能にする。図18の構成はODUパスの途中のある区間を2重化して無瞬断切替を可能にしている様子を示す。
FIG. 17 is similar to FIG. 14 except that the
以降の第5、第6、第7の実施の形態におけるデジタルクロスコネクト装置はいずれも拡張メモリを使用する構成であるが、任意のインタフェースと拡張メモリを接続できるようにしている点に特徴がある。 The digital cross-connect devices in the following fifth, sixth, and seventh embodiments are all configured to use an extended memory, but are characterized in that any interface can be connected to the extended memory. .
[第5の実施の形態]
本実施の形態では、遅延調整を行う拡張メモリをクロスコネクト部10の後段に設け、さらに、拡張メモリを選択するためのスイッチ部を設けた例を示す。
[Fifth Embodiment]
In the present embodiment, an example is shown in which an extended memory for performing delay adjustment is provided in the subsequent stage of the
図19は、本発明の第5の実施の形態におけるデジタルクロスコネクト装置の構成を示す。同図において、第1の実施の形態の図8と同一構成部分には同一符号を付し、その説明を省略する。 FIG. 19 shows a configuration of a digital cross-connect device according to the fifth embodiment of the present invention. In the figure, the same components as those of the first embodiment shown in FIG.
図19に示す構成は、第3の実施の形態の図13の構成と似ているが、相違点は拡張メモリとネットワーク側インタフェース(送信)40の選択部43の間にスイッチ部90があり、インタフェースが任意の拡張メモリを使用できる点である。その時々に応じて適切な拡張メモリ80,400を用いることができる。
The configuration shown in FIG. 19 is similar to the configuration of FIG. 13 of the third embodiment, but the difference is that there is a switch unit 90 between the expansion memory and the
例えば、メモリ容量の異なる(すなわち最大の遅延調整時間が異なる)複数の拡張メモリ80,400を搭載しておき、スイッチ部90を切り替えることにより、経路長差に応じて最も適した拡張メモリを選択し、選択部43から出力される遅延制御情報を入力することができる。また、拡張メモリを使用しなくなった場合には、スイッチ部90によりインタフェースとの接続を切断して、他のインタフェースが当該拡張メモリを使用することができるようになる。図には示していないがクライアント側インタフェース(送信)50も拡張メモリと接続できる。
For example, by installing a plurality of
なお、図19には、ネットワーク側インタフェース(送信)40の選択部43がスイッチ部90に接続される例を示したが、クライアント側インタフェース(送信)50の選択部53がスイッチ部90に接続されるようにしてもよい。
FIG. 19 shows an example in which the
[第6の実施の形態]
本実施の形態では、遅延調整を行う拡張メモリをクロスコネクト部10の前段に設け、さらに、スイッチ部を設けた例を示す。
[Sixth Embodiment]
In the present embodiment, an example in which an extended memory for performing delay adjustment is provided in the front stage of the
図20は、本発明の第6の実施の形態におけるデジタルクロスコネクト装置の構成を示す。同図において、第1の実施の形態の図8の構成と同一構成部分には同一符号を付し、その説明を省略する。 FIG. 20 shows a configuration of a digital cross-connect device according to the sixth embodiment of the present invention. In the figure, the same components as those of the first embodiment shown in FIG.
図20に示すデジタルクロスコネクト装置は、第4の実施の形態の図16の構成と似ているが、相違点は拡張メモリ80,300とネットワーク側インタフェース(受信)20の分岐部23の間に第5の実施の形態と同様の機能を有するスイッチ部90があり、ネットワーク側インタフェース(受信)201が任意の拡張メモリを使用できる点である。
The digital cross-connect device shown in FIG. 20 is similar to the configuration of FIG. 16 in the fourth embodiment, but the difference is between the
ネットワーク側インタフェース(受信)202の遅延調整部26では、ネットワーク側インタフェース(送信)40の選択部43から入力される遅延制御情報に応じて分岐部23からのODU信号の遅延調整を行う。ネットワーク側インタフェース(受信)201の遅延調整部26においても遅延差を補償できない場合には、スイッチ部90により接続されている拡張メモリ80または300を用いる。これにより、拡張メモリ80または300は、ネットワーク側インタフェース(受信)201の分岐部23から出力されたODU信号の遅延調整を行う。
The delay adjusting unit 26 of the network side interface (receiver) 20 2, adjusting the delay of the ODU signals from the
なお、図20では、ネットワーク側インタフェース(送信)40がクロスコネクト部10に接続されている例を示しているが、クライアント側インタフェース(送信)50が接続されていてもよい。
20 shows an example in which the network side interface (transmission) 40 is connected to the
[第7の実施の形態]
本実施の形態では、遅延調整部をクロスコネクト部10の後段に設け、さらに、遅延調整を行う拡張メモリをクロスコネクト部10に接続した例を示す。
[Seventh Embodiment]
In the present embodiment, an example is shown in which a delay adjustment unit is provided in the subsequent stage of the
図21は、本発明の第7の実施の形態におけるデジタルクロスコネクト装置の構成を示す。同図において、第1の実施の形態の図8の構成と同一構成部分には同一符号を付し、その説明を省略する。 FIG. 21 shows the configuration of the digital cross-connect device in the seventh embodiment of the present invention. In the figure, the same components as those of the first embodiment shown in FIG. 8 are denoted by the same reference numerals, and the description thereof is omitted.
第5、第6の実施の形態では、新たにスイッチ部90を設けることで拡張メモリとインタフェースの接続関係に柔軟性を与えていたが、本実施の形態ではクロスコネクト部10を拡張メモリ80A,80Bとインタフェースの接続関係の切替に用いるものである。クロスコネクト部10の設定を変えて、必要に応じて信号を拡張メモリに導通させることにより拡張メモリ80A,80Bの利用を可能にする。
In the fifth and sixth embodiments, the switch 90 is newly provided to give flexibility to the connection relationship between the expansion memory and the interface. However, in the present embodiment, the
なお、図21では、ネットワーク側インタフェース(送信)40がクロスコネクト部10と拡張メモリ80に接続されている例を示しているが、クライアント側インタフェース(送信)50が接続されてもよい。
21 illustrates an example in which the network side interface (transmission) 40 is connected to the
図22に本構成例を用いた場合に無瞬断切替パスを運用している様子を示す。左側の拠点AのClient側IF(RX)30が無瞬断切替パスの始点になっており、右側の拠点BのClient側IF(TX)50が無瞬断切替パスの終点になっている。左側の拠点Aにおいてクライアント機器からのクライアント信号はClient側IF(RX)30でODU信号に収容された後に2つに分岐されてXC部10に入力される。左側の拠点AのXC部10は、ネットワークの設定に従い2つの信号を異なるNW側IF(TX)401、402に入力する。各NW側IF(TX)40からの信号は経路aと経路bを伝送されて右側の拠点Bまで伝送される。なお、ここでは経路aは経路bよりも短いものとする。
FIG. 22 shows a state in which an uninterrupted switching path is operated when this configuration example is used. The client side IF (RX) 30 of the left base A is the start point of the uninterruptible switching path, and the client IF (TX) 50 of the right base B is the end point of the uninterruptible switching path. At the site A on the left side, the client signal from the client device is accommodated in the ODU signal by the client side IF (RX) 30 and then branched into two and input to the
右側の拠点Bにおいて2つの信号はそれぞれNW側IF(RX)201、202で受信された後、XC部10に入力されて一つのClient側IF(TX)50に入力される。ここでClient側IF(TX)50においてClient側IF(TX)50内の選択部53が2つの信号の同一性を確認するとともに遅延差を検出する。その際、選択部53は当該選択部のあるClient側IF(TX)50内の遅延調整部52の遅延調整量が経路aと経路bの遅延差を補償できる場合には当該Client側IF(TX)50内の遅延調整部52を用い、経路aと経路bの遅延差を補償できるほどの量がないことを認識すると、拡張メモリ80に遅延制御情報を出力する(図の点線は拡張メモリを利用している場合を図示している)。
Two signals at the base B on the right side are respectively received by the NW side IF (RX) 20 1 and 20 2 , and then input to the
以降、拡張メモリ80を使用する場合を説明する。
Hereinafter, a case where the
XC部10は拡張メモリ80へも同一の信号を入力し、拡張メモリ80内の拡張遅延調整部82が選択部53からの遅延調整情報に基づいて遅延を調整することで経路aと経路bの遅延差をゼロにする。Client側IF(TX)50内の選択部53では2つの信号の遅延差がなくなるので故障切替や計画切替を無瞬断で実施可能な状態となる。
The
図22ではODUパスのエンド・エンドで無瞬断切替パスが動作している様子を示したが、図23はODUパスの途中のある区間を2重化して無瞬断切替を可能にしている様子を示す。左側の拠点AのNW側IF(RX)20が2重化の始点となっており、右側の拠点BのNW側IF(TX)40が2重化の終点となっている。右の拠点Bの経路a側のXC部10で拡張メモリ80を用いている。NW側IF(TX)40からの遅延制御情報に基づいて当該NW側IF(TX)40内の遅延調整部42と拡張メモリ80A内の拡張遅延調整部82Aが2つの経路の遅延をそれぞれ制御して当該区間の無瞬断切替を可能にする。
FIG. 22 shows a state in which the uninterruptible switching path is operating at the end and end of the ODU path, but FIG. 23 duplicates a section in the middle of the ODU path to enable uninterrupted switching. Show the state. The NW-side IF (RX) 20 of the left base A is the start point of duplexing, and the NW-side IF (TX) 40 of the right base B is the end point of duplexing. The
[第8の実施の形態]
本実施の形態では、遅延調整部をクロスコネクト部10の前段に設け、さらに、遅延調整を行う拡張メモリをクロスコネクト部10に接続した例を示す。
[Eighth Embodiment]
In the present embodiment, an example in which a delay adjustment unit is provided in front of the
図24は、本発明の第8の実施の形態におけるデジタルクロスコネクト装置の構成を示す。同図において、第1の実施の形態の図8の構成と同一構成部分には同一符号を付し、その説明を省略する。 FIG. 24 shows the configuration of the digital cross-connect device in the eighth embodiment of the present invention. In the figure, the same components as those of the first embodiment shown in FIG.
図24に示すデジタルクロスコネクト装置の構成は、第7の実施の形態の図21と似ているが、相違点は遅延調整部26がネットワーク側インタフェース(受信)20に含まれている点であり、遅延調整部26は、ネットワーク側インタフェース(送信)40の選択部43から出力された遅延制御情報に基づいて遅延を調整して分岐部23に出力する。その他の動作については第7の実施の形態と同様である。
The configuration of the digital cross-connect device shown in FIG. 24 is similar to that of FIG. 21 of the seventh embodiment, but the difference is that the delay adjustment unit 26 is included in the network side interface (reception) 20. The delay adjustment unit 26 adjusts the delay based on the delay control information output from the
なお、図24では、ネットワーク側インタフェース(送信)40がクロスコネクト部10に接続されている例を示しているが、クライアント側インタフェース(送信)50が接続されていてもよい。
24 shows an example in which the network-side interface (transmission) 40 is connected to the
[第9の実施の形態]
図25〜図28を用いて、第7の実施の形態で示したデジタルクロスコネクト装置の具体的な動作のフローを説明する。
[Ninth Embodiment]
A specific operation flow of the digital cross-connect device shown in the seventh embodiment will be described with reference to FIGS.
以下では、ODUパスの無瞬断移設のプロセスについて説明する。 The process for relocating the ODU path without interruption is described below.
図25のステップ1に示すように2つの拠点間(左側と右側の点線枠内がそれぞれの拠点を示す)で運用中のODUパスを無瞬断で別の経路に移設する例を示す。
As shown in
ステップ1では、左側の拠点Aにおいてクライアント機器からのクライアント信号はClient側IF(RX)30でODU信号に収容された後に2つに分岐された一方の信号だけがXC部10によって1つのNW側IF(TX)401に接続されている。NW側IF(TX)401からの信号は経路aを伝送されて右側の拠点Bまで伝送される。右側の拠点Bにおいて伝送信号をNW側IF(RX)201で受信した後、XC部10を介してClient側IF(TX)50に入力される。図中では点線で信号の流れを示す。
In
このODUパスを経路bに移設するためにステップ2では、左側Aのクロスコネクト部10の設定を変更して、Client側IF(RX)30の2つの出力信号のうちクロスコネクトで接続していなかった信号を第二のNW側IF(TX)402に接続するようにする。第二のNW側IF(TX)402からの信号は経路bを伝送されて右側の拠点Bまで伝送される。右側の拠点Bにおいては伝送信号が第二のNW側IF(RX)202で受信された後、XC部10を介して第一の経路aの信号と同一のClient側IF(TX)50に入力される(図中の太点線)。これでClient側IF(TX)50は2つの経路a,bで伝送されてきた信号を受信することとなる。Client側IF(TX)50は2つの信号の同一性を確認すると共に、両者の遅延差を検出する。この例では経路bが経路aよりも長く経路a側に拡張メモリが必要という判断をした場合を示す。
In
ステップ3では、経路aの信号を右側の拠点Bにおいて拡張メモリ80を介するように無瞬断で切り替える。右側の拠点Bの第一のNW側IF(RX)201がXC部10に出力している2つの信号のうち使用していない方の信号をXC部10を介して拡張メモリ80に接続する(点線h)。拡張メモリ80の出力は再びXC部10に接続され、XC部10は信号をClient側IF(TX)50に入力するようにする。これでClient側IF(TX)50は、NW側IF201からの信号、拡張メモリ80を介した信号、NW側IF202の3つの信号を受信していることになる。Client側IF(TX)50は第一のNW側IF(RX)201からの2つの信号の同一性を確認した後に、遅延時間差を検出して遅延制御情報を生成する。遅延制御情報は当該Client側IF(TX)50内の遅延調整部52と拡張メモリ80内の拡張遅延調整部82に入力されて、両者の遅延を同一にする。
In
ステップ4では、ステップ3で第一のNW側IF(RX)201からの2つの信号の遅延が同一になったのでClient側IF(TX)50において1ビットも欠落することなく点線eの信号から点線hの信号に切り替えることが可能になる。
In
次に、ステップ5では、経路aと経路bの2つの信号の遅延を調整する。右側の拠点BのClient側IF(TX)50内の選択部は、経路aと経路bからの2つの信号の同一性を確認した後に両者の遅延を測定することで遅延差を検知する。本実施の形態では経路aの方が経路bよりも短いので経路aの遅延時間を拡張メモリ80に搭載されている拡張遅延調整部82の遅延時間を増加させることで両者の遅延差を0にする。これで点線hと点線fの信号間の遅延差がなくなったので無瞬断切替が可能な状態となった。
Next, in step 5, the delay of the two signals of the path a and the path b is adjusted. The selection unit in the client-side IF (TX) 50 of the right base B detects the delay difference by measuring the delay between the two signals from the route a and the route b after confirming the identity. In the present embodiment, since the path a is shorter than the path b, the delay time of the path a is increased by increasing the delay time of the extended delay adjustment unit 82 mounted in the
以上が2重化されていないODUパス(unprotected ODU)から2重化されていて無瞬断切替が可能なODUパス(hitless protected ODU)へのパス種別変更が完了することとなる。 This completes the path type change from an unduplicated ODU path (unprotected ODU) to a duplexed ODU path (hitless protected ODU) that can be switched without interruption.
パス無瞬断移設の場合は次のステップに続く。 If the path is relocated without interruption, continue to the next step.
図28にステップ6を示す。ステップ5の状態で現用系を経路bの信号に無瞬断で切り替えて、経路aの信号を廃止すると経路aから経路bへのパス無瞬断移設が完了する。
もし、運用中のパスに拡張メモリを使用している場合は遅延を減少させて無瞬断切替し、拡張メモリを開放することが可能である。 If the extended memory is used for the path in operation, the extended memory can be released by switching without interruption without reducing the delay.
[第10の実施の形態]
本実施の形態では、第7の実施の形態の構成を用いた場合の具体的な動作のフローの他の例を示す。
[Tenth embodiment]
In the present embodiment, another example of a specific operation flow when the configuration of the seventh embodiment is used will be described.
図29〜図31を用いて無瞬断切替可能なODUパス(hitless protected ODU)の移設のフローを説明する。 A flow of relocating an ODU path (hitless protected ODU) that can be switched without interruption will be described with reference to FIGS. 29 to 31.
ステップ11に示すように左側の拠点Aと右側の拠点Bが3つの経路(経路a,b,c)で結ばれている状況を考える。左側の拠点Aにおいてクライアント機器からのクライアント信号はClient側IF(RX)30でODU信号に収容された後に2つに分岐された信号の一方が経路aで伝送され、もう一方が経路bで伝送されている。右側の拠点Bでは受信された信号がXC部10を介してClient側IF(TX)50に入力される。図29中では点線hと点線fで信号の流れを示す。両者は遅延が調整されていて無瞬断切替が可能な状態で運用されている。経路aが現用系であると仮定する。この状態で経路aと経路bの無瞬断切替可能なODUパスを経路bと経路cで無瞬断切替可能なODUパスへ移設することを考える。
Consider a situation in which the left base A and the right base B are connected by three routes (routes a, b, and c) as shown in
ステップ12に示すように、まず現用系を経路aから経路bに無瞬断で切り替えて、経路bを現用系にする(点線f)。その後、左側と右側の拠点A,BのXC部10の設定を変更して経路cにも同一の信号を導通させる(点線e)。右側の拠点BのClient側IF(TX)50は2つの信号(点線fと点線e)を受信し、当該Client側IF(TX)50内の選択部53が2つの信号の同一性と遅延差を検出する。経路cが経路bよりも短いことを検知し、拡張メモリが必要であると判断する(この実施の形態の場合)。右側の拠点BのNW側IF(RX)20のXC部10への2つの信号のうち使用していない方の信号を拡張メモリ80に接続するようにXC部10を設定する(点線h)。そして右側の拠点B内で点線eと点線hの遅延時間差を調整して遅延差を0にし、無瞬断切替が可能な状態にする。
As shown in
ステップ13に示すように点線hの経路に無瞬断で切り替える。次に経路bの信号(点線f)と経路cの信号(点線h)の遅延時間差をClient側IF(TX)50が検知し、両者の遅延差を0にすることで経路bと経路cの信号を無瞬断切替が可能な状態にする。
As shown in
以上で無瞬断切替が可能なパスの移設が完了する。さらに経路bを経路d(図示せず)など別の経路に移設することで両系とも移設することもできる。 This completes the relocation of paths that can be switched without interruption. Further, both systems can be relocated by relocating the route b to another route such as a route d (not shown).
[第11の実施の形態]
以上の実施の形態に示したパスの移設を繰り返すことでトラフィックの再配置が可能となる。図32に示すように同一経路の別波長や異経路の波長に信号を無瞬断で移設することができるので,サービスを中断することなく波長の使用具合,占有具合を自由自在に変更することが可能である.
[第12の実施の形態]
図33および図34にクロスコネクト部と各インタフェース部の接続数をこれまでの実施の形態と変えた例を示す.図33は3重化に対応している。図34は3重化へ対応するとともに、拡張メモリを接続できる構成である。
[Eleventh embodiment]
By relocating the path shown in the above embodiment, traffic can be rearranged. As shown in FIG. 32, signals can be transferred to different wavelengths on the same path or wavelengths on different paths without interruption, so that the usage and occupation of the wavelength can be freely changed without interrupting the service. Is possible.
[Twelfth embodiment]
33 and 34 show examples in which the number of connections between the cross-connect unit and each interface unit is changed from the previous embodiments. FIG. 33 corresponds to triple. FIG. 34 shows a configuration that can be connected to the triple memory and can be connected to an extended memory.
なお、以上の実施の形態では扱う信号がOTNの場合を示したがそれ以外の場合でも適用できる。 In the above embodiment, the signal handled is OTN, but the present invention can be applied to other cases.
[第13の実施の形態]
図35〜図36を参照して、本発明の第13実施の形態による無瞬断切替装置を説明する。本実施の形態では、第1伝送路を使った現用系伝送システムと第2伝送路を使った予備系伝送システムとの間で無瞬断システムを構成する。本システムでは、無瞬断切替サービスを開始する前は現用系のみの片系運用が行われ、第2伝送路をあらかじめ用意する必要はなく、無瞬断切替サービスを開始する直前に第2伝送路を確保する。本システムによると、サービスを中断することなく両系の遅延差を調整することができる。
[Thirteenth embodiment]
An uninterruptible switching device according to a thirteenth embodiment of the present invention will be described with reference to FIGS. In the present embodiment, an uninterrupted system is configured between the active transmission system using the first transmission line and the standby transmission system using the second transmission line. In this system, before the start of the uninterruptible switching service, only the active system is operated, and it is not necessary to prepare the second transmission line in advance. Secure the road. According to this system, the delay difference between both systems can be adjusted without interrupting service.
図35は、本発明の第13の実施の形態による無瞬断切替装置の構成を示す。図35に示されるように、無瞬断切替装置100は、現用系として第1伝送路からの信号を受信すると同時にクロック信号を生成するIF(Interface)回路102aと、受信後の信号にフレーム処理を行うフレーム終端回路104aと、位相調整を行うためフレーム処理後の信号を格納するFIFO(First−In First-Out)メモリ106aと、クロック制御回路108aとを有し、予備系として第2伝送路からの信号を受信すると同時にクロック信号を生成するIF回路102bと、受信後の信号にフレーム処理を行うフレーム終端回路104bと、位相調整を行うため終端処理後の信号を格納するFIFOメモリ106bと、クロック制御回路108bとを有する。無瞬断切替装置100はさらに、フレーム終端回路104a,104bで検出したフレーム位相情報を受信して比較することにより両系の遅延差を測定し、測定結果から算出した遅延制御量を遅延制御情報としてクロック制御回路に伝達する位相差検出回路110と、位相制御後の両系の信号からどちらか一方を選択し、クライアント(下流)側へ送出する切替回路112と、誤り検出結果やオペレータからの切替指示に基づき切替回路112に対して切替指示を行う切替制御回路114とを有する。
FIG. 35 shows the configuration of the uninterruptible switching device according to the thirteenth embodiment of the present invention. As shown in FIG. 35, the
第1及び第2伝送路を介して伝送された信号は、IF回路102a,102bでそれぞれ受信された後、フレーム終端回路104a,104bによりフレーム検出される。受信信号のフレーム位相差はそれぞれの伝送路の遅延差を反映しており、位相差検出回路110は、検出したフレーム位相を比較して2つの伝送路の遅延差を測定し、どちらの系の位相をどれだけ遅延させるか判定する。具体的には、位相差検出回路110は、フレーム終端回路104aにおいて検出された第1伝送路を介して伝送された信号のフレーム位相と、フレーム終端回路104bにおいて検出された第2伝送路を介して伝送された信号のフレーム位相とを比較し、何れのフレーム位相が遅延しているかについてと、さらに2つの伝送路の遅延差とを求める。判定した結果に基づき、位相差検出回路110は、遅延を制御する方の系のクロック制御回路108a,108bに対して、典型的には、相対的に遅延が小さい系のクロック制御回路108a,108bに対して、遅延差に対応する制御量を示す遅延制御情報を与える。また、クロック制御回路108a,108bは、IF回路102a,102bで受信信号から生成したクロック信号を受信し、このクロック信号に基づきFIFOメモリ106a,106bに対する書き込み及び読み出しクロックを生成する。FIFOメモリ106a,106bでは、信号データが書き込みクロックでFIFOメモリ106a,106bへ書き込まれ、読み出しクロックでFIFOメモリ106a,106bから読み出される。
The signals transmitted through the first and second transmission paths are received by the
相対的に遅延が小さい遅延を調整する(遅らせる)系が予備系であると位相差検出回路110が判断した場合、予備系を介し伝送したデータはクライアント側に送られていないので、位相跳躍や通信の途絶を考慮する必要がない。FIFOメモリ106bに伝送路クロックでデータを書き込んでいき、遅延調整量相当までデータがFIFOメモリ106bに蓄積されるまで、読み出しクロックは停止しておく。所定のデータ量を蓄積後読み出しクロックを開始することで、データの位相を遅らせる調整を行うことができる。
When the phase
他方、相対的に遅延が小さい遅延を調整する系が現用系であると位相差検出回路110が判断した場合、現用系を介した通信中のデータがクライアントに送られているので、位相跳躍やデータの途絶、符号誤りの発生などは許されず、クライアントに影響を及ぼさない状態で、すなわち、クライアントに提供する通信を所定の通信品質以上に維持可能な周波数偏差の範囲で、現用系の位相を調整する必要がある。より詳細には、この場合、遅延を調整しない予備系では書き込み、読み出しクロックは伝送路クロックに同期したクロックが使用される。遅延を調整する現用系では、書き込みクロックは伝送路クロックに同期したクロックとされるが、読み出しクロックはクロック周波数を書き込みクロック周波数からの偏差がクライアントに影響がでない範囲で周波数を連続的に低くした後に、逆に周波数を連続的に高くしていくことにより、書き込みクロックに同期した周波数に戻す。
On the other hand, when the phase
また、本実施の形態の構成は、図36の変形例に示すように、FIFOメモリ106a,106bとフレーム終端回路104a,104bの接続順序が入れ替わってもよく、この場合も同様の効果を奏する。
In the configuration of the present embodiment, as shown in the modification of FIG. 36, the connection order of the
前述の図9に示されるように、上述した遅延調整を実現する遅延調整部は、IF回路と、FIFOメモリと、クロック調整部とから構成される。図9のIF回路とFIFOメモリは、上記のIF回路102a,102bとFIFOメモリ106a,106bであってもよい。また、図9のクロック調整部は、上記のクロック制御回路108a,108bに含まれてもよいし、又はこれとは独立に設けられてもよい。IF回路は、信号を受信すると、クロック信号を生成してクロック調整部に提供する。クロック調整部は、受信したクロック信号とクロック制御信号とに基づき、IF回路からFIFOメモリに提供されるデータ信号の書き込みクロック周波数と、FIFOメモリから提供されるデータ信号の読み出しクロック周波数とを制御する。
As shown in FIG. 9 described above, the delay adjustment unit that realizes the delay adjustment described above includes an IF circuit, a FIFO memory, and a clock adjustment unit. The IF circuit and the FIFO memory in FIG. 9 may be the
遅延時間を調整することを示すクロック制御信号を受信すると、クロック調整部は、IF回路から受信したクロックに基づき、FIFOメモリへのデータ信号の書き込みクロック周波数及び/又はFIFOメモリからのデータ信号の読み出しクロック周波数を調整する。例えば、クロック調整部は、IF回路から受信したクロックに対して書き込みクロック周波数及び/又は読み出しクロック周波数を+/−X(ppm)だけ調整する(例えば、+/−1ppmなど)。図9(b)に示されるように、遅延を増加させる場合、クロック調整部は、FIFOメモリからの読み出しクロック周波数を、調整されるべき遅延時間に応じた期間だけ書き込みクロック周波数より−1ppmだけ低下させ、遅延時間をΔD秒だけ増加させることができる。他方、遅延を減少させる場合(図9(c))、クロック調整部は、FIFOメモリからの読み出しクロック周波数を、調整されるべき遅延時間に応じた期間だけ書き込みクロック周波数より+1ppmだけ上昇させ、遅延時間をΔDだけ減少させることができる。なお、この読み出しクロック周波数の調整は、クライアントに提供されるデータ信号を断絶させないなど、所定の通信品質を維持可能な範囲内で行われる必要がある。 When receiving the clock control signal indicating that the delay time is adjusted, the clock adjusting unit reads the data signal write clock frequency to the FIFO memory and / or the data signal from the FIFO memory based on the clock received from the IF circuit. Adjust the clock frequency. For example, the clock adjustment unit adjusts the write clock frequency and / or the read clock frequency by +/− X (ppm) with respect to the clock received from the IF circuit (for example, +/− 1 ppm, etc.). As shown in FIG. 9B, when the delay is increased, the clock adjustment unit lowers the read clock frequency from the FIFO memory by −1 ppm from the write clock frequency by a period corresponding to the delay time to be adjusted. The delay time can be increased by ΔD seconds. On the other hand, when reducing the delay (FIG. 9C), the clock adjustment unit increases the read clock frequency from the FIFO memory by +1 ppm from the write clock frequency by a period corresponding to the delay time to be adjusted. Time can be reduced by ΔD. Note that the adjustment of the read clock frequency needs to be performed within a range in which a predetermined communication quality can be maintained, for example, the data signal provided to the client is not interrupted.
このように、書き込みクロック周波数より読み出しクロック周波数を低くすることによりFIFOメモリに蓄積されるデータが増え、データの読み出しが周波数偏差分だけ遅れるため、データ遅延が増加することになる。なお、上記偏差は、両系の位相が揃ったと同時に元の周波数に戻るよう制御されねばならない。上述した処理により、FIFOメモリの読み出しクロック周波数を書き込みクロックより遅くする制御により両系の遅延差をそろえることができる。 In this way, by making the read clock frequency lower than the write clock frequency, the data stored in the FIFO memory increases, and the data read is delayed by the frequency deviation, so that the data delay increases. The deviation must be controlled to return to the original frequency as soon as the phases of both systems are aligned. By the processing described above, the delay difference between the two systems can be made uniform by controlling the read clock frequency of the FIFO memory to be slower than the write clock.
両系の位相が揃った後は、切替制御回路114により切替回路112を現用系から予備系へ切り替えることにより無瞬断で切替が可能になる。切替を行うトリガは現用系での符号誤りの発生や支障移転による計画的なものなどが想定される。ここで、伝送する信号は、SDH(Synchronous Digital Hierarchy)やOTN(Optical Transport Network)などの広域転送が可能なフレームフォーマットを想定し、クライアント側に送られる信号は、例えばイーサネット(登録商標)信号、SDH信号、OTN信号などを想定している。伝送装置で動作が保証される周波数偏差はフレームフォーマットによって異なり、SDHは±4.6ppm、OTNは±20ppm、イーサーネット(登録商標)は±100ppmである。このように、許容される周波数偏差の値は、クライアント側に接続される装置の種類によって異なる。また本実施の形態では、両系の遅延差を比較する単位としてフレームを使うことで説明したが、両系の信号の遅延差がフレーム長の1/2を超えるとどちらの系の遅延が大きいか識別が困難になる。このため、複数のフレームを連結して、あたかも長い1つのフレームとして扱うマルチフレームを使ってもよく、特に数十km以上の大きな伝送遅延差が想定される場合は、マルチフレームの使用が有効である。
After the phases of both systems are aligned, the switching
[第14の実施の形態]
次に、図37を参照して、本発明の第14の実施の形態による無瞬断切替装置を説明する。第14の実施の形態は、片系のみの運用から無瞬断切替をサポートする両系へのアップグレードを行うものである。すなわち、初期運用状態では片系運用のみで、無瞬断切替をサポートしていない。
[Fourteenth embodiment]
Next, an uninterruptible switching device according to a fourteenth embodiment of the present invention will be described with reference to FIG. In the fourteenth embodiment, an upgrade from only one system to both systems that support uninterrupted switching is performed. That is, in the initial operation state, only one system operation is performed and uninterruptible switching is not supported.
図37は、本発明の第14の実施の形態による無瞬断切替装置の構成を示す図である。図37に示されるように、片系運用パッケージ200aは、IF回路202aと、2つの分岐回路203a1,203a2と、フレーム終端回路204aと、FIFOメモリ206aと、クロック制御回路208aと、切替回路212と、切替制御回路214とから構成される。
FIG. 37 is a diagram showing the configuration of the uninterruptible switching device according to the fourteenth embodiment of the present invention. As shown in FIG. 37, the one-system operation package 200a includes an IF
IF回路202aで受信されたデータは分岐回路203a1で2分岐され、一方はアップグレードパッケージ200a'へのIF接続口へ接続され、もう一方はフレーム終端回路204aへ送られる。またIF回路202aでは、受信データから同期したクロック信号が生成され、分岐回路203a2で分岐された後、一方はクロック制御回路208aへ、もう一方はアップグレードパッケージ200a'へのIF接続口へ接続される。
The data received by the
フレーム終端回路204aは、誤り検出・訂正や警報処理、フレーム位相からの遅延検出等のフレーム終端処理を行う。検出したフレーム位相は、アップグレードパッケージ200a'へのIF接続口へ接続され、誤り検出情報やその他の警報は切替制御回路214へ送られる。終端処理後データは、FIFOメモリ206aで固定遅延を与えられた後、切替回路212を経てクライアント側へ送出される。
The frame termination circuit 204a performs frame termination processing such as error detection / correction, alarm processing, and delay detection from the frame phase. The detected frame phase is connected to the IF connection port to the upgrade package 200a ′, and error detection information and other alarms are sent to the switching control circuit 214. The post-termination data is given a fixed delay in the
この当初の状態から現用系を無瞬断切替対応可能な構成にするために、まずアップグレードパッケージ200a'が追加される。アップグレードパッケージ200a'は、フレーム終端回路204a'と、位相差検出回路210aと、FIFOメモリ206a'と、クロック制御回路208a'とから構成される。典型的には、FIFOメモリ206a'は、片系運用パッケージ200aのFIFOメモリ206aより相対的に大きな容量を有する。
An upgrade package 200a ′ is first added in order to make the active system compatible with uninterrupted switching from this initial state. The upgrade package 200a ′ includes a frame termination circuit 204a ′, a phase difference detection circuit 210a, a
アップグレードパッケージ200a'は、片系運用パッケージ200aの分岐回路203a1のIF接続口から出力されるデータ信号と、分岐回路203a2から出力されるクロック信号とを取り込み、データ信号についてフレーム終端回路204a'により終端処理が行われる。アップグレードパッケージ200a'のフレーム終端回路204a'において検出されたフレーム位相と片系運用パッケージ200aのフレーム終端回路204aにおいて検出されたフレーム位相との遅延差が、位相差検出回路210aにおいて計測される。計測された遅延差に基づき、片系運用パッケージ200aのデータ遅延量が調整される。 The upgrade package 200a ′ takes in the data signal output from the IF connection port of the branch circuit 203a1 of the one-system operation package 200a and the clock signal output from the branch circuit 203a2, and terminates the data signal by the frame termination circuit 204a ′. Processing is performed. The phase difference detection circuit 210a measures the delay difference between the frame phase detected by the frame termination circuit 204a ′ of the upgrade package 200a ′ and the frame phase detected by the frame termination circuit 204a of the one-system operation package 200a. Based on the measured delay difference, the data delay amount of the one-system operation package 200a is adjusted.
具体的には、FIFOメモリ206a'の書き込み及び読み出しクロックについて、書き込みクロックは伝送路クロックに同期した周波数で書き込むが、読み出しクロックはクライアントに影響が出ない周波数偏差の範囲で、すなわち、クライアントに提供する通信を所定の通信品質以上に維持可能な周波数偏差の範囲で、連続的に周波数を低下させた後、2つの信号の遅延差が実質的に等しくなるよう連続的に周波数を上げていき、元の周波数に戻す。この遅延調整は、図9を参照して説明した遅延調整部などを用いて実行可能である。
Specifically, with respect to the write and read clocks of the
両者の信号の遅延量が同じになった時点で、切替回路212により片系運用パッケージ200aのみの信号経路から、片系運用パッケージ200aからアップグレードパッケージ200a'を経て再び片系運用パッケージ200aに戻る信号経路に無瞬断で切替られる。この信号経路切替により、現用系においてより大きい容量のFIFOメモリ206a'が使えるようになる。
When the delay amount of both signals becomes the same, a signal that returns from the signal path of only the one-system operation package 200a to the one-system operation package 200a from the one-system operation package 200a through the upgrade package 200a 'by the switching
次に、第2経路で伝送される信号を受信する予備系パッケージ200bが追加される。予備系パッケージ200bは、IF回路202bと、フレーム終端回路204bと、FIFOメモリ206bと、クロック制御回路208bと、位相差検出回路210bとから構成される。
Next, a standby package 200b that receives a signal transmitted through the second path is added. The standby system package 200b includes an IF
予備系パッケージ200bのフレーム終端回路204bは、IF回路202bから受信した予備経路の信号のフレーム終端を行うと同時に、フレーム位相を検出する。予備系パッケージ200b内の位相差検出回路210bにおいて、フレーム終端回路204bにおいて検出されたフレーム位相と、アップグレードパッケージ200a'内のフレーム終端回路204a'で検出されたフレーム位相との遅延差が計測される。計測された遅延差に基づき、予備系パッケージ200bもしくはアップグレードパッケージ200a'の遅延量が調整される。
The
予備系側を遅らせる場合、予備系を介し伝送したデータはクライアント側に送られていないので、位相跳躍や通信の途絶を考慮する必要がない。このため、予備系パッケージ200bのFIFOメモリ206bに、IF回路202bで生成した伝送信号に同期したクロックでデータを書き込んでいき、遅延調整量相当までデータがFIFOメモリ206bに蓄積されるまで読み出しクロックは停止しておく。データ蓄積後、伝送信号に同期したクロックを使って読み出しを開始することでデータの位相調整を行うことができる。
When delaying the standby side, the data transmitted through the backup side is not sent to the client side, so there is no need to consider phase jumps and communication interruptions. For this reason, data is written to the FIFO memory 206b of the standby package 200b with a clock synchronized with the transmission signal generated by the
他方、現用系側を遅らせる場合、アップグレードパッケージ200a'内のFIFOメモリ206a'の書き込みクロック及び読み出しクロックを制御するクロック制御回路208a'において、書き込みクロックはIF回路202aで生成した伝送信号に同期したクロックを使い、読み出しクロックは周波数をクライアントに影響が出ない周波数偏差の範囲で、すなわち、クライアントに提供する通信を所定の通信品質以上に維持可能な周波数偏差の範囲で、連続的に周波数を低下させた後、2つの信号の遅延差が実質的に等しくなるよう連続的に周波数を上げていき、元の周波数に戻す。この遅延調整は、図9を参照して説明した遅延調整部などを用いて実行可能である。
On the other hand, when the active system side is delayed, in the clock control circuit 208a ′ for controlling the write clock and read clock of the
これにより両者の信号の遅延量を同じにすることができ、現用系と予備系との間の無瞬断切替の準備が完了する。以上の操作により、当初は無瞬断切替でなかった片系運用のシステムに新たにパッケージを追加することで、無瞬断切替可能な装置へアップグレードを行うことができる。あとは現用系で符号誤りや警報を検出したり、オペレータからの指示をトリガとして切替制御回路214から切替回路212の選択を切り替えることによって無瞬断切替を実行する。片系運用パッケージ200aにアップグレードパッケージ200a'を追加して信号経路を切替る際の位相調整量は、装置内のパッケージ間遅延程度であるから高々数メートル程度である。このため、片系運用パッケージ200aに搭載されるFIFOメモリ206aは、例えば、伝送速度が40Gビットとすると、1mあたり約130ビット程度を格納できる小さな容量のものでよい。一方アップグレードパッケージ200a'や予備系パッケージ200bに搭載するFIFOメモリ206a',206bは、伝送路の遅延差を吸収するためのものであるから、例えば伝送速度40Gビットで80kmとすると、10,560,000ビット相当となるため、比較的大容量のものが必要になる。無瞬断切替が必要でないときは、このような小容量のFIFOメモリ206aの片系運用パッケージ200aで運用し、無瞬断が必要になった時点で搭載メモリ容量の大きいアップグレードパッケージ200a'を追加すればよい。これにより、片系運用から無瞬断へのアップグレードが安価な構成から容易に可能であると共に、経済性も優れる無瞬断切替装置を提供することができる。
Thereby, the delay amount of both signals can be made the same, and the preparation for the uninterruptible switching between the active system and the standby system is completed. By the above operation, it is possible to upgrade to an apparatus capable of switching without interruption by newly adding a package to a one-system operation system that was not initially switched without interruption. After that, switching without interruption is executed by detecting a code error or an alarm in the active system, or by switching the selection of the
[第15の実施の形態]
次に、図38〜42を参照して、本発明の第15の実施の形態による無瞬断切替装置を説明する。第15の実施の形態は、第14の実施の形態と同じく片系のみの運用から無瞬断切替をサポートする両系へのアップグレードを行うことが可能であるが、予備系に切替え後そのまま片系運用にした場合に現用系で使っていたパッケージの再利用を可能にしている。
[Fifteenth embodiment]
Next, an uninterruptible switching device according to a fifteenth embodiment of the present invention will be described with reference to FIGS. As in the fourteenth embodiment, the fifteenth embodiment can be upgraded from the operation of only one system to both systems that support uninterrupted switching. It enables the reuse of packages used in the active system when system operation is used.
図38〜42は、本発明の第15の実施の形態による無瞬断切替装置の構成及び処理を示す。図38に示されるように、第14の実施の形態との違いは、片系運用パッケージ300a'にあった切替回路312と切替制御回路314とが独立した切替パッケージ320として構成される点と、片系運用パッケージ300a、アップグレードパッケージ300a'、予備系パッケージ300bと切替パッケージ320との間にスイッチ316が追加された点とである。なお、以下の説明では、第14の実施の形態の構成要素と同様の機能を有する構成要素の説明は、適宜省略する。
38 to 42 show the configuration and processing of the uninterruptible switching device according to the fifteenth embodiment of the present invention. As shown in FIG. 38, the difference from the fourteenth embodiment is that the
図39に示されるように、当初のシステムは、冗長系を構成せず、無瞬断もサポートしない。すなわち、システムは、初期運用時は片系運用パッケージ300aと、スイッチ316と、切替パッケージ320とから構成される。スイッチ316は、片系運用パッケージ300aと、アップグレードパッケージ300a'と、予備系パッケージ300bとに着脱可能に接続され、これらのパッケージから出力される信号を受信し、切替パッケージ320に出力する。各パッケージと切替パッケージ320との間にスイッチ316を設けることによって、切替回路を独立した構成とすることが可能となる。なお、FIFOメモリ306aは、FIFOメモリ306a'やFIFOメモリ306bに対して相対的に小さな容量のものであってもよいが、フレーム終端処理(誤り検出など)が完了するまでのデータを蓄積可能な容量は必要とされる。例えば、FIFOメモリ306aは、固定遅延のものであってもよい。なお図中半透明で図示されているパッケージは実装されていないことを表し、半透明の信号線は信号が導通していないことを表す。またパッケージ中の一部のブロックが半透明になっている場合はそのブロックが動作を停止していることを表している。
As shown in FIG. 39, the original system does not constitute a redundant system and does not support uninterrupted operation. That is, the system includes a one-
無瞬断システムにアップグレードする際には、図40に示されるように、まずアップグレードパッケージ300a'が追加される。第14の実施の形態と同様のFIFOメモリ306a'とクロック周波数の制御を利用した遅延調整手順により、片系運用パッケージ300a→スイッチ316→切替パッケージ320の信号経路から、図41に示されるような片系運用パッケージ300a→アップグレードパッケージ300a'→スイッチ316→切替パッケージ320の信号経路に変更される。経路変更によりアップグレードパッケージ300a'に搭載された大容量のFIFOメモリ306a'の使用が可能になる。
When upgrading to an uninterruptible system, as shown in FIG. 40, an
次に、図42に示されるように、予備系パッケージ300bを追加し、予備系パッケージ300b内の位相差検出回路310bを使って、現用系と予備系の伝送路遅延差に起因する位相差を検出する。予備系を遅延させて位相をそろえる場合には予備系パッケージ300bのFIFOメモリ306bの読み出しクロックを一定の時間停止することで遅延を調整する。他方、現用系を遅延させる場合にはアップグレードパッケージ300a'のFIFOメモリ306a'の読み出しクロック周波数をクライアントに影響がでない周波数偏差の範囲で、すなわち、クライアントに提供する通信を所定の通信品質以上に維持可能な周波数偏差の範囲で、連続的に周波数を低下させた後、2つの信号の遅延差が実質的に等しくなるよう連続的に周波数を上げていき、元の周波数に戻すことによって遅延を調整する。
Next, as shown in FIG. 42, the
以上の操作により、もともと無瞬断切替でなかった片系運用のシステムに新たにパッケージを追加することで無瞬断切替可能な装置へアップグレードを行うことができる。あとは現用系で符号誤りや警報を検出したり、オペレータからの指示をトリガとして切替制御回路314から切替回路312の選択を切り替えることによって無瞬断切替を実行する。
Through the above operation, it is possible to upgrade to a device capable of switching without interruption by newly adding a package to a system of one-system operation that was not originally switched without interruption. After that, switching between the switching
本実施の形態では、系の切替を行う機能を切替パッケージ320として独立させたことによって、無瞬断の系から再び片系運用に戻す際に、例えば第2伝送路側を残したいときは、予備系パッケージ300bに無瞬断で切替えた後に、片系運用パッケージ300aとアップグレードパッケージ300a'をスイッチ316から抜去することが可能である。抜去したパッケージは別のシステムに再利用可能であり、経済的にシステムを運用することが可能となる。また本システムで使用するスイッチ316は、各パッケージ間のインタフェースを合わせれば光スイッチでも電気スイッチでもどちらでもよい。
In the present embodiment, when the system switching function is made independent as the
なお、図示された実施の形態では、スイッチ回路316と切替パッケージ320とを独立した構成として設けているが、スイッチ回路316と切替パッケージ320とは統合されてもよい。
In the illustrated embodiment, the
[第16の実施の形態]
次に、図43を参照して、本発明の第16の実施の形態による無瞬断切替装置を説明する。本実施の形態では、無瞬断で運用していたシステムが、通信を途絶することなく片系運用にダウングレードされる。支障移転などで一時的に予備系に切り替えていたシステムを現用系に切り戻す場合やあるいは信頼性重視のサービスから経済性重視に置き換えて無瞬断のサービスを解約するなどの場面が想定される。
[Sixteenth embodiment]
Next, an uninterruptible switching device according to a sixteenth embodiment of the present invention will be described with reference to FIG. In the present embodiment, a system that has been operating without interruption is downgraded to single-system operation without interrupting communication. It is assumed that the system that has been temporarily switched to the standby system due to trouble relocation, etc. is switched back to the active system, or that the service without interruption is canceled by replacing the service that emphasizes reliability with the importance of economy. .
現用が第2伝送路の場合、まず無瞬断切替により第1伝送路に切り替える。以下現用が第1伝送路の場合と同じになる。この時点で予備パッケージ400bはスイッチ416から抜去可能である。次に、無瞬断をサポートしない片系運用パッケージ400aのみの運用にするため、装置内無瞬断切替を実行し、アップグレードパッケージ400a'を経由していた信号を片系運用パッケージ400aのみの経由となるよう切り替える。しかしながら、アップグレードパッケージ400a'は伝送路長の遅延差を吸収する大きなFIFOメモリ406a'を実装しているので、初期パッケージ400aの小さなFIFOメモリ406aで吸収することは難しいという問題がある。 When the current transmission line is the second transmission line, the first transmission line is first switched by uninterruptible switching. Hereinafter, the current operation is the same as in the case of the first transmission line. At this point, the spare package 400b can be removed from the switch 416. Next, in order to operate only the one-system operation package 400a that does not support uninterruptible power, the in-device uninterruptible switching is executed, and the signal that has passed through the upgrade package 400a ′ is transmitted only through the one-system operation package 400a. Switch to However, since the upgrade package 400a ′ includes a large FIFO memory 406a ′ that absorbs the delay difference in the transmission path length, it is difficult to absorb the upgrade package 400a ′ using the small FIFO memory 406a of the initial package 400a.
まず、アップグレードパッケージ400a'のFIFOメモリ406a'に対する書き込みクロックは、伝送路と同期したクロックとされる。読み出しクロックは、下流側において所定の通信品質を維持できる範囲で、例えば、符号誤りが発生しないように読み出しクロック周波数を伝送装置で動作が保証されている周波数偏差を超えない範囲で、連続的に周波数を上昇させ、FIFOメモリ406a'のデータ蓄積量をFIFOメモリ406aが収容可能なデータ量まで減少させた後、2つの信号の遅延差が実質的に等しくなるよう連続的に周波数を低下させていき、元の周波数に戻すことによって遅延を調整する。遅延が揃った状態で切替回路412を片系運用パッケージ400aからの入力を選択するよう切り替えることによって、信号の瞬断を発生させることなく信号経路を切替えることが可能となる。切替完了後、アップグレードパッケージ400a'をスイッチ416から抜去し、片系運用パッケージ400aのみ残すことができる。抜去したパッケージは再利用可能であり、経済性に優れるシステムが構築できる。
First, the write clock for the FIFO memory 406a ′ of the upgrade package 400a ′ is a clock synchronized with the transmission path. The read clock is continuously within a range in which predetermined communication quality can be maintained on the downstream side, for example, within a range in which the read clock frequency does not exceed the frequency deviation guaranteed for operation in the transmission apparatus so that no code error occurs. After increasing the frequency and reducing the amount of data stored in the FIFO memory 406a ′ to the amount of data that can be accommodated by the FIFO memory 406a, the frequency is continuously decreased so that the delay difference between the two signals becomes substantially equal. Then adjust the delay by returning to the original frequency. By switching the
[第17の実施の形態]
次に、図44〜47を参照して、本発明の第17の実施の形態による無瞬断切替装置を説明する。本実施の形態では、無瞬断運用している系において、新たな経路を追加して無瞬断サービスを継続しながら経路を移設する。システムは、図44に示されるように、当初は第1伝送路が現用系で第2伝送路が予備系で運用されている。この状態から、図45に示されるように、第3経路が追加され、その後に現用系が、図46〜48に示されるように、第1経路から第3経路へ移転される。
[Seventeenth embodiment]
Next, an uninterruptible switching device according to a seventeenth embodiment of the present invention will be described with reference to FIGS. In the present embodiment, in a system that is operating without interruption, a new path is added and the path is moved while continuing the uninterrupted service. As shown in FIG. 44, the system is initially operated with the first transmission path being the active system and the second transmission path being the standby system. From this state, as shown in FIG. 45, the third route is added, and then the active system is transferred from the first route to the third route, as shown in FIGS.
まず、図44に示される片系運用パッケージ500aと、アップグレードパッケージ500a'と予備系パッケージ500bとから構成される当初のシステムに対して、図45に示されるように、第3経路に第2予備系パッケージ500cを追加する。
First, as shown in FIG. 45, with respect to the initial system composed of the one-
第2予備系パッケージ500cの位相差検出回路510cでは、現用系である第1伝送路と第3伝送路との間の遅延差の測定を行う。
The phase
第3伝送路の遅延が第1伝送路の遅延より大きく、第1伝送路の遅延を増加させる必要がある場合、以下の制御を行う。すなわち、第1伝送路系のFIFOメモリの読み出しクロック周波数を、下流側において所定の通信品質を維持できる範囲で、例えば、符号誤りが発生しないように伝送装置で動作が保証されている周波数偏差を超えない範囲で、連続的に周波数を低下させた後、第1伝送路の信号と第3伝送路の信号の遅延差が実質的に等しくなるよう連続的に周波数を上げていき、元の周波数に戻すことによって、サービスを継続しながら遅延を調整する。他方、第3伝送の遅延が第1伝送路の遅延より小さい場合は、第3伝送路の遅延を増加させる。第3伝送路のFIFOメモリ506cの読み出しクロックを一定時間停止してFIFOメモリ506cにデータを蓄積していく。第1伝送路の遅延と揃ったら読み出しクロックを開始することで位相を調整する。
When the delay of the third transmission path is larger than the delay of the first transmission path and it is necessary to increase the delay of the first transmission path, the following control is performed. That is, the read clock frequency of the FIFO memory of the first transmission line system is set within a range in which a predetermined communication quality can be maintained on the downstream side, for example, a frequency deviation that is guaranteed to operate in the transmission apparatus so that no code error occurs. After continuously lowering the frequency within a range not exceeding, the frequency is continuously increased so that the delay difference between the signal on the first transmission line and the signal on the third transmission line is substantially equal to the original frequency. To adjust the delay while continuing service. On the other hand, when the delay of the third transmission is smaller than the delay of the first transmission path, the delay of the third transmission path is increased. The read clock of the
第1伝送路と第3伝送路の遅延が揃ったら、図46に示されるように、第1伝送路から第3伝送路へ無瞬断切替を実行する。実行後、第3伝送路と第2伝送路との間で遅延差を測定し、同様の手段でFIFOメモリの読み出しクロックを制御することで遅延を調整し、図47に示されるように、第2伝送路と第3伝送路間で新たな無瞬断システムを構築する。 When the delays of the first transmission path and the third transmission path are equal, as shown in FIG. 46, switching without interruption is performed from the first transmission path to the third transmission path. After the execution, the delay difference is measured between the third transmission line and the second transmission line, and the delay is adjusted by controlling the read clock of the FIFO memory by the same means. As shown in FIG. A new uninterrupted system is constructed between the two transmission lines and the third transmission line.
その後、必要に応じて、図48に示されるように、片系運用パッケージ500aとアップグレードパッケージ500a'がスイッチ516から抜去されてもよい。
Thereafter, as shown in FIG. 48, the one-
[第18の実施の形態]
次に、図49〜55を参照して、本発明の第18の実施の形態による無瞬断切替装置を説明する。本実施の形態は、第3伝送路の系のパッケージ構成が第2片系運用パッケージ600cと第2アップグレードパッケージ600c'を有している点で、第17の実施の形態と異なる。
[Eighteenth embodiment]
Next, an uninterruptible switching device according to an eighteenth embodiment of the present invention will be described with reference to FIGS. The present embodiment is different from the seventeenth embodiment in that the third transmission path system package configuration includes a second single-
まず、図49に示されるように、当初は、第1伝送路(現用系)と第2伝送路(予備系)とにより無瞬断切替システムが構成されている。 First, as shown in FIG. 49, an uninterruptible switching system is initially configured by the first transmission path (active system) and the second transmission path (standby system).
次に、図50に示されるように、第3伝送路の系に第2片系運用パッケージ600cが追加される。第1伝送路を第3伝送路との遅延差を第2片系運用パッケージ600cの位相差検出回路610cにより計測する。
Next, as shown in FIG. 50, a second one-
第2片系運用パッケージ600cに搭載されたFIFOメモリ606cのメモリ容量で遅延調整に十分必要と判断された場合、そのままで位相調整が実行される。第1伝送路(現用系)の遅延を増加させる場合、アップグレードパッケージ600a'のFIFOメモリ606a'の読み出しクロックを、下流側において所定の通信品質を維持できる範囲で、例えば、符号誤りが発生しないように伝送装置で動作を保証されている周波数偏差を超えない範囲で連続的に周波数を低下させた後、2つの信号の遅延差が実質的に等しくなるよう連続的に周波数を上げていき、元の周波数に戻すことによって、遅延を調整する。他方、第3伝送路の遅延を増加させる場合、第2片系運用パッケージ600cのFIFOメモリ606cの読み出しクロックを一定時間停止してメモリにデータを蓄積していき、両系の位相が揃った時点から読み出しクロックを開始する。第1伝送路と第3伝送路の遅延が揃ったら、図51に示されるように、無瞬断切替を実行し、第3伝送路が新たな現用系となる。その後、必要に応じて、図52に示されるように、第1伝送路の系のパッケージをスイッチ614から除去し、第3伝送路と第2伝送路との間で新たな無瞬断システムを構成する。
When it is determined that the memory capacity of the
他方、第2片系運用パッケージ600cに搭載されたFIFOメモリ606cのメモリ容量では遅延調整に不十分と判断された場合、図53に示されるように、さらに第2アップグレードパッケージ600c'を増設する。この増設によって、第3伝送路の系の信号を第2片系運用パッケージ600cから第2アップグレードパッケージ600c'を経由してスイッチ614に入力されるよう切り替える。切替後、第1伝送路と第3伝送路との間の位相調整を行って、図54に示されるように、無瞬断切替を実行する。実行後、必要に応じて、図55に示されるように、旧現用系のパッケージをスイッチ614から抜去し、第3伝送路と第2伝送路との間で新たな無瞬断切替システムを構築する。
On the other hand, if it is determined that the memory capacity of the
[第19の実施の形態]
次に、図56〜59を参照して、本発明の第19の実施の形態による無瞬断切替装置を説明する。図56は、本発明の第19の実施の形態による無瞬断切替装置の構成を示す。図56に示されるように、無瞬断切替装置700は、現用系として第1伝送路からの信号を受信すると同時にクロック信号を生成するライン側IF(Interface)回路702alと、受信後の信号にフレーム処理を行う第1終端回路704aと、位相調整を行うためフレーム処理後の信号を格納する第1メモリ706a1及び第2メモリ706a2と、第1メモリ706a1及び第2メモリ706a2のデータ蓄積量を調整するための第1クロック制御回路708a1及び第2クロック制御回路708a2とを有し、予備系として第2伝送路からの信号を受信すると同時にクロック信号を生成するライン側IF回路702blと、受信後の信号にフレーム処理を行う第2終端回路704bと、位相調整を行うため終端処理後の信号を格納する第3メモリ706bと、第3メモリ706bのデータ蓄積量を調整するための第3クロック制御回路708bとを有する。無瞬断切替装置700はさらに、第1終端回路704a及び第2終端回路704bで検出したフレーム位相情報を受信して比較することにより両系の遅延差を測定し、測定結果から算出した遅延制御量を遅延制御情報として第1クロック制御回路708a1、第2クロック制御回路708a2及び第3クロック制御回路708bに伝達する位相差検出回路710と、現用系と予備系のクロック信号のうちいずれかを選択して第1クロック制御回路708a1、切替回路712、第2クロック制御回路708a2、第2メモリ706a2(の読み出しクロック)、クライアント側IF回路702ac及び第3クロック制御回路708bに出力するクロック切替回路716と、位相制御後の両系の信号からどちらか一方を選択し、クライアント(下流)側へ送出する切替回路712と、誤り検出結果やオペレータからの切替指示に基づき切替回路712及びクロック切替回路716に対して切替指示を行う切替制御回路714とを有する。
[Nineteenth embodiment]
Next, an uninterruptible switching device according to a nineteenth embodiment of the present invention will be described with reference to FIGS. FIG. 56 shows the structure of the uninterruptible switching device according to the nineteenth embodiment of the present invention. As shown in FIG. 56, the
第1及び第2伝送路を介して伝送された信号は、ライン側IF回路702al,702blでそれぞれ受信された後、第1終端回路704a及び第2終端回路704bによりフレーム検出される。受信信号のフレーム位相差はそれぞれの伝送路の遅延差を反映しており、位相差検出回路710は、検出したフレーム位相を比較して2つの伝送路の遅延差を測定し、どちらの系の位相をどれだけ遅延させるか判定する。具体的には、位相差検出回路710は、第1終端回路704aにおいて検出された第1伝送路を介して伝送された信号のフレーム位相と、第2終端回路704bにおいて検出された第2伝送路を介して伝送された信号のフレーム位相とを比較し、どちらのフレーム位相がどれだけ遅延しているかを求める。判定した結果に基づき、位相差検出回路710は、第1クロック制御回路708a1及び第3クロック制御回路708bのうち遅延を制御する方の系のクロック制御回路708a1又は708bに対して遅延制御情報を与える。また、クロック制御回路708a1,708bは、ライン側IF回路702a,702bで受信信号から生成したクロック信号を受信し、このクロック信号に基づき第1メモリ706a1、第2メモリ706a2、第3メモリ706bに対する読み出しクロックを生成する。各メモリ706a1,706a2,706bでは、信号データが書き込みクロックでメモリへ書き込まれ、読み出しクロックでメモリから読み出される。予備系の遅延を増加させる場合、予備系を介し伝送したデータはクライアント側に送られていないので、位相跳躍や通信の途絶を考慮する必要がない。第3メモリ706bに伝送路クロックでデータを書き込んでいき、遅延調整量相当までデータが第3メモリ706bに蓄積されるまで、読み出しクロックは停止しておく。所定のデータ量を蓄積後読み出しクロックを開始することで、予備系データの位相を遅らせる調整を行うことができる。また一方で予備系の遅延を減少させる場合は、第3メモリ706bに伝送路クロックでデータを書き込んでいくと同時に、第3メモリ706bから伝送路クロック周波数より周波数を上昇させたクロックで読み出すことによって、第3メモリ706bに蓄積されたデータ量が減少し、予備系データの位相を進ませる調整を行うことができる。
The signals transmitted through the first and second transmission paths are received by the line-side IF circuits 702al and 702bl, respectively, and then subjected to frame detection by the
他方、現用系の遅延を調整する場合、現用系を介した通信中のデータがクライアントに送られているので、位相跳躍やデータの途絶、符号誤りの発生などは許されず、クライアントに影響を及ぼさない状態で、現用系の位相を調整する必要がある。より詳細には、現用系信号の遅延を増やす場合には、第1クロック制御回路708a1と第2クロック制御回路708a2を使って第1メモリ706a1の読み出しクロックと第2メモリ706a2の書込みクロックの周波数を伝送路クロックより低下させる。これによって、図57に示すように、第1メモリ706a1のデータ蓄積量が増え、その分第2メモリ706a2のデータ蓄積量が減るので、第1メモリ706a1と第2メモリ706a2との間にある切替回路712の入力部においては現用系の遅延が増加したかの様に調整することができる。また一方で現用系信号の遅延を減少させる場合には、第1クロック制御回路708a1と第2クロック制御回路708a2とを使って第1メモリ706a1の読み出しクロックと第2メモリ706a2の書込みクロックの周波数を伝送路クロックより上昇させることによって、第1メモリ706a1のデータ蓄積量が減り、その分第2メモリ706a2のデータ蓄積量が増えるので、図58に示すように、第1メモリ706a1と第2メモリ706a2との間にある切替回路712の入力部においては現用系の遅延が減少したかの様に調整することができる。メモリスリップの発生を避けるために、いずれの調整においても第1クロック制御回路708a1と第2クロック制御回路708a2の出力クロック周波数は常に等しく制御されなければならない。この遅延調整は第1メモリ706a1と第2メモリ706a2との間で発生する事象であり、第1メモリ706a1の読み出しクロックと第2メモリ706a2の書込みクロックを伝送信号と同期したクロック周波数からオフセットを与えることによって、第1メモリ706a1と第2メモリ706a2との間で蓄積したデータ量が相補的に変化することを利用したものである。第1メモリ706a1と第2メモリ706a2のデータ蓄積量の和は一定であり、クライアント側から見ると定常的に同じクロック周波数で信号が到着するので、現用系の遅延調整時でも周波数の偏差や遅延の変動などを関知されることはない。以上の遅延制御によって現用系と予備系の遅延差を調整することができ、無瞬断切替実行可能な状態とすることができる。切替に際しては切替制御回路714からの指示により切替回路712において選択する信号を現用系信号から予備系信号へ切り替えると同時に、クロック切替回路716において選択するクロック信号を現用系クロックから予備系クロックへ切り替える。クロック切替回路716は予備系への切替が行われる前は現用系のクロックを選択しており、クロック切替回路716の出力を第3メモリ706bの読み出しクロックに使用することで予備系の信号を現用系信号のクロックに同期させる。無瞬断切替が実行されて切替回路712が予備系へ切り替わると同時にクロック切替回路716も予備系のクロックを選択するように切り替わり、第3メモリ706bの読み出しクロックと、切替回路714、第2メモリ706a2に供給されるクロックとが予備系信号に同期したクロックに切り替わるためクライアント側へ出力される信号は予備系のクロックに同期した信号となる。この時、第1メモリ706a1の読み出しクロックも予備系クロックが使用されるため、現用系信号が予備系信号のクロックに同期する。
On the other hand, when adjusting the delay of the active system, data that is being communicated via the active system is sent to the client, so phase jumps, data disruptions, code errors, etc. are not allowed, affecting the client. In such a state, it is necessary to adjust the phase of the working system. More specifically, when increasing the delay of the active signal, the first clock control circuit 708a1 and the second clock control circuit 708a2 are used to set the frequency of the read clock of the first memory 706a1 and the write clock of the second memory 706a2. Lower than the transmission path clock. As a result, as shown in FIG. 57, the amount of data stored in the first memory 706a1 increases, and the amount of data stored in the second memory 706a2 decreases accordingly. Therefore, there is a switching between the first memory 706a1 and the second memory 706a2. The input of the
次に、予備系から現用系に切り戻す場合の遅延調整について説明する。現用系の遅延調整は、第1クロック制御回路708a1を使って第1メモリ706a1の読み出しクロックを制御することによって行う。予備系の遅延調整は、インサービスの信号が第3メモリ706bと第2メモリ706a2とに蓄積されるので、第3クロック制御回路708bと第2クロック制御回路708a2とを使って、第3メモリ706bの読み出しクロックと第2メモリ706a2の書込みクロックとを制御することによって行う。この時メモリスリップの発生を避けるために、第3クロック制御回路708bと第2クロック制御回路708a2の出力クロック周波数は常に等しく制御されなければならない。
Next, delay adjustment when switching from the standby system to the active system will be described. The active system delay adjustment is performed by controlling the read clock of the first memory 706a1 using the first clock control circuit 708a1. In the standby delay adjustment, since the in-service signal is accumulated in the
なお、第1メモリ706a1の書込みクロック、第2メモリ706a2の読み出しクロック及び第3メモリ706bの書込みクロックは、いかなる場合においても伝送信号の周波数と同期したクロックである。
Note that the write clock of the first memory 706a1, the read clock of the second memory 706a2, and the write clock of the
本実施の形態では、予備系のみならず現用系の遅延もサービス提供状態で遅延を調整することができるので、当初片系のみで運用しておいて後から予備系伝送路を確保して無瞬断システムにアップグレードする際など柔軟に遅延制御の設定ができる。また無瞬断システムとしてサービスを提供している状態で、予備系を現在設定しているルートとは長さが異なる別のルートに変更する際にも柔軟な遅延制御の設定ができ、サービス運用性を向上することができる。 In this embodiment, the delay of not only the standby system but also the working system can be adjusted in the service provision state, so that the standby system transmission line is secured after the operation with only one system initially. Delay control can be set flexibly when upgrading to an instantaneous interruption system. In addition, while providing services as an uninterruptible system, flexible delay control can be set when changing to a different route with a different length from the route that is currently set for the standby system. Can be improved.
本装置において伝送する信号は、SDHやOTNなどの広域転送が可能なフレームフォーマットを想定し、クライアント側に送られる信号は、例えば、イーサネット(登録商標)信号、SDH信号、OTN信号などを想定している。また本実施の形態では、両系の遅延差を比較する単位としてフレームを使うことにより説明したが、両系の信号の遅延差がフレーム長の1/2を超えるとどちらの系の遅延が大きいか識別が困難になる。従って、複数のフレームを連結してあたかも長い1つのフレームとして扱うマルチフレームを使ってもよく、特に数十km以上の大きな伝送遅延差が想定される場合はマルチフレームの使用が有効である。 The signal transmitted in this apparatus assumes a frame format capable of wide-area transfer such as SDH and OTN, and the signal sent to the client side assumes, for example, an Ethernet (registered trademark) signal, an SDH signal, an OTN signal, etc. ing. In this embodiment, the frame is used as a unit for comparing the delay difference between the two systems. However, if the delay difference between the signals of both systems exceeds 1/2 of the frame length, the delay of either system is large. It becomes difficult to identify. Therefore, a multiframe may be used in which a plurality of frames are concatenated and handled as one long frame, and the use of a multiframe is effective particularly when a large transmission delay difference of several tens of kilometers or more is assumed.
また、本実施の形態の構成は、図59の変形例に示すように、第1メモリ706a1及び第1終端回路704aと、第3メモリ706b及び第2終端回路704bとの順序が入れ替わってもよく、この場合も同様の効果を奏する。
Further, in the configuration of the present embodiment, as shown in the modified example of FIG. 59, the order of the first memory 706a1 and the
なお、本実施の形態が第13〜18の実施の形態と組み合わせ可能であることは明らかであろう。すなわち、本実施の形態のようにクライアント側に送る信号のクロックを一定に維持するため、切替回路の後段にメモリを配置する構成は他の実施の形態にも容易に適用可能である。 It will be apparent that this embodiment can be combined with the thirteenth through eighteenth embodiments. In other words, the configuration in which the memory is arranged in the subsequent stage of the switching circuit in order to keep the clock of the signal sent to the client side constant as in this embodiment can be easily applied to other embodiments.
[第20の実施の形態]
次に、図60〜63を参照して、本発明の第20の実施の形態による無瞬断切替装置を説明する。図60は、本発明の第20の実施の形態による無瞬断切替装置の構成を示す。第20の実施の形態は、第1〜3クロック制御回路がなく、さらに第1メモリと切替回路との間に、第3メモリと切替回路との間に及び切替回路と第2メモリとの間にバス幅制御回路が配置されるという点で第19の実施の形態と相違する。従って、以下の説明では、重複する記載は省略される。
[20th embodiment]
Next, an uninterruptible switching device according to a twentieth embodiment of the present invention will be described with reference to FIGS. FIG. 60 shows the structure of the uninterruptible switching device according to the twentieth embodiment of the present invention. In the twentieth embodiment, there are no first to third clock control circuits, and between the first memory and the switching circuit, between the third memory and the switching circuit, and between the switching circuit and the second memory. This is different from the nineteenth embodiment in that a bus width control circuit is arranged. Accordingly, in the following description, overlapping descriptions are omitted.
第20の実施の形態による無瞬断切替装置800において、信号のデータ速度を10Gbpsとし、16並列で転送しているとすると、1並列あたり652Mbps(=10Gbps/16)のビットレートとなる。1クロック(625MHz)毎に各バスから1ビットずつ転送していることになる。ここでバス幅を2倍(N=2)にすると並列数は32となり、1クロック(625MHz)毎に32並列のバスから1ビットずつ転送すると、データ速度は20Gbpsとなり、バス幅を2倍にしたことによってデータ転送レートを2倍にすることができる。図61に示すように、バス幅制御回路818によってデータバス幅をビットレートのN倍(正の整数)に変えることによりデータの転送レートをN倍速くし、第1メモリ806a1のデータ蓄積量が減り、その分第2メモリ806a1のデータ蓄積量が増えるので、第1メモリ806a1と第2メモリ806a2との間にある切替回路812の入力部においては現用系の遅延が減少したかの様に調整することができる。ただしメモリスリップを防ぐため第1メモリ806a1と切替回路812との間、切替回路812と第2メモリ806a2との間のバス幅は同時に等しく変化させる必要がある。
In the
逆に遅延を増加させる場合は、図62に示すように、N=0とし、第1メモリ802a1からデータを転送しないようにすると、第1メモリ806a1へのデータの書き込みおよび第2メモリ806a2からのデータの読み出しはデータ転送速度で続けられるので、第1メモリ806a1のデータ蓄積量が増え、第2メモリ806a2のデータ蓄積量が減るのため、切替回路812の入力部においては現用系の遅延が増加したかのように調整することができる。遅延調整完了と同時にN=1とすれば、第1メモリ806a1及び第2メモリ806a2の蓄積量は変化しないので、現用系と予備系の遅延が一致した状態を維持することができ、伝送符号の誤りや故障、オペレータからの指示などをトリガとして無瞬断切替を実行することが可能になる。
On the other hand, when increasing the delay, as shown in FIG. 62, if N = 0 and no data is transferred from the first memory 802a1, data writing to the first memory 806a1 and data from the second memory 806a2 are performed. Since data reading is continued at the data transfer rate, the amount of data stored in the first memory 806a1 increases and the amount of data stored in the second memory 806a2 decreases, so that the delay of the active system increases at the input portion of the
また現用系から予備系へ切替後、再び現用系へ無瞬断で切り戻す際に予備系の遅延を調整する必要がある場合には、第3メモリ806bと切替回路812との間と、切替回路812と第2メモリ806a2との間で同様のバス幅調整を実装することによって遅延を調整することができる。
In addition, when it is necessary to adjust the delay of the standby system when switching back from the active system to the standby system and switching back to the active system without interruption, switching between the
図63は、第20の実施の形態による無瞬断切替装置の他の構成を示す。図示された構成では、現用系の遅延調整を行う場合は、第1メモリ806a1と第1終端回路804aとの間、第1終端回路804aと切替回路812との間及び切替回路812と第2メモリ806a2と間のバス幅を同時に等しく変化させて実行する。予備系の遅延調整を行う場合は、第3メモリ806bと第2終端回路804bとの間、及び第2終端回路804bと切替回路812との間のバス幅調整を同時に等しく変化させて実行する。また予備系への無瞬断切替実行後、再び現用系に無瞬断で切り戻す際、予備系の遅延を調整する場合には、第3メモリ806bと第2終端回路804bとの間、第2終端回路804bと切替回路812との間、及び切替回路812と第2メモリ806a2との間のバス幅を同時に等しく変化させて実行する。
FIG. 63 shows another configuration of the uninterruptible switching device according to the twentieth embodiment. In the illustrated configuration, when the delay adjustment of the active system is performed, between the first memory 806a1 and the
なお、本実施の形態が第13〜19の実施の形態と組み合わせ可能であることは明らかであろう。すなわち、本実施の形態のように、第19の実施の形態におけるクロック制御回路の代わりにバス幅制御回路を用いて、バス幅を制御することによりデータ転送レートを調整することによって遅延を調整する構成は、他の実施の形態にも容易に適用可能である。 It will be apparent that this embodiment can be combined with the thirteenth through nineteenth embodiments. That is, as in the present embodiment, the delay is adjusted by adjusting the data transfer rate by controlling the bus width by using the bus width control circuit instead of the clock control circuit in the nineteenth embodiment. The configuration can be easily applied to other embodiments.
[第21の実施の形態]
本発明に係る実施の形態について図64を用いて説明する。
[Twenty-first embodiment]
An embodiment according to the present invention will be described with reference to FIG.
図64は、本発明の第21の実施の形態における無瞬断切替装置の構成図である。現用系および予備系、再配置系用にそれぞれ個別のCDR1010、FIFOメモリ1020、フレーム検出部1030、1個の位相差検出部1050、1個の選択部1040、クロック生成部1100を有する。
FIG. 64 is a configuration diagram of the uninterruptible switching device according to the twenty-first embodiment of the present invention. Each of the active system, the standby system, and the rearrangement system includes an individual CDR 1010, FIFO memory 1020,
クロック生成部1100は、SW-N-1(N=1,2,3)、PLL-N-1(N=1,2,3)、CLK(クロック)制御部-N(N=1,2,3)、SW-N-2(N=1,2,3)、PLL-N-2(N=1,2,3)、SW-4、PLL-4を有する。
The
CDR1010-Nは受信した各系の信号からクロック信号を再生し、信号を識別再生する。各CDR1010-Nからの出力信号は一時的にFIFOメモリ1020-Nに蓄積される。その後で信号はフレーム検出部1030-Nへ入力される。ここでは信号のフレーム部が解析され、フレーム位置もしくはマルチフレーム位置を表す識別信号が検出される。検出したフレーム位置情報は位相差検出部1050へ送られる。位相差検出部1050は現用系、予備系および再配置系のフレーム位置情報を受信し、相互を比較することで各系の相対的遅延関係を算出する。算出結果に基づいてクロック生成部1100のCLK制御部に制御信号を送り、CLK制御部は制御信号に基づいてPLL-N-1の出力周波数を制御する。またSW-N-1(N=1,2,3)はクロック生成部として各系のクロックを受信しそのうちの一つを選択し、PLL-N-1(N=1,2,3)は各SW-N-1で選択したクロックを基準に同期したクロックを生成し、CLK制御-N(N=1,2,3)は各PLL-N-1の出力周波数を制御し、SW-N-2(N=1,2,3)は各PLL-N-1の出力を受信しそのうちの一つを選択し、PLL- N -2(N=1,2,3)は各SW-N-2で選択したクロックを基準に同期したクロックを生成し、SW-4はPLL-N-1の出力を受信しそのうちの一つを選択し、PLL-4はSW-4で選択したクロックを基準に同期したクロックを生成する機能を有する。
The CDR 1010-N reproduces the clock signal from the received signals of each system, and identifies and reproduces the signal. The output signal from each CDR 1010-N is temporarily stored in the FIFO memory 1020-N. Thereafter, the signal is input to the frame detection unit 1030-N. Here, the frame portion of the signal is analyzed, and an identification signal representing a frame position or a multiframe position is detected. The detected frame position information is sent to the phase
最初に現用系のみで運用されているパスに予備系を追加する過程を説明する。当初現用系のみでは、クロック生成部1100のSW-1-1、SW-1-2、SW-4は現用系を選択している。また予備系のSW-2-1は予備系をSW-2-2は予備系(PLL-2-1)を選択している。予備系を追加するために、まず予備系へ信号が入力される。CDR-2がデータとクロックの出力を開始し、データはFIFOメモリ1020bに蓄積され、クロックはクロック生成部1100のSW-2-1からPLL-2-1、SW-2-2、PLL-2-2を経てFIFOメモリ1020bの読み出しクロックとして供給される。フレーム検出部1030bにてデータのフレーム同期が確立すると、フレーム位置情報が位相差検出部1050へ送られるので、現用系と予備系の遅延差が算出される。算出結果に基づいて現用系と予備系の遅延差が等しくなるよう制御が行われるが、主に4通りの制御が想定される。それは、
1.現用系の遅延を大きくする;
2.現用系の遅延を小さくする;
3.予備系の遅延を大きくする;
4.予備系の遅延を小さくする;
の4通りである。1もしくは2の場合は現用系のPLL-1-1の出力クロック周波数を入力クロック周波数よりも小さくする(遅延を大きくする)か、大きくする(遅延を小さくする)ことをすればよい。3もしくは4の場合は、予備系のPLL-2-1の出力周波数を入力クロック周波数よりも小さくする(遅延を大きくする)か、大きくする(遅延を小さくする)ことをすればよい。この周波数制御は位相差検出部1050からの指示によってクロック生成部1100のCLK制御部-1または-2で行われる。周波数制御は両系の遅延が丁度揃った時に元の周波数に戻る様に制御される。両系の遅延が揃ったら、予備系のSW-2-2を現用系(PLL-1-1の出力)を選択するよう切替を行う(この時の切替による瞬断はPLL-2-2により平滑化される)。切替によりFIFOメモリ-1およびFIFOメモリ-2の読出しクロックは同一(PLL-1-1の出力)になるので、現用系と予備系の経路長の違いによって伝送遅延がずれたり、両系間のジッタ誤差による遅延差変動などはFIFOメモリ1020で吸収され、FIFOメモリ1020以降は外乱や変動にかかわらずぴったり一致する。これで現用系と予備系の無瞬断切替システムが完成する(図65(a))。万が一現用系に障害が発生したら、選択部1040がフレーム検出部-1030bを選択するよう切り替わりSW-2-2が予備系(PLL-2-1)を選択するよう切り替わり(この時の切替による瞬断はPLL-2-2により平滑化される)、データの損失なく現用系から予備系へ切り替えることが可能である。
First, a process of adding a standby system to a path operated only by the active system will be described. In the initial working system only, SW-1-1, SW-1-2, and SW-4 of the
1. Increase the delay of the working system;
2. Reduce the delay of the working system;
3. Increase the standby delay;
4). Reduce standby delays;
There are four ways. In the case of 1 or 2, the output clock frequency of the active PLL-1-1 may be reduced (increase the delay) or increased (decrease the delay) than the input clock frequency. In the case of 3 or 4, the output frequency of the standby PLL-2-1 may be made smaller (increase the delay) or increased (decrease the delay) than the input clock frequency. This frequency control is performed by the CLK controller -1 or -2 of the
次に現用系と予備系間の遅延が調整済みで無瞬断切替可能な状態で、現用系を別の経路に再配置する過程を説明する。再配置先のパスに現用系と同一のデータが送信される。そのデータはCDR1010cで受信され、CDR1010cからはデータとクロックの出力が開始され、データはFIFOメモリ1020cに、クロックはクロック生成部1100のSW-3-1へ送られる。SW-3-1は再配置先系のクロックを選択し、SW-3-2も再配置先のクロックを選択する。SW-3-2で選択したクロックはPLL-3-2を経てFIFOメモリ1020cの読み出しクロックとして使われる。これによりフレーム検出部1030にデータが供給される。フレーム検出部1030cにてデータのフレーム同期が確立すると、フレーム位置情報が位相差検出部へ送られるので、現用系(および予備系)と再配置先系の遅延差が算出される。算出結果に基づいて現用系(および予備系)と再配置先系の遅延差が等しくなるよう制御が行われるが、主に4通りの制御が想定される。それは、
1.現用系(および予備系)の遅延を大きくする;
2.現用系(および予備系)の遅延を小さくする;
3.再配置先の遅延を大きくする;
4.再配置先の遅延を小さくする;
の4通りである。(予備系のSW-2-2は現用系のクロック(PLL-1-1)を選択しているので、現用系の遅延を変化させるためにPLL-1-1を制御すると、予備系も同期して遅延が変化する。)1もしくは2の場合は現用系のPLL-1-1の出力クロック周波数を入力クロック周波数よりも小さくする(遅延を大きくする)か、大きくする(遅延を小さくする)ことをすればよい。3もしくは4の場合は、再配置先系のPLL-3-1の出力周波数を入力クロック周波数よりも小さくする(遅延を大きくする)か、大きくする(遅延を小さくする)ことをすればよい。この周波数制御は位相差検出部1050からの指示によってCLK制御部-1または-3で行われる。周波数制御は現用系(および予備系)と再配置先系の遅延が丁度揃った時に元の周波数に戻る様に制御される(図65(b))。両系の遅延が揃ったら、現用系から再配置先へパスを無瞬断切替を行う。具体的には選択部がフレーム検出部1030cを選択、クロック生成部1100のSW-4が再配置先系(PLL-3-1)を選択し、予備系のSW-2-2が再配置先系(PLL-3-1)を選択する。これにより現用系から再配置先系へのパス切替を実行し、現用系に従属同期していた予備系が再配置先の新たな現用系に従属同期することになる。また無瞬断切替完了後元の現用系は解放され、パス最適化のために別のパス設定に使われる(図65(c))。
Next, the process of rearranging the working system to another path in a state where the delay between the working system and the standby system has been adjusted and switching without interruption can be described. The same data as the active system is transmitted to the relocation destination path. The data is received by the
1. Increase the delay of the active system (and the standby system);
2. Reduce the delay of the active system (and the standby system);
3. Increase the relocation destination delay;
4). Reduce relocation delay;
There are four ways. (Since the standby SW-2-2 selects the active clock (PLL-1-1), if the PLL-1-1 is controlled to change the delay of the active system, the standby system is also synchronized. (In the case of 1 or 2, the output clock frequency of the active PLL-1-1 is made smaller (increased delay) or larger (decreasing the delay). I should do it. In the case of 3 or 4, the output frequency of the relocation-destination PLL-3-1 may be made smaller (increase the delay) or increased (decrease the delay) than the input clock frequency. This frequency control is performed by the CLK controller -1 or -3 according to an instruction from the
またこの状態で再配置先(新たな現用系)に障害が起きた場合、予備系に無瞬断で切替られる。具体的には選択部1040が予備系(FIFOメモリ-1020b)を選択し、SW-2-2が新たな現用系(PLL-3-1)を選択するよう切り替わる。切替による瞬断はPLL-2-2により平滑化される。 In addition, when a failure occurs in the relocation destination (new active system) in this state, it is switched to the standby system without interruption. Specifically, the selection unit 1040 selects the standby system (FIFO memory-1020b), and the SW-2-2 switches to select the new working system (PLL-3-1). Instantaneous interruption due to switching is smoothed by PLL-2-2.
[第22の実施の形態]
本発明に係る第22の実施の形態を図66を用いて説明する。図66中の(a)において使用可能な波長がλ1〜λ8まで順にならんでおり、このうちλ1、λ2、λ6、λ7、λ9が使用中で、λ3、λ4、λ5、λ8が未使用になっている。またλ6とλ9がそれぞれ無瞬断パスの現用系と予備系になっている。この状態で100Gbpsのパス設定要求が発生した場合、1波長あたり25Gbpsの連続した4波長が必要になるが、図66(a)では最大でもλ3〜λ5の3波長しか空いていない。そこでλ6をλ8へ再配置し、新たに空いたλ5を加えたλ3〜6の4波長を確保する。λ6は無瞬断パスの現用系でλ9の予備系とは遅延が等しくなるよう調整されているが、再配置先のλ8との遅延とは調整されていない。そこでλ6の現用系とλ9の予備系の遅延を同時に調整し、λ8の遅延と等しくさせる。λ6およびλ8、λ9の遅延が揃った時点で現用系のλ6のパスを再配置先のλ8へ無瞬断切替を実行する(図66の(b))。これによりλ8が新たな現用系となり、λ9の予備系との間で無瞬断切替の系を維持する。切替完了後λ6のパスを削除し、λ3、λ4、λ5とλ6の4波長を使って100Gbpsのパス(25Gbps×4波長)を設定する(図66の(c))。
[Twenty-second embodiment]
A twenty-second embodiment according to the present invention will be described with reference to FIG. In FIG. 66A, usable wavelengths are arranged in order from λ1 to λ8, of which λ1, λ2, λ6, λ7, and λ9 are in use and λ3, λ4, λ5, and λ8 are unused. ing. In addition, λ6 and λ9 are an active system and a standby system of an uninterrupted path, respectively. When a 100 Gbps path setting request is generated in this state, 25 consecutive 4 wavelengths are required per wavelength, but in FIG. 66 (a), only 3 wavelengths from λ3 to λ5 are available at the maximum. Therefore, λ6 is rearranged to λ8, and four wavelengths of λ3 to 6 are secured by adding newly vacated λ5. λ6 is the working system of the non-instantaneous path and is adjusted so that the delay is equal to that of the standby system of λ9, but is not adjusted to the delay with the rearrangement destination λ8. Therefore, the delays of the active system of λ6 and the standby system of λ9 are adjusted at the same time so as to be equal to the delay of λ8. When the delays of λ6, λ8, and λ9 are aligned, the instantaneous λ6 path is switched to the rearrangement destination λ8 without interruption ((b) of FIG. 66). As a result, λ8 becomes a new working system, and a system without instantaneous switching is maintained with the standby system of λ9. After the switching is completed, the λ6 path is deleted, and a 100 Gbps path (25 Gbps × 4 wavelengths) is set using the four wavelengths λ3, λ4, λ5, and λ6 ((c) in FIG. 66).
無瞬断切替の系を構成していたλ6およびλ9の遅延を同時に調整し、再配置先であるλ9の遅延と一致させる制御を実行することにより、無瞬断切替のサービスを中断することなく波長パスの再配置を行うことができる。 By adjusting the delays of λ6 and λ9 that constitute the uninterruptible switching system at the same time and executing the control to match the delay of λ9, which is the relocation destination, without interrupting the uninterruptible switching service Wavelength paths can be rearranged.
[第23の実施の形態]
上記の第22の実施の形態は、波長パスの無瞬断再配置に関するものであるが、本実施の形態ではタイムスロット内のパス容量再配置に関する。図67はタイムスロット内のパス再配置を説明するための図である。3つのOTU3(Optical Transport Unit 3)がありその中に10Gや2.5Gのパスが設定されている。10Gの新規パス設定要求が発生し、パスの既設定状況を参照すると10G容量の空きがない。そこでネットワークのコスト設計を行い、OTU3その1の2.5Gパス(無瞬断現用系)をOTU3その2に再配置する決定をする(図67(a))。OTU3その1の2.5G現用系パスとOTU3その3の2.5G予備系パスの遅延を同時に制御し、再配置先であるOTU3その2の2.5G再配置先の遅延と合わせる。遅延調整完了後、OTU3その1の2.5G無瞬断現用系パスをOTU3その2の2.5G再配置先パスに無瞬断で切替て再配置を行う(図67(b))。再配置完了後、OTU3その1の2.5Gパスを削除し、空いた10G容量を使って新規の10Gパスを設定する(図67(c))。
[Twenty-third embodiment]
The twenty-second embodiment described above relates to uninterrupted rearrangement of wavelength paths, but this embodiment relates to rearrangement of path capacity within a time slot. FIG. 67 is a diagram for explaining path rearrangement in a time slot. There are three OTU3s (Optical Transport Unit 3), in which 10G and 2.5G paths are set. When a 10G new path setting request is generated and the path setting status is referred to, there is no 10G capacity available. Therefore, the cost of the network is designed, and a decision is made to relocate the
なお、本発明は、上記の実施の形態に限定されることなく、特許請求の範囲内において種々変更・応用が可能である。 The present invention is not limited to the above-described embodiment, and various modifications and applications can be made within the scope of the claims.
1 インタフェース部
2 FIFO部
3 クロック調整部
10 クロスコネクト部
20 ネットワーク側インタエース(受信)
21 受信部
22 フレーマ・分離部
23 分岐部
24 変換部
30 クライアント側インタフェース(受信)
31 クライアント受信部
32 マッピング部
33 分岐部
34 変換部
40 ネットワーク側インタフェース(送信)
41 変換部
42 遅延調整部
43 選択部
44 フレーマ・多重部
45 送信部
50 クライアント側インタフェース(送信)
51 変換部
52 遅延調整部
53 選択部
54 デマッピング部
55 クライアント送信部
60 WDM(Wavelength Division Multiplexing)DEMUX
70 WDMMUX
80 拡張メモリ
81,83 変換部
82 拡張遅延調整部
100,200,300,400,500,600,700,800 無瞬断切替システム
100a,200a,300a,400a,500a,600a 片系運用パッケージ
200a',300a',400a',500a',600a' アップグレードパッケージ
100b,200b,300b,400b,500b,500b',600b,600b'予備系パッケージ
1010 CDR
1020 FIFOメモリ
1030 フレーム検出部
1040 選択部
1050 位相差検出部
1100 クロック生成部
DESCRIPTION OF
21 receiving
31 Client receiver 32 Mapping unit 33
41
51
70 WDMMUX
80 Extended memory 81, 83 Conversion unit 82 Extended
1020
Claims (24)
複数の入力ポートと複数の出力ポートを持ち、該入力ポートから入力された信号をクロスコネクトして任意の出力ポートに出力するクロスコネクト手段と、
前記クロスコネクト手段の前段に接続され、光ファイバを伝送されてきた信号を受信し、光・電気変換を行う受信手段Aと、受信した信号を受けてフレーム処理や多重化されている信号の分離を行うフレーマ・分離手段と、分離された信号Aを複数に分岐する分岐手段Aと、分岐された該信号Aを必要に応じて前記クロスコネクト手段で扱う信号形式に変換する複数の変換手段Aと、を有する受信側のネットワーク側インタフェース手段と、
前記クロスコネクト手段の後段に接続され、必要に応じて、該クロスコネクト手段から入力された信号を該クロスコネクト手段で扱う信号形式から当該インタフェース手段内で扱う信号Bに変換する複数の変換手段Bと、複数の信号Bを受けて多重すると共に、フレーム処理を行って光ファイバを伝送する信号として出力するフレーマ・多重手段と、該フレーマ・多重手段からの信号を受けて電気・光変換を行い、該信号を伝送路に送出する送信手段と、を有する送信側のネットワーク側インタフェース手段と、
前記クロスコネクト手段の前段に接続され、クライアント機器からの信号を受信し、光・電気変換を行うクライアント受信手段と、電気変換されたクライアント信号をフレーム処理して、当該インタフェースで扱う信号Cとして出力するマッピング手段と、該信号Cを複数に分岐する分岐手段Cと、必要に応じて、該信号Cを前記クロスコネクト手段で扱う形式に変換する複数の変換手段Cと、を有する受信側のクライアント側インタフェース手段と、
前記クロスコネクト手段の後段に接続され、必要に応じて該クロスコネクト手段から入力された信号を前記クロスコネクト手段で扱う信号形式から当該インタフェース手段で扱う信号Dに変換する複数の変換手段Dと、該信号Dからクライアント信号をデマッピングするデマッピング手段と、該デマッピング手段からの信号を受けて電気・光変換などを行って信号を前記クライアント機器に送出するクライアント送信手段と、を有する送信側のクライアント側インタフェース手段と、
を有し、
前記クロスコネクト手段の前段に接続される前記受信側のネットワーク側インタフェース手段または前記受信側のクライアント側インタフェース手段、または、該クロスコネクト手段の後段に接続される前記送信側のネットワーク側インタフェース手段または前記送信側のクライアント側インタフェース手段のいずれかに、
複数の信号の同一性を確認した後に、遅延差を検出して遅延制御情報を生成して送出し、更に任意の信号を選択して出力する選択手段と、
前記選択手段からの前記遅延制御情報に従って遅延調整を行う遅延調整手段と、
を備えることを特徴とする無瞬断切替装置。 A non-instantaneous switching device,
Cross-connect means having a plurality of input ports and a plurality of output ports, and cross-connecting the signals input from the input ports and outputting them to an arbitrary output port;
Receiving means A connected to the preceding stage of the cross-connect means for receiving a signal transmitted through an optical fiber and performing optical / electrical conversion, and receiving the received signal, frame processing, and separation of multiplexed signals Framer / separating means for performing the processing, branching means A for branching the separated signal A into a plurality, and a plurality of converting means A for converting the branched signal A into a signal format handled by the cross-connecting means as required And receiving side network side interface means,
A plurality of conversion means B connected to the subsequent stage of the cross-connect means and for converting a signal input from the cross-connect means into a signal B handled in the interface means from a signal format handled by the cross-connect means, if necessary. Framer / multiplexing means for receiving and multiplexing a plurality of signals B, performing frame processing and outputting as signals transmitted through an optical fiber, and performing electrical / optical conversion upon receiving signals from the framer / multiplexing means A transmission means for sending the signal to the transmission line, a network side interface means on the transmission side,
Connected to the previous stage of the cross-connect means, receives a signal from a client device, performs optical / electrical conversion, and performs frame processing on the electrically converted client signal and outputs it as a signal C handled by the interface A receiving-side client, comprising: mapping means for branching; branching means C for branching the signal C into a plurality; and conversion means C for converting the signal C into a format handled by the cross-connect means as necessary Side interface means;
A plurality of conversion means D connected to a subsequent stage of the cross-connect means and converting a signal input from the cross-connect means to a signal D handled by the interface means from a signal format handled by the cross-connect means, if necessary; A transmission side comprising: demapping means for demapping a client signal from the signal D; and client transmission means for receiving a signal from the demapping means, performing electrical / optical conversion, and transmitting the signal to the client device Client-side interface means,
Have
The receiving-side network-side interface means or the receiving-side client-side interface means connected to the preceding stage of the cross-connect means, or the transmitting-side network-side interface means connected to the succeeding stage of the cross-connect means or the In one of the client side interface means on the sending side,
After confirming the identity of a plurality of signals, selection means for detecting a delay difference, generating and sending delay control information, and further selecting and outputting an arbitrary signal;
Delay adjustment means for adjusting delay according to the delay control information from the selection means;
A non-instantaneous switching device characterized by comprising:
入力された複数の信号Bの遅延差を検出して遅延制御情報Bを生成して送出し、さらに任意の信号を選択して出力する選択手段Bと、
前記選択手段Bの前段に設けられ、前記選択手段Bからの前記遅延制御情報Bに従って遅延調整する遅延調整手段Bと、
を有し、
前記送信側のクライアント側インタフェース手段は、
入力された複数の信号Dの遅延差を検出して遅延制御情報Dを生成して送出し、さらに任意の信号を選択して出力する選択手段Dと、
前記選択手段Dの前段に設けられ、前記選択手段Dからの前記遅延制御情報Dに従って遅延調整する遅延調整手段Dと、
を有することを特徴とする、請求項1記載の無瞬断切替装置。 In the network side interface means on the transmission side,
Selection means B for detecting a delay difference between a plurality of inputted signals B, generating and sending delay control information B, and further selecting and outputting an arbitrary signal;
A delay adjusting means B provided in a preceding stage of the selecting means B, for adjusting the delay according to the delay control information B from the selecting means B;
Have
The transmission side client side interface means comprises:
Selection means D for detecting a delay difference between a plurality of input signals D, generating and sending delay control information D, and selecting and outputting an arbitrary signal;
A delay adjustment means D provided in a preceding stage of the selection means D, for adjusting the delay according to the delay control information D from the selection means D;
The uninterruptible switching device according to claim 1, characterized by comprising:
前記クロスコネクト手段と前記送信側のクライアント側インタフェース手段の前記選択手段Dに接続され、該選択手段Dから入力された前記遅延制御情報Dに従って前記クロスコネクト手段のパス切替に応じて複数の経路間の信号の遅延差調整を行う第2の拡張メモリと、
を更に有することを特徴とする、請求項2記載の無瞬断切替装置。 The cross-connect unit is connected to the selection unit B of the network-side interface unit on the transmission side, and between a plurality of paths according to the path switching of the cross-connect unit according to the delay control information B input from the selection unit B A first expansion memory for adjusting a delay difference of the signals of
The cross-connect unit is connected to the selection unit D of the client-side interface unit on the transmission side, and a plurality of paths according to the path switching of the cross-connect unit according to the delay control information D input from the selection unit D A second expansion memory for adjusting a delay difference of the signal of
The uninterruptible switching device according to claim 2, further comprising:
前記第3の拡張メモリと前記送信側のネットワーク側インタフェース手段、または前記送信側のクライアント側インタフェース手段の間に設けられ、経路長差に応じて最も適した前記第3の拡張メモリを選択して、該送信側のネットワーク側インタフェース手段の前記選択手段Bに接続する第1のスイッチ手段と、
を有することを特徴とする、請求項2記載の無瞬断切替装置。 The delay control information B connected to the subsequent stage of the cross-connect means and input from the selection means B of the network-side interface means on the transmission side or input from the selection means D of the client-side interface means on the transmission side A plurality of third expansion memories having different maximum delay adjustment times for performing delay difference adjustment of signals between a plurality of paths according to path switching of the cross-connect means according to the delay control information D,
Provided between the third extended memory and the transmitting-side network-side interface means or the transmitting-side client-side interface means, and selects the most suitable third extended memory according to a path length difference. First switch means connected to the selection means B of the network side interface means on the transmission side;
The uninterruptible switching device according to claim 2, characterized by comprising:
前記送信側のネットワーク側インタフェース手段に、
入力された複数の信号Bの遅延差を検出して遅延制御情報Bを生成して前記第4の拡張メモリに送出し、さらに任意の信号を選択して出力する選択手段Bと、
前記選択手段Bの前段に設けられ、前記選択手段Bからの前記遅延制御情報Bに従って遅延調整を行う遅延調整手段Bと、
前記送信側のクライアント側インタフェース手段に、
入力された複数の信号Dの遅延差を検出して遅延制御情報Dを生成して前記第4の拡張メモリに送出し、さらに任意の信号を選択して出力する選択手段Dと、
前記選択手段Dの前段に設けられ、前記選択手段Dからの前記遅延制御情報Dに従って遅延調整を行う遅延調整手段Dと、
を有することを特徴とする、請求項1記載の無瞬断切替装置。 Connected to the cross-connect means, between a plurality of paths according to path switching of the cross-connect means according to delay control information input from the network-side interface means on the transmission side or the client-side interface means on the transmission side A plurality of fourth expansion memories having different maximum delay adjustment times for adjusting the delay difference of the signal;
In the network side interface means on the transmission side,
Selection means B that detects a delay difference between a plurality of input signals B, generates delay control information B, sends the delay control information B to the fourth expansion memory, and selects and outputs an arbitrary signal;
A delay adjustment unit B provided in a preceding stage of the selection unit B and performing a delay adjustment according to the delay control information B from the selection unit B;
In the client side interface means on the transmission side,
Selection means D that detects a delay difference between a plurality of input signals D, generates delay control information D, sends the delay control information D to the fourth expansion memory, and selects and outputs an arbitrary signal;
A delay adjustment means D provided in a preceding stage of the selection means D, for adjusting the delay according to the delay control information D from the selection means D;
The uninterruptible switching device according to claim 1, characterized by comprising:
入力された複数の信号Bの遅延差を検出して遅延制御情報Bを生成して前記受信側のネットワーク側インタフェース手段に送出し、さらに任意の信号を選択して出力する選択手段Bを有し、
前記送信側のクライアント側インタフェース手段に、
複数の信号Dの遅延差を検出して遅延制御情報Dを生成して前記受信側のネットワーク側インタフェース手段に送出し、さらに任意の信号を選択して出力する選択手段Dを有し、
前記受信側のネットワーク側インタフェース手段は、
前記送信側のネットワーク側インタフェース手段の前記選択手段Bからの前記遅延制御情報B、または、前記送信側のクライアント側インタフェース手段の前記選択手段Dからの前記遅延制御情報Dに基づいて遅延を調整する遅延調整手段Aを有する
ことを特徴とする、請求項1記載の無瞬断切替装置。 In the network side interface means on the transmission side,
There is provided selection means B that detects a delay difference between a plurality of inputted signals B, generates delay control information B, sends it to the network side interface means on the receiving side, and further selects and outputs an arbitrary signal. ,
In the client side interface means on the transmission side,
Selection means D that detects a delay difference between a plurality of signals D, generates delay control information D, sends the delay control information D to the network side interface means on the receiving side, and further selects and outputs an arbitrary signal;
The network side interface means on the receiving side includes:
The delay is adjusted based on the delay control information B from the selection unit B of the network side interface unit on the transmission side or the delay control information D from the selection unit D of the client side interface unit on the transmission side. It has delay adjustment means A. The uninterruptible switching device according to claim 1 characterized by things.
前記フレーマ・分離手段と前記遅延調整手段Aとの間に、該フレーマ・分離手段から入力された信号の一方を外部に出力し、もう一方を前記遅延調整手段Aに出力する分岐手段Aを更に有し、
前記クロスコネクト手段に接続され、前記送信側のネットワーク側インタフェース手段、または、前記送信側のクライアント側インタフェース手段から入力された遅延制御情報に応じて、前記分岐手段Aから入力された信号の遅延差調整を行う第5の拡張メモリを更に有する
ことを特徴とする、請求項6記載の無瞬断切替装置。 The network side interface means on the receiving side includes:
A branching means A for outputting one of the signals input from the framer / separation means to the outside and outputting the other to the delay adjustment means A between the framer / separation means and the delay adjustment means A is further provided. Have
The delay difference of the signal input from the branching means A according to the delay control information connected to the cross-connect means and input from the network-side interface means on the transmission side or the client-side interface means on the transmission side The uninterruptible switching device according to claim 6, further comprising a fifth expansion memory for performing adjustment.
前記フレーマ・分離手段と前記遅延調整手段Aとの間に、該フレーマ・分離手段から入力された信号の一方を外部に出力し、もう一方を前記遅延調整手段Aに出力する分岐手段Aを更に有し、
前記受信側のネットワーク側インタフェース手段と前記クロスコネクト手段の前段に接続され、前記送信側のネットワーク側インタフェース手段の選択手段Bから入力された遅延制御情報Bまたは前記送信側のクライアント側インタフェース手段の選択手段Dから入力された遅延制御情報Dに応じて、前記分岐手段Aから入力された信号の遅延差調整を行う最大の遅延調整時間が異なる複数の第6の拡張メモリと、
前記複数の第6の拡張メモリと前記受信側のネットワーク側インタフェース手段の前記分岐手段との間に設けられ、経路長差に応じて最も適した前記第6の拡張メモリを選択して、該分岐手段と接続する第2のスイッチ手段を更に有する
ことを特徴とする、請求項6記載の無瞬断切替装置。 The network side interface means on the receiving side includes:
A branching means A for outputting one of the signals input from the framer / separation means to the outside and outputting the other to the delay adjustment means A between the framer / separation means and the delay adjustment means A is further provided. Have
Selection of delay control information B input from selection means B of the network side interface means on the transmission side or selection of client side interface means on the transmission side connected to the preceding stage of the network side interface means on the reception side and the cross connect means A plurality of sixth expansion memories having different maximum delay adjustment times for adjusting the delay difference of the signal inputted from the branch means A according to the delay control information D inputted from the means D;
The sixth extended memory provided between the plurality of sixth extended memories and the branching means of the network-side interface means on the receiving side, selects the most suitable sixth extended memory according to a path length difference, and The uninterruptible switching device according to claim 6, further comprising second switch means connected to the means.
前記受信側のネットワーク側インタフェース手段は、
前記送信側のネットワーク側インタフェース手段、または、前記送信側のクライアント側インタフェース手段から入力された遅延制御情報に基づいて、前記分岐手段Aで分岐された一方の信号の遅延を調整する手段を有し、
前記送信側のネットワーク側インタフェース手段、または、前記送信側のクライアント側インタフェース手段は、
前記クロスコネクト手段から入力された複数の信号の遅延差を検出して遅延制御情報を生成して、前記受信側のネットワーク側インタフェース手段、もしくは、前記第7の拡張メモリ、もしくは、その両方に送出し、さらに任意の信号を選択して出力する選択手段を有する
ことを特徴とする、請求項1記載の無瞬断切替装置。 Connected to the cross-connect means, between a plurality of paths according to path switching of the cross-connect means according to delay control information input from the network-side interface means on the transmission side or the client-side interface means on the transmission side A plurality of seventh expansion memories having different maximum delay adjustment times for adjusting the delay difference of the signal;
The network side interface means on the receiving side includes:
Means for adjusting a delay of one signal branched by the branching means A based on delay control information input from the network side interface means on the transmission side or the client side interface means on the transmission side ,
The network side interface means on the transmission side, or the client side interface means on the transmission side,
A delay control information is generated by detecting a delay difference between a plurality of signals inputted from the cross-connect means, and is sent to the network-side interface means on the receiving side or the seventh expansion memory or both. Furthermore, it has a selection means which selects and outputs arbitrary signals. The uninterruptible switching device according to claim 1 characterized by things.
複数の入力ポートと複数の出力ポートを持ち、該入力ポートから入力された信号をクロスコネクトして任意の出力ポートに出力するクロスコネクト手段と、
前記クロスコネクト手段の前段に接続される受信側のネットワーク側インタフェース手段と、
前記クロスコネクト手段の後段に接続される送信側のネットワーク側インタフェース手段と、
前記クロスコネクト手段の前段に接続される受信側のクライアント側インタフェース手段と、
前記クロスコネクト手段の後段に接続される送信側のクライアント側インタフェース手段と、を有するシステムにおいて、
前記受信側のネットワーク側インタフェース手段において、信号を複数に分岐する、
または、
前記受信側のクライアント側インタフェース手段において、信号を複数に分岐する、
または、
前記送信側のネットワークインタフェース手段及び前記送信側のクライアント側インタフェース手段において、入力された複数の信号の同一性を確認し、複数の信号の遅延差を検出して遅延制御情報を送出し、任意の入力信号を選択して出力する、
または、
前記受信側のネットワークインタフェース手段、または、前記送信側のネットワークインタフェース手段、または、前記送信側のクライアントインタフェース手段において、遅延制御情報に基づいて、信号の遅延を調整する
のいずれかを行うことを特徴とする無瞬断切替方法。 A non-instantaneous switching method for switching path transmission paths without interruption,
Cross-connect means having a plurality of input ports and a plurality of output ports, and cross-connecting the signals input from the input ports and outputting them to an arbitrary output port;
Network-side interface means on the receiving side connected to the preceding stage of the cross-connect means;
Network-side interface means on the transmission side connected to the subsequent stage of the cross-connect means;
Receiving-side client-side interface means connected to the preceding stage of the cross-connect means;
In a system having a transmission-side client-side interface unit connected to a subsequent stage of the cross-connect unit,
In the network interface means on the receiving side, the signal is branched into a plurality of
Or
In the client-side interface means on the receiving side, the signal is branched into a plurality of signals.
Or
In the network interface means on the transmission side and the client side interface means on the transmission side, the identity of the plurality of input signals is confirmed, a delay difference between the plurality of signals is detected and delay control information is sent, Select and output the input signal,
Or
In the network interface unit on the receiving side, the network interface unit on the transmitting side, or the client interface unit on the transmitting side, one of adjusting a signal delay based on delay control information is performed. Switching method without interruption.
複数の入力ポートと複数の出力ポートを持ち、該入力ポートから入力された信号をクロスコネクトして任意の出力ポートに出力するクロスコネクト手段と、
前記クロスコネクト手段の前段に接続される受信側のネットワーク側インタフェース手段と、
前記クロスコネクト手段の後段に接続される送信側のネットワーク側インタフェース手段と、
前記クロスコネクト手段の前段に接続される受信側のクライアント側インタフェース手段と、
前記クロスコネクト手段の後段に接続される送信側のクライアント側インタフェース手段と、を有するシステムにおいて、
前記受信側または前記送信側のネットワーク側インタフェースからの遅延制御信号に基づいて、前記クロスコネクト手段で選択された信号の遅延を調整する
ことを特徴とする無瞬断切替方法。 A non-instantaneous switching method for switching path transmission paths without interruption,
Cross-connect means having a plurality of input ports and a plurality of output ports, and cross-connecting the signals input from the input ports and outputting them to an arbitrary output port;
Network-side interface means on the receiving side connected to the preceding stage of the cross-connect means;
Network-side interface means on the transmission side connected to the subsequent stage of the cross-connect means;
Receiving-side client-side interface means connected to the preceding stage of the cross-connect means;
In a system having a transmission-side client-side interface unit connected to a subsequent stage of the cross-connect unit,
A non-instantaneous switching method characterized by adjusting a delay of a signal selected by the cross-connect means based on a delay control signal from the network interface on the receiving side or the transmitting side.
第2伝送路から受信した前記信号を伝送する予備系伝送システムと、
前記現用系伝送システムと前記予備系伝送システムとの信号の遅延差を検出し、前記検出した遅延差に基づき前記現用系伝送システムと前記予備系伝送システムとにおける遅延を調整する遅延調整部と、
を有する無瞬断切替装置であって、
前記現用系伝送システムと前記予備系伝送システムとはそれぞれ、前記受信した信号から抽出される通信データを蓄積するメモリを有し、
無瞬断切替を実行するため、前記遅延調整部は、所定の通信品質が維持可能な周波数偏差の範囲で前記現用系伝送システムのメモリの読み出しクロック周波数を連続的に変化させることによって、前記現用系伝送システムと前記予備系伝送システムとの遅延量を等しくすることを特徴とする無瞬断切替装置。 An active transmission system for transmitting a signal received from the first transmission line;
A standby transmission system for transmitting the signal received from the second transmission line;
A delay adjustment unit that detects a delay difference in a signal between the active transmission system and the standby transmission system, and adjusts a delay in the active transmission system and the standby transmission system based on the detected delay difference;
A non-instantaneous switching device having
The active transmission system and the standby transmission system each have a memory for storing communication data extracted from the received signal;
In order to perform uninterruptible switching, the delay adjusting unit continuously changes the read clock frequency of the memory of the active transmission system within a frequency deviation range in which predetermined communication quality can be maintained, thereby A non-instantaneous switching device characterized by equalizing the delay amounts of the standby transmission system and the standby transmission system.
無瞬断切替を実行するため、前記遅延調整部は、所定の通信品質が維持可能な周波数偏差の範囲で前記現用系伝送システムのメモリの読み出しクロック周波数を連続的に変化させることによって前記現用系伝送システムの遅延量を制御し、
前記制御後、前記現用系伝送システムは、前記増設メモリへの前記通信データの書き込み及び読み出しをする信号経路に無瞬断切替を実行し、
前記切替後、前記現用系伝送システムは、前記予備系伝送システムへの無瞬断切替を実行することを特徴とする、請求項12乃至14何れか一項記載の無瞬断切替装置。 The working transmission system further includes an additional memory for storing communication data extracted from the received signal,
In order to perform non-instantaneous switching, the delay adjusting unit continuously changes the read clock frequency of the memory of the active transmission system within a frequency deviation range in which predetermined communication quality can be maintained. Control the amount of delay in the transmission system,
After the control, the working transmission system performs uninterrupted switching on a signal path for writing and reading the communication data to and from the additional memory,
The uninterruptible switching device according to any one of claims 12 to 14, wherein, after the switching, the active transmission system performs uninterruptible switching to the standby transmission system.
前記スイッチ回路から出力される信号を選択的に出力する選択回路と、
をさらに有することを特徴とする、請求項12乃至16何れか一項記載の無瞬断切替装置。 A switch circuit detachably connected to the active transmission system and the standby transmission system;
A selection circuit that selectively outputs a signal output from the switch circuit;
The uninterruptible switching device according to any one of claims 12 to 16, further comprising:
前記切替後、前記予備系伝送システムを前記代替用伝送システムの予備系システムとして運用することを特徴とする、請求項15乃至18何れか一項記載の無瞬断切替装置。 In response to the provision of an alternative transmission system for transmitting the signal received from the third transmission line, switching from the active transmission system to the alternative transmission system without interruption is performed.
The uninterruptible switching device according to any one of claims 15 to 18, wherein after the switching, the backup transmission system is operated as a backup system of the alternative transmission system.
前記切替回路から出力される信号から抽出される通信データを蓄積する後段メモリとをさらに有し、
前記後段メモリの書き込みクロック周波数は、前記現用系伝送システムのメモリの読み出しクロック周波数と等しくなるよう制御されることを特徴とする、請求項12記載の無瞬断切替装置。 A switching circuit that switches the signal output from the active transmission system and the standby transmission system without interruption;
A post-stage memory that accumulates communication data extracted from a signal output from the switching circuit;
13. The non-instantaneous switching device according to claim 12, wherein a write clock frequency of the latter-stage memory is controlled to be equal to a read clock frequency of the memory of the active transmission system.
無瞬断切替系を構成する現用系と予備系の伝送遅延を同時に制御して、
再配置先パスの遅延と一致させる
ことを特徴とする、請求項12記載の無瞬断切替装置。 If uninterrupted switching was applied to the original path when performing path relocation,
By simultaneously controlling the transmission delay of the active and standby systems that make up the uninterruptible switching system,
13. The non-instantaneous switching device according to claim 12, wherein the non-instantaneous switching device matches the delay of the relocation destination path.
現用系のデータを一時的に蓄積するメモリAと、
予備系のデータを一時的に蓄積するメモリBと、
再配置先のデータを一時的に蓄積するメモリCと、
前記現用系のデータを一時的に蓄積するメモリAの読み出しクロックを調整するクロック制御手段Aと、
前記予備系のデータを一時的に蓄積するメモリBの読み出しクロックを調整するクロック制御手段Bと、
前記再配置先のデータを一時的に蓄積するメモリCの読み出しクロックを調整するクロック制御手段Cと、
を備え、
前記現用系のデータおよび予備系のデータの遅延を前記再配置先のデータの遅延と等しくなるよう前記現用系のデータを一時的に蓄積するメモリの読み出しクロックと予備系のデータを一時的に蓄積するメモリの読み出しクロックを同時に調整する、
ことを特徴とする請求項12記載の無瞬断切替装置。 An uninterruptible switching device that selects and outputs one of signals transmitted through a plurality of transmission paths,
Memory A that temporarily stores the working data,
Memory B that temporarily stores backup data,
Memory C that temporarily stores the data to be relocated,
Clock control means A for adjusting a read clock of the memory A for temporarily storing the working data, and
Clock control means B for adjusting a read clock of the memory B that temporarily stores the standby data, and
Clock control means C for adjusting a read clock of the memory C that temporarily stores the data of the relocation destination,
With
The read clock of the memory for temporarily storing the data for the current system and the data for the standby system are temporarily stored so that the delay of the data for the current system and the data for the standby system is equal to the delay of the data at the relocation destination Adjust the memory read clock at the same time,
The uninterruptible switching device according to claim 12.
前記現用系のデータと同期したクロックを基準として発振する現用系用発振器と、
前記予備系のデータと同期したクロックを基準として発振する予備系発振器と、
前記再配置先のデータと同期したクロックを基準として発振する再配置先用発振器と、
前記各発振器の内一つを選択する現用系用スイッチと、
前記各発振器の内一つを選択する予備系用スイッチと、
前記各発振器の内一つを選択する再配置先用スイッチと、
前記現用系用スイッチの出力を平滑化する現用系用発振器と、
前記予備系用スイッチの出力を平滑化する予備系用発振器と、
前記再配置先用スイッチの出力を平滑化する再配置先用発振器と、
を備えたことを特徴とする請求項12記載の無瞬断切替装置。 The clock control means A, B, C are:
An active oscillator that oscillates based on a clock synchronized with the active data;
A standby oscillator that oscillates on the basis of a clock synchronized with the standby data; and
A relocation destination oscillator that oscillates based on a clock synchronized with the data of the relocation destination;
An active switch for selecting one of the oscillators;
A backup switch for selecting one of the oscillators;
A relocation destination switch for selecting one of the oscillators;
An active oscillator for smoothing the output of the active switch;
A standby oscillator for smoothing the output of the standby switch;
A relocation destination oscillator for smoothing the output of the relocation destination switch;
The uninterruptible switching device according to claim 12, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011084055A JP5613611B2 (en) | 2010-06-01 | 2011-04-05 | Non-instantaneous switching device and method |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010126320 | 2010-06-01 | ||
JP2010126320 | 2010-06-01 | ||
JP2010126319 | 2010-06-01 | ||
JP2010126319 | 2010-06-01 | ||
JP2010186634 | 2010-08-23 | ||
JP2010186634 | 2010-08-23 | ||
JP2011084055A JP5613611B2 (en) | 2010-06-01 | 2011-04-05 | Non-instantaneous switching device and method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014165225A Division JP5795673B2 (en) | 2010-06-01 | 2014-08-14 | Non-instantaneous switching system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012070352A true JP2012070352A (en) | 2012-04-05 |
JP5613611B2 JP5613611B2 (en) | 2014-10-29 |
Family
ID=46167042
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011084055A Active JP5613611B2 (en) | 2010-06-01 | 2011-04-05 | Non-instantaneous switching device and method |
JP2014165225A Active JP5795673B2 (en) | 2010-06-01 | 2014-08-14 | Non-instantaneous switching system |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014165225A Active JP5795673B2 (en) | 2010-06-01 | 2014-08-14 | Non-instantaneous switching system |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5613611B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179864A (en) * | 2013-03-15 | 2014-09-25 | Fujitsu Ltd | Method for synchronizing control timing, optical transmission system, and optical transmission device |
WO2020100700A1 (en) * | 2018-11-13 | 2020-05-22 | 日本電信電話株式会社 | Transmission device, transmission system, and delay adjustment method |
CN114070779A (en) * | 2021-11-25 | 2022-02-18 | 群联电子股份有限公司 | Clock reforming circuit module, signal transmission system and signal transmission method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7148796B2 (en) * | 2018-12-11 | 2022-10-06 | 日本電信電話株式会社 | Transmission device and transmission system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0286348A (en) * | 1988-09-22 | 1990-03-27 | Nippon Telegr & Teleph Corp <Ntt> | Line switching system |
JP2002353931A (en) * | 2001-05-30 | 2002-12-06 | Nec Corp | Method and device for hit-less switching |
JP2004253957A (en) * | 2003-02-19 | 2004-09-09 | Nippon Telegr & Teleph Corp <Ntt> | Switch apparatus and cross connect system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2999087B2 (en) * | 1993-03-11 | 2000-01-17 | 沖電気工業株式会社 | Path switching method |
JP2003244085A (en) * | 2002-02-19 | 2003-08-29 | Fujitsu Ltd | Phase matching control system and phase matching control method in a plurality of system transmission lines |
JP4610498B2 (en) * | 2006-02-23 | 2011-01-12 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | Transmission apparatus, transmission method, and program |
JP4909675B2 (en) * | 2006-08-17 | 2012-04-04 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | Transmission apparatus, transmission method, and program |
JP2008278151A (en) * | 2007-04-27 | 2008-11-13 | Nec Corp | Ts signal transmission delay time adjusting device, its operation method and terrestrial digital broadcast transmission system |
-
2011
- 2011-04-05 JP JP2011084055A patent/JP5613611B2/en active Active
-
2014
- 2014-08-14 JP JP2014165225A patent/JP5795673B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0286348A (en) * | 1988-09-22 | 1990-03-27 | Nippon Telegr & Teleph Corp <Ntt> | Line switching system |
JP2002353931A (en) * | 2001-05-30 | 2002-12-06 | Nec Corp | Method and device for hit-less switching |
JP2004253957A (en) * | 2003-02-19 | 2004-09-09 | Nippon Telegr & Teleph Corp <Ntt> | Switch apparatus and cross connect system |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179864A (en) * | 2013-03-15 | 2014-09-25 | Fujitsu Ltd | Method for synchronizing control timing, optical transmission system, and optical transmission device |
WO2020100700A1 (en) * | 2018-11-13 | 2020-05-22 | 日本電信電話株式会社 | Transmission device, transmission system, and delay adjustment method |
JP2020080473A (en) * | 2018-11-13 | 2020-05-28 | 日本電信電話株式会社 | Transmission device, transmission system, and delay adjustment method |
JP7041356B2 (en) | 2018-11-13 | 2022-03-24 | 日本電信電話株式会社 | Transmission equipment, transmission system and delay adjustment method |
CN114070779A (en) * | 2021-11-25 | 2022-02-18 | 群联电子股份有限公司 | Clock reforming circuit module, signal transmission system and signal transmission method |
CN114070779B (en) * | 2021-11-25 | 2023-08-29 | 群联电子股份有限公司 | Clock reforming circuit module, signal transmission system and signal transmission method |
Also Published As
Publication number | Publication date |
---|---|
JP5613611B2 (en) | 2014-10-29 |
JP5795673B2 (en) | 2015-10-14 |
JP2015019381A (en) | 2015-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8693864B2 (en) | Optical network system, optical redundant switching apparatus, and WDM apparatus | |
US8699886B2 (en) | Externally synchronized optical transport network systems and associated methods | |
US8934479B2 (en) | Super optical channel transport unit signal supported by multiple wavelengths | |
JP6519162B2 (en) | Transmission system, transmission time difference measurement method in transmission system, and node | |
JP4870742B2 (en) | Optical transmission equipment | |
JP5795673B2 (en) | Non-instantaneous switching system | |
JP2008113344A (en) | Optical transmission system and method | |
JP3529713B2 (en) | Optical transmission system, synchronous multiplex transmission system and synchronous multiplex transmission method | |
US8767802B2 (en) | Transmission device and transmission method | |
US9331959B2 (en) | Transmission apparatus and transmission method | |
CA2715359C (en) | Dual asyncronous mapping of client signals of arbitrary rate | |
JP3976693B2 (en) | Non-instantaneous switching system | |
JP4838677B2 (en) | Transmission equipment | |
JPH09135228A (en) | Transmitter | |
JP4941547B2 (en) | Optical transmission apparatus and optical transmission method | |
JP5419806B2 (en) | Cross-connect device | |
US20230198622A1 (en) | Providing Access To Client Overhead While Transparently Transmitting The Client Signal Over Multiple Optical Subcarriers | |
JP2012195845A (en) | Receiver and signal switching method therefor, and uninterruptible switching system and signal switching method therefor | |
JP2004297238A (en) | Cross-connector, optical cross-connector, and line relief method employing them | |
JP2009296067A (en) | Reference clock selection circuit, reference clock selection method, and communication interface device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130910 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5613611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |