JP2012069766A - Multilayer capacitor - Google Patents
Multilayer capacitor Download PDFInfo
- Publication number
- JP2012069766A JP2012069766A JP2010213716A JP2010213716A JP2012069766A JP 2012069766 A JP2012069766 A JP 2012069766A JP 2010213716 A JP2010213716 A JP 2010213716A JP 2010213716 A JP2010213716 A JP 2010213716A JP 2012069766 A JP2012069766 A JP 2012069766A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- multilayer capacitor
- external electrode
- internal electrode
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層コンデンサに関する。 The present invention relates to a multilayer capacitor.
従来の積層コンデンサとして、例えば特許文献１に記載の積層コンデンサがある。この積層コンデンサには、４種の内部電極が設けられており、このうちの２種の内部電極は、静電容量を形成する電極部と、この電極部と端子導体とに接続される引出導体とを有し、素体の中央部分で静電容量部を構成している。また、他の２種の内部電極は、端子導体に接続される引出導体と、外部電極に接続される引出導体とを有し、素体の最外層でＥＳＲ制御部を構成している。ＥＳＲ制御部は、素体の上下にそれぞれ配置され、これにより、積層コンデンサを基板等に実装する際の方向性を打ち消すことが可能となり、素体の向きを上下任意に配置できる。 As a conventional multilayer capacitor, for example, there is a multilayer capacitor described in Patent Document 1. This multilayer capacitor is provided with four types of internal electrodes. Of these, two types of internal electrodes are an electrode portion that forms a capacitance, and a lead conductor connected to the electrode portion and the terminal conductor. And the electrostatic capacity part is constituted by the central part of the element body. The other two types of internal electrodes have a lead conductor connected to the terminal conductor and a lead conductor connected to the external electrode, and the outermost layer of the element body constitutes an ESR control unit. The ESR control units are respectively arranged above and below the element body. This makes it possible to cancel the directionality when the multilayer capacitor is mounted on a substrate or the like, and the element body direction can be arbitrarily arranged above and below.
このような積層コンデンサは、例えばＩＣにおけるデカップリングコンデンサとして用いられる。ＩＣの高速化・低電圧化が進む現状では、積層コンデンサにおけるＥＳＲ（等価直列抵抗）の向上を実現することが要求されている。高ＥＳＲ化の実現のためには、例えばＥＳＲ制御層を構成する内部電極を素体内に１組だけ配置することが考えられる。しかしながら、上述した従来の積層コンデンサにおいて、ＥＳＲ制御層を構成する内部電極を素体の中央に配置した場合、或いは素体の上下に１層ずつ分けて配置した場合、端子電極間の電流ループ距離が長くなり、ＥＳＬ（等価直列インダクタンス）が増加してしまうおそれがある。 Such a multilayer capacitor is used, for example, as a decoupling capacitor in an IC. In the current situation where the speed and voltage of ICs are increasing, it is required to improve the ESR (equivalent series resistance) in the multilayer capacitor. In order to realize high ESR, for example, it is conceivable to arrange only one set of internal electrodes constituting the ESR control layer in the element body. However, in the conventional multilayer capacitor described above, when the internal electrode constituting the ESR control layer is arranged at the center of the element body, or when the internal electrode is divided into one layer above and below the element body, the current loop distance between the terminal electrodes May become longer and ESL (equivalent series inductance) may increase.
本発明は、上記課題の解決のためになされたものであり、実装の方向性を無くしつつ、高ＥＳＲ化及び低ＥＳＬ化を図ることができる積層コンデンサを提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a multilayer capacitor capable of achieving high ESR and low ESL while eliminating the mounting directionality.
上記課題の解決のため、本発明に係る積層コンデンサは、誘電体層を介在させて複数の内部電極が積層された積層体と、前記積層体の外表面に形成された第１の外部電極、第２の外部電極、第１の端子導体、及び第２の端子導体と、を備え、積層体は、第１の内部電極と第２の内部電極とが少なくとも一層の誘電体層を挟んで交互に配置されてなる静電容量部と、第３の内部電極と第４の内部電極とが少なくとも一層の誘電体層を挟んで交互に配置されてなるＥＳＲ制御部と、を有し、ＥＳＲ制御部は、積層体の積層方向において静電容量部の上下にそれぞれ分離配置されており、静電容量部において、第１の内部電極は、第１の引出導体を介して第１の端子導体にのみ接続され、第２の内部電極は、第２の引出導体を介して第２の端子導体にのみ接続され、ＥＳＲ制御部において、第３の内部電極は、第３の引出導体を介して第１の端子導体に接続されていると共に、第４の引出導体を介して第１の外部電極に接続され、第４の内部電極は、第５の引出導体を介して第２の端子導体に接続されていると共に、第６の引出導体を介して第２の外部電極に接続され、第１の外部電極は、一方のＥＳＲ制御部の第３の内部電極が接続される第１の部分と、他方のＥＳＲ制御部の第３の内部電極が接続される第２の部分とを有し、第２の外部電極は、一方のＥＳＲ制御部の第４の内部電極が接続される第１の部分と、他方のＥＳＲ制御部の第４の内部電極が接続される第２の部分とを有し、第１の外部電極の第１の部分と第２の部分との間に物理的な離間部分が形成され、かつ第２の外部電極の第１の部分と第２の部分との間に物理的な離間部分が形成されていることを特徴としている。 In order to solve the above problems, a multilayer capacitor according to the present invention includes a multilayer body in which a plurality of internal electrodes are stacked with a dielectric layer interposed therebetween, and a first external electrode formed on an outer surface of the multilayer body, And a second external electrode, a first terminal conductor, and a second terminal conductor, wherein the laminate includes the first internal electrode and the second internal electrode alternately sandwiching at least one dielectric layer. And an ESR control unit in which a third internal electrode and a fourth internal electrode are alternately arranged with at least one dielectric layer interposed therebetween, and an ESR control is provided. Are disposed separately above and below the capacitance portion in the stacking direction of the laminate, and in the capacitance portion, the first internal electrode is connected to the first terminal conductor via the first lead conductor. Only the second internal electrode is connected to the second terminal conductor via the second lead conductor In the ESR control unit, the third internal electrode is connected to the first terminal conductor via the third lead conductor and to the first external electrode via the fourth lead conductor. The fourth internal electrode is connected to the second terminal conductor via the fifth lead conductor, and is connected to the second external electrode via the sixth lead conductor, The external electrode has a first part to which the third internal electrode of one ESR control unit is connected and a second part to which the third internal electrode of the other ESR control unit is connected, The second external electrode has a first part to which the fourth internal electrode of one ESR control unit is connected and a second part to which the fourth internal electrode of the other ESR control unit is connected. A physically spaced portion is formed between the first portion and the second portion of the first external electrode, and the second external electrode Is characterized by physical spacing portions are formed between the first portion and the second portion of the pole.
この積層コンデンサでは、ＥＳＲ制御部が静電容量部の上下に分離配置されている。したがって、積層コンデンサを基板等に実装する際の向きを上下で任意に配置することができる。また、この積層コンデンサでは、各ＥＳＲ制御部を構成する内部電極と接続される外部電極が物理的に離間した状態となっている。これにより、積層コンデンサを基板等に実装した場合に、実装面側のＥＳＲ制御部のみを基板に対して接続することが可能となり、実装面と反対側のＥＳＲ制御部は、中央の静電容量部と同様に機能することとなる。したがって、積層コンデンサ全体では、単体のＥＳＲ制御部が存在する場合と等価となり、内部電極と外部電極との接続箇所を減らすことによる高ＥＳＲ化を実現できる。さらに、実装面側のＥＳＲ制御部のみを基板に対して接続することにより、外部電極間の最小電流ループ距離が短くなる。これにより、低ＥＳＬ化を実現できる。 In this multilayer capacitor, ESR control units are separately arranged above and below the capacitance unit. Therefore, the direction of mounting the multilayer capacitor on the substrate or the like can be arbitrarily arranged up and down. In this multilayer capacitor, the external electrodes connected to the internal electrodes constituting each ESR controller are physically separated. As a result, when the multilayer capacitor is mounted on a substrate or the like, only the ESR control unit on the mounting surface side can be connected to the substrate, and the ESR control unit on the side opposite to the mounting surface has a central electrostatic capacity. It will function in the same way as the unit. Accordingly, the entire multilayer capacitor is equivalent to the case where a single ESR control unit exists, and high ESR can be realized by reducing the number of connection points between the internal electrode and the external electrode. Furthermore, the minimum current loop distance between the external electrodes is shortened by connecting only the ESR control unit on the mounting surface side to the substrate. Thereby, low ESL can be realized.
また、第１の外部電極の第１の部分と第２の部分との間の離間距離は、第１の外部電極の第１の部分及び第２の部分の積層方向の長さよりも長く、かつ第２の外部電極の第１の部分と第２の部分との間の離間距離は、第２の外部電極の第１の部分及び第２の部分の積層方向の長さよりも長くなっていることが好ましい。この場合、第１の外部電極の第１の部分と第２の部分との間、及び第２の外部電極の第１の部分と第２の部分との間をより確実に物理的に離間させることができる。 Further, the separation distance between the first portion and the second portion of the first external electrode is longer than the length of the first portion and the second portion of the first external electrode in the stacking direction, and The separation distance between the first portion and the second portion of the second external electrode is longer than the length in the stacking direction of the first portion and the second portion of the second external electrode. Is preferred. In this case, the physical separation between the first part and the second part of the first external electrode and the first part and the second part of the second external electrode are more reliably performed. be able to.
また、積層体の積層方向において、第１の外部電極の第１の部分と第２の部分、及び第２の外部電極の第１の部分と第２の部分は、静電容量部の第１の内部電極及び第２の内部電極に重ならないことが好ましい。この場合、第１の外部電極の第１の部分と第２の部分との間、及び第２の外部電極の第１の部分と第２の部分との間をより確実に物理的に離間させることができる。 Further, in the stacking direction of the stacked body, the first portion and the second portion of the first external electrode, and the first portion and the second portion of the second external electrode are the first portion of the capacitance portion. It is preferable not to overlap the internal electrode and the second internal electrode. In this case, the physical separation between the first part and the second part of the first external electrode and the first part and the second part of the second external electrode are more reliably performed. be able to.
また、第１の外部電極の第１の部分と第２の部分との間の離間部分、及び第２の外部電極の第１の部分と第２の部分と間の離間部分には、絶縁性部材がそれぞれ配置されていることが好ましい。この場合、第１の外部電極の第１の部分と第２の部分との間、及び第２の外部電極の第１の部分と第２の部分との間をより確実に電気的に絶縁できる。 In addition, the separation portion between the first portion and the second portion of the first external electrode and the separation portion between the first portion and the second portion of the second external electrode have insulating properties. It is preferable that the members are respectively arranged. In this case, it is possible to more reliably electrically insulate between the first part and the second part of the first external electrode and between the first part and the second part of the second external electrode. .
また、ＥＳＲ制御部は、第３の内部電極及び第４の内部電極を１組のみ備えて構成されていることが好ましい。この場合、内部電極と外部電極との接続箇所が最小となり、積層コンデンサの高ＥＳＲ化を最も効果的に実現できる。 Moreover, it is preferable that the ESR control unit includes only one set of the third internal electrode and the fourth internal electrode. In this case, the number of connection points between the internal electrode and the external electrode is minimized, and the ESR of the multilayer capacitor can be most effectively realized.
本発明によれば、実装の方向性を無くしつつ、高ＥＳＲ化及び低ＥＳＬ化を図ることができる。 According to the present invention, high ESR and low ESL can be achieved while eliminating the mounting directionality.
以下、図面を参照しながら、本発明に係る積層コンデンサの好適な実施形態について詳細に説明する。 Hereinafter, preferred embodiments of the multilayer capacitor according to the present invention will be described in detail with reference to the drawings.
図１は、本発明に係る積層コンデンサの実装構造の一実施形態を示す斜視図である。また、図２は、図１に示した積層コンデンサの層構成を示す図であり、図３は、図１におけるＩＩＩ−ＩＩＩ線断面図である。 FIG. 1 is a perspective view showing an embodiment of a multilayer capacitor mounting structure according to the present invention. 2 is a diagram showing a layer configuration of the multilayer capacitor shown in FIG. 1, and FIG. 3 is a sectional view taken along line III-III in FIG.
図１〜図３に示すように、積層コンデンサ１は、略直方体形状の積層体２と、積層体２の長手方向の両端面にそれぞれ形成された外部電極３，４と、積層体２の側面に形成された端子導体５，６とを備えている。
As shown in FIGS. 1 to 3, the multilayer capacitor 1 includes a substantially rectangular
積層体２は、図２に示すように、誘電体層８の上に異なるパターンの内部電極９が形成されてなる複数の複合層７と、複合層７の最表層に積層され、保護層として機能する誘電体層８とによって形成されている。誘電体層８は、誘電体セラミックを含むセラミックグリーンシートの焼結体からなり、内部電極９は、導電性ペーストの焼結体からなる。なお、実際の積層コンデンサ１では、誘電体層８，８間の境界が視認できない程度に一体化されている。
As shown in FIG. 2, the
外部電極３，４及び端子導体５，６は、導電性金属粉末及びガラスフリットを含む導電性ペーストを焼き付けることによって形成されている。外部電極３，４は、積層コンデンサ１の実装の際に、所定の極性に接続される電極である。また、端子導体５，６は、積層体２における後述の静電容量部１１に属する内部電極９同士を並列に接続する導体であり、基板に直接接続されない導体である。
The
外部電極（第１の外部電極）３は、積層コンデンサ１の基板実装の際に例えば＋極性に接続される電極であり、積層体２における長手方向の一端面２ａを覆うように形成されている。外部電極（第２の外部電極）４は、積層コンデンサ１の基板実装の際に例えば−極性に接続される電極であり、積層体２における長手方向の他端面２ｂを覆うように形成されている。
The external electrode (first external electrode) 3 is an electrode connected to, for example, + polarity when the multilayer capacitor 1 is mounted on the substrate, and is formed so as to cover the one
端子導体（第１の端子導体）５は、積層体２の一端面２ａ及び他端面２ｂと直交する側面のうち、積層方向に沿う一方の側面２ｃに形成され、端子導体（第２の端子導体）６は、側面２ｃと対向する他方の側面２ｄに形成されている。端子導体５，６は、側面２ｃ，２ｄにおいて上述の積層方向に帯状に延在すると共に、積層体２の積層方向の端面に張り出すパッド部分を有している。外部電極３，４と端子導体５，６とは、所定の間隔をあけて離間した状態となっており、互いに電気的に絶縁されている。
The terminal conductor (first terminal conductor) 5 is formed on one side surface 2c along the stacking direction among the side surfaces orthogonal to the one
積層コンデンサ１の実装に用いる基板１００は、陽極ランドパターン１０１Ａと、陰極ランドパターン１０１Ｂとを有している。陽極ランドパターン１０１Ａ及び陰極ランドパターン１０１Ｂは、例えば外部電極３及び外部電極４の幅方向に沿って帯状に形成され、所定の回路配線に接続されている。
A
積層コンデンサ１の実装構造において、外部電極３は、陽極ランドパターン１０１Ａに接合され、外部電極４は、陰極ランドパターン１０１Ｂに接合される。また、端子導体５及び端子導体６は、陽極ランドパターン１０１Ａ及び陰極ランドパターン１０１Ｂのいずれにも接合されない。すなわち、積層コンデンサ１の実装構造では、外部電極３及び外部電極４のみが基板１００に対して接合された状態となる。
In the mounting structure of the multilayer capacitor 1, the
次に、積層体２の構成について更に詳細に説明する。
Next, the configuration of the
積層体２は、図２及び図３に示すように、積層コンデンサの静電容量に主として寄与する静電容量部１１と、積層コンデンサ１のＥＳＲを制御するＥＳＲ制御部１２とを有している。静電容量部１１は、図４に示すように、パターンの異なる２つの内部電極９（９Ａ，９Ｂ）を有する複合層７Ａ，７Ｂが交互に複数積層されて形成されている。
As shown in FIGS. 2 and 3, the
複合層７Ａの内部電極（第１の内部電極）９Ａは、図４（ａ）に示すように、中央部分に形成された矩形の主電極部１３Ａと、主電極部１３Ａの一辺から端子導体５に向かって引き出された帯状の引出導体（第１の引出導体）１４Ａとを有している。引出導体１４Ａの端部は、積層体２における長手方向の略中央位置から側面２ｃに露出し、端子導体５に接続されている。
As shown in FIG. 4A, the internal electrode (first internal electrode) 9A of the
複合層７Ｂの内部電極（第２の内部電極）９Ｂは、図４（ｂ）に示すように、中央部分に形成された矩形の主電極部１３Ｂと、主電極部１３Ｂの一辺から端子導体６に向かって引き出された帯状の引出導体（第２の引出導体）１４Ｂとを有している。引出導体１４Ｂの端部は、積層体２における長手方向の略中央位置から側面２ｄに露出し、端子導体６に接続されている。
As shown in FIG. 4B, the internal electrode (second internal electrode) 9B of the
このような静電容量部１１では、積層方向から見て内部電極９Ａの主電極部１３Ａと内部電極９Ｂの主電極部１３Ｂとが互いに重なり合う部分が容量形成領域となっている。本実施形態では、主電極部１３Ａの全面が主電極部１３Ｂの全面と重なり合っており、容量形成領域が十分に確保されている。
In such a
一方、ＥＳＲ制御部１２は、積層方向から見て静電容量部１１を挟むように上下にそれぞれ配置されている。ＥＳＲ制御部１２は、図５に示すように、内部電極パターンの異なる１組の複合層７Ｃ，７Ｄによって形成されている。複合層７Ｃの内部電極（第３の内部電極）９Ｃは、図５（ａ）に示すように、中央部分に形成された矩形の主電極部１３Ｃを有している。
On the other hand, the
また、内部電極９Ｃは、主電極部１３Ｃから端子導体５に向かって引き出された帯状の引出導体（第３の引出導体）１４Ｃと、主電極部１３Ｃから外部電極３に向かって引き出された帯状の引出導体（第４の引出導体）１４Ｄとを有している。引出導体１４Ｃの端部は、積層体２における長手方向の略中央位置から側面２ｃに露出し、端子導体５に接続されている。また、引出導体１４Ｄの端部は、主電極部１３Ｃと等幅で積層体２の一端面２ａに露出し、外部電極３に接続されている。
The
複合層７Ｄの内部電極（第４の内部電極）９Ｄは、図５（ｂ）に示すように、主電極部１３Ｃと対向する矩形の主電極部１３Ｄを有している。また、内部電極９Ｄは、主電極部１３Ｄから端子導体６に向かって引き出された帯状の引出導体（第５の引出導体）１４Ｅと、主電極部１３Ｄから外部電極４に向かって引き出された帯状の引出導体（第６の引出導体）１４Ｆとを有している。引出導体１４Ｅの端部は、積層体２における長手方向の略中央位置から側面２ｄに露出し、端子導体６に接続されている。また、引出導体１４Ｆの端部は、主電極部１３Ｄと等幅で積層体２の他端面２ｂに露出し、外部電極４に接続されている。
As shown in FIG. 5B, the internal electrode (fourth internal electrode) 9D of the
続いて、外部電極３，４の構成について更に詳細に説明する。
Next, the configuration of the
図１及び図３に示すように、外部電極３は、一方のＥＳＲ制御部１２の内部電極９Ｃが接続される第１の部分３Ａと、他方のＥＳＲ制御部１２の内部電極９Ｃが接続される第２の部分３Ｂとを有している。また、外部電極４は、一方のＥＳＲ制御部１２の内部電極９Ｄが接続される第１の部分４Ａと、他方のＥＳＲ制御部１２の内部電極９Ｄが接続される第２の部分４Ｂとを有している。
As shown in FIGS. 1 and 3, the
外部電極３の第１の部分３Ａ及び第２の部分３Ｂは、積層体２の積層方向において、静電容量部１１の内部電極９Ａ，９Ｂに重ならないようになっている。より具体的には、図６（ａ）に示すように、積層体２の一端面２ａにおける第１の部分３Ａの縁部は、静電容量部１１と一方のＥＳＲ制御部１２との境界部分付近に位置している。また、図６（ｂ）に示すように、積層体２の一端面２ａにおける第２の部分３Ｂの縁部は、静電容量部１１と他方のＥＳＲ制御部１２との境界部分付近に位置している。
The
図示しないが、積層体２の他端面２ｂにおける第１の部分４Ａの縁部も同様に、静電容量部１１と一方のＥＳＲ制御部１２との境界部分付近に位置している。また、積層体２の他端面２ｂにおける第２の部分４Ｂの縁部も同様に、静電容量部１１と他方のＥＳＲ制御部１２との境界部分付近に位置している。
Although not shown, the edge portion of the
したがって、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間、及び外部電極４の第１の部分４Ａと第２の部分４Ｂとの間には、物理的な離間部分Ｐが形成されている。図３に示すように、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間の離間距離Ｗ１は、第１の部分３Ａ及び第２の部分３Ｂの積層方向の長さＷ２よりも長くなっている。また、外部電極４の第１の部分４Ａと第２の部分４Ｂとの間の離間距離Ｗ３（＝Ｗ１）は、第１の部分４Ａ及び第２の部分４Ｂの積層方向の長さＷ４よりも長くなっている。
Therefore, there is a physical separation portion P between the
このような形状の外部電極３，４は、例えば浸漬法を用いて形成することができる。浸漬法を用いる場合、導電性金属粉末及びガラスフリットを含む導電性ペーストを充填したペースト浴を準備し、積層体２の角部を順番にペースト浴に浸漬する。その後、積層体２の角部に付着した導電性ペーストを所定の温度で焼き付けることにより、外部電極３，４が形成される。
The
以上説明したように、積層コンデンサ１では、ＥＳＲ制御部１２が静電容量部１１の上下に分離配置されている。したがって、積層コンデンサ１を基板１００に実装する際の向きを上下で任意に配置することができる。また、この積層コンデンサ１では、各ＥＳＲ制御部１２を構成する内部電極９Ｃ，９Ｄと接続される外部電極３Ａ，３Ｂ，４Ａ，４Ｂが離間部分Ｐによって物理的に離間した状態となっている。
As described above, in the multilayer capacitor 1, the
これにより、積層コンデンサ１を基板１００に実装した場合に、例えば図７に示すように、外部電極３の第２の部分３Ｂ及び外部電極４の第２の部分４Ｂを介して、実装面側のＥＳＲ制御部１２のみが基板１００に対して接続され、実装面と反対側のＥＳＲ制御部１２は、中央の静電容量部１１と同様に機能することとなる。
Thereby, when the multilayer capacitor 1 is mounted on the
したがって、積層コンデンサ１全体では、単体のＥＳＲ制御部１２が存在する場合と等価となり、内部電極９と外部電極３，４との接続箇所を減らすことによる高ＥＳＲ化を実現できる。このとき、ＥＳＲ制御部１２は、内部電極９Ｃ，９Ｄを１組のみ備えて構成されているので、内部電極９と外部電極３，４との接続箇所が最小となり、積層コンデンサ１の高ＥＳＲ化が最も効果的に実現される。
Therefore, the entire multilayer capacitor 1 is equivalent to the case where a single
さらに、積層コンデンサ１では、実装面側のＥＳＲ制御部１２のみが基板１００に対して接続されることにより、外部電極３，４が物理的に離間していない場合に比べて外部電極３，４間の最小電流ループ距離が短くなる。これにより、低ＥＳＬ化を実現できる。
Furthermore, in the multilayer capacitor 1, only the
また、積層コンデンサ１では、外部電極３，４の第１の部分３Ａ，４Ａ及び第２の部分３Ｂ，４Ｂは、積層体２の積層方向において、静電容量部１１の内部電極９Ａ，９Ｂに重ならないようになっている。さらに、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間の離間距離Ｗ１は、第１の部分３Ａ及び第２の部分３Ｂの積層方向の長さＷ２よりも長くなっており、外部電極４の第１の部分４Ａと第２の部分４Ｂとの間の離間距離Ｗ３は、第１の部分４Ａ及び第２の部分４Ｂの積層方向の長さＷ４よりも長くなっている。
In the multilayer capacitor 1, the
これにより、離間部分Ｐの幅を十分に確保することができ、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間、及び外部電極４の第１の部分４Ａと第２の部分４Ｂとの間をより確実に物理的に離間させることができる。
Thereby, the width of the separation portion P can be sufficiently secured, and between the
なお、図８に示すように、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間の離間部分Ｐ、及び外部電極４の第１の部分４Ａと第２の部分４Ｂとの間の離間部分Ｐに、絶縁性部材１５をそれぞれ配置してもよい。これにより、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間、及び外部電極４の第１の部分４Ａと第２の部分４Ｂと間をより確実に電気的に絶縁できる。絶縁性部材１５としては、例えばエポキシ樹脂を用いることができる。
As shown in FIG. 8, the separation portion P between the
本発明は、上記実施形態に限られるものではない。例えば図９に示すように、多端子型の積層コンデンサ２１又はアレイ型の積層コンデンサ４１において、外部電極２３の第１の部分２３Ａ及び第２の部分２３Ｂを物理的に離間させ、かつ外部電極２４の第１の部分２４Ａ及び第２の部分２４Ｂを物理的に離間させるようにしてもよい。
The present invention is not limited to the above embodiment. For example, as shown in FIG. 9, in the multi-terminal multilayer capacitor 21 or the array-type multilayer capacitor 41, the
多端子型の場合、静電容量部１１の複合層２７Ａの内部電極（第１の内部電極）２９Ａは、図１０（ａ）に示すように、中央部分に形成された矩形の主電極部３３Ａと、主電極部３３Ａの一辺から端子導体２５，２５に向かって引き出された帯状の引出導体（第１の引出導体）３４Ａ，３４Ａとを有している。
In the case of the multi-terminal type, as shown in FIG. 10A, the internal electrode (first internal electrode) 29A of the
静電容量部１１の複合層２７Ｂの内部電極（第２の内部電極）２９Ｂは、図１０（ｂ）に示すように、中央部分に形成された矩形の主電極部３３Ｂと、主電極部３３Ｂの一辺から端子導体２６，２６に向かって引き出された帯状の引出導体（第２の引出導体）３４Ｂ，３４Ｂとを有している。
As shown in FIG. 10B, the internal electrode (second internal electrode) 29B of the
一方、ＥＳＲ制御部１２の複合層２７Ｃの内部電極（第３の内部電極）２９Ｃは、図１１（ａ）に示すように、中央部分に形成された矩形の主電極部３３Ｃと、主電極部３３Ｃから端子導体２５，２５に向かって引き出された帯状の引出導体（第３の引出導体）３４Ｃ，３４Ｃと、主電極部３３Ｃから外部電極２３，２４に向かって引出導体３４Ｃ，３４Ｃと同方向に引き出された帯状の引出導体（第４の引出導体）３４Ｄ，３４Ｄとを有している。
On the other hand, as shown in FIG. 11A, the internal electrode (third internal electrode) 29C of the
ＥＳＲ制御部１２の複合層２７Ｄの内部電極（第４の内部電極）２９Ｄは、図１１（ｂ）に示すように、主電極部３３Ｃと対向する矩形の主電極部３３Ｄを有している。また、内部電極２９Ｄは、主電極部３３Ｄから端子導体２６に向かって引き出された帯状の引出導体（第５の引出導体）３４Ｅ，３４Ｅと、主電極部３３Ｄから外部電極２３，２４に向かって引出導体３４Ｅ，３４Ｅと同方向に引き出された帯状の引出導体（第６の引出導体）３４Ｆ，３４Ｆとを有している。
As shown in FIG. 11B, the internal electrode (fourth internal electrode) 29D of the
また、アレイ型の場合、静電容量部１１の複合層４７Ａの内部電極（第１の内部電極）４９Ａは、図１２（ａ）に示すように、中央部分に形成された矩形の主電極部５３Ａ，５３Ａと、主電極部５３Ａ，５３Ａのそれぞれの一辺から端子導体２５，２５に向かって引き出された帯状の引出導体（第１の引出導体）５４Ａ，５４Ａとを有している。
Further, in the case of the array type, the internal electrode (first internal electrode) 49A of the
静電容量部１１の複合層４７Ｂの内部電極（第２の内部電極）４９Ｂは、図１２（ｂ）に示すように、中央部分に形成された矩形の主電極部５３Ｂ，５３Ｂと、主電極部５３Ｂ，５３Ｂのそれぞれの一辺から端子導体２６，２６に向かって引き出された帯状の引出導体（第２の引出導体）５４Ｂ，５４Ｂとを有している。
As shown in FIG. 12B, the internal electrode (second internal electrode) 49B of the
一方、ＥＳＲ制御部１２の複合層４７Ｃの内部電極（第３の内部電極）４９Ｃは、図１３（ａ）に示すように、中央部分に形成された矩形の主電極部５３Ｃ，５３Ｃと、主電極部５３Ｃ，５３Ｃのそれぞれの一辺から端子導体２５，２５に向かって引き出された帯状の引出導体（第３の引出導体）５４Ｃ，５４Ｃと、主電極部５３Ｃ，５３Ｃのそれぞれから外部電極２３，２４に向かって引出導体５４Ｃ，５４Ｃと同方向に引き出された帯状の引出導体（第４の引出導体）５４Ｄ，５４Ｄとを有している。
On the other hand, as shown in FIG. 13A, the internal electrode (third internal electrode) 49C of the
ＥＳＲ制御部１２の複合層４７Ｄの内部電極（第４の内部電極）４９Ｄは、図１３（ｂ）に示すように、主電極部５３Ｃ，５３Ｃと対向する矩形の主電極部５３Ｄ，５３Ｄを有している。また、内部電極４９Ｄは、主電極部５３Ｄ，５３Ｄのそれぞれの一辺から端子導体２６，２６に向かって引き出された帯状の引出導体（第５の引出導体）５４Ｅ，５４Ｅと、主電極部５３Ｄ，５３Ｄのそれぞれから外部電極２３，２４に向かって引出導体５４Ｅ，５４Ｅと同方向に引き出された帯状の引出導体（第６の引出導体）５４Ｆ，５４Ｆとを有している。
As shown in FIG. 13B, the internal electrode (fourth internal electrode) 49D of the
また、例えば図１４に示すように、素体２の長手方向が積層コンデンサ１とは異なる積層コンデンサ６１において、外部電極６３の第１の部分６３Ａ及び第２の部分６３Ｂを物理的に離間させ、かつ外部電極６４の第１の部分６４Ａ及び第２の部分６４Ｂを物理的に離間させるようにしてもよい。
For example, as shown in FIG. 14, in the
この積層コンデンサ６１では、静電容量部１１の複合層６７Ａの内部電極（第１の内部電極）６９Ａは、図１５（ａ）に示すように、中央部分に形成された矩形の主電極部７３Ａと、主電極部７３Ａの一辺から端子導体６５に向かって引き出された帯状の引出導体（第１の引出導体）７４Ａとを有している。
In this
静電容量部１１の複合層６７Ｂの内部電極（第２の内部電極）６９Ｂは、図１５（ｂ）に示すように、中央部分に形成された矩形の主電極部７３Ｂと、主電極部７３Ｂの一辺から端子導体６６に向かって引き出された帯状の引出導体（第２の引出導体）７４Ｂとを有している。
As shown in FIG. 15B, the internal electrode (second internal electrode) 69B of the
一方、ＥＳＲ制御部１２の複合層６７Ｃの内部電極（第３の内部電極）６９Ｃは、図１６（ａ）に示すように、中央部分に形成された矩形の主電極部７３Ｃと、主電極部７３Ｃから端子導体６５に向かって引き出された帯状の引出導体（第３の引出導体）７４Ｃと、主電極部７３Ｃから外部電極６３に向かって主電極部７３Ｃと等幅で引き出された帯状の引出導体（第４の引出導体）７４Ｄとを有している。
On the other hand, as shown in FIG. 16A, the internal electrode (third internal electrode) 69C of the
ＥＳＲ制御部１２の複合層６７Ｄの内部電極（第４の内部電極）６９Ｄは、図１６（ｂ）に示すように、主電極部７３Ｃと対向する矩形の主電極部７３Ｄを有している。また、内部電極６９Ｄは、主電極部７３Ｄから端子導体６６に向かって引き出された帯状の引出導体（第５の引出導体）７４Ｅと、主電極部７３Ｄから外部電極６４に向かって主電極部７３Ｄと等幅で引き出された帯状の引出導体（第６の引出導体）７４Ｆとを有している。
As shown in FIG. 16B, the internal electrode (fourth internal electrode) 69D of the
以上のような多端子型の積層コンデンサ２１、アレイ型の積層コンデンサ４１、及び積層コンデンサ６１においても、図１〜図３に示した積層コンデンサ１の場合と同様に、実装の方向性を無くしつつ、高ＥＳＲ化及び低ＥＳＬ化を図ることができる。
In the multi-terminal multilayer capacitor 21, the array-type multilayer capacitor 41, and the
１，２１，４１，６１…積層コンデンサ、２…積層体、２ａ…一端面、２ｂ…他端面、２ｃ，２ｄ…側面、３，２３，６３…外部電極（第１の外部電極）、３Ａ，２３Ａ，６３Ａ…第１の部分、３Ｂ，２３Ｂ，６３Ｂ…第２の部分、４，２４，６４…外部電極（第２の外部電極）、４Ａ，２４Ａ，６４Ａ…第１の部分、４Ｂ，２４Ｂ，６４Ｂ…第２の部分、５，２５，６５…端子導体（第１の端子導体）、６，２６，６６…端子導体（第２の端子導体）、８…誘電体層、９Ａ〜９Ｄ，２９Ａ〜２９Ｄ，４９Ａ〜４９Ｄ，６９Ａ〜６９Ｄ…内部電極（第１の内部電極〜第４の内部電極）、１１…静電容量部、１２…ＥＳＲ制御部、１４Ａ〜１４Ｆ，３４Ａ〜３４Ｆ，５４Ａ〜５４Ｆ，７４Ａ〜７４Ｆ…引出導体（第１の引出導体〜第６の引出導体）、１５…絶縁性部材、Ｐ…離間部分。
1, 21, 41, 61 ... multilayer capacitor, 2 ... laminate, 2a ... one end face, 2b ... other end face, 2c, 2d ... side face, 3, 23, 63 ... external electrode (first external electrode), 3A, 23A, 63A ... first part, 3B, 23B, 63B ... second part, 4, 24, 64 ... external electrode (second external electrode), 4A, 24A, 64A ... first part, 4B, 24B , 64B ... second part, 5, 25, 65 ... terminal conductor (first terminal conductor), 6, 26, 66 ... terminal conductor (second terminal conductor), 8 ... dielectric layer, 9A-9D, 29A to 29D, 49A to 49D, 69A to 69D ... internal electrodes (first internal electrode to fourth internal electrode), 11 ... electrostatic capacity unit, 12 ... ESR control unit, 14A to 14F, 34A to 34F,
Claims (5)
前記積層体の外表面に形成された第１の外部電極、第２の外部電極、第１の端子導体、及び第２の端子導体と、を備え、
前記積層体は、
第１の内部電極と第２の内部電極とが少なくとも一層の前記誘電体層を挟んで交互に配置されてなる静電容量部と、
第３の内部電極と第４の内部電極とが少なくとも一層の前記誘電体層を挟んで交互に配置されてなるＥＳＲ制御部と、を有し、
前記ＥＳＲ制御部は、前記積層体の積層方向において前記静電容量部の上下にそれぞれ分離配置されており、
前記静電容量部において、
前記第１の内部電極は、第１の引出導体を介して前記第１の端子導体にのみ接続され、
前記第２の内部電極は、第２の引出導体を介して前記第２の端子導体にのみ接続され、
前記ＥＳＲ制御部において、
前記第３の内部電極は、第３の引出導体を介して前記第１の端子導体に接続されていると共に、第４の引出導体を介して前記第１の外部電極に接続され、
前記第４の内部電極は、第５の引出導体を介して前記第２の端子導体に接続されていると共に、第６の引出導体を介して前記第２の外部電極に接続され、
前記第１の外部電極は、一方の前記ＥＳＲ制御部の前記第３の内部電極が接続される第１の部分と、他方の前記ＥＳＲ制御部の前記第３の内部電極が接続される第２の部分とを有し、
前記第２の外部電極は、一方の前記ＥＳＲ制御部の前記第４の内部電極が接続される第１の部分と、他方の前記ＥＳＲ制御部の前記第４の内部電極が接続される第２の部分とを有し、
前記第１の外部電極の前記第１の部分と前記第２の部分との間に物理的な離間部分が形成され、かつ前記第２の外部電極の前記第１の部分と前記第２の部分との間に物理的な離間部分が形成されていることを特徴とする積層コンデンサ。 A laminate in which a plurality of internal electrodes are laminated with a dielectric layer interposed therebetween;
A first external electrode, a second external electrode, a first terminal conductor, and a second terminal conductor formed on the outer surface of the laminate,
The laminate is
A capacitance section in which first internal electrodes and second internal electrodes are alternately arranged with at least one dielectric layer interposed therebetween;
An ESR control unit in which a third internal electrode and a fourth internal electrode are alternately arranged with at least one dielectric layer interposed therebetween,
The ESR control unit is separately disposed above and below the capacitance unit in the stacking direction of the stacked body,
In the capacitance section,
The first internal electrode is connected only to the first terminal conductor via a first lead conductor,
The second internal electrode is connected only to the second terminal conductor via a second lead conductor,
In the ESR control unit,
The third internal electrode is connected to the first terminal conductor via a third lead conductor and connected to the first external electrode via a fourth lead conductor,
The fourth internal electrode is connected to the second terminal conductor via a fifth lead conductor and connected to the second external electrode via a sixth lead conductor;
The first external electrode includes a first portion to which the third internal electrode of one of the ESR control units is connected, and a second portion to which the third internal electrode of the other ESR control unit is connected. And a portion of
The second external electrode includes a first portion to which the fourth internal electrode of one of the ESR control units is connected, and a second part to which the fourth internal electrode of the other ESR control unit is connected. And a portion of
A physically spaced portion is formed between the first portion and the second portion of the first external electrode, and the first portion and the second portion of the second external electrode A multilayer capacitor characterized in that a physically spaced portion is formed between the two.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010213716A JP5126327B2 (en) | 2010-09-24 | 2010-09-24 | Multilayer capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010213716A JP5126327B2 (en) | 2010-09-24 | 2010-09-24 | Multilayer capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012069766A true JP2012069766A (en) | 2012-04-05 |
| JP5126327B2 JP5126327B2 (en) | 2013-01-23 |
Family
ID=46166657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010213716A Active JP5126327B2 (en) | 2010-09-24 | 2010-09-24 | Multilayer capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5126327B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103383895A (en) * | 2012-05-02 | 2013-11-06 | 株式会社村田制作所 | Electronic component |
| WO2013164952A1 (en) * | 2012-05-02 | 2013-11-07 | 株式会社村田製作所 | Electronic component |
| WO2016017634A1 (en) * | 2014-07-30 | 2016-02-04 | 京セラ株式会社 | Laminated electronic component and mounting structure thereof |
| US9287047B2 (en) | 2014-01-27 | 2016-03-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board with the same mounted thereon |
| JP2016072452A (en) * | 2014-09-30 | 2016-05-09 | 株式会社村田製作所 | Capacitor element |
| US9390859B2 (en) | 2014-01-27 | 2016-07-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board with the same mounted thereon |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140183A (en) * | 2002-10-17 | 2004-05-13 | Murata Mfg Co Ltd | Multilayer capacitor |
| JP2010103184A (en) * | 2008-10-21 | 2010-05-06 | Tdk Corp | Method for manufacturing multilayer capacitor |
| JP2010199171A (en) * | 2009-02-24 | 2010-09-09 | Shinko Electric Ind Co Ltd | Chip component mounted wiring board |
-
2010
- 2010-09-24 JP JP2010213716A patent/JP5126327B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140183A (en) * | 2002-10-17 | 2004-05-13 | Murata Mfg Co Ltd | Multilayer capacitor |
| JP2010103184A (en) * | 2008-10-21 | 2010-05-06 | Tdk Corp | Method for manufacturing multilayer capacitor |
| JP2010199171A (en) * | 2009-02-24 | 2010-09-09 | Shinko Electric Ind Co Ltd | Chip component mounted wiring board |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9343230B2 (en) * | 2012-05-02 | 2016-05-17 | Murata Manufacturing Co., Ltd. | Chip-type electronic component with outer electrodes |
| JPWO2013164952A1 (en) * | 2012-05-02 | 2015-12-24 | 株式会社村田製作所 | Electronic components |
| US20130294009A1 (en) * | 2012-05-02 | 2013-11-07 | Murata Manufacturing Co., Ltd. | Electronic component |
| CN104254895A (en) * | 2012-05-02 | 2014-12-31 | 株式会社村田制作所 | Electronic component |
| CN103383895A (en) * | 2012-05-02 | 2013-11-06 | 株式会社村田制作所 | Electronic component |
| US10192671B2 (en) | 2012-05-02 | 2019-01-29 | Murata Manufacturing Co., Ltd. | Electronic component |
| WO2013164952A1 (en) * | 2012-05-02 | 2013-11-07 | 株式会社村田製作所 | Electronic component |
| CN104254895B (en) * | 2012-05-02 | 2018-05-04 | 株式会社村田制作所 | Electronic component |
| US9287047B2 (en) | 2014-01-27 | 2016-03-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board with the same mounted thereon |
| US9390859B2 (en) | 2014-01-27 | 2016-07-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board with the same mounted thereon |
| CN106537534A (en) * | 2014-07-30 | 2017-03-22 | 京瓷株式会社 | Laminated electronic component and mounting structure thereof |
| JPWO2016017634A1 (en) * | 2014-07-30 | 2017-04-27 | 京セラ株式会社 | Multilayer electronic component and its mounting structure |
| US10141112B2 (en) | 2014-07-30 | 2018-11-27 | Kyocera Corporation | Laminated electronic component and mounting structure thereof |
| WO2016017634A1 (en) * | 2014-07-30 | 2016-02-04 | 京セラ株式会社 | Laminated electronic component and mounting structure thereof |
| US20190206628A1 (en) * | 2014-07-30 | 2019-07-04 | Kyocera Corporation | Laminated electronic component and mounting structure thereof |
| JP2016072452A (en) * | 2014-09-30 | 2016-05-09 | 株式会社村田製作所 | Capacitor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5126327B2 (en) | 2013-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5218545B2 (en) | Multilayer capacitor | |
| JP4354475B2 (en) | Multilayer capacitor | |
| JP5126327B2 (en) | Multilayer capacitor | |
| JP6107080B2 (en) | Multilayer capacitor | |
| JP4450084B2 (en) | Multilayer capacitor and multilayer capacitor mounting structure | |
| US8659871B2 (en) | Multilayer capacitor having reduced equivalent series inductance | |
| US8493710B2 (en) | Multilayer capacitor with improved adhesiveness between the layers | |
| JP6079040B2 (en) | Multilayer capacitor | |
| JP4370352B2 (en) | Multilayer capacitor | |
| JP4166235B2 (en) | Multilayer capacitor | |
| JP4475298B2 (en) | Multilayer capacitor | |
| JP2007317786A (en) | Multilayer capacitor | |
| KR101020530B1 (en) | Multilayer condenser array | |
| JP4475338B2 (en) | Multilayer capacitor | |
| JP5170066B2 (en) | Multilayer capacitor | |
| JP4428446B2 (en) | Multilayer capacitor | |
| JP4924698B2 (en) | Electronic component mounting structure | |
| US11302481B2 (en) | Electronic component and substrate having the same mounted thereon | |
| KR101027308B1 (en) | Multilayer condenser array | |
| JP6064362B2 (en) | Multilayer capacitor | |
| JP5353757B2 (en) | Multilayer capacitor | |
| JP5857871B2 (en) | Multilayer capacitor | |
| JP6142651B2 (en) | Multilayer capacitor | |
| JP7251089B2 (en) | multilayer capacitor | |
| JP5170065B2 (en) | Multilayer capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5126327 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |