JP2012059876A - Semiconductor module and manufacturing method of the same - Google Patents
Semiconductor module and manufacturing method of the same Download PDFInfo
- Publication number
- JP2012059876A JP2012059876A JP2010200964A JP2010200964A JP2012059876A JP 2012059876 A JP2012059876 A JP 2012059876A JP 2010200964 A JP2010200964 A JP 2010200964A JP 2010200964 A JP2010200964 A JP 2010200964A JP 2012059876 A JP2012059876 A JP 2012059876A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- metal base
- chip
- semiconductor module
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、複数の半導体チップを搭載する半導体モジュールの構造に関する。また、この半導体モジュールを製造する製造方法に関する。 The present invention relates to a structure of a semiconductor module on which a plurality of semiconductor chips are mounted. Moreover, it is related with the manufacturing method which manufactures this semiconductor module.
大電流の動作を行うパワー半導体素子として、整流用のダイオードがある。こうしたダイオードは、高い放熱性をもつ基板上に搭載された上でモールドされ、電極端子がその外部に取り出された形態とされる。例えばこれらのダイオードはＤＣ−ＤＣコンバータに用いられるが、その際には、複数のダイオードが並列に接続されて用いられる場合が多いため、複数のダイオードチップ（シリコンチップ）が一方の端子を共通にした形態で内蔵された構造をもつ半導体モジュールとされる場合が多い。ダイオードチップは例えば数ｍｍ角程度の大きさであり、その両面にそれぞれアノード電極とカソード電極が設けられている。こうした場合の半導体モジュールの構成は、例えば特許文献１、特許文献２に記載されている。 As a power semiconductor element that operates with a large current, there is a rectifying diode. Such a diode is mounted on a substrate with high heat dissipation, molded, and electrode terminals are taken out from the outside. For example, these diodes are used in DC-DC converters. In this case, since a plurality of diodes are often connected in parallel, a plurality of diode chips (silicon chips) share one terminal in common. In many cases, the semiconductor module has a built-in structure. The diode chip has a size of, for example, a few mm square, and an anode electrode and a cathode electrode are provided on both sides thereof. The configuration of the semiconductor module in such a case is described in, for example, Patent Document 1 and Patent Document 2.
特許文献１に記載の技術においては、２つのダイオードにおけるアノード電極を共通の基板側に接続する構造を採用している。これによって、特別な絶縁構造を採用しない安価な半導体モジュールを実現している。 The technique described in Patent Document 1 employs a structure in which anode electrodes of two diodes are connected to a common substrate side. As a result, an inexpensive semiconductor module that does not employ a special insulating structure is realized.
特許文献２に記載の技術においては、複数のダイオードを同一の基板上に搭載し、屈曲した形状のリードを上側に引き出した構造を採用している。この際、複数のダイオードにおける同一極性のリードは並べて配列されている。これにより、製造が容易でかつ接続が容易な半導体モジュールを得ることができる。 The technique described in Patent Document 2 employs a structure in which a plurality of diodes are mounted on the same substrate and bent leads are drawn upward. At this time, leads of the same polarity in the plurality of diodes are arranged side by side. Thereby, a semiconductor module that is easy to manufacture and easy to connect can be obtained.
特許文献１に記載の技術においては、平板状の基板に直接ダイオードチップ（シリコンチップ）が貼り付けられる。この際、導電性のはんだ等を用いてシリコンチップが接合され、接続される側の面（裏面）に形成された電極（アノード電極）と基板とが接続される。しかしながら、アノード電極が小さな場合には、この接合が困難である。あるいは、アノード電極がシリコンチップの裏面全体に形成された場合には、はんだによって表面のカソード電極とショートする可能性がある。従って、この構成の半導体モジュールを高い歩留まりで製造することは容易ではない。 In the technique described in Patent Document 1, a diode chip (silicon chip) is directly attached to a flat substrate. At this time, the silicon chip is bonded using conductive solder or the like, and the electrode (anode electrode) formed on the surface (back surface) to be connected is connected to the substrate. However, when the anode electrode is small, this joining is difficult. Alternatively, when the anode electrode is formed on the entire back surface of the silicon chip, there is a possibility of short-circuiting with the cathode electrode on the surface by solder. Therefore, it is not easy to manufacture a semiconductor module having this configuration with a high yield.
これに対して特許文献２に記載の半導体モジュールの製造は容易であるものの、上側に取り出されるリードの機械的強度が問題である。このリードには外部で電気的接続がとられるが、その際にリードに力が加わるために破損し、信頼性を損ねることがある。すなわち、この半導体モジュールの信頼性は低くなった。 On the other hand, although manufacturing of the semiconductor module described in Patent Document 2 is easy, the mechanical strength of the lead taken out to the upper side is a problem. This lead is electrically connected to the outside, but at that time, a force is applied to the lead, and the lead may be damaged, thereby impairing reliability. That is, the reliability of this semiconductor module was lowered.
従って、信頼性の高い半導体モジュールを高い歩留まりで容易に製造することは困難であった。 Therefore, it has been difficult to easily manufacture a highly reliable semiconductor module with a high yield.
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。 The present invention has been made in view of such problems, and an object thereof is to provide an invention that solves the above problems.
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールは、対向する２つの主面を具備し一方の主面の一部に第１の電極が設けられ、他方の主面に第２の電極が設けられた構成をもつ半導体チップが、金属ベース上に複数配置された構成が、モールド層中に封止された半導体モジュールであって、前記金属ベースには、前記半導体チップの一方の主面よりも小さくかつ前記第１の電極よりも大きな凸部が形成され、当該凸部の上面には、前記第１の電極よりも広い凹部が形成され、前記半導体チップが、前記凸部の上面と前記一方の主面とが当接する形態で、前記凹部中において前記金属ベースと前記第１の電極とが接合材によって接合されて固定されたことを特徴とする。
本発明の半導体モジュールにおいて、一方の端部が前記半導体チップにおける前記第２の電極と接続され、他方の端部が前記モールド層から突出し、前記一方の端部と前記他方の端部の中間において絶縁部を介して前記金属ベース上に固定されたリードが用いられたことを特徴とする。
本発明の半導体モジュールにおいて、前記モールド層の上面は前記金属ベースの表面と略平行に形成され、前記リードの他方の端部は、前記モールド層の上面から上方に突出していることを特徴とする。
本発明の半導体モジュールにおいて、前記リードは、前記半導体チップにおける他方の主面と略平行に形成され、前記半導体チップと接合されるチップ接続部と、当該チップ接続部と略垂直に形成され、前記モールド層の上面から突出するように形成された外部接続部と、前記絶縁部を介して前記金属ベース上に固定されるベース固定部と、前記チップ接続部と前記ベース固定部とを接続し、弾性変形する緩衝部と、を具備することを特徴とする。
本発明の半導体モジュールにおいて、前記リードは、前記チップ接続部と前記緩衝部とが一体化されたリード下部と、前記外部接続部と前記ベース固定部とが一体化されたリード上部と、が接合されて形成されたことを特徴とする。
本発明の半導体モジュールにおいて、前記外部接続部には開口部が設けられ、前記モールド層の上面において、前記外部接続部が前記モールド層の上面に沿って折り曲げられた際に前記開口部と対応する箇所に、ナットが設置されたことを特徴とする。
本発明の半導体モジュールにおいて、前記半導体チップはダイオードチップであることを特徴とする。
本発明の半導体モジュールの製造方法は、前記半導体モジュールを製造する、半導体モジュールの製造方法であって、第１の型枠の上に前記金属ベースを固定する金属ベース固定工程と、前記半導体チップ、前記絶縁部に対応した貫通孔が設けられた第２の型枠を前記金属ベース上に設置し、前記半導体チップ、前記絶縁部を前記第２の型枠における貫通孔中に設置して前記金属ベース上に接合するチップ固定工程と、前記第２の型枠を除去した後に、前記金属ベース上に、前記リードに対応した貫通孔が設けられた第３の型枠を設置し、前記リードを前記第３の型枠における貫通孔中で前記半導体チップ及び前記絶縁部に接合するリード接合工程と、を具備することを特徴とする。
本発明の半導体モジュールの製造方法は、前記半導体モジュールを製造する、半導体モジュールの製造方法であって、第１の型枠の上に前記金属ベースを固定する金属ベース固定工程と、前記半導体チップ、前記絶縁部に対応した貫通孔が設けられた第２の型枠を前記金属ベース上に設置し、前記半導体チップ、前記絶縁部を前記第２の型枠における貫通孔中に設置して前記金属ベース上に接合するチップ固定工程と、前記第２の型枠を除去した後に、前記金属ベース上に、前記リードに対応した貫通孔が設けられた第３の型枠を設置し、前記リード上部及び前記リード下部を前記第３の型枠中の貫通孔中に設置し、前記リード上部と前記リード下部、前記リード上部と前記絶縁部、及び前記リード下部と前記半導体チップ、をそれぞれ接続するリード接合工程と、を具備することを特徴とする。
In order to solve the above problems, the present invention has the following configurations.
The semiconductor module of the present invention has a configuration in which two main surfaces facing each other are provided, a first electrode is provided on a part of one main surface, and a second electrode is provided on the other main surface. Is a semiconductor module in which a plurality of arrangements on a metal base are sealed in a mold layer, and the metal base is smaller than one main surface of the semiconductor chip and has the first electrode A convex portion larger than the first electrode is formed on the upper surface of the convex portion, and the semiconductor chip is in contact with the upper surface of the convex portion and the one main surface. In the embodiment, the metal base and the first electrode are bonded and fixed by a bonding material in the recess.
In the semiconductor module of the present invention, one end is connected to the second electrode in the semiconductor chip, the other end protrudes from the mold layer, and is intermediate between the one end and the other end. A lead fixed on the metal base via an insulating part is used.
In the semiconductor module of the present invention, the upper surface of the mold layer is formed substantially parallel to the surface of the metal base, and the other end of the lead protrudes upward from the upper surface of the mold layer. .
In the semiconductor module of the present invention, the lead is formed substantially parallel to the other main surface of the semiconductor chip, is formed to be substantially perpendicular to the chip connection part, a chip connection part joined to the semiconductor chip, Connecting an external connection portion formed so as to protrude from the upper surface of the mold layer, a base fixing portion fixed on the metal base via the insulating portion, the chip connection portion and the base fixing portion; And a buffer portion that is elastically deformed.
In the semiconductor module of the present invention, the lead is joined to a lower portion of the lead in which the chip connection portion and the buffer portion are integrated, and an upper portion of the lead in which the external connection portion and the base fixing portion are integrated. It is characterized by being formed.
In the semiconductor module of the present invention, the external connection portion is provided with an opening, and corresponds to the opening when the external connection portion is bent along the upper surface of the mold layer on the upper surface of the mold layer. It is characterized in that a nut is installed at the location.
In the semiconductor module of the present invention, the semiconductor chip is a diode chip.
The semiconductor module manufacturing method of the present invention is a semiconductor module manufacturing method for manufacturing the semiconductor module, the metal base fixing step of fixing the metal base on a first mold, the semiconductor chip, A second mold having a through hole corresponding to the insulating portion is placed on the metal base, and the semiconductor chip and the insulating portion are placed in a through hole in the second mold to A chip fixing step for bonding onto the base; and after removing the second mold, a third mold having a through hole corresponding to the lead is installed on the metal base, and the lead is mounted A lead bonding step of bonding to the semiconductor chip and the insulating portion in the through hole in the third mold.
The semiconductor module manufacturing method of the present invention is a semiconductor module manufacturing method for manufacturing the semiconductor module, the metal base fixing step of fixing the metal base on a first mold, the semiconductor chip, A second mold having a through hole corresponding to the insulating portion is placed on the metal base, and the semiconductor chip and the insulating portion are placed in a through hole in the second mold to A chip fixing step to be bonded onto the base; and after removing the second mold, a third mold having a through hole corresponding to the lead is installed on the metal base, And the lower portion of the lead are installed in a through hole in the third mold, and the upper portion of the lead and the lower portion of the lead, the upper portion of the lead and the insulating portion, and the lower portion of the lead and the semiconductor chip are connected to each other. Characterized by comprising a lead bonding step that, a.
本発明は以上のように構成されているので、信頼性の高い半導体モジュールを高い歩留まりで容易に製造することができる。 Since the present invention is configured as described above, a highly reliable semiconductor module can be easily manufactured with a high yield.
以下、本発明の実施の形態となる半導体モジュールについて説明する。この半導体モジュールにおいては、２つのダイオードチップ（シリコンチップ：半導体チップ）が同一の導電性基板上に搭載された構造がモールド層中に封入されている。各ダイオードチップのアノード電極は、この基板に接続されており、各カソード電極に接続されたリードが、このモールド層から突出した構成とされる。 Hereinafter, a semiconductor module according to an embodiment of the present invention will be described. In this semiconductor module, a structure in which two diode chips (silicon chip: semiconductor chip) are mounted on the same conductive substrate is enclosed in a mold layer. The anode electrode of each diode chip is connected to the substrate, and the lead connected to each cathode electrode protrudes from the mold layer.
図１は、この半導体モジュール１０においてモールド層を透視した透視斜視図である。ここで、モールド層２０は、矩形体形状であり、その形状は破線で示してある。この矩形体の底面には金属ベース１１が設けられており、モールド層２０の上面は、金属ベース１１の表面と略平行とされる。金属ベース１１の中央部付近には２つのダイオードチップ１２、１３が搭載されている。ダイオードチップ１２の上面にはリード１４が、ダイオードチップ１３の上面にはリード１５がそれぞれ接続されており、リード１４、１５の上部はモールド層２０の上面から突出している。リード１４は絶縁部１６を介して図１中におけるダイオードチップ１２の右側で、リード１５は絶縁部１７を介して図１中におけるダイオードチップ１３の右側でそれぞれ金属ベース１１上に固定されている。絶縁部１６、１７は、絶縁性でかつ高い機械的強度をもつ材料として、例えばセラミック材で構成される。 FIG. 1 is a perspective view of the semiconductor module 10 seen through a mold layer. Here, the mold layer 20 has a rectangular shape, and the shape is indicated by a broken line. A metal base 11 is provided on the bottom surface of the rectangular body, and the upper surface of the mold layer 20 is substantially parallel to the surface of the metal base 11. Two diode chips 12 and 13 are mounted near the center of the metal base 11. A lead 14 is connected to the upper surface of the diode chip 12, and a lead 15 is connected to the upper surface of the diode chip 13, and the upper portions of the leads 14 and 15 protrude from the upper surface of the mold layer 20. The lead 14 is fixed on the metal base 11 via the insulating part 16 on the right side of the diode chip 12 in FIG. 1 and the lead 15 is fixed on the right side of the diode chip 13 in FIG. The insulating parts 16 and 17 are made of, for example, a ceramic material as an insulating material having high mechanical strength.
ダイオードチップ１２、１３のアノード電極は金属ベース１１に接続され、ダイオードチップ１２のカソード電極はリード１４に、ダイオードチップ１３のカソード電極はリード１５にそれぞれ接続されている。ダイオードチップ１２、１３は、それぞれが薄い矩形体形状をなしている。 The anode electrodes of the diode chips 12 and 13 are connected to the metal base 11, the cathode electrode of the diode chip 12 is connected to the lead 14, and the cathode electrode of the diode chip 13 is connected to the lead 15. Each of the diode chips 12 and 13 has a thin rectangular shape.
この半導体モジュール１０は、図１における金属ベース１１中の左側に設けられた切り込み部と、右側に設けられた開口部にビスを貫通させることによって、金属板等に固定することが可能である。 The semiconductor module 10 can be fixed to a metal plate or the like by passing a screw through a notch provided on the left side in the metal base 11 in FIG. 1 and an opening provided on the right side.
図２は、金属ベース１１の構成を示す斜視図である。この金属ベース１１には、これに搭載されるダイオードチップ１２、１３に対応して２つの凸部１１１、１１２が形成されている。この凸部１１１、１１２の上面は矩形形状であり、それぞれダイオードチップ１２、１３の主面をなす矩形よりも小さい。また、凸部１１１、１１２の上面には、それぞれ凹部１１３、１１４が形成されている。この凹部１１３、１１４の形状も矩形であり、ダイオードチップ１２、１３のアノード電極よりも広い。金属ベース１１は、導電性及び熱伝導率の高い銅、あるいは銅合金等で構成される。 FIG. 2 is a perspective view showing the configuration of the metal base 11. The metal base 11 is formed with two convex portions 111 and 112 corresponding to the diode chips 12 and 13 mounted thereon. The upper surfaces of the convex portions 111 and 112 have a rectangular shape and are smaller than the rectangles forming the main surfaces of the diode chips 12 and 13, respectively. In addition, concave portions 113 and 114 are formed on the upper surfaces of the convex portions 111 and 112, respectively. The shapes of the recesses 113 and 114 are also rectangular and wider than the anode electrodes of the diode chips 12 and 13. The metal base 11 is made of copper or copper alloy having high conductivity and thermal conductivity.
図３は、搭載されるダイオードチップ１２の断面構造を示す図である。なお、ダイオード１３の断面構造もこれと同様である。このダイオードチップ１２は、シリコンウェハ中に形成された後に、これがダイシングされて得られる。ダイオードチップ１２においては、ｎ型基板１２１の表面に絶縁層１２２が形成され、絶縁層１２２中に設けられた開口部にｐ型層１２３が形成されている。この開口部（ｐ型層１２３）を覆ってアノード電極（第１の電極）１２４が形成されている。また、裏面全体には、カソード電極（第２の電極）１２５が形成されている。開口部及びアノード電極１２４の平面形状は矩形であり、カソード電極１２５が図３中の下側の面の全面にわたり形成されているのに対して、アノード電極１２４は、図３中の上側の面の一部にしか形成されていない。アノード電極１２４、カソード電極１２５は、それぞれｐ型層１２３、ｎ型基板１２１とオーミック接触をとれる材料で構成されるが、その表面（ｐ型層１２３、ｎ型基板１２１と直接接さない側の面）は、はんだ付けが可能なように、例えばＮｉめっき処理が施されている。この構造は、通常知られるプレーナ型の構造である。このダイオードチップ１２は、一方の主面（図３の上側の面）の一部にアノード電極（第１の電極）１２４を具備し、他方の主面（図３の下側の面）全体にカソード電極（第２の電極）１２５が形成されている。 FIG. 3 is a diagram showing a cross-sectional structure of the mounted diode chip 12. The cross-sectional structure of the diode 13 is the same as this. The diode chip 12 is obtained by dicing it after it is formed in a silicon wafer. In the diode chip 12, an insulating layer 122 is formed on the surface of the n-type substrate 121, and a p-type layer 123 is formed in an opening provided in the insulating layer 122. An anode electrode (first electrode) 124 is formed to cover the opening (p-type layer 123). A cathode electrode (second electrode) 125 is formed on the entire back surface. The planar shape of the opening and the anode electrode 124 is rectangular, and the cathode electrode 125 is formed over the entire lower surface in FIG. 3, whereas the anode electrode 124 is formed on the upper surface in FIG. It is formed only in a part of. The anode electrode 124 and the cathode electrode 125 are made of materials that can make ohmic contact with the p-type layer 123 and the n-type substrate 121, respectively, but the surfaces thereof (on the side that is not in direct contact with the p-type layer 123 and the n-type substrate 121). The surface) is subjected to, for example, Ni plating so that soldering is possible. This structure is a commonly known planar type structure. The diode chip 12 includes an anode electrode (first electrode) 124 on a part of one main surface (the upper surface in FIG. 3), and the other main surface (the lower surface in FIG. 3) on the entire surface. A cathode electrode (second electrode) 125 is formed.
図４は、金属ベース１１上にこのダイオードチップ１２が搭載された際の形状を、図２におけるＡ−Ａ方向の断面として示した図である。この図においては、図３に示されたダイオードチップ１２は上下が逆転した形態とされている。凹部１１３は、アノード電極１２４よりも広く、アノード電極１２４と凹部１１３の底面とは、導電性の接合材（はんだ）で構成された接合層１８で接続される。ここで、凸部１１１はダイオードチップ１２の上面（下面）よりも小さく、かつ接合層１８とダイオードチップ１２との接続はアノード電極１２４でのみ行われる。このため、この際に接合層１８として用いられるはんだが例えば上側にあるカソード電極１２５側に回り込む可能性は低い。すなわち、この構造を高い歩留まりで容易に製造することができる。なお、金属ベース１１からダイオードチップ１２への応力の伝達を抑制するためには、図４に示されるように、ダイオードチップ１２の凸部１１１側の面と凸部１１１とが直接接さない構成とすることが好ましい。 FIG. 4 is a view showing a shape when the diode chip 12 is mounted on the metal base 11 as a cross section in the AA direction in FIG. In this figure, the diode chip 12 shown in FIG. The recess 113 is wider than the anode electrode 124, and the anode electrode 124 and the bottom surface of the recess 113 are connected by a bonding layer 18 made of a conductive bonding material (solder). Here, the convex portion 111 is smaller than the upper surface (lower surface) of the diode chip 12, and the bonding layer 18 and the diode chip 12 are connected only by the anode electrode 124. For this reason, there is a low possibility that the solder used as the bonding layer 18 at this time goes around to the cathode electrode 125 on the upper side, for example. That is, this structure can be easily manufactured with a high yield. In order to suppress the transmission of stress from the metal base 11 to the diode chip 12, as shown in FIG. 4, the surface on the convex portion 111 side of the diode chip 12 and the convex portion 111 are not in direct contact with each other. It is preferable that
ダイオードチップ１３と金属ベース１１（凸部１１２）との接合構造についても、上記と同様である。このため、この構造により、ダイオードチップ１２、１３のアノード電極と金属ベース１１とは電気的に接続され、金属ベース１１を共通のアノードとして使用することができる。 The junction structure between the diode chip 13 and the metal base 11 (convex portion 112) is the same as described above. For this reason, with this structure, the anode electrodes of the diode chips 12 and 13 and the metal base 11 are electrically connected, and the metal base 11 can be used as a common anode.
図５は、リード１４及び絶縁部１６の形態の斜視図を示す。前記の通り、このリード１４の一端はダイオードチップ１２のカソード電極１２５と接続され、他端はモールド層２０の外部に突出した形態とされる。カソード電極１２５と接続される部分は、平坦形状とされたチップ接続部１４１であり、この箇所は導電性の接合材（はんだ）によってカソード電極１２５（図１におけるダイオードチップ１２の上面）に接続される。ベース固定部１４２は、図１の状態で金属ベース１１の表面と略平行に形成された部分であり、緩衝部１４３を介してチップ接続部１４１と接続されている。緩衝部１４３には複数の屈曲部が設けられており、容易に弾性変形する形態とされる。これにより、例えばチップ接続部１４１がカソード電極１２５と接続される際の接合材（はんだ）の溶融に伴う変形が発生した際に発生する応力を吸収することができる。なお、チップ接続部１４１とカソード電極１２５とは、同じ形状、サイズであることが好ましい。 FIG. 5 shows a perspective view of the form of the lead 14 and the insulating portion 16. As described above, one end of the lead 14 is connected to the cathode electrode 125 of the diode chip 12, and the other end protrudes outside the mold layer 20. A portion connected to the cathode electrode 125 is a chip connecting portion 141 having a flat shape, and this portion is connected to the cathode electrode 125 (the upper surface of the diode chip 12 in FIG. 1) by a conductive bonding material (solder). The The base fixing portion 142 is a portion formed substantially parallel to the surface of the metal base 11 in the state of FIG. 1 and is connected to the chip connecting portion 141 via the buffer portion 143. The buffer portion 143 is provided with a plurality of bent portions, and is easily elastically deformed. Thereby, for example, it is possible to absorb the stress generated when the deformation due to the melting of the bonding material (solder) when the chip connection part 141 is connected to the cathode electrode 125 occurs. Note that the chip connecting portion 141 and the cathode electrode 125 preferably have the same shape and size.
ベース固定部１４２における緩衝部１４３と異なる側には、垂直方向上側に延びた引出部１４４が接続されており、引出部１４４の先端には、金属ベース１１の表面と略平行な平面状に外部接続部１４５が設けられている。なお、外部接続部１４５には、配線をビス止めできるような開口部が設けられている。また、ベース固定部１４２の下側に、絶縁部１６が接合される。これにより、カソード電極１２５側（リード１４）と、アノード電極１２４側（金属ベース１１）との電気的絶縁性が保たれる。なお、絶縁部１６は、リード１４と金属ベース１１との間の絶縁性を保つために用いられるが、絶縁部１６とリード１４（ベース固定部１４２）、絶縁部１６と金属ベース１１との間には、これらの間の接合が強固となるように、金属層やはんだ層が形成されていてもよい。 A lead portion 144 extending upward in the vertical direction is connected to a side of the base fixing portion 142 that is different from the buffer portion 143, and the leading end of the lead portion 144 is externally formed in a plane substantially parallel to the surface of the metal base 11. A connecting portion 145 is provided. Note that the external connection portion 145 is provided with an opening for screwing the wiring. The insulating portion 16 is joined to the lower side of the base fixing portion 142. Thereby, electrical insulation between the cathode electrode 125 side (lead 14) and the anode electrode 124 side (metal base 11) is maintained. The insulating portion 16 is used to maintain insulation between the lead 14 and the metal base 11, but between the insulating portion 16 and the lead 14 (base fixing portion 142) and between the insulating portion 16 and the metal base 11. In addition, a metal layer or a solder layer may be formed so that the bonding between them becomes strong.
上記の構造において、リード１４は、導電性の銅合金で一体化されて形成されており、この構造は、例えば銅合金をプレス加工することによって得ることができる。絶縁部１６は、ベース固定部１４２の下側に接合される。なお、リード１５及び絶縁部１７は、図５に示されたリード１４及び絶縁部１６の構成と左右対称となった形状で構成されている。 In the above structure, the lead 14 is integrally formed of a conductive copper alloy, and this structure can be obtained by, for example, pressing a copper alloy. The insulating part 16 is joined to the lower side of the base fixing part 142. In addition, the lead 15 and the insulating part 17 are configured in a shape that is symmetrical to the configuration of the lead 14 and the insulating part 16 shown in FIG.
この構造のリード１４、１５と絶縁部１６、１７が、図１の構成でダイオードチップ１２、１３と接続される。この構成においては、凸部１１３、１１４の上側に接続されたダイオードチップ１２、１３の上面にチップ接続部が接合層１８（はんだ）で接続され、かつ金属ベース１１の表面上に絶縁部１６、１７を介して固定されることにより、リード１４、１５は固定される。すなわち、リード１４は、チップ接続部１４１とベース固定部１４２の２箇所で固定される。リード１４（カソード電極１２５）と金属ベース１１（アノード電極１２４）の絶縁性は、絶縁部１６によって確保される。リード１５についても同様である。このため、モールド層２０の外側に突出した外部接続部１４５に力が加わった場合においても、リード１４が金属ベース１１に固定される際の機械的強度を保つことができる。リード１５についても同様である。上記の構造のリード１４、１５は、凸部１１３、１１４上にダイオードチップ１２、１３が固定される構成において、リード１４、１５を金属ベース１１上で特に強固に固定することができるために、特に好ましい。 The leads 14 and 15 and the insulating parts 16 and 17 having this structure are connected to the diode chips 12 and 13 in the configuration shown in FIG. In this configuration, the chip connection portion is connected to the upper surface of the diode chips 12 and 13 connected to the upper side of the convex portions 113 and 114 with a bonding layer 18 (solder), and the insulating portion 16 and By being fixed through 17, the leads 14 and 15 are fixed. That is, the lead 14 is fixed at two locations, the chip connecting portion 141 and the base fixing portion 142. Insulation between the lead 14 (cathode electrode 125) and the metal base 11 (anode electrode 124) is ensured by the insulating portion 16. The same applies to the lead 15. For this reason, even when a force is applied to the external connection portion 145 protruding to the outside of the mold layer 20, the mechanical strength when the lead 14 is fixed to the metal base 11 can be maintained. The same applies to the lead 15. In the configuration in which the diode chips 12 and 13 are fixed on the convex portions 113 and 114, the leads 14 and 15 having the above structure can be fixed particularly firmly on the metal base 11, Particularly preferred.
すなわち、図１に示された半導体モジュール１０は信頼性が高く、かつこれを高い歩留まりで容易に製造することができる。 That is, the semiconductor module 10 shown in FIG. 1 has high reliability and can be easily manufactured with a high yield.
なお、リードの形態として、図５に示された以外のものを使用することも可能である。図６は、その一例となるリード２４の外観を示す。このリード２４においては、カソード電極１２５と接続される部分は、平坦形状とされたチップ接続部２４１と緩衝部２４３とが一体化されたリード下部２４６となっている。また、外部接続部２４５、引出部２４４、及びベース固定部２４２が一体化されたリード上部２４７となっており、リード下部２４６とリード上部２４７とが例えば図４における接合層１８と同様のはんだで接合されてリード２４となっている。ベース固定部２４２の下側には絶縁部が接合される。この構成においては、外部接続部２４５とベース固定部２４２とが一体化され、かつベース固定部２４２が金属ベース１１上に絶縁部を介して固定される。このため、外部接続部２４５に力が加わった場合においても、特に高い機械的強度が得られる。一方、折れ曲がった形態をもつ緩衝部２４３は、チップ接続部２４１がカソード電極１２５と固定される際の応力を吸収する。この形態のリード２４においては、リード下部２４６とリード上部２４７とを異なる材料で構成することも可能である。この際、緩衝部２４３が含まれるリード下部２４６を、弾性変形が容易な材料で構成することができる。一方、後述するように、外部接続部２４５は折り曲げて使用される場合があり、かつ高い機械的強度が要求されるため、弾性変形しにくい材料でリード上部２４７を構成することが可能である。また、上記の他にも、リードの形態は、ベース固定部、チップ接続部、外部接続部、緩衝部が設けられる限りにおいて、任意である。例えば、チップ接続部２４１と緩衝部２４３とを一体化してリード下部２４６とせずに、チップ接続部を半導体チップ１２と同じ形状、サイズとし、緩衝部を更にこれと別体とした３ピース構造とすることもできる。リードをこのように複数の部品で構成される構造とすることにより、個々の部品の形状を単純化することができ、低コスト化が可能となる。 It is possible to use a lead other than that shown in FIG. FIG. 6 shows an appearance of the lead 24 as an example. In the lead 24, a portion connected to the cathode electrode 125 is a lead lower portion 246 in which a flat chip connecting portion 241 and a buffer portion 243 are integrated. Further, the lead connecting portion 245, the lead portion 244, and the base fixing portion 242 are integrated into a lead upper portion 247. The lead lower portion 246 and the lead upper portion 247 are made of, for example, the same solder as the bonding layer 18 in FIG. The lead 24 is joined. An insulating part is joined to the lower side of the base fixing part 242. In this configuration, the external connection portion 245 and the base fixing portion 242 are integrated, and the base fixing portion 242 is fixed on the metal base 11 via an insulating portion. For this reason, even when a force is applied to the external connection portion 245, particularly high mechanical strength can be obtained. On the other hand, the buffer portion 243 having a bent shape absorbs stress when the chip connection portion 241 is fixed to the cathode electrode 125. In the lead 24 of this form, the lower lead portion 246 and the upper lead portion 247 can be made of different materials. At this time, the lead lower portion 246 including the buffer portion 243 can be made of a material that is easily elastically deformed. On the other hand, as will be described later, the external connection portion 245 may be used by being bent, and high mechanical strength is required. Therefore, the lead upper portion 247 can be made of a material that is not easily elastically deformed. In addition to the above, the form of the lead is arbitrary as long as the base fixing part, the chip connection part, the external connection part, and the buffer part are provided. For example, the chip connection portion 241 and the buffer portion 243 are integrated to form the lead lower portion 246, the chip connection portion has the same shape and size as the semiconductor chip 12, and the buffer portion is further separated from this. You can also By adopting a structure in which the lead is composed of a plurality of parts in this way, the shape of each part can be simplified and the cost can be reduced.
図７は、この半導体モジュールの製造工程を示す斜視図である。ここで、リードとして、図６の構成のリードが用いられている。この製造方法においては、３種類の型枠が用いられる。それぞれの型枠は、はんだ付けされる温度に耐えられ、かつはんだが接合されない材料として、例えばカーボンで構成される。 FIG. 7 is a perspective view showing the manufacturing process of this semiconductor module. Here, the lead having the configuration shown in FIG. 6 is used as the lead. In this manufacturing method, three types of molds are used. Each mold is made of carbon, for example, as a material that can withstand the soldering temperature and is not bonded to the solder.
図７（ａ）は、第１の型枠３１の斜視図である。この型枠３１の上面は２段構造となっており、下側面３１１と上側面３１２が形成されている。下側面３１１には、金属ベース１１に対応した金属ベース嵌合部３１３が形成され、上側面３１２には、リードのチップ接続部に対応する２箇所に、リード嵌合部３１４、３１５がそれぞれ掘り下げられて形成されている。リード嵌合部３１４、３１５の中央には、チップ接続部における配線用の開口部に対応する円形の突起部が形成されている。 FIG. 7A is a perspective view of the first mold 31. The upper surface of the mold 31 has a two-stage structure, and a lower side surface 311 and an upper side surface 312 are formed. A metal base fitting portion 313 corresponding to the metal base 11 is formed on the lower side surface 311, and lead fitting portions 314 and 315 are dug down on the upper side surface 312 at two locations corresponding to the chip connecting portions of the leads. Is formed. At the center of the lead fitting portions 314 and 315, a circular projection corresponding to the wiring opening in the chip connecting portion is formed.
まず、図７（ｂ）に示されるように、図２の構成の金属ベース１１を金属ベース嵌合部３１３に設置する（金属ベース固定工程）。これにより、金属ベース１１が第１の型枠３１に固定される。 First, as shown in FIG. 7B, the metal base 11 having the configuration shown in FIG. 2 is installed in the metal base fitting portion 313 (metal base fixing step). Thereby, the metal base 11 is fixed to the first mold 31.
次に、図７（ｃ）に示されるように、下側面３１１の上（金属ベース１１の上）に、第２の型枠３２を固定する。第２の型枠３２は、下側面３１１に対応した矩形体形状であるが、その中に、ダイオードチップ１２、１３にそれぞれ対応する貫通孔となったダイオードチップ嵌合部３２１、３２２が並んで形成されている。これらの外側には、リードの絶縁部に対応した絶縁部形成部３２３、３２４がそれぞれ形成されている。この状態においては、ダイオードチップ嵌合部３２１、３２２の底部には、金属ベース１１における凸部１１１、１１２がそれぞれ露出している。また、絶縁部形成部３２３、３２４の底部には、凸部１１１、１１２の外側の金属ベース１１の平坦な表面が露出している。 Next, as shown in FIG. 7C, the second formwork 32 is fixed on the lower surface 311 (on the metal base 11). The second mold 32 has a rectangular shape corresponding to the lower surface 311, and diode chip fitting portions 321 and 322 that are through holes respectively corresponding to the diode chips 12 and 13 are arranged therein. Is formed. Outside these, insulating portion forming portions 323 and 324 corresponding to the insulating portions of the leads are formed, respectively. In this state, the convex portions 111 and 112 of the metal base 11 are exposed at the bottoms of the diode chip fitting portions 321 and 322, respectively. Further, the flat surfaces of the metal base 11 outside the convex portions 111 and 112 are exposed at the bottoms of the insulating portion forming portions 323 and 324.
次に、金属ベース１１における凹部１１３、１１４中に、図４における接合層１８となるはんだを配置した後で、図７（ｄ）に示されるように、ダイオードチップ１２、１３を、それぞれダイオードチップ嵌合部３２１、３２２に設置する。また、絶縁部１６、１７を形成する材料として、例えば上下両面に金属が接合された絶縁性のセラミック材を、はんだを配置した後で絶縁部形成部３２３、３２４中に配置する。その後、この構造を電気炉等に投入し、はんだ付けができる温度に維持することにより、ダイオードチップ１２、１３と金属ベース１１とは、接合層１８で固定され、かつ、このセラミック材が絶縁部１６、１７となって金属ベース１１上に形成される（チップ固定工程）。 Next, after disposing the solder to be the bonding layer 18 in FIG. 4 in the recesses 113 and 114 in the metal base 11, as shown in FIG. 7D, the diode chips 12 and 13 are respectively connected to the diode chips. Installed in the fitting portions 321 and 322. Further, as a material for forming the insulating portions 16 and 17, for example, an insulating ceramic material in which metal is bonded to both upper and lower surfaces is disposed in the insulating portion forming portions 323 and 324 after solder is disposed. Thereafter, the structure is put in an electric furnace or the like and maintained at a temperature at which soldering is possible, whereby the diode chips 12 and 13 and the metal base 11 are fixed by the bonding layer 18 and the ceramic material is insulated. 16 and 17 are formed on the metal base 11 (chip fixing step).
その後、第２の型枠３２を除去すれば、図７（ｅ）に示されるように、金属ベース１１上にダイオードチップ１２、１３が固定され、絶縁部１６、１７が形成された構造が第１の型枠３１上で得られる。 Thereafter, if the second formwork 32 is removed, the structure in which the diode chips 12 and 13 are fixed on the metal base 11 and the insulating portions 16 and 17 are formed as shown in FIG. Obtained on one mold 31.
次に、図７（ｆ）に示されるように、この状態で、金属ベース１１上に第３の型枠３３を設置する。第３の型枠３３は、下側面３１１に対応した矩形体形状であるが、その中に、リード２４、２５（特にチップ接続部、ベース固定部、緩衝部、引出部）に対応した形状をもつ貫通孔であるリード形成部３３１、３３２が設けられている。リード形成部３３１の底部には、ダイオードチップ１２の上面（カソード電極）と絶縁部１６が露出している。リード形成部３３２の底部には、ダイオードチップ１３の上面（カソード電極）と絶縁部１７が露出している。 Next, as shown in FIG. 7F, in this state, the third mold 33 is installed on the metal base 11. The third mold 33 has a rectangular shape corresponding to the lower surface 311, and has a shape corresponding to the leads 24 and 25 (particularly, the chip connection portion, the base fixing portion, the buffer portion, and the lead portion). Lead forming portions 331 and 332, which are through-holes, are provided. At the bottom of the lead forming portion 331, the upper surface (cathode electrode) of the diode chip 12 and the insulating portion 16 are exposed. At the bottom of the lead forming portion 332, the upper surface (cathode electrode) of the diode chip 13 and the insulating portion 17 are exposed.
図６に示された通り、リード２４、２５は、それぞれにおける外部接続部、引出部、ベース固定部が一体化されたリード上部２４７、２５７と、それぞれにおける緩衝部、チップ接続部が一体化されたリード下部２４６、２５６との２つの部分から構成される。 As shown in FIG. 6, the leads 24 and 25 are integrated with the lead upper portions 247 and 257 in which the external connection portion, the lead-out portion, and the base fixing portion are integrated, respectively, and the buffer portion and the chip connection portion in each. The lead lower portion 246, 256 and two parts.
ここで、図７（ｇ）に示されるように、第１の型枠３１におけるリード嵌合部３１４にリード上部２４７における外部接続部２４５が嵌合し、第３の型枠３３におけるリード形成部３３１にはリード上部２４７における引出部２４４、ベース固定部２４２が配置され、かつベース固定部２４２の底面と絶縁部１６が当接するように、リード上部２４７を設置する。同様に、第１の型枠３１におけるリード嵌合部３１５にリード上部２５７における外部接続部が嵌合し、第３の型枠３３におけるリード形成部３３２にはリード上部２５７における引出部、ベース固定部が配置され、かつベース固定部の底面と絶縁部１７が当接するように、リード上部２５７を設置する。 Here, as shown in FIG. 7G, the external connection portion 245 in the lead upper portion 247 is fitted to the lead fitting portion 314 in the first mold 31, and the lead forming portion in the third mold 33 is formed. In 331, the lead portion 244 and the base fixing portion 242 in the lead upper portion 247 are arranged, and the lead upper portion 247 is installed so that the bottom surface of the base fixing portion 242 and the insulating portion 16 abut. Similarly, an external connection portion in the lead upper portion 257 is fitted to the lead fitting portion 315 in the first mold 31, and a lead portion in the lead upper portion 257 is fixed to the lead forming portion 332 in the third mold 33. The lead upper portion 257 is installed so that the portion is disposed and the bottom surface of the base fixing portion and the insulating portion 17 abut.
次に、この状態でダイオードチップ１２、１３の上面（カソード電極）と、リード上部２４７におけるベース固定部２４２、リード上部２５７におけるベース固定部の上面に、接合材となるはんだをそれぞれ配置する。その後、図７（ｈ）に示されるように、リード下部２４６におけるチップ接続部２４１がダイオードチップ１２の上面に、緩衝部２４３がベース固定部２４２に、それぞれはんだを介して当接するように、リード下部２４６をリード形成部３３１に設置する。同様に、リード下部２５６におけるチップ接続部がダイオードチップ１３の上面に、緩衝部がベース固定部に、それぞれはんだを介して当接するように、リード下部 ２５６をリード形成部３３２に設置する。 Next, in this state, solder serving as a bonding material is disposed on the upper surfaces (cathode electrodes) of the diode chips 12 and 13, the base fixing portion 242 in the lead upper portion 247, and the upper surface of the base fixing portion in the lead upper portion 257. Thereafter, as shown in FIG. 7 (h), the lead connecting portion 241 in the lower lead portion 246 is brought into contact with the upper surface of the diode chip 12, and the buffer portion 243 is brought into contact with the base fixing portion 242 via solder. The lower part 246 is installed in the lead forming part 331. Similarly, the lead lower portion 256 is installed in the lead forming portion 332 so that the chip connecting portion in the lead lower portion 256 is in contact with the upper surface of the diode chip 13 and the buffer portion is in contact with the base fixing portion via solder.
その後、この構造を電気炉等に投入し、はんだ付けができる温度に維持してから冷却することにより、リード上部２４７とリード下部２４６、リード上部２４７と絶縁部１６、及びリード下部２４６とダイオードチップ１２が接合される。同時に、リード上部２５７とリード下部２５６、リード上部２５７と絶縁部１７、及びリード下部２５６とダイオードチップ１３が接合される。すなわち、リード２４、２５が一体化されて形成され、かつこれらがダイオードチップ１２、１３と、絶縁部１６、１７と接合される（リード接合工程）。このため、その後に第３の型枠３３を除去すれば、図７（ｉ）に示されるように、図１と同様の構造が、第１の型枠３１上で完成する。その後、第１の型枠３１と金属ベース１１とを分離すれば、図１に実線で示された構成の組立体が得られる。その後、図１の破線で示された形態でモールド層２０を形成することにより、半導体モジュールが得られる。図８は、この構造の半導体モジュールの上面図（ａ）及び側面図（ｂ）である。 Thereafter, this structure is put into an electric furnace or the like, and maintained at a temperature at which soldering can be performed and then cooled, so that the lead upper portion 247 and the lead lower portion 246, the lead upper portion 247 and the insulating portion 16, and the lead lower portion 246 and the diode chip are cooled. 12 are joined. At the same time, the upper lead portion 257 and the lower lead portion 256, the upper lead portion 257 and the insulating portion 17, and the lower lead portion 256 and the diode chip 13 are joined. That is, the leads 24 and 25 are integrally formed, and these are joined to the diode chips 12 and 13 and the insulating parts 16 and 17 (lead joining process). Therefore, if the third mold 33 is subsequently removed, a structure similar to that of FIG. 1 is completed on the first mold 31 as shown in FIG. Thereafter, if the first mold 31 and the metal base 11 are separated, an assembly having the configuration shown by the solid line in FIG. 1 is obtained. Then, the semiconductor module is obtained by forming the mold layer 20 in the form shown by the broken line in FIG. FIG. 8 is a top view (a) and a side view (b) of the semiconductor module having this structure.
なお、図７に示された製造方法においては、図６に示された２ピース構造のリードを用いていたために、リード接合工程において、初めにリード上部２４７、２５７を設置し、その後でリード下部２４６、２５６を設置した。初めから一体化された例えば図５の構造のリードを用いる場合には、リード接合工程において、この形状のリードがそのままダイオードチップ及び絶縁部に接合されるように設置すればよい。 In the manufacturing method shown in FIG. 7, the lead having the two-piece structure shown in FIG. 6 is used. Therefore, in the lead joining process, the lead upper portions 247 and 257 are first installed and then the lead lower portion. 246, 256 were installed. In the case of using, for example, the lead having the structure shown in FIG. 5 integrated from the beginning, the lead having this shape may be installed so as to be directly joined to the diode chip and the insulating portion in the lead joining step.
また、前記の例では、第１〜第３の型枠３１〜３３を用いたが、これらが更に分解できるように構成することも可能である。この場合、上記の製造工程における型枠の設置や除去を更に容易に行うことも可能である。 Moreover, in the said example, although the 1st-3rd formwork 31-33 was used, it is also possible to comprise so that these can further decompose | disassemble. In this case, it is possible to more easily install and remove the formwork in the above manufacturing process.
以上の製造方法によって、上記の半導体モジュールを高い歩留まりで容易に製造することができる。 With the above manufacturing method, the semiconductor module can be easily manufactured with a high yield.
この半導体モジュールを使用する際には、リード（外部接続部）に、外部から配線が接続される。この接続が容易となる構成について、以下に説明する。この場合に配線を接続する際の形態を示す斜視図が図９である。まず、図９（ａ）は、モールド層２０を形成した後（モールド工程後）の外観斜視図である。この状態においては、モールド層２０からリード２４、２５の外部接続部２４５、２５５が上方かつ外側に向かって突出している。 When using this semiconductor module, wiring is connected to the lead (external connection portion) from the outside. A configuration that facilitates this connection will be described below. In this case, FIG. 9 is a perspective view showing a form when wiring is connected. First, FIG. 9A is an external perspective view after the molding layer 20 is formed (after the molding process). In this state, the external connection portions 245 and 255 of the leads 24 and 25 protrude from the mold layer 20 upward and outward.
次に、図９（ｂ）に示されるように、モールド層２０の上面に２個のナット２６、２７を埋め込む。ナット２６、２７は、それぞれがリード２４、２５の外部接続部２４５、２５５に設けられた開口部に対応する。 Next, as shown in FIG. 9B, two nuts 26 and 27 are embedded in the upper surface of the mold layer 20. The nuts 26 and 27 correspond to openings provided in the external connection portions 245 and 255 of the leads 24 and 25, respectively.
次に、図９（ｃ）に示されるように、リード２４、２５の外部接続部２４５、２５５を内側に向かって折り曲げる。この際、外部接続部２４５、２５５にある開口部と、ナット２６、２７とが対応する位置となっていれば、上方から、この開口部にビス２８、２９を貫通させることにより、配線を外部接続部２４５、２５５にビス止めして固定することができる。 Next, as shown in FIG. 9C, the external connection portions 245 and 255 of the leads 24 and 25 are bent inward. At this time, if the openings in the external connection portions 245 and 255 and the nuts 26 and 27 are in corresponding positions, the wires 28 and 29 are passed through the openings from above, so that the wiring is connected to the outside. The connecting portions 245 and 255 can be fixed with screws.
すなわち、モールド層２０を形成後に、図９（ｂ）に示された形態でナット２６、２７をモールド層２０の上面に設置することにより、配線の接続を容易に行うことができる。 That is, after the mold layer 20 is formed, the wirings can be easily connected by installing the nuts 26 and 27 on the upper surface of the mold layer 20 in the form shown in FIG. 9B.
外部接続部２４５、２５５を内側に向かって折り曲げる際には、リード２４、２５に外部から大きな力が加わる。しかしながら、こうした場合においても、上記の構造の半導体モジュール１０においては、リード２４，２５自身の機械的強度、あるいは、これが金属ベース１１に固定された機械的強度が高いために、高い信頼性を保つことができる。こうした構成は、各リードをモールド層の辺部に配列させることができるため、ダイオードチップ（半導体チップ）が複数ある場合には、特に有効である。 When the external connection portions 245 and 255 are bent inward, a large force is applied to the leads 24 and 25 from the outside. However, even in such a case, the semiconductor module 10 having the above structure maintains high reliability because the mechanical strength of the leads 24 and 25 themselves or the mechanical strength of the leads 24 and 25 fixed to the metal base 11 is high. be able to. Such a configuration is particularly effective when there are a plurality of diode chips (semiconductor chips) because the leads can be arranged on the sides of the mold layer.
なお、上記の例では、単一の金属ベースに２つのダイオードチップを搭載し、モールド層の１辺にリードを配置した例について記載したが、搭載するダイオードチップの数、リードを配置する辺は任意である。例えば、ダイオードチップの数を４個として、半導体モジュールにおける対向する２辺から内側に向かう２個ずつのリードを用いた構成の一例の外観斜視図が図１０である。この半導体モジュール４０においては、金属ベース４１上に４つのダイオードチップ（図示せず）が搭載され、モールド層５０で封止されている。金属ベース４１（モールド層５０）の一辺に沿ってリード５１、５２の外部接続部が形成され、この辺と対向する一辺に沿ってリード５３、５４の外部接続部が形成されている。リード５１〜５４の構成は、前記のリード１４、２４等と同様とすることができる。従って、この構造の半導体モジュール４０も、前記の例と同様の構造とすることができ、同様に製造することができることは明らかである。 In the above example, two diode chips are mounted on a single metal base and leads are arranged on one side of the mold layer. However, the number of diode chips to be mounted and the sides on which the leads are arranged are as follows. Is optional. For example, FIG. 10 is an external perspective view of an example of a configuration in which the number of diode chips is four and two leads inward from two opposite sides of the semiconductor module are used. In this semiconductor module 40, four diode chips (not shown) are mounted on a metal base 41 and sealed with a mold layer 50. The external connection portions of the leads 51 and 52 are formed along one side of the metal base 41 (mold layer 50), and the external connection portions of the leads 53 and 54 are formed along one side facing this side. The configuration of the leads 51 to 54 can be the same as that of the leads 14 and 24 described above. Therefore, it is obvious that the semiconductor module 40 having this structure can have the same structure as the above example and can be manufactured in the same manner.
なお、上記の例では、金属ベースにダイオードのアノード電極を接続し、リードにカソード電極を接続する構成としたが、これらが逆であっても同様の効果を奏することは明らかである。また、ｐｎ接合を用いたダイオードだけでなく、ショットキーダイオード等、２つの電極端子を用いて駆動する半導体デバイスを用いた半導体モジュールであれば、同様の構成を使用することができることは明らかである。 In the above example, the anode electrode of the diode is connected to the metal base, and the cathode electrode is connected to the lead. However, it is obvious that the same effect can be obtained even if these are reversed. In addition, it is obvious that a similar configuration can be used in a semiconductor module using a semiconductor device driven using two electrode terminals, such as a Schottky diode as well as a diode using a pn junction. .
１０、４０ 半導体モジュール
１１、４１ 金属ベース
１２、１３ ダイオードチップ（半導体チップ）
１４、１５、２４、２５、５１〜５４ リード
１６、１７ 絶縁部
１８ 接合層
２０、５０ モールド層
３１ 第１の型枠
３２ 第２の型枠
３３ 第３の型枠
１１１、１１２ 凸部
１１３、１１４ 凹部
１２１ ｎ型基板
１２２ 絶縁層
１２３ ｐ型層
１２４ アノード電極（第１の電極）
１２５ カソード電極（第２の電極）
１４１、２４１ チップ接続部
１４２、２４２ ベース固定部
１４３、２４３ 緩衝部
１４４、２４４ 引出部
１４５、２４５、２５５ 外部接続部
２４６、２５６ リード下部
２４７、２５７ リード上部
３１１ 下側面
３１２ 上側面
３１３ 金属ベース嵌合部
３１４、３１５ リード嵌合部
３２１、３２２ ダイオードチップ嵌合部
３２３、３２４ 絶縁部形成部
３３１、３３２ リード形成部
10, 40 Semiconductor module 11, 41 Metal base 12, 13 Diode chip (semiconductor chip)
14, 15, 24, 25, 51-54 Lead 16, 17 Insulating part 18 Bonding layer 20, 50 Mold layer 31 First mold 32 Second mold 33 Third mold 111, 112 Convex 113, 114 Recess 121 N-type substrate 122 Insulating layer 123 P-type layer 124 Anode electrode (first electrode)
125 cathode electrode (second electrode)
141, 241 Chip connection part 142, 242 Base fixing part 143, 243 Buffer part 144, 244 Lead part 145, 245, 255 External connection part 246, 256 Lead lower part 247, 257 Lead upper part 311 Lower side face 312 Upper side face 313 Metal base fitting Joint portion 314, 315 Lead fitting portion 321, 322 Diode chip fitting portion 323, 324 Insulating portion forming portion 331, 332 Lead forming portion
Claims (9)
前記金属ベースには、前記半導体チップの一方の主面よりも小さくかつ前記第１の電極よりも大きな凸部が形成され、当該凸部の上面には、前記第１の電極よりも広い凹部が形成され、
前記半導体チップが、前記凸部の上面と前記一方の主面とが当接する形態で、前記凹部中において前記金属ベースと前記第１の電極とが接合材によって接合されて固定されたことを特徴とする半導体モジュール。 A plurality of semiconductor chips having two main surfaces facing each other, a first electrode provided on a part of one main surface, and a second electrode provided on the other main surface are provided on a metal base. The arranged configuration is a semiconductor module sealed in a mold layer,
The metal base has a convex portion that is smaller than one main surface of the semiconductor chip and larger than the first electrode, and a concave portion wider than the first electrode is formed on the upper surface of the convex portion. Formed,
In the semiconductor chip, the metal base and the first electrode are bonded and fixed by a bonding material in the concave portion in a form in which the upper surface of the convex portion and the one main surface are in contact with each other. A semiconductor module.
前記半導体チップにおける他方の主面と略平行に形成され、前記半導体チップと接合されるチップ接続部と、
当該チップ接続部と略垂直に形成され、前記モールド層の上面から突出するように形成された外部接続部と、
前記絶縁部を介して前記金属ベース上に固定されるベース固定部と、
前記チップ接続部と前記ベース固定部とを接続し、弾性変形する緩衝部と、
を具備することを特徴とする請求項３に記載の半導体モジュール。 The lead is
A chip connecting portion formed substantially parallel to the other main surface of the semiconductor chip and bonded to the semiconductor chip;
An external connection portion formed substantially perpendicular to the chip connection portion and protruding from the upper surface of the mold layer;
A base fixing part fixed on the metal base via the insulating part;
A buffer portion that connects the chip connecting portion and the base fixing portion and elastically deforms;
The semiconductor module according to claim 3, comprising:
前記チップ接続部と前記緩衝部とが一体化されたリード下部と、
前記外部接続部と前記ベース固定部とが一体化されたリード上部と、
が接合されて形成されたことを特徴とする請求項４に記載の半導体モジュール。 The lead is
A lower lead portion in which the chip connecting portion and the buffer portion are integrated;
An upper portion of the lead in which the external connection portion and the base fixing portion are integrated;
The semiconductor module according to claim 4, which is formed by bonding.
前記モールド層の上面において、前記外部接続部が前記モールド層の上面に沿って折り曲げられた際に前記開口部と対応する箇所に、ナットが設置されたことを特徴とする請求項４又は５に記載の半導体モジュール。 The external connection part is provided with an opening,
6. The nut according to claim 4, wherein a nut is installed at a position corresponding to the opening when the external connection portion is bent along the upper surface of the mold layer on the upper surface of the mold layer. The semiconductor module as described.
第１の型枠の上に前記金属ベースを固定する金属ベース固定工程と、
前記半導体チップ、前記絶縁部に対応した貫通孔が設けられた第２の型枠を前記金属ベース上に設置し、前記半導体チップ、前記絶縁部を前記第２の型枠における貫通孔中に設置して前記金属ベース上に接合するチップ固定工程と、
前記第２の型枠を除去した後に、前記金属ベース上に、前記リードに対応した貫通孔が設けられた第３の型枠を設置し、前記リードを前記第３の型枠における貫通孔中で前記半導体チップ及び前記絶縁部に接合するリード接合工程と、
を具備することを特徴とする、半導体モジュールの製造方法。 A semiconductor module manufacturing method for manufacturing the semiconductor module according to claim 4,
A metal base fixing step of fixing the metal base on the first mold,
A second mold having a through hole corresponding to the semiconductor chip and the insulating part is installed on the metal base, and the semiconductor chip and the insulating part are installed in a through hole in the second mold. And a chip fixing step for joining on the metal base,
After removing the second formwork, a third formwork provided with a through-hole corresponding to the lead is installed on the metal base, and the lead is placed in the through-hole in the third formwork. A lead bonding step for bonding to the semiconductor chip and the insulating portion;
A method for manufacturing a semiconductor module, comprising:
第１の型枠の上に前記金属ベースを固定する金属ベース固定工程と、
前記半導体チップ、前記絶縁部に対応した貫通孔が設けられた第２の型枠を前記金属ベース上に設置し、前記半導体チップ、前記絶縁部を前記第２の型枠における貫通孔中に設置して前記金属ベース上に接合するチップ固定工程と、
前記第２の型枠を除去した後に、前記金属ベース上に、前記リードに対応した貫通孔が設けられた第３の型枠を設置し、前記リード上部及び前記リード下部を前記第３の型枠中の貫通孔中に設置し、前記リード上部と前記リード下部、前記リード上部と前記絶縁部、及び前記リード下部と前記半導体チップ、をそれぞれ接続するリード接合工程と、
を具備することを特徴とする、半導体モジュールの製造方法。 A semiconductor module manufacturing method for manufacturing the semiconductor module according to claim 5,
A metal base fixing step of fixing the metal base on the first mold,
A second mold having a through hole corresponding to the semiconductor chip and the insulating part is installed on the metal base, and the semiconductor chip and the insulating part are installed in a through hole in the second mold. And a chip fixing step for joining on the metal base,
After removing the second formwork, a third formwork provided with a through hole corresponding to the lead is installed on the metal base, and the upper part of the lead and the lower part of the lead are connected to the third mold. A lead bonding step that is installed in a through hole in a frame, and connects the upper portion of the lead and the lower portion of the lead, the upper portion of the lead and the insulating portion, and the lower portion of the lead and the semiconductor chip;
A method for manufacturing a semiconductor module, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010200964A JP2012059876A (en) | 2010-09-08 | 2010-09-08 | Semiconductor module and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010200964A JP2012059876A (en) | 2010-09-08 | 2010-09-08 | Semiconductor module and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012059876A true JP2012059876A (en) | 2012-03-22 |
Family
ID=46056632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010200964A Pending JP2012059876A (en) | 2010-09-08 | 2010-09-08 | Semiconductor module and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012059876A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783761A (en) * | 2017-01-11 | 2017-05-31 | 昆山晨伊半导体有限公司 | A kind of multitower diode (led) module and preparation method thereof |
| CN109509735A (en) * | 2018-12-28 | 2019-03-22 | 山东省半导体研究所 | A kind of novel automobile diode frame |
| WO2019167254A1 (en) * | 2018-03-02 | 2019-09-06 | 新電元工業株式会社 | Semiconductor device and method for producing semiconductor device |
| WO2023042372A1 (en) * | 2021-09-17 | 2023-03-23 | 三菱電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5076560A (en) * | 1973-11-12 | 1975-06-23 | ||
| JPS61139054A (en) * | 1984-12-11 | 1986-06-26 | Toshiba Corp | Semiconductor device |
| JPS6290936A (en) * | 1985-06-25 | 1987-04-25 | Fujitsu Ltd | Soldering method for chip-shaped part |
| JPH0297055A (en) * | 1988-10-04 | 1990-04-09 | Fuji Electric Co Ltd | Semiconductor device |
| JPH0613537A (en) * | 1992-06-29 | 1994-01-21 | Fuji Electric Co Ltd | Semiconductor device |
| JPH088395A (en) * | 1994-06-21 | 1996-01-12 | Nissan Motor Co Ltd | Mounting structure for power device chip |
| JPH0846086A (en) * | 1994-08-03 | 1996-02-16 | Ibiden Co Ltd | Mounting structure of bare chip and heat sink |
| JPH0870071A (en) * | 1994-08-29 | 1996-03-12 | Toshiba Corp | Radiator |
| JP2002043478A (en) * | 2000-07-25 | 2002-02-08 | Kyocera Corp | Ceramic circuit board |
| JP2004297864A (en) * | 2003-03-26 | 2004-10-21 | Tdk Corp | Diode module and dc-dc converter |
| JP2006019346A (en) * | 2004-06-30 | 2006-01-19 | Mitsubishi Materials Corp | Structure, power module substrate, power module employing the substrate, and their production process |
| JP2006190860A (en) * | 2005-01-07 | 2006-07-20 | Powered Kk | Diode |
| JP2008235651A (en) * | 2007-03-22 | 2008-10-02 | Fuji Electric Device Technology Co Ltd | Semiconductor device and manufacturing method therefor |
-
2010
- 2010-09-08 JP JP2010200964A patent/JP2012059876A/en active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5076560A (en) * | 1973-11-12 | 1975-06-23 | ||
| JPS61139054A (en) * | 1984-12-11 | 1986-06-26 | Toshiba Corp | Semiconductor device |
| JPS6290936A (en) * | 1985-06-25 | 1987-04-25 | Fujitsu Ltd | Soldering method for chip-shaped part |
| JPH0297055A (en) * | 1988-10-04 | 1990-04-09 | Fuji Electric Co Ltd | Semiconductor device |
| JPH0613537A (en) * | 1992-06-29 | 1994-01-21 | Fuji Electric Co Ltd | Semiconductor device |
| JPH088395A (en) * | 1994-06-21 | 1996-01-12 | Nissan Motor Co Ltd | Mounting structure for power device chip |
| JPH0846086A (en) * | 1994-08-03 | 1996-02-16 | Ibiden Co Ltd | Mounting structure of bare chip and heat sink |
| JPH0870071A (en) * | 1994-08-29 | 1996-03-12 | Toshiba Corp | Radiator |
| JP2002043478A (en) * | 2000-07-25 | 2002-02-08 | Kyocera Corp | Ceramic circuit board |
| JP2004297864A (en) * | 2003-03-26 | 2004-10-21 | Tdk Corp | Diode module and dc-dc converter |
| JP2006019346A (en) * | 2004-06-30 | 2006-01-19 | Mitsubishi Materials Corp | Structure, power module substrate, power module employing the substrate, and their production process |
| JP2006190860A (en) * | 2005-01-07 | 2006-07-20 | Powered Kk | Diode |
| JP2008235651A (en) * | 2007-03-22 | 2008-10-02 | Fuji Electric Device Technology Co Ltd | Semiconductor device and manufacturing method therefor |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783761A (en) * | 2017-01-11 | 2017-05-31 | 昆山晨伊半导体有限公司 | A kind of multitower diode (led) module and preparation method thereof |
| CN106783761B (en) * | 2017-01-11 | 2023-12-08 | 昆山晨伊半导体有限公司 | Multi-tower diode module and preparation method thereof |
| WO2019167254A1 (en) * | 2018-03-02 | 2019-09-06 | 新電元工業株式会社 | Semiconductor device and method for producing semiconductor device |
| JP6619120B1 (en) * | 2018-03-02 | 2019-12-11 | 新電元工業株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| CN109509735A (en) * | 2018-12-28 | 2019-03-22 | 山东省半导体研究所 | A kind of novel automobile diode frame |
| CN109509735B (en) * | 2018-12-28 | 2024-04-05 | 山东省半导体研究所 | Novel automobile-used diode frame |
| WO2023042372A1 (en) * | 2021-09-17 | 2023-03-23 | 三菱電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4613077B2 (en) | Semiconductor device, electrode member, and method for manufacturing electrode member | |
| JP4576448B2 (en) | Power semiconductor device | |
| US10461012B2 (en) | Semiconductor module with reinforcing board | |
| JP2008259267A5 (en) | ||
| JP4885046B2 (en) | Power semiconductor module | |
| KR101734712B1 (en) | Power module | |
| JP5935374B2 (en) | Manufacturing method of semiconductor module | |
| JP2006261168A (en) | Semiconductor device | |
| WO2015025447A1 (en) | Semiconductor devices | |
| JP5734216B2 (en) | Power semiconductor device and method for manufacturing power semiconductor device | |
| JP2012059876A (en) | Semiconductor module and manufacturing method of the same | |
| JP2014013878A (en) | Electronic apparatus | |
| JP2012074730A (en) | Power semiconductor module | |
| JP4458028B2 (en) | Semiconductor device | |
| JP6010942B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2012089563A (en) | Semiconductor module | |
| JP5904041B2 (en) | Semiconductor device | |
| KR101766082B1 (en) | Power module | |
| JP5619232B2 (en) | Semiconductor device and method for manufacturing electrode member | |
| JP4715283B2 (en) | Power converter and manufacturing method thereof | |
| JP2013113638A (en) | Semiconductor device | |
| JP7118205B1 (en) | Semiconductor device and semiconductor module using the same | |
| JP2009246053A (en) | Diode having frame board | |
| JP2012182253A (en) | Semiconductor device | |
| JP2022079287A (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141021 |