JP2012049503A - Inspection device for semiconductor device, and inspection method for semiconductor device - Google Patents
Inspection device for semiconductor device, and inspection method for semiconductor device Download PDFInfo
- Publication number
- JP2012049503A JP2012049503A JP2011075364A JP2011075364A JP2012049503A JP 2012049503 A JP2012049503 A JP 2012049503A JP 2011075364 A JP2011075364 A JP 2011075364A JP 2011075364 A JP2011075364 A JP 2011075364A JP 2012049503 A JP2012049503 A JP 2012049503A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- semiconductor device
- group
- data
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、半導体装置の検査装置及び半導体装置の検査方法に関する。 The present invention relates to a semiconductor device inspection apparatus and a semiconductor device inspection method.
近年の半導体装置の製造工程では、導電パターンの高集積化が進んでいる。このために、導電パターンに異物等が付着して回路がショートしたりしていないことを確認する欠陥検査の重要性が増している。 In recent semiconductor device manufacturing processes, conductive patterns are highly integrated. For this reason, the importance of defect inspection for confirming that foreign matter or the like has adhered to the conductive pattern and the circuit is not short-circuited is increasing.
従来の欠陥検査は、半導体装置の製造過程において半導体ウェハ上に付着した異物や半導体パターンの欠陥等をインラインで検査していた。このような検査工程では、欠陥検査装置を用いて異物や欠陥等の座標を取得する。さらに、半導体ウェハ上に半導体回路を製造した後、電気特性を試験して半導体回路の動作を確認する。異常が発見された半導体回路については、光学顕微鏡や走査型電子顕微鏡を用いて詳細な観察を行う。この後、欠陥検査装置で取得した異物や欠陥等の相関を調べ、半導体回路の異常の原因となった工程や製造装置を特定し、生産条件の見直しや装置のメンテナンスを実施するための判断材料としていた。 In the conventional defect inspection, foreign matter adhering to the semiconductor wafer, defects in the semiconductor pattern, and the like are in-line inspected during the manufacturing process of the semiconductor device. In such an inspection process, a coordinate such as a foreign object or a defect is acquired using a defect inspection apparatus. Furthermore, after manufacturing the semiconductor circuit on the semiconductor wafer, the electrical characteristics are tested to confirm the operation of the semiconductor circuit. A semiconductor circuit in which an abnormality is found is observed in detail using an optical microscope or a scanning electron microscope. After this, the correlation between the foreign matter and defects acquired by the defect inspection device is examined, the process and manufacturing device that caused the abnormality of the semiconductor circuit is identified, the judgment material for reviewing the production conditions and carrying out the maintenance of the device I was trying.
ここで、欠陥の有無を判定する方法としては、半導体ウェハ表面の外観を撮像し、画像信号に基づいて得られる輝度信号を利用することが知られている。この欠陥の判定方法では、検査対象となる部分の輝度信号と、比較基準となる部分の輝度信号を比較し、その差分が予め定められた欠陥検出用の閾値以上であれば欠陥であると判定していた。 Here, as a method for determining the presence / absence of a defect, it is known to capture the appearance of the surface of a semiconductor wafer and use a luminance signal obtained based on the image signal. In this defect determination method, the luminance signal of the portion to be inspected is compared with the luminance signal of the portion to be compared, and if the difference is equal to or greater than a predetermined defect detection threshold, the defect is determined to be a defect. Was.
ここで、欠陥検出用の閾値は、予め用意された複数の閾値から最適なものを選択して使用される。具体的には、基板表面の画像データを取得し、欠陥がない場合のデータとの諧調値の差を算出する。この諧調値の差が閾値を越えたら、欠陥であるとし、その数をカウントする。このような欠陥数のカウントを各閾値に対して行い、欠陥数の標準偏差が最も小さくなる閾値の値を算出し、このときの閾値を最終的な閾値として採用する。 Here, the optimum threshold for defect detection is selected from a plurality of thresholds prepared in advance. Specifically, image data of the substrate surface is acquired, and a difference in gradation value from the data when there is no defect is calculated. If the difference between the gradation values exceeds the threshold value, it is determined that there is a defect and the number is counted. Such a count of the number of defects is performed for each threshold value, a threshold value with the smallest standard deviation of the number of defects is calculated, and the threshold value at this time is adopted as the final threshold value.
また、欠陥検査の効率を向上させるために、半導体ウェハの画像データを所定サイズの画像ブロックに分割して検査を行う方法が知られている。この場合には、画像ブロック内の輝度差が所定の閾値以上であれば、その画像ブロックは回路パターンが密に配置されていると判定する。このような領域の欠陥は、回路パターンが密であるために、電気試験の結果に影響を及ぼす可能性が高いと分類される。一方、画像ブロック内の輝度差が所定の閾値未満であれば、その画像ブロックは回路パターンが疎であると判定する。このような領域の欠陥は、回路パターンが疎であるために、電気試験の結果に影響を及ぼす可能性が低いと分類される。 In order to improve the efficiency of defect inspection, a method is known in which image data of a semiconductor wafer is divided into image blocks of a predetermined size for inspection. In this case, if the luminance difference in the image block is greater than or equal to a predetermined threshold, it is determined that the circuit pattern is densely arranged in the image block. Such a defect in the region is classified as having a high possibility of affecting the result of the electrical test because the circuit pattern is dense. On the other hand, if the luminance difference in the image block is less than a predetermined threshold value, it is determined that the circuit block has a sparse circuit pattern. Such a defect in the region is classified as having a low possibility of affecting the result of the electrical test because the circuit pattern is sparse.
回路パターンが密に配置されている画像ブロックの領域の欠陥が、電気試験の結果に影響を及ぼす可能性の高い欠陥と考えられるので、その領域を優先的に光学顕微鏡等で検査する。これにより、半導体回路の異常の原因の解析の効率化が図れられる。 Since the defect in the area of the image block in which the circuit patterns are densely arranged is considered to be a defect having a high possibility of affecting the result of the electrical test, the area is preferentially inspected with an optical microscope or the like. Thereby, the efficiency of the analysis of the cause of the abnormality of the semiconductor circuit can be improved.
しかしながら、従来の検査方法では、電気試験の結果に影響を及ぼす可能性が低い欠陥を、電気試験の結果に影響を及ぼす可能性が高い欠陥であると判定してしまうことがあった。これは、半導体ウェハの研磨速度や成膜速度がウェハ面内でばらつきを有する場合に、そのようなばらつきに起因する膜厚差などによって画像ブロック内での輝度信号の測定誤差が大きくなることがあるからである。このような現象は、特に半導体ウェハの周辺部分で発生し易かった。 However, in the conventional inspection method, a defect having a low possibility of affecting the result of the electrical test may be determined as a defect having a high possibility of affecting the result of the electrical test. This is because when the polishing speed or film formation speed of the semiconductor wafer has variations within the wafer surface, the measurement error of the luminance signal in the image block may increase due to the film thickness difference caused by such variations. Because there is. Such a phenomenon is particularly likely to occur in the peripheral portion of the semiconductor wafer.
このように、本来は電気特性に影響を及ぼす可能性の低い欠陥が、電気特性に影響を及ぼす可能性の高い欠陥であると誤判定されると、その後に光学顕微鏡等で検査する欠陥数が多くなってしまう。その結果、検査時間に多くの時間が必要になる。さらに、電気特性に影響を与えない欠陥が多く含まれることで、欠陥と電気特性の相関が取り難くなり、電気特性を低下させる原因の特定が困難になる。 Thus, if a defect that is unlikely to affect the electrical characteristics is erroneously determined to be a defect that is likely to affect the electrical characteristics, the number of defects that are subsequently inspected by an optical microscope or the like is reduced. It will increase. As a result, a lot of time is required for the inspection time. Further, since many defects that do not affect the electrical characteristics are included, it becomes difficult to correlate the defects with the electrical characteristics, and it becomes difficult to identify the cause of the deterioration of the electrical characteristics.
また、複数の品種の半導体装置を１つの製造ラインで生産するときには、品種ごとに欠陥判定用の閾値を設定することが望ましい。しかしながら、品種ごとに閾値を決定する工程が必要になるので、閾値を設定するための作業に時間がかかった。さらに、半導体装置の品種の変更や追加があった場合には、その都度、閾値を設定するための作業が必要であった。さらに、代表的な品種の閾値を用いて他の品種の欠陥検査を行うと、代表品種に対してパターンの形状や配置が大きく異なる品種では、判定誤差を生じ易かった。
本発明は、半導体装置の欠陥を効率良く検査できる半導体装置の検査装置及び半導体装置の検査方法を提供することを目的とする。
In addition, when a plurality of types of semiconductor devices are produced on one production line, it is desirable to set a threshold value for defect determination for each type. However, since a process for determining a threshold for each product type is required, it takes time to set the threshold. Furthermore, whenever there is a change or addition of the type of semiconductor device, it is necessary to perform an operation for setting a threshold value. Further, when defect inspection of other varieties is performed using the threshold values of the representative varieties, it is easy to generate a determination error in varieties whose pattern shape and arrangement are significantly different from the representative varieties.
It is an object of the present invention to provide a semiconductor device inspection apparatus and a semiconductor device inspection method capable of efficiently inspecting defects in the semiconductor device.
実施の形態の一観点によれば、基板に形成されたパターンを撮像して画像信号を作成する工程と、前記画像信号を輝度信号に変換し、前記輝度信号の大きさによって前記基板を撮像した複数の画素を複数のグループに分類する工程と、前記グループ内の前記画素の輝度信号の信号レベルと、前記グループ毎に設定された前記輝度信号の閾値とを比較し、前記閾値を越えていた場合に、その画素を欠陥と判定する工程と、を含む半導体装置の欠陥検査方法が提供される。 According to one aspect of the embodiment, a step of imaging a pattern formed on a substrate to create an image signal, the image signal is converted into a luminance signal, and the substrate is imaged according to the magnitude of the luminance signal The step of classifying a plurality of pixels into a plurality of groups, the signal level of the luminance signal of the pixels in the group, and the threshold value of the luminance signal set for each group were compared, and the threshold value was exceeded In some cases, there is provided a method for inspecting a defect of a semiconductor device including a step of determining the pixel as a defect.
また、実施の形態の別の観点によれば、基板に形成されたパターンを撮像して得られる画像信号を輝度信号に変換する信号変換部と、前記輝度信号の大きさによって、前記基板を撮像した複数の画素を複数のグループに分類する領域分類部と、前記グループごとに設定された閾値を有し、前記パターンの欠陥を前記グループごとに検出する判定部と、を含む半導体装置の欠陥検出装置が提供される。 According to another aspect of the embodiment, the substrate is imaged according to a signal conversion unit that converts an image signal obtained by imaging a pattern formed on the substrate into a luminance signal, and the magnitude of the luminance signal. A defect detection of a semiconductor device, comprising: a region classification unit that classifies the plurality of pixels into a plurality of groups; and a determination unit that has a threshold set for each group and detects a defect of the pattern for each group An apparatus is provided.
また、実施の形態のさらに別の観点によれば、半導体装置のパターンの疎密に応じて分けた複数の領域のうち少なくとも１つを有するテンプレートを取得する工程と、前記複数の領域に対応する少なくとも１つの選択領域を前記テンプレートにより選択する工程と、前記半導体装置表面の画像を取得する工程と、前記画像のうち前記選択領域の欠陥位置を欠陥位置データとして抽出する工程と、を含む半導体装置の欠陥検査方法が提供される。 According to still another aspect of the embodiment, a step of obtaining a template having at least one of a plurality of regions divided according to the density of the pattern of the semiconductor device, and at least corresponding to the plurality of regions A step of selecting one selection region by the template, a step of acquiring an image of the surface of the semiconductor device, and a step of extracting a defect position of the selection region as defect position data from the image. A defect inspection method is provided.
また、実施の形態のさらに別の観点によれば、半導体装置のパターンの疎密に応じて複数の領域に区分けしたテンプレートを取得するテンプレート選択部と、前記テンプレートを用いて、前記複数の領域のうち選択した領域内に形成された欠陥位置を輝度の大きさに基づいて抽出し、抽出された前記欠陥位置における拡大画像の取得を拡大画像取得部に指示する欠陥位置データを作成する位置抽出部と、を含む半導体装置の欠陥検査装置が提供される。 According to still another aspect of the embodiment, a template selection unit that obtains a template divided into a plurality of regions according to the density of the pattern of the semiconductor device, and using the template, A position extraction unit that extracts defect positions formed in the selected region based on the magnitude of brightness and creates defect position data that instructs the enlarged image acquisition unit to acquire an enlarged image at the extracted defect position; , A semiconductor device defect inspection apparatus is provided.
表面画像の輝度信号を複数のグループに分類し、グループごとに設定された閾値で欠陥の検査を行うので、半導体装置の電気特性に影響を与える可能のある欠陥を効率良く抽出することが可能になる。
また、半導体装置のパターンの疎密に応じて分けた複数の領域のうち少なくとも１つを有するテンプレートを使用して、半導体装置のうち必要な領域をテンプレートにより選択することにより欠陥箇所を正確に特定することができ、検査のスループットを向上することができる。
The luminance signal of the surface image is classified into a plurality of groups, and defects are inspected with a threshold set for each group, so that defects that may affect the electrical characteristics of the semiconductor device can be extracted efficiently. Become.
In addition, using a template having at least one of a plurality of regions divided according to the density of the pattern of the semiconductor device, a necessary portion of the semiconductor device is selected by the template, so that a defective portion is accurately identified. And the inspection throughput can be improved.
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
The objects and advantages of the invention will be realized and attained by means of the elements and combinations particularly pointed out in the appended claims.
It should be understood that the foregoing general description and the following detailed description are exemplary and explanatory only and are not intended to limit the invention.
（第１の実施の形態）
図１に第１の実施の形態に係る半導体装置の検査装置の概略構成を示す。
半導体装置の欠陥検査装置（以下、欠陥検査装置）１は、半導体ウェハ２の画像を取得する外観検査部３と、データ処理を行うデータ処理部４とを有する。
(First embodiment)
FIG. 1 shows a schematic configuration of an inspection apparatus for a semiconductor device according to the first embodiment.
A defect inspection apparatus (hereinafter, defect inspection apparatus) 1 for a semiconductor device includes an
外観検査部３は、半導体ウェハ２を載置するステージ１０を有する。ステージ１０は、直交する２方向に半導体ウェハ２を水平移動可能なＸステージ１１とＹステージ１２とを有し、半導体ウェハ２を保持するホルダ１３には、半導体ウェハ２を位置決めする位置決めピン１４が設けられている。
また、外観検査部３は、半導体ウェハ２上に配置されるＣＣＤ（Charge Coupled Device）センサを有する撮像カメラ１５と、半導体ウェハ２を照らす照明装置１６とが設けられている。撮像カメラ１５の出力は、データ処理部４に接続されている。外観検査部３の構成は、図示した構成に限定されない。例えば、外観検査部３は、半導体ウェハ２の位置を固定し、撮像カメラ１５を移動させる構成でも良い。
The
The
データ処理部４は、ＣＰＵ（Central Processing Unit）やＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）を含んで構成される制御部２１を有する。さらに、データ処理部４には、データを表示するディスプレイなどの表示部２２と、データの入出力を制御する入出力制御部２３と、データを記憶する記憶部２４とが設けられている。
The
ここで、制御部２１は、記憶部２４に記憶されている欠陥検査用のプログラムを実行することで各種の機能を実現する。この実施の形態の制御部２１は、信号変換部３１と、領域分類部３２と、感度設定部３３と、判定部３４と、検査制御部３５とに機能分割できる
。
信号変換部３１は、画像信号を輝度信号に変換する。領域分類部３２は、輝度信号に基づいて画素を複数のグループに分類する。感度設定部３３は、欠陥検出の感度をグループ毎に設定する。判定部３４は、グループ毎の感度に応じて欠陥判定を行う。検査制御部３５は、外観検査部３の動作を制御する。
Here, the
The
入出力制御部２３としては、作業者が操作するキーボード、マウスや、サーバとの通信を行う通信制御装置、外部記録装置へのデータの入出力を制御するドライブ装置、プリンタなどがある。
Examples of the input /
次に、欠陥検査装置１を用いて半導体ウェハ２に形成した半導体装置の欠陥を検査する方法について説明する。半導体装置の検査は、半導体装置の形成開始から半導体装置の形成が完了した段階までの間で少なくとも１回は実施される。
Next, a method for inspecting a defect of a semiconductor device formed on the
最初に、図２を参照して欠陥検査方法の概略について説明する。まず、ステップＳ１０１で半導体ウェハ２の表面の画像を取得する。続いて、ステップＳ１０２で半導体ウェハ２の表面を撮像して得られる画像信号を輝度信号に変換し、ステップＳ１０３で輝度信号に基づいたグループ分けを行う。さらに、ステップＳ１０４でグループ毎の検出感度を設定し、ステップＳ１０５で欠陥の判定を行う。
First, an outline of the defect inspection method will be described with reference to FIG. First, in step S101, an image of the surface of the
以下、ステップＳ１０１からステップＳ１０４について詳細に説明する。
ステップＳ１０１では、最初に半導体ウェハ２が不図示の搬送ロボットなどにより欠陥検査装置１の外観検査部３に搬入される。外観検査部３は、ホルダ１３上に半導体ウェハ２が搬入されたら、データ処理部４の検査制御部３５からの指令に基づいて位置決めピン１４を半導体ウェハ２に押し付け、半導体ウェハ２の位置決めを行う。この後、真空吸着によって半導体ウェハ２をホルダ１３に吸着保持する。隣接する
Hereinafter, step S101 to step S104 will be described in detail.
In step S101, the
続いて、ステージ１０を駆動させて、半導体ウェハ２の検査対象となる領域を撮像カメラ１５の下方に配置する。さらに、照明装置１６で半導体ウェハ２を照明しながら、撮像カメラ１５で半導体ウェハ２の表面の画像を取得する。図３に示すように、半導体ウェハ２には、複数の半導体装置４１が隣接して形成されているものとする。
撮像カメラ１５の撮像領域は、半導体ウェハ２の検査対象領域より小さいので、検査制御部３５がステージ１０のＸステージ１１及びＹステージ１２のそれぞれを駆動させて撮像位置を移動させながら、撮像カメラ１５による撮像を行う。
Subsequently, the
Since the imaging area of the
撮像カメラ１５で撮像した半導体ウェハ２の画像は、画像信号としてデータ処理部４に出力される。データ処理部４の検査制御部３５は、ステージ１０の駆動量から算出される半導体ウェハ２上の撮像位置の座標データと画像信号とを関連付けて記憶部２４に記憶する。
An image of the
続くステップＳ１０２で、データ処理部４は、信号変換部３１において光の三原色に対応するＲＧＢ信号からなる画像信号を、輝度信号及び色差信号に変換する。輝度信号は、例えば、黒を０、白を２５５とする２５６諧調のレンジ幅で変換される。これにより、半導体ウェハ２上の画像の各画素の明るさの情報である輝度信号が得られる。
In subsequent step S102, the
次に、ステップＳ１０３で半導体ウェハ２の表面画像を輝度信号に基づいてグループ分けする。
データ処理部４の領域分類部３２は、半導体ウェハ２の画像の各画素の輝度信号を５段階の輝度レベルに分類する。このようにして形成される半導体装置４１の外観の画像の一例を図４に示す。図４は、領域分類部３２によって形成され、表示部２２に表示される領
域画面４２を示している。
Next, in step S103, the surface image of the
The
領域画面４２は、半導体ウェハ２の半導体装置４１の輝度信号で分類したグループごとにマッピングした輝度画像４２Ａと、グループを列挙した識別画像４２Ｂとを有する。輝度画像４２Ａは、グループ毎に区分けされた画像からなる。識別画像４２Ｂは、輝度画像４２Ａにおいてグループごとに異なる表示形態と、グループ名と、輝度信号の諧調値とを関連付けて配置した構成を有する。
The
識別画像４２Ｂに示されるように、領域分類部３２は、輝度信号をＡグループからＥグループの５つの段階に分類する。
Ａグループの輝度レベルは、輝度信号の諧調値が０〜２５５のうちの０〜５０の画素が分類される。Ａグループに分類される領域は、半導体ウェハ２上のパターンが密に配置されており、その結果として暗い像が得られる。
As shown in the
As for the luminance level of the A group, 0 to 50 pixels among the gradation values of the luminance signal of 0 to 255 are classified. In the region classified into the A group, patterns on the
Ｂグループの輝度レベルには、輝度信号の諧調値が５１〜１００の画素が分類される。Ｃグループの輝度レベルは、輝度信号の諧調値が１０１〜１５１の画素が分類される。Ｄグループの輝度レベルには、輝度信号の諧調値が１５１〜２００の画素が分類される。Ｅグループの輝度レベルには、輝度信号の諧調値が２０１〜２５５の画素が分類される。Ｅグループに分類される領域は、半導体ウェハ２上のパターンが疎になっており、その結果として明るい像が得られる。
Pixels having a gradation value of 51 to 100 of the luminance signal are classified into the luminance level of the B group. As for the luminance level of the C group, pixels whose gradation values of the luminance signal are 101 to 151 are classified. Pixels having a gradation value of 151 to 200 of the luminance signal are classified into the luminance level of the D group. Pixels having a gradation value of 201 to 255 of the luminance signal are classified into the luminance level of the E group. In the region classified into the E group, the pattern on the
このように、各画素は、最も暗い画素のパターンの集合であるＡグループから、最も明るい画素の集合であるＥグループまでのいずれかのグループに分類される。 In this way, each pixel is classified into any group from group A, which is a set of darkest pixel patterns, to group E, which is a set of brightest pixels.
例えば、Ａグループの輝度レベルの集合としては、図５に示すような輝度画像４３Ａが得られる。同様に、Ｂグループ、Ｃグループ、Ｄグループ、Ｅグループの輝度レベルの集合としては、それぞれ図６、図７、図８、図９に示すような輝度画像４３Ｂ、輝度画像４３Ｃ、輝度画像４３Ｄ、輝度画像４３Ｅが形成される。ここで、例えば、Ｄグループを示す輝度画像４３Ｄは、Ａ，Ｂ，Ｃ，Ｅグループを示す輝度画像４３Ａ，４３Ｂ，４３Ｃ，４３Ｅを除く領域を示している。
For example, as a set of luminance levels of group A, a
データ処理部４は、図５から図９に示す画像を必ずしも形成する必要はない。しかしながら、データ処理部４は、図５から図９に示す画像を自動的に又は作業者の操作によって作成し、表示部２２に表示させたり、データとして出力したりしても良い。また、図４から図９のそれぞれの識別画面４２Ｂは、選択されているグループのみが表示されている。各領域画面４２は、識別画面４２Ｂを有さずに、輝度画像４２Ａのみを有しても良い。
The
ここで、図５から図９は、半導体ウェハ２上の１つの半導体装置４１についての輝度画像４２Ａ〜４３Ｅが表示されているが、表示部２２の１つの領域画像４２に半導体ウェハ２上の２つ以上の半導体装置４１についての輝度画像４３Ａ〜４３Ｅを表示させても良い。
Here, in FIGS. 5 to 9,
次に、ステップＳ１０４でデータ処理部４の感度設定部３３が、各グループに分類された領域ごとに検出感度を設定する。
ここで、検出感度は、以下のように設定される。まず、Ａグループの領域の輝度信号のプロファイルの一例を図１０（ａ）に示す。横軸は輝度信号の位置に相当し、縦軸は輝度信号の諧調値の大きさを示す。参考のため、図１０（ａ）には、Ａグループに分類されたパターン５１を上段に示し、下段にパターン５１及びその周囲の輝度信号の諧調値のプロファイルを示している。
Next, in step S104, the
Here, the detection sensitivity is set as follows. First, FIG. 10A shows an example of the luminance signal profile of the A group region. The horizontal axis corresponds to the position of the luminance signal, and the vertical axis represents the magnitude of the gradation value of the luminance signal. For reference, FIG. 10A shows the
パターン５１に相当する領域Ｒ１では、輝度信号の諧調値が小さい値になっている。これに対し、パターン５１の周囲の他のパターンに分類される領域Ｒ２，Ｒ３では、輝度信号の諧調値がパターン５１の輝度信号の諧調値より大きくなっている。即ち、図１０（ａ）は、パターン５１が相対的に暗く、その周囲の領域が相対的に明るいことを示している。
In the region R1 corresponding to the
Ａグループに対して感度設定部３３が設定する閾値Ｃ１Ａは、Ａグループの輝度信号の諧調値の上限値である５０より大きい値が使用される。閾値Ｃ１Ａは、予め記憶部２４に登録されている値が用いられる。
As the threshold C1A set by the
また、図１１（ａ）に示すように、Ｂグループでは、予め設定されているＢグループの欠陥検出用の閾値Ｃ１Ｂが設定されている。この閾値Ｃ１Ｂは、Ｂグループの輝度信号の諧調値の上限値である１００より大きい値であって、Ａグループの閾値Ｃ１Ａより大きい値が用いられている。
同様に、Ｃグループ、Ｄグループ、Ｅグループと輝度レベルが大きくなるにつれて、欠陥検出用の閾値として、それぞれ閾値Ｃ１Ｃ、閾値Ｃ１Ｄ、閾値Ｃ１Ｅが設けられている。これら閾値Ｃ１Ｃ〜Ｃ１Ｅは、輝度信号の諧調値のレベルが上がるごとに順番に大きい値が用いられる。
Further, as shown in FIG. 11A, in the B group, a preset threshold C1B for defect detection in the B group is set. The threshold value C1B is a value larger than 100, which is the upper limit value of the gradation value of the luminance signal of the B group, and a value larger than the threshold value C1A of the A group is used.
Similarly, as the brightness levels of the C group, the D group, and the E group increase, threshold values C1C, C1D, and C1E are provided as defect detection threshold values, respectively. These threshold values C1C to C1E are used in order of increasing value every time the gradation value of the luminance signal increases.
次に、ステップＳ１０５で判定部３４がＡ〜Ｅのグループごとに欠陥の有無を判定する。
例えば、図１０（ａ）に示すように、欠陥検査の対象領域に欠陥がない場合、Ａグループのパターン５１の輝度信号のプロファイルは、ほぼ一定の値になる。判定部３４は、パターン５１の輝度信号の諧調値とＡグループの閾値Ｃ１Ａとを比較する。Ａグループのパターン５１では、閾値Ｃ１Ａを越える輝度信号が存在しないので、判定部３４は、この領域Ｒ１に欠陥は存在しないと判定する。
Next, the
For example, as shown in FIG. 10A, when there is no defect in the defect inspection target area, the profile of the luminance signal of the
これに対し、図１０（ｂ）に示すように、パターン５１上に異物５２が載った欠陥があった場合、この領域の輝度信号のプロファイルは、異物５２のところで大きく変化する。この場合には、異物５２が載っている部分の輝度信号が大きくなっている。判定部３４は、異物５２の輝度信号の諧調値と、Ａグループの欠陥検出用の閾値Ｃ１Ａとを比較する。この場合、パターン５１上の異物５２の輝度信号の諧調値が、閾値Ｃ１Ａ以上なので、判定部３４はパターン５１に欠陥が存在すると判定する。即ち、判定部３４は、Ａグループとして分類される領域に、閾値Ｃ１Ａを越える諧調値が検出されたときに、その領域に欠陥が存在すると判定する。
On the other hand, as shown in FIG. 10B, when there is a defect in which the
この欠陥検査装置１では、Ａ〜Ｅのグループごとに欠陥検出用の閾値Ｃ１Ａ〜Ｃ１Ｅが設定されている。このために、Ａグループでは閾値Ｃ１Ａを越えて欠陥として判定されるような異物であっても、Ｅグループでは、閾値Ｃ１Ｅを越えないことがある。その結果、このような異物がＥグループに存在しても、欠陥としては判定されない。これは、Ａグループのように輝度信号の諧調値が小さい領域は、パターンが密に配置されており、この領域に欠陥が発生すると半導体装置４１の動作に影響を与え易いので、小さい閾値Ｃ１Ａを採用して欠陥の検出感度を高くしているからである。
In this
これに対し、Ｅグループは、輝度信号の諧調値が大きい領域で、パターンが疎になっており、この領域に欠陥が発生しても半導体装置４１の動作に影響を与え難いと考えられるので、閾値Ｃ１Ｅを大きくして欠陥の検出感度を低くしている。
On the other hand, the E group is an area where the gradation value of the luminance signal is large and the pattern is sparse, and even if a defect occurs in this area, it is difficult to affect the operation of the
この間のＢグループからＤグループでは、順番にパターンが密から疎に変化していると考えられるので、段階的に欠陥の検出頻度を変化させている。具体的には、Ｂグループか
らＤグループにかけて閾値Ｃ１Ｂ〜Ｃ１Ｄを徐々に大きくし、検出感度を段階的に低くしている。ここで、各閾値Ｃ１Ａ〜Ｃ１Ｅを順番に大きくしなくても良く、例えば、輝度信号の諧調値のレベルが大きい閾値Ｃ１Ｂ〜Ｃ１Ｅを、レベルの低い閾値Ｃ１Ａ〜Ｃ１Ｄ以下にしても良い。
In the meantime, from the B group to the D group, it is considered that the pattern changes from dense to sparse in order, so the defect detection frequency is changed step by step. Specifically, the thresholds C1B to C1D are gradually increased from the B group to the D group, and the detection sensitivity is lowered stepwise. Here, the threshold values C1A to C1E do not need to be increased in order. For example, the threshold values C1B to C1E having a large gradation value level of the luminance signal may be set to be lower than the low threshold values C1A to C1D.
輝度信号が閾値Ｃ１Ａ〜Ｃ１Ｅを上回り、欠陥として判定された部分は、修繕が可能であればリペア装置に搬送され、異物の除去等を行っても良い。また、半導体装置４１の製造が終了した後は、動作不良を起こした半導体装置４１を減耗させても良い。
The portion where the luminance signal exceeds the thresholds C1A to C1E and is determined to be defective may be transported to the repair device if the repair is possible, and foreign matter may be removed. In addition, after the manufacture of the
以上、説明したように、この実施の形態では、輝度信号のレベルに合わせて半導体ウェハ２上の画像を、例えば、パターン密度に応じて領域分割し、領域分割した領域ごとに設定した輝度信号の閾値Ｃ１Ａ〜Ｃ１Ｅで欠陥検出を行うようにした。これにより、輝度信号が比較的に近い領域毎に個別に欠陥を検出できる。このために、この欠陥検査方法では、バックグランドノイズの影響を受け難い。
As described above, in this embodiment, the image on the
従来では、パターンの粗密に拘らず同じ輝度信号の閾値で欠陥の有無を判定していたので、半導体回路の電気特性に影響を与える可能性が低い領域も、電気特性に影響を与える可能性の高い領域と同じ検出感度で欠陥検査を行っていた。このために、半導体ウェハの周辺部分などで膜厚がばらついていると、欠陥でない領域でも輝度信号のレベルが閾値を越えてしまうことがあった。この場合、欠陥として着目する必要がない領域も欠陥と判定されてしまう。その結果、本来は検査する必要がない部分も光学顕微鏡などによる再検査を行う必要が生じてしまい、検査効率が悪かった。 Conventionally, the presence / absence of a defect is determined based on the threshold value of the same luminance signal regardless of the density of the pattern.Therefore, an area having a low possibility of affecting the electrical characteristics of the semiconductor circuit may also affect the electrical characteristics. The defect inspection was performed with the same detection sensitivity as the high area. For this reason, if the film thickness varies in the peripheral portion of the semiconductor wafer, the level of the luminance signal sometimes exceeds the threshold even in a non-defect region. In this case, an area that does not need attention as a defect is also determined as a defect. As a result, it was necessary to re-inspect the part that originally did not need to be inspected with an optical microscope or the like, and the inspection efficiency was poor.
これに対し、この実施の形態では、半導体回路の電気特性に影響を与える可能性が低い領域は、欠陥の検出感度が低くなる。このために、従来の欠陥検査方法に比べて再検査を行うポイントの数を低減できる。さらに、半導体ウェハ２の周辺部分は、パターンが疎になっていることが多く、この領域での欠陥の検出感度を下げているので、膜厚のばらつき等による欠陥の誤判定を抑制できる。このように、半導体装置４１のパターンの疎密に応じて欠陥の検出感度を異ならせたので、電気特性に影響を与える欠陥を効率良く抽出することが可能になる。
On the other hand, in this embodiment, the defect detection sensitivity is low in a region that is unlikely to affect the electrical characteristics of the semiconductor circuit. For this reason, the number of points to be re-inspected can be reduced as compared with the conventional defect inspection method. Furthermore, the peripheral portion of the
ここで、輝度信号に応じて分類するグループの数は、５つに限定されない。 Here, the number of groups classified according to the luminance signal is not limited to five.
（第２の実施の形態）
第２の実施の形態に係る半導体装置の検査装置及び欠陥検査方法の詳細について説明する。第１の実施の形態と同じ構成要素には、同一の符号を付してある。また、重複する説明は省略する。
(Second Embodiment)
Details of the semiconductor device inspection apparatus and the defect inspection method according to the second embodiment will be described. The same components as those in the first embodiment are denoted by the same reference numerals. In addition, overlapping explanation is omitted.
図１２に示すように、半導体装置の欠陥検査装置（以下、欠陥検査装置）７２は、外観検査部３と、外観検査部３の動作制御及びデータ処理を行うデータ処理部４と、データ処理との間でデータのやりとりが可能な解析部である解析サーバ７２とを有する。外観検査部３は、第１の実施の形態と同様の構成を有する。データ処理部４は、制御部２１にサイズ情報作成部３６を有する他は第１の実施の形態と同様である。サイズ情報作成部３６は、欠陥と判定された領域のサイズを調べる機能を有する。
As shown in FIG. 12, a defect inspection apparatus (hereinafter referred to as a defect inspection apparatus) 72 for a semiconductor device includes an
解析サーバ７２は、データ処理部４との間でデータの送受信が可能なコンピュータからなる。さらに、解析サーバ７２は、電気試験装置７３にネットワークを介して接続されており、半導体ウェハ２の電気試験の結果が入力可能になっている。
The
ここで、解析サーバ７２は、ＣＰＵやＲＯＭ、ＲＡＭを含んで構成され、解析用のプロ
グラムを実行させることで欠陥解析部として機能する制御部７５と、データの入出力を制御する入出力制御部７６と、ディスプレイなどの表示部７７と、データを記憶する記憶部７８とを含んで構成されている。
Here, the
ここで、この欠陥検査装置７１では、外観検査部３を用いて取得した欠陥の情報と、半導体装置４１の電気特性データとに基づいて各グループの欠陥検出用の閾値を最適化することができる。そこで、図１３を主に参照して欠陥検査装置７１の感度設定方法の概略について説明する。
Here, in this
最初に、ステップＳ１０１で半導体ウェハ２の表面の画像を取得する。続いて、ステップＳ１０２で半導体ウェハ２の表面の画像の画像信号を輝度信号に変換し、ステップＳ１０３で輝度信号に基づいたグループ分けを行う。ステップＳ１０４でグループ毎の検出感度を設定し、ステップＳ１０５で欠陥の判定を行う。さらに、ステップＳ１０６で欠陥サイズ情報を作成し、欠陥サイズ情報に基づいてステップＳ１０７で欠陥解析を行う。この後、ステップＳ１０８で欠陥検出感度が調整される。
First, an image of the surface of the
以下、ステップＳ１０１からステップＳ１０８の詳細に説明する。ステップＳ１０１からステップＳ１０５までの処理は、第１の実施の形態と同様である。
ステップＳ１０６では、データ処理部４のサイズ情報作成部３６が検出した欠陥のサイズを調べて、グループごとに欠陥サイズ情報を作成する。欠陥サイズ情報は、欠陥の座標と、欠陥のサイズとを関連付けられている。欠陥のサイズは、欠陥として抽出される画素群の画素数から算出される。画素の大きさは、予めわかっているので、画素の大きさに画素数を掛け算すると、欠陥のサイズが得られる。
Hereinafter, the details of step S101 to step S108 will be described. The processing from step S101 to step S105 is the same as that of the first embodiment.
In step S106, the size of the defect detected by the size
ここで、図１４に欠陥サイズ情報をグラフ化したものを示す。横軸は、欠陥のサイズを示し、縦軸は欠陥数を示す。図１４は、Ａグループについて欠陥サイズを抽出した結果を示したものである。Ａグループでは、３μｍ程度の欠陥が最も多く、５μｍ以上の欠陥は検出されなかった。データ処理部４は、図１４に示すようなグラフを作成し、データとして保存したり、表示部２２等に出力したりするように構成しても良い。
Here, FIG. 14 shows a graph of the defect size information. The horizontal axis indicates the defect size, and the vertical axis indicates the number of defects. FIG. 14 shows the result of extracting the defect size for the A group. In group A, defects with a size of about 3 μm were the most, and defects with a size of 5 μm or more were not detected. The
次に、ステップＳ１０７で、解析サーバ７２の制御部７５が、領域ごとの欠陥サイズ情報と、半導体ウェハ２の電気特性の試験結果のデータから欠陥解析を行う。
ここで、半導体ウェハ２の電気特性は、電気試験装置７３を用いて行われる。例えば、半導体ウェハ２上の各半導体装置４１の半導体回路の電極パッドにプローブを当て、半導体回路設計時に作成したテストパターンを入力する。このとき得られる出力信号から半導体回路の特性を調べる。半導体回路の動作不良が確認されたときは、その半導体回路の座標データを取得する。半導体ウェハ２の検査対象となる全ての半導体回路について同様の検査を行い、動作不良を起こしている全ての半導体回路の座標データを取得することで、電気特性データが作成される。
Next, in step S <b> 107, the control unit 75 of the
Here, the electrical characteristics of the
例えば、図３の半導体ウェハ２の５×５に配列された半導体装置４１のうち、右下の４つの半導体装置４１Ａの半導体回路に動作不良が検出された場合には、これら半導体装置４１内で実際に動作不良が検出された半導体回路の座標データが抽出される。
For example, in the
このようにして得られた半導体ウェハ２の電気特性データと、欠陥サイズデータとを用いて、欠陥解析部８１が動作不良が検出された部分と、欠陥として検出された部分のマッチングを行い、動作不良が検出された座標と、その座標が属するグループと、その座標で検出された欠陥の情報とを有する欠陥解析データを作成する。
Using the electrical characteristic data and defect size data of the
図１５に欠陥解析データの画面表示の一例を示す。欠陥解析画面９０は、動作不良が計
測された４つの半導体装置の領域画面４２に、欠陥識別データ９１を重ねて表示させている。また、領域画面４２の隣には、欠陥識別データ９１のグラフィックと５つのグループを対応付けるための識別画面９２が配置されている。このような欠陥解析画面９０は、例えば、解析サーバ７２の表示部７７に表示される。
FIG. 15 shows an example of a screen display of defect analysis data. In the
欠陥識別データ９１は、輝度信号のグループを示すグループ識別データ９１Ａと、欠陥サイズのデータ９１Ｂとを有する。グループ識別データ９１Ａには、例えばＡグループが黒塗りの四角で、Ｂグループが白抜きの三角など、各グループを視覚的に区別可能なシンボルマークが採用されている。欠陥サイズのデータ９１Ｂは、数字で表され、例えば「１」であれば、欠陥サイズが１μｍであることを示す。即ち、「△―２」とは、Ｂグループの輝度レベルで検出され、サイズが２μｍの欠陥を示す。
The
欠陥識別データ９１は、電気特性の検査において動作不良と判定された半導体回路の座標データに一致するものが抽出される。このために、欠陥検査で欠陥と判定された部分であっても、半導体回路が正常に動作している部分の欠陥識別データ９１は抽出されず、画面にも表示されない。
As the
図１５に示す欠陥識別データ９１によれば、半導体回路の動作不良は、輝度レベルがＡグループの１μｍ〜４μｍの欠陥と、Ｂグループの２μｍの欠陥が原因であると考えられる。このために、このような欠陥の発生を防ぐように半導体プロセスの改良や半導体製造装置のメンテナンスを行えばよいことがわかる。
According to the
ここで、半導体装置４１を製造する過程で、欠陥検査を複数回実施していた場合には、欠陥検査を実施するごとに欠陥サイズデータが作成される。この場合、欠陥サイズデータは、欠陥の座標及び欠陥のサイズに、欠陥検査を行う前に実施したプロセスを特定する情報であるプロセスＩＤが関連付けて作成される。さらに、欠陥識別データ９１にもプロセスＩＤの情報が加えられる。欠陥識別データ９１を表示するときには、「プロセスＩＤ」−「輝度レベルのグループ識別データ」−「欠陥サイズ」のように関連付けて出力される。このために、作業者は、プロセスＩＤを確認することで、複数の工程のうち、どの工程が半導体回路の動作不良の原因になったのかを判別することが可能になる。これにより、欠陥の原因になった可能性が高い、プロセスや半導体製造装置を特定することが可能になり、プロセス改良や半導体製造装置のメンテナンスなどを実行できるようになる。
Here, when the defect inspection is performed a plurality of times in the process of manufacturing the
また、配線上の異物欠陥の上に絶縁層と配線層を形成した場合など、１つのプロセスで発生した欠陥によって、後の工程でも欠陥が発生することがある。この場合には、半導体ウェハ２の同じ座標上に２つの欠陥識別データ９１が重ねて表示される。作業者の操作によって、欠陥識別データ９１を１つずつ順番に表示させるなどすることで、欠陥の原因となったプロセスを特性することができる。
In addition, when an insulating layer and a wiring layer are formed on a foreign matter defect on a wiring, a defect generated in one process may cause a defect in a later process. In this case, two
次に、ステップＳ１０８では、欠陥識別データ９１に基づいて、データ処理部４の欠陥抽出用の閾値Ｃ１Ａ〜Ｃ１Ｅの調整が行われる。
この実施の形態では、半導体回路の電気的特性に影響を与えない欠陥を抽出しないように閾値を調整することで、欠陥検査装置７１で検出される欠陥の数を減らし、半導体ウェハ２のレビュー工程などの手間を低減させる。
Next, in step S108, based on the
In this embodiment, the threshold value is adjusted so as not to extract defects that do not affect the electrical characteristics of the semiconductor circuit, thereby reducing the number of defects detected by the
図１５の例では、Ａグループの欠陥検出用の閾値を２μｍに設定すると、欠陥サイズが１μｍの欠陥を抽出できなくなる。このために、Ａグループの閾値は１μより小さくして欠陥の検出感度を高くする必要がある。 In the example of FIG. 15, when the threshold value for defect detection of the A group is set to 2 μm, it becomes impossible to extract a defect having a defect size of 1 μm. For this reason, it is necessary to increase the defect detection sensitivity by making the threshold of the A group smaller than 1 μm.
反対に、ＣグループからＥグループに分類された欠陥は、欠陥識別データ９１の動作不
良の半導体回路の電気特性に影響を与える可能性が低いので、欠陥件検出用の閾値Ｃ１Ｃ〜Ｃ１Ｅは大きくても良い。即ち、欠陥の検出感度を下げても良いことになる。
On the other hand, defects classified from the C group to the E group have a low possibility of affecting the electrical characteristics of the defective semiconductor circuit in the
欠陥の検出感度を調整するときは、データ処理部４の感度設定部３３が各グループの欠陥検出用の閾値Ｃ１Ａ〜Ｃ１Ｅを個別に変更する。例えば、図１６に示すように、Ｅグループの閾値Ｃ１Ｅを、より大きい値の閾値Ｃ２Ｅに変更する。
これに対し、電気特性データで動作不良をみなされた箇所に欠陥識別データ９１が表示されない場合には、その領域のグループの欠陥検出用の閾値を小さくして欠陥の検出感度を上げる。
When adjusting the defect detection sensitivity, the
On the other hand, when the
これにより、データ処理部４は、半導体装置４１の電気特性に影響を与える可能性が高い領域の欠陥の検出感度を高くできる。その一方で、半導体装置４１の電気特性に影響を与える可能性が低い領域の欠陥の検出感度は、低くできる。その結果、必要な欠陥を確実に抽出し、かつ半導体装置４１の動作に影響を及ぼさない欠陥の抽出数を低減できる。欠陥を光学顕微鏡等でレビューする際に、対象となる欠陥の数を低減できるので、欠陥検査の効率が向上する。
As a result, the
欠陥検出用の閾値Ｃ１Ａ〜Ｃ１Ｅの制御は、欠陥識別データ９１に基づいて作業者がデータ処理部４を操作して実行することが好ましいが、データ処理部４の処理によって実行しても良い。この場合、解析サーバ７２で作成した欠陥解析データが、データ処理部４の感度設定部３３に送信され、感度設定部３３が閾値の調整を行う。
Control of the defect detection thresholds C1A to C1E is preferably performed by an operator operating the
具体的には、予め閾値Ｃ１Ａ〜Ｃ１Ｅを１回の処理で増減させる幅を定めておき、欠陥解析を１回行うごとに閾値を増減させる。より詳細には、動作不良が検出された部分の欠陥サイズ情報が存在しないときには、そのグループの閾値Ｃ１Ａ〜Ｃ１Ｅを所定量だけ減少させる。これに対し、動作不良が検出されない部分は、その領域のグループの閾値Ｃ１Ａ〜Ｃ１Ｅを所定量だけ増加させる。閾値の調整を行う回数は、予め定めておいても良いし、半導体ウェハ２上で検出される欠陥の数が予め定められた数に達するまで閾値の調整を行っても良い。
Specifically, a range in which the thresholds C1A to C1E are increased or decreased by one process is determined in advance, and the threshold is increased or decreased every time the defect analysis is performed. More specifically, when there is no defect size information of the portion where the operation failure is detected, the threshold values C1A to C1E of the group are decreased by a predetermined amount. On the other hand, in a portion where no malfunction is detected, the threshold values C1A to C1E of the group in that region are increased by a predetermined amount. The number of times of adjusting the threshold value may be determined in advance, or the threshold value may be adjusted until the number of defects detected on the
欠陥の検出感度を調整した後は、図２に示すステップＳ１０１からステップＳ１０５を実行して半導体装置４１の欠陥検出を行う。ここで、欠陥の検出感度を調整した後、そのまま、ステップＳ１０５の欠陥判定を実行しても良い。
After adjusting the defect detection sensitivity, steps S101 to S105 shown in FIG. 2 are executed to detect defects in the
以上、説明したように、この実施の形態では、半導体装置４１の電気特性の測定結果と、データ処理部４が欠陥を検出した結果とを組み合わせるようにしたので、半導体装置４１の動作に影響を与える欠陥を特定し易くなる。
As described above, in this embodiment, the measurement result of the electrical characteristics of the
さらに、半導体装置４１の動作に影響を与える欠陥と、動作に影響を与えない欠陥とを区別することができるので、半導体装置４１内の輝度信号のグループごとに設定される閾値を個別に調整することが可能になる。半導体装置４１のパターンの疎密に応じて欠陥の検出感度を最適化できるので、電気特性に影響を与える欠陥を効率良く抽出することが可能になり、検査工程の効率を向上できる。また、半導体装置４１の動作に影響を与える欠陥を特定し易くなるので、製造装置のメンテナンスやプロセス改良を行い易くなり、半導体装置４１の歩留まりを向上できる。
Furthermore, since defects that affect the operation of the
ここで、データ処理部４と解析サーバ７２は、１つの装置で構成しても良い。
Here, the
（第３の実施の形態）
第３の実施の形態に係る半導体装置の検査装置及び欠陥検査方法の詳細について説明す
る。第１、第２の実施の形態と同じ構成要素には、同一の符号を付してある。また、重複する説明は省略する。
(Third embodiment)
Details of the semiconductor device inspection apparatus and the defect inspection method according to the third embodiment will be described. The same components as those in the first and second embodiments are denoted by the same reference numerals. In addition, overlapping explanation is omitted.
図１７に示すように、欠陥検査装置１０１は、外観検査部３と、データ処理部４と、判定基準設定部１０２を有する。外観検査部３とデータ処理部４は、第１の実施の形態と同様の構成を有する。
As illustrated in FIG. 17, the
判定基準設定部１０２は、データ処理部４との間でデータの送受信が可能なコンピュータからなり、ＣＰＵやＲＡＭ、ＲＯＭなどを有する設定制御部１０３を有する。さらに、データの入出力を制御する入出力制御部１０４と、ディスプレイなどの表示部１０５と、データを記憶する記憶部１０６とを有している。
The determination
設定制御部１０３は、記憶部１０６に記憶されている欠陥検査用のプログラムを実行することで各種の機能を実現する。設定制御部１０３は、１つの半導体装置４１内でＡグループに分類された部分の占有率を計算する占有率計算部１１１と、占有率に基づいて半導体装置４１の種類を分類する品種分類部１１２と、に機能分割できる。
The setting
ここで、この欠陥検査装置１０１では、複数の品種の半導体装置４１を製造する場合に、その各々の半導体装置４１の欠陥検査に使用する閾値を品種ごとに決定することが可能である。そこで、図１８を主に参照して、品種ごとに閾値を設定する方法について説明する。品種ごとの閾値の設定方法は、主に、新たな品種の半導体装置４１の製造を開始する際に実施される。
Here, in this
図１８に示すように、ステップＳ１０１で半導体ウェハ２の表面の画像を取得する。続いて、ステップＳ１０２で半導体ウェハ２の表面の画像の画像信号を輝度信号に変換し、ステップＳ１０３で輝度信号に基づいたグループ分けを行う。さらに、ステップＳ２０１で、Ａグループに分類された画素の面積から半導体装置４１におけるＡグループの占有率を算出する。続いて、ステップＳ２０２で占有率に基づいて判定基準を決定し、ステップＳ２０３で判定基準と品種を関連付けて登録する。
As shown in FIG. 18, an image of the surface of the
以下、ステップＳ１０１からＳ１０３、Ｓ２０１、Ｓ２０２の詳細に説明する。ステップＳ１０１からステップＳ１０３までの処理は、第１の実施の形態と同様である。
ステップＳ２０１では、データ処理部４の領域分類部３２が、Ａグループ、即ち輝度信号の信号レベルが０〜５０の画素を抽出して測定結果データを作成する。測定結果データは、半導体ウェハ２のデータや、半導体ウェハ２中の半導体装置４１の位置を特定するデータと、その半導体装置４１内でＡグループとして抽出された画素の数とが関連付けられている。この測定結果データは、判定基準設定部１０２に送信される。
Hereinafter, steps S101 to S103, S201, and S202 will be described in detail. The processing from step S101 to step S103 is the same as that in the first embodiment.
In step S <b> 201, the
続いて、判定基準設定部１０２の占有率計算部１１１が測定結果データから、Ａグループとして抽出された画素の面積がその半導体装置４１内で占める割合を、占有率として算出する。
Subsequently, the occupancy
ここで、図１９に、複数の品種の半導体装置４１のそれぞれについて占有率を算出した結果の一例を示す。横軸は半導体装置４１のタイプを示し、縦軸はＡグループに分類される領域の占有率を示す。図１９は、Ａ〜Ｓまでの１９品種の半導体装置４１のそれぞれについての占有率を調べた結果が示されている。例えば、Ｌタイプでは、下から３マス分のマークが表示されている。さらに、一番上のマークのさらに上に占有率を示す「３０」が表示されている。占有率は、０％から１００％まで１０％刻みで表示可能になっている。このために、Ｌタイプの半導体装置４１における占有率の計算値が、例えば、３２％であって場合でも、３０％として表示される。図１９に示す占有率のグラフは、判定基準設定
部１０２の表示部１０５等に出力可能にすることが好ましい。
Here, FIG. 19 shows an example of the result of calculating the occupation ratio for each of a plurality of types of
ステップＳ２０２では、判定基準設定部１０２の品種分類部１１２が、Ａグループの占有率に応じて判定基準を決定する。
ここで、図２０に、複数の品種の半導体装置４１のそれぞれについて判定基準のランクを分類した結果の一例を示す。図２０の左側の「製品」欄は、半導体装置の品種を示している。この例では、製造ラインで、ＡタイプからＳタイプまでの１９品種の半導体装置４１を製造していることが示されている。中央の「占有率」欄は、占有率計算部１１１で計算された占有率が示されている。左側の「判定基準」欄は、品種分類部１１２で分類されたランクが表示されている。
In step S202, the
Here, FIG. 20 shows an example of a result obtained by classifying the ranks of determination criteria for each of a plurality of types of
例えば、Ｌタイプの半導体装置４１では、Ａグループの面積の占有率が３０％で、判定基準が「ｇ」である。占有率は１０％刻みで表示され、判定基準は、占有率が１００％〜９０％までが「ａ」、８９％〜８０％までが「ｂ」となっており、以下、占有率が１０％下がるごとに「ｃ」〜「ｉ」までランク付けされる。また、図２０には省略されているが、占有率が９％〜０％までが「ｊ」にランクされる。図２０に示す判定基準のグラフは、判定基準設定部１０２の表示部１０５等に出力可能にすることが好ましい。
For example, in the L
このようにして半導体装置４１の品種ごとに分類された判定基準の情報は、判定基準データとして、記憶部１０６に記憶される。判定基準データは、品種分類部１１２によって作成されるもので、半導体装置４１の品種と、判定基準のランクとが関連付けられたデータ構成、例えば、ｇランクの半導体装置４１がＬタイプ、Ｍタイプ、Ｎタイプ、Ｏタイプであることを示すデータになる。
Information on the determination criteria classified for each type of
ステップＳ２０３では、判定基準ごとに品種を登録する。
最初に、判定基準データが判定基準設定部１０２からデータ処理部４に送信される。データ処理部４では、判定基準データを記憶装置２４に記憶させる。これにより、記憶装置２４には、図２１に示すような階層構造を有する判定基準データが形成される。記憶装置２４には、判定基準のランクごとに欠陥検出用の閾値が予め登録されているので、以降、品種の情報で欠陥検出用の閾値を検索することが可能になる。
In step S203, the product type is registered for each criterion.
First, determination criterion data is transmitted from the determination
次に、例えば、Ｌタイプの半導体装置４１が製造する半導体ウェハ２の欠陥検査を行うときは、図２に示すようなフローチャートに従って処理が行われる。
ここで、ステップＳ１０４で感度を設定するときは、データ処理部４の感度設定部３３が、半導体装置４１の品種の情報で記憶装置２４の判定基準データを検索し、判定基準データに基づいて欠陥検出に用いる閾値を設定する。閾値は、判定基準のランクごと、即ち占有率ごとに予め定められており、例えば、図１０及び図１１に示すようにグループごとに設定される。半導体装置４１を輝度信号で５つのグループに分類し、品種ごと、グループごとに設定された閾値を用いて欠陥検査を行う。
Next, for example, when the defect inspection of the
Here, when the sensitivity is set in step S104, the
ここで、異なる品種の半導体装置４１であっても、判定基準が同じランクに分類される場合には、同じ閾値を用いて欠陥の検査が行われる。例えば、Ｍタイプ、Ｎタイプ及びＯタイプの半導体装置は、判定基準のランクがＬタイプと同じ「ｇ」に分類されるので、同じ閾値を使って欠陥が検査される。
Here, even if
また、新しい品種として、Ｔタイプの半導体装置４１の製造を開始する場合には、最初に、図１８のステップＳ１０１からステップＳ２０３までを実施し、Ｔタイプの半導体装置４１のＡグループの占有率及び判定基準のランクを決定する。Ｔタイプの半導体装置４１について判定基準データを作成し、データ処理部４の記憶装置２４に登録する。欠陥検査装置１０１にＴタイプの半導体装置４１が搬入されたときには、図２のフローチャート
に従って、Ｔタイプで判定基準データを検索して判定基準のランクを調べ、判定基準のランクに応じた閾値を使って欠陥の有無を調べる。
When the manufacture of the T-
特定の品種の製造が終了した場合には、データ処理部４の記憶装置２４からその品種に関する判定基準データを削除する。例えば、Ｃタイプの品種の製造が終了した場合には、図２１に示す階層構造のｂランクのデータからＣタイプのデータを削除する。
When the production of a specific product is completed, the determination reference data related to that product is deleted from the
以上、説明したように、この実施の形態では、品種の異なる半導体装置４１の欠陥検査を行う場合に、輝度信号のレベルが所定の範囲に収まる領域が半導体装置４１の上面の面積に占める割合を占有率として調べ、占有率の大きさを複数のランクに分類するようにした。
これにより、ランクに応じた閾値を用いて半導体装置４１の欠陥の有無を調べることが可能になる。パターンが密な領域が半導体装置４１の全体に占める割合が同程度の半導体装置４１は、異なる品種でも同じ閾値を使って欠陥を検査することが可能になるので、品種ごとに欠陥の検出に有効な閾値を調べる工程が不要になり、欠陥検査の効率を向上できる。
As described above, in this embodiment, when performing defect inspection of
As a result, it is possible to examine the presence or absence of defects in the
また、１つの品種を代表品種とし、代表品種に適した閾値を調べ、この閾値を使って他の半導体装置の欠陥検査を行うと、代表品種と占有率が大きく異なる半導体装置では、欠陥を見逃し易くなることがあった。この場合には、プロセスの異常などを早期に発見することが困難になる。これに対し、この実施の形態では、占有率の近い半導体装置４１で同じ閾値を使用するので、欠陥の見落としを抑制できる。
In addition, if one product type is a representative product type and a threshold value suitable for the representative product type is examined, and a defect inspection of another semiconductor device is performed using this threshold value, a defect is overlooked in a semiconductor device whose occupation rate is significantly different from the representative product type. Sometimes it became easier. In this case, it becomes difficult to detect an abnormality in the process at an early stage. On the other hand, in this embodiment, since the same threshold value is used in the
さらに、半導体回路のパターンが最も密に配置されるＡグループの占有率を調べることで、同様のパターン密度を有する半導体装置４１の欠陥検査を精度良く行える。Ａグループの占有率の代わりに、Ｂグループなど、他のグループの占有率を求めることで判定基準データを作成しても良い。
Further, by examining the occupancy ratio of the A group in which the semiconductor circuit patterns are arranged most densely, the defect inspection of the
欠陥検査装置１０１は、図１２に示すような解析サーバ７２を含んでも良い。半導体装置４１の電気特性の検査結果に応じて閾値の調整が可能になる。この場合には、判定基準設定部１０２で判定基準を決定し、各判定基準の閾値を電気試験装置７３の検査結果に基づいて最適化することが可能になり、欠陥検査の効率をさらに向上できる。
また、データ処理部４と判定基準設定部１０２は、１つの装置で構成しても良い。同様に、データ処理部４と解析サーバ７２と判定基準設定部１０２は、１つの装置で構成しても良い。
The
Further, the
（第４の実施の形態）
第４の実施の形態について図面を参照して詳細に説明する。第１〜第３の実施の形態と同じ構成要素には同一の符号を付してある。また、第１〜第３の実施の形態と重複する説明は省略する。
(Fourth embodiment)
A fourth embodiment will be described in detail with reference to the drawings. The same components as those in the first to third embodiments are denoted by the same reference numerals. Moreover, the description which overlaps with the 1st-3rd embodiment is abbreviate | omitted.
半導体ウェハ上に形成した薄膜などに欠陥が検出された場合には、半導体ウェハを拡大画像取得部である走査型電子顕微鏡（ＳＥＭ）に導入し、半導体ウェハ表面の欠陥の拡大画像を取得してプロセスの異常を検討する。
欠陥の検出数が多いときに全ての欠陥箇所の拡大画像を取得すると膨大な検査時間が必要になる。また、欠陥箇所を判断するための閾値を高くして拡大画像での欠陥の数を少なくすると、検査時間を短縮できるが、適切な欠陥の拡大画像を取得できないことがある。さらに、本来的に欠陥の原因にならない箇所を欠陥として認識すると検査時間が無駄に浪費される。
これに対して、この実施の形態は、適切な欠陥箇所をより正確に発見して検査できるよ
うにする欠陥検査方法、欠陥検査装置を以下に説明とする。
When a defect is detected in a thin film formed on a semiconductor wafer, the semiconductor wafer is introduced into a scanning electron microscope (SEM), which is an enlarged image acquisition unit, and an enlarged image of the defect on the surface of the semiconductor wafer is acquired. Consider process abnormalities.
If an enlarged image of all the defective portions is acquired when the number of detected defects is large, an enormous inspection time is required. Further, if the threshold value for determining the defect location is increased to reduce the number of defects in the enlarged image, the inspection time can be shortened, but an enlarged image of an appropriate defect may not be acquired. Furthermore, if a portion that does not inherently cause a defect is recognized as a defect, the inspection time is wasted.
On the other hand, in this embodiment, a defect inspection method and a defect inspection apparatus capable of more accurately finding and inspecting an appropriate defect portion will be described below.
図２２に示すように、欠陥検査装置１２１は、欠陥検査部１２２と、欠陥位置抽出部１２３と、ＳＥＭ１２４とを含んでいる。欠陥検査装置１２１は、ＳＥＭ１２４の代わりに、欠陥及びその周囲の拡大画像が得られる他の装置を含んでも良い。
As shown in FIG. 22, the
欠陥検査部１２２は、例えば第１実施形態と同様に図３に示す半導体ウェハ２を撮像してその表面画像データを取得する外観検査部３と、外観検査部３の制御及び欠陥の判定を行うデータ処理部１２５とを有する。データ処理部１２５は、半導体ウェハ２の表面画像データを取得して欠陥を抽出するもので、半導体ウェハ２の良否を判定する良否判定部１２５Ａを有する。
欠陥位置抽出部１２３には、制御部１３１と、撮像、欠陥位置等のデータを表示するディスプレイなどの表示部１３２と、データの入出力を制御する入出力制御部１３３と、データを記憶する記憶部１３４とが設けられている。
ＳＥＭ１２４は、半導体ウェハ２の表面の拡大画像を取得する拡大検査部１２６と、拡大検査部１２６の制御とデータ処理を行うＳＥＭ制御部１２７とを有する。
The defect inspection unit 122, for example, as in the first embodiment, images the
The defect
The
欠陥位置抽出部１２３の制御部１３１は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を含み、欠陥位置抽出用のプログラムを実行することで各種の機能を実現させる。この実施の形態における制御部１３１は、検査制御部１４１と、図３に例示する半導体装置４１の品種ごとにテンプレートを選択するテンプレート選択部１４２と、半導体装置４１のパターンの疎密に応じて欠陥位置を抽出する位置抽出部１４３とに機能的に分割される。
The
次に、この実施の形態で使用されるテンプレートの一例について、図２３の模式図を参照して説明する。
半導体装置４１の品種毎に用意されるテンプレート１５１は、輝度信号の諧調値に合わせて例えば第１〜第５の領域１５２〜１５６に分けられている。これら５つの領域１５２〜１５６は、半導体装置４１におけるパターンの疎密に対応しており、第１の領域１５２がパターンの最も密な領域であり、以降は第２、第３、第４の順番にパターンが徐々に疎になり、第５のグループ１５６がパターンの最も疎な領域になっている。テンプレート１５１は、第１〜第５の領域１５２〜１５６毎に個別に用意されてもよい。
Next, an example of the template used in this embodiment will be described with reference to the schematic diagram of FIG.
A
例えば、第１の領域１５２は、外観検査部３で撮像した半導体ウェハ２の画像の輝度信号を０〜２５５の諧調値に変換したときに０〜５０に分類される画素の領域である。同様に、第２の領域１５３は、輝度信号の諧調値が５１〜１００に分類される画素の領域である。第３の領域１５４は、輝度信号の諧調値が１０１〜１５０に分類される画素の領域である。第４の領域１５５は、輝度信号の諧調値が１５１〜２００に分類される画素の領域である。第５の領域１５６は、輝度信号の諧調値が２０１〜２５５に分類される画素の領域である。
For example, the
このようなテンプレート１５１の座標、輝度等の情報は、半導体ウェハ２に形成される半導体装置４１の品種ごとに作成され、記憶部２４に予め登録される。図２３の例では、複数の品種毎に複数のテンプレート１５１の情報が記憶装置１３４に検索可能に登録されている。複数のテンプレート１５１が用意されているのは、半導体装置４１の品種によってパターンが異なることに伴って、各々のテンプレート１５１（１５１Ａ〜１５１Ｄ）の第１〜第５の各領域１５２〜１５６の大きさや形状、パターン密度、素子の配置等が異なるからである。これらテンプレート１５１の種類は４種類に限定されない。しかも、テンプレート１５１の各々に設定される領域の大きさや数も限定されない。また、図２３ではテンプレート１５１は、１つの半導体装置４１に相当する部分のみが図示されているが、半導体装置４１が複数配列される半導体ウェハ単位のテンプレートでも良い。
Information such as the coordinates and brightness of the
このようなテンプレート１５１を使用する場合には、第１〜第５の領域１５２〜１５６のいずれか１つの領域のデータのみを選択して抽出することができる。例えば、図２３において、第１のテンプレート１５１Ａを使用する場合、半導体ウェハ２のうち半導体装置４１の形成領域から第１の領域１５２の抽出結果画像１６１Ａの画像データのみを抽出する。又は、半導体ウェハ２の半導体装置４１の各々の領域から第２の領域１５３の抽出結果画像１６１Ｂのデータのみを抽出する。半導体ウェハ２のうち半導体装置４１の形成領域から第３の領域１５４の抽出結果画像１６１Ｃの画像データのみを抽出する。又は、半導体ウェハ２のうち半導体装置４１の形成領域から第４の領域１５５の抽出結果画像１６１Ｄの画像データのみを抽出する。又は、半導体ウェハ２の半導体装置４１の各々の領域から第５の領域１５６の抽出結果画像１６１Ｅのデータのみを抽出する。
When such a
次に、図２４のフローチャートを参照して欠陥検査装置を用いた欠陥検査について説明する。
まず、ステップＳ４０１で欠陥検査部１２２が半導体ウェハ２の表面の画像情報を取得する。ここでの処理は、図２に示すステップＳ１０１と同様である。
続いて、ステップＳ４０２で欠陥検査部１２２のデータ処理部１２５が半導体ウェハ２の表面の欠陥を検査する。即ち、半導体ウェハ２の全体、即ち半導体ウェハ２に形成された全ての半導体装置４１の表面の欠陥の発生分布を検査する。欠陥の検査では、第１実施形態と同様に、画像における輝度が予め定められた閾値以上となるか否かで欠陥の有無を調査し、閾値以上になる位置を欠陥発生箇所として判定する。
さらに、ステップＳ４０１で、良否判定部１２５Ａが検査した欠陥が判定基準値以下であるか否かを判定する。欠陥の判定基準値は、例えば、検出した欠陥の数が所定数以下であるとか、検出した欠陥のサイズが所定大きさ以下であるか、などのような判定基準が半導体装置４１の品種ごとに予め決められている。半導体ウェハ２の表面の欠陥が判定基準値以下であれば、その半導体ウェハ２は良品であると判定し、欠陥検査を終了する。その半導体ウェハ２は、次工程に搬送される。
Next, defect inspection using the defect inspection apparatus will be described with reference to the flowchart of FIG.
First, in step S401, the defect inspection unit 122 acquires image information on the surface of the
Subsequently, in step S <b> 402, the
Further, in step S401, it is determined whether or not the defect inspected by the
これに対し、ステップＳ４０３で半導体ウェハ２の表面の欠陥が判定基準値を越えていた場合には、ステップＳ４０４において欠陥位置抽出部１２３で欠陥位置を抽出する。欠陥位置を抽出するにあたり、最初にテンプレート選択部１４２が半導体ウェハ２に付与された品種情報で記憶部１３４を検索してテンプレート１５１を選択する。続いて、位置抽出部１４３が、テンプレート１５１を用いて所定の領域に存在する欠陥の座標を抽出し、拡大画像を取得すべき位置を特定するデータ、すなわち欠陥位置データを作成する。
On the other hand, if the defect on the surface of the
例えば、図２３に示す第１の領域１５２の欠陥の座標を抽出して欠陥位置データを作成する場合には、テンプレート１５１の第１の領域１５２以外の領域をマスクし、半導体ウェハ２の表面の第１の領域１５２の画像を抽出する。
さらに、画像処理によって、抽出した第１の領域１５２中の欠陥を特定し、その座標のデータを取得する。画像処理方法としては、例えば、同じ品種の半導体装置４１を製造する他の半導体ウェハ２を同条件で製造し、その表面画像を取得する。
続いて、他の半導体ウェハ２の表面画像と、検査対象となる半導体ウェハ２の表面画像とでパターンマッチングを行い、相違する箇所を欠陥として抽出する。また、欠陥のない画像を予め用意しておき、欠陥のない画像とパターンマッチグを行っても良い。
ところで、欠陥データの取得方法は、半導体装置４１の全体の画像の欠陥データを取得した後に、テンプレート１５１をマスクとして用いて選択した領域１５２の欠陥データを取得する方法に限られない。例えば、テンプレート１５１内の複数の領域１５２〜１５６の選択された一部の領域、例えば第１の領域１５２の画像のみを取得した後に、その画像情報に基づいて選択された領域１５２の欠陥データを取得する方法を採用してもよい。
For example, when the defect position data is created by extracting the coordinates of the defect in the
Furthermore, the defect in the extracted 1st area |
Subsequently, pattern matching is performed on the surface image of the
By the way, the defect data acquisition method is not limited to the method of acquiring defect data of the
その処理につて、図２５を例に用いて説明する。図２５（ａ）は、外観検査部１２２で取得した半導体ウェハ２の表面画像に相当する。この場合、半導体ウェハ２の表面には、全体にわたって複数の欠陥１６２が発生している。これに対し、テンプレート１５１を用いて半導体装置４１内の第１の領域１５２中の欠陥１６２を抽出した結果に相当するのが図２５（ｂ）である。第１の領域１５２中の欠陥１６２のみが抽出されるので、半導体装置４１全体における見かけ上の欠陥数は、減少する。抽出した欠陥１６２のそれぞれの位置の座標、輝度等のデータを取得することで欠陥位置データが作成される。
This process will be described with reference to FIG. FIG. 25A corresponds to the surface image of the
それらのような欠陥位置データの取得に続くステップＳ４０５では、ＳＥＭ１２４を用い、欠陥位置データで特定される位置の実際の拡大画像を取得する。すなわち、ＳＥＭ制御部１２７は、拡大検査部１２６を制御してＳＥＭ１２４により撮像した半導体装置４１の拡大画像情報のうち欠陥位置データで指定される領域の座標上の拡大画像を取得する。拡大画像は、欠陥位置データで指定された１箇所の座標だけで取得しても良いし、欠陥位置データで指定された全ての座標の拡大画像を取得しても良く、拡大画像を取得する数は、任意に設定される。
続いて、ＳＥＭ１２４で取得した拡大画像を用いて、作業者がプロセスの異常などを検証する。プロセスに異常があった場合には、該当するプロセス工程に対して警告を発し、工程の見直しや製造装置のメンテナンスを行う。
In step S405 following acquisition of such defect position data, an actual enlarged image of the position specified by the defect position data is acquired using the
Subsequently, using the enlarged image acquired by the
次に、ステップＳ４０５で取得した拡大画像に基づいてプロセス異常を判定する手順の一例について図２６を参照して説明する。
図２６は、ＳＥＭで取得した半導体装置４１の表面の拡大画像の一部を示している。拡大画像には、最上層の層間絶縁膜１７１に配線溝１７２が形成されており、配線溝１７２内には複数のビアホール１７３Ａ，１７３Ｂが形成されている平面像が現れている。複数形成されたビアホール１７３Ａ，１７３Ｂのうちの１つのビアホール１７３Ｂは、形が変形し、開孔径が小さくなっている。変形したビアホール１７３Ｂの隣には、異物１７４が存在している。
Next, an example of a procedure for determining process abnormality based on the enlarged image acquired in step S405 will be described with reference to FIG.
FIG. 26 shows a part of an enlarged image of the surface of the
図２６の画像に表示されている領域の断面は、例えば図２７に示す構造になっている。半導体ウェハ２の上方に下側の層間絶縁膜１６８が形成されており、下側の層間絶縁膜１６８内には、配線１６９が例えばダマシン法により形成されている。下側の層間絶縁膜１６８として例えばＣＶＤ法によりシリコン酸化膜を形成する。配線１６９は、下側の層間絶縁膜１６８内に形成された配線溝内にＴｉ、Ｔａ等を拡散防止膜として形成した後にＣｕ膜を成長させている。下側の層間絶縁膜１６８及び配線１６９の上には、中間の層間絶縁膜１７０として例えばシリコン窒化膜、シリコン酸化膜がＣＶＤ法により順に形成されている。中間の層間絶縁膜１７０の上には、上側の層間絶縁膜１７１として例えば窒化シリコン膜。シリコン酸化膜がＣＶＤ法により順に形成されている。さらに、層間絶縁膜１７１上に不図示のマスクを形成した後、層間絶縁膜１７１及び層間絶縁膜１７０をエッチングし、複数のビアホール１７３Ａ，１７３Ｂを配線１６９に到達する深さに形成する。この後、不図示のマスクを用いて上側の層間絶縁膜１７１を途中までエッチングして配線溝１７２を形成する。
The cross section of the region displayed in the image of FIG. 26 has a structure shown in FIG. 27, for example. A lower
図２６の拡大画像では、ビアホール１７３Ｂが変形し、かつその開口径が小さくなっている。このことから、層間絶縁膜１７１の形成後からビアホール１７３Ａ，１７３Ｂを形成前までの間に異物１７４が付着していること推定される。さらに、異物１７４の一部が上側の層間絶縁膜１７１で覆われているので、上側の層間絶縁膜１７１の形成前には既に異物１７４が存在していたことがわかる。これらから、異物１７４は、中間の層間絶縁膜１７０の形成後から上側の層間絶縁膜１７１を形成する前までの処理により半導体ウェハ２に付着したことがわかる。
異物１７４は、外観検査部３により撮像された後、上記した方法により例えば第１の領
域１５２中の欠陥として検出される。このために、中間の層間絶縁膜１７０の形成後から上側の層間絶縁膜１７１７の工程の見直しが必要になる。また、中間の層間絶縁膜１７０の形成と上側の層間絶縁膜１７１の形成との間に熱処理などの工程がある場合には、その工程も見直しに含まれる。
In the enlarged image of FIG. 26, the via
The
これに対し、ビアホール１７３Ａ、１７３Ｂが複数存在するパターンの密な領域である第１の領域１５２以外、即ちパターンが疎な領域で欠陥検査を行った場合は、例えば、図２８に示すようになる。図２８において、ビアホールが存在しないパターンの疎な領域、例えば第２の領域１５３にある配線溝１７２の底部に異物１７４が発見される。この場合は、上側の層間絶縁膜１７１の形成前に異物が付着したのか、配線溝１７２をエッチングした後に異物が付着したのかは明確に区別できない。これに対し、図２６に示す拡大画像では、第１の領域１５２では異物１７４が付着した工程を特定できる。そのような欠陥は必ずしもパターンの密な領域に存在するとは限らないので、必要に応じてテンプレート１５１を使用して一部のパターンの疎な領域１５３〜１５６を選択して検査してもよい。
On the other hand, when defect inspection is performed in a region other than the
ところで、例えば第１の領域１５２に形成された欠陥の拡大画像を取得しても欠陥の発生原因や欠陥発生の時期を特定できない場合には、第２の領域１５３に形成された欠陥を同様にして調べる。第３の領域１５４以降のついても同様に選択して欠陥の詳細検査を行うことができる。また、第１の領域１５２の拡大画像を取得する前に、第２の領域１５３から第５の領域１５６のいずれかの領域の欠陥の拡大画像を取得しても良い。
By the way, for example, when an enlarged image of a defect formed in the
以上説明したように、本実施形態に示す欠陥検査装置１２１では、欠陥の拡大画像を取得する場所を、半導体装置４１のパターンの疎密に応じて指定することが可能になる。通常は半導体装置４１の不良の原因となる欠陥は、パターンが密な領域に生じたものである可能性が高いので、工程不良を生じた欠陥の発生原因を特定し易くなる。特に、半導体ウェハ２全体又は各半導体装置４１の全体を検査する際に、パターンが密な領域では欠陥が検出され難い工程では有効である。これにより欠陥箇所の誤検出を少なくすることが容易になるので、ＳＥＭ等による拡大画像を取得する回数を減らせ、検査効率を向上できる。
As described above, in the
ところで、図２２に示す欠陥検査装置１２１において、欠陥検査部１２２に、例えば第１の実施の形態又は第２の実施の形態の欠陥検査装置１，７１を使用してもよい。この場合の欠陥検査部１２２として用いられる欠陥検査装置１，７１は、データ処理部４の制御部２１に、第４の実施の形態と同じ良否判定部１２５Ａを有する。
In the
欠陥検査装置１２１は、図２４のフローチャートに従って欠陥を検査する。ここにおいて、ステップＳ４０２の欠陥検査工程及びステップＳ４０３の欠陥判定は、図２のステップＳ１０２からステップＳ１０５に従って行われる。
The
例えば第１実施形態と同様に、撮像カメラ１５による撮像を行う。撮像カメラ１５で撮像した半導体ウェハ２の画像は、画像信号としてデータ処理部１２５に出力される。データ処理部４，１２５の図１に示す検査制御部３５は、図１に示すステージ１０の駆動量から算出される半導体ウェハ２上の撮像位置の座標データと画像信号とを関連付けて記憶部２４に記憶する。
For example, as with the first embodiment, imaging by the
続く、図２のステップＳ１０２で、データ処理部４，１２５は、図１に示す信号変換部３１において光の三原色に対応するＲＧＢ信号からなる画像信号を、輝度信号及び色差信号に変換する。輝度信号は、例えば、黒を０、白を２５５とする２５６諧調のレンジ幅で変換される。これにより、半導体ウェハ２上の画像の各画素の明るさの情報である輝度信号が得られる。
Subsequently, in step S102 of FIG. 2, the
次に、図２のステップＳ１０３で半導体ウェハ２の表面画像を輝度信号に基づいてグループ分けする。データ処理部４，１２５の図１に示す領域分類部３２は、半導体ウェハ２の画像の各画素の輝度信号を第１実施形態と同様に例えば５段階の輝度レベルに分類する。
Next, in step S103 of FIG. 2, the surface image of the
次に、図２に示すステップＳ１０４でデータ処理部４，１２５うちの図１に示す感度設定部３３が、例えば第１実施形態に示したように各グループに分類された領域ごとに検出感度を設定する。次に、図２に示すステップＳ１０５で図１に示す判定部３４が５つのグループごとに欠陥の有無を判定する。
Next, in step S104 shown in FIG. 2, the
ここで、第１の実施の形態又は第２の実施の形態の欠陥検査方法と同様に、半導体装置４１のパターンの疎密に応じて欠陥の判断に必要な輝度の閾値が調整される。例えば、パターンが密な領域では欠陥判断に必要な輝度の閾値を下げて検出感度を高くし、疎な領域ではその閾値を上げて検出感度を低くする。これにより、半導体ウェハ２又は半導体装置４１の全体に対する欠陥の発生位置の分布や、欠陥の大きさの分布が確認される。
Here, as in the defect inspection method of the first embodiment or the second embodiment, the threshold value of luminance necessary for determining the defect is adjusted according to the density of the pattern of the
図２４に示すステップＳ４０２で欠陥を抽出したら、ステップＳ４０３において図２２に示す良否判定部１２５Ａが、半導体ウェハ２の良否判定を行う。例えば、欠陥の数が所定数以上であったり、欠陥サイズが所定以上であったり、欠陥の輝度が閾値より高い場合には、ステップＳ４０４に進む。ステップＳ４０４以降の処理を第４の実施の形態と同様に行い、選択した領域の欠陥の位置を検出した後にその領域の画像を取得する。ここで、良否判定部１２５Ａは、第２の実施の形態に示すように欠陥サイズ情報を用いて欠陥判定を行っても良い。
When the defect is extracted in step S402 illustrated in FIG. 24, the
以上のように半導体装置４１のパターンの疎密の領域の大きさに応じて欠陥検出感度を予め調整することにより、第１〜第５の領域１５２〜１５６のそれぞれの欠陥の判定精度が向上する。特に、欠陥検査部１２２で、半導体ウェハ２全体と各半導体装置４１全体としての欠陥の分布を調べることができるので、第４実施形態と同様に有効な欠陥箇所を抽出する確率を高めるとともに、欠陥の全体的な傾向を高い精度で得ることができる。これにより、欠陥の発生原因や対象に関する評価を高精度に行うことができる。また、これに伴って、プロセスの見直しや装置のメンテナンスなどが適切に行うことが可能になり、半導体装置４１の生産性が向上する。
As described above, by adjusting the defect detection sensitivity in advance according to the size of the sparse / dense area of the pattern of the
欠陥検査装置は、欠陥検査部１２２に、テンプレート選択部１４２及び位置抽出部１４３を設け、欠陥検査部１２２とＳＥＭ１２４とを通信可能に接続しても良い。
The defect inspection apparatus may include a
以上に挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができる。 All the examples and conditional expressions given above are intended to help the reader understand the inventions and concepts that have contributed to the promotion of the technology. It is to be construed without being limited to the conditions, and the organization of such examples in the specification is not related to showing the superiority or inferiority of the present invention. While embodiments of the present invention have been described in detail, various changes, substitutions and variations can be made thereto without departing from the spirit and scope of the present invention.
以下に、前記の実施の形態の特徴を付記する。
（付記１） 基板に形成されたパターンを撮像して画像信号を作成する工程と、前記画像信号を輝度信号に変換し、前記輝度信号の大きさによって前記基板を撮像した複数の画素を複数のグループに分類する工程と、前記グループ内の前記画素の前記輝度信号の信号レベルと、前記グループ毎に設定された前記輝度信号の閾値とを比較し、前記閾値を越えていた場合に、その画素を欠陥と判定する工程と、を含む半導体装置の欠陥検査方法。
（付記２） 前記グループごとに検出した欠陥の座標データとサイズデータを作成する工
程と、前記パターン上で電気的な動作不良を示した部分の座標データと、前記座標データ及び前記サイズデータとから、前記パターン上で電気的な動作不良を示した部分と、その部分の欠陥のサイズのデータとを関連付ける工程と、を含む付記１に記載の半導体装置の欠陥検査方法。
（付記３） 前記基板の画像上で電気的な動作不良を起こした部分に、前記グループを特定するデータと前記サイズデータとを重ねて表示する付記１又は付記２に記載の半導体装置の欠陥検査方法。
（付記４） 複数の前記グループから選択される１つのグループに分類される領域が半導体装置に占める占有率を算出する工程と、前記占有率の大きさによって前記半導体装置を複数のランクのいずれかに分類する工程と、前記ランクごとに予め設定されている前記閾値を前記半導体装置の欠陥検出用の閾値に設定する工程と、と含む付記１乃至付記３のいずれか一項に記載の半導体装置の欠陥検査方法。
（付記５） 複数の前記グループから選択される１つのグループは、輝度信号が最も小さいグループが選択される付記４に記載の半導体装置の欠陥検査方法。
（付記６） 基板に形成されたパターンを撮像して得られる画像信号を輝度信号に変換する信号変換部と、前記輝度信号の大きさによって、前記基板を撮像した複数の画素を複数のグループに分類する領域分類部と、前記グループごとに設定された閾値を有し、前記パターンの欠陥を前記グループごとに検出する判定部と、を含む半導体装置の欠陥検出装置。
（付記７） 前記パターン上で電気的な動作不良を示した部分と、前記グループごとに検出した欠陥のサイズデータとを前記基板上の座標データを用いて関連付ける解析部を含む付記６に記載の半導体装置の欠陥検出装置。
（付記８） 前記判定部は、前記閾値を前記グループごとに変更可能に構成されている付記５又は付記７に記載の半導体装置の欠陥検出装置。
（付記９） 複数の前記グループから選択される１つのグループに分類される領域が半導体装置に占める占有率を算出する占有率算出部と、前記占有率の大きさによって前記半導体装置を複数のランクのいずれかに分類する品種分類部と、を含む付記６至付記８のいずれか一項に記載の半導体装置の欠陥検出装置。
（付記１０） 前記半導体装置を特定する情報で、前記ランクごとに設定されている欠陥検出用の閾値を検索し、その品種の前記半導体装置の欠陥検査で使用する前記閾値を決定する感度制御部を有する付記９に記載の半導体装置の欠陥検出装置。
（付記１１） 半導体装置のパターンの疎密に応じて分けた複数の領域のうち少なくとも１つを有するテンプレートを取得する工程と、前記複数の領域に対応する少なくとも１つの選択領域を前記テンプレートにより選択する工程と、前記半導体装置表面の画像を取得する工程と、前記画像のうち前記選択領域の欠陥位置を欠陥位置データとして抽出する工程と、を含む半導体装置の欠陥検査方法。
（付記１２） 前記欠陥位置データにより特定される前記半導体装置の前記欠陥位置の拡大画像を取得する工程を含む付記１１に記載の半導体装置の欠陥検査方法。
（付記１３） 前記テンプレートは、半導体装置の品種毎に個別に選択される付記１１又は付記１２に記載の半導体装置の欠陥検査方法。
（付記１４） 前記複数の領域は、前記半導体装置の表面で測定される輝度の階調の大きい順に分けられる領域である付記１１に記載の半導体装置の欠陥検査方法。
（付記１５） 前記選択領域の前記欠陥位置データは、前記画像の輝度の大きさが予め設定された閾値以上となるか否かを基準にして抽出されるデータである付記１１乃至付記１３のいずれか一項に記載の半導体装置の欠陥検査方法。
（付記１６） 前記複数の領域毎に、前記閾値が調整されていることを特徴とする付記１５に記載の半導体装置の欠陥検査方法。
（付記１７） 半導体装置のパターンの疎密に応じて複数の領域に区分けしたテンプレートを取得するテンプレート選択部と、前記テンプレートを用いて、前記複数の領域のうち選択した領域内に形成された欠陥位置を輝度の大きさに基づいて抽出し、抽出された前記
欠陥位置における拡大画像の取得を拡大画像取得部に指示する欠陥位置データを作成する位置抽出部と、を含む半導体装置の欠陥検査装置。
The features of the above embodiment will be added below.
(Additional remark 1) The process which images the pattern formed in the board | substrate, and produces an image signal, The said image signal is converted into a luminance signal, The several pixel which imaged the said board | substrate according to the magnitude | size of the said luminance signal is made into several The step of classifying into a group, the signal level of the luminance signal of the pixel in the group, and the threshold value of the luminance signal set for each group are compared. And a method for inspecting the semiconductor device for defects.
(Additional remark 2) From the process which produces the coordinate data and size data of the defect detected for every said group, the coordinate data of the part which showed the electrical malfunction on the said pattern, the said coordinate data, and the said size data The defect inspection method for a semiconductor device according to
(Supplementary Note 3) The defect inspection of the semiconductor device according to
(Supplementary Note 4) A step of calculating an occupancy ratio of a region classified into one group selected from the plurality of groups to the semiconductor device, and the semiconductor device is selected from among a plurality of ranks according to the size of the occupancy ratio A semiconductor device according to any one of
(Supplementary note 5) The defect inspection method for a semiconductor device according to
(Supplementary Note 6) A signal conversion unit that converts an image signal obtained by imaging a pattern formed on a substrate into a luminance signal, and a plurality of pixels that image the substrate in a plurality of groups according to the magnitude of the luminance signal A defect detection apparatus for a semiconductor device, comprising: a region classification unit for classification; and a determination unit that has a threshold set for each group and detects a defect of the pattern for each group.
(Supplementary note 7) The analysis unit according to supplementary note 6, including an analysis unit that associates a portion showing an electrical malfunction on the pattern with a defect size data detected for each group using coordinate data on the substrate. Semiconductor device defect detection device.
(Additional remark 8) The said determination part is a defect detection apparatus of the semiconductor device of Additional remark 5 or Additional remark 7 comprised so that the said threshold value can be changed for every said group.
(Supplementary Note 9) An occupancy ratio calculation unit that calculates an occupancy ratio of a region classified into one group selected from the plurality of groups to the semiconductor device, and ranks the semiconductor devices according to the size of the occupancy ratio. The defect detection apparatus for a semiconductor device according to any one of Supplementary Note 6 to Supplementary Note 8, including a product type classification unit that classifies the product into any of the above.
(Additional remark 10) The sensitivity control part which searches the threshold value for the defect detection set for every said rank with the information which specifies the said semiconductor device, and determines the said threshold value used by the defect inspection of the said semiconductor device of the kind The defect detection apparatus for a semiconductor device according to appendix 9, wherein:
(Additional remark 11) The process which acquires the template which has at least 1 among the several area | region divided according to the density of the pattern of a semiconductor device, and at least 1 selection area | region corresponding to the said several area | region is selected with the said template. A defect inspection method for a semiconductor device, comprising: a step; a step of acquiring an image of the surface of the semiconductor device; and a step of extracting a defect position of the selected region as defect position data from the image.
(Additional remark 12) The defect inspection method of the semiconductor device of Additional remark 11 including the process of acquiring the enlarged image of the said defect position of the said semiconductor device specified by the said defect position data.
(Additional remark 13) The said template is a defect inspection method of the semiconductor device of Additional remark 11 or Additional remark 12 selected individually for every kind of semiconductor device.
(Additional remark 14) The said several area | region is a defect inspection method of the semiconductor device of Additional remark 11 which is an area | region divided | segmented in order with a big gradation of the brightness | luminance measured on the surface of the said semiconductor device.
(Supplementary note 15) Any one of Supplementary note 11 to
(Supplementary note 16) The defect inspection method for a semiconductor device according to
(Additional remark 17) The template selection part which acquires the template divided into the several area | region according to the density of the pattern of a semiconductor device, and the defect position formed in the area | region selected among the several area | regions using the said template And a position extracting unit that generates defect position data for instructing the enlarged image acquiring unit to acquire an enlarged image at the extracted defect position.
１，７１，１０１，１２１ 欠陥検査装置
２ 半導体ウェハ（基板）
４ データ処理部
３１ 信号変換部
３２ 領域分類部
３３ 感度制御部
３４ 判定部
３６ サイズ情報作成部
４１ 半導体装置
７２ 解析サーバ
７５ 制御部
１０２ 判定基準設定部
１１１ 占有率計算部
１１２ 品種分類部
１４２ テンプレート抽出部
１４３ 位置抽出部
１５１ テンプレート
１５２ 第１の領域
Ｃ１Ａ，Ｃ１Ｂ，Ｃ１Ｃ，Ｃ１Ｄ，Ｃ１Ｅ 閾値
1, 71, 101, 121
4
Claims (8)
前記画像信号を輝度信号に変換し、前記輝度信号の大きさによって前記基板を撮像した複数の画素を複数のグループに分類する工程と、
前記グループ内の前記画素の前記輝度信号の信号レベルと、前記グループ毎に設定された前記輝度信号の閾値とを比較し、前記閾値を越えていた場合に、その画素を欠陥と判定する工程と、
を含む半導体装置の欠陥検査方法。 Imaging a pattern formed on a substrate to create an image signal;
Converting the image signal into a luminance signal and classifying the plurality of pixels obtained by imaging the substrate according to the magnitude of the luminance signal into a plurality of groups;
Comparing the signal level of the luminance signal of the pixel in the group with the threshold value of the luminance signal set for each group, and determining that the pixel is defective when the threshold value is exceeded. ,
Inspection method for semiconductor devices including
前記パターン上で電気的な動作不良を示した部分の座標データと、前記座標データ及び前記サイズデータとから、前記パターン上で電気的な動作不良を示した部分と、その部分の欠陥のサイズのデータとを関連付ける工程と、
を含む請求項１に記載の半導体装置の欠陥検査方法。 Creating coordinate data and size data of defects detected for each group;
From the coordinate data of the portion showing the electrical malfunction on the pattern, the coordinate data and the size data, the portion showing the electrical malfunction on the pattern, and the size of the defect of the portion Associating with data;
A defect inspection method for a semiconductor device according to claim 1, comprising:
前記占有率の大きさによって前記半導体装置を複数のランクのいずれかに分類する工程と、
前記ランクごとに予め設定されている前記閾値を前記半導体装置の欠陥検出用の閾値に設定する工程と、
を含む請求項１又は請求項２に記載の半導体装置の欠陥検査方法。 Calculating an occupancy ratio of a region classified into one group selected from the plurality of groups in the semiconductor device;
Classifying the semiconductor device into one of a plurality of ranks according to the size of the occupation ratio;
Setting the threshold set in advance for each rank as a threshold for defect detection of the semiconductor device;
The defect inspection method of the semiconductor device of Claim 1 or Claim 2 containing this.
前記輝度信号の大きさによって、前記基板を撮像した複数の画素を複数のグループに分類する領域分類部と、
前記グループごとに設定された閾値を有し、前記パターンの欠陥を前記グループごとに検出する判定部と、
を含む半導体装置の欠陥検出装置。 A signal conversion unit that converts an image signal obtained by imaging a pattern formed on the substrate into a luminance signal;
A region classifying unit that classifies a plurality of pixels obtained by imaging the substrate into a plurality of groups according to the magnitude of the luminance signal;
A determination unit having a threshold set for each group, and detecting a defect of the pattern for each group;
A defect detection apparatus for a semiconductor device including:
前記複数の領域に対応する少なくとも１つの選択領域を前記テンプレートにより選択する工程と、
前記半導体装置表面の画像を取得する工程と、
前記画像のうち前記選択領域の欠陥位置を欠陥位置データとして抽出する工程と、
を含む半導体装置の欠陥検査方法。 Obtaining a template having at least one of a plurality of regions divided according to the density of the pattern of the semiconductor device;
Selecting at least one selection region corresponding to the plurality of regions by the template;
Obtaining an image of the surface of the semiconductor device;
Extracting a defect position of the selected area as defect position data from the image;
Inspection method for semiconductor devices including
前記テンプレートを用いて、前記複数の領域のうち選択した領域内に形成された欠陥位置を輝度の大きさに基づいて抽出し、抽出された前記欠陥位置における拡大画像の取得を拡大画像取得部に指示する欠陥位置データを作成する位置抽出部と、
を含む半導体装置の欠陥検査装置。 A template selection unit for obtaining a template divided into a plurality of regions according to the density of the pattern of the semiconductor device;
Using the template, the defect position formed in the selected area among the plurality of areas is extracted based on the magnitude of luminance, and the enlarged image acquisition unit acquires the enlarged image at the extracted defect position. A position extraction unit for creating defect position data to be instructed;
A defect inspection apparatus for semiconductor devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011075364A JP2012049503A (en) | 2010-07-27 | 2011-03-30 | Inspection device for semiconductor device, and inspection method for semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010168066 | 2010-07-27 | ||
| JP2010168066 | 2010-07-27 | ||
| JP2011075364A JP2012049503A (en) | 2010-07-27 | 2011-03-30 | Inspection device for semiconductor device, and inspection method for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012049503A true JP2012049503A (en) | 2012-03-08 |
Family
ID=45903988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011075364A Withdrawn JP2012049503A (en) | 2010-07-27 | 2011-03-30 | Inspection device for semiconductor device, and inspection method for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012049503A (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014208193A1 (en) * | 2013-06-24 | 2014-12-31 | 株式会社日立ハイテクノロジーズ | Wafer appearance inspection device |
| JP2018005612A (en) * | 2016-07-04 | 2018-01-11 | キヤノン株式会社 | Image processing device, image processing method, and program |
| JP2018518829A (en) * | 2015-04-30 | 2018-07-12 | ケーエルエー−テンカー コーポレイション | Process monitoring and control based on automatic image |
| JP2019009256A (en) * | 2017-06-23 | 2019-01-17 | 株式会社 Ｎｇｒ | Pattern defect detection method |
| JP2019506739A (en) * | 2016-01-06 | 2019-03-07 | ケーエルエー−テンカー コーポレイション | Feature selection and automatic processing window monitoring through outlier detection |
| JP2019117126A (en) * | 2017-12-27 | 2019-07-18 | トヨタ自動車株式会社 | Visual inspection device |
| JP2019219227A (en) * | 2018-06-18 | 2019-12-26 | 株式会社ニューフレアテクノロジー | Pattern inspection device and pattern inspection method |
| CN111639708A (en) * | 2020-05-29 | 2020-09-08 | 深圳市燕麦科技股份有限公司 | Image processing method, image processing apparatus, storage medium, and device |
| TWI714395B (en) * | 2019-12-17 | 2020-12-21 | 晟格科技股份有限公司 | Surface defect detection apparatus for wafer |
| JP2021064662A (en) * | 2019-10-11 | 2021-04-22 | キヤノン株式会社 | Information processing apparatus, information processing method, and computer program |
| CN114356189A (en) * | 2021-12-16 | 2022-04-15 | 苏州镁伽科技有限公司 | Editing method and device for panel image to be detected, electronic equipment and storage medium |
| CN117066690A (en) * | 2023-09-28 | 2023-11-17 | 苏师大半导体材料与设备研究院(邳州)有限公司 | Alignment welding device for semiconductor processing |
| WO2024004718A1 (en) * | 2022-06-29 | 2024-01-04 | 東レエンジニアリング先端半導体Ｍｉテクノロジー株式会社 | Pattern matching method |
-
2011
- 2011-03-30 JP JP2011075364A patent/JP2012049503A/en not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9972079B2 (en) | 2013-06-24 | 2018-05-15 | Hitachi High-Technologies Corporation | Wafer appearance inspection apparatus |
| WO2014208193A1 (en) * | 2013-06-24 | 2014-12-31 | 株式会社日立ハイテクノロジーズ | Wafer appearance inspection device |
| JP2018518829A (en) * | 2015-04-30 | 2018-07-12 | ケーエルエー−テンカー コーポレイション | Process monitoring and control based on automatic image |
| JP2019506739A (en) * | 2016-01-06 | 2019-03-07 | ケーエルエー−テンカー コーポレイション | Feature selection and automatic processing window monitoring through outlier detection |
| JP2018005612A (en) * | 2016-07-04 | 2018-01-11 | キヤノン株式会社 | Image processing device, image processing method, and program |
| JP2019009256A (en) * | 2017-06-23 | 2019-01-17 | 株式会社 Ｎｇｒ | Pattern defect detection method |
| JP2019117126A (en) * | 2017-12-27 | 2019-07-18 | トヨタ自動車株式会社 | Visual inspection device |
| JP2019219227A (en) * | 2018-06-18 | 2019-12-26 | 株式会社ニューフレアテクノロジー | Pattern inspection device and pattern inspection method |
| JP7391599B2 (en) | 2019-10-11 | 2023-12-05 | キヤノン株式会社 | Information processing device, information processing method, and computer program |
| JP2021064662A (en) * | 2019-10-11 | 2021-04-22 | キヤノン株式会社 | Information processing apparatus, information processing method, and computer program |
| TWI714395B (en) * | 2019-12-17 | 2020-12-21 | 晟格科技股份有限公司 | Surface defect detection apparatus for wafer |
| CN111639708A (en) * | 2020-05-29 | 2020-09-08 | 深圳市燕麦科技股份有限公司 | Image processing method, image processing apparatus, storage medium, and device |
| CN114356189A (en) * | 2021-12-16 | 2022-04-15 | 苏州镁伽科技有限公司 | Editing method and device for panel image to be detected, electronic equipment and storage medium |
| WO2024004718A1 (en) * | 2022-06-29 | 2024-01-04 | 東レエンジニアリング先端半導体Ｍｉテクノロジー株式会社 | Pattern matching method |
| CN117066690A (en) * | 2023-09-28 | 2023-11-17 | 苏师大半导体材料与设备研究院(邳州)有限公司 | Alignment welding device for semiconductor processing |
| CN117066690B (en) * | 2023-09-28 | 2024-01-23 | 苏师大半导体材料与设备研究院(邳州)有限公司 | Alignment welding device for semiconductor processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012049503A (en) | Inspection device for semiconductor device, and inspection method for semiconductor device | |
| US11761904B2 (en) | Smart defect calibration system in semiconductor wafer manufacturing | |
| US9311697B2 (en) | Inspection method and device therefor | |
| JP4014379B2 (en) | Defect review apparatus and method | |
| JP5537282B2 (en) | Defect inspection apparatus and defect inspection method | |
| JP3698075B2 (en) | Semiconductor substrate inspection method and apparatus | |
| JP5357725B2 (en) | Defect inspection method and defect inspection apparatus | |
| JP5260183B2 (en) | Defect inspection method and apparatus | |
| JP4776308B2 (en) | Image defect inspection apparatus, image defect inspection system, defect classification apparatus, and image defect inspection method | |
| US9342878B2 (en) | Charged particle beam apparatus | |
| WO2013153891A1 (en) | Charged particle beam apparatus | |
| JP2006284433A (en) | Device and method for visual examination | |
| JP2010164487A (en) | Defect inspecting apparatus and defect inspecting method | |
| JP2004177139A (en) | Support program for preparation of inspection condition data, inspection device, and method of preparing inspection condition data | |
| KR20130105387A (en) | Defect inspection method | |
| JP5917492B2 (en) | Appearance inspection method and apparatus | |
| KR101261016B1 (en) | method and apparatus for automatic optical inspection of flat panel substrate | |
| CN108039326B (en) | Method for setting scanning threshold value according to circuit design pattern | |
| CN113299572A (en) | Chip defect detection method | |
| JP2006138708A (en) | Image flaw inspection method, image flaw inspecting device and visual inspection device | |
| CN112330590A (en) | Wafer defect verification method | |
| JP2008046012A (en) | Defect detector and defect detection method | |
| WO2008096211A2 (en) | Measurement of critical dimensions of semiconductor wafers | |
| CN112582291A (en) | Method and system for identifying leakage conductive contact hole | |
| JP2010243214A (en) | Method and device for detection of flaw |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140603 |