JP2012049465A - Nitride-based compound semiconductor, nitride-based compound semiconductor element, and method of manufacturing the nitride-based compound semiconductor element - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a nitride-based compound semiconductor and a nitride-based compound semiconductor element having long-term reliability, and to provide a method of manufacturing the nitride-based compound semiconductor element.SOLUTION: A nitride-based compound semiconductor including nitrogen atoms and group III atoms that include at least gallium atoms selected from aluminum atoms, gallium atoms, indium atoms, and boron atoms comprises a diffusion-promoting material for diffusing interstitial atoms of the group III atoms as an additive. Preferably, the diffusion-promoting material is phosphorus, arsenic, or antimony.

Description

本発明は、窒化物系化合物半導体、窒化物系化合物半導体素子、およびその製造方法に関するものである。   The present invention relates to a nitride-based compound semiconductor, a nitride-based compound semiconductor element, and a method for manufacturing the same.

窒化物系化合物半導体、たとえば窒化ガリウム（ＧａＮ）系半導体は、シリコン系材料に比べてバンドギャップエネルギーが大きく絶縁破壊電圧が大きいため、これを用いて高温環境下においても動作する高耐圧の半導体素子を作製することが可能である。このため、ＧａＮ系半導体はシリコン系材料に代わるインバーターやコンバーター等のパワーデバイスの材料として期待されている。   Nitride-based compound semiconductors such as gallium nitride (GaN) -based semiconductors have higher band gap energy and higher breakdown voltage than silicon-based materials. Can be produced. For this reason, GaN-based semiconductors are expected as materials for power devices such as inverters and converters that replace silicon-based materials.

パワーデバイスにとって、高いオフ耐圧は、トランジスタの最大出力を決める重要なパラメータである。高いオフ耐圧を得るためには、高いバッファ耐圧の実現、すなわち漏れ電流（リーク電流）の低減が必要になる。   For power devices, a high off-breakdown voltage is an important parameter that determines the maximum output of a transistor. In order to obtain a high off breakdown voltage, it is necessary to realize a high buffer breakdown voltage, that is, to reduce a leakage current (leakage current).

ＧａＮ系半導体は、通常はＧａＮ系半導体とは異なる材料から成る基板上にヘテロエピタキシャル成長するため、窒素空孔などの点欠陥や転位をはじめとする格子欠陥を多数含むという課題がある。特に、シリコン基板を成長基板に用いた場合、ＧａＮとシリコンの格子定数差（〜１７％）、熱膨張係数差（〜５６％）が大きいため、１０^１０ｃｍ^−２を超える高密度の転位が導入される場合がある。このように高密度の転位が導入されたＧａＮ系半導体素子はリーク電流が大きくなり、耐圧性が低くなる。 Since a GaN-based semiconductor is usually heteroepitaxially grown on a substrate made of a material different from that of the GaN-based semiconductor, there is a problem that it contains many point defects such as nitrogen vacancies and lattice defects such as dislocations. In particular, when a silicon substrate is used as a growth substrate, the lattice constant difference (˜17%) and the thermal expansion coefficient difference (˜56%) between GaN and silicon are large, resulting in high-density dislocations exceeding 10 ¹⁰ cm ^−2. May be introduced. A GaN-based semiconductor element in which high-density dislocations are introduced in this way has a large leakage current and a low withstand voltage.

高耐圧化のためには、基板直上に形成するバッファ層を高抵抗化する方法がある。バッファ層の高抵抗化には、有機金属気相成長法（ＭＯＣＶＤ）を用いる場合に、原料である有機金属に含まれる炭素を添加剤とするオートドーピング法が提案されている（特許文献１参照）。   To increase the breakdown voltage, there is a method of increasing the resistance of the buffer layer formed immediately above the substrate. In order to increase the resistance of the buffer layer, an auto-doping method using carbon contained in an organic metal as a raw material as an additive has been proposed when using metal organic chemical vapor deposition (MOCVD) (see Patent Document 1). ).

特開２００７−２５１１４４号公報JP 2007-251144 A

J.E.Northrup, Appl. Phys. Lett., vol.78, p.2200(2001).J.E.Northrup, Appl. Phys. Lett., Vol.78, p.2200 (2001). J.W.P.Hsu, M.J.Manfra, R.J.Molnar, B.Heying, and J.S.Spec, Appl. Phys. Lett., vol.81， p.79（2002）J.W.P.Hsu, M.J.Manfra, R.J.Molnar, B.Heying, and J.S.Spec, Appl. Phys. Lett., Vol.81, p.79 (2002)

ところで、素子の信頼性の観点から、リーク電流は素子の使用開始時だけでなく、１０００時間を越えるような長期に亘る通電後においても、増加しない必要がある。しかしながら、特許文献１に開示させるような、炭素をドーピングし、バッファ層の高抵抗化を行った素子においては、素子の通電開始後のリーク電流（リーク電流の初期値）は所望の値以下であったとしても、長期通電後にはリーク電流が増加するという問題があった。   By the way, from the viewpoint of device reliability, the leakage current needs not to increase not only at the start of use of the device but also after energization for a long time exceeding 1000 hours. However, in an element doped with carbon and having a high resistance buffer layer as disclosed in Patent Document 1, the leakage current (initial value of the leakage current) after the start of energization of the element is less than a desired value. Even if there was, there was a problem that the leakage current increased after long-term energization.

本発明は、上記に鑑みてなされたものであって、長期信頼性が高い窒化物系化合物半導体、窒化物系化合物半導体素子、およびその製造方法を提供することを目的とする。   The present invention has been made in view of the above, and an object thereof is to provide a nitride-based compound semiconductor, a nitride-based compound semiconductor element, and a method for manufacturing the same, which have high long-term reliability.

上述した課題を解決し、目的を達成するために、本発明に係る窒化物系化合物半導体は、アルミニウム原子、ガリウム原子、インジウム原子およびボロン原子から選択される、少なくともガリウム原子を含むＩＩＩ族原子と、窒素原子とを含む窒化物系化合物半導体であって、前記ＩＩＩ族原子の格子間原子を拡散させる拡散促進物質を含むことを特徴とする。   In order to solve the above-described problems and achieve the object, a nitride-based compound semiconductor according to the present invention includes a group III atom including at least a gallium atom selected from an aluminum atom, a gallium atom, an indium atom, and a boron atom. A nitride-based compound semiconductor containing nitrogen atoms, comprising a diffusion promoting substance for diffusing interstitial atoms of the group III atoms.

また、本発明に係る窒化物系化合物半導体は、上記の発明において、前記拡散促進物質はリン、砒素、またはアンチモンであることを特徴とする。   The nitride compound semiconductor according to the present invention is characterized in that, in the above invention, the diffusion promoting substance is phosphorus, arsenic, or antimony.

また、本発明に係る窒化物系化合物半導体は、上記の発明において、前記拡散促進物質の濃度は、５×１０^１６ｃｍ^−３以下であることを特徴とする。 The nitride-based compound semiconductor according to the present invention is characterized in that, in the above invention, the concentration of the diffusion promoting substance is 5 × 10 ¹⁶ cm ⁻³ or less.

また、本発明に係る窒化物系化合物半導体は、上記の発明において、前記格子間原子がガリウム原子であることを特徴とする。   The nitride compound semiconductor according to the present invention is characterized in that, in the above invention, the interstitial atoms are gallium atoms.

また、本発明に係る窒化物系化合物半導体素子は、上記の発明のいずれか一つに記載の窒化物系化合物半導体とは異なる材料からなる基板と、前記基板上にエピタキシャル成長した、前記窒化物系化合物半導体からなる半導体層とを有することを特徴とする。   The nitride-based compound semiconductor device according to the present invention includes a substrate made of a material different from the nitride-based compound semiconductor according to any one of the above-described inventions, and the nitride-based epitaxially grown on the substrate. And a semiconductor layer made of a compound semiconductor.

また、本発明に係る窒化物系化合物半導体素子は、上記の発明において、前記基板はシリコン、サファイア、炭化珪素または酸化亜鉛からなることを特徴とする。   In the nitride-based compound semiconductor element according to the present invention as set forth in the invention described above, the substrate is made of silicon, sapphire, silicon carbide, or zinc oxide.

また、本発明に係る窒化物系化合物半導体素子は、上記の発明において、前記半導体層は、前記窒化物系化合物半導体からなるバッファ層を介して前記基板上に成長した電子走行層であり、かつ、前記バッファ層から当該素子の表面に向かって前記拡散促進物質の濃度が徐々に減少していることを特徴とする。   In the nitride compound semiconductor device according to the present invention, in the above invention, the semiconductor layer is an electron transit layer grown on the substrate via a buffer layer made of the nitride compound semiconductor, and The concentration of the diffusion promoting substance gradually decreases from the buffer layer toward the surface of the device.

また、本発明に係る窒化物系化合物半導体素子の製造方法は、アルミニウム原子、ガリウム原子、インジウム原子およびボロン原子から選択される、少なくともガリウム原子を含むＩＩＩ族原子と、窒素原子とを含む窒化物系化合物半導体からなるバッファ層を、該窒化物系化合物半導体とは異なる材料からなる基板上に成長する第１成長工程と、窒化物系化合物半導体からなる電子走行層を前記バッファ層上に成長する第２成長工程と、を含み、前記第１成長工程は、前記ＩＩＩ族原子の格子間原子を拡散させる拡散促進物質をドープして前記バッファ層を成長することを特徴とする。   Further, the method for producing a nitride-based compound semiconductor device according to the present invention includes a nitride selected from an aluminum atom, a gallium atom, an indium atom and a boron atom, and a group III atom containing at least a gallium atom and a nitrogen atom A first growth step of growing a buffer layer made of a compound compound semiconductor on a substrate made of a material different from the nitride compound semiconductor; and an electron transit layer made of a nitride compound semiconductor is grown on the buffer layer And a second growth step, wherein the first growth step is characterized in that the buffer layer is grown by doping a diffusion promoting substance that diffuses interstitial atoms of the group III atoms.

また、本発明に係る窒化物系化合物半導体素子の製造方法は、上記の発明において、前記第２成長工程は、前記拡散促進物質を、前記バッファ層から表面に向かって前記拡散促進物質の濃度を徐々に減少させながらドープして、前記電子走行層を成長することを特徴とする。   In the method for manufacturing a nitride-based compound semiconductor device according to the present invention, in the above invention, in the second growth step, the concentration of the diffusion promoting substance is increased from the buffer layer toward the surface. The electron transit layer is grown by doping while gradually decreasing.

本発明によれば、長期通電後においてもリーク電流の増加を抑制できるので、長期信頼性が高い窒化物系化合物半導体および窒化物系化合物半導体素子を実現できるという効果を奏する。   According to the present invention, an increase in leakage current can be suppressed even after a long-term energization, so that it is possible to realize a nitride-based compound semiconductor and a nitride-based compound semiconductor element with high long-term reliability.

図１は、螺旋転位のＧａリッチな転位芯構造を示す模式図である。FIG. 1 is a schematic diagram showing a Ga-rich dislocation core structure with screw dislocations. 図２は、図１の転位芯構造を原子モデルとして用いて計算した電子の状態密度を示す図である。FIG. 2 is a diagram showing the density of states of electrons calculated using the dislocation core structure of FIG. 1 as an atomic model. 図３は、螺旋転位のオープンコアな転位芯構造を示す模式図である。FIG. 3 is a schematic diagram showing an open-core dislocation core structure with screw dislocations. 図４は、図３の転位芯構造を原子モデルとして用いて計算した電子の状態密度を示す図である。FIG. 4 is a diagram showing the density of states of electrons calculated using the dislocation core structure of FIG. 3 as an atomic model. 図５は、転位芯近傍におけるＧａ原子の挙動を説明する模式図である。FIG. 5 is a schematic diagram for explaining the behavior of Ga atoms in the vicinity of the dislocation core. 図６は、転位芯近傍におけるＧａ原子の挙動を説明する模式図である。FIG. 6 is a schematic diagram for explaining the behavior of Ga atoms in the vicinity of the dislocation core. 図７は、図５（ｂ）の転位芯構造を原子モデルとして用いて計算した電子の状態密度を示す図である。FIG. 7 is a diagram showing the density of states of electrons calculated using the dislocation core structure of FIG. 5B as an atomic model. 図８は、ＧａＮ結晶中のＧａ格子間原子と不純物原子との結合エネルギーの計算結果を示す図である。FIG. 8 is a diagram showing the calculation results of the bond energy between Ga interstitial atoms and impurity atoms in a GaN crystal. 図９は、ＧａＮ結晶に不純物原子をドープしたときの原子数当たりの凝集エネルギーを示す図である。FIG. 9 is a diagram showing the cohesive energy per number of atoms when the GaN crystal is doped with impurity atoms. 図１０は、実施の形態１に係る窒化物系化合物半導体素子であるＨＦＥＴの模式的な断面図である。FIG. 10 is a schematic cross-sectional view of an HFET that is a nitride-based compound semiconductor device according to the first embodiment. 図１１は、図１０に示すＨＦＥＴの製造方法の一例を説明する図である。FIG. 11 is a diagram for explaining an example of a manufacturing method of the HFET shown in FIG. 図１２は、実施例１および比較例１のＨＦＥＴのリーク電流の経時変化を示す図である。FIG. 12 is a diagram showing the change over time in the leakage current of the HFETs of Example 1 and Comparative Example 1. In FIG. 図１３は、実施の形態２に係る窒化物系化合物半導体素子であるＳＢＤの模式的な断面図である。FIG. 13 is a schematic cross-sectional view of an SBD that is a nitride-based compound semiconductor device according to the second embodiment. 図１４は、実施の形態２に係るＳＢＤの模式的な平面図である。FIG. 14 is a schematic plan view of the SBD according to the second embodiment. 図１５は、Ｇａ格子間原子の低減効果を検証するための検証用試料の模式的断面図である。FIG. 15 is a schematic cross-sectional view of a verification sample for verifying the effect of reducing Ga interstitial atoms. 図１６は、検証用試料におけるＮＨ_３流量に対するトリエチル砒素（ＴＥＡｓ）流量の割合（ＴＥＡｓ／ＮＨ_３）とＧａＮ層のｃ軸格子定数との関係を示す図である。FIG. 16 is a diagram showing the relationship between the ratio (TEAs / NH ₃ ) of the triethylarsenic (TEAs) flow rate to the NH ₃ flow rate in the verification sample and the c-axis lattice constant of the GaN layer.

本発明は、本発明者が、窒化物系化合物半導体素子に長期通電を行なった際に生じるリーク電流の増加のメカニズムを再考し、これによって得た知見によって、リーク電流の増加を抑制する方法に想到し、完成したものである。   The present invention reconsiders the mechanism of increase in leakage current that occurs when the inventor performs long-term energization on a nitride-based compound semiconductor device, and based on the knowledge obtained thereby, a method for suppressing increase in leakage current. It has been conceived and completed.

以下では、はじめに、本発明者が行なったリーク電流の増加のメカニズムの考察について説明する。次いで、これによって得た知見によって完成した本発明について、その実施の形態により説明する。   In the following, first, consideration of the mechanism of increase in leakage current performed by the present inventor will be described. Next, the present invention completed based on the knowledge thus obtained will be described with reference to an embodiment thereof.

＜第一原理電子状態計算による特性予測＞
（リーク電流の初期値に関する知見）
窒化物系化合物半導体におけるリーク電流の発生は、窒化物系化合物半導体の結晶中に存在する「螺旋転位」の転位線に沿った電流経路（リークパス）の形成に起因するものであると考えられる。その理由は、第一原理電子状態計算結果から予測されるように（非特許文献１参照）、Ｇａリッチな螺旋転位芯は、バンドギャップ間に多数の準位を持つため、高い電圧を印加したときに電流が流れるためである。 <Characteristic prediction by first-principles electronic state calculation>
(Knowledge about initial value of leakage current)
The generation of a leakage current in a nitride compound semiconductor is considered to be caused by the formation of a current path (leakage path) along the dislocation line of “spiral dislocation” existing in the crystal of the nitride compound semiconductor. The reason is that, as predicted from the first-principles electronic state calculation results (see Non-Patent Document 1), the Ga-rich spiral dislocation core has a large number of levels between the band gaps, so a high voltage was applied. This is because current sometimes flows.

また、電流ＡＦＭ（原子間力顕微鏡）の観察において、螺旋転位上で逆方向バイアスをかけた場合のリーク電流の増加が観察されており（非特許文献２参照）、非特許文献１の予測を裏付けている。   Further, in the observation of the current AFM (atomic force microscope), an increase in leakage current when reverse bias is applied on the screw dislocation has been observed (see Non-Patent Document 2). I support it.

しかしながら、これら２つの文献では、特定の窒化物系化合物半導体におけるリーク電流の初期値の大小関係については説明できるものの、長期通電によるリーク電流増加に関する知見は何ら与えられない。   However, these two documents can explain the magnitude relationship of the initial value of the leakage current in a specific nitride-based compound semiconductor, but give no knowledge about the increase in leakage current due to long-term energization.

（螺旋転位の電子状態計算）
そこで、本発明者は、リーク電流増加のメカニズムを解明するため、ＧａＮの結晶について、以下のような計算を行った。 (Calculation of electronic states of screw dislocations)
Therefore, the present inventor performed the following calculation for the GaN crystal in order to elucidate the mechanism of increase in leakage current.

計算１：Ｇａリッチな螺旋転位の電子状態とオープンコアな螺旋転位の電子状態との比較
以下、計算１について説明する。
ＧａＮ中の螺旋転位の転位芯構造は、大きく分けて、Ｇａリッチな（転位芯におけるＧａ原子の含有量が５０質量％以上）構造と、オープンコアと呼ばれる転位芯の原子が欠損している構造とがある。本計算１では、それぞれの構造について、局所密度近似に基づいた第一原理電子状態計算（シミュレーション）を行った。 Calculation 1: Comparison between Ga-rich screw dislocation electronic state and open-core screw dislocation electronic state Calculation 1 will be described below.
The dislocation core structure of the screw dislocation in GaN is roughly divided into a Ga-rich structure (content of Ga atom in the dislocation core is 50% by mass or more) and a structure in which the atom of the dislocation core called an open core is missing. There is. In this calculation 1, first-principles electronic state calculation (simulation) based on local density approximation was performed for each structure.

なお、このシミュレーションには、アドバンスソフト株式会社製のＡｄｖａｎｃｅ／ＰＨＡＳＥを用いた。また、計算には、Ｖａｎｄｅｒｂｉｌｔ型のウルトラソフト擬ポテンシャルを用いた。また、交換相互作用は、一般化勾配近似の範囲で計算した。計算では、スピンを考慮した。さらに、計算条件は、以下の条件で行った。
・カットオフエネルギー：波動関数および電荷密度分布で、それぞれ２５Ｒｙおよび２３０Ｒｙ
・ｋ点サンプル：３×３×２
・計算したバンド数：２２８ For this simulation, Advance / PHASE made by Advance Software Co., Ltd. was used. In addition, a Vanderbilt ultrasoft pseudopotential was used for the calculation. The exchange interaction was calculated within the range of generalized gradient approximation. In the calculation, spin was taken into account. Further, the calculation conditions were as follows.
Cut-off energy: 25 Ry and 230 Ry, respectively, with wave function and charge density distribution
・ K point sample: 3 × 3 × 2
-Calculated number of bands: 228

図１は、螺旋転位のＧａリッチな転位芯構造を示す模式図である。図２は、図１の転位芯構造を原子モデルとして用いて計算した電子の状態密度（ＤＯＳ：ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅｓ）を示す図である。また、図３は、螺旋転位のオープンコアな転位芯構造を示す模式図である。図４は、図３の転位芯構造を原子モデルとして用いて計算した電子の状態密度（ＤＯＳ）を示す図である。なお、図２、４において、横軸は電子のエネルギーを示し、エネルギーが０の位置は、フェルミ準位を示している。また、ＤＯＳの符号が正のものはスピン上向きの状態密度を示し、負のものはスピン下向きの状態密度を示す。   FIG. 1 is a schematic diagram showing a Ga-rich dislocation core structure with screw dislocations. FIG. 2 is a diagram showing the density of states (DOS) calculated using the dislocation core structure of FIG. 1 as an atomic model. FIG. 3 is a schematic diagram showing an open-core dislocation core structure with screw dislocations. FIG. 4 is a diagram showing the density of states (DOS) of electrons calculated using the dislocation core structure of FIG. 3 as an atomic model. 2 and 4, the horizontal axis indicates the energy of electrons, and the position where the energy is 0 indicates the Fermi level. A positive DOS sign indicates a spin-up state density, and a negative sign indicates a spin-down state density.

図１、２に示すように、Ｇａリッチな螺旋転位は、横軸のおよそ−２〜＋１．６電子ボルト（ｅＶ）に存在するバンドギャップ内に離散的なエネルギー準位を持っている。すなわち、Ｇａリッチな螺旋転位は、これらのバンドギャップ内のエネルギー準位が存在するために、リークパスになる可能性があることを示している。この結果は、非特許文献１および非特許文献２に示された結果に一致する。   As shown in FIGS. 1 and 2, the Ga-rich spiral dislocation has discrete energy levels in a band gap existing at about −2 to +1.6 electron volts (eV) on the horizontal axis. That is, it is shown that Ga-rich screw dislocations may become a leak path because there are energy levels in these band gaps. This result agrees with the results shown in Non-Patent Document 1 and Non-Patent Document 2.

これに対して、図３、４に示すように、オープンコアな螺旋転位は、横軸のおよそ０〜＋３ｅＶにエネルギー準位を持たない。すなわち、オープンコアな螺旋転位は、リークパスとはならないことを示している。   On the other hand, as shown in FIGS. 3 and 4, the open-core screw dislocation does not have an energy level at approximately 0 to +3 eV on the horizontal axis. That is, it is shown that the open core screw dislocation does not become a leak path.

これらの結果は、Ｇａリッチな螺旋転位は、リークパスになる可能性があり、オープンコアな螺旋転位は、リークパスとはならないことを示している。   These results indicate that Ga-rich screw dislocations may become leak paths, and open-core screw dislocations do not become leak paths.

本発明者は、これらの結果から、結晶に含まれるオープンコアな螺旋転位が、通電によって、Ｇａリッチな螺旋転位に変化し、リーク電流が増加すると推測した。そこで、次のような計算を行なった。
計算２：Ｇａ格子間原子の吸収によるオープンコアな螺旋転位の「Ｇａリッチ」化の確認 From these results, the present inventor presumed that the open-core screw dislocation contained in the crystal changes to a Ga-rich screw dislocation by energization, and the leakage current increases. Therefore, the following calculation was performed.
Calculation 2: Confirmation of “Ga-rich” conversion of open-core screw dislocations by absorption of Ga interstitial atoms

以下、計算２について説明する。
オープンコアな螺旋転位のＧａリッチ化（導電化）の原因として、Ｇａ格子間原子の螺旋転位芯への吸収が考えられる。このことを検証するため、転位芯近傍に配置されたＧａ原子の挙動を分子動力学計算で確認した。なお、安定な原子配置の計算はｑｕｅｎｃｈｅｄ ＭＤ法を用いて行い、１ステップを１．２フェムト秒として計算した。 Hereinafter, calculation 2 will be described.
As a cause of Ga enrichment (conduction) of open-core screw dislocations, absorption of Ga interstitial atoms into the screw dislocation core can be considered. In order to verify this, the behavior of Ga atoms arranged near the dislocation core was confirmed by molecular dynamics calculation. The stable atomic arrangement was calculated using the quenched MD method, and one step was calculated as 1.2 femtoseconds.

図５、６は、上記の計算結果に基づき、転位芯近傍におけるＧａ原子の挙動を説明する模式図である。   5 and 6 are schematic diagrams for explaining the behavior of Ga atoms in the vicinity of the dislocation core based on the above calculation results.

まず、図５（ａ）に示すように、安定構造を持つオープンコアな螺旋転位芯の近傍（〜０．１５ｎｍ）に、Ｇａ原子（図中黒丸で示す）を配置する。すると、図５（ｂ）に示すように、このＧａ原子は、オープンコアな螺旋転位の転位芯に吸収される（図中斜線を付した丸で示す）。   First, as shown in FIG. 5A, Ga atoms (indicated by black circles in the figure) are arranged in the vicinity (˜0.15 nm) of an open-core helical dislocation core having a stable structure. Then, as shown in FIG. 5B, this Ga atom is absorbed by the dislocation core of the open-core helical dislocation (indicated by a hatched circle in the figure).

つぎに、図６（ａ）に示すように、安定構造を持つＧａリッチな螺旋転位芯に在るＧａ原子（図中黒丸で示す）を僅か（〜０．１ｎｍ）に転位芯の外側へずらしたとき、このＧａ原子は転位芯に吸収される。更に、螺旋転位芯の近傍に存在するＧａ格子間原子は、同様に吸収され、図６（ｂ）に示すように転位芯に過剰にＧａ原子が存在するようになる（図中破線領域で示す）。   Next, as shown in FIG. 6 (a), Ga atoms (indicated by black circles in the figure) in the Ga-rich spiral dislocation core having a stable structure are slightly shifted to the outside of the dislocation core. When this occurs, the Ga atoms are absorbed by the dislocation core. Furthermore, Ga interstitial atoms existing in the vicinity of the screw dislocation core are similarly absorbed, and excessive Ga atoms are present in the dislocation core as shown in FIG. ).

なお、図７は、図５（ｂ）の転位芯構造を原子モデルとして用いて計算した電子の状態密度を示す図である。図７に示すように、図５（ｂ）の転位芯構造、すなわち、オープンコアな螺旋転位の転位芯にＧａ原子が吸収された構造では、バンドギャップ間に複数のエネルギー準位を持つことが分かる。   FIG. 7 is a diagram showing the density of states of electrons calculated using the dislocation core structure of FIG. 5B as an atomic model. As shown in FIG. 7, the dislocation core structure of FIG. 5B, that is, the structure in which Ga atoms are absorbed in the dislocation core of an open-core helical dislocation may have a plurality of energy levels between the band gaps. I understand.

これらの計算結果から、拡散（熱的なものだけでなく電界で促進される現象を含む）によって転位芯近傍に到達したＧａ格子間原子は、転位芯に吸収されると結論できる。すなわち、電気的に中性であるオープンコアな螺旋転位芯構造を持つ螺旋転位も、Ｇａ原子を吸収することで電気的に活性化することを意味している。また、Ｇａリッチな螺旋転位芯に吸収されたＧａ格子間原子は、その安定位置から０．１ｎｍ程度ずらしても、元の位置に戻ることも示された。   From these calculation results, it can be concluded that Ga interstitial atoms that have reached the vicinity of the dislocation core by diffusion (including not only the thermal phenomenon but also the phenomenon promoted by the electric field) are absorbed by the dislocation core. That is, it means that the screw dislocation having an open core screw dislocation core structure that is electrically neutral is also electrically activated by absorbing Ga atoms. It was also shown that Ga interstitial atoms absorbed by the Ga-rich spiral dislocation core return to the original position even when shifted from the stable position by about 0.1 nm.

以上の結果は、螺旋転位の転位芯には電気的に活性な構造（Ｇａリッチ）と電気的に不活性な構造（オープンコア）があり、通電により、ＧａＮ結晶中に残留するＧａ格子間原子が拡散し、電気的に不活性なオープンコアな螺旋転位に吸収されて電気的に活性なＧａリッチな螺旋転位に変化し、リーク電流が増大することを示唆している。すなわち、通電によるリーク電流の増加は、ＧａＮ結晶中に残留するＧａ格子間原子が起源になっていると考えることができる。また、Ｇａ原子を吸収した螺旋転位はそのＧａ原子を吸収した状態が安定であるため、リーク電流の増加は不可逆な現象であると考えられる。   The above results show that the dislocation core of the screw dislocation has an electrically active structure (Ga rich) and an electrically inactive structure (open core), and the Ga interstitial atoms remaining in the GaN crystal when energized. Is diffused and absorbed into an electrically inactive open-core screw dislocation to change to an electrically active Ga-rich screw dislocation, suggesting an increase in leakage current. That is, it can be considered that the increase in leakage current due to energization originates from Ga interstitial atoms remaining in the GaN crystal. Further, since the screw dislocation that has absorbed Ga atoms is stable in the state of absorbing Ga atoms, the increase in leakage current is considered to be an irreversible phenomenon.

以上の結果より、本発明者は、Ｇａ格子間原子の螺旋転位芯への移動を抑制すれば、長期通電によるリーク電流の増加を抑制することができることを見出した。そして、Ｇａ格子間原子の螺旋転位芯への移動を抑制するためには、ＧａＮ結晶の成長時にＧａ格子間原子の拡散を促進し、結晶成長面に掃き出す機能を有する物質をドープして、成長したＧａＮ結晶中のＧａ格子間原子の濃度を減少させればよいことに想到した。   From the above results, the present inventors have found that if the movement of Ga interstitial atoms to the screw dislocation core is suppressed, an increase in leakage current due to long-term energization can be suppressed. In order to suppress the movement of Ga interstitial atoms to the screw dislocation core, the diffusion of Ga interstitial atoms is promoted during the growth of the GaN crystal, and the growth is performed by doping with a substance having a function of sweeping out the crystal growth surface It has been conceived that the concentration of Ga interstitial atoms in the GaN crystal may be reduced.

（Ｇａ格子間原子の拡散を促進する元素）
以下では、Ｇａ格子間原子の拡散を促進する拡散促進物質を「Ｇａ格子間原子スカベンジャー」と名付け、Ｇａ格子間原子スカベンジャーとなり得る元素を第一原理電子状態計算から確認した。ここで、Ｇａ格子間原子スカベンジャーの条件は、Ｇａ格子間原子と斥力相互作用を有する、すなわちＧａ格子間原子との結合エネルギーが負である物質であることである。さらに、Ｇａ格子間原子スカベンジャーは、結晶成長表面に向かって拡散するＧａ格子間原子の後を追いかけるように自身も結晶成長表面に拡散することが望ましい。したがって、凝集エネルギーが高く、溶質原子としてＧａＮ結晶中に安定的に存在しにくいことが望ましい。 (Elements that promote Ga interstitial diffusion)
Hereinafter, a diffusion promoting substance that promotes the diffusion of Ga interstitial atoms is named “Ga interstitial atom scavenger”, and elements that can be Ga interstitial atom scavengers are confirmed from first-principles electronic state calculations. Here, the condition of the Ga interstitial atom scavenger is that the Ga interstitial atom has a repulsive interaction, that is, the substance has a negative bond energy with the Ga interstitial atom. Further, it is desirable that the Ga interstitial scavenger itself diffuses to the crystal growth surface so as to follow the Ga interstitial atoms that diffuse toward the crystal growth surface. Therefore, it is desirable that the cohesive energy is high and it is difficult to stably exist in the GaN crystal as a solute atom.

なお、この計算は、螺旋転位の電子状態計算と同様に、アドバンスソフト株式会社製のＡｄｖａｎｃｅ／ＰＨＡＳＥを用いた。また、主な計算条件は、以下の通りである。
・原子モデル：３３原子（Ｇａ１６個、窒素１６個、不純物原子１個）からなるスーパーセル
・カットオフエネルギー：波動函数および電荷密度分布で、それぞれ２５Ｒｙおよび２３０Ｒｙ
・ｋ点サンプル：３×３×４
・計算したバンド数：１００ For this calculation, Advance / PHASE manufactured by Advance Soft Co., Ltd. was used in the same manner as the electronic state calculation of the screw dislocation. The main calculation conditions are as follows.
Atom model: Supercell consisting of 33 atoms (16 Ga atoms, 16 nitrogen atoms, 1 impurity atom) Cut-off energy: 25 Ry and 230 Ry in wave function and charge density distribution, respectively
・ K point sample: 3 × 3 × 4
-Calculated number of bands: 100

図８は、ＧａＮ結晶中のＧａ格子間原子と不純物原子との結合エネルギーの計算結果を示す図である。ここで、負の結合エネルギーを持つ不純物原子が、Ｇａ格子間原子との間で斥力相互作用が働くため、Ｇａ格子間原子スカベンジャーとして働き得る。   FIG. 8 is a diagram showing the calculation results of the bond energy between Ga interstitial atoms and impurity atoms in a GaN crystal. Here, impurity atoms having negative binding energy can act as a Ga interstitial atom scavenger because of the repulsive interaction between Ga atoms and Ga atoms.

図９は、ＧａＮ結晶に不純物原子をドープしたときの原子数当たりの凝集エネルギーを示す図である。なお、図中太い破線は、不純物原子を含まない系（ＧａＮ結晶）の凝集エネルギーを示す。ここで、太い破線よりも高い凝集エネルギーを持つ不純物原子が、ＧａＮ結晶に安定的に固溶することができず、結晶成長時に表面に向かって自身も拡散する。   FIG. 9 is a diagram showing the cohesive energy per number of atoms when the GaN crystal is doped with impurity atoms. In addition, the thick broken line in a figure shows the cohesive energy of the system (GaN crystal) which does not contain an impurity atom. Here, impurity atoms having a cohesive energy higher than that of the thick broken line cannot be stably dissolved in the GaN crystal, and diffuse themselves toward the surface during crystal growth.

図８および図９の計算結果は、Ｖ族元素であるリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ）がＧａ格子間原子スカベンジャーとして有効に機能することを示している。本発明者は、以上の結果より、窒化物系化合物半導体の結晶中にこれらのＧａ格子間原子スカベンジャーをドープすることによって、長期通電によるリーク電流の増加を抑制することができることに想到したのである。   The calculation results of FIGS. 8 and 9 indicate that phosphorus (P), arsenic (As), and antimony (Sb), which are group V elements, function effectively as Ga interstitial scavengers. Based on the above results, the present inventor has conceived that the increase of leakage current due to long-term energization can be suppressed by doping these Ga interstitial scavengers into the crystal of a nitride compound semiconductor. .

＜実施の形態＞
以下に、図面を参照して本発明に係る窒化物系化合物半導体および窒化物系化合物半導体素子の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面においては、同一または対応する要素には適宜同一符号を付している。また、図面は模式的なものであり、各層の厚さや厚さの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。 <Embodiment>
Hereinafter, embodiments of a nitride compound semiconductor and a nitride compound semiconductor device according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. In the drawings, the same or corresponding elements are appropriately denoted by the same reference numerals. Also, it should be noted that the drawings are schematic, and the thicknesses and ratios of the layers are different from the actual ones. Moreover, the part from which the relationship and ratio of a mutual dimension differ also in between drawings is contained.

（実施の形態１）
図１０は、本発明の実施の形態１に係る窒化物系化合物半導体素子である異種接合電界効果トランジスタ（Heterojunction field effect transistor：ＨＦＥＴ）の模式的な断面図である。このＨＦＥＴ１０は、窒化物系化合物半導体とは異なる材料からなる基板である主表面が（１１１）面のシリコン基板１１と、シリコン基板１１上に順次形成された、ＧａＮからなる低温バッファ層１２、Ａｓおよび炭素（Ｃ）をドープしたＧａＮからなるバッファ層１３、ＡｓおよびＣをドープしたＧａＮからなる電子走行層１４、およびＡｌＧａＮからなる電子供給層１５と、電子供給層１５上に形成されたゲート電極１６、ソース電極１７、ドレイン電極１８とを備えている。すなわち、このＨＦＥＴ１０は、ＡｌＧａＮ／ＧａＮのヘテロ接合を有するＡｌＧａＮ／ＧａＮ−ＨＦＥＴである。 (Embodiment 1)
FIG. 10 is a schematic cross-sectional view of a heterojunction field effect transistor (HFET) which is a nitride-based compound semiconductor device according to the first embodiment of the present invention. The HFET 10 includes a silicon substrate 11 whose main surface is a (111) plane, which is a substrate made of a material different from a nitride-based compound semiconductor, a low-temperature buffer layer 12 made of GaN, which is sequentially formed on the silicon substrate 11, and an As. And a buffer layer 13 made of GaN doped with carbon (C), an electron transit layer 14 made of GaN doped with As and C, an electron supply layer 15 made of AlGaN, and a gate electrode formed on the electron supply layer 15 16, a source electrode 17, and a drain electrode 18. That is, the HFET 10 is an AlGaN / GaN-HFET having an AlGaN / GaN heterojunction.

なお、電子走行層１４におけるＡｓの濃度は、バッファ層１３から素子表面側である電子供給層１５に向かって徐々に減少するように分布している。これについては後に詳述する。   The As concentration in the electron transit layer 14 is distributed so as to gradually decrease from the buffer layer 13 toward the electron supply layer 15 on the element surface side. This will be described in detail later.

このＨＦＥＴ１０は、バッファ層１３にＣをドープすることによって、リーク電流を低減してバッファ層１３を高抵抗化しており、耐圧を高めている。また、電子走行層１４にもＣをドープしているが、そのドープ濃度を十分に低く設定することによって、高い電子移動度を維持している。   In the HFET 10, the buffer layer 13 is doped with C, thereby reducing the leakage current and increasing the resistance of the buffer layer 13, thereby increasing the breakdown voltage. Further, although the electron transit layer 14 is also doped with C, high electron mobility is maintained by setting the doping concentration sufficiently low.

さらに、このＨＦＥＴ１０は、バッファ層１３および電子走行層１４に、結晶成長時にＧａ格子間原子スカベンジャーとして機能するＡｓをドープしている。したがって、このＨＦＥＴ１０のバッファ層１３および電子走行層１４のＧａ格子間原子は、結晶成長時に掃き出され、Ａｓをドープしない場合よりも密度が低くなっている。したがって、このＨＦＥＴ１０に通電を行なった際には、電気的に不活性なオープンコアな螺旋転位にＧａ格子間原子が吸収されて電気的に活性なＧａリッチな螺旋転位に変化する現象が抑制される。したがって、このＨＦＥＴ１０に長期通電を行っても、ソース電極１７またはドレイン電極１８からシリコン基板１１側へリークパスが形成されることが抑制される。その結果、このＨＦＥＴ１０は、長期通電によるリーク電流の増加が抑制されたものとなる。   Further, in the HFET 10, the buffer layer 13 and the electron transit layer 14 are doped with As that functions as a Ga interstitial atom scavenger during crystal growth. Therefore, the Ga interstitial atoms of the buffer layer 13 and the electron transit layer 14 of the HFET 10 are swept out during the crystal growth and have a lower density than when not doped with As. Therefore, when the HFET 10 is energized, the phenomenon that the Ga interstitial atoms are absorbed by the electrically inactive open-core screw dislocations and changed to the electrically active Ga-rich screw dislocations is suppressed. The Therefore, even if the HFET 10 is energized for a long time, the formation of a leak path from the source electrode 17 or the drain electrode 18 to the silicon substrate 11 side is suppressed. As a result, the HFET 10 is one in which an increase in leakage current due to long-term energization is suppressed.

（製造方法）
本実施の形態１に係るＨＦＥＴ１０の製造方法の一例について図１１を参照して説明する。なお、原材料の流量、各層の厚さ、または成長温度等は例示であり、特に限定はされない。 (Production method)
An example of a method for manufacturing the HFET 10 according to the first embodiment will be described with reference to FIG. Note that the flow rate of raw materials, the thickness of each layer, the growth temperature, and the like are examples, and are not particularly limited.

はじめに、厚さが５００μｍのシリコン基板１１を設置した有機金属気相成長（ＭＯＣＶＤ）装置内に、トリメチルガリウム（ＴＭＧａ）とアンモニア（ＮＨ_３）とを、それぞれ１４μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度５５０℃で、シリコン基板１１上に層厚３０ｎｍのＧａＮからなる低温バッファ層１２をエピタキシャル成長させる。 First, trimethylgallium (TMGa) and ammonia (NH ₃ ) are flown at a flow rate of 14 μmol / min and 12 L / min, respectively, in a metal organic chemical vapor deposition (MOCVD) apparatus in which a silicon substrate 11 having a thickness of 500 μm is installed. The low temperature buffer layer 12 made of GaN having a layer thickness of 30 nm is epitaxially grown on the silicon substrate 11 at a growth temperature of 550 ° C.

つぎに、Ａｓ原料として、有機金属であるトリエチル砒素（ＴＥＡｓ；（Ｃ_２Ｈ_５）_３Ａ）を用いて、ＴＭＧａとＮＨ_３とを、それぞれ５８μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入しながら、同時にＴＥＡｓをＮＨ_３の流量の０．１％以下の一定の流量で流して、成長温度１０５０℃にて、低温バッファ層１２上に層厚６００ｎｍのＧａＮからなるバッファ層１３をエピタキシャル成長させる。このときの成長圧力を５０Ｔｏｒｒに設定することによって、バッファ層１３にドープされる炭素濃度を１×１０^１８ｃｍ^−３以上とすることができ、高抵抗化することができる。 Next, while using triethylarsenic (TEAs; (C ₂ H ₅ ) ₃ A), which is an organic metal, as an As raw material, TMGa and NH ₃ are introduced at flow rates of 58 μmol / min and 12 L / min, respectively. Simultaneously, TEAs is allowed to flow at a constant flow rate of 0.1% or less of the flow rate of NH ₃ to epitaxially grow the buffer layer 13 made of GaN having a layer thickness of 600 nm on the low-temperature buffer layer 12 at a growth temperature of 1050 ° C. By setting the growth pressure at this time to 50 Torr, the carbon concentration doped in the buffer layer 13 can be set to 1 × 10 ¹⁸ cm ⁻³ or more, and the resistance can be increased.

つぎに、ＴＭＧａとＮＨ_３とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入しながら、同時にＴＥＡｓを流して、成長温度１０５０℃にて、バッファ層１３上に層厚１００ｎｍのＧａＮからなる電子走行層１４をエピタキシャル成長させる。このときの成長圧力を２００Ｔｏｒｒに設定することによって、電子走行層１４にドープされる炭素濃度を１０^１７ｃｍ^−３以下とすることができ、高い電子移動度を維持することができる。 Next, while introducing TMGa and NH ₃ at flow rates of 19 μmol / min and 12 L / min, respectively, TEAs is simultaneously flown to form a GaN layer having a thickness of 100 nm on the buffer layer 13 at a growth temperature of 1050 ° C. The electron transit layer 14 is epitaxially grown. By setting the growth pressure at this time to 200 Torr, the carbon concentration doped in the electron transit layer 14 can be made 10 ¹⁷ cm ⁻³ or less, and high electron mobility can be maintained.

上記のようにしてドープされたＡｓは、結晶成長時にＧａ格子間原子スカベンジャーとして機能し、Ｇａ格子間原子を結晶成長表面へと掃き出す。その結果、バッファ層１３および電子走行層１４のＧａ格子間原子の濃度は低減する。なお、Ａｓ自体も結晶成長表面に拡散するため、その濃度は低減する。   As doped as described above functions as a Ga interstitial atom scavenger during crystal growth, and sweeps Ga interstitial atoms to the crystal growth surface. As a result, the concentration of Ga interstitial atoms in the buffer layer 13 and the electron transit layer 14 is reduced. Note that As itself also diffuses to the crystal growth surface, its concentration is reduced.

ここで、図１１において、線Ｌはバッファ層１３および電子走行層１４の成長時におけるＴＥＡｓの流量を示している。線Ｌに示すように、バッファ層１３の成長時にはＴＥＡｓの流量を一定とし、電子走行層１４の成長時にはＴＥＡｓの流量を結晶成長に従って直線的に低減し、電子走行層１４の成長終了時には流量を０とする。上記の成長条件の場合、バッファ層１３および電子走行層１４中の残留Ａｓ濃度は５×１０^１６ｃｍ^−３以下となる。 Here, in FIG. 11, a line L indicates the flow rate of TEAs during the growth of the buffer layer 13 and the electron transit layer 14. As shown by the line L, the flow rate of TEAs is constant during the growth of the buffer layer 13, the flow rate of TEAs is linearly reduced according to the crystal growth during the growth of the electron transit layer 14, and the flow rate is reduced at the end of the growth of the electron transit layer 14. 0. In the case of the above growth conditions, the residual As concentration in the buffer layer 13 and the electron transit layer 14 is 5 × 10 ¹⁶ cm ⁻³ or less.

ところで、バッファ層１３および電子走行層１４中のＡｓは素子の電気特性に悪影響を及ぼす可能性がある。たとえば、５´１０^１７ｃｍ^−３を超える高濃度のＡｓが残留する場合、電流コラプス現象や不純物散乱による電子移動度の低下が生じる。したがって、バッファ層１３および電子走行層１４中のＡｓ濃度は、上述した５×１０^１６ｃｍ^−３以下であることが好ましいが、リーク電流増加の抑制効果が得られる範囲で、低ければ低い程よい。特に、電子走行層１４中のＡｓ濃度については、不純物散乱による電子移動度低下を避けるという観点からは、２次元電子ガスが発生する電子走行層１４と電子供給層１５との界面（すなわちＡｌＧａＮ／ＧａＮ界面）においては、検出限界以下の濃度であることがより望ましい。 By the way, As in the buffer layer 13 and the electron transit layer 14 may adversely affect the electrical characteristics of the device. For example, when high concentration As exceeding 5'10 ¹⁷ cm ^-3 remains, a current collapse phenomenon or a decrease in electron mobility due to impurity scattering occurs. Therefore, the As concentration in the buffer layer 13 and the electron transit layer 14 is preferably 5 × 10 ¹⁶ cm ⁻³ or less as described above, but the lower the better as long as the effect of suppressing the increase in leakage current is obtained. In particular, with regard to the As concentration in the electron transit layer 14, from the viewpoint of avoiding a decrease in electron mobility due to impurity scattering, the interface between the electron transit layer 14 and the electron supply layer 15 in which the two-dimensional electron gas is generated (ie, AlGaN / In the GaN interface), the concentration is more preferably below the detection limit.

なお、Ａｓの有機金属原料として、ＴＥＡｓの他、Ｔｒｉｓｄｉｉｍｅｔｙｌａｍｉｎｏａｒｓｉｎｅ（Ｃ_６Ｈ_１８ＡｓＮ_３）、Ｔｒｉｐｈｅｎｙｌａｒｓｉｎｅ（（Ｃ_６Ｈ_５）_３Ａｓ）、Ｔｅｔｒａｍｅｔｙｌｄｉａｒｓｉｎｅ（（ＣＨ_３）_２Ａｓ−Ａｓ（ＣＨ_３）_２）等の有機金属を用いても良い。 As the organic metal source of As, other _{TEAs, Trisdiimetylaminoarsine (C 6 H 18} AsN 3), Triphenylarsine ((C 6 H 5) 3 As), Tetrametyldiarsine ((CH 3) 2 As-As (CH 3) 2 An organic metal such as) may be used.

続いて、バッファ層１３および電子走行層１４の成長後に、トリメチルアルミニウム（ＴＭＡｌ）とＴＭＧａとＮＨ_３とを、それぞれ１００μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃にて、電子走行層１４上に層厚３０ｎｍのＡｌＧａＮからなる電子供給層１５をエピタキシャル成長させる。 Subsequently, after the growth of the buffer layer 13 and the electron transit layer 14, trimethylaluminum (TMAl), TMGa, and NH ₃ were introduced at flow rates of 100 μmol / min, 19 μmol / min, and 12 L / min, respectively, and a growth temperature of 1050 ° C. Then, an electron supply layer 15 made of AlGaN having a thickness of 30 nm is epitaxially grown on the electron transit layer 14.

つぎに、電子供給層１５上に、チタン（Ｔｉ）およびＡｌをこの順に蒸着して、オーミック電極としてのソース電極１７およびドレイン電極１８を形成する。つぎに、ソース電極１７とドレイン電極１８との間にＮｉおよびＡｕをこの順に蒸着して、ショットキー電極としてのゲート電極１６を形成する。以上の製造方法によって、本実施の形態１に係るＨＦＥＴ１０を製造することができる。   Next, titanium (Ti) and Al are vapor-deposited in this order on the electron supply layer 15 to form a source electrode 17 and a drain electrode 18 as ohmic electrodes. Next, Ni and Au are deposited in this order between the source electrode 17 and the drain electrode 18 to form the gate electrode 16 as a Schottky electrode. The HFET 10 according to the first embodiment can be manufactured by the above manufacturing method.

このように製造された本実施の形態１に係るＨＦＥＴ１０は、バッファ層１３および電子走行層１４のＧａ格子間原子が減少しているので、長期通電によるリーク電流の増加が抑制されたものとなる。   In the HFET 10 according to the first embodiment manufactured as described above, since the Ga interstitial atoms of the buffer layer 13 and the electron transit layer 14 are reduced, an increase in leakage current due to long-term energization is suppressed. .

（実施例１、比較例１）
本発明の実施例１として、上述した製造方法にて実施の形態１に係るＨＦＥＴ１０の構造を有するＨＦＥＴを製造した。なお、ＡｌＧａＮからなる電子供給層のＡｌ組成は、Ｘ線回折法による評価によれば０．２３であった。また、ＨＦＥＴのサイズについては、ゲート長を２μｍ、ゲート幅を０．２ｍｍ、ソース・ドレイン間距離を１５μｍとした。また、比較例１として、Ａｓをドープしない以外は、実施例１のＨＦＥＴと同様の構造のＨＥＦＴを製造した。 (Example 1, Comparative Example 1)
As Example 1 of the present invention, an HFET having the structure of the HFET 10 according to Embodiment 1 was manufactured by the manufacturing method described above. The Al composition of the electron supply layer made of AlGaN was 0.23 according to the evaluation by the X-ray diffraction method. As for the size of the HFET, the gate length was 2 μm, the gate width was 0.2 mm, and the source-drain distance was 15 μm. Further, as Comparative Example 1, a HEFT having the same structure as the HFET of Example 1 was manufactured except that As was not doped.

この実施例１のＨＦＥＴの特性を測定したところ、２次元電子ガスの移動度は１１００ｃｍ^２／Ｖｓ、シートキャリア濃度は８´１０^１２ｃｍ^−２であった。また、比較例１のＨＦＥＴの移動度およびシートキャリア濃度も実施例１のＨＦＥＴと同程度であり、Ａｓドープの有無に依存しなかった。 When the characteristics of the HFET of Example 1 were measured, the mobility of the two-dimensional electron gas was 1100 cm ² / Vs, and the sheet carrier concentration was 8′10 ¹² cm ⁻² . Also, the mobility and sheet carrier concentration of the HFET of Comparative Example 1 were comparable to those of the HFET of Example 1, and did not depend on the presence or absence of As doping.

つぎに、実施例１、比較例１のＨＦＥＴに長期通電を行いながらリーク電流を測定した。通電は、ソース・ゲート間に−５Ｖを印加し、ソース・ドレイン間に３００Ｖを印加した状態で行った。なお、通電温度は１７５℃とした。   Next, the leakage current was measured while energizing the HFETs of Example 1 and Comparative Example 1 for a long time. The energization was performed with -5 V applied between the source and gate and 300 V applied between the source and drain. The energization temperature was 175 ° C.

図１２は、実施例１および比較例１のＨＦＥＴのリーク電流の経時変化を示す図である。なお、リーク電流の値において、「Ｅ」は１０のべき乗を表す記号であり、たとえば「１．０Ｅ−０６」は「１．０×１０^−６」を意味する。図１２に示すように、比較例１のＨＦＥＴは、１０００時間の通電によってリーク電流が１桁程度増加するのに対して、実施例１のＨＦＥＴでは、１０００時間の通電後もリーク電流の増加はほとんど見られなかった。この理由は、比較例１のＨＦＥＴは、長期通電によって、ＧａＮ結晶中に残留するＧａ格子間原子が螺旋転位芯に拡散し電気的に活性化するのに対して、ＡｓをドープしながらＧａＮ層を成長した実施例１のＨＦＥＴは、ＧａＮ結晶中に残留するＧａ格子間原子の濃度が低いため、螺旋転位芯に拡散するＧａ格子間原子が殆ど無いので、長期通電後も螺旋転位芯の電気的不活性が保たれたためであると考えられる。 FIG. 12 is a diagram showing the change over time in the leakage current of the HFETs of Example 1 and Comparative Example 1. In FIG. In the value of the leakage current, “E” is a symbol representing a power of 10. For example, “1.0E-06” means “1.0 × 10 ⁻⁶ ”. As shown in FIG. 12, in the HFET of Comparative Example 1, the leakage current increases by an order of magnitude by 1000 hours of energization, whereas in the HFET of Example 1, the increase in leakage current after 1000 hours of energization does not occur. It was hardly seen. The reason for this is that the HFET of Comparative Example 1 is electrically activated by diffusing Ga interstitial atoms remaining in the GaN crystal by long-term energization, while it is electrically doped with As. Since the concentration of Ga interstitial atoms remaining in the GaN crystal is low, the HFET of Example 1 grown with a low density has almost no Ga interstitial atoms diffusing into the screw dislocation core. This is thought to be because the inactivity was maintained.

（実施の形態２）
つぎに、本発明の実施の形態２に係る窒化物系化合物半導体素子であるショットキーバリアダイオード（Schottky Barrier diode：ＳＢＤ）について説明する。本実施の形態２に係るＳＢＤでは、Ｇａ格子間原子スカベンジャーとしてアンチモン（Ｓｂ）を用いている。 (Embodiment 2)
Next, a Schottky barrier diode (SBD), which is a nitride compound semiconductor device according to the second embodiment of the present invention, will be described. In the SBD according to the second embodiment, antimony (Sb) is used as a Ga interstitial atom scavenger.

図１３は、本実施の形態２に係るＳＢＤの模式的な断面図である。また、図１４は、本実施の形態２に係るＳＢＤの模式的な平面図である。図１３、１４に示すように、このＳＢＤ２０は、主表面が（１１１）面のシリコン基板２１と、シリコン基板２１上に順次形成された、ＡｌＮからなる第１バッファ層２２、ＳｂをドープしたＧａＮ層２３ａとＡｌＮ層２３ｂとを交互に８層ずつ積層して構成された第２バッファ層２３、ＳｂをドープしたＧａＮからなる第３バッファ層２４、Ｓｂをドープしたｎ型の導電性を有するＧａＮ（ｎ−ＧａＮ）からなる電子走行層２５と、電子走行層２５上に形成された円形のショットキー電極２６、およびショットキー電極２６の周囲を所定の間隔で囲むように形成されたオーミック電極２７とを備えている。   FIG. 13 is a schematic cross-sectional view of the SBD according to the second embodiment. FIG. 14 is a schematic plan view of the SBD according to the second embodiment. As shown in FIGS. 13 and 14, the SBD 20 includes a silicon substrate 21 whose main surface is a (111) plane, a first buffer layer 22 made of AlN, which is sequentially formed on the silicon substrate 21, and GaN doped with Sb. A second buffer layer 23 formed by alternately stacking eight layers 23a and AlN layers 23b; a third buffer layer 24 made of GaN doped with Sb; and an n-type conductive GaN doped with Sb. An electron transit layer 25 made of (n-GaN), a circular Schottky electrode 26 formed on the electron transit layer 25, and an ohmic electrode 27 formed so as to surround the periphery of the Schottky electrode 26 at a predetermined interval. And.

このＳＢＤ２０は、ＧａＮ層とＡｌＮ層とを交互に積層した第２バッファ層２３を備えることにとって、エピタキシャル基板にクラックが発生することを抑制し、かつエピタキシャル基板の反り量が小さくなるように制御することができる。   Since the SBD 20 includes the second buffer layer 23 in which the GaN layers and the AlN layers are alternately stacked, the SBD 20 is controlled to suppress the occurrence of cracks in the epitaxial substrate and to reduce the amount of warpage of the epitaxial substrate. be able to.

さらに、このＳＢＤ２０は、第２バッファ層２３、第３バッファ層２４、および電子走行層２５に、結晶成長時にＧａ格子間原子スカベンジャーとして機能するＳｂをドープしている。その結果、実施の形態１に係るＨＦＥＴ１０と同様に、長期通電を行っても、ショットキー電極２６からシリコン基板２１側へリークパスが形成されることが抑制される。その結果、このＳＢＤ２０は、長期通電による逆方向リーク電流の増加が抑制されたものとなる。   Further, in the SBD 20, the second buffer layer 23, the third buffer layer 24, and the electron transit layer 25 are doped with Sb that functions as a Ga interstitial scavenger during crystal growth. As a result, similarly to the HFET 10 according to the first embodiment, even if long-term energization is performed, the formation of a leak path from the Schottky electrode 26 to the silicon substrate 21 side is suppressed. As a result, this SBD 20 is one in which an increase in reverse leakage current due to long-term energization is suppressed.

（製造方法）
本実施の形態２に係るＳＢＤ２０の製造方法の一例について説明する。なお、原材料の流量、各層の厚さ、または成長温度等は例示であり、特に限定はされない。 (Production method)
An example of a method for manufacturing the SBD 20 according to the second embodiment will be described. Note that the flow rate of raw materials, the thickness of each layer, the growth temperature, and the like are examples, and are not particularly limited.

はじめに、厚さが１ｍｍのシリコン基板２１を設置したＭＯＣＶＤ装置内に、ＴＭＡｌとＮＨ_３とを、それぞれ１７５μｍｏｌ／ｍｉｎ、３５Ｌ／ｍｉｎの流量で導入し、成長温度１０００℃で、シリコン基板２１上に層厚４０ｎｍのＡｌＮからなる第１バッファ層２２をエピタキシャル成長させる。 First, TMAl and NH ₃ are introduced at a flow rate of 175 μmol / min and 35 L / min, respectively, into a MOCVD apparatus in which a silicon substrate 21 having a thickness of 1 mm is installed, and the growth temperature is 1000 ° C. on the silicon substrate 21. A first buffer layer 22 made of AlN having a layer thickness of 40 nm is epitaxially grown.

つぎに、層厚が１８０ｎｍのＧａＮ層２３ａと層厚が２０ｎｍのＡｌＮ層２３ｂとを一対とする層を、成長温度１０５０℃、成長圧力５０Ｔｏｒｒの条件で８回繰り返して成長し、第２バッファ層２３を形成する。なお、ＡｌＮ層２３ｂおよびＧａＮ層２３ａの成長時のＴＭＡｌ、ＴＭＧａおよびＮＨ_３の流量は、それぞれ、１９５μｍｏｌ／ｍｉｎ、５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎである。また、第２バッファ層２３の形成時には、Ｓｂ原料として、有機金属であるトリメチルアンチモン（ＴＭＳｂ）をＮＨ_３の流量の０．１％以下の一定の流量で流す。なお、ＴＭＳｂの代わりにトリエチルアンチモン（ＴＥＡｓ）を用いてもよい。 Next, a pair of a GaN layer 23a having a layer thickness of 180 nm and an AlN layer 23b having a layer thickness of 20 nm is repeatedly grown eight times under the conditions of a growth temperature of 1050 ° C. and a growth pressure of 50 Torr, and the second buffer layer 23 is formed. Note that the flow rates of TMAl, TMGa, and NH ₃ during the growth of the AlN layer 23b and the GaN layer 23a are 195 μmol / min, 58 μmol / min, and 12 L / min, respectively. Further, when forming the second buffer layer 23, trimethylantimony (TMSb), which is an organic metal, is flowed as a Sb raw material at a constant flow rate of 0.1% or less of the flow rate of NH ₃ . Triethylantimony (TEAs) may be used instead of TMSb.

つぎに、層厚が２００ｎｍのＧａＮからなる第３バッファ層２４を、成長温度１０５０℃、成長圧力２００Ｔｏｒｒの条件でエピタキシャル成長させる。なお、第３バッファ層２４の成長時には、ＴＭＧａおよびＮＨ_３の流量を５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎとし、ＴＭＳｂをＮＨ_３の流量の０．１％以下の一定の流量で流す。 Next, the third buffer layer 24 made of GaN having a layer thickness of 200 nm is epitaxially grown under conditions of a growth temperature of 1050 ° C. and a growth pressure of 200 Torr. When the third buffer layer 24 is grown, the flow rates of TMGa and NH ₃ are set to 58 μmol / min and 12 L / min, and TMSb is flowed at a constant flow rate of 0.1% or less of the flow rate of NH ₃ .

つぎに、ＴＭＧａとＮＨ_３とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、層厚が５００ｎｍのｎ−ＧａＮからなる電子走行層２５をエピタキシャル成長させる。成長温度は１０５０℃、成長圧力は２００Ｔｏｒｒである。なお、ｎ型ドーパントであるシリコン（Ｓｉ）をドープするために、電子走行層２５の成長時にシラン（ＳｉＨ_４）を流すとともに、ｎ型のキャリア濃度が２×１０^１６ｃｍ^−３となるようにＳｉＨ_４の流量を調整する。また、電子走行層２５の成長時のＴＭＳｂの流量については、第３バッファ層２４から３００ｎｍだけ積層した時点で流量が０になるように徐々に低減させる。これによって高い電子移動度を維持することができる。 Next, TMGa and NH ₃ are introduced at flow rates of 19 μmol / min and 12 L / min, respectively, and the electron transit layer 25 made of n-GaN having a layer thickness of 500 nm is epitaxially grown. The growth temperature is 1050 ° C. and the growth pressure is 200 Torr. In order to dope silicon (Si) that is an n-type dopant, silane (SiH ₄ ) is allowed to flow during the growth of the electron transit layer 25, and the n-type carrier concentration is 2 × 10 ¹⁶ cm ^−3. The flow rate of SiH ₄ is adjusted. Further, the flow rate of TMSb at the time of growth of the electron transit layer 25 is gradually reduced so that the flow rate becomes 0 when the third buffer layer 24 is laminated by 300 nm. As a result, high electron mobility can be maintained.

つぎに、電子走行層２５上に、直径が１６０μｍ、電極間距離１０μｍである同心円状パターンを有するショットキー電極２６およびオーミック電極２７を形成する。なお、ショットキー電極２６はＮｉ／Ａｕ構造、オーミック電極はＴｉ／Ａｌ構造とする。以上の製造方法によって、本実施の形態２に係るＳＢＤ２０を製造することができる。   Next, the Schottky electrode 26 and the ohmic electrode 27 having a concentric pattern with a diameter of 160 μm and an interelectrode distance of 10 μm are formed on the electron transit layer 25. The Schottky electrode 26 has a Ni / Au structure, and the ohmic electrode has a Ti / Al structure. The SBD 20 according to the second embodiment can be manufactured by the above manufacturing method.

（実施例２、比較例２）
本発明の実施例２として、上述した製造方法にて実施の形態２に係るＳＢＤ２０の構造を有するＳＢＤを製造した。また、比較例１として、Ｓｂをドープしない以外は、実施例２のＳＢＤと同様の構造のＳＢＤを製造した。 (Example 2, comparative example 2)
As Example 2 of the present invention, an SBD having the structure of the SBD 20 according to Embodiment 2 was manufactured by the above-described manufacturing method. As Comparative Example 1, an SBD having the same structure as the SBD of Example 2 was manufactured except that Sb was not doped.

実施例２、比較例２のＳＢＤに、オーミック電極を接地し、ショットキー電極に−２５０Ｖの電圧を印加し、１７５℃の温度にて逆方向リーク電流の変化を測定した。すると、比較例１のＳＢＤでは、通電後１０００時間後にリーク電流は１桁以上増加したのに対して、実施例２のＳＢＤでは、リーク電流は通電初期の５×１０^−５Ａ／ｍｍから変化がなかった。これは、実施例２のＨＦＥＴと同様に、Ｓｂをバッファ層および電子走行層成長時に添加することで、リーク電流増加の原因となるＧａ格子間原子の濃度が低減されたからである。 The ohmic electrode was grounded to the SBD of Example 2 and Comparative Example 2, a voltage of −250 V was applied to the Schottky electrode, and the change in reverse leakage current was measured at a temperature of 175 ° C. Then, in the SBD of Comparative Example 1, the leakage current increased by an order of magnitude after 1000 hours after energization, whereas in the SBD of Example 2, the leakage current changed from 5 × 10 ⁻⁵ A / mm at the initial energization. There was no. This is because the concentration of Ga interstitial atoms that cause an increase in leakage current is reduced by adding Sb during growth of the buffer layer and the electron transit layer, as in the HFET of Example 2.

なお、上記実施の形態では、Ｇａ格子間原子スカベンジャーとしてＡｓおよびＳｂを用いているが、Ｐを用いてもよい。Ｐをドープする場合は、Ｐ原料として、トリブチルリン（ＴＢＰ）、ホスフィン（ＰＨ_３）、トリイソプロピルホスフィン等を使用すれば良い。これらのＰを含む有機原料や原料ガスの流量は、ＡｓやＳｂの場合と同様に、ＮＨ_３の流量の０．１％以下にすることが好ましい。また、バッファ層および電子走行層中のＰ、Ｓｂ濃度は、Ａｓの場合と同様に、電流増加の抑制効果が得られる範囲で低くければ低い程よく、５×１０^１６ｃｍ^−３以下であることが望ましい。特に、電子走行層においては、Ｐ、Ｓｂ濃度は検出限界以下の濃度であることがより望ましい。 In the above embodiment, As and Sb are used as Ga interstitial atom scavengers, but P may be used. When doping P, tributyl phosphorus (TBP), phosphine (PH ₃ ), triisopropyl phosphine, or the like may be used as the P raw material. The flow rate of these organic raw materials and source gases containing P is preferably 0.1% or less of the flow rate of NH ₃ , as in the case of As and Sb. Further, the P and Sb concentrations in the buffer layer and the electron transit layer should be as low as possible within the range where the effect of suppressing the increase in current is obtained, as in the case of As, and should be 5 × 10 ¹⁶ cm ⁻³ or less. Is desirable. In particular, in the electron transit layer, the P and Sb concentrations are more preferably below the detection limit.

（Ｇａ格子間原子低減の検証）
ここで、Ａｓをドープしながら成長したＧａＮ結晶中においてＧａ格子間原子が低減される効果を確かめるため、図１５に示した検証用試料を作製した。 (Verification of Ga interstitial atom reduction)
Here, in order to confirm the effect of reducing Ga interstitial atoms in a GaN crystal grown while doping As, a verification sample shown in FIG. 15 was produced.

この検証用試料は以下のように作製したものである。まず、厚さが５００μｍのシリコン基板１１を設置したＭＯＣＶＤ装置内に、ＴＭＧａとＮＨ_３とを、それぞれ１４μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度５５０℃で、シリコン基板１１上に層厚３０ｎｍのＧａＮからなる低温バッファ層１２をエピタキシャル成長させた。 This verification sample was produced as follows. First, TMGa and NH ₃ are introduced at a flow rate of 14 μmol / min and 12 L / min, respectively, into a MOCVD apparatus in which a silicon substrate 11 having a thickness of 500 μm is installed, and grown on the silicon substrate 11 at a growth temperature of 550 ° C. A low temperature buffer layer 12 made of GaN having a layer thickness of 30 nm was epitaxially grown.

その後、ＴＭＧａとＮＨ_３とを、それぞれ５８μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、低温バッファ層１２上に、層厚７００ｎｍのＧａＮからなるバッファ層１３をエピタキシャル成長させた。なお、成長温度は１０５０℃であり、成長圧力は５０Ｔｏｒｒとした。ここで、バッファ層１３を成長させる際に、ＴＥＡｓを流した。そして、ＴＥＡｓの流量をＮＨ_３の流量の０〜０．１２％の間で変化させた複数の試料、およびＴＥＡｓを流さない試料を準備し、ＴＥＡｓ流量とＧａ格子間原子の量との関係を調べた。なお、バッファ層１３のエピタキシャル成長後、シリコン基板１１の裏面を研磨し、厚さを１００μｍ程度にした。 Thereafter, TMGa and NH ₃ were introduced at flow rates of 58 μmol / min and 12 L / min, respectively, and the buffer layer 13 made of GaN having a layer thickness of 700 nm was epitaxially grown on the low-temperature buffer layer 12. The growth temperature was 1050 ° C. and the growth pressure was 50 Torr. Here, when the buffer layer 13 was grown, TEAs were flowed. A plurality of samples in which the flow rate of TEAs is changed between 0 to 0.12% of the flow rate of NH _{3 and} a sample that does not flow TEAs are prepared, and the relationship between the flow rate of TEAs and the amount of Ga interstitial atoms is obtained. Examined. Note that after the epitaxial growth of the buffer layer 13, the back surface of the silicon substrate 11 was polished to a thickness of about 100 μm.

ここで、ＧａＮ結晶中のＧａ格子間原子の量が増加すれば、ＧａＮ結晶の格子定数は増加するので、Ｇａ格子間原子量はＧａＮ結晶の格子定数の精密測定から推定することができる。   Here, if the amount of Ga interstitial atoms in the GaN crystal increases, the lattice constant of the GaN crystal increases, so the Ga interstitial atomic weight can be estimated from precise measurement of the lattice constant of the GaN crystal.

なお、ＧａＮ結晶の格子定数はＧａ格子間原子量だけでなく、Ｇａ空孔濃度にも依存するため、Ｇａ空孔濃度の評価も必要である。そこで、陽電子消滅法を用いて、ＴＥＡｓを流してＡｓを添加した検証用試料とＡｓを添加していない検証用試料についてＧａ空孔濃度の測定を行ったところ、両者に有意な差は見られなかった。したがって、検証用試料において、ＴＥＡｓの流量の違いによる格子定数の差はＧａ格子間原子濃度の差に起因すると考えて良い。   In addition, since the lattice constant of GaN crystal depends not only on the amount of Ga interstitial atoms but also on the Ga vacancy concentration, it is necessary to evaluate the Ga vacancy concentration. Therefore, when the Ga vacancy concentration was measured for the verification sample with As added by flowing TEAs and the verification sample without As added using the positron annihilation method, a significant difference was found between the two. There wasn't. Therefore, in the verification sample, the difference in lattice constant due to the difference in the flow rate of TEAs may be attributed to the difference in Ga interstitial atom concentration.

ところで、Ｇａ格子間原子濃度の差による格子定数の変化は僅かであるため、一般的に用いられるボンド法などの回折法では検出することが困難である。そこで、ここではＸ線干渉計を用いて格子定数の測定を行った。Ｘ線干渉法は、透過Ｘ線と回折Ｘ線の干渉が格子面間隔と同じ周期で起こることを利用する方法であり、アナライザー結晶の変位をレーザ光で精密測定し、Ｘ線の強度変化の関数として測定するものである。そのため、レーザ光の波長を基準とした格子面間隔の高精度な測定が可能となる。なお。Ｘ線干渉計の面間隔分解能はΔｄ／ｄ＝１０^−８程度であり、後述するＧａ格子間原子による格子定数の変化量（〜５×１０^−７）に対して十分な分解能を持っている。 By the way, since the change of the lattice constant due to the difference in Ga interstitial atom concentration is slight, it is difficult to detect by a diffraction method such as a commonly used bond method. Therefore, here, the lattice constant was measured using an X-ray interferometer. X-ray interferometry is a method that utilizes the fact that interference between transmitted X-rays and diffracted X-rays occurs at the same period as the lattice spacing. The displacement of the analyzer crystal is precisely measured with laser light, and the intensity change of the X-rays It is measured as a function. Therefore, it is possible to measure the lattice spacing with high accuracy based on the wavelength of the laser beam. Note that. The surface separation resolution of the X-ray interferometer is about Δd / d = 10 ⁻⁸ , and has sufficient resolution for the lattice constant variation (˜5 × 10 ⁻⁷ ) due to Ga interstitial atoms described later. .

図１６は、検証用試料におけるＮＨ_３流量に対するＴＥＡｓ流量の割合（ＴＥＡｓ／ＮＨ_３）とＧａＮ層のｃ軸格子定数との関係を示す図である。図１６において、ＴＥＡｓ流量が０．１％まででは、流量が増加するとｃ軸格子定数は減少すると考えられるが、ＴＥＡｓ流量が０．１％を超えるとｃ軸格子定数は増加する。この傾向は、ＴＥＡｓ流量が０．１％までは、Ａｓの添加によりＧａ格子間原子濃度が減少すること、および、ＴＥＡｓ流量が０．１％を超えるとＡｓがＧａＮ結晶中に残留するために格子定数が増加することを示している。 FIG. 16 is a diagram showing the relationship between the ratio of TEAs flow rate to the NH ₃ flow rate (TEAs / NH ₃ ) in the verification sample and the c-axis lattice constant of the GaN layer. In FIG. 16, when the TEAs flow rate is up to 0.1%, the c-axis lattice constant is considered to decrease as the flow rate increases, but when the TEAs flow rate exceeds 0.1%, the c-axis lattice constant increases. This tendency is due to the fact that the Ga interstitial concentration decreases with the addition of As until the TEAs flow rate reaches 0.1%, and that As remains in the GaN crystal when the TEAs flow rate exceeds 0.1%. It shows that the lattice constant increases.

すなわち、図１６は、ＴＥＡｓ流量が０．１％以下では、確実にＧａ格子間原子濃度が減少していることを示している。また、このときのＧａ格子間原子濃度は、格子定数の変化量から、５×１０^１６ｃｍ^−３以下であると推測される。ただし、ＴＥＡｓ流量が０．１％を超えると、Ａｓの添加によってｃ軸格子定数が増加する効果が加わるため、図１６に示すような結果からＧａ格子間原子濃度の減少の効果を抽出して検出することができなくなる。 That is, FIG. 16 shows that the Ga interstitial concentration is surely decreased when the TEAs flow rate is 0.1% or less. In addition, the Ga interstitial concentration at this time is estimated to be 5 × 10 ¹⁶ cm ⁻³ or less from the amount of change in the lattice constant. However, if the TEAs flow rate exceeds 0.1%, the effect of increasing the c-axis lattice constant is added by the addition of As. Therefore, the effect of decreasing the Ga interstitial concentration is extracted from the results shown in FIG. It cannot be detected.

なお、上記実施の形態は、基板として異種基板であるシリコン基板を使用したが、使用する異種基板としては特に限定されず、サファイア、炭化珪素（ＳｉＣ）、酸化亜鉛（ＺｎＯ）等を使用しても同様の効果が得られる。また、上記実施の形態では、ドープするＧａ格子間原子スカベンジャーは、ＡｓまたはＳｂであるが、ＡｓおよびＳｂ、さらにＰを共にドープしてもよい。また、上記各実施の形態の構成要素を適宜組み合わせて構成したものも本発明に含まれるものである。   In the above embodiment, a silicon substrate that is a different substrate is used as the substrate, but the different substrate to be used is not particularly limited, and sapphire, silicon carbide (SiC), zinc oxide (ZnO), or the like is used. The same effect can be obtained. In the above embodiment, the Ga interstitial scavenger to be doped is As or Sb. However, As and Sb, and P may be doped together. Moreover, what comprised the component of said each embodiment suitably combined is also contained in this invention.

また、本発明に係る窒化物系化合物半導体素子は、ＨＦＥＴやＳＢＤに限定されず様々な素子とすることができ、たとえばＭＯＳＦＥＴでもよい。本発明に係る窒化物系化合物半導体素子においては、基板と素子動作領域との間に位置し、リークパスが形成される可能性がある窒化物系化合物半導体層に、Ｇａ格子間原子スカベンジャーとして機能する拡散促進物質を添加することが好ましい。また、本発明に係る窒化物系化合物半導体は、ＧａＮに限らず、Ｇａ原子と窒素原子とを含む窒化物系化合物半導体であれば良く、Ｇａ原子のほかに、Ａｌ原子、インジウム（Ｉｎ）原子およびＢ原子から選択される１以上のＩＩＩ族原子を含んでいても良い。この場合、拡散促進物質としては、ＩＩＩ族原子の格子間原子の拡散を促進する物質であり、たとえば上記Ｐ、Ａｓ、およびＳｂを使用することができる。   Further, the nitride-based compound semiconductor element according to the present invention is not limited to HFET and SBD, and can be various elements, for example, MOSFET. In the nitride-based compound semiconductor device according to the present invention, the nitride-based compound semiconductor layer that is located between the substrate and the device operating region and in which a leak path may be formed functions as a Ga interstitial atom scavenger. It is preferable to add a diffusion promoting substance. The nitride compound semiconductor according to the present invention is not limited to GaN, and may be a nitride compound semiconductor containing Ga atoms and nitrogen atoms. In addition to Ga atoms, Al atoms and indium (In) atoms may be used. And one or more group III atoms selected from B atoms. In this case, the diffusion promoting substance is a substance that promotes diffusion of interstitial atoms of group III atoms, and for example, P, As, and Sb can be used.

１１、２１ シリコン基板
１２ 低温バッファ層
１３ バッファ層
１４、２５ 電子走行層
１５ 電子供給層
１６ ゲート電極
１７ ソース電極
１８ ドレイン電極
２１ シリコン基板
２２ 第１バッファ層
２３ 第２バッファ層
２３ａ ＧａＮ層
２３ｂ ＡｌＮ層
２４ 第３バッファ層
２６ ショットキー電極
２７ オーミック電極
Ｌ 線 DESCRIPTION OF SYMBOLS 11, 21 Silicon substrate 12 Low temperature buffer layer 13 Buffer layer 14, 25 Electron travel layer 15 Electron supply layer 16 Gate electrode 17 Source electrode 18 Drain electrode 21 Silicon substrate 22 First buffer layer 23 Second buffer layer 23a GaN layer 23b AlN layer 24 Third buffer layer 26 Schottky electrode 27 Ohmic electrode L line

Claims (9)

アルミニウム原子、ガリウム原子、インジウム原子およびボロン原子から選択される、少なくともガリウム原子を含むＩＩＩ族原子と、窒素原子とを含む窒化物系化合物半導体であって、
前記ＩＩＩ族原子の格子間原子を拡散させる拡散促進物質を添加物として含むことを特徴とする窒化物系化合物半導体。 A nitride compound semiconductor containing a group III atom containing at least a gallium atom and a nitrogen atom selected from an aluminum atom, a gallium atom, an indium atom and a boron atom,
A nitride compound semiconductor comprising a diffusion promoting substance for diffusing interstitial atoms of the group III atoms as an additive. 前記拡散促進物質はリン、砒素、またはアンチモンであることを特徴とする請求項１に記載の窒化物系化合物半導体。   The nitride compound semiconductor according to claim 1, wherein the diffusion promoting substance is phosphorus, arsenic, or antimony. 前記拡散促進物質の濃度は、５×１０^１６ｃｍ^−３以下であることを特徴とする請求項１または２に記載の窒化物系化合物半導体。 3. The nitride-based compound semiconductor according to claim 1, wherein the concentration of the diffusion promoting substance is 5 × 10 ¹⁶ cm ⁻³ or less. 前記格子間原子がガリウム原子であることを特徴とする請求項１〜３のいずれか一つに記載の窒化物系化合物半導体。   The nitride-based compound semiconductor according to claim 1, wherein the interstitial atoms are gallium atoms. 請求項１〜４のいずれか一つに記載の窒化物系化合物半導体とは異なる材料からなる基板と、前記基板上にエピタキシャル成長した、前記窒化物系化合物半導体からなる半導体層とを有することを特徴とする窒化物系化合物半導体素子。   A substrate made of a material different from the nitride compound semiconductor according to claim 1, and a semiconductor layer epitaxially grown on the substrate and made of the nitride compound semiconductor. A nitride compound semiconductor device. 前記基板はシリコン、サファイア、炭化珪素または酸化亜鉛からなることを特徴とする請求項５に記載の窒化物系化合物半導体素子。   The nitride-based compound semiconductor device according to claim 5, wherein the substrate is made of silicon, sapphire, silicon carbide, or zinc oxide. 前記半導体層は、前記窒化物系化合物半導体からなるバッファ層を介して前記基板上に成長した電子走行層であり、かつ、前記バッファ層から当該素子の表面に向かって前記拡散促進物質の濃度が徐々に減少していることを特徴とする請求項５または６に記載の窒化物系化合物半導体素子。   The semiconductor layer is an electron transit layer grown on the substrate through a buffer layer made of the nitride compound semiconductor, and the concentration of the diffusion promoting substance from the buffer layer toward the surface of the element is The nitride compound semiconductor device according to claim 5, wherein the nitride compound semiconductor device is gradually decreased. アルミニウム原子、ガリウム原子、インジウム原子およびボロン原子から選択される、少なくともガリウム原子を含むＩＩＩ族原子と、窒素原子とを含む窒化物系化合物半導体からなるバッファ層を、該窒化物系化合物半導体とは異なる材料からなる基板上に成長する第１成長工程と、
窒化物系化合物半導体からなる電子走行層を前記バッファ層上に成長する第２成長工程と、を含み、
前記第１成長工程は、前記ＩＩＩ族原子の格子間原子を拡散させる拡散促進物質をドープして前記バッファ層を成長することを特徴とする窒化物系化合物半導体素子の製造方法。 A buffer layer made of a nitride compound semiconductor containing a group III atom containing at least a gallium atom and a nitrogen atom selected from an aluminum atom, a gallium atom, an indium atom, and a boron atom, and the nitride compound semiconductor A first growth step of growing on a substrate made of a different material;
A second growth step of growing an electron transit layer made of a nitride-based compound semiconductor on the buffer layer,
The method of manufacturing a nitride-based compound semiconductor device, wherein the first growth step comprises growing a buffer layer by doping a diffusion promoting substance that diffuses interstitial atoms of the group III atoms. 前記第２成長工程は、前記拡散促進物質を、前記バッファ層から表面に向かって前記拡散促進物質の濃度を徐々に減少させながらドープして、前記電子走行層を成長することを特徴とする請求項８に記載の窒化物系化合物半導体素子の製造方法。   The second growth step is characterized in that the electron transit layer is grown by doping the diffusion promoting substance from the buffer layer toward the surface while gradually decreasing the concentration of the diffusion promoting substance. Item 9. A method for producing a nitride-based compound semiconductor device according to Item 8.

Images