JP2012049465A - Nitride-based compound semiconductor, nitride-based compound semiconductor element, and method of manufacturing the nitride-based compound semiconductor element - Google Patents
Nitride-based compound semiconductor, nitride-based compound semiconductor element, and method of manufacturing the nitride-based compound semiconductor element Download PDFInfo
- Publication number
- JP2012049465A JP2012049465A JP2010192554A JP2010192554A JP2012049465A JP 2012049465 A JP2012049465 A JP 2012049465A JP 2010192554 A JP2010192554 A JP 2010192554A JP 2010192554 A JP2010192554 A JP 2010192554A JP 2012049465 A JP2012049465 A JP 2012049465A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- nitride
- atoms
- atom
- based compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、窒化物系化合物半導体、窒化物系化合物半導体素子、およびその製造方法に関するものである。 The present invention relates to a nitride-based compound semiconductor, a nitride-based compound semiconductor element, and a method for manufacturing the same.
窒化物系化合物半導体、たとえば窒化ガリウム(GaN)系半導体は、シリコン系材料に比べてバンドギャップエネルギーが大きく絶縁破壊電圧が大きいため、これを用いて高温環境下においても動作する高耐圧の半導体素子を作製することが可能である。このため、GaN系半導体はシリコン系材料に代わるインバーターやコンバーター等のパワーデバイスの材料として期待されている。 Nitride-based compound semiconductors such as gallium nitride (GaN) -based semiconductors have higher band gap energy and higher breakdown voltage than silicon-based materials. Can be produced. For this reason, GaN-based semiconductors are expected as materials for power devices such as inverters and converters that replace silicon-based materials.
パワーデバイスにとって、高いオフ耐圧は、トランジスタの最大出力を決める重要なパラメータである。高いオフ耐圧を得るためには、高いバッファ耐圧の実現、すなわち漏れ電流(リーク電流)の低減が必要になる。 For power devices, a high off-breakdown voltage is an important parameter that determines the maximum output of a transistor. In order to obtain a high off breakdown voltage, it is necessary to realize a high buffer breakdown voltage, that is, to reduce a leakage current (leakage current).
GaN系半導体は、通常はGaN系半導体とは異なる材料から成る基板上にヘテロエピタキシャル成長するため、窒素空孔などの点欠陥や転位をはじめとする格子欠陥を多数含むという課題がある。特に、シリコン基板を成長基板に用いた場合、GaNとシリコンの格子定数差(〜17%)、熱膨張係数差(〜56%)が大きいため、1010cm−2を超える高密度の転位が導入される場合がある。このように高密度の転位が導入されたGaN系半導体素子はリーク電流が大きくなり、耐圧性が低くなる。 Since a GaN-based semiconductor is usually heteroepitaxially grown on a substrate made of a material different from that of the GaN-based semiconductor, there is a problem that it contains many point defects such as nitrogen vacancies and lattice defects such as dislocations. In particular, when a silicon substrate is used as a growth substrate, the lattice constant difference (˜17%) and the thermal expansion coefficient difference (˜56%) between GaN and silicon are large, resulting in high-density dislocations exceeding 10 10 cm −2. May be introduced. A GaN-based semiconductor element in which high-density dislocations are introduced in this way has a large leakage current and a low withstand voltage.
高耐圧化のためには、基板直上に形成するバッファ層を高抵抗化する方法がある。バッファ層の高抵抗化には、有機金属気相成長法(MOCVD)を用いる場合に、原料である有機金属に含まれる炭素を添加剤とするオートドーピング法が提案されている(特許文献1参照)。 To increase the breakdown voltage, there is a method of increasing the resistance of the buffer layer formed immediately above the substrate. In order to increase the resistance of the buffer layer, an auto-doping method using carbon contained in an organic metal as a raw material as an additive has been proposed when using metal organic chemical vapor deposition (MOCVD) (see Patent Document 1). ).
ところで、素子の信頼性の観点から、リーク電流は素子の使用開始時だけでなく、1000時間を越えるような長期に亘る通電後においても、増加しない必要がある。しかしながら、特許文献1に開示させるような、炭素をドーピングし、バッファ層の高抵抗化を行った素子においては、素子の通電開始後のリーク電流(リーク電流の初期値)は所望の値以下であったとしても、長期通電後にはリーク電流が増加するという問題があった。 By the way, from the viewpoint of device reliability, the leakage current needs not to increase not only at the start of use of the device but also after energization for a long time exceeding 1000 hours. However, in an element doped with carbon and having a high resistance buffer layer as disclosed in Patent Document 1, the leakage current (initial value of the leakage current) after the start of energization of the element is less than a desired value. Even if there was, there was a problem that the leakage current increased after long-term energization.
本発明は、上記に鑑みてなされたものであって、長期信頼性が高い窒化物系化合物半導体、窒化物系化合物半導体素子、およびその製造方法を提供することを目的とする。 The present invention has been made in view of the above, and an object thereof is to provide a nitride-based compound semiconductor, a nitride-based compound semiconductor element, and a method for manufacturing the same, which have high long-term reliability.
上述した課題を解決し、目的を達成するために、本発明に係る窒化物系化合物半導体は、アルミニウム原子、ガリウム原子、インジウム原子およびボロン原子から選択される、少なくともガリウム原子を含むIII族原子と、窒素原子とを含む窒化物系化合物半導体であって、前記III族原子の格子間原子を拡散させる拡散促進物質を含むことを特徴とする。 In order to solve the above-described problems and achieve the object, a nitride-based compound semiconductor according to the present invention includes a group III atom including at least a gallium atom selected from an aluminum atom, a gallium atom, an indium atom, and a boron atom. A nitride-based compound semiconductor containing nitrogen atoms, comprising a diffusion promoting substance for diffusing interstitial atoms of the group III atoms.
また、本発明に係る窒化物系化合物半導体は、上記の発明において、前記拡散促進物質はリン、砒素、またはアンチモンであることを特徴とする。 The nitride compound semiconductor according to the present invention is characterized in that, in the above invention, the diffusion promoting substance is phosphorus, arsenic, or antimony.
また、本発明に係る窒化物系化合物半導体は、上記の発明において、前記拡散促進物質の濃度は、5×1016cm−3以下であることを特徴とする。 The nitride-based compound semiconductor according to the present invention is characterized in that, in the above invention, the concentration of the diffusion promoting substance is 5 × 10 16 cm −3 or less.
また、本発明に係る窒化物系化合物半導体は、上記の発明において、前記格子間原子がガリウム原子であることを特徴とする。 The nitride compound semiconductor according to the present invention is characterized in that, in the above invention, the interstitial atoms are gallium atoms.
また、本発明に係る窒化物系化合物半導体素子は、上記の発明のいずれか一つに記載の窒化物系化合物半導体とは異なる材料からなる基板と、前記基板上にエピタキシャル成長した、前記窒化物系化合物半導体からなる半導体層とを有することを特徴とする。 The nitride-based compound semiconductor device according to the present invention includes a substrate made of a material different from the nitride-based compound semiconductor according to any one of the above-described inventions, and the nitride-based epitaxially grown on the substrate. And a semiconductor layer made of a compound semiconductor.
また、本発明に係る窒化物系化合物半導体素子は、上記の発明において、前記基板はシリコン、サファイア、炭化珪素または酸化亜鉛からなることを特徴とする。 In the nitride-based compound semiconductor element according to the present invention as set forth in the invention described above, the substrate is made of silicon, sapphire, silicon carbide, or zinc oxide.
また、本発明に係る窒化物系化合物半導体素子は、上記の発明において、前記半導体層は、前記窒化物系化合物半導体からなるバッファ層を介して前記基板上に成長した電子走行層であり、かつ、前記バッファ層から当該素子の表面に向かって前記拡散促進物質の濃度が徐々に減少していることを特徴とする。 In the nitride compound semiconductor device according to the present invention, in the above invention, the semiconductor layer is an electron transit layer grown on the substrate via a buffer layer made of the nitride compound semiconductor, and The concentration of the diffusion promoting substance gradually decreases from the buffer layer toward the surface of the device.
また、本発明に係る窒化物系化合物半導体素子の製造方法は、アルミニウム原子、ガリウム原子、インジウム原子およびボロン原子から選択される、少なくともガリウム原子を含むIII族原子と、窒素原子とを含む窒化物系化合物半導体からなるバッファ層を、該窒化物系化合物半導体とは異なる材料からなる基板上に成長する第1成長工程と、窒化物系化合物半導体からなる電子走行層を前記バッファ層上に成長する第2成長工程と、を含み、前記第1成長工程は、前記III族原子の格子間原子を拡散させる拡散促進物質をドープして前記バッファ層を成長することを特徴とする。 Further, the method for producing a nitride-based compound semiconductor device according to the present invention includes a nitride selected from an aluminum atom, a gallium atom, an indium atom and a boron atom, and a group III atom containing at least a gallium atom and a nitrogen atom A first growth step of growing a buffer layer made of a compound compound semiconductor on a substrate made of a material different from the nitride compound semiconductor; and an electron transit layer made of a nitride compound semiconductor is grown on the buffer layer And a second growth step, wherein the first growth step is characterized in that the buffer layer is grown by doping a diffusion promoting substance that diffuses interstitial atoms of the group III atoms.
また、本発明に係る窒化物系化合物半導体素子の製造方法は、上記の発明において、前記第2成長工程は、前記拡散促進物質を、前記バッファ層から表面に向かって前記拡散促進物質の濃度を徐々に減少させながらドープして、前記電子走行層を成長することを特徴とする。 In the method for manufacturing a nitride-based compound semiconductor device according to the present invention, in the above invention, in the second growth step, the concentration of the diffusion promoting substance is increased from the buffer layer toward the surface. The electron transit layer is grown by doping while gradually decreasing.
本発明によれば、長期通電後においてもリーク電流の増加を抑制できるので、長期信頼性が高い窒化物系化合物半導体および窒化物系化合物半導体素子を実現できるという効果を奏する。 According to the present invention, an increase in leakage current can be suppressed even after a long-term energization, so that it is possible to realize a nitride-based compound semiconductor and a nitride-based compound semiconductor element with high long-term reliability.
本発明は、本発明者が、窒化物系化合物半導体素子に長期通電を行なった際に生じるリーク電流の増加のメカニズムを再考し、これによって得た知見によって、リーク電流の増加を抑制する方法に想到し、完成したものである。 The present invention reconsiders the mechanism of increase in leakage current that occurs when the inventor performs long-term energization on a nitride-based compound semiconductor device, and based on the knowledge obtained thereby, a method for suppressing increase in leakage current. It has been conceived and completed.
以下では、はじめに、本発明者が行なったリーク電流の増加のメカニズムの考察について説明する。次いで、これによって得た知見によって完成した本発明について、その実施の形態により説明する。 In the following, first, consideration of the mechanism of increase in leakage current performed by the present inventor will be described. Next, the present invention completed based on the knowledge thus obtained will be described with reference to an embodiment thereof.
<第一原理電子状態計算による特性予測>
(リーク電流の初期値に関する知見)
窒化物系化合物半導体におけるリーク電流の発生は、窒化物系化合物半導体の結晶中に存在する「螺旋転位」の転位線に沿った電流経路(リークパス)の形成に起因するものであると考えられる。その理由は、第一原理電子状態計算結果から予測されるように(非特許文献1参照)、Gaリッチな螺旋転位芯は、バンドギャップ間に多数の準位を持つため、高い電圧を印加したときに電流が流れるためである。
<Characteristic prediction by first-principles electronic state calculation>
(Knowledge about initial value of leakage current)
The generation of a leakage current in a nitride compound semiconductor is considered to be caused by the formation of a current path (leakage path) along the dislocation line of “spiral dislocation” existing in the crystal of the nitride compound semiconductor. The reason is that, as predicted from the first-principles electronic state calculation results (see Non-Patent Document 1), the Ga-rich spiral dislocation core has a large number of levels between the band gaps, so a high voltage was applied. This is because current sometimes flows.
また、電流AFM(原子間力顕微鏡)の観察において、螺旋転位上で逆方向バイアスをかけた場合のリーク電流の増加が観察されており(非特許文献2参照)、非特許文献1の予測を裏付けている。 Further, in the observation of the current AFM (atomic force microscope), an increase in leakage current when reverse bias is applied on the screw dislocation has been observed (see Non-Patent Document 2). I support it.
しかしながら、これら2つの文献では、特定の窒化物系化合物半導体におけるリーク電流の初期値の大小関係については説明できるものの、長期通電によるリーク電流増加に関する知見は何ら与えられない。 However, these two documents can explain the magnitude relationship of the initial value of the leakage current in a specific nitride-based compound semiconductor, but give no knowledge about the increase in leakage current due to long-term energization.
(螺旋転位の電子状態計算)
そこで、本発明者は、リーク電流増加のメカニズムを解明するため、GaNの結晶について、以下のような計算を行った。
(Calculation of electronic states of screw dislocations)
Therefore, the present inventor performed the following calculation for the GaN crystal in order to elucidate the mechanism of increase in leakage current.
計算1:Gaリッチな螺旋転位の電子状態とオープンコアな螺旋転位の電子状態との比較
以下、計算1について説明する。
GaN中の螺旋転位の転位芯構造は、大きく分けて、Gaリッチな(転位芯におけるGa原子の含有量が50質量%以上)構造と、オープンコアと呼ばれる転位芯の原子が欠損している構造とがある。本計算1では、それぞれの構造について、局所密度近似に基づいた第一原理電子状態計算(シミュレーション)を行った。
Calculation 1: Comparison between Ga-rich screw dislocation electronic state and open-core screw dislocation electronic state Calculation 1 will be described below.
The dislocation core structure of the screw dislocation in GaN is roughly divided into a Ga-rich structure (content of Ga atom in the dislocation core is 50% by mass or more) and a structure in which the atom of the dislocation core called an open core is missing. There is. In this calculation 1, first-principles electronic state calculation (simulation) based on local density approximation was performed for each structure.
なお、このシミュレーションには、アドバンスソフト株式会社製のAdvance/PHASEを用いた。また、計算には、Vanderbilt型のウルトラソフト擬ポテンシャルを用いた。また、交換相互作用は、一般化勾配近似の範囲で計算した。計算では、スピンを考慮した。さらに、計算条件は、以下の条件で行った。
・カットオフエネルギー:波動関数および電荷密度分布で、それぞれ25Ryおよび230Ry
・k点サンプル:3×3×2
・計算したバンド数:228
For this simulation, Advance / PHASE made by Advance Software Co., Ltd. was used. In addition, a Vanderbilt ultrasoft pseudopotential was used for the calculation. The exchange interaction was calculated within the range of generalized gradient approximation. In the calculation, spin was taken into account. Further, the calculation conditions were as follows.
Cut-off energy: 25 Ry and 230 Ry, respectively, with wave function and charge density distribution
・ K point sample: 3 × 3 × 2
-Calculated number of bands: 228
図1は、螺旋転位のGaリッチな転位芯構造を示す模式図である。図2は、図1の転位芯構造を原子モデルとして用いて計算した電子の状態密度(DOS:density of states)を示す図である。また、図3は、螺旋転位のオープンコアな転位芯構造を示す模式図である。図4は、図3の転位芯構造を原子モデルとして用いて計算した電子の状態密度(DOS)を示す図である。なお、図2、4において、横軸は電子のエネルギーを示し、エネルギーが0の位置は、フェルミ準位を示している。また、DOSの符号が正のものはスピン上向きの状態密度を示し、負のものはスピン下向きの状態密度を示す。 FIG. 1 is a schematic diagram showing a Ga-rich dislocation core structure with screw dislocations. FIG. 2 is a diagram showing the density of states (DOS) calculated using the dislocation core structure of FIG. 1 as an atomic model. FIG. 3 is a schematic diagram showing an open-core dislocation core structure with screw dislocations. FIG. 4 is a diagram showing the density of states (DOS) of electrons calculated using the dislocation core structure of FIG. 3 as an atomic model. 2 and 4, the horizontal axis indicates the energy of electrons, and the position where the energy is 0 indicates the Fermi level. A positive DOS sign indicates a spin-up state density, and a negative sign indicates a spin-down state density.
図1、2に示すように、Gaリッチな螺旋転位は、横軸のおよそ−2〜+1.6電子ボルト(eV)に存在するバンドギャップ内に離散的なエネルギー準位を持っている。すなわち、Gaリッチな螺旋転位は、これらのバンドギャップ内のエネルギー準位が存在するために、リークパスになる可能性があることを示している。この結果は、非特許文献1および非特許文献2に示された結果に一致する。 As shown in FIGS. 1 and 2, the Ga-rich spiral dislocation has discrete energy levels in a band gap existing at about −2 to +1.6 electron volts (eV) on the horizontal axis. That is, it is shown that Ga-rich screw dislocations may become a leak path because there are energy levels in these band gaps. This result agrees with the results shown in Non-Patent Document 1 and Non-Patent Document 2.
これに対して、図3、4に示すように、オープンコアな螺旋転位は、横軸のおよそ0〜+3eVにエネルギー準位を持たない。すなわち、オープンコアな螺旋転位は、リークパスとはならないことを示している。 On the other hand, as shown in FIGS. 3 and 4, the open-core screw dislocation does not have an energy level at approximately 0 to +3 eV on the horizontal axis. That is, it is shown that the open core screw dislocation does not become a leak path.
これらの結果は、Gaリッチな螺旋転位は、リークパスになる可能性があり、オープンコアな螺旋転位は、リークパスとはならないことを示している。 These results indicate that Ga-rich screw dislocations may become leak paths, and open-core screw dislocations do not become leak paths.
本発明者は、これらの結果から、結晶に含まれるオープンコアな螺旋転位が、通電によって、Gaリッチな螺旋転位に変化し、リーク電流が増加すると推測した。そこで、次のような計算を行なった。
計算2:Ga格子間原子の吸収によるオープンコアな螺旋転位の「Gaリッチ」化の確認
From these results, the present inventor presumed that the open-core screw dislocation contained in the crystal changes to a Ga-rich screw dislocation by energization, and the leakage current increases. Therefore, the following calculation was performed.
Calculation 2: Confirmation of “Ga-rich” conversion of open-core screw dislocations by absorption of Ga interstitial atoms
以下、計算2について説明する。
オープンコアな螺旋転位のGaリッチ化(導電化)の原因として、Ga格子間原子の螺旋転位芯への吸収が考えられる。このことを検証するため、転位芯近傍に配置されたGa原子の挙動を分子動力学計算で確認した。なお、安定な原子配置の計算はquenched MD法を用いて行い、1ステップを1.2フェムト秒として計算した。
Hereinafter, calculation 2 will be described.
As a cause of Ga enrichment (conduction) of open-core screw dislocations, absorption of Ga interstitial atoms into the screw dislocation core can be considered. In order to verify this, the behavior of Ga atoms arranged near the dislocation core was confirmed by molecular dynamics calculation. The stable atomic arrangement was calculated using the quenched MD method, and one step was calculated as 1.2 femtoseconds.
図5、6は、上記の計算結果に基づき、転位芯近傍におけるGa原子の挙動を説明する模式図である。 5 and 6 are schematic diagrams for explaining the behavior of Ga atoms in the vicinity of the dislocation core based on the above calculation results.
まず、図5(a)に示すように、安定構造を持つオープンコアな螺旋転位芯の近傍(〜0.15nm)に、Ga原子(図中黒丸で示す)を配置する。すると、図5(b)に示すように、このGa原子は、オープンコアな螺旋転位の転位芯に吸収される(図中斜線を付した丸で示す)。 First, as shown in FIG. 5A, Ga atoms (indicated by black circles in the figure) are arranged in the vicinity (˜0.15 nm) of an open-core helical dislocation core having a stable structure. Then, as shown in FIG. 5B, this Ga atom is absorbed by the dislocation core of the open-core helical dislocation (indicated by a hatched circle in the figure).
つぎに、図6(a)に示すように、安定構造を持つGaリッチな螺旋転位芯に在るGa原子(図中黒丸で示す)を僅か(〜0.1nm)に転位芯の外側へずらしたとき、このGa原子は転位芯に吸収される。更に、螺旋転位芯の近傍に存在するGa格子間原子は、同様に吸収され、図6(b)に示すように転位芯に過剰にGa原子が存在するようになる(図中破線領域で示す)。 Next, as shown in FIG. 6 (a), Ga atoms (indicated by black circles in the figure) in the Ga-rich spiral dislocation core having a stable structure are slightly shifted to the outside of the dislocation core. When this occurs, the Ga atoms are absorbed by the dislocation core. Furthermore, Ga interstitial atoms existing in the vicinity of the screw dislocation core are similarly absorbed, and excessive Ga atoms are present in the dislocation core as shown in FIG. ).
なお、図7は、図5(b)の転位芯構造を原子モデルとして用いて計算した電子の状態密度を示す図である。図7に示すように、図5(b)の転位芯構造、すなわち、オープンコアな螺旋転位の転位芯にGa原子が吸収された構造では、バンドギャップ間に複数のエネルギー準位を持つことが分かる。 FIG. 7 is a diagram showing the density of states of electrons calculated using the dislocation core structure of FIG. 5B as an atomic model. As shown in FIG. 7, the dislocation core structure of FIG. 5B, that is, the structure in which Ga atoms are absorbed in the dislocation core of an open-core helical dislocation may have a plurality of energy levels between the band gaps. I understand.
これらの計算結果から、拡散(熱的なものだけでなく電界で促進される現象を含む)によって転位芯近傍に到達したGa格子間原子は、転位芯に吸収されると結論できる。すなわち、電気的に中性であるオープンコアな螺旋転位芯構造を持つ螺旋転位も、Ga原子を吸収することで電気的に活性化することを意味している。また、Gaリッチな螺旋転位芯に吸収されたGa格子間原子は、その安定位置から0.1nm程度ずらしても、元の位置に戻ることも示された。 From these calculation results, it can be concluded that Ga interstitial atoms that have reached the vicinity of the dislocation core by diffusion (including not only the thermal phenomenon but also the phenomenon promoted by the electric field) are absorbed by the dislocation core. That is, it means that the screw dislocation having an open core screw dislocation core structure that is electrically neutral is also electrically activated by absorbing Ga atoms. It was also shown that Ga interstitial atoms absorbed by the Ga-rich spiral dislocation core return to the original position even when shifted from the stable position by about 0.1 nm.
以上の結果は、螺旋転位の転位芯には電気的に活性な構造(Gaリッチ)と電気的に不活性な構造(オープンコア)があり、通電により、GaN結晶中に残留するGa格子間原子が拡散し、電気的に不活性なオープンコアな螺旋転位に吸収されて電気的に活性なGaリッチな螺旋転位に変化し、リーク電流が増大することを示唆している。すなわち、通電によるリーク電流の増加は、GaN結晶中に残留するGa格子間原子が起源になっていると考えることができる。また、Ga原子を吸収した螺旋転位はそのGa原子を吸収した状態が安定であるため、リーク電流の増加は不可逆な現象であると考えられる。 The above results show that the dislocation core of the screw dislocation has an electrically active structure (Ga rich) and an electrically inactive structure (open core), and the Ga interstitial atoms remaining in the GaN crystal when energized. Is diffused and absorbed into an electrically inactive open-core screw dislocation to change to an electrically active Ga-rich screw dislocation, suggesting an increase in leakage current. That is, it can be considered that the increase in leakage current due to energization originates from Ga interstitial atoms remaining in the GaN crystal. Further, since the screw dislocation that has absorbed Ga atoms is stable in the state of absorbing Ga atoms, the increase in leakage current is considered to be an irreversible phenomenon.
以上の結果より、本発明者は、Ga格子間原子の螺旋転位芯への移動を抑制すれば、長期通電によるリーク電流の増加を抑制することができることを見出した。そして、Ga格子間原子の螺旋転位芯への移動を抑制するためには、GaN結晶の成長時にGa格子間原子の拡散を促進し、結晶成長面に掃き出す機能を有する物質をドープして、成長したGaN結晶中のGa格子間原子の濃度を減少させればよいことに想到した。 From the above results, the present inventors have found that if the movement of Ga interstitial atoms to the screw dislocation core is suppressed, an increase in leakage current due to long-term energization can be suppressed. In order to suppress the movement of Ga interstitial atoms to the screw dislocation core, the diffusion of Ga interstitial atoms is promoted during the growth of the GaN crystal, and the growth is performed by doping with a substance having a function of sweeping out the crystal growth surface It has been conceived that the concentration of Ga interstitial atoms in the GaN crystal may be reduced.
(Ga格子間原子の拡散を促進する元素)
以下では、Ga格子間原子の拡散を促進する拡散促進物質を「Ga格子間原子スカベンジャー」と名付け、Ga格子間原子スカベンジャーとなり得る元素を第一原理電子状態計算から確認した。ここで、Ga格子間原子スカベンジャーの条件は、Ga格子間原子と斥力相互作用を有する、すなわちGa格子間原子との結合エネルギーが負である物質であることである。さらに、Ga格子間原子スカベンジャーは、結晶成長表面に向かって拡散するGa格子間原子の後を追いかけるように自身も結晶成長表面に拡散することが望ましい。したがって、凝集エネルギーが高く、溶質原子としてGaN結晶中に安定的に存在しにくいことが望ましい。
(Elements that promote Ga interstitial diffusion)
Hereinafter, a diffusion promoting substance that promotes the diffusion of Ga interstitial atoms is named “Ga interstitial atom scavenger”, and elements that can be Ga interstitial atom scavengers are confirmed from first-principles electronic state calculations. Here, the condition of the Ga interstitial atom scavenger is that the Ga interstitial atom has a repulsive interaction, that is, the substance has a negative bond energy with the Ga interstitial atom. Further, it is desirable that the Ga interstitial scavenger itself diffuses to the crystal growth surface so as to follow the Ga interstitial atoms that diffuse toward the crystal growth surface. Therefore, it is desirable that the cohesive energy is high and it is difficult to stably exist in the GaN crystal as a solute atom.
なお、この計算は、螺旋転位の電子状態計算と同様に、アドバンスソフト株式会社製のAdvance/PHASEを用いた。また、主な計算条件は、以下の通りである。
・原子モデル:33原子(Ga16個、窒素16個、不純物原子1個)からなるスーパーセル
・カットオフエネルギー:波動函数および電荷密度分布で、それぞれ25Ryおよび230Ry
・k点サンプル:3×3×4
・計算したバンド数:100
For this calculation, Advance / PHASE manufactured by Advance Soft Co., Ltd. was used in the same manner as the electronic state calculation of the screw dislocation. The main calculation conditions are as follows.
Atom model: Supercell consisting of 33 atoms (16 Ga atoms, 16 nitrogen atoms, 1 impurity atom) Cut-off energy: 25 Ry and 230 Ry in wave function and charge density distribution, respectively
・ K point sample: 3 × 3 × 4
-Calculated number of bands: 100
図8は、GaN結晶中のGa格子間原子と不純物原子との結合エネルギーの計算結果を示す図である。ここで、負の結合エネルギーを持つ不純物原子が、Ga格子間原子との間で斥力相互作用が働くため、Ga格子間原子スカベンジャーとして働き得る。 FIG. 8 is a diagram showing the calculation results of the bond energy between Ga interstitial atoms and impurity atoms in a GaN crystal. Here, impurity atoms having negative binding energy can act as a Ga interstitial atom scavenger because of the repulsive interaction between Ga atoms and Ga atoms.
図9は、GaN結晶に不純物原子をドープしたときの原子数当たりの凝集エネルギーを示す図である。なお、図中太い破線は、不純物原子を含まない系(GaN結晶)の凝集エネルギーを示す。ここで、太い破線よりも高い凝集エネルギーを持つ不純物原子が、GaN結晶に安定的に固溶することができず、結晶成長時に表面に向かって自身も拡散する。 FIG. 9 is a diagram showing the cohesive energy per number of atoms when the GaN crystal is doped with impurity atoms. In addition, the thick broken line in a figure shows the cohesive energy of the system (GaN crystal) which does not contain an impurity atom. Here, impurity atoms having a cohesive energy higher than that of the thick broken line cannot be stably dissolved in the GaN crystal, and diffuse themselves toward the surface during crystal growth.
図8および図9の計算結果は、V族元素であるリン(P)、砒素(As)、およびアンチモン(Sb)がGa格子間原子スカベンジャーとして有効に機能することを示している。本発明者は、以上の結果より、窒化物系化合物半導体の結晶中にこれらのGa格子間原子スカベンジャーをドープすることによって、長期通電によるリーク電流の増加を抑制することができることに想到したのである。 The calculation results of FIGS. 8 and 9 indicate that phosphorus (P), arsenic (As), and antimony (Sb), which are group V elements, function effectively as Ga interstitial scavengers. Based on the above results, the present inventor has conceived that the increase of leakage current due to long-term energization can be suppressed by doping these Ga interstitial scavengers into the crystal of a nitride compound semiconductor. .
<実施の形態>
以下に、図面を参照して本発明に係る窒化物系化合物半導体および窒化物系化合物半導体素子の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面においては、同一または対応する要素には適宜同一符号を付している。また、図面は模式的なものであり、各層の厚さや厚さの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
<Embodiment>
Hereinafter, embodiments of a nitride compound semiconductor and a nitride compound semiconductor device according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. In the drawings, the same or corresponding elements are appropriately denoted by the same reference numerals. Also, it should be noted that the drawings are schematic, and the thicknesses and ratios of the layers are different from the actual ones. Moreover, the part from which the relationship and ratio of a mutual dimension differ also in between drawings is contained.
(実施の形態1)
図10は、本発明の実施の形態1に係る窒化物系化合物半導体素子である異種接合電界効果トランジスタ(Heterojunction field effect transistor:HFET)の模式的な断面図である。このHFET10は、窒化物系化合物半導体とは異なる材料からなる基板である主表面が(111)面のシリコン基板11と、シリコン基板11上に順次形成された、GaNからなる低温バッファ層12、Asおよび炭素(C)をドープしたGaNからなるバッファ層13、AsおよびCをドープしたGaNからなる電子走行層14、およびAlGaNからなる電子供給層15と、電子供給層15上に形成されたゲート電極16、ソース電極17、ドレイン電極18とを備えている。すなわち、このHFET10は、AlGaN/GaNのヘテロ接合を有するAlGaN/GaN−HFETである。
(Embodiment 1)
FIG. 10 is a schematic cross-sectional view of a heterojunction field effect transistor (HFET) which is a nitride-based compound semiconductor device according to the first embodiment of the present invention. The
なお、電子走行層14におけるAsの濃度は、バッファ層13から素子表面側である電子供給層15に向かって徐々に減少するように分布している。これについては後に詳述する。
The As concentration in the
このHFET10は、バッファ層13にCをドープすることによって、リーク電流を低減してバッファ層13を高抵抗化しており、耐圧を高めている。また、電子走行層14にもCをドープしているが、そのドープ濃度を十分に低く設定することによって、高い電子移動度を維持している。
In the
さらに、このHFET10は、バッファ層13および電子走行層14に、結晶成長時にGa格子間原子スカベンジャーとして機能するAsをドープしている。したがって、このHFET10のバッファ層13および電子走行層14のGa格子間原子は、結晶成長時に掃き出され、Asをドープしない場合よりも密度が低くなっている。したがって、このHFET10に通電を行なった際には、電気的に不活性なオープンコアな螺旋転位にGa格子間原子が吸収されて電気的に活性なGaリッチな螺旋転位に変化する現象が抑制される。したがって、このHFET10に長期通電を行っても、ソース電極17またはドレイン電極18からシリコン基板11側へリークパスが形成されることが抑制される。その結果、このHFET10は、長期通電によるリーク電流の増加が抑制されたものとなる。
Further, in the
(製造方法)
本実施の形態1に係るHFET10の製造方法の一例について図11を参照して説明する。なお、原材料の流量、各層の厚さ、または成長温度等は例示であり、特に限定はされない。
(Production method)
An example of a method for manufacturing the
はじめに、厚さが500μmのシリコン基板11を設置した有機金属気相成長(MOCVD)装置内に、トリメチルガリウム(TMGa)とアンモニア(NH3)とを、それぞれ14μmol/min、12L/minの流量で導入し、成長温度550℃で、シリコン基板11上に層厚30nmのGaNからなる低温バッファ層12をエピタキシャル成長させる。
First, trimethylgallium (TMGa) and ammonia (NH 3 ) are flown at a flow rate of 14 μmol / min and 12 L / min, respectively, in a metal organic chemical vapor deposition (MOCVD) apparatus in which a
つぎに、As原料として、有機金属であるトリエチル砒素(TEAs;(C2H5)3A)を用いて、TMGaとNH3とを、それぞれ58μmol/min、12L/minの流量で導入しながら、同時にTEAsをNH3の流量の0.1%以下の一定の流量で流して、成長温度1050℃にて、低温バッファ層12上に層厚600nmのGaNからなるバッファ層13をエピタキシャル成長させる。このときの成長圧力を50Torrに設定することによって、バッファ層13にドープされる炭素濃度を1×1018cm−3以上とすることができ、高抵抗化することができる。
Next, while using triethylarsenic (TEAs; (C 2 H 5 ) 3 A), which is an organic metal, as an As raw material, TMGa and NH 3 are introduced at flow rates of 58 μmol / min and 12 L / min, respectively. Simultaneously, TEAs is allowed to flow at a constant flow rate of 0.1% or less of the flow rate of NH 3 to epitaxially grow the
つぎに、TMGaとNH3とを、それぞれ19μmol/min、12L/minの流量で導入しながら、同時にTEAsを流して、成長温度1050℃にて、バッファ層13上に層厚100nmのGaNからなる電子走行層14をエピタキシャル成長させる。このときの成長圧力を200Torrに設定することによって、電子走行層14にドープされる炭素濃度を1017cm−3以下とすることができ、高い電子移動度を維持することができる。
Next, while introducing TMGa and NH 3 at flow rates of 19 μmol / min and 12 L / min, respectively, TEAs is simultaneously flown to form a GaN layer having a thickness of 100 nm on the
上記のようにしてドープされたAsは、結晶成長時にGa格子間原子スカベンジャーとして機能し、Ga格子間原子を結晶成長表面へと掃き出す。その結果、バッファ層13および電子走行層14のGa格子間原子の濃度は低減する。なお、As自体も結晶成長表面に拡散するため、その濃度は低減する。
As doped as described above functions as a Ga interstitial atom scavenger during crystal growth, and sweeps Ga interstitial atoms to the crystal growth surface. As a result, the concentration of Ga interstitial atoms in the
ここで、図11において、線Lはバッファ層13および電子走行層14の成長時におけるTEAsの流量を示している。線Lに示すように、バッファ層13の成長時にはTEAsの流量を一定とし、電子走行層14の成長時にはTEAsの流量を結晶成長に従って直線的に低減し、電子走行層14の成長終了時には流量を0とする。上記の成長条件の場合、バッファ層13および電子走行層14中の残留As濃度は5×1016cm−3以下となる。
Here, in FIG. 11, a line L indicates the flow rate of TEAs during the growth of the
ところで、バッファ層13および電子走行層14中のAsは素子の電気特性に悪影響を及ぼす可能性がある。たとえば、5´1017cm−3を超える高濃度のAsが残留する場合、電流コラプス現象や不純物散乱による電子移動度の低下が生じる。したがって、バッファ層13および電子走行層14中のAs濃度は、上述した5×1016cm−3以下であることが好ましいが、リーク電流増加の抑制効果が得られる範囲で、低ければ低い程よい。特に、電子走行層14中のAs濃度については、不純物散乱による電子移動度低下を避けるという観点からは、2次元電子ガスが発生する電子走行層14と電子供給層15との界面(すなわちAlGaN/GaN界面)においては、検出限界以下の濃度であることがより望ましい。
By the way, As in the
なお、Asの有機金属原料として、TEAsの他、Trisdiimetylaminoarsine(C6H18AsN3)、Triphenylarsine((C6H5)3As)、Tetrametyldiarsine((CH3)2As−As(CH3)2)等の有機金属を用いても良い。 As the organic metal source of As, other TEAs, Trisdiimetylaminoarsine (C 6 H 18 AsN 3), Triphenylarsine ((C 6 H 5) 3 As), Tetrametyldiarsine ((CH 3) 2 As-As (CH 3) 2 An organic metal such as) may be used.
続いて、バッファ層13および電子走行層14の成長後に、トリメチルアルミニウム(TMAl)とTMGaとNH3とを、それぞれ100μmol/min、19μmol/min、12L/minの流量で導入し、成長温度1050℃にて、電子走行層14上に層厚30nmのAlGaNからなる電子供給層15をエピタキシャル成長させる。
Subsequently, after the growth of the
つぎに、電子供給層15上に、チタン(Ti)およびAlをこの順に蒸着して、オーミック電極としてのソース電極17およびドレイン電極18を形成する。つぎに、ソース電極17とドレイン電極18との間にNiおよびAuをこの順に蒸着して、ショットキー電極としてのゲート電極16を形成する。以上の製造方法によって、本実施の形態1に係るHFET10を製造することができる。
Next, titanium (Ti) and Al are vapor-deposited in this order on the
このように製造された本実施の形態1に係るHFET10は、バッファ層13および電子走行層14のGa格子間原子が減少しているので、長期通電によるリーク電流の増加が抑制されたものとなる。
In the
(実施例1、比較例1)
本発明の実施例1として、上述した製造方法にて実施の形態1に係るHFET10の構造を有するHFETを製造した。なお、AlGaNからなる電子供給層のAl組成は、X線回折法による評価によれば0.23であった。また、HFETのサイズについては、ゲート長を2μm、ゲート幅を0.2mm、ソース・ドレイン間距離を15μmとした。また、比較例1として、Asをドープしない以外は、実施例1のHFETと同様の構造のHEFTを製造した。
(Example 1, Comparative Example 1)
As Example 1 of the present invention, an HFET having the structure of the
この実施例1のHFETの特性を測定したところ、2次元電子ガスの移動度は1100cm2/Vs、シートキャリア濃度は8´1012cm−2であった。また、比較例1のHFETの移動度およびシートキャリア濃度も実施例1のHFETと同程度であり、Asドープの有無に依存しなかった。 When the characteristics of the HFET of Example 1 were measured, the mobility of the two-dimensional electron gas was 1100 cm 2 / Vs, and the sheet carrier concentration was 8′10 12 cm −2 . Also, the mobility and sheet carrier concentration of the HFET of Comparative Example 1 were comparable to those of the HFET of Example 1, and did not depend on the presence or absence of As doping.
つぎに、実施例1、比較例1のHFETに長期通電を行いながらリーク電流を測定した。通電は、ソース・ゲート間に−5Vを印加し、ソース・ドレイン間に300Vを印加した状態で行った。なお、通電温度は175℃とした。 Next, the leakage current was measured while energizing the HFETs of Example 1 and Comparative Example 1 for a long time. The energization was performed with -5 V applied between the source and gate and 300 V applied between the source and drain. The energization temperature was 175 ° C.
図12は、実施例1および比較例1のHFETのリーク電流の経時変化を示す図である。なお、リーク電流の値において、「E」は10のべき乗を表す記号であり、たとえば「1.0E−06」は「1.0×10−6」を意味する。図12に示すように、比較例1のHFETは、1000時間の通電によってリーク電流が1桁程度増加するのに対して、実施例1のHFETでは、1000時間の通電後もリーク電流の増加はほとんど見られなかった。この理由は、比較例1のHFETは、長期通電によって、GaN結晶中に残留するGa格子間原子が螺旋転位芯に拡散し電気的に活性化するのに対して、AsをドープしながらGaN層を成長した実施例1のHFETは、GaN結晶中に残留するGa格子間原子の濃度が低いため、螺旋転位芯に拡散するGa格子間原子が殆ど無いので、長期通電後も螺旋転位芯の電気的不活性が保たれたためであると考えられる。 FIG. 12 is a diagram showing the change over time in the leakage current of the HFETs of Example 1 and Comparative Example 1. In FIG. In the value of the leakage current, “E” is a symbol representing a power of 10. For example, “1.0E-06” means “1.0 × 10 −6 ”. As shown in FIG. 12, in the HFET of Comparative Example 1, the leakage current increases by an order of magnitude by 1000 hours of energization, whereas in the HFET of Example 1, the increase in leakage current after 1000 hours of energization does not occur. It was hardly seen. The reason for this is that the HFET of Comparative Example 1 is electrically activated by diffusing Ga interstitial atoms remaining in the GaN crystal by long-term energization, while it is electrically doped with As. Since the concentration of Ga interstitial atoms remaining in the GaN crystal is low, the HFET of Example 1 grown with a low density has almost no Ga interstitial atoms diffusing into the screw dislocation core. This is thought to be because the inactivity was maintained.
(実施の形態2)
つぎに、本発明の実施の形態2に係る窒化物系化合物半導体素子であるショットキーバリアダイオード(Schottky Barrier diode:SBD)について説明する。本実施の形態2に係るSBDでは、Ga格子間原子スカベンジャーとしてアンチモン(Sb)を用いている。
(Embodiment 2)
Next, a Schottky barrier diode (SBD), which is a nitride compound semiconductor device according to the second embodiment of the present invention, will be described. In the SBD according to the second embodiment, antimony (Sb) is used as a Ga interstitial atom scavenger.
図13は、本実施の形態2に係るSBDの模式的な断面図である。また、図14は、本実施の形態2に係るSBDの模式的な平面図である。図13、14に示すように、このSBD20は、主表面が(111)面のシリコン基板21と、シリコン基板21上に順次形成された、AlNからなる第1バッファ層22、SbをドープしたGaN層23aとAlN層23bとを交互に8層ずつ積層して構成された第2バッファ層23、SbをドープしたGaNからなる第3バッファ層24、Sbをドープしたn型の導電性を有するGaN(n−GaN)からなる電子走行層25と、電子走行層25上に形成された円形のショットキー電極26、およびショットキー電極26の周囲を所定の間隔で囲むように形成されたオーミック電極27とを備えている。
FIG. 13 is a schematic cross-sectional view of the SBD according to the second embodiment. FIG. 14 is a schematic plan view of the SBD according to the second embodiment. As shown in FIGS. 13 and 14, the
このSBD20は、GaN層とAlN層とを交互に積層した第2バッファ層23を備えることにとって、エピタキシャル基板にクラックが発生することを抑制し、かつエピタキシャル基板の反り量が小さくなるように制御することができる。
Since the
さらに、このSBD20は、第2バッファ層23、第3バッファ層24、および電子走行層25に、結晶成長時にGa格子間原子スカベンジャーとして機能するSbをドープしている。その結果、実施の形態1に係るHFET10と同様に、長期通電を行っても、ショットキー電極26からシリコン基板21側へリークパスが形成されることが抑制される。その結果、このSBD20は、長期通電による逆方向リーク電流の増加が抑制されたものとなる。
Further, in the
(製造方法)
本実施の形態2に係るSBD20の製造方法の一例について説明する。なお、原材料の流量、各層の厚さ、または成長温度等は例示であり、特に限定はされない。
(Production method)
An example of a method for manufacturing the
はじめに、厚さが1mmのシリコン基板21を設置したMOCVD装置内に、TMAlとNH3とを、それぞれ175μmol/min、35L/minの流量で導入し、成長温度1000℃で、シリコン基板21上に層厚40nmのAlNからなる第1バッファ層22をエピタキシャル成長させる。
First, TMAl and NH 3 are introduced at a flow rate of 175 μmol / min and 35 L / min, respectively, into a MOCVD apparatus in which a
つぎに、層厚が180nmのGaN層23aと層厚が20nmのAlN層23bとを一対とする層を、成長温度1050℃、成長圧力50Torrの条件で8回繰り返して成長し、第2バッファ層23を形成する。なお、AlN層23bおよびGaN層23aの成長時のTMAl、TMGaおよびNH3の流量は、それぞれ、195μmol/min、58μmol/minおよび12L/minである。また、第2バッファ層23の形成時には、Sb原料として、有機金属であるトリメチルアンチモン(TMSb)をNH3の流量の0.1%以下の一定の流量で流す。なお、TMSbの代わりにトリエチルアンチモン(TEAs)を用いてもよい。
Next, a pair of a
つぎに、層厚が200nmのGaNからなる第3バッファ層24を、成長温度1050℃、成長圧力200Torrの条件でエピタキシャル成長させる。なお、第3バッファ層24の成長時には、TMGaおよびNH3の流量を58μmol/minおよび12L/minとし、TMSbをNH3の流量の0.1%以下の一定の流量で流す。
Next, the
つぎに、TMGaとNH3とを、それぞれ19μmol/min、12L/minの流量で導入し、層厚が500nmのn−GaNからなる電子走行層25をエピタキシャル成長させる。成長温度は1050℃、成長圧力は200Torrである。なお、n型ドーパントであるシリコン(Si)をドープするために、電子走行層25の成長時にシラン(SiH4)を流すとともに、n型のキャリア濃度が2×1016cm−3となるようにSiH4の流量を調整する。また、電子走行層25の成長時のTMSbの流量については、第3バッファ層24から300nmだけ積層した時点で流量が0になるように徐々に低減させる。これによって高い電子移動度を維持することができる。
Next, TMGa and NH 3 are introduced at flow rates of 19 μmol / min and 12 L / min, respectively, and the
つぎに、電子走行層25上に、直径が160μm、電極間距離10μmである同心円状パターンを有するショットキー電極26およびオーミック電極27を形成する。なお、ショットキー電極26はNi/Au構造、オーミック電極はTi/Al構造とする。以上の製造方法によって、本実施の形態2に係るSBD20を製造することができる。
Next, the
(実施例2、比較例2)
本発明の実施例2として、上述した製造方法にて実施の形態2に係るSBD20の構造を有するSBDを製造した。また、比較例1として、Sbをドープしない以外は、実施例2のSBDと同様の構造のSBDを製造した。
(Example 2, comparative example 2)
As Example 2 of the present invention, an SBD having the structure of the
実施例2、比較例2のSBDに、オーミック電極を接地し、ショットキー電極に−250Vの電圧を印加し、175℃の温度にて逆方向リーク電流の変化を測定した。すると、比較例1のSBDでは、通電後1000時間後にリーク電流は1桁以上増加したのに対して、実施例2のSBDでは、リーク電流は通電初期の5×10−5A/mmから変化がなかった。これは、実施例2のHFETと同様に、Sbをバッファ層および電子走行層成長時に添加することで、リーク電流増加の原因となるGa格子間原子の濃度が低減されたからである。 The ohmic electrode was grounded to the SBD of Example 2 and Comparative Example 2, a voltage of −250 V was applied to the Schottky electrode, and the change in reverse leakage current was measured at a temperature of 175 ° C. Then, in the SBD of Comparative Example 1, the leakage current increased by an order of magnitude after 1000 hours after energization, whereas in the SBD of Example 2, the leakage current changed from 5 × 10 −5 A / mm at the initial energization. There was no. This is because the concentration of Ga interstitial atoms that cause an increase in leakage current is reduced by adding Sb during growth of the buffer layer and the electron transit layer, as in the HFET of Example 2.
なお、上記実施の形態では、Ga格子間原子スカベンジャーとしてAsおよびSbを用いているが、Pを用いてもよい。Pをドープする場合は、P原料として、トリブチルリン(TBP)、ホスフィン(PH3)、トリイソプロピルホスフィン等を使用すれば良い。これらのPを含む有機原料や原料ガスの流量は、AsやSbの場合と同様に、NH3の流量の0.1%以下にすることが好ましい。また、バッファ層および電子走行層中のP、Sb濃度は、Asの場合と同様に、電流増加の抑制効果が得られる範囲で低くければ低い程よく、5×1016cm−3以下であることが望ましい。特に、電子走行層においては、P、Sb濃度は検出限界以下の濃度であることがより望ましい。 In the above embodiment, As and Sb are used as Ga interstitial atom scavengers, but P may be used. When doping P, tributyl phosphorus (TBP), phosphine (PH 3 ), triisopropyl phosphine, or the like may be used as the P raw material. The flow rate of these organic raw materials and source gases containing P is preferably 0.1% or less of the flow rate of NH 3 , as in the case of As and Sb. Further, the P and Sb concentrations in the buffer layer and the electron transit layer should be as low as possible within the range where the effect of suppressing the increase in current is obtained, as in the case of As, and should be 5 × 10 16 cm −3 or less. Is desirable. In particular, in the electron transit layer, the P and Sb concentrations are more preferably below the detection limit.
(Ga格子間原子低減の検証)
ここで、Asをドープしながら成長したGaN結晶中においてGa格子間原子が低減される効果を確かめるため、図15に示した検証用試料を作製した。
(Verification of Ga interstitial atom reduction)
Here, in order to confirm the effect of reducing Ga interstitial atoms in a GaN crystal grown while doping As, a verification sample shown in FIG. 15 was produced.
この検証用試料は以下のように作製したものである。まず、厚さが500μmのシリコン基板11を設置したMOCVD装置内に、TMGaとNH3とを、それぞれ14μmol/min、12L/minの流量で導入し、成長温度550℃で、シリコン基板11上に層厚30nmのGaNからなる低温バッファ層12をエピタキシャル成長させた。
This verification sample was produced as follows. First, TMGa and NH 3 are introduced at a flow rate of 14 μmol / min and 12 L / min, respectively, into a MOCVD apparatus in which a
その後、TMGaとNH3とを、それぞれ58μmol/min、12L/minの流量で導入し、低温バッファ層12上に、層厚700nmのGaNからなるバッファ層13をエピタキシャル成長させた。なお、成長温度は1050℃であり、成長圧力は50Torrとした。ここで、バッファ層13を成長させる際に、TEAsを流した。そして、TEAsの流量をNH3の流量の0〜0.12%の間で変化させた複数の試料、およびTEAsを流さない試料を準備し、TEAs流量とGa格子間原子の量との関係を調べた。なお、バッファ層13のエピタキシャル成長後、シリコン基板11の裏面を研磨し、厚さを100μm程度にした。
Thereafter, TMGa and NH 3 were introduced at flow rates of 58 μmol / min and 12 L / min, respectively, and the
ここで、GaN結晶中のGa格子間原子の量が増加すれば、GaN結晶の格子定数は増加するので、Ga格子間原子量はGaN結晶の格子定数の精密測定から推定することができる。 Here, if the amount of Ga interstitial atoms in the GaN crystal increases, the lattice constant of the GaN crystal increases, so the Ga interstitial atomic weight can be estimated from precise measurement of the lattice constant of the GaN crystal.
なお、GaN結晶の格子定数はGa格子間原子量だけでなく、Ga空孔濃度にも依存するため、Ga空孔濃度の評価も必要である。そこで、陽電子消滅法を用いて、TEAsを流してAsを添加した検証用試料とAsを添加していない検証用試料についてGa空孔濃度の測定を行ったところ、両者に有意な差は見られなかった。したがって、検証用試料において、TEAsの流量の違いによる格子定数の差はGa格子間原子濃度の差に起因すると考えて良い。 In addition, since the lattice constant of GaN crystal depends not only on the amount of Ga interstitial atoms but also on the Ga vacancy concentration, it is necessary to evaluate the Ga vacancy concentration. Therefore, when the Ga vacancy concentration was measured for the verification sample with As added by flowing TEAs and the verification sample without As added using the positron annihilation method, a significant difference was found between the two. There wasn't. Therefore, in the verification sample, the difference in lattice constant due to the difference in the flow rate of TEAs may be attributed to the difference in Ga interstitial atom concentration.
ところで、Ga格子間原子濃度の差による格子定数の変化は僅かであるため、一般的に用いられるボンド法などの回折法では検出することが困難である。そこで、ここではX線干渉計を用いて格子定数の測定を行った。X線干渉法は、透過X線と回折X線の干渉が格子面間隔と同じ周期で起こることを利用する方法であり、アナライザー結晶の変位をレーザ光で精密測定し、X線の強度変化の関数として測定するものである。そのため、レーザ光の波長を基準とした格子面間隔の高精度な測定が可能となる。なお。X線干渉計の面間隔分解能はΔd/d=10−8程度であり、後述するGa格子間原子による格子定数の変化量(〜5×10−7)に対して十分な分解能を持っている。 By the way, since the change of the lattice constant due to the difference in Ga interstitial atom concentration is slight, it is difficult to detect by a diffraction method such as a commonly used bond method. Therefore, here, the lattice constant was measured using an X-ray interferometer. X-ray interferometry is a method that utilizes the fact that interference between transmitted X-rays and diffracted X-rays occurs at the same period as the lattice spacing. The displacement of the analyzer crystal is precisely measured with laser light, and the intensity change of the X-rays It is measured as a function. Therefore, it is possible to measure the lattice spacing with high accuracy based on the wavelength of the laser beam. Note that. The surface separation resolution of the X-ray interferometer is about Δd / d = 10 −8 , and has sufficient resolution for the lattice constant variation (˜5 × 10 −7 ) due to Ga interstitial atoms described later. .
図16は、検証用試料におけるNH3流量に対するTEAs流量の割合(TEAs/NH3)とGaN層のc軸格子定数との関係を示す図である。図16において、TEAs流量が0.1%まででは、流量が増加するとc軸格子定数は減少すると考えられるが、TEAs流量が0.1%を超えるとc軸格子定数は増加する。この傾向は、TEAs流量が0.1%までは、Asの添加によりGa格子間原子濃度が減少すること、および、TEAs流量が0.1%を超えるとAsがGaN結晶中に残留するために格子定数が増加することを示している。 FIG. 16 is a diagram showing the relationship between the ratio of TEAs flow rate to the NH 3 flow rate (TEAs / NH 3 ) in the verification sample and the c-axis lattice constant of the GaN layer. In FIG. 16, when the TEAs flow rate is up to 0.1%, the c-axis lattice constant is considered to decrease as the flow rate increases, but when the TEAs flow rate exceeds 0.1%, the c-axis lattice constant increases. This tendency is due to the fact that the Ga interstitial concentration decreases with the addition of As until the TEAs flow rate reaches 0.1%, and that As remains in the GaN crystal when the TEAs flow rate exceeds 0.1%. It shows that the lattice constant increases.
すなわち、図16は、TEAs流量が0.1%以下では、確実にGa格子間原子濃度が減少していることを示している。また、このときのGa格子間原子濃度は、格子定数の変化量から、5×1016cm−3以下であると推測される。ただし、TEAs流量が0.1%を超えると、Asの添加によってc軸格子定数が増加する効果が加わるため、図16に示すような結果からGa格子間原子濃度の減少の効果を抽出して検出することができなくなる。 That is, FIG. 16 shows that the Ga interstitial concentration is surely decreased when the TEAs flow rate is 0.1% or less. In addition, the Ga interstitial concentration at this time is estimated to be 5 × 10 16 cm −3 or less from the amount of change in the lattice constant. However, if the TEAs flow rate exceeds 0.1%, the effect of increasing the c-axis lattice constant is added by the addition of As. Therefore, the effect of decreasing the Ga interstitial concentration is extracted from the results shown in FIG. It cannot be detected.
なお、上記実施の形態は、基板として異種基板であるシリコン基板を使用したが、使用する異種基板としては特に限定されず、サファイア、炭化珪素(SiC)、酸化亜鉛(ZnO)等を使用しても同様の効果が得られる。また、上記実施の形態では、ドープするGa格子間原子スカベンジャーは、AsまたはSbであるが、AsおよびSb、さらにPを共にドープしてもよい。また、上記各実施の形態の構成要素を適宜組み合わせて構成したものも本発明に含まれるものである。 In the above embodiment, a silicon substrate that is a different substrate is used as the substrate, but the different substrate to be used is not particularly limited, and sapphire, silicon carbide (SiC), zinc oxide (ZnO), or the like is used. The same effect can be obtained. In the above embodiment, the Ga interstitial scavenger to be doped is As or Sb. However, As and Sb, and P may be doped together. Moreover, what comprised the component of said each embodiment suitably combined is also contained in this invention.
また、本発明に係る窒化物系化合物半導体素子は、HFETやSBDに限定されず様々な素子とすることができ、たとえばMOSFETでもよい。本発明に係る窒化物系化合物半導体素子においては、基板と素子動作領域との間に位置し、リークパスが形成される可能性がある窒化物系化合物半導体層に、Ga格子間原子スカベンジャーとして機能する拡散促進物質を添加することが好ましい。また、本発明に係る窒化物系化合物半導体は、GaNに限らず、Ga原子と窒素原子とを含む窒化物系化合物半導体であれば良く、Ga原子のほかに、Al原子、インジウム(In)原子およびB原子から選択される1以上のIII族原子を含んでいても良い。この場合、拡散促進物質としては、III族原子の格子間原子の拡散を促進する物質であり、たとえば上記P、As、およびSbを使用することができる。 Further, the nitride-based compound semiconductor element according to the present invention is not limited to HFET and SBD, and can be various elements, for example, MOSFET. In the nitride-based compound semiconductor device according to the present invention, the nitride-based compound semiconductor layer that is located between the substrate and the device operating region and in which a leak path may be formed functions as a Ga interstitial atom scavenger. It is preferable to add a diffusion promoting substance. The nitride compound semiconductor according to the present invention is not limited to GaN, and may be a nitride compound semiconductor containing Ga atoms and nitrogen atoms. In addition to Ga atoms, Al atoms and indium (In) atoms may be used. And one or more group III atoms selected from B atoms. In this case, the diffusion promoting substance is a substance that promotes diffusion of interstitial atoms of group III atoms, and for example, P, As, and Sb can be used.
11、21 シリコン基板
12 低温バッファ層
13 バッファ層
14、25 電子走行層
15 電子供給層
16 ゲート電極
17 ソース電極
18 ドレイン電極
21 シリコン基板
22 第1バッファ層
23 第2バッファ層
23a GaN層
23b AlN層
24 第3バッファ層
26 ショットキー電極
27 オーミック電極
L 線
DESCRIPTION OF
Claims (9)
前記III族原子の格子間原子を拡散させる拡散促進物質を添加物として含むことを特徴とする窒化物系化合物半導体。 A nitride compound semiconductor containing a group III atom containing at least a gallium atom and a nitrogen atom selected from an aluminum atom, a gallium atom, an indium atom and a boron atom,
A nitride compound semiconductor comprising a diffusion promoting substance for diffusing interstitial atoms of the group III atoms as an additive.
窒化物系化合物半導体からなる電子走行層を前記バッファ層上に成長する第2成長工程と、を含み、
前記第1成長工程は、前記III族原子の格子間原子を拡散させる拡散促進物質をドープして前記バッファ層を成長することを特徴とする窒化物系化合物半導体素子の製造方法。 A buffer layer made of a nitride compound semiconductor containing a group III atom containing at least a gallium atom and a nitrogen atom selected from an aluminum atom, a gallium atom, an indium atom, and a boron atom, and the nitride compound semiconductor A first growth step of growing on a substrate made of a different material;
A second growth step of growing an electron transit layer made of a nitride-based compound semiconductor on the buffer layer,
The method of manufacturing a nitride-based compound semiconductor device, wherein the first growth step comprises growing a buffer layer by doping a diffusion promoting substance that diffuses interstitial atoms of the group III atoms.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010192554A JP5548905B2 (en) | 2010-08-30 | 2010-08-30 | Nitride-based compound semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010192554A JP5548905B2 (en) | 2010-08-30 | 2010-08-30 | Nitride-based compound semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049465A true JP2012049465A (en) | 2012-03-08 |
JP5548905B2 JP5548905B2 (en) | 2014-07-16 |
Family
ID=45903969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010192554A Active JP5548905B2 (en) | 2010-08-30 | 2010-08-30 | Nitride-based compound semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5548905B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014136749A1 (en) * | 2013-03-07 | 2014-09-12 | 学校法人名城大学 | Nitride semiconductor crystals and production method therefor |
JP2018064103A (en) * | 2013-06-06 | 2018-04-19 | 日本碍子株式会社 | Group xiii nitride composite substrate, semiconductor device, and method for manufacturing group xiii nitride composite substrate |
WO2019123763A1 (en) * | 2017-12-19 | 2019-06-27 | 株式会社Sumco | Method for producing group iii nitride semiconductor substrate |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068497A (en) * | 1998-08-20 | 2000-03-03 | Furukawa Electric Co Ltd:The | GaN-BASED COMPOUND SEMICONDUCTOR DEVICE |
JP2000277434A (en) * | 1999-03-19 | 2000-10-06 | Sharp Corp | Nitride group compound semiconductor and manufacture thereof |
JP2003179082A (en) * | 2002-11-07 | 2003-06-27 | Furukawa Electric Co Ltd:The | High electron mobility transistor |
JP2008297175A (en) * | 2007-06-01 | 2008-12-11 | Sumitomo Electric Ind Ltd | GROWTH METHOD OF GaN CRYSTAL AND GaN CRYSTAL SUBSTRATE |
JP2009302191A (en) * | 2008-06-11 | 2009-12-24 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
JP2010123899A (en) * | 2008-11-21 | 2010-06-03 | Panasonic Corp | Field-effect transistor |
-
2010
- 2010-08-30 JP JP2010192554A patent/JP5548905B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068497A (en) * | 1998-08-20 | 2000-03-03 | Furukawa Electric Co Ltd:The | GaN-BASED COMPOUND SEMICONDUCTOR DEVICE |
JP2000277434A (en) * | 1999-03-19 | 2000-10-06 | Sharp Corp | Nitride group compound semiconductor and manufacture thereof |
JP2003179082A (en) * | 2002-11-07 | 2003-06-27 | Furukawa Electric Co Ltd:The | High electron mobility transistor |
JP2008297175A (en) * | 2007-06-01 | 2008-12-11 | Sumitomo Electric Ind Ltd | GROWTH METHOD OF GaN CRYSTAL AND GaN CRYSTAL SUBSTRATE |
JP2009302191A (en) * | 2008-06-11 | 2009-12-24 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
JP2010123899A (en) * | 2008-11-21 | 2010-06-03 | Panasonic Corp | Field-effect transistor |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014136749A1 (en) * | 2013-03-07 | 2014-09-12 | 学校法人名城大学 | Nitride semiconductor crystals and production method therefor |
JP6066530B2 (en) * | 2013-03-07 | 2017-01-25 | 学校法人 名城大学 | Method for producing nitride semiconductor crystal |
JP2018064103A (en) * | 2013-06-06 | 2018-04-19 | 日本碍子株式会社 | Group xiii nitride composite substrate, semiconductor device, and method for manufacturing group xiii nitride composite substrate |
US10347755B2 (en) | 2013-06-06 | 2019-07-09 | Ngk Insulators, Ltd. | Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate |
WO2019123763A1 (en) * | 2017-12-19 | 2019-06-27 | 株式会社Sumco | Method for producing group iii nitride semiconductor substrate |
KR20200069377A (en) * | 2017-12-19 | 2020-06-16 | 가부시키가이샤 사무코 | Method for manufacturing a group III nitride semiconductor substrate |
JPWO2019123763A1 (en) * | 2017-12-19 | 2020-12-17 | 株式会社Sumco | Method for manufacturing group III nitride semiconductor substrate |
KR102374879B1 (en) * | 2017-12-19 | 2022-03-15 | 가부시키가이샤 사무코 | Method for manufacturing a group III nitride semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
JP5548905B2 (en) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fu et al. | Demonstration of AlN Schottky barrier diodes with blocking voltage over 1 kV | |
CN103003931B (en) | Epitaxial substrate for semiconductor device, semiconductor element, PN engage the manufacture method of diode element and epitaxial substrate for semiconductor device | |
JP6737800B2 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element | |
US9269577B2 (en) | Method for manufacturing nitride semiconductor device | |
JP5546514B2 (en) | Nitride semiconductor device and manufacturing method | |
WO2013168371A1 (en) | Epitaxial substrate, semiconductor device, and semiconductor device manufacturing method | |
Tanikawa et al. | Control of impurity concentration in N‐polar () GaN grown by metalorganic vapor phase epitaxy | |
JP2018503252A (en) | HEMT transistor | |
US9099383B2 (en) | Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate | |
CN104241464A (en) | Epitaxial growth method increasing P-type gallium nitride doping concentration | |
JP5548905B2 (en) | Nitride-based compound semiconductor device and manufacturing method thereof | |
JP5082392B2 (en) | Schottky barrier diode | |
CN111063726A (en) | Epitaxial structure of Si-based gallium nitride device | |
JP2016143780A (en) | Element structure for evaluation and evaluation method | |
CN109964306B (en) | Method for manufacturing compound semiconductor substrate and compound semiconductor substrate | |
CN110429128B (en) | Low-barrier multi-quantum-well high-resistance buffer layer epitaxial structure and preparation method thereof | |
CN107887255B (en) | High-resistance GaN film epitaxial growth method | |
JP5548904B2 (en) | Nitride-based compound semiconductor and nitride-based compound semiconductor device | |
JP5286613B2 (en) | Nitride compound semiconductor device | |
US20120248577A1 (en) | Controlled Doping in III-V Materials | |
JP2011216578A (en) | Nitride semiconductor and nitride semiconductor element | |
CN105355545A (en) | Method for improving doping concentration of P-type indium-gallium-arsenic film, film preparation method, and application thereof | |
CN210073765U (en) | AlGaN double-heterojunction high-resistance buffer layer epitaxial structure | |
CN106098748B (en) | Diode expitaxial piece and preparation method thereof | |
Leach | Vertical GaN Switches for Electric Vehicles |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20111201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140424 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5548905 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |