JP2012044632A - Acoustic signal processing apparatus - Google Patents
Acoustic signal processing apparatus Download PDFInfo
- Publication number
- JP2012044632A JP2012044632A JP2010238058A JP2010238058A JP2012044632A JP 2012044632 A JP2012044632 A JP 2012044632A JP 2010238058 A JP2010238058 A JP 2010238058A JP 2010238058 A JP2010238058 A JP 2010238058A JP 2012044632 A JP2012044632 A JP 2012044632A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data
- layer
- memory area
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Circuit For Audible Band Transducer (AREA)
Abstract
Description
この発明は、操作パネル上に設けられた操作子に所定のチャンネル(ch)を割り当て、該操作子の操作で、該割り当てられたchのパラメータの値の設定・変更を行う機能を備えた音響信号処理装置に関する。 The present invention provides a sound having a function of assigning a predetermined channel (ch) to an operator provided on an operation panel and setting / changing a parameter value of the assigned channel by operating the operator. The present invention relates to a signal processing device.
従来より、フェーダ、ロータリーエンコーダ、および各種のボタンなどの操作子を備えたchストリップを複数本備え、入力chを各chストリップに割り当て(アサイン)、該入力chの各種のパラメータの値を該chストリップの操作子で操作可能にした音響信号処理装置が知られている。例えば、下記非特許文献1の第32,33頁(第4章インプット系チャンネルの基本操作)には、各chストリップ部(1つのchストリップ部は複数本のchストリップを並べたものである)毎にレイヤデータを割り当て、そのレイヤデータを切り替えることにより、限られた数のchストリップで多くのchの制御ができるようにしたオーディオミキシングシステムのコンソールが開示されている。レイヤデータとは、chストリップ部に含まれる各chストリップに割り当てるch(アサインch)を規定する定義データである。 Conventionally, a plurality of channel strips having faders, rotary encoders, and various buttons and other controls are provided, and input channels are assigned to each channel strip (assignment), and various parameter values of the input channels are assigned to the channel. 2. Description of the Related Art An acoustic signal processing apparatus that can be operated with a strip operator is known. For example, pages 32 and 33 of the following Non-Patent Document 1 (Chapter 4 Basic Operation of Input Channels) include each ch strip portion (one ch strip portion is an array of a plurality of ch strips). A console of an audio mixing system is disclosed in which layer data is assigned to each layer and the layer data is switched to control a large number of channels with a limited number of channel strips. The layer data is definition data that defines a channel (assignment channel) assigned to each channel strip included in the channel strip portion.
また、特許文献1には、メーカが提供するデフォルトのレイヤデータとは別に、ユーザがユーザレイヤデータを作成することができるミキサが開示されている。これは、chストリップ部に含まれる各chストリップのアサインchをユーザが規定して1つのユーザレイヤデータを作成することができるようにしたものである。ユーザレイヤデータでは、アサインchを指定せず「現状維持」を指定したchストリップを設けることができる。例えば、第1のレイヤデータが呼び出されている状態から第2のレイヤデータ(ユーザレイヤデータとする)に切り替えた場合、当該第2のレイヤデータで「現状維持」が指定されているchストリップについては前回の第1のレイヤデータのアサインchがそのまま維持される。
さらに、下記非特許文献1,2には、任意の複数入力chをグループ化して制御する機能が開示されている。例えば、複数の入力chを1つのDCAグループに割り当て、それらの入力chについてはレベル差を保ったまま1本のDCAフェーダで一括してレベル調整を行ったり、複数の入力chを1つのミュートグループに割り当て、所定のキーのオン/オフでそれらの入力chの一括したミュートのオン/オフを行うことができる(非特許文献1の第92〜98頁の第7章DCAグループ/ミュートグループ、非特許文献2の第100〜119頁の第11章グルーピング/リンク)。さらに、非特許文献2の第120,121頁には、グループに属する複数の入力chの所望のパラメータを連動(リンク)させるチャンネルリンク機能が開示されている。
Further,
上述したような複数chを1つのグループとしそのグループに属する複数chを1つの操作子で一括して操作する機能は便利であるが、その一方で、そのグループ内の複数chを個別に操作したい場合もある。そこで、グループを構成する個々のchを、所定の操作でchストリップ部へ展開できるディジタルミキサが知られている。これは、所望のグループのボタンを押すと、そのグループを構成する個々の入力chが所定のchストリップに順番に割り当てられ、これによりそれらの入力chを個別に操作できるようにしたものである。 Although the above-described function of collectively operating multiple channels belonging to the group as a group with a single operator is convenient, on the other hand, it is desirable to individually operate multiple channels within the group. In some cases. Therefore, there is known a digital mixer that can develop individual channels constituting a group into a channel strip portion by a predetermined operation. In this case, when a button of a desired group is pressed, individual input channels constituting the group are sequentially assigned to a predetermined channel strip so that these input channels can be individually operated.
ところで、例えばボーカル音などを割り当てたchについては常時監視したいあるいは頻繁に調整したいという要求があるため、該chについては常にパネル上の何れかのchストリップに割り当てた状態にしておきたい。一方、他のchストリップについては種々のchに差し替えながら使いたいという要求もある。例えば、操作パネル上に8本のchストリップ1〜8がある場合、ボーカル音のchは常にchストリップ8で調整できるようにし、一方、chストリップ1〜7については種々のchに差し替えながら使いたい、というようなケースである。
By the way, for example, there is a request to constantly monitor or frequently adjust a channel to which a vocal sound or the like is allocated, so that the channel is always allocated to any one of the channel strips on the panel. On the other hand, there is also a demand for using other channel strips by replacing them with various channels. For example, when there are eight
このような場合、従来技術ではレイヤデータを差し替えると8本の全chストリップの割り当てが変更されてしまうので使い勝手が悪い。予めユーザが使いたい割り当てを規定するユーザレイヤデータを複数作っておけば、それらを呼び出すことで所望の割り当てを行うことができるが、そのためにはそのようなユーザレイヤデータを複数作る作業が必要であり面倒である。 In such a case, in the prior art, when layer data is replaced, the assignment of all eight channel strips is changed, so that the usability is poor. If you have created multiple user layer data that specify the assignments that you want to use in advance, you can call them to perform the desired assignments. To do so, you need to create multiple such user layer data. It is troublesome.
そこで、本発明者らは、レイヤを複数階層とし、それらの各レイヤに独立にレイヤデータをセットできるようにし、さらに上位階層のレイヤにセットされたレイヤデータが優先的に利用されるような発明を提案している。これによれば、各階層のレイヤのレイヤデータを差し替えることで、chストリップ部へのchの割り当ての自由度を高めることができ、手間をかけることなくユーザが所望するchの割り当てを実現できる。しかし、複数階層のレイヤでレイヤデータを差し替えることで、却ってどのような割り当てが為されているのかが分かりにくくなる不都合がある。特に、複数階層あるレイヤのうち、あるレイヤのレイヤデータを変更したとき、単純に上位階層のレイヤデータを優先させて割り当てたのではユーザの意図に反する割り当てが為されるおそれがある。例えば、最上位の階層のレイヤとしてグループ化された複数chを展開するレイヤを設けた場合、当該レイヤは一時的に利用したいレイヤであるにもかかわらず、常に優先されたレイヤとなる。従って、その下層のレイヤのレイヤデータを変更しても、その変更が即座に現れない不都合が生じる。 Accordingly, the present inventors have made the layers into a plurality of hierarchies, enable layer data to be set independently for each of those layers, and an invention in which layer data set in a higher hierarchy layer is preferentially used. Has proposed. According to this, by replacing the layer data of the layers of each hierarchy, the degree of freedom of channel assignment to the channel strip portion can be increased, and the channel assignment desired by the user can be realized without trouble. However, there is an inconvenience that it becomes difficult to understand what kind of assignment is made by replacing layer data in a plurality of layers. In particular, when layer data of a certain layer among layers having a plurality of hierarchies is changed, if the upper layer data is simply prioritized and assigned, there is a risk of assignment contrary to the user's intention. For example, when a layer for developing a plurality of channels grouped as the highest layer is provided, the layer is always prioritized even though it is a layer that is temporarily desired. Therefore, even if the layer data of the lower layer is changed, the change does not appear immediately.
本発明は、複数階層のレイヤに、割り当てるchを規定するデータを配置することで、chストリップ部の複数chストリップへのchの割り当てを変更できる音響信号処理装置において、どの階層のレイヤのデータを変更したとしても、ユーザが意図する所望の割り当て状態が実現できるようにすることを目的とする。 The present invention provides an acoustic signal processing apparatus capable of changing channel assignment to a plurality of channel strips in a channel strip unit by arranging data defining channels to be allocated in a plurality of layer layers. It is an object of the present invention to realize a desired assignment state intended by the user even if the change is made.
上記目的を達成するため、請求項1に係る発明は、複数のチャンネルで音響信号処理を行う音響信号処理装置であって、前記音響信号処理を制御する各種のパラメータの値をチャンネルごとに記憶するカレントメモリと、前記パラメータの値を調整するための操作子を備えたチャンネルストリップを複数有するチャンネルストリップ部と、前記チャンネルストリップへのチャンネルの割当内容を規定するデータを配置するメモリ領域であって、第1メモリ領域、第2メモリ領域、および、第3メモリ領域の3つの互いに独立したメモリ領域と、前記チャンネルストリップと前記チャンネルとの割当の現状を記憶する割当チャンネル格納領域と、前記第1から第3のメモリ領域に配置されているデータに従って現状の割当内容を前記割当チャンネル格納領域に設定することにより、各チャンネルストリップへチャンネルを割り当てる割り当て手段であって、各チャンネルストリップ毎に、チャンネルを割り当てるときには、第1メモリ領域に配置されているデータよりも第2メモリ領域に配置されているデータが表す割当内容を優先的に採用し、かつ、第1メモリ領域および第2メモリ領域に配置されているデータよりも第3メモリ領域に配置されているデータが表す割当内容を優先的に採用するものとを備えることを特徴とする。
In order to achieve the above object, an invention according to
請求項2に係る発明は、請求項1に記載の音響信号処理装置において、前記メモリ領域に配置されているデータの解除を指示する解除操作子と、前記解除操作子による解除の指示があったとき、前記第3メモリ領域に何れかのチャンネルストリップに割り当てるチャンネルを規定するデータが配置されているかを確認し、配置されていれば第3メモリ領域に配置されているデータを全てクリアし、配置されていなければ第2メモリ領域に何れかのチャンネルストリップに割り当てるチャンネルを規定するデータが配置されているかを確認し、配置されていれば第2メモリ領域に配置されているデータを全てクリアするとともに、第1メモリ領域に配置されているデータについてはそのまま保持する、解除手段と、前記解除手段による処理の後に、前記割り当て手段により前記各メモリ領域に配置されているデータに応じて前記チャンネルストリップへのチャンネルの割り当てを更新する割り当て更新手段とをさらに備えることを特徴とする。 According to a second aspect of the present invention, in the acoustic signal processing device according to the first aspect, there are a release operator for instructing release of data arranged in the memory area, and a release instruction by the release operator. When the data defining the channel to be assigned to any one of the channel strips is arranged in the third memory area, if it is arranged, all the data arranged in the third memory area are cleared and arranged. If not, it is confirmed whether data defining a channel to be assigned to any channel strip is arranged in the second memory area, and if it is arranged, all the data arranged in the second memory area are cleared. , Holding the data arranged in the first memory area as it is, and after the processing by the releasing means , And further comprising a assignment updating means for updating the channel assignment to the channel strips in accordance with the data arranged in the respective memory area by the assigning means.
請求項3に係る発明は、請求項1に記載の音響信号処理装置において、前記第1メモリ領域に新たなデータを配置することを指示する第1の指示手段と、前記第2メモリ領域に新たなデータを配置することを指示する第2の指示手段と、前記第1の指示手段による指示が検出されたとき、当該指示された新たなデータを第1メモリ領域に配置するとともに、第2メモリ領域に記録されているデータはそのまま保持し、第3メモリ領域に配置されているデータを全てクリアすることにより当該第3メモリ領域のデータを解除する第1のメモリ領域更新手段と、前記第2の指示手段による指示が検出されたとき、当該指示された新たなデータを第2メモリ領域に配置するとともに、第1メモリ領域に記録されているデータはそのまま保持し、第3メモリ領域に配置されているデータを全てクリアすることにより当該第3メモリ領域のデータを解除する第2のメモリ領域更新手段と、前記解除の実行後に、当該実行後の各メモリ領域の内容に応じて、前記チャンネルストリップへのチャンネルの割り当てを、前記割り当て手段により更新する割り当て更新手段とをさらに備えることを特徴とする。 According to a third aspect of the present invention, in the acoustic signal processing device according to the first aspect of the present invention, first instruction means for instructing placement of new data in the first memory area and new in the second memory area. Second instruction means for instructing the arrangement of correct data, and when an instruction by the first instruction means is detected, the instructed new data is arranged in the first memory area, and the second memory First memory area updating means for releasing the data in the third memory area by holding all the data recorded in the area as it is and clearing all the data arranged in the third memory area; When the instruction by the instruction means is detected, the instructed new data is arranged in the second memory area, the data recorded in the first memory area is held as it is, and the third data A second memory area updating means for releasing the data in the third memory area by clearing all the data arranged in the memory area, and after executing the release, depending on the contents of each memory area after the execution And an assignment updating means for updating the assignment of the channel to the channel strip by the assigning means.
請求項4に係る発明は、複数のチャンネルで音響信号処理を行う音響信号処理装置であって、音響信号処理を制御する各種のパラメータの値を調整するための操作子を備えた複数のチャンネルストリップを有するチャンネルストリップ部と、前記チャンネルストリップ部の複数のチャンネルストリップの全てに対してそれぞれ割り当てるチャンネルを規定するデータを配置するための第1メモリ領域と、前記チャンネルストリップ部の複数のチャンネルストリップのうちの任意のチャンネルストリップに対してそれぞれ割り当てるチャンネルを規定するデータを配置するための第2メモリ領域と、前記チャンネルストリップ部の複数のチャンネルストリップのうちの任意のチャンネルストリップに対してそれぞれ割り当てるチャンネルを規定するデータを配置するための第3メモリ領域と、(1)前記第3メモリ領域に配置されたデータで割り当てるチャンネルが規定されているチャンネルストリップに対しては、当該第3メモリ領域に配置されたデータに基づいてチャンネルを割り当て、(2)前記第3メモリ領域に配置されたデータでは割り当てるチャンネルが規定されておらず、前記第2メモリ領域に配置されたデータでは割り当てるチャンネルが規定されている、チャンネルストリップに対しては、当該第2メモリ領域に配置されたデータに基づいてチャンネルを割り当て、(3)前記第2メモリ領域に配置されたデータおよび第3メモリ領域に配置されたデータの何れでも割り当てるチャンネルが規定されていないチャンネルストリップに対しては、前記第1メモリ領域に配置されているデータに基づいてチャンネルを割り当てる、割り当て手段と、指定されたデータを前記第1メモリ領域に配置する指示を行うための第1レイヤ設定操作子と、指定されたデータを前記第2メモリ領域に配置する指示を行うための第2レイヤ設定操作子と、前記第1レイヤ設定操作子または前記第2レイヤ設定操作子による指示があったとき、該指示に応じて、前記第1メモリ領域または前記第2メモリ領域のデータを、指定されたデータに書き替えるとともに、前記第3メモリ領域に配置されているデータをクリアしたのち、前記割り当て手段によるチャンネルの割り当てを行う割り当て変更手段とを備えることを特徴とする。 The invention according to claim 4 is an acoustic signal processing device that performs acoustic signal processing in a plurality of channels, and is provided with a plurality of channel strips provided with operators for adjusting various parameter values for controlling the acoustic signal processing. A first memory area for arranging data defining channels to be assigned to all of the plurality of channel strips of the channel strip part, and a plurality of channel strips of the channel strip part A second memory area for arranging data defining channels to be assigned to any one of the channel strips, and a channel to be assigned to any channel strip among the plurality of channel strips of the channel strip portion And (1) a channel strip in which a channel assigned by the data arranged in the third memory area is defined, is arranged in the third memory area. Channels are allocated based on data. (2) Channels to be allocated are not defined in the data arranged in the third memory area, and channels to be assigned are defined in the data arranged in the second memory area. For the channel strip, a channel is assigned based on the data arranged in the second memory area, and (3) either the data arranged in the second memory area or the data arranged in the third memory area. The first memory area for channel strips for which channels to be allocated are not defined An allocating means for allocating a channel based on the arranged data, a first layer setting operator for giving an instruction to arrange the designated data in the first memory area, and the designated data in the second A second layer setting operator for giving an instruction to arrange in the memory area, and when there is an instruction by the first layer setting operator or the second layer setting operator, in response to the instruction, the first memory Reassigning the data in the area or the second memory area to the designated data, and clearing the data arranged in the third memory area and then assigning the channel by the assigning means; It is characterized by providing.
請求項5に係る発明は、請求項4に記載の音響信号処理装置において、前記第1メモリ領域、第2メモリ領域、および第3メモリ領域は、前記複数のチャンネルで音響信号処理を行うために使用する各種のパラメータを記憶するカレントメモリ上に設けた領域であることを特徴とする。 According to a fifth aspect of the present invention, in the acoustic signal processing device according to the fourth aspect, the first memory area, the second memory area, and the third memory area perform acoustic signal processing in the plurality of channels. It is an area provided on a current memory for storing various parameters to be used.
請求項6に係る発明は、請求項5に記載の音響信号処理装置において、前記第1メモリ領域へのデータの配置は、前記チャンネルストリップ部の複数のチャンネルストリップの全てに対してそれぞれ割り当てるチャンネルを規定したベースレイヤデータを前記第1メモリ領域に設定することにより行い、前記第2メモリ領域へのデータの配置は、前記チャンネルストリップ部の複数のチャンネルストリップの一部または全てに対してそれぞれ割り当てるチャンネルを規定したフィックスレイヤデータを前記第2メモリ領域に設定することにより行うものであることを特徴とする。 According to a sixth aspect of the present invention, in the acoustic signal processing device according to the fifth aspect of the present invention, the arrangement of data in the first memory area is performed by assigning channels assigned to all of the plurality of channel strips of the channel strip portion. The specified base layer data is set in the first memory area, and the data allocation in the second memory area is a channel assigned to some or all of the plurality of channel strips of the channel strip section. Is performed by setting the fixed layer data defining the above in the second memory area.
請求項7に係る発明は、請求項4に記載の音響信号処理装置において、前記第1メモリ領域、第2メモリ領域、および第3メモリ領域は、それぞれ任意の記憶手段上に設けたレジスタ領域であることを特徴とする。
The invention according to
請求項8に係る発明は、請求項7に記載の音響信号処理装置において、前記チャンネルストリップ部の複数のチャンネルストリップの一部または全てに対してそれぞれ割り当てるチャンネルを指定するための指定手段をさらに備え、前記第2メモリ領域のレジスタへのデータの配置は、前記指定手段で指定されたチャンネルを前記第2メモリ領域のレジスタに設定することにより行うものであることを特徴とする。 According to an eighth aspect of the present invention, in the acoustic signal processing device according to the seventh aspect of the present invention, the acoustic signal processing device further comprises a designation unit for designating a channel to be assigned to each or all of the plurality of channel strips of the channel strip portion. The data is arranged in the register in the second memory area by setting the channel designated by the designation means in the register in the second memory area.
請求項9に係る発明は、請求項4から8の何れか1つに記載の音響信号処理装置において、前記チャンネルストリップの1つに割り当てるチャンネルは、複数のチャンネルをグループ化し一括して操作できるようにしたグループ化チャンネルを含むことを特徴とする。 According to a ninth aspect of the present invention, in the acoustic signal processing device according to any one of the fourth to eighth aspects, the channel assigned to one of the channel strips can be operated by grouping a plurality of channels. Including grouped channels.
請求項10に係る発明は、請求項9に記載の音響信号処理装置において、前記第3メモリ領域へのデータの配置は、前記グループ化された複数のチャンネルを展開して個別にchストリップに割り当てるデータを前記第3メモリ領域に設定することにより行うことを特徴とする。 According to a tenth aspect of the present invention, in the acoustic signal processing device according to the ninth aspect, the arrangement of the data in the third memory area is performed by expanding the plurality of grouped channels and individually assigning them to the ch strips. This is performed by setting data in the third memory area.
本発明によれば、複数階層のレイヤに、割り当てるchを規定するデータを配置することで、chストリップ部の複数chストリップへのchの割り当てを変更できる音響信号処理装置において、どの階層のレイヤのデータを変更したとしても、手間をかけることなく、かつ、ユーザにとって分かり易く、ユーザが意図する所望の割り当て状態が実現できる。 According to the present invention, in an acoustic signal processing apparatus capable of changing channel assignment to a plurality of channel strips of a channel strip unit by arranging data defining channels to be allocated in a plurality of layer layers, in which layer layer Even if the data is changed, a desired allocation state intended by the user can be realized without taking time and easily for the user.
以下、図面を用いて本発明の実施の形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、この発明の実施の形態であるディジタルミキサ100のハードウエア構成を示すブロック図である。中央処理装置(CPU)101は、このミキサ全体の動作を制御する処理装置である。フラッシュメモリ102は、CPU101が実行する各種のプログラムや各種のデータなどを格納した不揮発性メモリである。ランダムアクセスメモリ(RAM)103は、CPU101が実行するプログラムのロード領域やワーク領域に使用する揮発性メモリである。表示器104は、このミキサの操作パネル上に設けられた各種の情報を表示するためのタッチパネル式のディスプレイであり、タッチ操作を検出できるものである。電動フェーダ105は、操作パネル上に設けられたレベル設定用の操作子である。操作子106は、操作パネル上に設けられたユーザが操作するための各種の操作子(電動フェーダ以外のもの)である。オーディオ入出力インターフェース(オーディオI/O)107は、外部機器との間で音響信号をやり取りするためのインターフェースである。信号処理部(DSP)108は、CPU101の指示に基づいて各種のマイクロプログラムを実行することにより、オーディオI/O107経由で入力した音響信号のミキシング処理、効果付与処理、及び音量レベル制御処理などを行い、処理後の音響信号をオーディオI/O107経由で出力する。その他I/O109は、その他の機器を接続するためのインターフェースである。バス110は、これら各部を接続するバスラインであり、コントロールバス、データバス、およびアドレスバスを総称したものである。なお、本明細書に記載されている「信号」は、特段の説明がない限り(制御信号であると説明されていない限り)、音響信号(オーディオ信号)をあらわすものである。
FIG. 1 is a block diagram showing a hardware configuration of a
図2は、図1のミキサにより実現するミキシング処理の機能構成を示すブロック図である。201はマイクなどで入力したアナログ音響信号をディジタル信号に変換して入力する入力部を示す。202はディジタル音響信号の入力部を示す。これらの入力部による音響信号の入力は、それぞれ複数本(その本数は装置構成に応じた上限がある)設けることができる。入力パッチ203は、上述した入力を入力チャンネル(ch)204へ接続する任意結線を行う。その結線の設定は、ユーザが所定の画面を見ながら任意に行うことができる。入力ch204は、シングルで64chが設けられている。各入力ch204は、設定されたパラメータの値に基づいて、入力信号に対するレベル制御や周波数特性の調整処理などの各種の信号処理を行う。各入力ch204の信号は、32本のMIXバス205へ選択的に出力することができ、その送出レベルをそれぞれ独立に設定することができる。
FIG. 2 is a block diagram showing a functional configuration of mixing processing realized by the mixer of FIG.
MIXバス205の32本の各バスは、入力ch204から入力した信号をミキシングする。ミキシングされた信号は、そのMIXバスに対応する出力ch206(1〜32ch)に出力される。MIXバス205と出力ch206とは1対1の対応で各chが対応づけられている。各出力chは、設定されたパラメータの値に基づいて出力側の各種の信号処理を行う。出力ch206の出力は、出力パッチ207に入力する。出力パッチ207は、出力ch206からアナログ出力部208またはディジタル出力部209への任意の結線を行う。その結線の設定は、ユーザが所定の画面を見ながら任意に行うことができる。
Each of the 32 buses of the
なお、入力部201,202および出力部208,209は図1のオーディオI/O107により実現する。その他の部分203〜207は、DSP108が所定のマイクロプログラムを実行することにより実現する。該マイクロプログラムは、CPU101がDSP108に送って設定する。DSP108が該マイクロプログラムを実行するときに使用する係数データも、CPU101がDSP108に送って設定する。
The
また、図2の各部はそれぞれ各種のパラメータを有する。パラメータの現在値(カレントデータ)は、フラッシュメモリ102またはRAM103に設けられたカレントメモリへ記憶される。ミキサ100における、各部の信号処理の設定や、パネル状態の設定は、カレントメモリに記憶されているカレントデータに基づいて行われる。すなわち、カレントメモリ上の各種パラメータの値を設定・変更することにより、ミキサ100の各部の動作が制御できるように構成されている。カレントメモリにはミキサ100が備えるすべてのパラメータのカレントデータが記憶され、該カレントメモリ内のカレントデータは、操作子105,106や表示器104などを使って行われる各種の操作の内容に応じて変更(調整)される。
Each part in FIG. 2 has various parameters. The current value (current data) of the parameter is stored in a current memory provided in the
図3は、本実施形態のディジタルミキサの操作パネルの外観(一部)を示す。301は、各種の情報を表示するディスプレイ(図1の104)である。ディスプレイ301の下側にchストリップ部304(図1の105,106)が設けられている。chストリップ部304は8本のchストリップ304−1〜304−8からなる。1本のchストリップ、例えば304−1は、ロータリエンコーダや幾つかのスイッチや電動フェーダを備える。chストリップ部306,307も、chストリップ部304と同様の8本のchストリップからなる。
FIG. 3 shows the appearance (part) of the operation panel of the digital mixer of this embodiment.
chストリップ部304の上側のディスプレイ301内の領域302には、chストリップ部304の各chストリップ304−1〜304−8の上方に当たる位置に、それぞれのchストリップに割り当てられているchの複数パラメータの表示領域(chパラメータ表示領域と呼ぶ)が配置されて、表示される。chパラメータ表示領域は、chストリップ部304に設けられたchストリップと同じ数(ここでは8個)だけ表示される。chパラメータ表示領域は、割り当てられたchにおける各種パラメータの値を表示するパラメータの表示機能を実現する。すなわち、各chパラメータ表示領域の割当chは、対応するchストリップの割当chを踏襲する。対応するchストリップとは、chパラメータ表示領域の下方に配置されたchストリップのことである。また、chパラメータ表示領域には、割り当てられたchにおける各種パラメータの値の調整に使うソフトウェア操作子が表示され、該ソフトウェア操作子を直接タッチ操作したり、該ソフトウェア操作子をタッチして選択状態とした後に所定の操作子を操作することで、当該chにおける各種パラメータの調整機能を実現している。パラメータの値を調整するための調整操作子とは、chストリップ部304に物理的に備えられたハードウェア操作子(電動フェーダ、ロータリエンコーダ、スイッチ)、および、領域302の各chパラメータ表示領域内の各種のソフトウェア操作子を指す。いずれかの調整操作子が操作されたことを検出したとき、操作された調整操作子が属するchストリップあるいはchパラメータ表示領域に割り当てられているchにおける、操作された調整操作子が処理対象としているパラメータの値(カレントメモリ内のカレントデータの値)を、今回の(検出した)操作内容に応じた値へ調整(変更)する。
In a
311〜314はchストリップ部304に対応するレイヤデータを操作するためのスイッチ、315〜318はchストリップ部306に対応する同様のスイッチであるが、これらのスイッチについては後述する。なお、ここではchストリップ部307に対応するスイッチを図示していないが、全てのchストリップ部に対して同様のスイッチが設けられているものとする。
ここで、各chストリップ部304,306,307へchを割り当てるためのレイヤについて説明する。各chストリップ部へのchの割り当ては、各chストリップ部に対応する階層(レイヤ)にレイヤデータを配置することにより行う。 Here, a layer for assigning a channel to each of the channel strip units 304, 306, and 307 will be described. The allocation of channels to each channel strip unit is performed by arranging layer data in a hierarchy (layer) corresponding to each channel strip unit.
各chストリップ部はレイヤデータを配置するためのレイヤを複数備える。具体的にはレイヤとしてのレイヤデータの格納領域をカレントメモリ上へ設けている。本実施形態では、chストリップ部ごとに、展開レイヤ、フィックスレイヤ、ベースレイヤの3つのレイヤを持ち、当該各レイヤに相当する格納領域として、展開レイヤデータ領域、フィックスレイヤデータ領域、ベースレイヤデータ領域を設けている。1つのchストリップ部における1つのレイヤに相当する1つの格納領域には1つのレイヤデータのみを格納できる。本実施形態では、レイヤで使用するレイヤデータが新たに指示されたときに、当該指示されたレイヤデータを、当該レイヤに相当する格納領域へ格納することを「レイヤにレイヤデータを配置する」と呼ぶ。なお、レイヤにレイヤデータを配置するときには各chストリップへのchの「割当処理」は行わない。「割当処理」については後述する。 Each channel strip unit includes a plurality of layers for arranging layer data. Specifically, a layer data storage area as a layer is provided on the current memory. In this embodiment, each ch strip portion has three layers, a development layer, a fixed layer, and a base layer, and a storage layer corresponding to each layer includes a development layer data area, a fixed layer data area, and a base layer data area. Is provided. Only one layer data can be stored in one storage area corresponding to one layer in one channel strip portion. In the present embodiment, when layer data to be used in a layer is newly instructed, storing the instructed layer data in a storage area corresponding to the layer is “arranging layer data in the layer”. Call. When layer data is arranged in a layer, the “assignment process” of channels to each channel strip is not performed. The “allocation process” will be described later.
レイヤデータの配置は、レイヤごとに独立に行う。すなわち、1つのchストリップ部(例えば、chストリップ部304)に対し、そのchストリップ部の複数のレイヤ(ここでは展開レイヤとフィックスレイヤとベースレイヤ)のそれぞれにレイヤデータを配置することで、1つのchストリップ部に複数のレイヤデータを同時に配置することができる。ベースレイヤに配置するためのレイヤデータをベースレイヤデータと呼び、フィックスレイヤに配置するためのレイヤデータをフィックスレイヤデータと呼び、展開レイヤに配置するためのレイヤデータを展開レイヤデータと呼ぶ。これらのレイヤデータは、何れもchストリップ部の8本のchストリップのそれぞれに割り当てるchを規定するデータである。ベースレイヤには、常に何れか1つのベースレイヤデータが配置されている。フィックスレイヤと展開レイヤには、それぞれレイヤデータが配置されていない状態もあり得る。レイヤデータは、配置する対象であるレイヤごとに複数用意(記憶)されている。異なるレイヤでは流用できない。例えば、ベースレイヤデータはベースレイヤにのみ配置でき、フィックスレイヤなどベースレイヤ以外の他のレイヤには配置できない。 Arrangement of layer data is performed independently for each layer. That is, by arranging layer data in each of a plurality of layers (here, a development layer, a fixed layer, and a base layer) of one ch strip unit (for example, a ch strip unit 304), A plurality of layer data can be simultaneously arranged in one ch strip portion. The layer data to be arranged in the base layer is called base layer data, the layer data to be arranged in the fixed layer is called fixed layer data, and the layer data to be arranged in the development layer is called development layer data. These layer data are data that define the channels assigned to each of the eight channel strips of the channel strip portion. Any one base layer data is always arranged in the base layer. There may be a state in which no layer data is arranged in each of the fix layer and the development layer. A plurality of layer data are prepared (stored) for each layer to be arranged. Cannot be used in different layers. For example, the base layer data can be arranged only in the base layer, and cannot be arranged in other layers other than the base layer such as a fixed layer.
ベースレイヤについて説明する。ベースレイヤは、本ミキサ装置においてchストリップ部の各chストリップへのch割り当ての基本となるレイヤであり、主としてchをその種類や番号の順にchストリップへ割り当てるためのレイヤである。ベースレイヤに配置するベースレイヤデータとしては、例えば入力ch1〜8を8本のchストリップに左側から順に割り当てることを規定するベースレイヤデータ1、入力ch9〜16を8本のchストリップに左側から順に割り当てることを規定するベースレイヤデータ2、…などがファクトリプリセットで予め備えられている。本ミキサ装置においてユーザが調整できる全てのch(例えば入力chや出力chなど)は、予め用意されているベースレイヤデータのうちの何れかに必ず含まれている。また、1つのベースレイヤデータは、必ずchストリップ部内の8本の全chストリップに対して割り当てるchを規定するものとする。
The base layer will be described. The base layer is a layer that is the basis of channel assignment to each channel strip in the channel strip unit in this mixer apparatus, and is a layer for mainly assigning channels to channel strips in the order of their types and numbers. As base layer data to be arranged in the base layer, for example,
ただし、特殊なベースレイヤデータとして、カスタムレイヤデータとDCAレイヤデータがある。カスタムレイヤデータはユーザが作成したレイヤデータである。すなわち、ユーザは、任意にchストリップ部内の各chストリップへのchの割り当てを規定するカスタムレイヤデータを作成できる。カレントメモリ上には、カスタムレイヤデータを格納する領域が設けられている。カスタムレイヤデータでは、chが割り当てられていないchストリップがあってもよい。ベースレイヤに配置したカスタムレイヤデータが割当chなしのchストリップを含む場合、そのchストリップについては、直前にベースレイヤに配置されていたレイヤデータの割当chを継続して配置する。DCAレイヤデータは、chストリップ部内の各chストリップに割り当てるDCAグループを規定するレイヤデータであり、1本のchストリップで1つのDCAグループに属する複数chを一括して制御するためのレイヤデータである。ここではchストリップ部は8本のchストリップから構成されているので、それに対応してDCAグループ1〜8が用意されている。各DCAグループには、ユーザが任意に選択した一括して制御したい複数chを登録できる。カレントメモリ上には、DCAレイヤデータを格納する領域が設けられている。DCAレイヤデータは、例えばDCAグループ1〜8を8本のchストリップに左から順に割り当てることを規定するレイヤデータである。
However, there are custom layer data and DCA layer data as special base layer data. The custom layer data is layer data created by the user. In other words, the user can create custom layer data that prescribes the assignment of channels to each channel strip in the channel strip unit. An area for storing custom layer data is provided on the current memory. In custom layer data, there may be ch strips to which no ch is assigned. When the custom layer data arranged in the base layer includes a ch strip having no assigned channel, the assigned ch of the layer data arranged in the base layer immediately before is arranged for the ch strip. The DCA layer data is layer data for defining a DCA group to be assigned to each channel strip in the channel strip unit, and is layer data for collectively controlling a plurality of channels belonging to one DCA group with one channel strip. . Here, since the ch strip portion is composed of eight ch strips,
上述のDCAグループは、ベースレイヤにおいて複数chをグループ化して1本のchストリップで制御する機能を提供するが、同様の機能を提供するものとしてchセットグループがある。chセットグループは、ユーザが任意に選択した複数のchでchセットグループを構成するものである。ユーザは、カスタムレイヤデータまたは後述するフィックスレイヤデータを作成する際、上記chセットグループを、任意の1本のchストリップに割り当てることができる。例えば、ステレオLRの2chを1本のchストリップで連動制御したい場合や、サラウンド5.1chを構成する複数chをグループ化して1本のchストリップで連動制御したい場合、当該ステレオLRの2chやサラウンド5.1chを1つのchセットグループとし、1つのchセットグループを1本のchストリップに割り当てる。
The above-mentioned DCA group provides a function of grouping a plurality of channels in the base layer and controlling them with a single channel strip. A channel set group is provided as a similar function. The ch set group constitutes a ch set group with a plurality of channels arbitrarily selected by the user. The user can assign the ch set group to any one ch strip when creating custom layer data or fix layer data described later. For example, if you want to control the two channels of stereo LR with a single channel strip, or if you want to group and control the multiple channels that make up surround 5.1 channel with a single channel strip, the two channels of stereo LR or
なお、ベースレイヤや後述するフィックスレイヤでは、1本のchストリップに対して単一のchもしくは単一のグループ(単一のDCAグループあるいは単一のchセットグループ)が配置される。また、ベースレイヤデータや後述するフィックスレイヤデータにおける割当chの規定は、1本のchストリップに対して単一のchもしくは単一のグループが配置されるような規定である。 In the base layer and the fixed layer described later, a single ch or a single group (a single DCA group or a single ch set group) is arranged for one ch strip. Further, the definition of the assigned channel in the base layer data and the fixed layer data described later is such that a single channel or a single group is arranged for one channel strip.
また、DCAグループやchセットグループが割り当てられた1本のchストリップの上方に表示されるchパラメータ表示領域には、割り当てられたグループの複数chに関するパラメータ表示やソフトウェア操作子が表示されるものとする。 In addition, in the ch parameter display area displayed above one ch strip to which a DCA group or ch set group is assigned, parameter display and software operators relating to a plurality of channels of the assigned group are displayed. To do.
図3の312は、chストリップ部304のベースレイヤに配置するベースレイヤデータを選択するための複数のスイッチ(BASEスイッチと呼び、個々のスイッチはB1〜Bnスイッチと呼ぶ)である。B1〜Bnスイッチには、それぞれベースレイヤデータが対応付けられている。例えば、B1スイッチには上述のベースレイヤデータ1が、B2スイッチには上述のベースレイヤデータ2が、・・・Bnスイッチにはベースレイヤデータnが対応付けられている。この場合、B1スイッチをオンすると、chストリップ部304のベースレイヤにベースレイヤデータ1が配置される。また、B1〜Bnスイッチは、カスタムレイヤデータをベースレイヤに配置するためのスイッチと、DCAレイヤデータをベースレイヤに配置するためのスイッチを含む。
312 in FIG. 3 is a plurality of switches (referred to as BASE switches, and individual switches are referred to as B1 to Bn switches) for selecting base layer data to be arranged in the base layer of the ch strip unit 304. Base layer data is associated with each of the B1 to Bn switches. For example, the
次に、フィックスレイヤについて説明する。フィックスレイヤは、主としてユーザが常時監視したいあるいは頻繁に調整したい所望のchを所望のchストリップへ固定するためのレイヤである。ユーザは、任意にchストリップ部内の各chストリップへのchの割り当てを規定するデータであるフィックスレイヤデータを作成できる。フィックスレイヤデータにおける規定では、chが割り当てられていないchストリップがあってもよい。例えば、ボーカル音が入力ch22に割り当てられており、このchを固定的にchストリップ1で操作したい場合は、入力ch22をchストリップ1に割り当て、他のchストリップ2〜8は割り当てch無しと規定するフィックスレイヤデータを作成しておき、フィックスレイヤに配置する。なお、フィックスレイヤデータと上述のカスタムレイヤデータとは、ユーザが任意にchの割り当てを規定できる点で共通するものだが、配置するレイヤが異なるものである。なお上述したが、フィックスレイヤデータを作成する際には、1つのchセットグループを1つの割当単位として1つのchストリップに割り当てることができる。
Next, the fix layer will be described. The fix layer is a layer mainly for fixing a desired channel that the user wants to constantly monitor or frequently adjust to a desired channel strip. The user can arbitrarily create fixed layer data, which is data defining the allocation of channels to each channel strip in the channel strip section. According to the regulations in the fixed layer data, there may be a ch strip to which no ch is assigned. For example, when a vocal sound is assigned to the input channel 22 and it is desired to operate this channel on the
図3の313は、chストリップ部304のフィックスレイヤに配置するフィックスレイヤデータを選択するための3つのスイッチ(FIXスイッチと呼び、個々のスイッチはFIX1〜FIX3スイッチと呼ぶ)である。FIX1〜FIX3スイッチには、それぞれフィックスレイヤデータ1〜3が対応付けられている。例えば、FIX1スイッチをオンすると、chストリップ部304のフィックスレイヤにフィックスレイヤデータ1が配置される。フィックスレイヤデータ1〜3は、予めユーザが作成しておくものとし、上述したようにchセットグループを利用することができる。
次に、展開レイヤについて説明する。上述のDCAグループやchセットグループを利用することにより複数chを一括して制御することができるが、一方では、一時的にこれらのグループを構成する複数chを個々のch毎に個別に操作したい場合がある。そのため、本ミキサ装置では、グループ化した複数chを個々のchストリップに展開して個別に操作できるようにする機能が設けられている。このようなグループ化した複数chを展開してchストリップに割り当てるためのレイヤが展開レイヤである。 Next, the development layer will be described. A plurality of channels can be collectively controlled by using the above-described DCA group or ch set group, but on the other hand, the plurality of channels constituting these groups are temporarily operated individually for each channel. There is a case. For this reason, the present mixer device is provided with a function that allows a plurality of grouped channels to be developed on individual channel strips and operated individually. A layer for expanding such a grouped multiple channels and assigning them to the channel strips is the expanded layer.
図3の314は、グループ化した複数chの展開を指示するための展開スイッチである。展開スイッチ314を押下することで、ユーザは、DCAグループやchセットグループなどの複数chを含むグループを展開する指示を行うことができる。展開対象のグループは、展開スイッチ314を押下する前に指定されているものとする(指定方法は任意である)。展開スイッチ314が押下されると、本ミキサ装置は、指定されたグループの複数chをそれぞれ個別にchストリップに割り当てることを規定する展開レイヤデータを作成し、展開レイヤデータ領域に配置する。例えば、入力ch1〜5をグループ化したDCAグループ1を指定して展開の指示があったときは、8本のchストリップに左側から順に入力ch1〜5を割り当てることを規定する展開レイヤデータが作成され展開レイヤデータ領域に配置される。展開レイヤデータにおける規定では、chが割り当てられていないchストリップがあってもよい。また、展開レイヤデータを作成する際、グループ化された複数の各chをどのchストリップに割り当てるよう規定するかは任意であるが、ここではch番号の昇順に左側のchストリップから割り当てるよう規定するものとする。
次に、「割当処理」について説明する。カレントメモリには、各chストリップ部毎に、そのchストリップ部の各chストリップに実際に割り当てられるch(割当ch)を格納する割当ch格納領域が設けられている。割当処理とは、3つのレイヤデータ領域にそれぞれ配置されている(ただし、フィックスレイヤデータ領域と展開レイヤデータ領域はレイヤデータが配置されていない状態もある)レイヤデータを使って、そのchストリップ部の各chストリップの操作対象となるch(割当ch)を設定する処理であり、具体的には、各レイヤに配置されているレイヤデータに基づいて各chストリップごとの割当chを決定し(chの割当状態を決定し)、当該決定した割当状態に沿って、そのchストリップ部の各chストリップに対応するカレントメモリ上の割当ch格納領域に割当chを格納することを言う。割当処理は、電源オン時の初期設定のとき、および、chストリップ部に対応するカレントメモリの3階層の何れかのレイヤデータが変更されたとき、そのchストリップ部の全chストリップについて行う。割当処理には、そのchストリップ部のレイヤごとに配置されている全てのレイヤデータを使う。割当処理が行われてカレントメモリ上の割当ch格納領域に割当chが格納されると、以後、何れかのchストリップの操作子(あるいは、そのchストリップに対応するchパラメータ表示領域に表示されているソフトウェア操作子)が操作されたときには、そのchストリップに対応するカレントメモリ上の割当ch格納領域に格納されている割当chが操作対象のchとなる。操作されたchストリップに対応するカレントメモリ上の割当ch格納領域に格納されている割当chがDCAグループやchセットグループに属する複数のchであった場合は、それら複数のchが操作対象となって一括した制御が行われる。 Next, the “allocation process” will be described. The current memory is provided with an allocated channel storage area for storing a channel (allocated channel) actually allocated to each channel strip of each channel strip unit for each channel strip unit. The allocation process uses layer data arranged in each of the three layer data areas (however, the fixed layer data area and the expanded layer data area may not have layer data arranged), and the channel strip portion thereof. This is a process for setting a channel (assigned ch) to be operated on each ch strip. Specifically, the assigned ch for each ch strip is determined based on the layer data arranged in each layer (ch And the allocated channel is stored in the allocated channel storage area on the current memory corresponding to each channel strip of the channel strip portion in accordance with the determined allocation status. The allocation process is performed for all ch strips in the ch strip portion at the initial setting when the power is turned on and when any layer data in the three layers of the current memory corresponding to the ch strip portion is changed. In the allocation process, all layer data arranged for each layer of the channel strip portion is used. When the allocation process is performed and the allocated channel is stored in the allocated channel storage area on the current memory, it is displayed on the operation parameter of any channel strip (or the channel parameter display area corresponding to that channel strip). Is assigned to the assigned channel stored in the assigned channel storage area on the current memory corresponding to the channel strip. When the allocated channels stored in the allocated channel storage area on the current memory corresponding to the operated channel strip are a plurality of channels belonging to the DCA group or the channel set group, the plurality of channels are to be operated. Control in a batch.
次に、3階層の各レイヤの関係について説明する。概念的には、ベースレイヤが最下層に位置し、その上にフィックスレイヤが位置し、その上に展開レイヤが位置する。すなわち、まずベースレイヤに配置されたベースレイヤデータに基づいて各chストリップへの基本的なchの割り当てが為されるが、フィックスレイヤにフィックスレイヤデータが配置されているときは、フィックスレイヤデータに基づく割当chが優先(上書き)され、展開レイヤに展開レイヤデータが配置されているときは、展開レイヤデータに基づく割当chがさらに優先(上書き)される。このとき、フィックスレイヤデータにおいて割当ch無しのchストリップについては、下層のベースレイヤデータに基づく割当chが採用される。また、展開レイヤデータにおいて割当ch無しのchストリップについては、下層のフィックスレイヤデータに基づく割当chが採用され、このときフィックスレイヤデータでも割当ch無しであったときは下層のベースレイヤデータに基づく割当chが採用される。割当ch無しのchストリップについては、上層の展開レイヤやフィックスレイヤが透過状態になっているような取扱いである。 Next, the relationship between the three layers will be described. Conceptually, the base layer is located at the lowest layer, the fixed layer is located above it, and the development layer is located above it. That is, first, basic channel assignment to each channel strip is performed based on the base layer data arranged in the base layer, but when the fix layer data is arranged in the fix layer, the fix layer data When the assigned channel based on priority is overwritten (overwritten), and the expanded layer data is arranged in the expanded layer, the allocated channel based on the expanded layer data is further prioritized (overwritten). At this time, for the channel strip having no assigned channel in the fixed layer data, the assigned channel based on the lower layer base layer data is adopted. In addition, for the channel strip having no assigned channel in the development layer data, an assigned channel based on the lower layer fixed layer data is adopted. ch is adopted. For channel strips without assigned channels, the upper development layer and fixed layer are handled in a transparent state.
具体的には、割当処理の際には、まず、カレントメモリ上の当該chストリップ部のベースレイヤデータ領域に格納されているベースレイヤデータが規定する割当chをカレントメモリ上の割当ch格納領域にコピーし、その後、カレントメモリ上の当該chストリップ部のフィックスレイヤデータ領域に格納されているフィックスレイヤデータで割り当てchが規定されているchストリップについてはその割当chをカレントメモリ上の対応するchストリップの割当ch格納領域に上書きし、さらにカレントメモリ上の当該chストリップ部の展開レイヤデータ領域に格納されている展開レイヤデータで割り当てchが規定されているchストリップについてはその割当chをカレントメモリ上の対応するchストリップの割当ch格納領域に上書きする。フィックスレイヤの処理の際、フィックスレイヤデータで割当ch無しと規定されているchストリップについては、割当ch格納領域の割当chの上書きはしない。また、展開レイヤの処理の際、展開レイヤデータで割当ch無しと規定されているchストリップについては、割当ch格納領域の割当chの上書きはしない。要するに、割当処理では、上層に配置されたレイヤデータで指示されているchを、下層に配置されたレイヤデータで指示されているchよりも優先する。 Specifically, in the assignment process, first, the assigned channel defined by the base layer data stored in the base layer data area of the channel strip portion in the current memory is assigned to the assigned channel storage area in the current memory. After copying, for the channel strip in which the allocated channel is defined by the fixed layer data stored in the fixed layer data area of the corresponding channel strip portion on the current memory, the allocated channel is transferred to the corresponding channel strip on the current memory. For the channel strip in which the allocated channel is defined by the expanded layer data stored in the expanded layer data region of the corresponding channel strip portion in the current memory, the allocated channel is stored in the current memory. Assigned ch rating of the corresponding ch strip And overwrites the area. At the time of the fix layer processing, the assigned channel in the assigned channel storage area is not overwritten for the channel strip defined in the fixed layer data as having no assigned channel. Further, in the process of the expansion layer, the allocated channel in the allocated channel storage area is not overwritten for the channel strips defined as having no allocated channel in the expanded layer data. In short, in the allocation process, the channel designated by the layer data arranged in the upper layer is given priority over the channel designated by the layer data arranged in the lower layer.
図4は、3階層のレイヤの説明図である。図4(a)において、401,402,403は、それぞれカレントメモリ上の展開レイヤデータ領域、フィックスレイヤデータ領域、およびベースレイヤデータ領域の設定内容(カレントデータ)を示す。各レイヤデータ領域は、8つの矩形に分けられているが、各矩形は8本のchストリップの並びに対応している。「none」は、そのchストリップに対して規定されている割当chがないことを示す。図4(a)では、展開レイヤデータ領域401およびフィックスレイヤデータ領域402は、何れもレイヤデータが配置されていないので、全てのchストリップが「none」に設定されている。ベースレイヤデータ領域403には、上述のベースレイヤデータ1が配置されている。404は上記各レイヤのカレントデータ401〜403に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域の格納内容(カレントデータ)を示す。展開レイヤデータとフィックスレイヤデータが配置されていないので、ベースレイヤデータのみに基づいてchの割当状態が決定されており、chストリップ1〜8(8本のchストリップを左から順にchストリップ1〜8と呼ぶ)に入力ch1〜8が割り当てられている。
FIG. 4 is an explanatory diagram of three layers. In FIG. 4A,
図4(a)の状態から、FIX1スイッチをオンして新規にフィックスレイヤデータを配置したとする。図4(b)は、そのときの状態を示す。展開レイヤデータが配置されていない状態には変更がない(411)。412は、新たに配置されたフィックスレイヤデータ領域のカレントデータを示す。配置されたフィックスレイヤデータは、chストリップ1に入力ch22を割り当て、chストリップ2にchセットグループU1を割り当て、その他のchストリップ3〜8は割当ch無しと規定するデータである。chセットグループU1は、入力ch9,11,13,15,17,19をグループ化したものとする。ベースレイヤのカレントデータ413は、403の状態から書き換えられずそのまま維持される。414は、各レイヤのカレントデータ411〜413に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。この割当処理では、展開レイヤデータが配置されておらず、またベースレイヤより上層のレイヤであるフィックスレイヤのカレントデータに基づく割り当てが優先されるので、フィックスレイヤで割当chが規定されているchストリップ(つまりchストリップ1と2)についてはフィックスレイヤデータに基づく割り当てが為される。フィックスレイヤデータで割当chが規定されていないchストリップについては(つまりchストリップ3〜8)、その直下の階層のレイヤデータで規定されている割当chを割り当てる。これにより、chストリップ1に入力ch22が割り当てられ、chストリップ2にchセットグループU1が割り当てられ、chストリップ3〜8にはベースレイヤデータで規定される各chが割り当てられる。
Assume that the fix layer data is newly arranged by turning on the FIX1 switch from the state of FIG. FIG. 4B shows the state at that time. There is no change in the state where the development layer data is not arranged (411).
図4(b)の状態から、chセットグループU1を指定して展開の指示(展開スイッチの押下)があったとする。図4(c)は、そのときの状態を示す。なお、展開するグループを指定する構成としては、展開したいグループが割り当てられているchストリップ内の選択用のスイッチを押して当該グループを指定する構成、あるいは、ディジタルミキサに記録されている各種グループのリストをユーザへ提示してその中からユーザが任意の1つのグループを指定する構成などがある。421は、新たに配置された展開レイヤデータ領域のカレントデータを示す。配置された展開レイヤデータは、指定されたchセットグループU1の各入力ch9,11,13,15,17,19を個別にchストリップ1〜6に順に割り当て、その他のchストリップ7,8は割当ch無しと規定するデータである。フィックスレイヤとベースレイヤのカレントデータ422,423は、412,413の状態から書き換えられずそのまま維持される。424は、各レイヤのカレントデータ421〜423に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。この割当処理では、最上層の展開レイヤデータ421が最優先されるので、まずchストリップ1〜6にchセットグループU1を構成する6つの入力chが順に割り当てられる。また、chストリップ7,8については、展開レイヤデータ421およびフィックスレイヤデータ422の何れも割当ch無しであるので、ベースレイヤデータ423で規定されるch7,8が割り当てられる。
Assume that in the state of FIG. 4B, the ch set group U1 is designated and a deployment instruction (depressing the deployment switch) is given. FIG. 4C shows the state at that time. In addition, as a configuration for designating a group to be expanded, a configuration for designating the group by pressing a selection switch in a channel strip to which the group to be expanded is assigned, or a list of various groups recorded in the digital mixer Are presented to the user, and the user designates an arbitrary group from among them.
なお、図4において太線の枠は前の状態から変更された部分を示す。後述する図6,8,10,12でも同様である。 In FIG. 4, a bold frame indicates a portion changed from the previous state. The same applies to FIGS. 6, 8, 10, and 12 described later.
割当処理は上述の通りであるが、各レイヤのレイヤデータの変更が指示された場合に当該指示されたレイヤデータのみを変更した状態で割当処理を行うと、不都合が生じるケースがある。例えば、最上位階層の展開レイヤに展開レイヤデータが配置されている状態では、当該展開レイヤデータが最優先でchストリップへ割り当てられるため、それよりも下の階層のレイヤデータを変更しても、それが実際のchストリップに即座には現れない不都合が生じる。展開レイヤに展開レイヤデータが配置されている状態であっても、それより下層のレイヤデータを変更したときには、ユーザは当該変更したレイヤデータの割り当てを利用したいという意図があると考えられる。それにもかかわらず、当該変更したレイヤデータが現れないのは不都合である。そのような不都合を無くすために、単に新たにレイヤデータを配置したときに、そのレイヤよりも上位階層のレイヤをクリア(レイヤデータが配置されていない状態)してしまうことが考えられるが、そのようにすると、chストリップに割り当てられるchがユーザの意図からずれる可能性がある。例えば、各レイヤにそれぞれレイヤデータが配置されている状態でベースレイヤのレイヤデータを変更すると、展開レイヤおよびフィックスレイヤに配置されているレイヤデータがそれぞれクリアされることになるが、この場合、ユーザが意図する典型的な状態は、一時的に使用していた展開レイヤのレイヤデータはクリアし、固定的に使用したいフィックスレイヤのレイヤデータをクリアせず、現状のフィックスレイヤのレイヤデータと新たに配置したベースレイヤのレイヤデータとがchストリップに現れる状態にするということである。にもかかわらず、フィックスレイヤのレイヤデータまでクリアされることになるのはユーザの意図に反しており、不都合である。 The allocation process is as described above. However, when the change of the layer data of each layer is instructed, if the allocation process is performed with only the instructed layer data changed, inconvenience may occur. For example, in the state where the development layer data is arranged in the development layer of the highest hierarchy, since the development layer data is assigned to the ch strip with the highest priority, even if the layer data of the lower hierarchy is changed, There is a disadvantage that it does not appear immediately on the actual ch strip. Even in a state where the development layer data is arranged in the development layer, when the lower layer data is changed, the user may have an intention to use the changed allocation of the layer data. Nevertheless, it is inconvenient that the changed layer data does not appear. To eliminate such inconvenience, when layer data is newly placed, it may be possible to clear a layer in a higher hierarchy than that layer (in a state where no layer data is placed). As a result, the channels assigned to the channel strips may deviate from the user's intention. For example, if the layer data of the base layer is changed while the layer data is arranged in each layer, the layer data arranged in the development layer and the fix layer will be cleared respectively. The typical state that is intended is to clear the layer data of the deployment layer that was temporarily used, and not to clear the layer data of the fixed layer that you want to use permanently. This means that the layer data of the arranged base layer appears in the ch strip. Nevertheless, clearing up to the layer data of the fixed layer is contrary to the user's intention and is inconvenient.
そこで、本ミキサ装置では、3階層の何れかのレイヤに新たなレイヤデータが配置された場合は、当該配置された階層(レイヤの種類)に応じて、その上位階層のレイヤデータを制御することとした。すなわち、まずフィックスレイヤデータが配置された場合は、上位の展開レイヤのレイヤデータをクリアして、割当処理のやり直しを行う。これにより、ユーザが新たに配置したフィックスレイヤのレイヤデータがchストリップに即座に現れるようになる。また、ベースレイヤデータが配置された場合は、上位の展開レイヤのレイヤデータをクリアし、フィックスレイヤのレイヤデータはクリアせずそのまま保持して、割当処理のやり直しを行う。これにより、フィックスレイヤで規定されている割当chは、常時利用したいというユーザの意図通り、chストリップへの割り当てが保持され、そのフィックスレイヤで割当ch無しのchストリップについては新たに配置したベースレイヤデータの割当chが即座に現れるようになる。 Therefore, in this mixer device, when new layer data is arranged in any one of the three layers, the layer data of the higher layer is controlled according to the arranged layer (layer type). It was. That is, when the fix layer data is first arranged, the layer data of the upper development layer is cleared and the allocation process is performed again. As a result, the layer data of the fix layer newly arranged by the user immediately appears on the ch strip. When the base layer data is arranged, the layer data of the upper development layer is cleared, the layer data of the fixed layer is not cleared and is retained, and the allocation process is performed again. As a result, the allocated channels defined in the fixed layer are allocated to the channel strip as intended by the user who wants to always use the channel, and the channel layer having no allocated channel in the fixed layer is newly placed in the base layer. The data allocation channel appears immediately.
図5は、CPU101によるベースレイヤデータを配置するために実行する処理(配置処理)のフローを示す。何れかのBASEスイッチが操作されたとき(新たなベースレイヤデータを配置する指示が検出されたとき)に本処理が起動される。何れかのBASEスイッチが操作されると、該操作されたBASEスイッチに対応するchストリップ部とベースレイヤデータが特定され、本処理にはそれらの情報が与えられる。
FIG. 5 shows a flow of processing (arrangement processing) executed by the
ステップ501では、特定されたベースレイヤデータを、特定されたchストリップ部のベースレイヤに配置する。すなわち、カレントメモリ上の当該chストリップ部のベースレイヤデータ領域に、カレントデータとして、当該ベースレイヤデータを書き込む(当該ベースレイヤデータが規定する割当chを書き込む)。図4(a)の403は、ベースレイヤにベースレイヤデータを新規に配置した様子を示す。ステップ501で既に当該ベースレイヤデータ領域にカレントデータとして他のベースレイヤデータが配置されていた場合は、該データを上書きする形で新たなベースレイヤデータが配置される(ただし、ベースレイヤにカスタムレイヤデータを配置し、そのカスタムレイヤデータが割当chなしのchストリップを含む場合、そのchストリップについては、直前にベースレイヤに配置されていたレイヤデータの割当chを継続して配置するものとする)。ステップ502では、カレントメモリ上の当該chストリップの展開レイヤデータ領域にカレントデータが配置されているかチェックする。配置されているときは、ステップ503で当該カレントデータを展開レイヤから削除し(展開レイヤをクリアし)、配置されていないときは、ステップ503をスキップする。図4(a)の401の状態にするということである。
In
ステップ504では、カレントメモリ上の当該chストリップ部のフィックスレイヤデータ領域にカレントデータが配置されているかチェックする。図4(a)の402の状態では、フィックスレイヤデータ領域にはカレントデータが配置されていない。配置されているときは、ステップ505で、カレントメモリ上の当該chストリップ部のフィックスレイヤデータ領域とベースレイヤデータ領域それぞれに配置されているカレントデータに沿って、当該chストリップ部の新たな割当状態を決める。次に、ステップ507で、新たな割当状態に沿って各chストリップにchを割り当てる。なお、chストリップ部304の割当状態が変更された場合は、領域302の表示内容も新たな割当chにあわせて更新する。ステップ504でフィックスレイヤデータ領域にカレントデータが配置されていないときは、ステップ506で、ベースレイヤデータ領域に配置されているカレントデータのみに沿って、chストリップ部の新たな割当状態を決め、ステップ507に進む。図4(a)では、ステップ501→502→504→506→507の処理により、404に示すように、割当ch格納領域のカレントデータが設定される。なお、ステップ504〜507の処理は上述の割当処理に相当する。
In
図6は、図5の処理によりベースレイヤを変更する例を示す。図6(a)は、図4(c)と同じ状態であり、ベースレイヤのカレントデータとしてB1スイッチのベースレイヤデータが配置され(603)、フィックスレイヤのカレントデータとしてFIX1スイッチのフィックスレイヤデータが配置され(602)、展開レイヤのカレントデータとしてchセットグループU1を展開した展開レイヤデータが配置されている(601)。604は、このときの割当状態を示す。図6(a)の状態から、B3スイッチをオンして図5の処理を行ったとする。図6(b)は、図5の処理後の状態を示す。ベースレイヤのカレントデータが、図5のステップ501により613に示すように変更されているが、この変更はフィックスレイヤには影響しないので、フィックスレイヤのカレントデータ612は602と同じである。ただし、ステップ502→503の処理により展開レイヤはクリアされ、611に示す状態となる。614は、ステップ504→505→507の処理によりベースレイヤとフィックスレイヤのカレントデータ613,612に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。chストリップ1,2にフィックスレイヤデータで規定されるch22とchセットグループU1が割り当てられ、chストリップ3〜8に新たなベースレイヤデータで規定される各chが割り当てられている。これにより、一時的に展開して利用していた展開レイヤの割り当てが残ることなく、かつ、フィックスレイヤで規定されている割当chは固定的に使用しつつ、フィックスレイヤで割当ch無しのchストリップについてはベースレイヤでの新たな割当chに切り替えることができる。
FIG. 6 shows an example of changing the base layer by the process of FIG. FIG. 6A shows the same state as FIG. 4C, in which the base layer data of the B1 switch is arranged as the current data of the base layer (603), and the fix layer data of the FIX1 switch is the current data of the fix layer. Arranged (602), development layer data in which the ch set group U1 is developed is arranged as current data of the development layer (601).
図7は、CPU101によるフィックスレイヤデータを配置するために実行する処理(配置処理)のフローを示す。何れかのFIXスイッチが操作されたとき(新たなフィックスレイヤデータを配置する指示が検出されたとき)に本処理が起動される。何れかのFIXスイッチが操作されると、該操作されたFIXスイッチに対応するchストリップ部とフィックスレイヤデータが特定され、本処理にはそれらの情報が与えられる。
FIG. 7 shows a flow of processing (arrangement processing) executed by the
ステップ701では、特定されたフィックスレイヤデータを、特定されたchストリップ部のフィックスレイヤに配置する。すなわち、カレントメモリ上の当該chストリップ部のフィックスレイヤデータ領域に、カレントデータとして、当該フィックスレイヤデータを書き込む。図4(b)の412は、フィックスレイヤにフィックスレイヤデータを新規に配置した様子を示す。ステップ701で既に当該フィックスレイヤデータ領域にカレントデータとして他のフィックスレイヤデータが配置されていた場合は、該データを上書きする形で新たなフィックスレイヤデータが配置される。ステップ702では、カレントメモリ上の当該chストリップの展開レイヤデータ領域にカレントデータが配置されているかチェックする。配置されているときは、ステップ703で当該カレントデータを展開レイヤから削除し(展開レイヤをクリアし)、配置されていないときは、ステップ703をスキップする。ステップ704では、カレントメモリ上の当該chストリップ部のフィックスレイヤデータ領域とベースレイヤデータ領域それぞれに配置されているカレントデータに沿って、当該chストリップ部の新たな割当状態を決める。次に、ステップ705で、新たな割当状態に沿って各chストリップにchを割り当てる。図4(b)では、ステップ701→702→704→705の処理により、414に示すように、割当ch格納領域のカレントデータが設定される。なお、chストリップ部304の割当状態が変更された場合は、領域302の表示内容も新たな割当chにあわせて更新する。また、ステップ704〜705の処理は上述の割当処理に相当する。
In
図8は、図7の処理によりフィックスレイヤを変更する例を示す。図8(a)は、図4(c)と同じ状態であり、ベースレイヤのカレントデータとしてB1スイッチのベースレイヤデータが配置され(803)、フィックスレイヤのカレントデータとしてFIX1スイッチのフィックスレイヤデータが配置され(802)、展開レイヤのカレントデータとしてchセットグループU1を展開した展開レイヤデータが配置されている(801)。804は、このときの割当状態を示す。図8(a)の状態から、FIX2スイッチをオンして図7の処理を行ったとする。図8(b)は、図7の処理後の状態を示す。図7のステップ701の処理により新たなフィックスレイヤデータ812が配置されている。このフィックスレイヤデータ812は、chストリップ8に入力ch24を割り当て、その他のchストリップ1〜7は割当ch無しと規定するデータである。この変更はベースレイヤには影響しないので、ベースレイヤのカレントデータ813は803と同じである。ただし、ステップ702→703の処理により展開レイヤはクリアされ、811に示す状態となる。814は、ステップ704→705の処理によりベースレイヤとフィックスレイヤのカレントデータ813,812に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。chストリップ8にフィックスレイヤデータ812で規定されるch24が割り当てられ、chストリップ1〜7にベースレイヤデータ813で規定される各chが割り当てられている。これにより、一時的に展開して利用していた展開レイヤで規定されている割当chが残ることなく、かつ、新たなフィックスレイヤでの割当chに切り替えつつ、フィックスレイヤでの割当ch無しのchストリップについてはベースレイヤでの割当chを保持することができる。
FIG. 8 shows an example in which the fix layer is changed by the process of FIG. FIG. 8A shows the same state as FIG. 4C, in which the base layer data of the B1 switch is arranged as the current data of the base layer (803), and the fix layer data of the FIX1 switch is the current data of the fix layer. Arranged (802), expanded layer data in which the ch set group U1 is expanded as current data of the expanded layer is allocated (801).
図9は、CPU101による展開レイヤデータを配置するために実行する処理(配置処理)のフローを示す。何れかのグループが指定されて展開スイッチが操作されたとき(新たな展開レイヤデータを配置する指示が検出されたとき)に本処理が起動される。展開スイッチが操作されると、該操作された展開スイッチに対応するchストリップ部と、展開を指示されたグループが特定され、本処理にはそれらの情報が与えられる。
FIG. 9 shows a flow of a process (arrangement process) executed by the
ステップ901では、特定されたグループに含まれる複数chを個々のchに展開して作成した展開レイヤデータを、特定されたchストリップ部の展開レイヤに配置する。図4(c)の421は、展開レイヤに展開レイヤデータを新規に配置した様子を示す。既に展開レイヤデータ領域にカレントデータとして他の展開レイヤデータが配置されていた場合は、該データを上書きする形で新たな展開レイヤデータが配置される。ステップ902では、カレントメモリ上の当該chストリップ部のフィックスレイヤデータ領域にカレントデータが配置されているかチェックする。配置されているときは、ステップ903で、カレントメモリ上の当該chストリップ部の展開レイヤデータ領域とフィックスレイヤデータ領域とベースレイヤデータ領域それぞれに配置されているカレントデータに沿って、新たな割当状態を決める。次に、ステップ905で、新たな割当状態に沿って各chストリップにchを割り当てる。図4(c)では、ステップ902→903→905の処理により、424に示すように、割当ch格納領域のカレントデータが設定される。なお、chストリップ部304の割当状態が変更された場合は、領域302の表示内容も新たな割当chにあわせて更新する。ステップ902でフィックスレイヤデータ領域にカレントデータが配置されていないときは、ステップ904で、カレントメモリ上の当該chストリップ部の展開レイヤデータ領域とベースレイヤデータ領域それぞれに配置されているカレントデータに沿って、当該chストリップ部の新たな割当状態を決め、ステップ905に進む。以上のように、最上位層のレイヤ(本実施形態では展開レイヤ)のカレントデータを変更した場合は、他のレイヤのカレントデータはいずれも保持するように(いずれのレイヤのカレントデータもクリアしないように)制御する。なお、ステップ902〜905の処理は上述の割当処理に相当する。
In
図10は、図9の処理により展開レイヤを変更する例を示す。図10(a)は、図4(c)と同じ状態であり、ベースレイヤのカレントデータとしてB1スイッチのベースレイヤデータが配置され(1003)、フィックスレイヤのカレントデータとしてFIX1スイッチのフィックスレイヤデータが配置され(1002)、展開レイヤのカレントデータとしてchセットグループU1を展開した展開レイヤデータが配置されている(1001)。1004は、このときの割当状態を示す。図10(a)の状態から、chセットグループU2を指定して展開スイッチをオンして図9の処理を行ったとする。図10(b)は、図9の処理後の状態を示す。図9のステップ901の処理により展開レイヤのカレントデータが、1011に示すように変更されているが、この変更はベースレイヤやフィックスレイヤには影響しないので、ベースレイヤのカレントデータ1013は1003と同じで、フィックスレイヤのカレントデータ1012は1002と同じである。1014は、ステップ902→903→905の処理により各レイヤのカレントデータ1011〜1013に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。chストリップ1〜4に新たな展開レイヤデータ1011で規定されるchセットグループU2を構成する各chが割り当てられ、展開レイヤで割当ch無しのchストリップ5〜8については、フィックスレイヤデータ1012とベースレイヤデータ1013に基づいて各chが割り当てられている。これにより、新たな展開レイヤデータが規定している割当chを採用しつつ、当該展開レイヤデータで割当ch無しのchストリップについてはベースレイヤとフィックスレイヤでの割当chを保持することができる。
FIG. 10 shows an example of changing the development layer by the process of FIG. FIG. 10A shows the same state as FIG. 4C, in which the base layer data of the B1 switch is arranged as the current data of the base layer (1003), and the fix layer data of the FIX1 switch is the current data of the fix layer. Arranged (1002), the expanded layer data in which the ch set group U1 is expanded as the expanded layer current data is allocated (1001).
次に、レイヤの解除について説明する。図3の解除スイッチ311は、chストリップ部304の3階層のレイヤデータのうち最上位層に配置されているカレントデータをクリアすることを指示するスイッチである。解除スイッチ311が押下されたときは、レイヤデータが配置されている最上位のレイヤを確認し、(1)それが展開レイヤなら当該展開レイヤのみをクリアし、(2)それがフィックスレイヤなら当該フィックスレイヤのみをクリアし、割当処理のやり直しを行う。レイヤデータが配置されている最上位のレイヤがベースレイヤなら、レイヤのクリアはせず、chストリップへの割当状態は現状維持する。
Next, release of a layer will be described. The
図11は、解除スイッチがオンされたときに起動される解除処理のフローを示す。本処理には、オンされた解除スイッチに対応するchストリップ部を特定する情報が与えられる。 FIG. 11 shows a flow of release processing that is activated when the release switch is turned on. In this process, information for specifying the channel strip portion corresponding to the release switch that has been turned on is given.
ステップ1101では、カレントメモリ上の当該chストリップ部の展開レイヤにカレントデータが配置されているかチェックする。配置されているときは、ステップ1102で、当該展開レイヤのカレントデータをクリアする。次に、ステップ1103で、カレントメモリ上の当該chストリップ部のフィックスレイヤにカレントデータが配置されているかチェックする。配置されているときは、ステップ1104で、カレントメモリ上の当該chストリップ部のフィックスレイヤデータ領域とベースレイヤデータ領域それぞれに配置されているカレントデータに沿って、当該chストリップ部の新たな割当状態を決める。次に、ステップ1105で、新たな割当状態に沿って各chストリップにchを割り当てる。なお、chストリップ部304の割当状態が変更された場合は、領域302の表示内容も新たな割当chにあわせて更新する。ステップ1103でフィックスレイヤデータ領域にカレントデータが配置されていないときは、ステップ1108で、カレントメモリ上の当該chストリップ部のベースレイヤデータ領域に配置されているカレントデータのみに沿って、当該chストリップ部の新たな割当状態を決め、ステップ1105に進む。
In
ステップ1101で展開レイヤにカレントデータが配置されていない場合は、ステップ1106で、カレントメモリ上の当該chストリップ部のフィックスレイヤにカレントデータが配置されているかチェックする。配置されているときは、ステップ1107で、カレントメモリ上の当該chストリップ部のフィックスレイヤデータ領域のカレントデータをクリアし、ステップ1108に進む。ステップ1106でフィックスレイヤにカレントデータが配置されていない場合は、ステップ1109で、当該chストリップ部のchストリップの割当状態を変更せず、現状を維持する。なお、ステップ1103〜1105の処理は上述の割当処理に相当する。
If the current data is not arranged in the development layer in
図12は、レイヤの解除例を示す。図12(a)は、図4(c)と同じ状態であり、ベースレイヤのカレントデータとしてB1スイッチのベースレイヤデータが配置され(1203)、フィックスレイヤのカレントデータとしてFIX1スイッチのフィックスレイヤデータが配置され(1202)、展開レイヤのカレントデータとしてchセットグループU1を展開した展開レイヤデータが配置されている(1201)。1204は、このときの割当状態を示す。図12(a)の状態から、解除スイッチをオンして図11の処理を行ったとする。図12(b)は、図11の処理後の状態を示す。レイヤデータが配置されているレイヤのうちの最上位である展開レイヤは、ステップ1101→1102の処理により1211に示すようにクリアされ、展開レイヤデータが配置されていない状態となる。フィックスレイヤとベースレイヤの状態は、1212,1213に示すように、1202,1203から変化しない。1214は、ステップ1103→1104→1105の処理によりベースレイヤとフィックスレイヤのカレントデータ1213,1212に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。
FIG. 12 shows an example of layer release. FIG. 12A shows the same state as FIG. 4C, in which the base layer data of the B1 switch is arranged as the current data of the base layer (1203), and the fix layer data of the FIX1 switch is the current data of the fix layer. Arranged (1202), the expanded layer data in which the ch set group U1 is expanded is arranged as the current data of the expanded layer (1201).
図12(b)の状態から、さらに解除スイッチをオンして新たに図11の処理を行ったとする。図12(c)は、新たな図11の処理後の状態を示す。図12(b)でレイヤデータが配置されているレイヤのうちの最上位であるフィックスレイヤは、ステップ1101→1106→1107の処理により1222に示すようにクリアされ、フィックスレイヤデータが配置されていない状態となる。展開レイヤとベースレイヤの状態は、1221,1223に示すように、1211,1213から変化しない。1224は、ステップ1108→1105の処理によりベースレイヤのカレントデータ1223に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。
Assume that the release switch is further turned on and the process of FIG. 11 is newly performed from the state of FIG. FIG. 12C shows a new state after the processing of FIG. In FIG. 12B, the highest fixed layer among the layers where the layer data is arranged is cleared as shown by 1222 by the processing of
なお、フィックスレイヤデータを予め用意せず、セレクテッド(selected)チャンネルとして選択されたch、つまりセル(SEL)スイッチ(各chストリップに設けられているスイッチ)が操作されたchストリップに割り当てられている割当chをフィックスレイヤデータが規定する割当chに相当する割当chとし、当該割当chをカレントメモリ上のフィックスレイヤデータ領域にカレントデータとして配置するようにしてもよい。この場合、操作パネル上のFIXスイッチは不要となり、その代わり、例えばフィックスレイヤを配置するモードのオン/オフを指示するスイッチ等を設ける。 Note that fixed layer data is not prepared in advance, and the channel selected as the selected channel, that is, the cell (SEL) switch (switch provided in each channel strip) is assigned to the operated channel strip. The allocated channel may be an allocated channel corresponding to the allocated channel defined by the fixed layer data, and the allocated channel may be arranged as the current data in the fixed layer data area on the current memory. In this case, the FIX switch on the operation panel becomes unnecessary, and instead, for example, a switch for instructing on / off of a mode in which the fix layer is arranged is provided.
次に、図13〜図23を用いて、本発明の第2の実施形態を説明する。 Next, a second embodiment of the present invention will be described with reference to FIGS.
図13は、本発明の第2の実施形態に係るディジタルミキサの操作パネルの外観を示す。第2の実施形態は、フィックスレイヤデータを予め用意することなく、SELスイッチが操作されたchストリップに割り当てられている割当chをフィックスレイヤで規定するchとして配置するものである。第2の実施形態のディジタルミキサのハード構成は図1と同じであり、ミキシング処理のブロック構成も図2と同じである。 FIG. 13 shows the appearance of the operation panel of the digital mixer according to the second embodiment of the present invention. In the second embodiment, the assigned channel assigned to the channel strip in which the SEL switch is operated is arranged as a channel defined by the fixed layer without preparing fixed layer data in advance. The hardware configuration of the digital mixer of the second embodiment is the same as that of FIG. 1, and the block configuration of the mixing process is also the same as that of FIG.
図13の操作パネル上の各部は図3と同様のものであり、1301,1302,1304,1306,1307,1311,1312,1314,1315,1316,1318はそれぞれ図3の301,302,304,306,307,311,312,314,315,316,318と対応するものであるので説明は省略する。なお、第1の実施形態の説明では割愛しているが、各chストリップ部304,306,307,1304,1306,1307の各chストリップにはSELスイッチが配置されている(図3、図13のロータリエンコーダの下に配置されているスイッチ)。各chストリップ部1304,1306,1307の各chストリップにはSELスイッチが配置されている(図13のロータリエンコーダの下に配置されているスイッチ)。また、第1の実施形態では複数のFIXスイッチ313,317を設けたが、第2の実施形態ではフィックスレイヤをセットするモード(FIXセットモードと呼ぶ)のオン/オフを指示するFIXセットスイッチ1313,1317を設ける。例えばchストリップ部1304において、入力ch16をフィックスレイヤに配置したい場合、まずフィックスレイヤがクリアされている状態で、BASEスイッチ1312のうちのB2スイッチをオンしてベースレイヤに入力ch9〜16を配置する。これによりchストリップ8(図13のchストリップ1304−8)に入力ch16が割り当てられる。次に、FIXセットスイッチ1313を押下してフィックスセットモードをオンにし、そのモード下で、chストリップ8のSELスイッチをオンする。これがその時点でchストリップ8に割り当てられているchをフィックスレイヤに配置する指示に相当する。chストリップ8には入力ch16が割り当てられているので、当該入力ch16がフィックスレイヤに割り当てられる。
13 are the same as those in FIG. 3, and
なお、フィックスレイヤのどのchストリップに割り当てるかは、予め固定的に決めておいてもよいし、ユーザが任意のchストリップを選択できるようにしてもよい。ここでは、フィックスレイヤの8本のchストリップ1〜8の左側から順に割り当てるものとする。従って、上記の例では、chストリップ1に入力ch16が割り当てられる。さらに、FIXセットモード下で、複数のchストリップのSELスイッチを押下した場合は、次のchストリップ2,3,…に順にchを割り当てる。SELスイッチをオンするchストリップは、FIXセットモードをオンしたchストリップ部内のchストリップに限ることはなく、別のchストリップ部のchストリップのSELスイッチをオンして割り当てることもできる。
Note that which channel strip of the fixed layer may be fixedly determined in advance, or the user may select an arbitrary channel strip. Here, it is assumed that the eight
次に、FIXセットスイッチ1313を再度押下してFIXセットモードをオフする。以後は、ベースレイヤを切り替えてもchストリップ1には入力ch16が割り当てられた状態が継続する。フィックスレイヤにおけるchストリップ1の割り当てを解除したいときは、FIXセットモードをオンにした状態で、chストリップ8のSELスイッチ(オン状態であることを示すためにスイッチに埋め込まれているLEDが点灯しているものとする)をオフにすればよい。この場合、フィックスレイヤのchストリップ2,3,…に割り当てが存在するときは、それらは左詰めにされ、chストリップ1,2,…への割り当てに変更するものとする。
Next, the FIX set
上記第1の実施形態では、例えば図4,6,8,10,12で説明したようにカレントメモリ上に展開レイヤデータ領域とフィックスレイヤデータ領域とベースレイヤデータ領域を設けたが、第2の実施形態では、カレントメモリ上には割当ch格納領域のみを設け、展開レイヤデータ領域とフィックスレイヤデータ領域とベースレイヤデータ領域は設けない。その代わりに、ワークレジスタとして、展開レイヤ用レジスタとフィックスレイヤ用レジスタとベースレイヤ用レジスタを設ける。なお、第2の実施形態における展開レイヤ用レジスタやフィックスレイヤ用レジスタやベースレイヤ用レジスタに相当するデータ領域をカレントメモリ上に設ける構成を採用してもよい。 In the first embodiment, for example, as described with reference to FIGS. 4, 6, 8, 10, and 12, the expanded layer data area, the fixed layer data area, and the base layer data area are provided on the current memory. In the embodiment, only the allocated channel storage area is provided on the current memory, and the development layer data area, the fixed layer data area, and the base layer data area are not provided. Instead, a development layer register, a fix layer register, and a base layer register are provided as work registers. Note that a configuration may be employed in which a data area corresponding to the expansion layer register, the fix layer register, and the base layer register in the second embodiment is provided on the current memory.
なお、上記第1の実施形態では、レイヤに相当する格納領域(カレントメモリ上の展開レイヤデータ領域、フィックスレイヤデータ領域、およびベースレイヤデータ領域)にレイヤデータを格納することを「レイヤにレイヤデータを配置する」と呼んだが、第2の実施形態では、展開レイヤ用レジスタ、フィックスレイヤ用レジスタ、およびベースレイヤ用レジスタの各chストリップに対応する領域に、割り当てるchを示す情報を、格納することを「配置する」と呼ぶ。 In the first embodiment, storing layer data in a storage area corresponding to a layer (an expanded layer data area, a fixed layer data area, and a base layer data area on the current memory) In the second embodiment, information indicating the channel to be allocated is stored in an area corresponding to each channel strip of the development layer register, the fix layer register, and the base layer register. Is called “place”.
第2の実施形態において、ベースレイヤは、上記第1の実施形態のベースレイヤと同じく、レイヤデータを使用して各chストリップにchを割り当てる階層(レイヤ)である。ベースレイヤは、chの配置にレイヤデータを使う唯一のレイヤであり、他のレイヤ(フィックスレイヤと展開レイヤ)ではレイヤデータを使わない。ベースレイヤ用レジスタは、各chストリップ部毎に設けられ、当該chストリップ部のベースレイヤにおいて8つのchストリップのそれぞれに割り当てるchを格納する領域を持つ。何れかのBASEスイッチが押下されたとき、そのBASEスイッチに対応するベースレイヤデータがベースレイヤ用レジスタに配置される。 In the second embodiment, the base layer is a layer (layer) that assigns ch to each ch strip using layer data, like the base layer of the first embodiment. The base layer is the only layer that uses layer data for channel placement, and does not use layer data in other layers (fixed layer and expanded layer). The base layer register is provided for each channel strip unit, and has an area for storing a channel assigned to each of the 8 channel strips in the base layer of the channel strip unit. When any BASE switch is pressed, base layer data corresponding to the BASE switch is placed in the base layer register.
なお、ベースレイヤ用レジスタには、1つのレイヤデータを配置でき、複数用意されているベースレイヤデータのいずれか1つをBASEスイッチにより選択して配置するものとする。ベースレイヤ用レジスタには、常にいずれかのベースレイヤデータが配置されており、(初期状態の場合を除いて)ベースレイヤデータが配置されていない状態はない。また、ベースレイヤ用レジスタには、常に8本の全chストリップ分のchが配置されている。ベースレイヤにおいて、chが配置されていないchストリップはない。 It should be noted that one layer data can be arranged in the base layer register, and any one of a plurality of prepared base layer data is selected and arranged by the BASE switch. One of the base layer data is always arranged in the base layer register, and there is no state in which the base layer data is not arranged (except in the initial state). The base layer register always has eight channels for all ch strips. There is no ch strip in which no ch is arranged in the base layer.
フィックスレイヤは、上記第1の実施形態のフィックスレイヤと同様のユーザが指定したchを割り当てることができるレイヤであるが、第2の実施形態のフィックスレイヤではレイヤデータを使用しない。フィックスレイヤに割り当てたいchは、個々のchストリップ毎にユーザが指定するものとする。従って、第2の実施形態ではフィックスレイヤデータは存在しない。フィックスレイヤ用レジスタは、各chストリップ部毎に設けられ、当該chストリップ部のフィックスレイヤにおいて8つのchストリップのそれぞれに割り当てるchを格納する領域を持つ。フィックスレイヤ用レジスタには、常に全chストリップ分のchを配置する必要はなく、chが配置されていないchストリップがあってもよい。また、全chストリップのいずれにもchが配置されていない状態でもよい。 The fix layer is a layer to which a channel specified by the user similar to the fix layer of the first embodiment can be assigned, but layer data is not used in the fix layer of the second embodiment. The channel to be assigned to the fix layer is specified by the user for each channel strip. Therefore, there is no fixed layer data in the second embodiment. The fix layer register is provided for each ch strip portion, and has an area for storing a channel assigned to each of the eight ch strips in the fix layer of the ch strip portion. It is not always necessary to arrange the channels for all the channel strips in the fix layer register, and there may be channel strips where channels are not arranged. Further, a state in which no ch is arranged in any of the ch strips may be possible.
展開レイヤは、上記第1の実施形態の展開レイヤと同様の、DCAグループやchセットグループなどのグループ化した複数chを、個々のchストリップに展開して割り当てるためのレイヤであるが、第2の実施形態の展開レイヤではレイヤデータを使用しない。展開したいグループを、グループ単位で、ユーザが指定するものとする。展開レイヤ用レジスタは、各chストリップ部毎に設けられ、当該chストリップ部の展開レイヤにおいて8つのchストリップのそれぞれに割り当てるchを格納する領域を持つ。展開レイヤ用レジスタには、展開されたch分のchストリップにだけchが配置される。展開レイヤ用レジスタには、展開対象のグループに属する複数chが配置されるので、そのch数が8個より少なければ、chが配置されていないchストリップが有り得る。もちろん、展開が指示されていないときは、展開レイヤ用レジスタの8つのchストリップの各領域には、割当無しを示すnoneが設定されている。 The expansion layer is a layer for expanding and assigning a plurality of grouped channels such as a DCA group and a channel set group to individual channel strips as in the expansion layer of the first embodiment. Layer data is not used in the development layer of the embodiment. Assume that the user specifies the group to be expanded in groups. The development layer register is provided for each channel strip unit, and has a region for storing a channel assigned to each of the eight channel strips in the channel layer of the channel strip unit. In the expansion layer register, channels are arranged only in the channel strips corresponding to the expanded channels. Since a plurality of channels belonging to the group to be expanded are arranged in the expansion layer register, if the number of channels is less than 8, there may be a channel strip in which no channels are allocated. Of course, when no expansion is instructed, each area of the 8 ch strips of the expansion layer register is set to none indicating no allocation.
図14は、第2の実施形態においてCPU101が実行するベースレイヤの更新処理のフローを示す。何れかのBASEスイッチが操作されたとき(新たなベースレイヤデータを配置する指示が検出されたとき)に本処理が起動される。何れかのBASEスイッチが操作されると、該操作されたBASEスイッチに対応するchストリップ部とベースレイヤデータが特定され、本処理にはそれらの情報が与えられる。
FIG. 14 shows a flow of base layer update processing executed by the
ステップ1401では、指示されたベースレイヤデータを、指示されたchストリップ部のベースレイヤに配置する。すなわち、当該chストリップ部のベースレイヤ用レジスタに当該ベースレイヤデータを書き込む(当該ベースレイヤデータが規定する割当chを書き込む)。ステップ1401で既に当該ベースレイヤ用レジスタに他のベースレイヤデータが配置されていた場合は、当該既に配置されているデータを上書きする形で新たなベースレイヤデータが配置される(ただし、ベースレイヤにカスタムレイヤデータを配置し、そのカスタムレイヤデータが割当ch無しのchストリップを含む場合、そのchストリップについては、直前にベースレイヤに配置されていたレイヤデータの割当chを継続して配置するものとする)。ステップ1402では、当該chストリップ部の展開レイヤ用レジスタにchが配置されているかチェックする。配置されているときは、ステップ1403で展開レイヤ用レジスタの内容をクリアし(展開レイヤ用レジスタの各chストリップの領域を全てnoneにする)、配置されていないときは、ステップ1403をスキップする。
In
ステップ1404では、当該chストリップ部のフィックスレイヤ用レジスタにchが配置されているかチェックする。配置されているときは、ステップ1405で、当該chストリップ部のフィックスレイヤ用レジスタとベースレイヤ用レジスタそれぞれに配置されているchに沿って、当該chストリップ部の新たな割当状態を決める。次に、ステップ1407で、新たな割当状態に沿って各chストリップにchを割り当てる(カレントメモリの割当ch格納領域への設定を行う)。なお、chストリップ部1304の割当状態が変更された場合は、領域1302の表示内容も新たな割当chにあわせて更新する。ステップ1404でフィックスレイヤ用レジスタにchが配置されていないときは、ステップ1406で、ベースレイヤ用レジスタに配置されているchのみに沿って、chストリップ部の新たな割当状態を決め、ステップ1407に進む。なお、ステップ1404〜1407の処理は上述の割当処理に相当する。
In
図15は、図14の処理によりベースレイヤを変更する第1の例を示す。図15(a)は、図4(a)と同様の状態であり、ベースレイヤ用レジスタにB1スイッチのベースレイヤデータが配置され(1503)、フィックスレイヤ用レジスタと展開レイヤ用レジスタには何れもchが配置されていない(1501,1502)。1504は、このときの割当状態を示す。図15(a)の状態から、B3スイッチをオンして図14の処理を行ったとする。図15(b)は、図14の処理後の状態を示す。複数用意されたベースレイヤデータ1515からベースレイヤデータB3が選択され、ベースレイヤ用レジスタの内容が、図14のステップ1401により、1513に示すようにベースレイヤデータB3で規定される内容へ変更されている。フィックスレイヤおよび展開レイヤは、何れも割り当て無しの状態に変更はないので(1511,1512)、ステップ1402→1404→1406と進む。ステップ1406,1407の処理により、ベースレイヤに配置されているchのみに沿って割当状態が決められるので、結果として、カレントメモリ上の割当ch格納領域のカレントデータは1514に示すようなものとなる。
FIG. 15 shows a first example in which the base layer is changed by the process of FIG. FIG. 15A shows the same state as FIG. 4A, in which the base layer data of the B1 switch is arranged in the base layer register (1503), and both the fix layer register and the expansion layer register ch is not arranged (1501, 1502).
図16は、図14の処理によりベースレイヤを変更する第2の例を示す。図16(a)は、ベースレイヤ用レジスタにB1スイッチのベースレイヤデータが配置され(1603)、フィックスレイヤ用レジスタにはchストリップ1にchセットグループU1が配置され(1602)、展開レイヤにはchセットグループU1を展開したchが配置されている(1601)。1604は、このときの割当状態を示す。図16(a)の状態から、B3スイッチをオンして図14の処理を行ったとする。図16(b)は、図14の処理後の状態を示す。複数用意されたベースレイヤデータ1615からベースレイヤデータB3が選択され、ベースレジスタの内容が、図14のステップ1401により1613に示すようにベースレイヤデータB3で規定される内容へ変更されているが、この変更はフィックスレイヤには影響しないので、フィックスレイヤ用レジスタの内容1612は1602と同じである。ただし、ステップ1402→1403の処理により展開レイヤはクリアされ、1611に示す状態となる。1614は、ステップ1404→1405→1407の処理によりベースレイヤ用レジスタの内容1613とフィックスレイヤ用レジスタの内容1612に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。chストリップ1にフィックスレイヤ用レジスタの内容1612で規定されるchセットグループU1が割り当てられ、chストリップ2〜8に新たなベースレイヤデータ1613で規定される各chが割り当てられている。これにより、一時的に展開して利用していた展開レイヤの割り当てが残ることなく、かつ、フィックスレイヤで規定されている割当chは固定的に使用しつつ、フィックスレイヤで割当ch無しのchストリップについてはベースレイヤでの新たな割当chに切り替えることができる。
FIG. 16 shows a second example in which the base layer is changed by the process of FIG. In FIG. 16A, the base layer data of the B1 switch is arranged in the base layer register (1603), the ch set group U1 is arranged in the
図17は、第2の実施形態においてCPU101が実行するフィックスレイヤの更新処理のフローを示す。何れかのFIXセットスイッチが操作されてFIXセットモードオンとし、そのモード下で何れかのchストリップ内のSELスイッチがオンされたとき(フィックスレイヤへ新たなchをセットする指示が検出されたとき)に本処理が起動される。操作されたFIXセットスイッチに対応するchストリップ部が特定され、オンされたSELスイッチに対応するch(オンされたSELスイッチが属するchストリップに割り当てられているch)が特定されるので、本処理にはそれらの情報が与えられる。
FIG. 17 shows a flow of fix layer update processing executed by the
ステップ1701では、指示されたchを、指示されたchストリップ部のフィックスレイヤに配置する。すなわち、当該chストリップ部のフィックスレイヤ用レジスタ中の1つのchストリップに対応する領域に、指示されたchを書き込む。なお、フィックスレイヤ用レジスタ中のどの1つのchストリップに対応する領域に書き込むかであるが、基本的にchストリップの並び順で左側から順に、chが配置されていないchストリップに対応する領域を見つけて書き込むものとする(既にchが配置されている領域はそのまま保持される)。なお、指示されたchを書き込むフィックスレイヤ用レジスタ中のchストリップに対応する領域を、ユーザが指定できるようにしてもよい(その領域に既にchが配置されている場合は上書きしてよい)。また、フィックスレイヤ用レジスタのデータは、ユーザが希望のchストリップを選んで、chストリップ単位でクリアできるものとする。また、フィックスレイヤ用レジスタに既に書き込まれていたchをすべてクリア(消去)した上で今回chを書き込む構成としてもよい。
In
ステップ1702では、当該chストリップの展開レイヤ用レジスタにchが配置されているかチェックする。配置されているときは、ステップ1703で展開レイヤ用レジスタの内容を消去し(展開レイヤ用レジスタの各chストリップの領域を全てnoneにする)、配置されていないときは、ステップ1703をスキップする。
In
ステップ1704では、当該chストリップ部のフィックスレイヤ用レジスタとベースレイヤ用レジスタそれぞれに配置されているchに沿って、当該chストリップ部の新たな割当状態を決める。次に、ステップ1705で、新たな割当状態に沿って各chストリップにchを割り当てる。なお、chストリップ部1304の割当状態が変更された場合は、領域1302の表示内容も新たな割当chにあわせて更新する。また、ステップ1704〜1705の処理は上述の割当処理に相当する。
In
図18は、図17の処理によりフィックスレイヤを変更する第1の例を示す。図18(a)は、図4(a)と同じ状態であり、ベースレイヤのカレントデータとしてB1スイッチのベースレイヤデータが配置され(1803)、フィックスレイヤ用レジスタと展開レイヤ用レジスタには何れもchが配置されていない(1801,1802)。1804は、このときの割当状態を示す。図18(a)の状態から、FIXセットスイッチ1313が操作されてFIXセットモードオンとされ、そのモード下でパネル面のchストリップのうちの、ch22が割り当てられているchストリップ内のSELスイッチがオンされて、図17の処理を行ったとする。図18(b)は、図17の処理後の状態を示す。図17のステップ1701の処理により、フィックスレイヤ用レジスタのchストリップ1に対応する領域にch22が新たに配置されている(1812)。この変更はベースレイヤには影響しないので、ベースレイヤ用レジスタの内容1813は1803と同じである。また、展開レイヤは割り当て無しの状態で変更はないので(1811)、ステップ1702→1704→1705と進む。ステップ1704,1705の処理により、フィックスレイヤとベースレイヤそれぞれに配置されているchに沿って割当状態が決められるので、結果として、カレントメモリ上の割当ch格納領域のカレントデータは1814に示すようなものとなる。
FIG. 18 shows a first example in which the fix layer is changed by the process of FIG. FIG. 18A shows the same state as FIG. 4A, in which the base layer data of the B1 switch is arranged as the current data of the base layer (1803), and both the fix layer register and the expansion layer register ch is not arranged (1801, 1802).
図19は、図17の処理によりフィックスレイヤを変更する第2の例を示す。図19(a)は、ベースレイヤのカレントデータとしてB1スイッチのベースレイヤデータが配置され(1903)、フィックスレイヤ用レジスタにはchの配置が無く(1902)、展開レイヤ用レジスタにはchセットグループを展開したchが配置されている(1901)。1904は、このときの割当状態を示す。図19(a)の状態から、FIXセットスイッチ1313が操作されてFIXセットモードオンとされ、そのモード下でパネル面のchストリップのうちの、ch22が割り当てられているchストリップ内のSELスイッチがオンされて、図17の処理を行ったとする。図19(b)は、図17の処理後の状態を示す。図17のステップ1701の処理により、フィックスレイヤ用レジスタのchストリップ1に対応する領域にch22が新たに配置されている(1912)。この変更はベースレイヤには影響しないので、ベースレイヤ用レジスタの内容1913は1903と同じである。ただし、ステップ1702→1703の処理により展開レイヤはクリアされ、1911に示す状態となる。1914は、ステップ1704→1705の処理によりベースレイヤ用レジスタの内容1913とフィックスレイヤ用レジスタの内容1912に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。chストリップ1にフィックスレイヤ用レジスタの内容1912で規定されるch22が割り当てられ、chストリップ2〜8にベースレイヤデータ1913で規定される各chが割り当てられている。これにより、一時的に展開して利用していた展開レイヤで規定されている割当chが残ることなく、かつ、新たなフィックスレイヤでの割当chに切り替えつつ、フィックスレイヤでの割当ch無しのchストリップについてはベースレイヤでの割当chを保持することができる。
FIG. 19 shows a second example in which the fix layer is changed by the process of FIG. In FIG. 19A, the base layer data of the B1 switch is arranged as the current data of the base layer (1903), the fixed layer register has no ch arrangement (1902), and the expanded layer register has the ch set group. Ch which is expanded is placed (1901).
図20は、第2の実施形態においてCPU101が実行する展開レイヤの更新処理のフローを示す。展開レイヤの更新を指示する操作が行われたとき、本処理が起動される。展開レイヤの更新を指示する操作とは、展開する1つのグループ(DCAグループやchセットグループなど)を指定するとともに展開を指示する操作、つまり、1つのグループが指定されている状態で展開スイッチ1314,1318を押下する操作である。本処理には、該操作された展開スイッチに対応するchストリップ部を特定する情報と、展開を指示されたグループを特定する情報が与えられる。
FIG. 20 shows a flow of a development layer update process executed by the
ステップ2001では、指示されたグループに含まれる複数chを個々のchに展開して、指示されたchストリップ部の展開レイヤに、配置する。すなわち、指示されたグループに含まれる複数chのそれぞれを、当該chストリップ部の展開レイヤ用レジスタ中のchストリップの左側から順に1つずつ書き込む。既に展開レイヤに幾つかのchが配置されていた場合は、該データを上書きする形で新たなchが配置される。あるいは、新たに指示されたグループのchを書き込む前に展開レイヤ用レジスタの内容をすべてクリアしておく。ステップ2002では、当該chストリップ部のフィックスレイヤにchが配置されているかチェックする。配置されているときは、ステップ2003で、当該chストリップ部の展開レイヤ用レジスタとフィックスレイヤ用レジスタとベースレイヤ用レジスタそれぞれに配置されているchに沿って、新たな割当状態を決める。次に、ステップ2005で、新たな割当状態に沿って各chストリップにchを割り当てる。なお、chストリップ部1304の割当状態が変更された場合は、領域1302の表示内容も新たな割当chにあわせて更新する。ステップ2002でフィックスレイヤにchが配置されていないときは、ステップ2004で、当該chストリップ部の展開レイヤ用レジスタとベースレイヤ用レジスタそれぞれに配置されているchに沿って、当該chストリップ部の新たな割当状態を決め、ステップ2005に進む。以上のように、最上位層のレイヤ(本実施形態では展開レイヤ)に配置されるchを変更した場合は、他のレイヤに配置されているchはいずれも保持するように(いずれのレイヤのレジスタもクリアしないように)制御する。なお、ステップ2002〜2005の処理は上述の割当処理に相当する。
In
図21は、図20の処理により展開レイヤを変更する例を示す。図21(a)は、ベースレイヤのカレントデータとしてB1スイッチのベースレイヤデータが配置され(2103)、フィックスレイヤ用レジスタにはchストリップ1にchセットグループU1が配置され(2102)、展開レイヤ用レジスタにはchが配置されていない(2101)。2104は、このときの割当状態を示す。図21(a)の状態から、chセットグループU1を指定して展開スイッチ1314をオンして図20の処理を行ったとする。図21(b)は、図20の処理後の状態を示す。図20のステップ2001の処理により、chセットグループU1に属するch(ch9,ch11,ch13,ch15,ch17,ch19)が展開レイヤ用レジスタに配置されている(2111)。この展開レイヤの変更はベースレイヤやフィックスレイヤには影響しないので、ベースレイヤ用レジスタの内容2113は2103と同じで、フィックスレイヤ用レジスタの内容2112は2102と同じである。2114は、ステップ2002→2003→2005の処理により各レイヤの配置2111〜2113に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。chストリップ1〜6に新たな展開レイヤ用レジスタの内容2111で規定されるchセットグループU1を構成する各chが割り当てられ、展開レイヤおよびフィックスレイヤで割当ch無しのchストリップ7,8については、ベースレイヤ用レジスタの内容2113に基づいて各chが割り当てられている。これにより、新たな展開レイヤ用レジスタの内容が規定している割当chを採用しつつ、当該展開レイヤで割当ch無しのchストリップについてはベースレイヤとフィックスレイヤでの割当chを保持することができる。
FIG. 21 shows an example in which the development layer is changed by the process of FIG. In FIG. 21A, base layer data of the B1 switch is arranged as current data of the base layer (2103), and a ch set group U1 is arranged in the
次に、レイヤの解除について説明する。図13の解除スイッチ1311は、chストリップ部1304の3階層のレイヤのうち最上位層に配置されているchをクリアすることを指示するスイッチである。解除スイッチ1311が押下されたときは、chが配置されている最上位のレイヤを確認し、(1)それが展開レイヤなら当該展開レイヤのみをクリアし、(2)それがフィックスレイヤなら当該フィックスレイヤのみをクリアし、割当処理のやり直しを行う。chが配置されている最上位のレイヤがベースレイヤなら、レイヤのクリアはせず、chストリップへの割当状態は現状維持する。
Next, release of a layer will be described. The
図22は、第2の実施形態においてCPU101が実行するレイヤ解除処理のフローを示す。レイヤの解除を指示する操作が行われたとき、本処理が起動される。レイヤの解除を指示する操作とは、chが配置されているレイヤのうちの最上位層にあるレイヤのクリアを指示する操作、つまり、解除スイッチ1311,1315を押下する操作である。本処理には、押下された解除スイッチに対応するchストリップ部を特定する情報が与えられる。
FIG. 22 shows a flow of layer release processing executed by the
ステップ2201では、当該chストリップ部の展開レイヤにchが配置されているかチェックする。配置されているときは、ステップ2202で、当該展開レイヤ用レジスタの内容を全てクリアする(展開レイヤ用レジスタの各chストリップの領域を全てnoneにする)。次に、ステップ2203で、当該chストリップ部のフィックスレイヤにchが配置されているかチェックする。配置されているときは、ステップ2204で、当該chストリップ部のフィックスレイヤ用レジスタとベースレイヤ用レジスタそれぞれに配置されているchに沿って、当該chストリップ部の新たな割当状態を決める。次に、ステップ2205で、新たな割当状態に沿って各chストリップにchを割り当てる。なお、chストリップ部1304の割当状態が変更された場合は、領域1302の表示内容も新たな割当chにあわせて更新する。ステップ2203でフィックスレイヤ用レジスタにchが配置されていないときは、ステップ2208で、当該chストリップ部のベースレイヤ用レジスタに配置されているchのみに沿って、当該chストリップ部の新たな割当状態を決め、ステップ2205に進む。
In
ステップ2201で展開レイヤにchが配置されていない場合は、ステップ2206で、当該chストリップ部のフィックスレイヤにchが配置されているかチェックする。配置されているときは、ステップ2207で、当該chストリップ部のフィックスレイヤ用レジスタの内容をクリアし(フィックスレイヤ用レジスタの各chストリップの領域を全てnoneにする)、ステップ2208に進む。ステップ2206でフィックスレイヤ用レジスタにchが配置されていない場合は、ステップ2209で、当該chストリップ部のchストリップの割当状態を変更せず、現状を維持する。なお、ステップ2203〜2205の処理は上述の割当処理に相当する。
If no channel is arranged in the development layer in
図23は、レイヤの解除例を示す。図23(a)は、図21(b)と同じ状態であり、ベースレイヤのカレントデータとしてB1スイッチのベースレイヤデータが配置され(2303)、フィックスレイヤ用レジスタにはchストリップ1にchセットグループU1が配置され(2302)、展開レイヤ用レジスタにはchセットグループU1を展開したchが配置されている(2301)。2304は、このときの割当状態を示す。図23(a)の状態から、解除スイッチ1311をオンして図22の処理を行ったとする。図23(b)は、図22の処理後の状態を示す。chが配置されているレイヤのうちの最上位である展開レイヤは、ステップ2201→2202の処理により2311に示すようにクリアされ、chが配置されていない状態となる。フィックスレイヤとベースレイヤの状態は、2312,2313に示すように、2302,2303から変化しない。2314は、ステップ2203→2204→2205の処理によりベースレイヤとフィックスレイヤの内容2313,2312に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。
FIG. 23 shows an example of layer release. FIG. 23A shows the same state as FIG. 21B, in which the base layer data of the B1 switch is arranged as the current data of the base layer (2303), and the ch set group is assigned to the
図23(b)の状態から、さらに解除スイッチをオンして新たに図22の処理を行ったとする。図23(c)は、新たな図22の処理後の状態を示す。図23(b)でchが配置されているレイヤのうちの最上位であるフィックスレイヤは、ステップ2201→2206→2207の処理により2322に示すようにクリアされ、chが配置されていない状態となる。展開レイヤとベースレイヤの状態は、2321,2323に示すように、2311,2313から変化しない。2324は、ステップ2208→2205の処理によりベースレイヤ用レジスタの内容2323に基づいて割当処理を行ったときの、カレントメモリ上の割当ch格納領域のカレントデータを示す。これにより、解除スイッチがオンされる毎に、最上位のレイヤからクリアしていくことができる。
Assume that the processing of FIG. 22 is newly performed by turning on the release switch from the state of FIG. FIG. 23C shows a new state after the processing of FIG. In FIG. 23B, the highest fixed layer among the layers in which ch is arranged is cleared as shown in 2322 by the processing of
上記第1の実施形態では、例えば図4の401,402に示すような「展開レイヤやフィックスレイヤにレイヤデータが配置されていない状態」を前提に説明したが、レイヤデータとして全chストリップを割り当てch無しと規定するレイヤデータを用意し、該レイヤデータが配置されたとき、上記実施形態の「レイヤデータが配置されていない状態」と同等とみなして処理できることはもちろんである。 In the first embodiment, the description has been made on the premise of “a state in which no layer data is arranged in a development layer or a fixed layer” as indicated by 401 and 402 in FIG. 4, for example, but all channel strips are assigned as layer data. Of course, when layer data that defines that there is no channel is prepared and the layer data is arranged, it can be processed as equivalent to the “state in which no layer data is arranged” in the above embodiment.
上記第1および第2の実施形態では、カレントメモリ上に割当ch格納領域を設けたが、必ずしもこの領域を設ける必要はない。chストリップに割り当てられているchを特定する必要がある毎に、各レイヤの配置の状態に基づいて各chストリップの割当chを決定してもよい。 In the first and second embodiments, the allocated channel storage area is provided on the current memory. However, this area is not necessarily provided. Each time it is necessary to specify the channel assigned to the ch strip, the assigned channel of each ch strip may be determined based on the arrangement state of each layer.
上記第1および第2の実施形態では、複数のchをグループ化し一括して制御する機能の例としてDCAグループとchセットグループを挙げて説明したが、本発明は、他のグループ化の機能にも適用可能である。例えば、ミュートグループやリンクグループである。 In the first and second embodiments described above, the DCA group and the ch set group have been described as examples of functions for grouping and controlling a plurality of channels, but the present invention is not limited to other grouping functions. Is also applicable. For example, a mute group or a link group.
101…CPU、102…フラッシュメモリ、103…RAM、104…表示器、105…電動フェーダ、106…操作子、107…オーディオI/O、108…信号処理部(DSP)、109…その他I/O、110…バス。
101 ... CPU, 102 ... Flash memory, 103 ... RAM, 104 ... Display, 105 ... Electric fader, 106 ... Operator, 107 ... Audio I / O, 108 ... Signal processing unit (DSP), 109 ... Other I /
Claims (10)
前記音響信号処理を制御する各種のパラメータの値をチャンネルごとに記憶するカレントメモリと、
前記パラメータの値を調整するための操作子を備えたチャンネルストリップを複数有するチャンネルストリップ部と、
前記チャンネルストリップへのチャンネルの割当内容を規定するデータを配置するメモリ領域であって、第1メモリ領域、第2メモリ領域、および、第3メモリ領域の3つの互いに独立したメモリ領域と、
前記チャンネルストリップと前記チャンネルとの割当の現状を記憶する割当チャンネル格納領域と、
前記第1から第3のメモリ領域に配置されているデータに従って現状の割当内容を前記割当チャンネル格納領域に設定することにより、各チャンネルストリップへチャンネルを割り当てる割り当て手段であって、各チャンネルストリップ毎に、チャンネルを割り当てるときには、第1メモリ領域に配置されているデータよりも第2メモリ領域に配置されているデータが表す割当内容を優先的に採用し、かつ、第1メモリ領域および第2メモリ領域に配置されているデータよりも第3メモリ領域に配置されているデータが表す割当内容を優先的に採用するものと
を備えることを特徴とする音響信号処理装置。 An acoustic signal processing device that performs acoustic signal processing in a plurality of channels,
A current memory for storing the values of various parameters for controlling the acoustic signal processing for each channel;
A channel strip portion having a plurality of channel strips each having an operator for adjusting the value of the parameter;
A memory area in which data defining channel assignment contents to the channel strip is arranged, and three independent memory areas of a first memory area, a second memory area, and a third memory area;
An allocated channel storage area for storing the current status of allocation between the channel strip and the channel;
An assigning means for assigning a channel to each channel strip by setting the current assignment contents in the assigned channel storage area according to the data arranged in the first to third memory areas, and for each channel strip When allocating channels, the allocation content represented by the data arranged in the second memory area is preferentially adopted over the data arranged in the first memory area, and the first memory area and the second memory area An acoustic signal processing device comprising: preferentially adopting the allocation contents represented by the data arranged in the third memory area over the data arranged in.
前記メモリ領域に配置されているデータの解除を指示する解除操作子と、
前記解除操作子による解除の指示があったとき、前記第3メモリ領域に何れかのチャンネルストリップに割り当てるチャンネルを規定するデータが配置されているかを確認し、配置されていれば第3メモリ領域に配置されているデータを全てクリアし、配置されていなければ第2メモリ領域に何れかのチャンネルストリップに割り当てるチャンネルを規定するデータが配置されているかを確認し、配置されていれば第2メモリ領域に配置されているデータを全てクリアするとともに、第1メモリ領域に配置されているデータについてはそのまま保持する、解除手段と、
前記解除手段による処理の後に、前記割り当て手段により前記各メモリ領域に配置されているデータに応じて前記チャンネルストリップへのチャンネルの割り当てを更新する割り当て更新手段と
をさらに備えることを特徴とする音響信号処理装置。 The acoustic signal processing device according to claim 1,
A release operator for instructing release of data arranged in the memory area;
When a release instruction is issued by the release operator, it is confirmed whether data defining a channel to be assigned to any channel strip is arranged in the third memory area. If all the arranged data is cleared, if it is not arranged, the second memory area is checked whether data defining a channel assigned to any channel strip is arranged, and if arranged, the second memory area Clearing all the data arranged in the memory, and holding the data arranged in the first memory area as it is,
An acoustic signal further comprising: an allocation updating unit that updates the allocation of the channel to the channel strip in accordance with data arranged in each of the memory areas by the allocation unit after the processing by the cancellation unit. Processing equipment.
前記第1メモリ領域に新たなデータを配置することを指示する第1の指示手段と、
前記第2メモリ領域に新たなデータを配置することを指示する第2の指示手段と、
前記第1の指示手段による指示が検出されたとき、当該指示された新たなデータを第1メモリ領域に配置するとともに、第2メモリ領域に記録されているデータはそのまま保持し、第3メモリ領域に配置されているデータを全てクリアすることにより当該第3メモリ領域のデータを解除する第1のメモリ領域更新手段と、
前記第2の指示手段による指示が検出されたとき、当該指示された新たなデータを第2メモリ領域に配置するとともに、第1メモリ領域に記録されているデータはそのまま保持し、第3メモリ領域に配置されているデータを全てクリアすることにより当該第3メモリ領域のデータを解除する第2のメモリ領域更新手段と、
前記解除の実行後に、当該実行後の各メモリ領域の内容に応じて、前記チャンネルストリップへのチャンネルの割り当てを、前記割り当て手段により更新する割り当て更新手段と
をさらに備えることを特徴とする音響信号処理装置。 The acoustic signal processing device according to claim 1,
First instruction means for instructing placement of new data in the first memory area;
Second instruction means for instructing placement of new data in the second memory area;
When an instruction by the first instruction means is detected, the instructed new data is arranged in the first memory area, the data recorded in the second memory area is held as it is, and the third memory area First memory area updating means for releasing the data in the third memory area by clearing all the data arranged in
When an instruction by the second instruction means is detected, the instructed new data is arranged in the second memory area, the data recorded in the first memory area is held as it is, and the third memory area Second memory area updating means for releasing the data in the third memory area by clearing all the data arranged in
An acoustic signal processing further comprising: an allocation updating unit that updates the allocation of the channel to the channel strip by the allocation unit in accordance with the contents of each memory area after the cancellation. apparatus.
音響信号処理を制御する各種のパラメータの値を調整するための操作子を備えた複数のチャンネルストリップを有するチャンネルストリップ部と、
前記チャンネルストリップ部の複数のチャンネルストリップの全てに対してそれぞれ割り当てるチャンネルを規定するデータを配置するための第1メモリ領域と、
前記チャンネルストリップ部の複数のチャンネルストリップのうちの任意のチャンネルストリップに対してそれぞれ割り当てるチャンネルを規定するデータを配置するための第2メモリ領域と、
前記チャンネルストリップ部の複数のチャンネルストリップのうちの任意のチャンネルストリップに対してそれぞれ割り当てるチャンネルを規定するデータを配置するための第3メモリ領域と、
(1)前記第3メモリ領域に配置されたデータで割り当てるチャンネルが規定されているチャンネルストリップに対しては、当該第3メモリ領域に配置されたデータに基づいてチャンネルを割り当て、(2)前記第3メモリ領域に配置されたデータでは割り当てるチャンネルが規定されておらず、前記第2メモリ領域に配置されたデータでは割り当てるチャンネルが規定されている、チャンネルストリップに対しては、当該第2メモリ領域に配置されたデータに基づいてチャンネルを割り当て、(3)前記第2メモリ領域に配置されたデータおよび第3メモリ領域に配置されたデータの何れでも割り当てるチャンネルが規定されていないチャンネルストリップに対しては、前記第1メモリ領域に配置されているデータに基づいてチャンネルを割り当てる、割り当て手段と、
指定されたデータを前記第1メモリ領域に配置する指示を行うための第1レイヤ設定操作子と、
指定されたデータを前記第2メモリ領域に配置する指示を行うための第2レイヤ設定操作子と、
前記第1レイヤ設定操作子または前記第2レイヤ設定操作子による指示があったとき、該指示に応じて、前記第1メモリ領域または前記第2メモリ領域のデータを、指定されたデータに書き替えるとともに、前記第3メモリ領域に配置されているデータをクリアしたのち、前記割り当て手段によるチャンネルの割り当てを行う割り当て変更手段と
を備えることを特徴とする音響信号処理装置。 An acoustic signal processing device that performs acoustic signal processing in a plurality of channels,
A channel strip portion having a plurality of channel strips provided with operators for adjusting values of various parameters for controlling acoustic signal processing;
A first memory area for arranging data defining channels to be assigned to all of the plurality of channel strips of the channel strip portion;
A second memory area for arranging data defining channels to be assigned to arbitrary channel strips of the plurality of channel strips of the channel strip portion;
A third memory area for arranging data defining channels to be assigned to arbitrary channel strips of the plurality of channel strips of the channel strip portion;
(1) A channel is assigned to a channel strip in which a channel to be assigned is defined by data arranged in the third memory area, based on data arranged in the third memory area, and (2) the second 3 Channels to be assigned are not defined in the data arranged in the memory area, and channels to be assigned are prescribed in the data arranged in the second memory area. A channel is assigned based on the arranged data. (3) For a channel strip in which a channel to be assigned is not defined in any of the data arranged in the second memory area and the data arranged in the third memory area. , The channel based on the data arranged in the first memory area Shed Ri, and the allocation means,
A first layer setting operator for instructing to place designated data in the first memory area;
A second layer setting operator for instructing to place the designated data in the second memory area;
When there is an instruction from the first layer setting operator or the second layer setting operator, the data in the first memory area or the second memory area is rewritten to specified data in accordance with the instruction. And an allocation changing means for assigning a channel by the assigning means after clearing data arranged in the third memory area.
前記第1メモリ領域、第2メモリ領域、および第3メモリ領域は、前記複数のチャンネルで音響信号処理を行うために使用する各種のパラメータを記憶するカレントメモリ上に設けた領域であることを特徴とする音響信号処理装置。 The acoustic signal processing device according to claim 4,
The first memory area, the second memory area, and the third memory area are areas provided on a current memory that stores various parameters used for performing acoustic signal processing in the plurality of channels. An acoustic signal processing device.
前記第1メモリ領域へのデータの配置は、前記チャンネルストリップ部の複数のチャンネルストリップの全てに対してそれぞれ割り当てるチャンネルを規定したベースレイヤデータを前記第1メモリ領域に設定することにより行い、
前記第2メモリ領域へのデータの配置は、前記チャンネルストリップ部の複数のチャンネルストリップの一部または全てに対してそれぞれ割り当てるチャンネルを規定したフィックスレイヤデータを前記第2メモリ領域に設定することにより行う
ものであることを特徴とする音響信号処理装置。 The acoustic signal processing device according to claim 5,
The arrangement of data in the first memory area is performed by setting base layer data defining channels allocated to all of the plurality of channel strips of the channel strip portion in the first memory area,
The arrangement of data in the second memory area is performed by setting fixed layer data defining channels to be assigned to some or all of the plurality of channel strips of the channel strip portion in the second memory area. An acoustic signal processing device characterized by being a thing.
前記第1メモリ領域、第2メモリ領域、および第3メモリ領域は、それぞれ任意の記憶手段上に設けたレジスタ領域であることを特徴とする音響信号処理装置。 The acoustic signal processing device according to claim 4,
The acoustic signal processing apparatus according to claim 1, wherein the first memory area, the second memory area, and the third memory area are register areas provided on arbitrary storage means.
前記チャンネルストリップ部の複数のチャンネルストリップの一部または全てに対してそれぞれ割り当てるチャンネルを指定するための指定手段をさらに備え、
前記第2メモリ領域のレジスタへのデータの配置は、前記指定手段で指定されたチャンネルを前記第2メモリ領域のレジスタに設定することにより行う
ものであることを特徴とする音響信号処理装置。 The acoustic signal processing device according to claim 7,
A designating unit for designating a channel to be assigned to each or all of a plurality of channel strips of the channel strip unit;
The acoustic signal processing apparatus according to claim 1, wherein the arrangement of the data in the register of the second memory area is performed by setting a channel designated by the designation means in the register of the second memory area.
前記チャンネルストリップの1つに割り当てるチャンネルは、複数のチャンネルをグループ化し一括して操作できるようにしたグループ化チャンネルを含むことを特徴とする音響信号処理装置。 In the acoustic signal processing device according to any one of claims 4 to 8,
The acoustic signal processing apparatus according to claim 1, wherein the channel assigned to one of the channel strips includes a grouped channel in which a plurality of channels can be grouped and operated together.
前記第3メモリ領域へのデータの配置は、前記グループ化された複数のチャンネルを展開して個別にchストリップに割り当てるデータを前記第3メモリ領域に設定することにより行うことを特徴とする音響信号処理装置。 The acoustic signal processing device according to claim 9, wherein
The arrangement of the data in the third memory area is performed by expanding the grouped channels and setting the data allocated to the ch strips individually in the third memory area. Processing equipment.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238058A JP5495131B2 (en) | 2010-07-21 | 2010-10-22 | Acoustic signal processing device |
EP11174661.6A EP2410680B1 (en) | 2010-07-21 | 2011-07-20 | Audio signal processing apparatus |
US13/188,382 US9048961B2 (en) | 2010-07-21 | 2011-07-21 | Audio signal processing apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164390 | 2010-07-21 | ||
JP2010164390 | 2010-07-21 | ||
JP2010238058A JP5495131B2 (en) | 2010-07-21 | 2010-10-22 | Acoustic signal processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012044632A true JP2012044632A (en) | 2012-03-01 |
JP5495131B2 JP5495131B2 (en) | 2014-05-21 |
Family
ID=45900377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010238058A Expired - Fee Related JP5495131B2 (en) | 2010-07-21 | 2010-10-22 | Acoustic signal processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5495131B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181834A (en) * | 2015-03-24 | 2016-10-13 | ヤマハ株式会社 | Audio signal processing apparatus |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000004396A (en) * | 1998-06-12 | 2000-01-07 | Matsushita Electric Ind Co Ltd | Audio signal processor |
JP2004101680A (en) * | 2002-09-06 | 2004-04-02 | Yamaha Corp | Device and program for updating setup |
JP2005328372A (en) * | 2004-05-14 | 2005-11-24 | Yamaha Corp | Digital mixer unit |
JP2007074110A (en) * | 2005-09-05 | 2007-03-22 | Yamaha Corp | Digital audio mixer |
JP2008177646A (en) * | 2007-01-16 | 2008-07-31 | Roland Corp | Audio mixer |
JP2008227761A (en) * | 2007-03-09 | 2008-09-25 | Yamaha Corp | Digital mixer |
JP2010041356A (en) * | 2008-08-05 | 2010-02-18 | Tamura Seisakusho Co Ltd | Sound control console |
-
2010
- 2010-10-22 JP JP2010238058A patent/JP5495131B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000004396A (en) * | 1998-06-12 | 2000-01-07 | Matsushita Electric Ind Co Ltd | Audio signal processor |
JP2004101680A (en) * | 2002-09-06 | 2004-04-02 | Yamaha Corp | Device and program for updating setup |
JP2005328372A (en) * | 2004-05-14 | 2005-11-24 | Yamaha Corp | Digital mixer unit |
JP2007074110A (en) * | 2005-09-05 | 2007-03-22 | Yamaha Corp | Digital audio mixer |
JP2008177646A (en) * | 2007-01-16 | 2008-07-31 | Roland Corp | Audio mixer |
JP2008227761A (en) * | 2007-03-09 | 2008-09-25 | Yamaha Corp | Digital mixer |
JP2010041356A (en) * | 2008-08-05 | 2010-02-18 | Tamura Seisakusho Co Ltd | Sound control console |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181834A (en) * | 2015-03-24 | 2016-10-13 | ヤマハ株式会社 | Audio signal processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5495131B2 (en) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2410680B1 (en) | Audio signal processing apparatus | |
JP4449865B2 (en) | Digital audio mixer | |
JP5246110B2 (en) | Digital mixer | |
JP6946811B2 (en) | Sound processing device and parameter assignment method | |
US8379883B2 (en) | Audio mixer and parameter setting method therefor | |
JP6488811B2 (en) | Audio signal processing device | |
JP4210952B2 (en) | Digital mixer | |
JP5495130B2 (en) | Acoustic signal processing device | |
US9014401B2 (en) | Mixing apparatus | |
JP5182188B2 (en) | Audio mixing apparatus and audio mixing program | |
JP5489001B2 (en) | Acoustic signal processing device | |
JP5495131B2 (en) | Acoustic signal processing device | |
JP5182187B2 (en) | Audio mixing apparatus and audio mixing program | |
CN108509120B (en) | Signal control device and method for deploying parameters | |
JP4210951B2 (en) | Digital mixer | |
JP5322031B2 (en) | Digital mixer | |
US8340324B2 (en) | Device for setting parameters of mixer | |
JP4930112B2 (en) | Mixing equipment | |
JP5322032B2 (en) | Digital mixer | |
JP2018142931A (en) | Sound control system and method | |
JP5358889B2 (en) | Mixing equipment | |
JP5229633B2 (en) | Digital mixer | |
JP7400341B2 (en) | mixing console | |
JP5830900B2 (en) | Mixing console | |
JP2015186126A (en) | Audio routing device, audio routing method and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5495131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |