JP2012039813A - System interconnection inverter device - Google Patents
System interconnection inverter device Download PDFInfo
- Publication number
- JP2012039813A JP2012039813A JP2010179423A JP2010179423A JP2012039813A JP 2012039813 A JP2012039813 A JP 2012039813A JP 2010179423 A JP2010179423 A JP 2010179423A JP 2010179423 A JP2010179423 A JP 2010179423A JP 2012039813 A JP2012039813 A JP 2012039813A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- current
- circuit
- switching element
- output current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
Description
この発明は、太陽電池などの直流電源による直流電力を交流電力に変換して交流電力系統に連系するための系統連系インバータ装置に関するものである。 The present invention relates to a grid-connected inverter device for converting DC power from a DC power source such as a solar battery into AC power and connecting it to an AC power system.
従来の系統連系インバータ装置としては、 特開平9−308263号広報に示されているような、直流電力をスイッチングして交流に変換するフルブリッジ構成のスイッチング素子による単相インバータ回路と、高周波成分を除去するリアクトルおよびコンデンサからなるフィルタ回路とを備えているものが知られている。このような系統連系インバータ装置では、目標に一致した出力を得るために、インバータ出力電流(Iio)を検出して、フィードバック制御により単相インバータ回路をPWM駆動している。また、交流出力に直流成分を流出させないために、直流成分の検出および抑制制御を行っている。 As a conventional grid-connected inverter device, a single-phase inverter circuit using a switching element having a full bridge configuration that switches DC power to AC by switching DC power, as shown in JP-A-9-308263, and a high-frequency component It is known to have a reactor and a filter circuit composed of a capacitor that removes. In such a grid-connected inverter device, in order to obtain an output that matches the target, the inverter output current (Iio) is detected, and the single-phase inverter circuit is PWM-driven by feedback control. Further, in order to prevent a direct current component from flowing into the alternating current output, detection and suppression control of the direct current component is performed.
従来の系統連系インバータ装置では、前述したインバータ出力電流(Iio)を検出するために、フルブリッジの一方のアームの高電圧側スイッチング素子と低電圧側スイッチング素子の間からリアクトルに流れる電流と、他方のアームに接続されたフィルタ回路のコンデンサに流れる電流とを1個の電流検出器(ACCT)を用いて検出している。したがって、このACCTには図12に示すように2本の線を通さなければならず、製造時の作業性が悪いという課題があった。また、このACCTはインバータ出力電流を測定するためそれに見合う容量のものが必要である。たとえばAC230V、6kW出力の太陽光発電システムの場合だとインバータ出力電流は最大で26A程度の大電流となるため、それを測定できるACCTはサイズが大きく、高価なものであった。
また、直流成分の検出については、ACCTでは直流成分を検出できないため、別途DCCT(直流用電流検出器)あるいはシャント抵抗を用いる必要があった。DCCTは高価であり、またシャント抵抗を用いる場合は絶縁増幅器とその電源を供給する絶縁電源回路が必要であるため、やはり高価なものになり、系統連系インバータ装置のコストがアップするという課題があった。
In the conventional grid-connected inverter device, in order to detect the inverter output current (Iio) described above, the current flowing from the high voltage side switching element and the low voltage side switching element of one arm of the full bridge to the reactor, The current flowing through the capacitor of the filter circuit connected to the other arm is detected using a single current detector (ACCT). Therefore, this ACCT has to pass two wires as shown in FIG. 12, and there is a problem that workability at the time of manufacture is poor. In addition, this ACCT must have a capacity suitable for measuring the inverter output current. For example, in the case of a photovoltaic power generation system with
As for the detection of the direct current component, since the direct current component cannot be detected by the ACCT, it is necessary to use a separate DCCT (direct current detector) or a shunt resistor. DCCT is expensive, and when a shunt resistor is used, an insulation amplifier and an insulation power supply circuit for supplying power to the insulation amplifier are necessary. Therefore, the DCCT is also expensive, and the cost of the grid-connected inverter device increases. there were.
この発明は、系統連系インバータ装置の上述したような課題を解決するためになされたものであり、製造時に作業性がよく、かつ安価に、インバータ出力電流を検出できる系統連系インバータ装置を得るものである。 The present invention has been made to solve the above-described problems of the grid-connected inverter device, and obtains a grid-connected inverter device that can detect the inverter output current with good workability at the time of manufacture and at low cost. Is.
この発明に係る系統連系インバータ装置は、直流電力を交流電力に変換するフルブリッジ構成のスイッチング素子からなるインバータ回路と、前記インバータ回路の各相アーム出力に接続され、高周波成分を除去するリアクトルおよびコンデンサからなるフィルタ回路と、前記インバータ回路をPWM駆動する制御手段と、前記フィルタ回路の出力電流を検出する第1の電流検出器と、前記フィルタ回路のコンデンサ電流を検出する第2の電流検出器と、前記フィルタ回路の出力電流と前記フィルタ回路のコンデンサ電流により高周波成分を含んだインバータ出力電流を演算する演算手段と、を備えたものである。 A grid-connected inverter device according to the present invention includes an inverter circuit including a switching element having a full bridge configuration that converts DC power into AC power, a reactor that is connected to each phase arm output of the inverter circuit, and removes high-frequency components. A filter circuit comprising a capacitor, a control means for PWM driving the inverter circuit, a first current detector for detecting an output current of the filter circuit, and a second current detector for detecting a capacitor current of the filter circuit And an arithmetic means for calculating an inverter output current including a high frequency component from the output current of the filter circuit and the capacitor current of the filter circuit.
この発明は、第1の電流検出器により検出するフィルタ回路の出力電流と、第2の電流検出器により検出するフィルタ回路のコンデンサ電流とで、インバータ出力電流を演算するようにしたので、ACCTに2本の線を通す作業がなくなり、製造時の作業性が改善される。また、フィルタ回路のコンデンサ電流はインバータ出力電流に比べて値が小さいので第2の電流検出器の容量が小さくてすむため、第2の電流検出器の小型化が可能である。 In the present invention, the inverter output current is calculated from the output current of the filter circuit detected by the first current detector and the capacitor current of the filter circuit detected by the second current detector. The work of passing the two wires is eliminated, and the workability during manufacturing is improved. Further, since the capacitor current of the filter circuit has a smaller value than the inverter output current, the capacity of the second current detector can be reduced, so that the second current detector can be miniaturized.
実施の形態1.
図1は、この発明を実施するための実施の形態1における系統連系インバータ装置の構成図である。まず概要を説明すると、太陽電池1によって発電された直流電力の出力は、系統連系インバータ装置2の入力に接続され、系統連系インバータ装置2によって交流電力に変換され、出力される。この交流出力は、住宅内の電気機器などの負荷(図示せず)で消費されるとともに、交流電力系統3に接続(連系)され、余剰電力があれば逆潮流させる。
次に、系統連系インバータ装置2内の構成について詳細に説明する。太陽電池1の出力は、系統連系インバータ装置2の入力すなわちDC−DCコンバータ4の入力に接続され、DC−DCコンバータ4の出力は、フルブリッジインバータ回路5に接続される。フルブリッジインバータ回路5はU相、W相に対応した2つのアームからなり、各アームはそれぞれ高電圧側スイッチング素子Aおよび低電圧側スイッチング素子B、高電圧側スイッチング素子Cおよび低電圧側スイッチング素子Dにより構成されている。各相アームの高電圧側スイッチング素子と低電圧側スイッチング素子との接続部が各相アーム出力であり、この各相アーム出力に、フィルタ回路6の入力が接続されている。フィルタ回路6は、リアクトル7aおよびリアクトル7b、コンデンサ8aおよびコンデンサ8b、相間コンデンサ8cから構成されており、各相アーム出力に対し、リアクトル7a(7b)の一端が接続され、リアクトル7a(7b)の他の一端にはコンデンサ8a(8b)の一端が接続され、コンデンサ8a(8b)の他の一端は、フルブリッジインバータ回路5の低電圧側に接続される。このリアクトル7a(7b)の他の一端とコンデンサ8a(8b)の一端との接続点がフィルタ回路6の各相出力である。なお、リアクトル7aの他の一端とリアクトル7bの他の一端との間には相間コンデンサ8cが接続されている。フィルタ回路6のU相側出力は、第1の電流検出器を経由して、交流電力系統3のU相に接続される。この実施の形態1では、第1の電流検出器としてシャント抵抗9が使われている。また、フィルタ回路6のW相側出力は、交流電力系統3のW相に接続される。シャント抵抗9によって得られる信号は絶縁増幅回路10に入力され、絶縁増幅回路10の出力は演算手段に入力される。この実施の形態1では、演算手段として、DSPおよびDSPのソフトウェアによって構成される演算器11が使われている。なお、演算器11はマイクロコンピュータや論理回路によって構成してもよい。なお、絶縁増幅回路10を駆動する電源は、絶縁電源回路12によって与えられる。また、相間コンデンサ8cを流れる電流経路(コンデンサのリード線)は、第2の電流検出器を貫通して配置されている。この実施の形態1では第2の電流検出器として、ACCT13が使われている。ACCT13の信号出力は、増幅回路14に入力され、増幅回路14の出力は演算器11に入力される。演算器11の出力は、制御手段に入力される。この実施の形態1では、制御手段として、DSPおよびDSPのソフトウェアによって構成されるインバータ制御回路16が使われている。なお、インバータ制御回路16はマイクロコンピュータや論理回路によって構成してもよい。インバータ制御回路16の出力はゲートドライブ回路(図示せず)を介してフルブリッジインバータ回路5に接続される。
FIG. 1 is a configuration diagram of a system interconnection inverter device according to
Next, the structure in the grid
次に、図1〜図3を用いて、実施の形態1における系統連系インバータ装置の動作を説明する。フルブリッジインバータ回路5は、インバータ制御回路16の指令に基づき、次のように動作する。まず、交流電力系統3において高電圧である側の相がU相である場合の半周期(図3の区間E)では、U相に接続されるアームの高電圧側スイッチング素子Aは図3(c)に示すようなPWM駆動によるスイッチング動作を行う。また、同じアームの低電圧側スイッチング素子Bは、高電圧側スイッチング素子Aに対して反転駆動させる(図3(d))。この間、W相に接続されるアームの高電圧側スイッチング素子Cはオフ(図3(e))、低電圧側スイッチング素子Dはオン(図3(f))させる。次の半周期(図3の区間F)すなわち交流電力系統3において高電圧である側の相がW相の場合では、スイッチング素子CがPWM駆動によるスイッチング動作を行い、スイッチング素子Dがスイッチング素子Cに対して反転駆動となる。そして、スイッチング素子Aはオフ、スイッチング素子Bはオンとなる。以下この動作を繰り返す。これらの動作により、フルブリッジインバータ回路5からは図3(b)に示すような高周波成分を含んだインバータ出力電流(Iio)が出力される。このフルブリッジインバータ回路5の出力は、フィルタ回路6によってその高周波成分が除去され、図3(a)に示すような滑らかな正弦波のフィルタ出力電流(Ifo)となってフィルタ回路6から出力される。そして住宅内の負荷を駆動したり、また余剰電力が発生したら交流電力系統3に逆潮流することができる。
上記のようなPWM制御では、交流電力系統3において低電圧である側の相のアームのスイッチング素子が半周期の間オンあるいはオフに固定されるため、スイッチング損失が発生しない。したがってこのようなPWM制御においては直流電力から交流電力への変換を高効率で実現できるという特徴がある。
なお、フィルタ回路6は、図1に示したリアクトル7a、7b、コンデンサ8a、8bおよび相間コンデンサ8cにより構成されるものや、リアクトル7a、7bおよびコンデンサ8a、8bだけで構成されるものが考えられる。相間コンデンサ8cを加えた構成では、フィルタ能力を上げるためにコンデンサ容量を増加する場合の効果が大きく、全体として省スペース化できる等のメリットがある。
Next, the operation of the grid-connected inverter device in the first embodiment will be described with reference to FIGS. The full
In the PWM control as described above, the switching element of the phase arm on the low voltage side in the
The
太陽電池1で発電した直流電力をフルブリッジインバータ回路5で交流電力に変換し、また交流電力系統3に連系するために、インバータ制御回路16は、インバータ出力電流の電流値や位相等を目標と一致するように瞬時にフィードバック制御する必要がある。そのために、フルブリッジインバータ回路5から出力されるインバータ出力電流を常時検出することが必要となる。そのインバータ出力電流の検出方法について、以下説明する。シャント抵抗9によりU相フィルタ出力電流(Ifou)を検出する。これはフィルタ回路6を通った後の電流であるから、高周波成分は除去されて滑らかな正弦波となっている。なお、シャント抵抗9を接続しているパワー系回路の基準電位と、演算器11やインバータ制御回路16などの制御系回路の基準電位とは異なっているため、シャント抵抗9の出力信号を非絶縁で演算器11などに接続することができない。そのため、シャント抵抗9の出力信号を絶縁増幅回路10に入力して増幅し、その出力を演算器11に送る構成としている。なお絶縁増幅回路10への電源は絶縁電源回路12によって供給される。また、ACCT13により、フィルタ回路6内の相間コンデンサ8cを流れる電流(Iuw)を検出する。ここにはフルブリッジインバータ回路5から出力される電流の高周波成分が流れる。演算器11は、これらのIfouおよびIuwにより、図3(b)に示すような高周波成分を含んだインバータ出力電流(Iio)を算出する。すなわち、図2に示すように、入力されたIfouおよびIuwを用いてIioを演算によって求める。その演算方法を以下説明する。
In order to convert the DC power generated by the
まず、U相が正の半周期の場合を考える。このとき、フルブリッジインバータ回路5のU相アーム出力から出力されたインバータ出力電流(Iiou)は、相間コンデンサ8cに流れる電流Iuw、コンデンサ8aに流れる電流Iun、フィルタ出力電流Ifouに分流する。すなわち、
Iiou = Iuw + Iun + Ifou
ここで、フィルタ回路6の各コンデンサ8a、8b、8cの容量は既知であり、それぞれCun、Cwn、 Cuwである。前述したように、U相が正の半周期ではスイッチング素子A、Bがスイッチング動作を行い、スイッチング素子Dがオン固定となるが、その場合のフィルタ回路6のコンデンサ部の等価回路としては、U−N間(Nはフルブリッジインバータ回路5の低電圧側)にCuwとCwnとが直列に接続され、それにCunが並列に接続される形となる。IuwはACCT13により検出できるので、等価回路を考慮してIuwとコンデンサ容量とで比計算を行うと、インバータ出力電流(Iiou)からコンデンサに分流する分の電流(Iuw+Iun)が演算できる。すなわち、
Iuw + Iun = Iuw*{1+(Cun/Cuw)+(Cun/Cwn)}
したがって、
Iiou = Ifou + Iuw*{1+(Cun/Cuw)+(Cun/Cwn)}
また、U相が負の半周期(すなわちW相が正の半周期)の場合は、フルブリッジインバータ回路5のW相アーム出力から出力されたインバータ出力電流(Iiow)は、相間コンデンサ8cに流れる電流Iuw、コンデンサ8bに流れる電流Iwn、フィルタ出力電流Ifowに分流する。すなわち、
Iiow = Iuw + Iwn + Ifow
ここで、Ifowはシャント抵抗9により検出できる電流(Ifou)と同じ値なので、Ifouと置き換えることができる。また、コンデンサの容量比とACCT13で検出できるIuwにより、前述したのと同様に、
Iiow = Ifou + Iuw*{1+(Cwn/Cuw)+(Cwn/Cun)}
以上により、U相が正の半周期の場合はIfou + Iuw*{1+(Cun/Cuw)+(Cun/Cwn)}、W相が正の半周期の場合はIfou + Iuw*{1+(Cwn/Cuw)+(Cwn/Cun)}により、高周波成分を含んだインバータ出力電流Iioの全周期分が得られることになる。
ここで、特にCuw = Cun = Cwnである場合は、上式はそれぞれ、
Iiou = Ifou + 3*Iuw
Iiow = Ifou + 3*Iuw
となり、U相が正の半周期の場合も、W相が正の半周期の場合も、
Iio = Ifou + 3*Iuw
で求めることができる。
以上のように、フィルタ回路6のコンデンサ8a、8b、8cの容量比と、コンデンサ8cに流れる電流Iuwとにより、フィルタ回路6のコンデンサ8a、8b、8cに流れる全体の電流を演算し、さらにフィルタ回路6の出力電流との和を演算することによって、インバータ出力電流を演算することができる。
First, consider the case where the U phase has a positive half cycle. At this time, the inverter output current (Iiou) output from the U-phase arm output of the full
Iiou = Iuw + Iun + Ifou
Here, the capacitances of the
Iuw + Iun = Iuw * {1+ (Cun / Cuw) + (Cun / Cwn)}
Therefore,
Iiou = Ifou + Iuw * {1+ (Cun / Cuw) + (Cun / Cwn)}
When the U phase is a negative half cycle (that is, the W phase is a positive half cycle), the inverter output current (Iiow) output from the W phase arm output of the full
Iiow = Iuw + Iwn + Ifow
Here, Ifow has the same value as the current (Ifou) that can be detected by the
Iiow = Ifou + Iuw * {1+ (Cwn / Cuw) + (Cwn / Cun)}
Thus, Ifou + Iuw * {1+ (Cun / Cuw) + (Cun / Cwn)} if the U phase is a positive half cycle, Ifou + Iuw * {1+ if the W phase is a positive half cycle By (Cwn / Cuw) + (Cwn / Cun)}, the entire period of the inverter output current Iio including high-frequency components can be obtained.
Here, especially when Cuw = Cun = Cwn,
Iiou = Ifou + 3 * Iuw
Iiow = Ifou + 3 * Iuw
When the U phase has a positive half cycle and the W phase has a positive half cycle,
Iio = Ifou + 3 * Iuw
Can be obtained.
As described above, the total current flowing through the
次に、ACCT13の電流容量について説明する。相間コンデンサ8cの容量Cuwを8μFとして考える。また、交流電力系統3の電圧Vacを230V、周波数facを50Hzとする。このとき相間コンデンサ8cを流れる電流は、
Iuw = (2*π*fac)*Cuw*Vac = 0.58[Arms]
となる。すなわち、この場合のACCT13の電流容量としては、1[Arms]程度の電流を測定できるものであれば十分であることになる。
Next, the current capacity of the
Iuw = (2 * π * fac) * Cuw * Vac = 0.58 [Arms]
It becomes. That is, the current capacity of the
図4は、従来の系統連系インバータ装置のインバータ出力電流の検出特性と、実施の形態1における系統連系インバータ装置のインバータ出力電流の検出特性とを比較した図である。約1kHz付近より高い周波数帯では、従来装置における検出特性に比べて、実施の形態1の方が、ゲイン特性の変動が小さく、位相特性変化も小さくなっている。すなわち、制御安定性の面からより好ましい特性であることがわかる。 FIG. 4 is a diagram comparing the inverter output current detection characteristics of the conventional grid-connected inverter device and the inverter output current detection characteristics of the grid-connected inverter device in the first embodiment. In a frequency band higher than about 1 kHz, the gain characteristic variation is smaller and the phase characteristic change is smaller in the first embodiment than in the detection characteristic in the conventional apparatus. That is, it can be seen that the characteristics are more preferable in terms of control stability.
また、系統連系インバータ装置から交流電力系統3に出力される交流電力あるいは交流電流の値を、太陽光による発電出力として別に用意された表示器に表示する場合がある。そのために、交流電力あるいは交流電流を検出するための測定器たとえばACCT、DCCTあるいはシャント抵抗などの電流検出器が必要になるが、この発明におけるフィルタ出力電流を検出するためのシャント抵抗で共用することができる。
Moreover, the value of the alternating current power or alternating current output to the alternating current electric power grid |
以上のように、この実施の形態1では、シャント抵抗9によりフィルタ出力電流を検出、ACCT13により相間コンデンサ8cに流れる電流を検出し、それらを演算することによってインバータ出力電流を求めるように構成したため、ACCTに2本の線を通す作業がなくなり、製造時の作業性が改善される。
また、インバータ出力電流に比べ、フィルタ回路6のコンデンサ電流は小さい値なので、ACCT13の電流容量を小さいものにすることができ、したがってACCTのサイズの小型化、低価格化を実現することができる。
また、コンデンサ8a、8b、8cの容量比と、相間コンデンサ8cに流れる電流により、コンデンサ8a、8b、8cに流れる電流を演算するように構成したため、コンデンサ電流を検出する電流検出器は1個で済む。
さらに、検出されたインバータ出力電流の特性は、従来技術と比べて、ゲイン特性の変動が小さく、位相特性変化も小さいので、制御安定性の面からより好ましい特性である。
また、シャント抵抗9により検出されるフィルタ出力電流は、出力表示などの他の用途にも使用可能であるため、系統連系インバータ装置として、さらに安価に構成できる。
As described above, in the first embodiment, the filter output current is detected by the
Further, since the capacitor current of the
Further, since the current flowing in the
Furthermore, the detected inverter output current characteristic is more preferable from the viewpoint of control stability because the fluctuation of the gain characteristic is small and the change of the phase characteristic is small as compared with the prior art.
Further, since the filter output current detected by the
なお、図1では、フィルタ回路6のコンデンサ8a、8bの他の一端がフルブリッジインバータ回路5の低電圧側に接続される場合を示したが、図5に示したように、フィルタ回路6のコンデンサ8a、8bの他の一端をフルブリッジインバータ回路5の高電圧側に接続しても、その構成に対応した演算に変更することによって、同様にインバータ出力電流を算出できるので、同じ効果を得ることができる。
1 shows the case where the other ends of the
実施の形態2.
図6は、この発明を実施するための実施の形態2における系統連系インバータ装置の構成図である。この実施の形態2は、実施の形態1にあった相間コンデンサ8cを省いた構成である。フィルタ回路6のコンデンサ8a、8bはその他の一端同士が接続され、さらにフルブリッジインバータ回路5の低電圧側に接続される。コンデンサ8a、8bの他の一端同士が接続された点とフルブリッジインバータ回路5の低電圧側との間の電流経路がACCT13を貫通するように構成される。
FIG. 6 is a configuration diagram of a grid-connected inverter device in the second embodiment for carrying out the present invention. In the second embodiment, the interphase capacitor 8c used in the first embodiment is omitted. The other ends of the
実施の形態2においては、インバータ出力電流Iioは、フィルタ出力電流Ifouと、コンデンサ8a、8bを流れる電流Iun、Iwnとの演算によって求めるものである。次にその演算方法について説明する。 まず、U相が正の半周期の場合を考える。このとき、フルブリッジインバータ回路5のU相アーム出力から出力されたインバータ出力電流(Iiou)は、コンデンサ8aに流れる電流Iun、フィルタ出力電流Ifouに分流する。すなわち、
Iiou = Iun + Ifou
また、U相が負の半周期(すなわちW相が正の半周期)の場合も同様にして、
Iiow = Iwn + Ifow
なお、Ifowはシャント抵抗9により検出できる電流(Ifou)と同じ値なので、Ifouと置き換えることができる。
Iiow = Iwn + Ifou
ここで、フルブリッジインバータ回路5のPWM制御では、前述したように、U相が正の半周期においては、W相アームの高電圧側スイッチング素子Cがオフ、低電圧側スイッチング素子Dがオンに固定されるので、コンデンサ8bには高周波電流が流れない。同様に、U相が負の半周期においては、U相アームの高電圧側スイッチング素子Aがオフ、低電圧側スイッチング素子Bがオンに固定されるので、コンデンサ8aには高周波電流が流れない。したがって、コンデンサ8aあるいはコンデンサ8bのいずれか片方の電流を監視するだけでは全周期にわたっての高周波成分を検出することができない。実施の形態2では、ACCT13により、コンデンサ8a、8b両方の電流を監視しているので、全周期にわたって高周波成分を検出することができる。
以上により、U相が正の半周期の場合はIun + Ifou、W相が正の半周期の場合はIwn + Ifouにより、高周波成分を含んだインバータ出力電流(Iio)が得られることになる。
In the second embodiment, the inverter output current Iio is obtained by calculating the filter output current Ifou and the currents Iun and Iwn flowing through the
Iiou = Iun + Ifou
Similarly, when the U phase has a negative half cycle (ie, the W phase has a positive half cycle)
Iiow = Iwn + Ifow
Note that Ifow has the same value as the current (Ifou) that can be detected by the
Iiow = Iwn + Ifou
Here, in the PWM control of the full-
Thus, an inverter output current (Iio) including a high frequency component is obtained by Iun + Ifou when the U phase is a positive half cycle and by Iwn + Ifou when the W phase is a positive half cycle.
以上のように、実施の形態2では、シャント抵抗9によりフィルタ出力電流を検出、ACCT13によりフィルタ回路6のコンデンサ8a、8bの他の一端同士が接続された点とフルブリッジインバータ回路5の低電圧側との間の電流経路に流れる電流を検出し、それらを演算することによってインバータ出力電流を求めるように構成したため、実施の形態1と同様にACCTに2本の線を通す作業がなくなり、製造時の作業性が改善される。
また、インバータ出力電流に比べ、フィルタ回路6のコンデンサ8a、8bに流れる電流は小さい値なので、ACCT13の電流容量を小さいものにすることができ、したがってACCTのサイズの小型化、低価格化を実現することができる。
また、コンデンサ8a、8bの他の一端同士が接続された点と、フルブリッジインバータ回路5の低電圧側との間の電流経路の電流を検出するように構成したため、コンデンサ電流を検出する電流検出器は1個で済む。
As described above, in the second embodiment, the filter output current is detected by the
Further, since the current flowing through the
Moreover, since it comprised so that the current of the current path | route between the point where the other end of capacitor |
なお、図6では、フィルタ回路6のコンデンサ8a、8bの他の一端がフルブリッジインバータ回路5の低電圧側に接続される場合を示したが、図7に示したように、フィルタ回路6のコンデンサ8a、8bの他の一端をフルブリッジインバータ回路5の高電圧側に接続しても同じ効果を得ることができる。
FIG. 6 shows the case where the other ends of the
実施の形態3.
図8は、この発明を実施するための実施の形態3における系統連系インバータ装置の演算手段のブロック図である。この実施の形態3では演算手段として、演算器17が使われており、演算器17以外の構成については、図1に示した構成図と同じである。なお、この実施の形態3では演算器17として、DSPおよびDSPのソフトウェアによって構成される演算器が使われている。なお、演算器17はマイクロコンピュータや論理回路によって構成してもよい。
ACCTが電流の交流成分しか検出できないのに対して、シャント抵抗は電流の交流成分も直流成分も検出することができる。シャント抵抗によって取り込まれたIfouの電流データは、Iioの演算前に平均化などにより、直流成分を含まない交流成分のみの電流に加工することがある。たとえば交流電力系統3に出力されるフィルタ出力電流Ifouを別に用意された表示器に表示する場合などでは、演算により直流成分を除去した交流分のみの値を表示する必要がある。そして、演算により直流成分を除去した交流分のみのIfouを使用することは、Iioの演算においても何ら問題はない。
ここで、実施の形態3においては、演算器17に入力され、Iioの演算に用いられるフィルタ出力電流Ifouとして、直流成分が除去されていないものを使用する。この直流成分を含んだIfouと、相間コンデンサ8cを流れる電流Iuwとで演算されたインバータ出力電流Iioには、やはり直流成分が含まれていることになる。
ところで、交流電力系統に直流成分が重畳していることは望ましくないため、系統連系インバータ装置から交流電力系統に出力する電流に含まれる直流成分には上限値が規定されている。したがって、系統連系インバータ装置はフィルタ出力電流に含まれる直流成分を規定された上限値以下に抑制する必要がある。前述のようにして得られた直流成分を含むIioを用いてフルブリッジインバータ回路5をPWM制御することで、フィルタ出力電流Ifoから直流成分そのものを除去することが可能となる。すなわち正方向に直流成分が重畳されているのなら、その直流成分を相殺するように負方向にバイアスさせて出力するようにフルブリッジインバータ回路5をPWM制御する。これによって交流電力系統3には直流成分が除去あるいは抑制されたフィルタ出力電流を出力することができる。
従来の構成では、ACCTによりインバータ出力電流を検出していたため、直流成分を検出するためには別途DCCTあるいはシャント抵抗を追加する必要があった。なお、シャント抵抗は検出部と演算部の電位が異なるため、絶縁増幅器および絶縁電源をさらに伴う必要があり、いずれの場合も高価であった。実施の形態3では、インバータ出力電流Iioを検出する構成とほぼ同じ構成で直流成分を検出できるため、装置が安価に実現できる。
FIG. 8 is a block diagram of computing means of the grid interconnection inverter device in the third embodiment for carrying out the present invention. In the third embodiment, a computing unit 17 is used as the computing means, and the configuration other than the computing unit 17 is the same as that shown in FIG. In the third embodiment, as the computing unit 17, a computing unit constituted by DSP and DSP software is used. The computing unit 17 may be constituted by a microcomputer or a logic circuit.
The ACCT can detect only the AC component of the current, whereas the shunt resistor can detect both the AC component and the DC component of the current. Ifou current data captured by a shunt resistor may be processed into an AC component-only current that does not include a DC component by averaging or the like before the calculation of Iio. For example, in the case where the filter output current Ifou output to the
Here, in the third embodiment, the filter output current Ifou that is input to the calculator 17 and is used for the calculation of Iio is the one from which the DC component is not removed. The inverter output current Iio calculated by the Ifou including the DC component and the current Iuw flowing through the interphase capacitor 8c also includes the DC component.
By the way, since it is not desirable that the DC component is superimposed on the AC power system, an upper limit value is defined for the DC component included in the current output from the grid-connected inverter device to the AC power system. Therefore, the grid-connected inverter device needs to suppress the direct current component included in the filter output current to be equal to or less than the prescribed upper limit value. By performing PWM control of the full
In the conventional configuration, since the inverter output current is detected by the ACCT, it is necessary to add a DCCT or a shunt resistor separately to detect the DC component. In addition, since the potential of the detection unit and the calculation unit is different from each other, the shunt resistor needs to be further accompanied by an insulation amplifier and an insulation power source, and is expensive in both cases. In the third embodiment, since the direct current component can be detected with substantially the same configuration as that for detecting the inverter output current Iio, the apparatus can be realized at low cost.
以上のように、実施の形態3では、シャント抵抗9によりフィルタ出力電流を検出、ACCT13により相間コンデンサ8cに流れる電流を検出し、それらを演算することによってインバータ出力電流を求めるように構成したため、ACCTに貫通させる電線が1本ですみ、製造時の作業性が改善できる。
また、インバータ出力電流に比べ、相間コンデンサ8cに流れる電流は小さい値なのでACCT13の電流容量を小さいものにすることができ、したがってACCTのサイズの小型化、低価格化を実現することができる。
また、シャント抵抗9により直流成分が含まれたフィルタ出力電流を検出し、それを演算に用いることによってインバータ出力電流に含まれる直流成分を安価に検出することができる。
As described above, in the third embodiment, the filter output current is detected by the
Further, since the current flowing through the interphase capacitor 8c is smaller than the inverter output current, the current capacity of the
Further, by detecting the filter output current including the DC component by the
なお、実施の形態3は、図1で示される構成であってその演算器は図8で示されるものとしたが、図5、図6、図7で示される構成であっても、演算器を図8に示したものとすれば、同様な効果を得ることができる。 Although the third embodiment has the configuration shown in FIG. 1 and the arithmetic unit thereof is shown in FIG. 8, the arithmetic unit is not limited to the configuration shown in FIG. 5, FIG. 6, or FIG. As shown in FIG. 8, similar effects can be obtained.
実施の形態4.
図9は、この発明を実施するための実施の形態4における系統連系インバータ装置の構成図である。フルブリッジインバータ回路5の各相アームの高電圧側スイッチング素子と低電圧側スイッチング素子との接続部すなわち各相アーム出力に、シャント抵抗18a、18bを経由してフィルタ回路6の入力が接続されている。シャント抵抗18a、18bによって得られる信号は絶縁増幅回路19a、19bに入力され、絶縁増幅回路19a、19bの出力は演算手段に入力される。そして、この実施の形態4では演算手段として、DSPおよびDSPのソフトウェアによって構成される演算器21が使われている。なお、演算器21はマイクロコンピュータや論理回路によって構成してもよい。なお、絶縁増幅回路19a、19bを駆動する電源は、絶縁電源回路20a、20bによって与えられる。絶縁電源回路20a、20bとしては、フルブリッジインバータ回路5のスイッチング素子を駆動するためのゲート電源を共用することができる。また、演算器21のブロック図を図10に示す。演算器21は、シャント抵抗18aによって検出されるインバータ出力電流Iiouと、シャント抵抗18bによって検出されるインバータ出力電流Iiowとにより、インバータ出力電流Iioを演算する。その演算方法を以下説明する。
FIG. 9 is a configuration diagram of a grid interconnection inverter device according to the fourth embodiment for carrying out the present invention. The input of the
U相が正の半周期の場合、フルブリッジインバータ回路5のU相アーム出力から出力されたインバータ出力電流(Iiou)は、シャント抵抗18aにより直接検出することができる。しかし、U相が負の半周期の場合には、シャント抵抗18aにより検出できる電流は、W相アーム出力から出力されたインバータ出力電流(Iiow)からフィルタ回路6によってその高周波成分を除去されたのちにU相アームに戻ってきた電流である。したがって、シャント抵抗18aで検出できるインバータ出力電流は、U相が正の半周期時は高周波分を含むが、U相が負の半周期時は高周波分を含まないものになる。逆に、シャント抵抗18bで検出できるインバータ出力電流は、U相が正の半周期時は高周波分を含まず、U相が負の半周期時は高周波分を含むものになる。フルブリッジインバータ回路5のPWM制御には高周波分を含んだインバータ出力電流が必要なので、演算器21は、シャント抵抗18a、18bによって得られた半周期ごとに高周波成分が含まれているIiou、Iiowの和をとって、全周期に高周波成分を含んだIioを得るようにしている。なお、演算器21の出力としては、Iiou、Iiowの和をとった値をそのまま使用(2*Iio)してもいいし、和をとった後に2で割った値(Iio)でもいい。その違いについてはインバータ制御回路16でインバータ回路5を制御する際に対応すればよい。
When the U phase is a positive half cycle, the inverter output current (Iiou) output from the U phase arm output of the full
また、実施の形態4における系統連系インバータ装置のインバータ出力電流の検出特性は、図4に示した実施の形態1における系統連系インバータ装置のインバータ出力電流の検出特性と同等の特性すなわち、約1kHz付近より高い周波数帯では、従来装置における検出特性に比べて、ゲイン特性の変動が小さく、位相特性変化も小さくなる。すなわち、制御安定性の面からもより好ましい特性である。 Further, the detection characteristic of the inverter output current of the grid interconnection inverter device in the fourth embodiment is equivalent to the detection characteristic of the inverter output current of the grid interconnection inverter device in the first embodiment shown in FIG. In a frequency band higher than around 1 kHz, the fluctuation of the gain characteristic is small and the change of the phase characteristic is small compared to the detection characteristic in the conventional apparatus. That is, it is a more preferable characteristic from the viewpoint of control stability.
以上のように、実施の形態4では、シャント抵抗18a、18bにより各相毎にインバータ出力電流を検出し、その演算によりインバータ出力電流Iioを求めるように構成したため、ACCTを使用しなくてもよくなった。したがってACCTに配線を通す作業が不要となり、製造時の作業性がさらに改善できる。
また、検出されたインバータ出力電流の特性は、従来技術と比べて、ゲイン特性の変動が小さく、位相特性変化も小さいので、制御安定性の面からより好ましい特性である。
さらに、シャント抵抗18a、18bを増幅する絶縁増幅回路19a、19bの電源として、フルブリッジインバータ回路5のスイッチング素子を駆動するためのゲート電源を供給する絶縁電源回路20a、20bを共用することが可能であるため、別途追加する必要がなく、装置の小型化、低価格化を実現することができる。
As described above, in the fourth embodiment, the inverter output current is detected for each phase by the
In addition, the detected inverter output current characteristic is more preferable from the viewpoint of control stability because the gain characteristic variation is smaller and the phase characteristic change is smaller than in the prior art.
Furthermore, it is possible to share the insulated power supply circuits 20a and 20b for supplying the gate power for driving the switching elements of the full
実施の形態5.
図11は、この発明を実施するための実施の形態5における系統連系インバータ装置の演算手段のブロック図である。この実施の形態5では演算手段として演算器22が使われており、演算器22以外の構成については、図9に示した実施の形態4における系統連系インバータ装置の構成図と同じである。なお、この実施の形態5では演算器22として、DSPおよびDSPのソフトウェアによって構成される演算器が使われている。なお、演算器22はマイクロコンピュータや論理回路によって構成してもよい。
実施の形態5においては、入力されたIiou、Iiowは直流成分を含んだ値とする。この直流成分を含んだIiou、Iiowによって、直流成分を含んだIioを演算によって求める。
この直流成分を含んだIioにより、フルブリッジインバータ回路5をPWM制御することで、フィルタ出力電流Ifoに含まれていた直流成分を除去することが可能となる。すなわち正方向に直流成分が重畳されているのなら、その直流成分を相殺するように負方向にバイアスさせて出力するようにフルブリッジインバータ回路5をPWM制御する。これによって交流電力系統3には直流成分が抑制されたフィルタ出力電流を出力することができる。
従来の構成では、ACCTによりインバータ出力電流を検出していたため、直流成分を検出するためには別途DCCTあるいはシャント抵抗を追加する必要があった。なお、シャント抵抗は検出部と演算部の電位が異なるため、絶縁増幅器および絶縁電源をさらに伴う必要があり、いずれの場合も高価であった。実施の形態5では、Iioを検出する構成とほぼ同じ構成で直流成分を検出できるため、装置が安価に実現できる。
FIG. 11 is a block diagram of computing means of the grid-connected inverter device in the fifth embodiment for carrying out the present invention. In the fifth embodiment, a
In the fifth embodiment, input Iiou and Iiow are values including a DC component. Iio including the DC component is obtained by calculation using Iiou and Iiow including the DC component.
By performing PWM control of the full
In the conventional configuration, since the inverter output current is detected by the ACCT, it is necessary to add a DCCT or a shunt resistor separately to detect the DC component. In addition, since the potential of the detection unit and the calculation unit is different from each other, the shunt resistor needs to be further accompanied by an insulation amplifier and an insulation power source, and is expensive in both cases. In the fifth embodiment, since the direct current component can be detected with almost the same configuration as that for detecting Iio, the apparatus can be realized at low cost.
以上のように、実施の形態5では、シャント抵抗18a、18bにより各相毎にインバータ出力電流を検出し、その演算によりインバータ出力電流Iioを求めるように構成したため、ACCTを使用しなくてもよくなった。したがってACCTに配線を通す作業が不要となり、製造時の作業性がさらに改善できる。
また、シャント抵抗18a、18bにより直流成分が含まれた各相のインバータ出力電流を検出し、それらを演算することによって直流成分が含まれた全周期にわたるインバータ出力電流を求めるように構成したため、インバータ出力電流に含まれる直流成分を安価に検出することができる。
As described above, in the fifth embodiment, since the inverter output current is detected for each phase by the
Further, since the inverter output current of each phase including the DC component is detected by the
なお、実施の形態1〜5では系統連系インバータ装置が交流電力系統に連系して動作する場合について説明しているが、この発明は系統連系インバータ装置が交流電力系統に連系しないで動作する場合(たとえば自立運転の場合)であっても、インバータ出力電流の演算方法として利用できるものである。 In addition, although Embodiment 1-5 demonstrated the case where a grid connection inverter apparatus operate | moves linked to an AC power system, this invention does not link a grid connection inverter apparatus to an AC power system. Even when it operates (for example, in the case of self-sustained operation), it can be used as a method for calculating the inverter output current.
2 系統連系インバータ装置
5 フルブリッジインバータ回路
6 フィルタ回路
7 リアクトル
8 コンデンサ
9 シャント抵抗
11 演算器
13 ACCT
16 インバータ制御回路
17 演算器
18 シャント抵抗
21 演算器
22 演算器
2 System
16 Inverter control circuit 17 Calculator 18 Shunt resistor 21
Claims (8)
前記インバータ回路の各相アーム出力に接続され、高周波成分を除去するリアクトルおよびコンデンサからなるフィルタ回路と、
前記インバータ回路をPWM駆動する制御手段と、
前記フィルタ回路の出力電流を検出する第1の電流検出器と、
前記フィルタ回路のコンデンサ電流を検出する第2の電流検出器と、
前記フィルタ回路の出力電流と前記フィルタ回路のコンデンサ電流により高周波成分を含んだインバータ出力電流を演算する演算手段と、
を備えたことを特徴とする系統連系インバータ装置。 An inverter circuit composed of switching elements of a full bridge configuration that converts DC power to AC power;
A filter circuit comprising a reactor and a capacitor connected to each phase arm output of the inverter circuit to remove high-frequency components;
Control means for PWM driving the inverter circuit;
A first current detector for detecting an output current of the filter circuit;
A second current detector for detecting a capacitor current of the filter circuit;
An arithmetic means for calculating an inverter output current including a high frequency component by an output current of the filter circuit and a capacitor current of the filter circuit;
A grid-connected inverter device comprising:
を特徴とする請求項1記載の系統連系インバータ装置。 The computing means computes an inverter output current superimposed with a direct current component;
The grid interconnection inverter apparatus according to claim 1.
前記第2の電流検出器はACCTであること、
を特徴とする請求項1または請求項2記載の系統連系インバータ装置。 The first current detector is a shunt resistor;
The second current detector is an ACCT;
The grid-connected inverter device according to claim 1 or 2, characterized by the above-mentioned.
を特徴とする請求項1ないし請求項3のいずれかに記載の系統連系インバータ装置。 The control means PWM-drives one switching element of one arm of the inverter circuit, inverts and drives the other switching element to the one switching element, and turns off one switching element of the other arm, Repeating the cycle of turning on the other switching element;
The grid interconnection inverter device according to any one of claims 1 to 3.
前記第2の電流検出器は前記相間コンデンサの電流を検出するACCTであること、
を特徴とする請求項1ないし請求項4のいずれかに記載の系統連系インバータ装置。 The filter circuit has an interphase capacitor connected between at least the phase outputs of the reactor,
The second current detector is an ACCT for detecting a current of the interphase capacitor;
The grid interconnection inverter apparatus according to any one of claims 1 to 4, wherein
前記第2の電流検出器は前記各コンデンサの両方の電流を検出するACCTであること、
を特徴とする請求項1ないし請求項4のいずれかに記載の系統連系インバータ装置。 The filter circuit has a capacitor connected at least one end to each phase output end of the reactor, and connected at the other end to one of the high voltage side or the low voltage side of the input of the inverter circuit,
The second current detector is an ACCT that detects both currents of the capacitors;
The grid interconnection inverter apparatus according to any one of claims 1 to 4, wherein
前記インバータ回路の各相アーム出力に接続され、高周波成分を除去するリアクトルおよびコンデンサからなるフィルタ回路と、
前記インバータ回路の一方のアームの一方のスイッチング素子をPWM駆動し、他方のスイッチング素子を前記一方のスイッチング素子に対し反転駆動させるとともに、他方のアームの一方のスイッチング素子をオフ、他方のスイッチング素子をオンする周期を繰り返して、前記インバータ回路をPWM駆動する制御手段と、
前記インバータ回路の各相アーム出力と前記フィルタ回路のリアクトルの一端との間に挿入され、各相アーム出力電流をそれぞれ個別に検出するシャント抵抗と、
前記各相アーム出力電流の和により高周波成分を含んだインバータ出力電流を演算する演算手段と、
を備えたことを特徴とする系統連系インバータ装置。 An inverter circuit composed of switching elements of a full bridge configuration that converts DC power to AC power;
A filter circuit comprising a reactor and a capacitor connected to each phase arm output of the inverter circuit to remove high-frequency components;
One switching element of one arm of the inverter circuit is PWM-driven, and the other switching element is inverted and driven with respect to the one switching element, and one switching element of the other arm is turned off and the other switching element is turned off. Control means for PWM driving the inverter circuit by repeating the turn-on cycle;
A shunt resistor that is inserted between each phase arm output of the inverter circuit and one end of the reactor of the filter circuit, and detects each phase arm output current individually;
Arithmetic means for calculating an inverter output current including a high frequency component by the sum of the respective phase arm output currents;
A grid-connected inverter device comprising:
を特徴とする請求項7記載の系統連系インバータ装置。 The computing means computes an inverter output current superimposed with a direct current component;
The grid interconnection inverter apparatus according to claim 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179423A JP5640541B2 (en) | 2010-08-10 | 2010-08-10 | Grid-connected inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179423A JP5640541B2 (en) | 2010-08-10 | 2010-08-10 | Grid-connected inverter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012039813A true JP2012039813A (en) | 2012-02-23 |
JP5640541B2 JP5640541B2 (en) | 2014-12-17 |
Family
ID=45851162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010179423A Expired - Fee Related JP5640541B2 (en) | 2010-08-10 | 2010-08-10 | Grid-connected inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5640541B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013163780A1 (en) * | 2012-05-02 | 2013-11-07 | 上海康威特吉能源技术有限公司 | Alternately parallel-connected grid-connected inverter and control method therefor |
KR101343590B1 (en) | 2012-08-28 | 2013-12-19 | 엘지전자 주식회사 | Grid connected bi-directional inverters and photovoltaic system including the same |
EP2738931A4 (en) * | 2012-09-20 | 2015-07-22 | Fuji Electric Co Ltd | Power conversion device |
JP2019058019A (en) * | 2017-09-22 | 2019-04-11 | 三菱電機株式会社 | Electric power converter |
CN110621872A (en) * | 2017-04-13 | 2019-12-27 | 福伊特专利有限公司 | Hydroelectric power plant for regulating the frequency of an electrical network and method for operating same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06292365A (en) * | 1992-10-30 | 1994-10-18 | Fuji Electric Co Ltd | Method and device for controlling pwm inverter |
JPH0947040A (en) * | 1995-07-31 | 1997-02-14 | Nissin Electric Co Ltd | Dc flow-out correction circuit for transformerless inverter |
JPH09308263A (en) * | 1996-05-16 | 1997-11-28 | Mitsubishi Electric Corp | System interconnection inverter |
JP2007014164A (en) * | 2005-07-01 | 2007-01-18 | Kawamura Electric Inc | System linkage inverter |
-
2010
- 2010-08-10 JP JP2010179423A patent/JP5640541B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06292365A (en) * | 1992-10-30 | 1994-10-18 | Fuji Electric Co Ltd | Method and device for controlling pwm inverter |
JPH0947040A (en) * | 1995-07-31 | 1997-02-14 | Nissin Electric Co Ltd | Dc flow-out correction circuit for transformerless inverter |
JPH09308263A (en) * | 1996-05-16 | 1997-11-28 | Mitsubishi Electric Corp | System interconnection inverter |
JP2007014164A (en) * | 2005-07-01 | 2007-01-18 | Kawamura Electric Inc | System linkage inverter |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013163780A1 (en) * | 2012-05-02 | 2013-11-07 | 上海康威特吉能源技术有限公司 | Alternately parallel-connected grid-connected inverter and control method therefor |
KR101343590B1 (en) | 2012-08-28 | 2013-12-19 | 엘지전자 주식회사 | Grid connected bi-directional inverters and photovoltaic system including the same |
EP2738931A4 (en) * | 2012-09-20 | 2015-07-22 | Fuji Electric Co Ltd | Power conversion device |
CN110621872A (en) * | 2017-04-13 | 2019-12-27 | 福伊特专利有限公司 | Hydroelectric power plant for regulating the frequency of an electrical network and method for operating same |
JP2019058019A (en) * | 2017-09-22 | 2019-04-11 | 三菱電機株式会社 | Electric power converter |
Also Published As
Publication number | Publication date |
---|---|
JP5640541B2 (en) | 2014-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240222978A1 (en) | Maximizing Power in a Photovoltaic Distributed Power System | |
CN109067154B (en) | Active filter and method for eliminating secondary resonance of train direct-current bus | |
JP5163734B2 (en) | 3-level inverter | |
US8319466B2 (en) | Modular line-to-ground fault identification | |
JP5223711B2 (en) | Uninterruptible power system | |
EP3116117B1 (en) | Inverter testing apparatus | |
CN104104247B (en) | Method and apparatus for converting direct current/alternating current power of bridge type | |
JP5640541B2 (en) | Grid-connected inverter device | |
JP2004215406A (en) | Motor driver for air conditioner | |
JP5894827B2 (en) | Ground fault detection device and grid-connected inverter system | |
CN108323224B (en) | Power conversion device and control method thereof | |
JP5254922B2 (en) | Power converter | |
US20170272006A1 (en) | Power conversion apparatus; motor driving apparatus, blower, and compressor, each including same; and air conditioner, refrigerator, and freezer, each including at least one of them | |
JPWO2014049779A1 (en) | Power converter | |
TWI462457B (en) | Single-phase three-wire three-port power converter system | |
JP5967702B2 (en) | Power converter | |
JP5331397B2 (en) | Power control device | |
JP5516107B2 (en) | Three-phase power converter | |
CN108767901A (en) | A kind of three-phase grid-connected inverter anti-backflow device and control method | |
JP5858420B2 (en) | Power converter | |
CN112083232B (en) | Capacitance value monitoring method for capacitor of modular multilevel converter | |
Lee et al. | Single-stage common-ground boost inverter (S 2 CGBI) for solar photovoltaic systems | |
Gopalakrishnan et al. | Space vector based modulation scheme for reducing capacitor RMS current in three-level diode-clamped inverter | |
JP6524000B2 (en) | Power converter | |
Sharma et al. | Analysis of Sinusoidal PWM and Space Vector PWM based diode clamped multilevel inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141013 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5640541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |