JP2012018948A - Board for device, light-emitting device and method of manufacturing board for device - Google Patents
Board for device, light-emitting device and method of manufacturing board for device Download PDFInfo
- Publication number
- JP2012018948A JP2012018948A JP2010153627A JP2010153627A JP2012018948A JP 2012018948 A JP2012018948 A JP 2012018948A JP 2010153627 A JP2010153627 A JP 2010153627A JP 2010153627 A JP2010153627 A JP 2010153627A JP 2012018948 A JP2012018948 A JP 2012018948A
- Authority
- JP
- Japan
- Prior art keywords
- mounting surface
- thermal via
- layer
- diameter
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000011521 glass Substances 0.000 claims abstract description 60
- 239000000843 powder Substances 0.000 claims abstract description 33
- 239000000919 ceramic Substances 0.000 claims abstract description 18
- 239000006112 glass ceramic composition Substances 0.000 claims abstract description 17
- 239000000945 filler Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 133
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 25
- 229910052709 silver Inorganic materials 0.000 claims description 25
- 239000004332 silver Substances 0.000 claims description 25
- 238000010030 laminating Methods 0.000 claims description 18
- 238000010304 firing Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 262
- 239000004020 conductor Substances 0.000 description 52
- 238000000034 method Methods 0.000 description 19
- 238000012546 transfer Methods 0.000 description 17
- 230000009477 glass transition Effects 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000011230 binding agent Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 238000005238 degreasing Methods 0.000 description 8
- 239000002904 solvent Substances 0.000 description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 238000010298 pulverizing process Methods 0.000 description 7
- 238000007650 screen-printing Methods 0.000 description 7
- 239000002002 slurry Substances 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 6
- 238000011049 filling Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000007606 doctor blade method Methods 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 239000004014 plasticizer Substances 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 239000001856 Ethyl cellulose Substances 0.000 description 3
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- BTANRVKWQNVYAZ-UHFFFAOYSA-N butan-2-ol Chemical compound CCC(C)O BTANRVKWQNVYAZ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 229920001249 ethyl cellulose Polymers 0.000 description 3
- 235000019325 ethyl cellulose Nutrition 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- IRIAEXORFWYRCZ-UHFFFAOYSA-N Butylbenzyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCC1=CC=CC=C1 IRIAEXORFWYRCZ-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- BJQHLKABXJIVAM-UHFFFAOYSA-N bis(2-ethylhexyl) phthalate Chemical compound CCCCC(CC)COC(=O)C1=CC=CC=C1C(=O)OCC(CC)CCCC BJQHLKABXJIVAM-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000008096 xylene Substances 0.000 description 2
- WUOACPNHFRMFPN-SECBINFHSA-N (S)-(-)-alpha-terpineol Chemical compound CC1=CC[C@@H](C(C)(C)O)CC1 WUOACPNHFRMFPN-SECBINFHSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004803 Di-2ethylhexylphthalate Substances 0.000 description 1
- MQIUGAXCHLFZKX-UHFFFAOYSA-N Di-n-octyl phthalate Natural products CCCCCCCCOC(=O)C1=CC=CC=C1C(=O)OCCCCCCCC MQIUGAXCHLFZKX-UHFFFAOYSA-N 0.000 description 1
- IHWJXGQYRBHUIF-UHFFFAOYSA-N [Ag].[Pt] Chemical compound [Ag].[Pt] IHWJXGQYRBHUIF-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- OVKDFILSBMEKLT-UHFFFAOYSA-N alpha-Terpineol Natural products CC(=C)C1(O)CCC(C)=CC1 OVKDFILSBMEKLT-UHFFFAOYSA-N 0.000 description 1
- 229940088601 alpha-terpineol Drugs 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 235000019441 ethanol Nutrition 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 239000006060 molten glass Substances 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005987 sulfurization reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
Abstract
Description
本発明は、素子を搭載する素子用基板、素子用基板に搭載された発光素子と素子用基板とを有する発光装置、及び素子用基板の製造方法に関する。 The present invention relates to an element substrate on which an element is mounted, a light emitting device including a light emitting element mounted on the element substrate and the element substrate, and a method for manufacturing the element substrate.
近年、発光ダイオード(Light Emitting Diode;LED)素子(チップ)の高輝度、白色化に伴い、照明、各種ディスプレイ、大型液晶TVのバックライト等としてLED素子等の発光素子を用いた白色光を発光する発光装置が使用されている。 In recent years, with the increase in brightness and whiteness of light emitting diode (LED) elements (chips), white light is emitted using light emitting elements such as LED elements as backlights for lighting, various displays, and large liquid crystal TVs. A light emitting device is used.
このような発光装置は、耐候性に優れていないと、屋外等で長期間使用できない。また、発光装置は、光取り出し効率が低いと、同じ駆動電力に対して十分な発光輝度を得られない。また、発光装置は、放熱に優れていないと、LED素子の高輝度化に伴って発熱量が増加し、その温度が過度に上昇するため、十分な発光輝度を得られない。従って、LED素子等の発光素子を搭載するための素子用基板としては、耐候性、光取り出し効率、放熱のそれぞれの特性についての要求仕様を満たす必要がある。そのため、素子用基板として低温同時焼成セラミックス基板(以下「LTCC基板」という。)が広く使用されている。 Such a light-emitting device cannot be used outdoors for a long time unless it has excellent weather resistance. Further, if the light extraction efficiency of the light emitting device is low, sufficient light emission luminance cannot be obtained for the same driving power. In addition, if the light emitting device is not excellent in heat dissipation, the amount of heat generated increases as the brightness of the LED element increases, and the temperature rises excessively, so that sufficient light emission luminance cannot be obtained. Therefore, the element substrate for mounting a light emitting element such as an LED element needs to satisfy the required specifications for the respective characteristics of weather resistance, light extraction efficiency, and heat dissipation. Therefore, a low-temperature co-fired ceramic substrate (hereinafter referred to as “LTCC substrate”) is widely used as a device substrate.
LTCC基板は、例えば、セラミックス層と、セラミックス層のそれぞれ表面及び裏面に形成された表面導体層及び裏面導体層と、セラミックス層を貫通し、表面導体層と裏面導体層とを接続する貫通導体を有する(例えば特許文献1参照)。 The LTCC substrate includes, for example, a ceramic layer, a front conductor layer and a rear conductor layer formed on the front and rear surfaces of the ceramic layer, and a through conductor that penetrates the ceramic layer and connects the front conductor layer and the rear conductor layer. (For example, refer to Patent Document 1).
このようなLTCC基板には、例えば発光素子が搭載される搭載面からその反対面に貫通するように金属等の高熱伝導材料からなるサーマルビアが設けられ、搭載面と反対面との間の伝熱抵抗を低減させている。サーマルビアは、セラミックス層を形成するためのグリーンシートに、グリーンシートを貫通する貫通孔を形成し、形成された貫通孔に金属等の高熱伝導材料(通常は、導電性材料でもある)を含む導電ペーストを充填し、焼成することによって形成される。サーマルビアとして、例えば発光素子より小さいものを複数配置するLTCC基板の例や、発光素子と略同等の大きさのものを1つのみ配置するLTCC基板の例が開示されている(例えば特許文献2参照)。 Such an LTCC substrate is provided with a thermal via made of a high thermal conductive material such as a metal so as to penetrate from the mounting surface on which the light emitting element is mounted to the opposite surface thereof, and is transmitted between the mounting surface and the opposite surface. Thermal resistance is reduced. The thermal via forms a through-hole penetrating the green sheet in the green sheet for forming the ceramic layer, and the formed through-hole includes a high thermal conductive material such as metal (usually also a conductive material). It is formed by filling a conductive paste and baking it. For example, an example of an LTCC substrate in which a plurality of thermal vias smaller than a light emitting element are arranged, or an example of an LTCC substrate in which only one having a size approximately the same as the light emitting element is arranged is disclosed (for example, Patent Document 2). reference).
ところが、上記したLTCC基板のような発光素子を搭載する素子用基板では、次のような問題がある。 However, an element substrate on which a light emitting element such as the above-described LTCC substrate is mounted has the following problems.
特許文献2に記載されているような素子用基板では、ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物にバインダー等を添加してスラリーを調製し、これをドクターブレード法等によりシート状に成形し、乾燥させることによって、グリーンシートを作製する。そして、作製したグリーンシートを複数枚積層して形成した積層体を焼成することによって、素子用基板を得る。それぞれのグリーンシートの同一の位置に、グリーンシートを貫通するように例えばパンチングによって貫通孔が形成されており、形成された貫通孔に金属等の導電材料を含む導電ペーストが充填されているため、グリーンシートを積層して焼成することによって、素子用基板を貫通するようにサーマルビアが設けられる。
In the element substrate as described in
しかし、グリーンシートを積層する際に位置合わせ精度の限界に起因してグリーンシートの位置がずれるか、又はグリーンシートに貫通孔を形成する際にパンチングの加工精度の限界に起因して貫通孔の位置がずれることがある。このような各層における貫通孔の位置ずれが発生すると、各層におけるサーマルビア間の接触面積が減少する。接触面積が減少すると、サーマルビアの伝熱抵抗が増大し、発光素子の搭載面から反対面に向けての放熱特性が低下する。 However, when the green sheets are stacked, the position of the green sheet is shifted due to the limit of alignment accuracy, or when the through hole is formed in the green sheet, The position may shift. When such positional deviation of the through holes in each layer occurs, the contact area between the thermal vias in each layer decreases. When the contact area decreases, the heat transfer resistance of the thermal via increases, and the heat dissipation characteristics from the mounting surface of the light emitting element toward the opposite surface deteriorate.
また、上記した問題は、素子用基板に発光素子を搭載する場合のみならず、昨今では素子の駆動周波数の高速化に伴って発熱量が増大している例えばパワー系半導体素子等の各種の半導体素子を搭載する場合にも共通する。 In addition, the above-described problem is not only in the case where a light emitting element is mounted on an element substrate, but also in recent years, various types of semiconductors such as power-based semiconductor elements, in which the amount of heat generation has increased as the driving frequency of the element has increased. This is also common when mounting elements.
本発明は上記の点に鑑みてなされたものであり、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成されるサーマルビアの伝熱抵抗の増大を防止できる素子用基板、発光装置及び素子用基板の製造方法を提供する。 The present invention has been made in view of the above points, and when a green sheet is laminated to form a laminate, the heat transfer of the formed thermal via is also performed when the position of the through hole of each layer is displaced. Provided are a device substrate, a light emitting device, and a method for manufacturing the device substrate, which can prevent an increase in resistance.
上記の課題を解決するために本発明では、次に述べる手段を講じたことを特徴とするものである。 In order to solve the above problems, the present invention is characterized by the following measures.
本発明は、ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物の焼結体よりなり、半導体素子が搭載される搭載面を有する基板本体と、前記搭載面から前記搭載面の反対面である非搭載面に貫通するように前記基板本体に設けられ、前記搭載面から前記非搭載面に向かって複数の層が積層されてなるサーマルビアとを有し、前記サーマルビアは、積層する層のうち互いに接する少なくとも任意の二層において、前記搭載面側のサーマルビアの径が前記非搭載面側のサーマルビアの径よりも小さいことを特徴とする、素子用基板を提供する。 The present invention consists of a sintered body of a glass ceramic composition containing glass powder and a ceramic filler, and has a substrate body having a mounting surface on which a semiconductor element is mounted, and a non-surface opposite from the mounting surface to the mounting surface. A thermal via that is provided in the substrate body so as to penetrate the mounting surface, and in which a plurality of layers are laminated from the mounting surface toward the non-mounting surface; Provided is an element substrate characterized in that the diameter of the thermal via on the mounting surface side is smaller than the diameter of the thermal via on the non-mounting surface side in at least any two layers that are in contact with each other.
径の小さいサーマルビアを有する層は、前記搭載面側の最表層であることが好ましい。また、前記サーマルビアは、前記搭載面から所定距離の範囲内で、各層における前記サーマルビアの径が、前記搭載面側の最表層から前記非搭載面に向かって順次増大することが好ましい。また、前記サーマルビアは、各層における前記サーマルビアの径が、前記搭載面側の最表層から前記非搭載面側の最表層まで順次増大することが好ましい。 The layer having a thermal via having a small diameter is preferably the outermost layer on the mounting surface side. Moreover, it is preferable that the diameter of the thermal via in each layer gradually increases from the outermost layer on the mounting surface side toward the non-mounting surface within a predetermined distance from the mounting surface. In the thermal via, it is preferable that the diameter of the thermal via in each layer sequentially increases from the outermost layer on the mounting surface side to the outermost layer on the non-mounting surface side.
また、互いに接する2つの層における前記サーマルビアの径の差は、30μm以上60μm以下であることが好ましい。また、径の小さいサーマルビアを有する層における前記サーマルビアの径が100μm以上200μm以下であり、かつ、前記サーマルビアの近傍における前記搭載面の最高部と最低部との高低差が5μm以下であることが好ましい。また、前記サーマルビアは、銀を含み、前記サーマルビアの径が大きい層ほど、前記層における前記サーマルビア中の銀の含有率が大きいことが好ましい。また、前記半導体素子は、発光素子であることが好ましい。 The difference in diameter of the thermal vias in the two layers in contact with each other is preferably 30 μm or more and 60 μm or less. Further, the diameter of the thermal via in the layer having the thermal via having a small diameter is 100 μm or more and 200 μm or less, and the height difference between the highest part and the lowest part of the mounting surface in the vicinity of the thermal via is 5 μm or less. It is preferable. Moreover, it is preferable that the thermal via contains silver, and the larger the diameter of the thermal via, the larger the silver content in the thermal via in the layer. The semiconductor element is preferably a light emitting element.
また、本発明は、本発明に係る素子用基板と、前記搭載面に搭載されている前記発光素子とを有する発光装置を提供する。 Moreover, this invention provides the light-emitting device which has the board | substrate for elements based on this invention, and the said light emitting element mounted in the said mounting surface.
また、本発明は、ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物の焼結体よりなり、半導体素子が搭載される搭載面を有する基板本体と、前記搭載面から前記搭載面の反対面である非搭載面に貫通するように前記基板本体に設けられ、前記搭載面から前記非搭載面に向かって複数の層が積層されてなるサーマルビアとを有し、前記サーマルビアは、積層する層のうち互いに接する少なくとも任意の二層において、前記搭載面側のサーマルビアの径が前記非搭載面側のサーマルビアの径より小さい、素子用基板の製造方法であって、金属粉末およびガラス粉末を含有する導体ペーストが充填された貫通孔を備えた、前記ガラスセラミックス組成物よりなるグリーンシートを、複数積層してなる積層体を焼成する焼成工程を有し、前記積層体は、互いに接する少なくとも任意の二層において、前記搭載面側のグリーンシートにおける前記貫通孔の径が、前記非搭載面側のグリーンシートにおける前記貫通孔の径よりも小さい、素子用基板の製造方法を提供する。 The present invention also includes a substrate body having a mounting surface on which a semiconductor element is mounted, and a surface opposite to the mounting surface from the mounting surface, which is made of a sintered body of a glass ceramic composition including glass powder and a ceramic filler. A thermal via provided in the substrate body so as to penetrate a certain non-mounting surface, and a plurality of layers stacked from the mounting surface toward the non-mounting surface, and the thermal via is a layer to be stacked A method of manufacturing a device substrate, wherein the diameter of the thermal via on the mounting surface side is smaller than the diameter of the thermal via on the non-mounting surface side in at least any two layers in contact with each other. A firing step of firing a laminate formed by laminating a plurality of green sheets made of the glass ceramic composition, each having a through-hole filled with a conductive paste containing The laminated body has at least two arbitrary layers in contact with each other, and the diameter of the through hole in the green sheet on the mounting surface side is smaller than the diameter of the through hole in the green sheet on the non-mounting surface side, A method for manufacturing a device substrate is provided.
本発明によれば、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成されるサーマルビアの伝熱抵抗の増大を防止できる。 According to the present invention, when forming a laminated body by laminating green sheets, it is possible to prevent an increase in the heat transfer resistance of the formed thermal via even when the position of the through hole of each layer is displaced.
次に、本発明を実施するための形態について図面と共に説明する。
(実施の形態)
始めに図1から図5を参照し、実施の形態に係る素子用基板及び発光装置について説明する。図1は、本実施の形態に係る素子用基板1の一例を示す断面図である。図2は、本実施の形態(第1の態様、後で説明)に係る素子用基板1におけるサーマルビア6の近傍を拡大して示す断面図である。図3は、比較例に係る素子用基板について、グリーンシートを積層する際に位置ずれした場合のサーマルビアの近傍を拡大して示す断面図である。図4は、本実施の形態(第1の態様)に係る素子用基板1について、グリーンシートを積層する際に位置ずれするときのサーマルビアの近傍を拡大して示す断面図である。図5は、搭載面21における最高部と最低部との間の高低差を説明するための断面図である。
Next, a mode for carrying out the present invention will be described with reference to the drawings.
(Embodiment)
First, an element substrate and a light emitting device according to an embodiment will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing an example of an
素子用基板1は、基板本体2、接続端子3、外部電極端子4、貫通導体5、及びサーマルビア6を有している。
The
基板本体2は、ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物の焼結体からなり、一方の主面(図中、上側)として、発光素子が搭載される搭載面21を有している。搭載面21の略中央部は、実際に発光素子の搭載される搭載部22となっている。また、基板本体2は、他方の主面として、発光素子の搭載されない非搭載面23を有している。非搭載面23は、主面である搭載面21の反対面である。基板本体2は、発光素子の搭載時、その後の使用時における損傷等を抑制する観点から、例えば抗折強度が250MPa以上となるものであることが好ましい。
The
搭載面21には、発光素子と電気的に接続される接続端子3が設けられている。また非搭載面23には、外部回路と電気的に接続される外部電極端子4が設けられている。そして、基板本体2の内部に、これら接続端子3と外部電極端子4とを電気的に接続する貫通導体5が設けられている。
The mounting
伝熱抵抗を低減するためのサーマルビア6は、搭載面21から非搭載面23に貫通するように基板本体2に設けられており、搭載面21から非搭載面23に向かって複数の層が積層されてなる。
The thermal via 6 for reducing the heat transfer resistance is provided in the
ここでは、図2に示すように、基板本体2において6つの層2−1〜2−6が積層されている例について説明する。搭載面側最表層2−1を第1の層2−1とし、非搭載面側最表層2−6を第6の層2−6とし、搭載面側最表層2−1と非搭載面側最表層2−6との間の層を、搭載面側最表層2−1側から順次、第2の層2−2、第3の層2−3、第4の層2−4、第5の層2−5とする。また、第1の層2−1から第6の層2−6までの各層におけるサーマルビア61〜66の径を、D1、D2、D3、D4、D5、D6とする。
Here, as shown in FIG. 2, an example in which six layers 2-1 to 2-6 are stacked in the
なお、基板本体2において積層される層数は、6つに限定されるものではなく、2以上の複数の数のいずれであってもよい(後述する第1の態様から第3の態様においても同様)。
Note that the number of layers stacked in the
各層におけるサーマルビア61〜66には、その層の上面及び下面に、サーマルビア61〜66の径D1〜D6よりも若干大きい径を有するランド7が設けられていてもよい。ランド7は、各層におけるサーマルビア61〜66の接触面積を増大させるために設けられるものである。
The
また、図1に示すように、サーマルビア6は、搭載部22の直下に複数設けられていてもよい。
Further, as shown in FIG. 1, a plurality of
本発明におけるサーマルビアは、積層する層のうち互いに接する少なくとも任意の二層において、搭載面側のサーマルビアの径が非搭載面側のサーマルビアの径よりも小さいことを特徴とするが、これには、主に3つの態様がある。なお、3つの態様以外に、各態様をマイナー変更してもよい。 The thermal via in the present invention is characterized in that the diameter of the thermal via on the mounting surface side is smaller than the diameter of the thermal via on the non-mounting surface side in at least any two layers in contact with each other among the layers to be laminated. There are mainly three modes. In addition to the three modes, each mode may be changed slightly.
まず、第1の態様は、積層される全ての層(積層される層数が6の場合、6層の全て)において、上記関係を有する場合である。第2の態様は、発光素子搭載面から、途中の層(例えば、積層される層数が6の場合、第1の層から第3の層)まで上記関係を有し、上記関係を有する層のうち最も非搭載面側にある層と残りの層(例えば、第3の層と、第4の層から第6の層)ではサーマルビアの径が同一の場合である。 First, a 1st aspect is a case where it has the said relationship in all the layers laminated | stacked (when the number of laminated | stacked layers is 6, all 6 layers). The second aspect has the above relationship from the light emitting element mounting surface to an intermediate layer (for example, when the number of stacked layers is 6, the first layer to the third layer), and the layer having the above relationship This is a case where the diameter of the thermal via is the same in the layer on the most non-mounting surface side and the remaining layers (for example, the third layer and the fourth to sixth layers).
第3の態様は、積層する層のうち途中の互いに接する少なくとも二層において上記関係を有する場合である。第3の態様の例としては、例えば、積層される層数が6の場合、第1の層と第2の層のサーマルビアの径は同一で、第3の層と第4の層のサーマルビアの径に上記関係があり、第4の層と、第5および第6の層のサーマルビアの径は同一であるような場合である。以下、第1の態様から順に説明する。
[第1の態様]
本実施の形態に係る素子用基板1では、図2に示すように、サーマルビア6は、各層におけるサーマルビア61〜66の径D1〜D6が、搭載面側最表層2−1から非搭載面側最表層2−6まで順次増大する。
A 3rd aspect is a case where it has the said relationship in the at least 2 layer which mutually contact | connects the middle among the layers to laminate | stack. As an example of the third mode, for example, when the number of stacked layers is 6, the diameters of the thermal vias of the first layer and the second layer are the same, and the thermals of the third layer and the fourth layer are the same. This is a case where the diameter of the via has the above relationship and the diameters of the thermal vias of the fourth layer and the fifth and sixth layers are the same. Hereinafter, the first aspect will be described in order.
[First aspect]
In the
従来の素子用基板101では、例えば図3に示すように、基板本体102において6つの層102−1〜102−6が積層されているとき、各層におけるサーマルビア161〜166の径が、搭載面側最表層102−1から非搭載面側最表層102−6まで同一である。従って、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときは、各層におけるサーマルビア161〜166の間の接触面積が減少することがあり、又は各層におけるサーマルビア106の間で断線することがある。その結果、形成されるサーマルビア106の伝熱抵抗が増大する。
In the
一方、本実施の形態に係る素子用基板1では、各層におけるサーマルビア61〜66の径が、搭載面側最表層2−1から非搭載面側最表層2−6まで順次増大する。従って、図4に示すように、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、各層におけるサーマルビア61〜66の間の接触面積が減少すること、又は各層におけるサーマルビア61〜66の間の断線を防止できる。そして、形成されるサーマルビア6の伝熱抵抗の増大を防止できる。
On the other hand, in the
また、搭載面側最表層2−1におけるサーマルビア61の径D1が100μm未満である場合、伝熱抵抗が増大し、放熱性が低下するおそれがある。また、搭載面側最表層2−1におけるサーマルビア61の径D1が200μmを超える場合、非搭載面側最表層2−6におけるサーマルビア66の径D6が大きくなりすぎるため、図5を用いて後述するように、充填される導体ペーストの表面平坦性が低下するか、形成されるサーマルビア6の表面平坦性が低下することがある。従って、搭載面側最表層2−1におけるサーマルビア61の径D1は、100μm以上200μm以下であることが好ましい。これにより、導体ペーストの表面平坦性を低下させることなく、放熱性を確保できる。 Moreover, when the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is less than 100 μm, the heat transfer resistance may increase, and the heat dissipation may be deteriorated. Further, when the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 exceeds 200 μm, the diameter D6 of the thermal via 66 in the non-mounting surface side outermost layer 2-6 becomes too large. As will be described later, the surface flatness of the conductor paste to be filled may decrease, or the surface flatness of the thermal via 6 to be formed may decrease. Accordingly, the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is preferably 100 μm or more and 200 μm or less. Thereby, heat dissipation is securable without reducing the surface flatness of the conductor paste.
また、互いに接する2つの層におけるサーマルビア6の径の差が30μm未満である場合、グリーンシートを積層する際に位置ずれによりサーマルビア6の断線が発生しやすくなる。一般的なグリーンシートを積層する際に位置合わせ精度の限界、及びグリーンシートに貫通孔を形成する際にパンチングの加工精度の限界が、20μm程度であるからである。 In addition, when the difference in the diameter of the thermal via 6 in the two layers that are in contact with each other is less than 30 μm, the thermal via 6 is likely to be disconnected due to misalignment when the green sheets are stacked. This is because the limit of alignment accuracy when laminating a general green sheet and the limit of punching processing accuracy when forming a through hole in the green sheet are about 20 μm.
一方、互いに接する2つの層におけるサーマルビア6の径の差が60μmを超える場合、非搭載面側最表層2−6におけるサーマルビア6の径が大きくなりすぎ、サーマルビア6の配置の自由度が制限される。従って、互いに接する2つの層におけるサーマルビア6の径の差は、30μm以上60μm以下であることが好ましい。図2に示す例では、D2−D1、D3−D2、D4−D3、D5−D4、D6−D5のいずれも、30μm以上60μm以下であることが好ましい。これにより、サーマルビア6の配置の自由度も確保しつつ、グリーンシートを積層する際に位置ずれによるサーマルビア6の断線を防止できる。
On the other hand, if the difference between the diameters of the
また、各層におけるグリーンシートの厚さTが70μm未満である場合、製造時に、グリーンシートを取り扱う際に、グリーンシートが切れるか、又は伸びることがあり、グリーンシートを積層する際の位置ずれによりサーマルビア6の断線が発生しやすくなる。一方、各層の厚さTが200μmを超える場合、グリーンシートに形成されるサーマルビア形成用の貫通孔の径に対する高さの比(アスペクト比)が大きくなり、貫通孔に導体ペーストを充填する際に、導体ペーストを十分充填できないおそれがある。 In addition, when the thickness T of the green sheet in each layer is less than 70 μm, the green sheet may be cut or stretched when the green sheet is handled at the time of manufacture. Disconnection of the via 6 is likely to occur. On the other hand, when the thickness T of each layer exceeds 200 μm, the ratio of the height to the diameter of the through hole for forming the thermal via formed in the green sheet (aspect ratio) becomes large, and the conductor paste is filled in the through hole. In addition, there is a possibility that the conductor paste cannot be sufficiently filled.
具体的には、搭載面側最表層2−1におけるサーマルビア61の径D1が100μmであるときに、各層の厚さTが200μmを超える場合、サーマルビア形成用の貫通孔のアスペクト比率が2より大きくなるため、貫通孔に導体ペーストを十分充填できない。従って、各層におけるグリーンシートの厚さTは、70μm以上200μm以下であることが好ましい。これにより、グリーンシートを取り扱う際に、グリーンシートが切れるか、又は伸びることを防止でき、かつ、貫通孔に導体ペーストを十分充填できる。 Specifically, when the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is 100 μm and the thickness T of each layer exceeds 200 μm, the aspect ratio of the through hole for forming the thermal via is 2 Since it becomes larger, the through-hole cannot be sufficiently filled with the conductive paste. Accordingly, the thickness T of the green sheet in each layer is preferably 70 μm or more and 200 μm or less. As a result, when the green sheet is handled, the green sheet can be prevented from being cut or stretched, and the through-hole can be sufficiently filled with the conductive paste.
すなわち、複数の層の各層の厚さTは、70μm以上200μm以下であることが好ましい。 That is, the thickness T of each layer of the plurality of layers is preferably 70 μm or more and 200 μm or less.
また、搭載面側最表層2−1におけるサーマルビア61の径D1が100μm未満である場合、貫通孔に導体ペーストを充填する際に、導体ペーストを十分充填できないおそれがある。すなわち、図5(a)に示すように、サーマルビア6を形成する際に、貫通孔の周縁での搭載面21における最高部と最低部との高低差ΔHが5μmを超えるおそれがある。一方、搭載面側最表層2−1におけるサーマルビア61の径D1が200μmを超える場合、貫通孔に導体ペーストを充填する際に、充填される導体ペーストの表面平坦性が低下するおそれがある。
Moreover, when the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is less than 100 μm, there is a possibility that the conductor paste cannot be sufficiently filled when filling the through hole with the conductor paste. That is, as shown in FIG. 5A, when the thermal via 6 is formed, the height difference ΔH between the highest part and the lowest part on the mounting
また、貫通孔に導体ペーストが充填されているグリーンシートを焼成する際に、導体ペーストが流動し、形成されるサーマルビア6の表面平坦性が低下するおそれがある。すなわち、図5(b)に示すように、サーマルビア6を形成する際に、貫通孔の周縁での搭載面21における最高部と最低部との間の高低差ΔHが5μmを超えるおそれがある。従って、搭載面側最表層2−1におけるサーマルビア61の径D1は、100μm以上200μm以下であることが好ましい。これによって、サーマルビア6の近傍における搭載面21の最高部と最低部との高低差ΔHを5μm以下にできる。
Moreover, when baking the green sheet with which the through-hole is filled with the conductor paste, a conductor paste may flow and the surface flatness of the thermal via 6 formed may fall. That is, as shown in FIG. 5B, when forming the thermal via 6, the height difference ΔH between the highest part and the lowest part of the mounting
ここで、最高部とは、搭載面21の中で最も高い部分のことであり、通常はサーマルビア6が設けられている付近が最高部となる。一方、最低部とは、搭載面21の中で最も低い部分のことであり、通常は隣接するサーマルビア6どうしの中間点付近が最低部となる。そして、高低差ΔHは、最高部と最低部との高さの差として求められる。高低差ΔHは平坦度を現す指標となるものであり、このような高低差ΔHが5μm以下であれば、十分に伝熱抵抗の小さいものとなり、また発光素子の傾きも効果的に抑制される。
Here, the highest part is the highest part of the mounting
また、サーマルビア6の径が大きい層ほど、グリーンシートを焼成してサーマルビア6を形成する際に、導体ペーストが流動し、形成されるサーマルビア6の表面平坦性が低下するおそれがある。従って、サーマルビア6が銀を含んでいるときは、サーマルビア6の径が大きい層ほど、すなわち、非搭載面23側の層ほど、導体ペースト中の銀の含有率が大きいことが好ましい。これにより、非搭載面23側の層ほど、導体ペーストが流動しにくくなり、サーマルビア6の変形を防止できる。
In addition, the larger the diameter of the thermal via 6, the more the conductor paste flows when the green sheet is baked to form the thermal via 6, and the surface flatness of the formed thermal via 6 may be lowered. Therefore, when the thermal via 6 contains silver, it is preferable that the layer with the larger diameter of the thermal via 6, that is, the layer on the
すなわち、サーマルビア6は、サーマルビア6の径が大きい層ほど、すなわち、非搭載面23側の層ほど、導体ペースト中の銀の含有率が大きいことが好ましい。
That is, it is preferable that the thermal via 6 has a larger silver content in the conductor paste as the diameter of the thermal via 6 is larger, that is, as the layer is closer to the
このような構成とすることで、搭載面21、特に搭載部22の平坦度を向上させることができ、伝熱抵抗を低減し、また発光素子を搭載したときの傾きも抑制できる。
With such a configuration, the flatness of the mounting
なお、サーマルビア6は、必ずしも搭載部22の直下にある必要はなく、その近傍に設けられていてもよい。また、サーマルビア6は、必ずしも搭載部22より小さいものである必要はなく、搭載部22と略同様の大きさのものであってもよい。
The thermal via 6 does not necessarily have to be directly below the mounting
また、搭載部22には、図6に示すように、例えば表面粗さRaが0.1μm以下のガラス膜8を設けてもよい。図6は、ガラス膜8が設けられている素子用基板1の別の例を示す断面図である。一般的なLTCC基板の表面粗さRaが0.5μm程度であることから、このようなガラス膜8を搭載部22に設けることで、より平坦性を向上させることができる。なお、表面粗さRaは算術平均粗さRaのことであり、算術平均粗さRaの値は、JIS:B0601(1994年)の3「定義された算術平均粗さの定義及び表示」によって表されるものである。
Further, as shown in FIG. 6, for example, the mounting
また、搭載される半導体素子が発光素子の場合、搭載部22には、発光素子が発光する光を可能な限り前方に反射することを目的として銀反射膜を設けてもよい。反射膜の構成材料としては経済性及び反射率の点から銀を用いるのが好ましい。反射膜が銀の場合、その表面には銀の酸化や硫化を防止するため、ガラス膜(ガラスオーバーコート膜ともいう。)が銀反射膜を覆うように設けられてもよい。
When the semiconductor element to be mounted is a light emitting element, the mounting
以上、本実施の形態に係る素子用基板1について一例を挙げて説明したが、本発明の趣旨に反しない限度において、また必要に応じて、その構成を適宜変更できる。既に説明したように、サーマルビア6の個数、配置については、適宜変更できる。また、搭載面21には、例えば発光素子の光を反射する枠体(リフレクタ)等を設けてもよい。
As described above, the
なお、サーマルビア6の、基板本体2を貫通する方向の垂直な断面が円形形状でなくてもよく、例えば矩形形状でもよい。サーマルビア6の基板本体2を貫通する方向の垂直な断面が矩形形状の場合は、各層における、例えばその矩形を構成する辺の長さが、搭載面側最表層2−1から非搭載面側最表層2−6まで順次増大すればよい。ただし、金型の製作が容易である等の理由により、サーマルビア6の基板本体2を貫通する方向の垂直な断面が円形形状であることが好ましい。
In addition, the vertical cross section of the thermal via 6 in the direction penetrating the
本実施の形態に係る発光装置10は、例えば図7に示すように、素子用基板1の搭載部22にLED素子等の発光素子11が搭載されたものである。図7は、本実施の形態に係る発光装置10の一例を示す断面図である。発光素子11は、搭載部22に接着剤12を用いて固定され、その図示しない電極がボンディングワイヤ13によって接続端子3に電気的に接続されている。そして、発光素子11やボンディングワイヤ13を覆うようにモールド材14が設けられて発光装置10が構成されている。
In the
本実施の形態に係る発光装置10によれば、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成されるサーマルビア6の伝熱抵抗の増大を防止できる。従って、発光素子11の過度な温度上昇を抑制し、高輝度に発光させることができる。また、サーマルビア6の伝熱抵抗の増大を防止しつつ、搭載面21におけるサーマルビア6の径を、表面平坦性を向上させるための適切な範囲の径にできる。これにより、発光素子11の傾きが抑制されるために、その損傷や光軸ずれが抑制されたものとできる。このような本実施の形態に係る発光装置10は、例えば携帯電話や大型液晶ディスプレイ等のバックライト、自動車用あるいは装飾用の照明、その他の光源として好適に用いることができる。
According to the
次に、図8を参照し、本実施の形態に係る素子用基板の製造方法について説明する。図8は、本実施の形態に係る素子用基板の製造方法における工程の一部を模式的に示す図である。なお、以下の説明では、その製造に用いる部材について、完成品の部材と同一の符号を付して説明する。 Next, with reference to FIG. 8, the manufacturing method of the element substrate according to the present embodiment will be described. FIG. 8 is a diagram schematically showing a part of the process in the method for manufacturing an element substrate according to the present embodiment. In the following description, the members used for the manufacture will be described with the same reference numerals as those of the finished product.
素子用基板1は、例えば図8に示すようにして得ることができる。まず、互いに異なる径を有する未焼成サーマルビア6が形成された、未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、及び未焼成非搭載面側最表層部材2−6を製造し、これらを積層して積層体を形成し、形成した積層体を未焼成素子用基板1とする。そして、未焼成素子用基板1を、脱脂、焼成を行うことによって、素子用基板1を得ることができる。
The
未焼成搭載面側最表層部材2−1は、例えば搭載面側最表層用グリーンシート2a−1に、未焼成サーマルビア61を形成すると共に、搭載面21に未焼成接続端子3及び未焼成貫通導体5を形成することにより製造できる。未焼成本体部材2−2〜2−5は、例えば4つの本体用グリーンシート2a−2〜2a−5に、その両主面を貫通するように未焼成サーマルビア62、63、64、65を形成することによって、製造できる。
The unsintered mounting surface side outermost layer member 2-1 forms the unsintered thermal via 61 on the mounting surface side outermost layer
また、未焼成非搭載面側最表層部材2−6は、例えば非搭載面側最表層用グリーンシート2a−6に、その両主面を貫通するように未焼成サーマルビア66を形成すると共に、非搭載面23に未焼成外部電極端子4や未焼成貫通導体5を形成することによって、製造できる。ここで、未焼成サーマルビア6は、搭載面側最表層用グリーンシート2a−1、本体用グリーンシートの各層2a−2〜2a−5、及び非搭載面側最表層用グリーンシート2a−6における未焼成サーマルビア61〜66の径が、搭載面側最表層2−1から非搭載面側最表層2−6まで順次増大している。
Further, the unfired non-mounting surface side outermost layer member 2-6 is formed, for example, on the non-mounting surface side outermost layer
搭載面側最表層用グリーンシート2a−1、本体用グリーンシート2a−2〜2a−5、及び非搭載面側最表層用グリーンシート2a−6は、以下のようにして製造できる。まず、ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物にバインダー、必要に応じて可塑剤、溶剤等を添加してスラリーを調製する。そして、調製したスラリーを、ドクターブレード法等によりシート状に成形し、乾燥させることによって製造する。
The mounting surface side outermost layer
ガラス粉末は、必ずしも限定されるものではないものの、ガラス転移点(Tg)が550℃以上700℃以下のものが好ましい。ガラス転移点(Tg)が550℃未満の場合、脱脂が困難となるおそれがあり、700℃を超える場合、収縮開始温度が高くなり、寸法精度が低下するおそれがある。 The glass powder is not necessarily limited, but a glass transition point (Tg) of 550 ° C. or higher and 700 ° C. or lower is preferable. When the glass transition point (Tg) is less than 550 ° C., degreasing may be difficult. When the glass transition point (Tg) exceeds 700 ° C., the shrinkage start temperature becomes high and the dimensional accuracy may be lowered.
また、850℃以上900℃以下で焼成したときに結晶が析出するものであることが好ましい。結晶が析出しないものの場合、十分な機械的強度を得ることができないおそれがある。さらに、DTAにより測定される結晶化ピーク温度(Tc)が880℃以下のものが好ましい。結晶化ピーク温度(Tc)が880℃を超える場合、寸法精度が低下するおそれがある。 Moreover, it is preferable that a crystal | crystallization precipitates when it bakes at 850 degreeC or more and 900 degrees C or less. In the case where crystals do not precipitate, there is a possibility that sufficient mechanical strength cannot be obtained. Furthermore, the thing whose crystallization peak temperature (Tc) measured by DTA is 880 degrees C or less is preferable. When the crystallization peak temperature (Tc) exceeds 880 ° C., the dimensional accuracy may be lowered.
このようなガラス粉末としては、例えばSiO2を57mol%以上65mol%以下、B2O3を13mol%以上18mol%以下、CaOを9mol%以上23mol%以下、Al2O3を3mol%以上8mol%以下、K2OおよびNa2Oから選ばれる少なくとも一方を合計で0.5mol%以上6mol%以下含有するものが好ましい。このようなものを用いることで、より搭載面21の平坦度を向上させることが容易となる。
As such glass powder, for example, SiO 2 is 57 mol% or more and 65 mol% or less, B 2 O 3 is 13 mol% or more and 18 mol% or less, CaO is 9 mol% or more and 23 mol% or less, and Al 2 O 3 is 3 mol% or more and 8 mol% or less. hereinafter, those containing less 0.5 mol% or more 6 mol% of at least one in total selected from K 2 O and Na 2 O are preferred. By using such a thing, it becomes easy to improve the flatness of the mounting
ここで、SiO2は、ガラスのネットワークフォーマとなるものである。SiO2の含有率が57mol%未満の場合、安定なガラスを得ることが難しく、また化学的耐久性も低下するおそれがある。一方、SiO2の含有率が65mol%を超える場合、ガラス溶融温度やガラス転移点(Tg)が過度に高くなるおそれある。SiO2の含有率は、好ましくは58mol%以上、より好ましくは59mol%以上、特に好ましくは60mol%以上である。また、SiO2の含有率は、好ましくは64mol%以下、より好ましくは63mol%以下である。 Here, SiO 2 serves as a glass network former. When the content of SiO 2 is less than 57 mol%, it is difficult to obtain a stable glass and the chemical durability may be lowered. On the other hand, when the content of SiO 2 exceeds 65 mol%, the glass melting temperature and the glass transition point (Tg) may be excessively high. The content of SiO 2 is preferably 58 mol% or more, more preferably 59 mol% or more, and particularly preferably 60 mol% or more. The content of SiO 2 is preferably less 64 mol%, more preferably not more than 63 mol%.
B2O3は、ガラスのネットワークフォーマとなるものである。B2O3の含有率が13mol%未満の場合、ガラス溶融温度やガラス転移点(Tg)が過度に高くなるおそれがある。一方、B2O3の含有率が18mol%を超える場合、安定なガラスを得ることが難しく、また化学的耐久性も低下するおそれがある。B2O3の含有率は、好ましくは14mol%以上、より好ましくは15mol%以上である。また、B2O3の含有率は、好ましくは17mol%以下、より好ましくは16mol%以下である。
B 2 O 3 is a glass network former. If the content of B 2 O 3 is less than 13 mol%, there is a possibility that the glass melting temperature or the glass transition point (Tg) becomes too high. On the other hand, when the content of B 2 O 3 exceeds 18 mol%, it is difficult to obtain a stable glass, and the chemical durability may be lowered. The B 2 O 3 content is preferably at least: 14 mol%, more preferably more than 15 mol%. The content of
Al2O3は、ガラスの安定性、化学的耐久性、および強度を高めるために添加される。Al2O3の含有率が3mol%未満の場合、ガラスが不安定となるおそれがある。一方、Al2O3の含有率が8mol%を超える場合、ガラス溶融温度やガラス転移点(Tg)が過度に高くなるおそれがある。Al2O3の含有率は、好ましくは4mol%以上、より好ましくは5mol%以上である。また、Al2O3の含有率は、好ましくは7mol%以下、より好ましくは6mol%以下である。 Al 2 O 3 is added to increase the stability, chemical durability, and strength of the glass. When the content of Al 2 O 3 is less than 3 mol%, the glass may become unstable. On the other hand, when the content of Al 2 O 3 exceeds 8 mol%, the glass melting temperature and the glass transition point (Tg) may be excessively high. The content of Al 2 O 3 is preferably 4 mol% or more, more preferably 5 mol% or more. Further, the content of Al 2 O 3 is preferably less 7 mol%, more preferably at most 6 mol%.
CaOは、ガラスの安定性や結晶の析出性を高めると共に、ガラス溶融温度やガラス転移点(Tg)を低下させるために添加される。CaOの含有率が9mol%未満の場合、ガラス溶融温度が過度に高くなるおそれがある。一方、CaOの含有率が23mol%を超える場合、ガラスが不安定となるおそれがある。CaOの含有率は、好ましくは12mol%以上、より好ましくは13mol%以上、特に好ましくは14mol%以上である。また、CaOの含有率は、好ましくは22mol%以下、より好ましくは21mol%以下、特に好ましくは20mol%以下である。 CaO is added to increase glass stability and crystal precipitation, and to lower the glass melting temperature and the glass transition point (Tg). If the CaO content is less than 9 mol%, the glass melting temperature may be excessively high. On the other hand, if the CaO content exceeds 23 mol%, the glass may become unstable. The content of CaO is preferably 12 mol% or more, more preferably 13 mol% or more, and particularly preferably 14 mol% or more. The CaO content is preferably 22 mol% or less, more preferably 21 mol% or less, and particularly preferably 20 mol% or less.
K2O、Na2Oは、ガラス転移点(Tg)を低下させるために添加される。K2OおよびNa2Oの合計した含有率が0.5mol%未満の場合、ガラス溶融温度やガラス転移点(Tg)が過度に高くなるおそれがある。一方、K2OおよびNa2Oの合計した含有率が6mol%を超える場合、化学的耐久性、特に耐酸性が低下するおそれがあり、電気的絶縁性も低下するおそれがある。K2OおよびNa2Oの合計した含有率は、0.8mol%以上5mol%以下であることが好ましい。 K 2 O and Na 2 O are added to lower the glass transition point (Tg). When K 2 O and Na 2 O summed content is less than 0.5 mol%, there is a possibility that the glass melting temperature or the glass transition point (Tg) becomes too high. On the other hand, when the total content of K 2 O and Na 2 O exceeds 6 mol%, chemical durability, particularly acid resistance may be lowered, and electrical insulation may be lowered. The total content of K 2 O and Na 2 O is preferably 0.8 mol% or more and 5 mol% or less.
なお、ガラス粉末は、必ずしも上記成分のみからなるものに限定されず、ガラス転移点(Tg)等の諸特性を満たす範囲で他の成分を含有できる。他の成分を含有する場合、その合計した含有率は10mol%以下であることが好ましい。 In addition, glass powder is not necessarily limited to what consists only of the said component, Other components can be contained in the range with which various characteristics, such as a glass transition point (Tg), are satisfy | filled. When it contains another component, it is preferable that the total content rate is 10 mol% or less.
ガラス粉末は、上記したようなガラス組成を有するガラスを溶融法によって製造し、乾式粉砕法や湿式粉砕法によって粉砕することにより得ることができる。湿式粉砕法の場合、溶媒として水を用いることが好ましい。粉砕は、例えばロールミル、ボールミル、ジェットミル等の粉砕機が使用できる。 The glass powder can be obtained by producing a glass having the above glass composition by a melting method and pulverizing it by a dry pulverization method or a wet pulverization method. In the case of the wet pulverization method, it is preferable to use water as a solvent. For the pulverization, for example, a pulverizer such as a roll mill, a ball mill, or a jet mill can be used.
ガラス粉末の50%粒径(D50)は0.5μm以上2μm以下であることが好ましい。ガラス粉末の50%粒径が0.5μm未満の場合、ガラス粉末が凝集しやすく、取り扱いが困難となると共に、均一に分散させることが困難となる。一方、ガラス粉末の50%粒径が2μmを超える場合、ガラス軟化温度の上昇や焼結不足が発生するおそれがある。粒径の調整は、例えば粉砕後に必要に応じて分級することにより得られる。 The 50% particle size (D 50 ) of the glass powder is preferably 0.5 μm or more and 2 μm or less. When the 50% particle size of the glass powder is less than 0.5 μm, the glass powder is likely to aggregate, making it difficult to handle and uniformly dispersing. On the other hand, when the 50% particle size of the glass powder exceeds 2 μm, the glass softening temperature may increase or the sintering may be insufficient. Adjustment of the particle size can be obtained, for example, by classifying as necessary after pulverization.
一方、セラミックスフィラーとしては、従来からLTCC基板の製造に用いられるものを特に制限なく用いることができ、例えばアルミナ粉末、ジルコニア粉末、またはアルミナ粉末とジルコニア粉末との混合物を好適に用いることができる。セラミックスフィラーの50%粒径(D50)は、例えば0.5μm以上4μm以下であることが好ましい。 On the other hand, as the ceramic filler, those conventionally used for the production of LTCC substrates can be used without particular limitation. For example, alumina powder, zirconia powder, or a mixture of alumina powder and zirconia powder can be suitably used. The 50% particle size (D 50 ) of the ceramic filler is preferably, for example, from 0.5 μm to 4 μm.
このようなガラス粉末とセラミックスフィラーとを、例えばガラス粉末が30質量%以上50質量%以下、それに対応してセラミックスフィラーが70質量%以下50質量%以上となるように配合、混合することによりガラスセラミックス組成物を得ることができる。また、このガラスセラミックス組成物に、バインダー、必要に応じて可塑剤、溶剤等を添加することによりスラリーを得ることができる。 By mixing and mixing such glass powder and ceramic filler, for example, glass powder is 30% by mass to 50% by mass and correspondingly ceramic filler is 70% by mass to 50% by mass. A ceramic composition can be obtained. Moreover, a slurry can be obtained by adding a binder and, if necessary, a plasticizer, a solvent, and the like to the glass ceramic composition.
バインダーとしては、例えばポリビニルブチラール、アクリル樹脂等を好適に用いることができる。可塑剤としては、例えばフタル酸ジブチル、フタル酸ジオクチル、フタル酸ブチルベンジル等が使用できる。また、溶剤としては、トルエン、キシレン、ブタノール等の有機溶剤を好適に用いることができる。 As the binder, for example, polyvinyl butyral, acrylic resin and the like can be suitably used. As the plasticizer, for example, dibutyl phthalate, dioctyl phthalate, butyl benzyl phthalate and the like can be used. Moreover, as a solvent, organic solvents, such as toluene, xylene, butanol, can be used suitably.
このスラリーをドクターブレード法等によりシート状に成形し、乾燥させることで、搭載面側最表層用グリーンシート2a−1、本体用グリーンシート2a−2〜2a−5、及び非搭載面側最表層用グリーンシート2a−6を製造できる。搭載面側最表層用グリーンシート2a−1には、未焼成サーマルビア61を形成すると共に、未焼成接続端子3や未焼成貫通導体5を形成して未焼成搭載面側最表層部材2−1とできる。
The slurry is formed into a sheet by a doctor blade method or the like, and dried to allow the mounting surface side outermost layer
本体用グリーンシート2a−2〜2a−5には、孔開け機等により形成した貫通孔に導体ペーストを充填することによって、未焼成サーマルビア62〜65を形成して未焼成本体部材2−2〜2−5とできる。非搭載面側最表層用グリーンシート2a−6には、未焼成サーマルビア66を形成すると共に、未焼成外部電極端子4や未焼成貫通導体5を形成して未焼成非搭載面側最表層部材2−6とできる。
The
未焼成サーマルビア6、未焼成外部電極端子4及び未焼成貫通導体5の形成方法は、特に限定されるものではなく、スクリーン印刷法により導体ペーストを塗布、充填することにより行うことができる。導体ペーストとしては、例えば銅、銀、金等を主成分とする金属粉末に、エチルセルロース等のビヒクル、必要に応じて溶剤等を添加してペースト状としたものが使用できる。
The formation method of the unfired thermal via 6, the unfired
前述したように、未焼成サーマルビア6については、非搭載面23側の層ほど、導体ペースト中の銀の含有率が大きいことが好ましい。銀を主成分とする導体ペーストを貫通孔に充填して未焼成サーマルビア6を形成する場合には、搭載面側最表層用グリーンシート2a−1の貫通孔に充填する導体ペーストにおける銀の成分を85質量%とできる。そして、搭載面側最表層用グリーンシート2a−1から非搭載面23側に向け、本体用グリーンシート2a−2〜2a−5及び非搭載面側最表層用グリーンシート2a−6の各層の貫通孔に充填する導体ペーストにおける銀の成分を、順次1〜2質量%ずつ、最大95質量%まで増加させることができる。
As described above, regarding the unfired thermal via 6, it is preferable that the silver content in the conductor paste is larger in the layer on the
また、ガラス膜8を設ける場合、未焼成搭載面側最表層部材2−1の搭載部22となる部分にスクリーン印刷法によりガラスペーストを塗布して未焼成ガラス膜8を形成する。ガラスペーストは、ガラス粉末に、エチルセルロース等のビヒクル、必要に応じて溶剤等を添加してペースト状としたものが使用できる。
Moreover, when providing the glass film 8, a glass paste is apply | coated by the screen printing method to the part used as the mounting
ガラス粉末としては、未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、及び未焼成非搭載面側最表層部材2−6と同時に焼成して膜状のガラスを得られるものであればよく、その50%粒径(D50)は0.5μm以上2μm以下であることが好ましい。また、ガラス膜8の表面粗さRaの調整は、例えばこのガラス粉末の粒度により行うことができる。 The glass powder is fired simultaneously with the unfired mounting surface side outermost layer member 2-1, the unfired main body members 2-2 to 2-5, and the unfired unmounted surface side outermost layer member 2-6. as long as the resulting glass, 50% particle size (D 50) is preferably at 0.5μm or 2μm or less. Moreover, adjustment of the surface roughness Ra of the glass film 8 can be performed, for example with the particle size of this glass powder.
また、反射膜を設ける場合、未焼成搭載面側最表層部材2−1の搭載部22となる部分にスクリーン印刷法により導電性の反射膜用ペーストを塗布して未焼成反射膜を形成する。このような反射膜の構成材料として、具体的には、銀、銀パラジウム混合物、銀白金混合物等が挙げられる。なお、本発明においては、経済性及び反射率の点から銀が好ましく用いられる。
Moreover, when providing a reflective film, the paste for conductive reflective films is apply | coated to the part used as the mounting
さらに、反射膜を保護するためのガラスオーバーコート膜を反射膜の上に形成する場合には、所望の成分からなるガラス粉末(例えば、mol%表示でSiO2:81.6%、B2O3:16.6%、K2O:1.8%など)を含むペーストを調製し、それをスクリーン印刷して上記反射膜と同様に焼成して形成する方法などが挙げられる。 Further, when a glass overcoat film for protecting the reflective film is formed on the reflective film, glass powder composed of a desired component (for example, SiO 2 : 81.6% in terms of mol%, B 2 O). 3 : 16.6%, K 2 O: 1.8%, etc.), and a method of forming the paste by screen printing and baking it in the same manner as the reflective film.
ここで反射膜の膜厚は、反射膜の構成材料や発光素子搭載用基板が用いられる発光装置の設計にもよるが、たとえば、銀反射膜を用いた場合には、十分な反射性能を得るために5μm以上であることが好ましく、経済性、基板本体との熱膨張率差による変形等を考慮すると50μm以下が好ましい。同様に、ガラスオーバーコート膜の膜厚としては、5〜50μmとするのが好ましい。 Here, the film thickness of the reflection film depends on the material of the reflection film and the design of the light emitting device using the light emitting element mounting substrate. For example, when a silver reflection film is used, sufficient reflection performance is obtained. Therefore, the thickness is preferably 5 μm or more, and is preferably 50 μm or less in consideration of economy, deformation due to a difference in thermal expansion coefficient from the substrate body, and the like. Similarly, the thickness of the glass overcoat film is preferably 5 to 50 μm.
未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、及び未焼成非搭載面側最表層部材2−6を重ね合わせて積層し、熱圧着により一体化した積層体を形成することによって、未焼成素子用基板1を形成できる。このとき、積層体である未焼成素子用基板1は、導体ペーストが充填された貫通孔を有し、ガラスセラミックス組成物よりなるグリーンシートである、未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、及び未焼成非搭載面側最表層部材2−6を複数積層した積層構造を有している。また、各層における貫通孔の径が、未焼成搭載面側最表層部材2−1から未焼成非搭載面側最表層部材2−6まで順次増大する。
The unfired mounting surface side outermost layer member 2-1, the unfired main body members 2-2 to 2-5, and the unfired non-mounting surface side outermost layer member 2-6 were laminated and laminated, and integrated by thermocompression bonding. By forming a laminated body, the
その後、バインダー等を除去するための脱脂を行い、ガラスセラミックス組成物等を焼結させるための焼成を行って素子用基板1とできる。
Thereafter, degreasing for removing the binder and the like is performed, and firing for sintering the glass ceramic composition and the like is performed to obtain the
脱脂は、例えば550℃で5時間保持することにより行うことができる。脱脂温度が低すぎるとバインダー等を十分に除去できないおそれがある。一方、脱脂温度は550℃程度、脱脂時間は5時間程度とすれば、十分にバインダー等を除去でき、これを超えるとかえって生産性等が低下するおそれがある。 Degreasing can be performed, for example, by holding at 550 ° C. for 5 hours. If the degreasing temperature is too low, the binder or the like may not be sufficiently removed. On the other hand, if the degreasing temperature is about 550 ° C. and the degreasing time is about 5 hours, the binder or the like can be sufficiently removed, and if it exceeds this, productivity and the like may be lowered.
また、焼成は、例えば850℃以上900℃以下の温度で20分以上60分以下保持することにより行うことができ、特に860℃以上880℃以下の温度で行うことが好ましい。焼成温度が850℃未満、焼成時間が20分未満の場合、緻密なものが得られないおそれがある。一方、焼成温度は900℃程度、焼成時間は60分程度とすれば、十分に緻密なものが得られ、これを超えるとかえって生産性等が低下するおそれがある。また、銀を主成分とする金属粉末を含有する導体ペーストを用いた場合、焼成温度が880℃を超えると、過度に軟化するために所定の形状を維持できなくなるおそれがある。 Moreover, baking can be performed by hold | maintaining for 20 minutes or more and 60 minutes or less at the temperature of 850 degreeC or more and 900 degrees C or less, for example, and it is preferable to perform especially at the temperature of 860 degreeC or more and 880 degrees C or less. If the firing temperature is less than 850 ° C. and the firing time is less than 20 minutes, a dense product may not be obtained. On the other hand, if the firing temperature is about 900 ° C. and the firing time is about 60 minutes, a sufficiently dense product can be obtained, and if it exceeds this, productivity and the like may be lowered. Moreover, when the conductor paste containing the metal powder which has silver as a main component is used, when a calcination temperature exceeds 880 degreeC, there exists a possibility that it may become impossible to maintain a predetermined shape, since it softens too much.
以上、素子用基板1の製造方法について説明したが、各部の形成順序等についても、素子用基板1の製造が可能な限度において適宜変更できる。
As described above, the manufacturing method of the
なお、本実施の形態では、素子用基板1の各層におけるサーマルビア61〜66の径が、未焼成搭載面側最表層部材2−1から未焼成非搭載面側最表層部材2−6まで順次増大する例について説明した。しかし、貫通孔の形状に関する特定の関係は、サーマルビア6である例に限定されるものではない。従って、素子用基板1の各層における貫通導体5の径が、未焼成搭載面側最表層部材2−1から未焼成非搭載面側最表層部材2−6まで順次増大するものであってもよい。これにより、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成される貫通導体5の電気抵抗が増大することを防止できる。
In the present embodiment, the diameters of the
また、本実施の形態では、素子用基板1に発光素子11が搭載される例について説明した。しかし、本実施の形態に係る素子用基板1は、発熱量が大きい例えばパワー系半導体素子等の各種の半導体素子を搭載する例にも適用可能である。
[第2の態様]
次に、図9を参照し、第2の態様に係る素子用基板及び発光装置について説明する。図9は、本変形例に係る素子用基板1aにおけるサーマルビア6aの近傍を拡大して示す断面図である。
In the present embodiment, the example in which the
[Second embodiment]
Next, the element substrate and the light emitting device according to the second aspect will be described with reference to FIG. FIG. 9 is an enlarged sectional view showing the vicinity of the thermal via 6a in the
第2の態様に係る素子用基板1aは、搭載面21から所定距離Lの範囲内で、各層におけるサーマルビア61〜66の径が、搭載面側最表層2−1から非搭載面23に向かって順次増大するものである。
In the
第2の態様における搭載面側最表層2−1は、本発明におけるサーマルビアの径の小さいサーマルビアを有する層及び搭載面側の最表層に相当する。また、本変形例における非搭載面側最表層2−6は、本発明における搭載面と反対面である非搭載面側の最表層に相当する。 The mounting surface side outermost layer 2-1 in the second embodiment corresponds to a layer having a thermal via with a small diameter of the thermal via and a mounting surface side outermost layer in the present invention. Moreover, the non-mounting surface side outermost layer 2-6 in this modification corresponds to the outermost layer on the non-mounting surface side that is the surface opposite to the mounting surface in the present invention.
素子用基板1aは、基板本体2、接続端子3、外部電極端子4、貫通導体5、及びサーマルビア6aを有し、サーマルビア6aの形状が異なる点を除き、例えば、図1を用いて説明した実施の形態に係る素子用基板1と同様にできる。
The
第2の態様に係る素子用基板1aでは、図9に示すように、サーマルビア6aは、搭載面21から所定距離Lの範囲内で、各層におけるサーマルビア61〜66の径が、搭載面側最表層2−1から非搭載面23に向かって順次増大する。そして、搭載面21から所定距離Lよりも大きい距離にある範囲では、すなわち搭載面21から所定距離Lの範囲外では、各層におけるサーマルビア61〜66の径は、略一定である。所定距離Lとして、例えば400μmとできる。なお、本明細書において、略一定とは、直径の差が5μm未満のことをいう。
In the
図9に示す例では、搭載面21から所定距離Lの範囲内で、サーマルビア61〜63の径D1〜D3が、搭載面側最表層(第1の層)2−1から第3の層2−3まで順次増大する。そして、搭載面21から所定距離Lの範囲外では、サーマルビア64〜66の径が、第4の層2−4から非搭載面側最表層(第6の層)2−6まで略一定である。
In the example shown in FIG. 9, the diameters D <b> 1 to D <b> 3 of the
これにより、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、各層におけるサーマルビア61〜66の間の接触面積が減少すること、又は各層におけるサーマルビア61〜66の間で断線を防止できる。そして、形成されるサーマルビア6aの伝熱抵抗の増大を防止できる。
Thereby, when forming the laminated body by laminating the green sheets, the contact area between the
第2の態様でも、搭載面側最表層2−1におけるサーマルビア61の径D1は、100μm以上200μm以下であることが好ましい。これにより、導体ペーストの表面平坦性を低下させることなく、放熱性を確保できる。 Also in the second aspect, the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is preferably 100 μm or more and 200 μm or less. Thereby, heat dissipation is securable without reducing the surface flatness of the conductor paste.
第2の態様でも、互いに接する2つの層におけるサーマルビア6aの径の差は、30μm以上60μm以下であることが好ましい。図9に示す例では、D2−D1、D3−D2のいずれも、30μm以上60μm以下であることが好ましい。これにより、サーマルビア6aの配置の自由度も確保しつつ、グリーンシートを積層する際に位置ずれによりサーマルビア6aの断線が発生するのを防止できる。 Also in the second aspect, it is preferable that the difference in the diameter of the thermal via 6a between two layers in contact with each other is 30 μm or more and 60 μm or less. In the example shown in FIG. 9, both D2-D1 and D3-D2 are preferably 30 μm or more and 60 μm or less. Thereby, it is possible to prevent disconnection of the thermal via 6a due to misalignment when the green sheets are stacked while securing the degree of freedom of arrangement of the thermal via 6a.
また、第2の態様でも、複数の層の各層の厚さTは、70μm以上200μm以下であることが好ましい。これにより、グリーンシートを取り扱う際に、グリーンシートが切れるか、又は伸びることを防止でき、かつ、グリーンシートに形成される貫通孔に導体ペーストを十分充填できる。 Also in the second aspect, the thickness T of each of the plurality of layers is preferably 70 μm or more and 200 μm or less. Accordingly, when the green sheet is handled, the green sheet can be prevented from being cut or stretched, and the through-hole formed in the green sheet can be sufficiently filled with the conductor paste.
また、第2の態様でも、搭載面側最表層2−1におけるサーマルビア61の径D1は、100μm以上200μm以下であることが好ましい。これによって、サーマルビア6aの近傍における搭載面21の最高部と最低部との高低差ΔHを5μm以下にできる。
Also in the second aspect, the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is preferably 100 μm or more and 200 μm or less. Thereby, the height difference ΔH between the highest portion and the lowest portion of the mounting
また、第2の態様でも、サーマルビア6aは、サーマルビア6aの径が大きい層ほど、銀の含有率が大きいことが好ましい。これにより、搭載面21、特に搭載部22の平坦度を向上させることができ、伝熱抵抗を低減し、また発光素子を搭載したときの傾きも抑制できる。
Also in the second aspect, it is preferable that the thermal via 6a has a higher silver content in a layer having a larger diameter of the thermal via 6a. Thereby, the flatness of the mounting
第2の態様に係る素子用基板1aに発光素子を搭載してなる発光装置も、搭載面21から所定距離Lよりも大きい距離にある範囲では、サーマルビア64〜66の径が一定である点を除き、例えば、図7を用いて説明した実施の形態に係る発光装置10と同様にできる。
In the light emitting device in which the light emitting element is mounted on the
第2の態様に係る素子用基板の製造方法も、搭載面21から所定距離Lよりも大きい距離にある範囲では、未焼成サーマルビア64〜66の径が一定である点を除き、図8を用いて説明した実施の形態に係る素子用基板の製造方法と同様にできる。
In the method for manufacturing the element substrate according to the second aspect, as shown in FIG. 8 except that the diameter of the unfired
すなわち、第2の態様でも、未焼成素子用基板1aは、導体ペーストが充填された貫通孔を有し、ガラスセラミックス組成物よりなるグリーンシートである未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、未焼成非搭載面側最表層部材2−6よりなる複数の層を積層してなる積層体である。ただし、第2の態様では、搭載面21から所定距離Lの範囲内で、搭載面側最表層用グリーンシート2a−1から本体用グリーンシート2a−3の各層における未焼成サーマルビア61〜63の径D1〜D3が、搭載面側最表層用グリーンシート2a−1から本体用グリーンシート2a−3まで順次増大する。そして、搭載面21から所定距離Lよりも大きい距離にある範囲では、本体用グリーンシート2a−3から非搭載面側最表層用グリーンシート2a−6の各層における未焼成サーマルビア64〜66の径が一定である。
That is, also in the second embodiment, the
また、第2の態様でも、貫通孔の形状に関する特定の関係は、サーマルビア6aである例に限定されるものではない。素子用基板1aの各層における貫通導体5の径が、搭載面21から所定距離Lの範囲内で、搭載面21から非搭載面23に向け順次増大し、搭載面21から所定距離Lよりも大きい距離にある範囲では、各層における貫通導体5の径は、略一定であってもよい。これにより、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成される貫通導体5の電気抵抗の増大を防止できる。
Also in the second aspect, the specific relationship regarding the shape of the through hole is not limited to the example of the thermal via 6a. The diameter of the through
また、第2の態様に係る素子用基板1aも、発熱量が大きい例えばパワー系半導体素子等の各種の半導体素子を搭載する例にも適用可能である。
The
なお、第2の態様の変形した態様としては、第2の態様において、2−6層のサーマルビア径を2−5層のサーマルビア径より大きくする態様(第2Aの態様)などがある。また、搭載面21から所定距離Lの範囲内でサーマルビア径が略同一で、それより下の層においては、搭載面側から非搭載面側に向かってサーマルビア径が順次増大する態様(第2Bの態様)もある。
[第3の態様]
次に、図10を参照し、第3の態様に係る素子用基板及び発光装置について説明する。図10は、第3の態様に係る素子用基板1bにおけるサーマルビア6bの近傍を拡大して示す断面図である。
As a modified form of the second aspect, there is an aspect in which the thermal via diameter of the 2-6 layer is larger than the thermal via diameter of the 2-5 layer (second aspect A) in the second aspect. Further, the thermal via diameter is substantially the same within a predetermined distance L from the mounting
[Third aspect]
Next, the element substrate and the light emitting device according to the third aspect will be described with reference to FIG. FIG. 10 is an enlarged cross-sectional view showing the vicinity of the thermal via 6b in the element substrate 1b according to the third aspect.
第3の態様に係る素子用基板1bは、第2の層2−2におけるサーマルビア6bの径が、第2の層2−2の非搭載面側23に接する第3の層2−3におけるサーマルビア6bの径よりも小さいものである。
In the element substrate 1b according to the third aspect, the diameter of the thermal via 6b in the second layer 2-2 is in the third layer 2-3 in contact with the
素子用基板1bは、基板本体2、接続端子3、外部電極端子4、貫通導体5、及びサーマルビア6bを有し、サーマルビア6bの形状が異なる点を除き、例えば、図1を用いて説明した実施の形態に係る素子用基板1と同様にできる。
The element substrate 1b includes a
第3の態様に係る素子用基板1bでは、図10に示すように、搭載面側最表層(第1の層)2−1及び第2の層2−2の各層におけるサーマルビア61、62の径は、略一定である。そして、第2の層2−2の非搭載面23側に接する第3の層2−3におけるサーマルビア63の径D2は、第2の層2−2におけるサーマルビア62の径D1よりも大きい。また、第3の層2−3の非搭載面23側に接する第4の層2−4におけるサーマルビア64の径D3は、第3の層2−3におけるサーマルビア63の径D2よりも大きい。そして、第4の層2−4から非搭載面側最表層(第6の層)2−6までの各層におけるサーマルビア64〜66の径は、略一定である。
In the element substrate 1b according to the third aspect, as shown in FIG. 10, the
これにより、グリーンシートを積層して積層体を形成する際に、第2の層2−2から非搭載面23側の各層の貫通孔の位置が位置ずれしたときも、各層におけるサーマルビア62〜66の間の接触面積が減少すること、又は各層におけるサーマルビア62〜66の間での断線を防止できる。そして、形成されるサーマルビア6bの伝熱抵抗の増大を防止できる。
Thereby, when the green sheet is laminated to form a laminated body, the positions of the through holes in the respective layers on the
第3の態様でも、搭載面側最表層2−1及び第2の層2−2の各層におけるサーマルビア61、62の径は、100μm以上200μm以下であることが好ましい。これにより、導体ペーストの表面平坦性を低下させることなく、放熱性を確保できる。
Also in the third aspect, the diameters of the
第3の態様でも、第2の層2−2と第3の層2−3との間でのサーマルビア6bの径の差および第3の層2−3と第4の層2−4との間でのサーマルビア6bの径の差は、30μm以上60μm以下であることが好ましい。図10に示す例では、D2−D1、D3−D2のいずれも、30μm以上60μm以下であることが好ましい。これにより、サーマルビア6bの配置の自由度も確保しつつ、グリーンシートを積層する際に位置ずれによりサーマルビア6bの断線を防止できる。 Also in the third mode, the difference in the diameter of the thermal via 6b between the second layer 2-2 and the third layer 2-3 and the third layer 2-3 and the fourth layer 2-4 The difference in the diameter of the thermal via 6b is preferably 30 μm or more and 60 μm or less. In the example shown in FIG. 10, both D2-D1 and D3-D2 are preferably 30 μm or more and 60 μm or less. Thereby, it is possible to prevent disconnection of the thermal via 6b due to misalignment when the green sheets are stacked while securing the degree of freedom of arrangement of the thermal via 6b.
また、第3の態様でも、複数の層の各層の厚さTは、70μm以上200μm以下であることが好ましい。これにより、グリーンシートを取り扱う際に、グリーンシートが切れるか、又は伸びることを防止でき、かつ、グリーンシートに形成される貫通孔に導体ペーストを十分充填できる。 Also in the third aspect, the thickness T of each of the plurality of layers is preferably 70 μm or more and 200 μm or less. Accordingly, when the green sheet is handled, the green sheet can be prevented from being cut or stretched, and the through-hole formed in the green sheet can be sufficiently filled with the conductor paste.
また、第3の態様でも、搭載面側最表層2−1から第2の層2−2までの各層におけるサーマルビア6bの径が、100μm以上200μm以下であることが好ましい。これによって、サーマルビア6bの近傍における搭載面21の最高部と最低部との高低差ΔHを5μm以下にできる。
Also in the third aspect, it is preferable that the diameter of the thermal via 6b in each layer from the mounting surface side outermost layer 2-1 to the second layer 2-2 is 100 μm or more and 200 μm or less. Thereby, the height difference ΔH between the highest part and the lowest part of the mounting
また、第3の態様でも、サーマルビア6bは、サーマルビア6bの径が大きい層ほど銀の含有率が大きいこと、すなわち、第3の層2−3におけるサーマルビア63の銀の含有率が、第2の層2−2におけるサーマルビア62の銀の含有率よりも大きいことが好ましい。これにより、搭載面21、特に搭載部22の平坦度を向上させることができ、伝熱抵抗を低減し、また発光素子を搭載したときの傾きも抑制できる。
In the third mode, the thermal via 6b has a larger silver content in the layer having the larger diameter of the thermal via 6b, that is, the silver content in the thermal via 63 in the third layer 2-3 is as follows. The silver content of the thermal via 62 in the second layer 2-2 is preferably larger. Thereby, the flatness of the mounting
第3の態様に係る素子用基板1bに発光素子を搭載してなる発光装置も、搭載面側最表層2−1及び第2の層2−2の各層におけるサーマルビア61、62の径が一定であり、第4の層2−4から非搭載面側最表層2−6までは各層におけるサーマルビア64〜66の径が一定である点を除き、例えば、図7を用いて説明した実施の形態に係る発光装置10と同様にできる。
In the light emitting device in which the light emitting element is mounted on the element substrate 1b according to the third aspect, the diameters of the
第3の態様に係る素子用基板の製造方法も、搭載面側最表層2−1及び第2の層2−2の各層における未焼成サーマルビア61、62の径が一定であり、第4の層2−4から非搭載面側最表層2−6までは各層における未焼成サーマルビア64〜66の径が一定である点を除き、図8を用いて説明した実施の形態に係る素子用基板の製造方法と同様にできる。
In the device substrate manufacturing method according to the third aspect, the diameters of the unfired
すなわち、第3の態様でも、未焼成素子用基板1bは、導体ペーストが充填された貫通孔を有し、ガラスセラミックス組成物よりなるグリーンシートである未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、未焼成非搭載面側最表層部材2−6よりなる複数の層を積層してなる積層体である。ただし、第3の態様では、搭載面側最表層用グリーンシート2a−1及び本体用グリーンシート2a−2の各層における未焼成サーマルビア61、62の径が一定である。
That is, also in the third aspect, the unfired element substrate 1b has a through hole filled with a conductive paste, and is a green sheet made of a glass ceramic composition. It is a laminated body formed by laminating a plurality of layers including unfired main body members 2-2 to 2-5 and unfired non-mounting surface side outermost surface layer member 2-6. However, in the third aspect, the diameters of the unfired
そして、本体用グリーンシート2a−2の非搭載面23側に接する本体用グリーンシート2a−3における未焼成サーマルビア63の径D2は、本体用グリーンシート2a−2における未焼成サーマルビア62の径D1よりも大きい。また、本体用グリーンシート2a−3の非搭載面23側に接する本体用グリーンシート2a−4における未焼成サーマルビア64の径D3は、本体用グリーンシート2a−3における未焼成サーマルビア63の径D2よりも大きい。更に、本体用グリーンシート2a−4から非搭載面側最表層2−6までは各層における未焼成サーマルビア64〜66の径が一定である。
The diameter D2 of the unfired thermal via 63 in the main body
また、第3の態様でも、貫通孔の形状に関する特定の関係はサーマルビア6bである例に限定されるものではなく、素子用基板1bの第2の層2−2における貫通導体5の径が、第2の層2−2の非搭載面側に接する第3の層2−3における貫通導体5の径よりも小さいものであってもよい。これにより、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成される貫通導体5の電気抵抗の増大を防止できる。
In the third aspect, the specific relationship regarding the shape of the through hole is not limited to the example of the thermal via 6b, and the diameter of the through
また、第3の態様に係る素子用基板1bも、発熱量が大きい例えばパワー系半導体素子等の各種の半導体素子を搭載する例にも適用可能である。 The element substrate 1b according to the third aspect is also applicable to an example in which various semiconductor elements such as a power semiconductor element having a large calorific value are mounted.
以下、実施例により、本発明をさらに具体的に説明するが、本発明は、実施例により限定されて解釈されるものではない。
(実施例1)
まず、搭載面側最表層用グリーンシート2a−1、本体用グリーンシート2a−2〜2a−5、及び非搭載面側最表層用グリーンシート2a−6を製造した。すなわち、SiO2が60.4mol%、B2O3が15.6mol%、Al2O3が6mol%、CaOが15mol%、K2Oが1mol%、Na2Oが2mol%となるように原料を配合、混合した。そして、この原料混合物を白金ルツボに入れて1600℃で60分間溶融させた後、この溶融状態のガラスを流し出し冷却した。このガラスをアルミナ製ボールミルにより20〜60時間粉砕してガラス粉末を製造した。なお、粉砕時の溶媒にはエチルアルコールを用いた。
Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not construed as being limited to the examples.
Example 1
First, the mounting surface side outermost surface
このガラス粉末が40質量%、アルミナフィラー(昭和電工社製、商品名:AL−45H)が60質量%となるように配合し、混合することによりガラスセラミックス組成物を製造した。このガラスセラミックス組成物50gに、有機溶剤(トルエン、キシレン、2−プロパノール、2−ブタノールを質量比4:2:2:1で混合したもの)15g、可塑剤(フタル酸ジ−2−エチルヘキシル)2.5g、バインダーとしてのポリビニルブチラール(デンカ社製、商品名:PVK#3000K)5g、さらに分散剤(ビックケミー社製、商品名:BYK180)を配合し、混合してスラリーを調製した。 A glass ceramic composition was produced by blending and mixing the glass powder at 40% by mass and alumina filler (made by Showa Denko KK, trade name: AL-45H) at 60% by mass. 50 g of this glass ceramic composition, 15 g of an organic solvent (toluene, xylene, 2-propanol, 2-butanol mixed at a mass ratio of 4: 2: 2: 1), plasticizer (di-2-ethylhexyl phthalate) 2.5 g of polyvinyl butyral (trade name: PVK # 3000K, manufactured by Denka) as a binder and 5 g of a dispersant (trade name: BYK180, manufactured by Big Chemie) were further blended and mixed to prepare a slurry.
このスラリーをPETフィルム上にドクターブレード法により塗布し、乾燥させ、焼成後の厚さが0.1mmとなる搭載面側最表層用グリーンシート2a−1を1層製造した。同様に、焼成後の厚さが0.12mmとなる本体用グリーンシートを4層(2a−2〜2a−5)製造した。更に、同様に、焼成後の厚さが0.15mmとなる非搭載面側最表層用グリーンシート2a−6を1層製造した。
This slurry was applied onto a PET film by a doctor blade method, dried, and one layer of
一方、導電性粉末(大研化学工業社製、商品名:S550)、ビヒクルとしてのエチルセルロースを質量比85:15の割合で配合し、固形分が85質量%となるように溶剤としてのαテレピネオールに分散した。その後、磁器乳鉢中で1時間混練を行い、さらに三本ロールにて3回分散を行って導体ペーストを製造した。 On the other hand, conductive powder (manufactured by Daiken Chemical Industry Co., Ltd., trade name: S550) and ethyl cellulose as a vehicle are blended at a mass ratio of 85:15, and α-terpineol as a solvent so that the solid content is 85 mass%. Dispersed. Thereafter, kneading was carried out for 1 hour in a porcelain mortar, and further dispersed three times with three rolls to produce a conductor paste.
搭載面側最表層用グリーンシート2a−1に孔空け機を用いて貫通孔を形成し、スクリーン印刷法により導体ペーストを充填して未焼成サーマルビア61を形成すると共に、未焼成接続端子3や未焼成貫通導体5を形成して未焼成搭載面側最表層部材2−1を製造した。本体用グリーンシート2a−2〜2a−5に孔空け機を用いて貫通孔を形成し、スクリーン印刷法により導体ペーストを充填して未焼成サーマルビア62〜65を形成して未焼成本体部材2−2〜2−5を製造した。また、非搭載面側最表層用グリーンシート2a−6に孔空け機を用いて貫通孔を形成し、スクリーン印刷法により導体ペーストを充填して未焼成サーマルビア66を形成すると共に、未焼成外部電極端子4、未焼成貫通導体5を形成して未焼成非搭載面側最表層部材2−6を製造した。
A through hole is formed in the mounting surface side outermost surface
ここで、搭載面側最表層用グリーンシート2a−1の貫通孔の直径を100μmとし、4層の本体用グリーンシート2a−2〜2a−5の貫通孔の直径を、それぞれ130μm、160μm、160μm、160μm、とし、非搭載面側最表層用グリーンシート2a−6の貫通孔の直径を190μmとした。
Here, the diameter of the through hole of the
そして、下層側から、1層の未焼成非搭載面側最表層部材2−6、4層の未焼成本体部材2−5〜2−2、1層の未焼成搭載面側最表層部材2−1を重ね合わせて積層し、熱圧着により一体化した積層体を形成することによって、未焼成素子用基板1とした。その後、550℃で5時間保持して脱脂を行い、さらに870℃で30分間保持して焼成して素子用基板を製造した。
(比較例1)
基板本体102において、各層におけるサーマルビア106の径が略等しくなるような、従来構造の素子用基板101を製造した。すなわち、1層の搭載面側最表層用グリーンシート102a−1、4層の本体用グリーンシート102a−2〜102a−5、及び1層の非搭載面側最表層用グリーンシート102a−6における貫通孔の直径を全て等しく
150μmとしたこと以外は、実施例1と同様にして製造を行った。
Then, from the lower layer side, one layer of unfired non-mounting surface side outermost layer member 2-6, four layers of unfired main body members 2-5 to 2-2, and one layer of unfired mounting surface side outermost layer member 2- By laminating and
(Comparative Example 1)
In the substrate
次に、実施例1及び比較例1の素子用基板について、搭載部の高低差ΔH、またガラス膜が設けられている場合にはその表面粗さRaを表面粗さ計により測定した。 Next, regarding the element substrates of Example 1 and Comparative Example 1, the height difference ΔH of the mounting portion and, when a glass film was provided, the surface roughness Ra thereof was measured with a surface roughness meter.
また、実施例1及び比較例1の素子用基板にLED素子を搭載して熱抵抗を測定した。すなわち、搭載部に6個のLED素子(昭和電工社製、商品名:GQ2CR460Z)を直列に接続した状態でダイボンド材(信越化学工業株式会社製、商品名:KER−3000−M2)により固定し、さらに封止剤(信越化学工業株式会社、商品名:SCR−1016A)により封止した。 Moreover, the LED element was mounted on the element substrate of Example 1 and Comparative Example 1, and the thermal resistance was measured. That is, six LED elements (product name: GQ2CR460Z, manufactured by Showa Denko KK) are connected in series to the mounting portion and fixed with a die bond material (product name: KER-3000-M2 manufactured by Shin-Etsu Chemical Co., Ltd.). Furthermore, it was sealed with a sealant (Shin-Etsu Chemical Co., Ltd., trade name: SCR-1016A).
このLED素子が搭載された素子用基板について、熱抵抗測定器(嶺光音電機株式会社製、商品名:TH−2167)を用いて熱抵抗を測定した。なお、印加電流は35mAとし、電圧降下が飽和する時間まで通電し、降下した電圧とLED素子の温度−電圧降下特性から導かれる温度係数によって飽和温度Tj(℃)を算出した。 About the element | substrate board | substrate with which this LED element was mounted, the thermal resistance was measured using the thermal resistance measuring device (The product made from Fluorescence sound electric company, brand name: TH-2167). The applied current was set to 35 mA, current was applied until the voltage drop saturated, and the saturation temperature Tj (° C.) was calculated from the dropped voltage and the temperature coefficient derived from the temperature-voltage drop characteristics of the LED element.
実施例1及び比較例1における、搭載部における高低差ΔH、ガラス膜の表面粗さRa、熱抵抗の測定結果を表1に示す。 Table 1 shows the measurement results of the height difference ΔH, the surface roughness Ra of the glass film, and the thermal resistance in the mounting portion in Example 1 and Comparative Example 1.
表1から明らかなように、従来構造とした比較例1の素子用基板101については、全体的に高低差ΔHが大きくなり、熱抵抗も高くなることが認められた。一方、各層におけるサーマルビア61〜66の径が、搭載面側最表層2−1から非搭載面側最表層2−6のうち互いに接する少なくとも二層において増大する構造とした実施例1の素子用基板1については、全体的に高低差ΔHが抑制され、熱抵抗も低くなることが認められた。これは、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、各層におけるサーマルビア6の間の接触面積が減少すること、又は各層におけるサーマルビア6の間で断線することを防止できるためである。
As is apparent from Table 1, it was confirmed that the height difference ΔH and the thermal resistance of the
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 The preferred embodiments of the present invention have been described above, but the present invention is not limited to such specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims. Can be modified or changed.
1 素子用基板
2 基板本体
3 接続端子
4 外部電極端子
5 貫通導体
6 サーマルビア
7 ランド
8 ガラス膜
10 発光装置
11 発光素子
12 接着剤
13 ボンディングワイヤ
14 モールド材
21 搭載面
22 搭載部
23 非搭載面
DESCRIPTION OF
Claims (10)
前記搭載面から前記搭載面の反対面である非搭載面に貫通するように前記基板本体に設けられ、前記搭載面から前記非搭載面に向かって複数の層が積層されてなるサーマルビアとを有し、
前記サーマルビアは、積層する層のうち互いに接する少なくとも任意の二層において、前記搭載面側のサーマルビアの径が前記非搭載面側のサーマルビアの径より小さいことを特徴とする、素子用基板。 A substrate body comprising a sintered body of a glass ceramic composition containing glass powder and a ceramic filler, and having a mounting surface on which a semiconductor element is mounted;
A thermal via provided in the substrate body so as to penetrate from the mounting surface to a non-mounting surface opposite to the mounting surface, and having a plurality of layers stacked from the mounting surface toward the non-mounting surface; Have
The element substrate, wherein the thermal via has a diameter of the thermal via on the mounting surface side smaller than the diameter of the thermal via on the non-mounting surface side in at least two arbitrary layers that are in contact with each other among the laminated layers. .
前記搭載面に搭載されている前記発光素子と
を有する発光装置。 A device substrate according to claim 8,
A light emitting device having the light emitting element mounted on the mounting surface.
金属粉末およびガラス粉末を含有する導体ペーストが充填された貫通孔を備えた、前記ガラスセラミックス組成物よりなるグリーンシートを、複数積層してなる積層体を焼成する焼成工程を有し、
前記積層体は、互いに接する少なくとも任意の二層において、前記搭載面側のグリーンシートにおける前記貫通孔の径が、前記非搭載面側のグリーンシートにおける前記貫通孔の径よりも小さい、素子用基板の製造方法。 It consists of a sintered body of a glass ceramic composition containing glass powder and ceramic filler, and has a substrate body having a mounting surface on which a semiconductor element is mounted, and penetrates from the mounting surface to a non-mounting surface opposite to the mounting surface And a thermal via formed by laminating a plurality of layers from the mounting surface toward the non-mounting surface, and the thermal via is at least arbitrarily in contact with each other among the layers to be stacked In the two layers, the diameter of the thermal via on the mounting surface side is smaller than the diameter of the thermal via on the non-mounting surface side.
Having a through-hole filled with a conductive paste containing metal powder and glass powder, and having a firing step of firing a laminate formed by laminating a plurality of green sheets made of the glass ceramic composition;
In the laminated body, in at least any two layers in contact with each other, the diameter of the through hole in the green sheet on the mounting surface side is smaller than the diameter of the through hole in the green sheet on the non-mounting surface side Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153627A JP5499960B2 (en) | 2010-07-06 | 2010-07-06 | Element substrate, light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153627A JP5499960B2 (en) | 2010-07-06 | 2010-07-06 | Element substrate, light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012018948A true JP2012018948A (en) | 2012-01-26 |
JP5499960B2 JP5499960B2 (en) | 2014-05-21 |
Family
ID=45604021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010153627A Active JP5499960B2 (en) | 2010-07-06 | 2010-07-06 | Element substrate, light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5499960B2 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013247357A (en) * | 2012-05-29 | 2013-12-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | Multilayer electronic structure with integral stepped stack structures |
JP2014075498A (en) * | 2012-10-05 | 2014-04-24 | Ngk Spark Plug Co Ltd | Method of manufacturing ceramic substrate |
JP2014099543A (en) * | 2012-11-15 | 2014-05-29 | Shirai Electronics Industrial Co Ltd | Printed board and method of manufacturing printed board |
WO2015072294A1 (en) * | 2013-11-12 | 2015-05-21 | 日立オートモティブシステムズ株式会社 | Heat dissipation structure for vehicle-mounted electronic control device |
WO2015111452A1 (en) * | 2014-01-24 | 2015-07-30 | 旭硝子株式会社 | Substrate for light-emitting element and light-emitting device |
JP2016111313A (en) * | 2014-12-05 | 2016-06-20 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | Method of fabricating polymer frame with rectangular array of cavities |
JP2016178242A (en) * | 2015-03-20 | 2016-10-06 | 旭硝子株式会社 | LED light source |
JP2016207761A (en) * | 2015-04-20 | 2016-12-08 | 三菱電機株式会社 | Mounting board and manufacturing method therefor |
JP2018121005A (en) * | 2017-01-27 | 2018-08-02 | 京セラ株式会社 | Electronic element mounting substrate, electronic device, and electronic module |
CN109714887A (en) * | 2019-03-14 | 2019-05-03 | 维沃移动通信有限公司 | A kind of printed circuit board and preparation method thereof and electronic equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335782A (en) * | 1995-06-07 | 1996-12-17 | Nippondenso Co Ltd | Multilayer board |
JP2006093565A (en) * | 2004-09-27 | 2006-04-06 | Kyocera Corp | Wiring board for light emitting element, light emitting device and method for manufacturing it |
JP2007103736A (en) * | 2005-10-05 | 2007-04-19 | Tdk Corp | Electronic component, manufacturing method therefor, and semiconductor device |
JP2008085035A (en) * | 2006-09-27 | 2008-04-10 | Kyocera Corp | Multilayer wiring substrate |
-
2010
- 2010-07-06 JP JP2010153627A patent/JP5499960B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335782A (en) * | 1995-06-07 | 1996-12-17 | Nippondenso Co Ltd | Multilayer board |
JP2006093565A (en) * | 2004-09-27 | 2006-04-06 | Kyocera Corp | Wiring board for light emitting element, light emitting device and method for manufacturing it |
JP2007103736A (en) * | 2005-10-05 | 2007-04-19 | Tdk Corp | Electronic component, manufacturing method therefor, and semiconductor device |
JP2008085035A (en) * | 2006-09-27 | 2008-04-10 | Kyocera Corp | Multilayer wiring substrate |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013247357A (en) * | 2012-05-29 | 2013-12-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | Multilayer electronic structure with integral stepped stack structures |
JP2014075498A (en) * | 2012-10-05 | 2014-04-24 | Ngk Spark Plug Co Ltd | Method of manufacturing ceramic substrate |
JP2014099543A (en) * | 2012-11-15 | 2014-05-29 | Shirai Electronics Industrial Co Ltd | Printed board and method of manufacturing printed board |
JPWO2015072294A1 (en) * | 2013-11-12 | 2017-03-16 | 日立オートモティブシステムズ株式会社 | Heat dissipation structure for in-vehicle electronic control unit |
WO2015072294A1 (en) * | 2013-11-12 | 2015-05-21 | 日立オートモティブシステムズ株式会社 | Heat dissipation structure for vehicle-mounted electronic control device |
JPWO2015111452A1 (en) * | 2014-01-24 | 2017-03-23 | 旭硝子株式会社 | Light emitting element substrate and light emitting device |
WO2015111452A1 (en) * | 2014-01-24 | 2015-07-30 | 旭硝子株式会社 | Substrate for light-emitting element and light-emitting device |
JP2016111313A (en) * | 2014-12-05 | 2016-06-20 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | Method of fabricating polymer frame with rectangular array of cavities |
JP2016178242A (en) * | 2015-03-20 | 2016-10-06 | 旭硝子株式会社 | LED light source |
JP2016207761A (en) * | 2015-04-20 | 2016-12-08 | 三菱電機株式会社 | Mounting board and manufacturing method therefor |
JP2018121005A (en) * | 2017-01-27 | 2018-08-02 | 京セラ株式会社 | Electronic element mounting substrate, electronic device, and electronic module |
JP7011395B2 (en) | 2017-01-27 | 2022-01-26 | 京セラ株式会社 | Substrate for mounting electronic devices, electronic devices and electronic modules |
CN109714887A (en) * | 2019-03-14 | 2019-05-03 | 维沃移动通信有限公司 | A kind of printed circuit board and preparation method thereof and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
JP5499960B2 (en) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5499960B2 (en) | Element substrate, light emitting device | |
JP5640632B2 (en) | Light emitting device | |
JP5742353B2 (en) | Light emitting element substrate and light emitting device | |
JP5729375B2 (en) | Light emitting device | |
JP2011228653A (en) | Substrate for light-emitting element and light-emitting device | |
JP5644771B2 (en) | Light emitting element substrate and light emitting device | |
JP5862574B2 (en) | Light emitting element substrate and light emitting device | |
WO2011092945A1 (en) | Substrate for mounting light emitting element, method for producing same, and light emitting device | |
JP2013197236A (en) | Light-emitting device and manufacturing method therefor | |
WO2013141322A1 (en) | Method for manufacturing substrate for light-emitting element, substrate for light-emitting element, and light-emitting device | |
JP5725029B2 (en) | Light emitting element mounting substrate and light emitting device | |
JP2014067965A (en) | Light-emitting device | |
JP5812092B2 (en) | Light emitting element substrate and light emitting device | |
JP2012074478A (en) | Substrate for light emitting element, and light emitting device | |
JP2012209310A (en) | Substrate for light-emitting element, and light-emitting device | |
WO2012067204A1 (en) | Substrate for light-emitting element, and light-emitting device | |
JP2013239546A (en) | Substrate for mounting light emitting element and light emitting device | |
JP2012248593A (en) | Light-emitting element substrate and light-emitting device | |
JP2011176303A (en) | Substrate for mounting light emitting element and method for manufacturing the same | |
JP2015070088A (en) | Substrate for light-emitting element and light-emitting device | |
JP2012238855A (en) | Substrate for light emitting element and light emitting device | |
JP2011176302A (en) | Substrate for mounting light emitting element and method for manufacturing the same | |
JP2011228652A (en) | Substrate for light-emitting element and light-emitting device | |
JPWO2012057234A1 (en) | Light emitting element substrate and light emitting device | |
JP2012033781A (en) | Substrate for mounting light emitting element, and light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5499960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |