以下に、本発明を実施するための形態を、図面を参照しながら説明する。
〔実施の形態1〕
(3次元映像出力装置10の基本構成)
図1は、本発明の一実施の形態に係る3次元映像出力装置10の基本構成を示すブロック図である。
図1に示すとおり、3次元映像出力装置(映像出力装置)10は、3D倍速処理部(映像生成部)11と、3D補間および出力タイミング制御回路(映像出力部)12とを備える構成である。以下、3D補間および出力タイミング制御回路12は便宜上、補間出力制御回路12と称する。
(3次元映像出力装置10における信号処理の流れの概略)
図1を参照して、3次元映像出力装置10における信号処理の流れを説明する。
なお、ここでは一例として、周知のサイド・バイ・サイド方式(フレーム単位)で伝送される信号であって、その周波数が60Hz(ヘルツ)である入力映像信号が、3次元映像出力装置10に対して入力される場合についての説明を行う。
つまり、上記入力映像信号には、毎秒60フレームで伝送されるフレームの1つにつき、それぞれが視聴者に立体視させるための3次元映像の元となり、視聴者の左目に視聴させるための複数の連続するフレームから成る左目用映像と、視聴者の右目に視聴させるための複数の連続するフレームから成る右目用映像との、1フレーム分ずつの組み合わせが含まれていると解釈することができる。各実施の形態において、該入力映像信号におけるn(nは任意の自然数)番目のフレームに含まれている左目用映像はLn´(すなわち、1番目のフレームから順番にL1´、L2´、L3´、・・・)であり、該入力映像信号におけるn番目のフレームに含まれている右目用映像はRn´(すなわち、1番目のフレームから順番にR1´、R2´、R3´、・・・)であるものとする。
周波数が60Hzである上記入力映像信号は、3D倍速処理部11に対して入力される。3D倍速処理部11は、この入力映像信号に基づいて、左目用映像Ln´に対応する左半分の映像を参照して、左目用映像Ln´の水平(ライン)方向の解像度を補間する処理を行うことで左目用映像Ln(すなわち、1番目のフレームから順番にL1、L2、L3、・・・)を生成し、映像信号として、信号線14Aから出力する。同様に、3D倍速処理部11は、この入力映像信号に基づいて、右目用映像Rn´に対応する右半分の映像を参照して、右目用映像Rn´の水平方向の解像度を補間する処理を行うことで右目用映像Rn(すなわち、1番目のフレームから順番にR1、R2、R3、・・・)を生成し、映像信号として、信号線14Aと異なる信号線14Bから出力する。
左目用映像Lnは、それぞれ、左目用映像Ln´のそれぞれと1対1で対応しており、表示すべき3次元映像のn番目のフレームにおける左目用映像と同等であり、本発明に係る「左目用映像」に対応する。右目用映像Rnは、それぞれ、右目用映像Rn´のそれぞれと1対1で対応しており、表示すべき3次元映像のn番目のフレームにおける右目用映像と同等であり、本発明に係る「右目用映像」に対応する。
信号線14Aから出力された左目用映像Lnの映像信号、および信号線14Bから出力された右目用映像Rnの映像信号はいずれも、補間出力制御回路12に対して入力される。補間出力制御回路12は、入力されたこれらの各映像信号を、表示すべき3次元映像を表す240Hzの3次元映像信号へと変換して、3次元映像出力装置10に対して接続されている、表示パネル15に対して出力する。
表示パネル15は、3次元映像出力装置10から供給された3次元映像信号に応じた3次元映像を表示するものであり、液晶表示パネル、プラズマディスプレイ、および有機EL(Electro Luminescence:電界発光)表示パネル等が挙げられる。
ここで、従来、上記3次元映像信号は、上述したフレームシーケンシャル方式に適合するように、すなわち、1番目のフレームにおける左目用映像である第1左目用映像L1、第1左目用映像L1、1番目のフレームにおける右目用映像である第1右目用映像R1、第1右目用映像R1、2番目のフレームにおける左目用映像である第2左目用映像L2、第2左目用映像L2、2番目のフレームにおける右目用映像である第2右目用映像R2、第2右目用映像R2、・・・の順序で上記3次元映像の表示を行うように、生成および出力されていた(図8参照)。
但し、単に上記の順序に従った3次元映像信号を出力すると、スポーツ等の激しい動きを伴う3次元映像の表示を行うときに、動きを滑らかに表示することができず、該3次元映像の視聴者が、眼精疲労に伴う頭痛等を発生してしまう虞があった。
そこで、3次元映像出力装置10は、補間出力制御回路12にて、第1左目用映像(第1左目フレーム)L1、第1左目用映像L1および第2左目用映像(第2左目フレーム)L2を補間するための左目用補間映像(左目用補間フレーム)L21、第1右目用映像(第1右目フレーム)R1および第2右目用映像(第2右目フレーム)R2を補間するための右目用補間映像(右目用補間フレーム)R21、第2右目用映像R2の順序で表示される、上記3次元映像を生成して、3次元映像信号として出力(表示パネル15に対して供給)する構成となっている。同様に、nが2以上である場合、3次元映像出力装置10は、補間出力制御回路12にて、左目用映像(第1左目フレーム)Ln、左目用映像Lnおよび左目用映像(第2左目フレーム)L(n+1)を補間するための左目用補間映像(左目用補間フレーム)L(n+1)n、右目用映像(第1右目フレーム)Rnおよび右目用映像(第2右目フレーム)R(n+1)を補間するための右目用補間映像(右目用補間フレーム)R(n+1)n、右目用映像R(n+1)の順序で表示される、上記3次元映像を生成して、3次元映像信号として出力(表示パネル15に対して供給)する構成となっている。上記のように構成することによって、隣接する2つの左目用映像間に、これらの各左目用映像を参照した補間により得られた左目用補間映像を挿入し、また、隣接する2つの右目用映像間に、これらの各右目用映像を参照した補間により得られた右目用補間映像を挿入することにより、激しい動きを伴う3次元映像の表示を行うときに、動きを滑らかに表示することを可能としている。さらに、上記のように構成することによって、3次元映像の画質低下を抑制すると共に、3次元映像の視聴者の眼精疲労に伴う頭痛等を軽減することを可能としている。
(3次元映像出力装置10における信号処理の流れの詳細)
次に、図3〜図5を参照して、3次元映像出力装置10における信号処理の流れを、より詳細に説明する。
図3は、3D倍速処理部11の具体的な構成例を示すブロック図である。
図3に示すとおり、3D倍速処理部11は、フレームメモリ31と、解像度補間回路(L)32と、解像度補間回路(R)33とを備える構成である。解像度補間回路(L)32は、左目用映像Lnに関する処理が行われるものであり、解像度補間回路(R)33は、右目用映像Rnに関する処理が行われるものである。
3D倍速処理部11への上記入力映像信号は、フレームメモリ31に対して入力される。フレームメモリ31は、入力された該入力映像信号に含まれる、左目用映像Ln´と右目用映像Rn´とのそれぞれを、フレーム単位で格納する。フレームメモリ31からの出力映像信号は、フレーム単位で出力され、かつ、左目用映像Ln´に関する情報が解像度補間回路(L)32により、右目用映像Rn´に関する情報が解像度補間回路(R)33により、それぞれ読み出される。
解像度補間回路(L)32は、読み出して得られた左目用映像Ln´に関する情報(左半分の映像)を参照して、左目用映像Ln´の水平方向の解像度を補間する処理を行うことで左目用映像Lnを生成する。同様に、解像度補間回路(R)33は、読み出して得られた右目用映像Rn´に関する情報(右半分の映像)を参照して、右目用映像Rn´の水平方向の解像度を補間する処理を行うことで右目用映像Rnを生成する。
ここで、上記の、水平方向の解像度を補間する処理の一例としては、対応するフレームにおける左目用映像または右目用映像に関して、互いに隣り合う2つの画素の加重平均を求め、求めた加重平均値を該2つの画素の間に挿入して、補間を行う処理が挙げられる。このような処理を行う回路は、周知の技術によって実現可能であるため、解像度補間回路(L)32および解像度補間回路(R)33のブロック内の構成および機能については、詳細な説明を省略する。
解像度補間回路(L)32が生成した左目用映像Lnの映像信号は、信号線14Aから出力される。解像度補間回路(R)33が生成した右目用映像Rnの映像信号は、信号線14Bから出力される。
図4は、補間出力制御回路12の具体的な構成例を示すブロック図である。
図5は、補間出力制御回路12による信号処理の流れを示すタイミングチャートである。
図4に示すとおり、補間出力制御回路12は、11個のフリップフロップFF1〜FF11と、3個のインバータI1〜I3と、加算平均回路(L)42と、加算平均回路(R)43とを備える構成である。
フリップフロップFF1〜FF11はいずれも、周知の一般的なD−FF(Delay Flip-Flop)であり、補間出力制御回路12において使用していない、出力端Qからの出力信号の反転信号に関連する部分について、図示が省略されている。また、各フリップフロップFF1〜FF11において、(L)の添え字が付されたものは、左目用映像Lnに関する処理が行われるものであり、(R)の添え字が付されたものは、右目用映像Rnに関する処理が行われるものであり、(L)の添え字も(R)の添え字も付されていないものは、左目用映像Lnおよび右目用映像Rnの両方に関する処理が行われるものである。
加算平均回路(L)42および加算平均回路(R)43はいずれも、一方の入力端Aに入力された信号と他方の入力端Bに入力された信号との加算平均を求め、出力端Qから出力する、周知の一般的な加算平均回路である。加算平均回路(L)42は、左目用映像Lnに関する処理が行われるものであり、加算平均回路(R)43は、右目用映像Rnに関する処理が行われるものである。
また、補間出力制御回路12に対しては、図示しない各クロック源から、周波数60Hzのクロックパルス(以下、「クロック」と称する)、周波数120Hzのクロック、および周波数240Hzのクロックが供給されている。
周波数60Hzのクロックは、フリップフロップFF1、FF2、FF4、FF6、FF7、およびFF9(の各クロック入力端CK)、ならびに、インバータI1およびI3に対して供給される。インバータI1は、供給された周波数60Hzのクロックに対して論理反転処理を施し、フリップフロップFF3(のクロック入力端CK)に対して供給する。インバータI3は、供給された周波数60Hzのクロックに対して論理反転処理を施し、フリップフロップFF8(のクロック入力端CK)に対して供給する。
周波数120Hzのクロックは、フリップフロップFF10(のクロック入力端CK)、ならびに、インバータI2に対して供給される。インバータI2は、供給された周波数120Hzのクロックに対して論理反転処理を施し、フリップフロップFF5(のクロック入力端CK)に対して供給する。
周波数240Hzのクロックは、フリップフロップFF11(のクロック入力端CK)に対して供給される。
補間出力制御回路12への、信号線14Aからの左目用映像Lnの映像信号(図5のチャートLn参照)は、フリップフロップFF1のデータ入力端Dに対して供給される。なお、ここで言う左目用映像Lnとは、図5に示すL1、L2、L3、・・・を意味しており、その映像信号の周波数は、上記3次元映像出力装置10への入力映像信号と同じ60Hzである。
フリップフロップFF1は、データ入力端Dに対して供給された左目用映像Lnの映像信号を、周波数60Hzのクロック(図5のチャートCK60Hz参照)に従って保持し、同クロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF1:Q参照)。フリップフロップFF1の出力端Qから出力された信号は、フリップフロップFF2のデータ入力端D、ならびに、加算平均回路(L)42の一方の入力端Aに対して供給される。
フリップフロップFF2は、データ入力端Dに対して供給された、フリップフロップFF1の出力端Qから出力された信号を、上記周波数60Hzのクロックに従って保持し、同クロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF2:Q参照)。このとき、フリップフロップFF2の出力端Qから出力された信号は、フリップフロップFF1の出力端Qから出力された信号に対して、同クロックの1周期分遅延された信号となって、フリップフロップFF3のデータ入力端D、ならびに、加算平均回路(L)42の他方の入力端Bに対して供給される。
そして、加算平均回路(L)42は、フリップフロップFF1の出力端Qから出力された信号(一方の入力端Aに入力された信号)とフリップフロップFF2の出力端Qから出力された信号(他方の入力端Bに入力された信号)との加算平均を求め、映像信号としての左目用補間映像L(n+1)nとして、出力端Qから出力する。なお、ここで言う左目用補間映像L(n+1)nとは、図5に示すL21、L32、L43、・・・を意味している。加算平均回路(L)42の出力端Qから出力された左目用補間映像L(n+1)nは、フリップフロップFF4のデータ入力端Dに対して供給される。
フリップフロップFF1およびFF2、ならびに、加算平均回路(L)42による以上の処理は、換言すれば、以下のとおりである。
すなわち、まず、映像信号としてのnフレーム目の左目用映像Lnが、フリップフロップFF1に対して入力されると、上記周波数60Hzのクロックに応じて、フリップフロップFF1は、左目用映像LnをフリップフロップFF2に対して出力する。次に、同映像信号としてのn+1フレーム目の左目用映像L(n+1)が、フリップフロップFF1に対して入力されると、上記周波数60Hzのクロックに応じて、フリップフロップFF1は左目用映像L(n+1)を加算平均回路(L)42に対して出力すると共に、フリップフロップFF2は遅延された左目用映像Lnを加算平均回路(L)42に対して出力する。加算平均回路(L)42は、同じタイミングで入力された、左目用映像Lnと左目用映像L(n+1)との加算平均値を求め、映像信号としての左目用補間映像L(n+1)nとして出力する。
フリップフロップFF3は、データ入力端Dに対して供給された、フリップフロップFF2の出力端Qから出力された信号を、上記周波数60HzのクロックがインバータI1により論理反転された信号に従って保持し、同信号の立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF3:Q参照)。フリップフロップFF3の出力端Qから出力された信号は、フリップフロップFF5のデータ入力端Dに対して供給される。
フリップフロップFF4は、データ入力端Dに対して供給された、加算平均回路(L)42の出力端Qから出力された左目用補間映像L(n+1)nの映像信号を、上記周波数60Hzのクロックに従って保持し、同クロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF4:Q参照)。フリップフロップFF4の出力端Qから出力された信号は、フリップフロップFF10のデータ入力端Dに対して供給される。
同様に、補間出力制御回路12への、信号線14Bからの右目用映像Rnの映像信号(図5のチャートRn参照)は、フリップフロップFF6のデータ入力端Dに対して供給される。なお、ここで言う右目用映像Rnとは、図5に示すR1、R2、R3、・・・を意味しており、その映像信号の周波数は、上記3次元映像出力装置10への入力映像信号と同じ60Hzである。
フリップフロップFF6は、データ入力端Dに対して供給された右目用映像Rnの映像信号を、上記周波数60Hzのクロックに従って保持し、同クロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF6:Q参照)。フリップフロップFF6の出力端Qから出力された信号は、フリップフロップFF7のデータ入力端D、ならびに、加算平均回路(R)43の一方の入力端Aに対して供給される。
フリップフロップFF7は、データ入力端Dに対して供給された、フリップフロップFF6の出力端Qから出力された信号を、上記周波数60Hzのクロックに従って保持し、同クロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF7:Q参照)。このとき、フリップフロップFF7の出力端Qから出力された信号は、フリップフロップFF6の出力端Qから出力された信号に対して、同クロックの1周期分遅延された信号となって、フリップフロップFF8のデータ入力端D、ならびに、加算平均回路(R)43の他方の入力端Bに対して供給される。
そして、加算平均回路(R)43は、フリップフロップFF6の出力端Qから出力された信号(一方の入力端Aに入力された信号)とフリップフロップFF7の出力端Qから出力された信号(他方の入力端Bに入力された信号)との加算平均を求め、映像信号としての右目用補間映像R(n+1)nとして、出力端Qから出力する。なお、ここで言う右目用補間映像R(n+1)nとは、図5に示すR21、R32、R43、・・・を意味している。加算平均回路(R)43の出力端Qから出力された右目用補間映像R(n+1)nは、フリップフロップFF9のデータ入力端Dに対して供給される。
フリップフロップFF6およびFF7、ならびに、加算平均回路(R)43による以上の処理は、換言すれば、以下のとおりである。
すなわち、まず、映像信号としてのnフレーム目の右目用映像Rnが、フリップフロップFF6に対して入力されると、上記周波数60Hzのクロックに応じて、フリップフロップFF6は、右目用映像RnをフリップフロップFF7に対して出力する。次に、同映像信号としてのn+1フレーム目の右目用映像R(n+1)が、フリップフロップFF6に対して入力されると、上記周波数60Hzのクロックに応じて、フリップフロップFF6は右目用映像R(n+1)を加算平均回路(R)43に対して出力すると共に、フリップフロップFF7は遅延された右目用映像Rnを加算平均回路(R)43に対して出力する。加算平均回路(R)43は、同じタイミングで入力された、右目用映像Rnと右目用映像R(n+1)との加算平均値を求め、映像信号としての右目用補間映像R(n+1)nとして出力する。
フリップフロップFF8は、データ入力端Dに対して供給された、フリップフロップFF7の出力端Qから出力された信号を、上記周波数60HzのクロックがインバータI3により論理反転された信号に従って保持し、同信号の立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF8:Q参照)。フリップフロップFF8の出力端Qから出力された信号は、フリップフロップFF10のデータ入力端Dに対して供給される。
フリップフロップFF9は、データ入力端Dに対して供給された、加算平均回路(R)43の出力端Qから出力された右目用補間映像R(n+1)nの映像信号を、上記周波数60Hzのクロックに従って保持し、同クロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF9:Q参照)。フリップフロップFF9の出力端Qから出力された信号は、フリップフロップFF5のデータ入力端Dに対して供給される。
フリップフロップFF5に対しては、フリップフロップFF3の出力端Qから出力された信号と、フリップフロップFF9の出力端Qから出力された信号とが、データ入力端Dに対して供給される。フリップフロップFF5は、データ入力端Dに対して供給された両信号を、周波数120Hzのクロック(図5のチャートCK120Hz参照)がインバータI2により論理反転された信号に従って保持する。
このとき、フリップフロップFF5は、フリップフロップFF3およびFF9のそれに対して、2倍の周波数であるクロックが供給されていることになるため、フリップフロップFF3およびFF9からの上記両信号を、供給前の半分の信号周期で保持する。そして、この保持の順序は、L1、R21、L2、R32、・・・、換言すれば、左目用映像Ln、右目用補間映像R(n+1)n、左目用映像L(n+1)、右目用補間映像R(n+2)(n+1)、・・・となる(図5のチャートFF5:D参照)。
フリップフロップFF10に対しては、フリップフロップFF4の出力端Qから出力された信号と、フリップフロップFF8の出力端Qから出力された信号とが、データ入力端Dに対して供給される。フリップフロップFF10は、データ入力端Dに対して供給された両信号を、上記周波数120Hzのクロックに従って保持する。
このとき、フリップフロップFF10は、フリップフロップFF4およびFF8のそれに対して、2倍の周波数であるクロックが供給されていることになるため、フリップフロップFF4およびFF8からの上記両信号を、供給前の半分の信号周期で保持する。そして、この保持の順序は、R1、L21、R2、L32、・・・、換言すれば、右目用映像Rn、左目用補間映像L(n+1)n、右目用映像R(n+1)、左目用補間映像L(n+2)(n+1)、・・・となる(図5のチャートFF10:D参照)。
ここで、左目用補間映像L(n+2)(n+1)とは、左目用映像L(n+1)および左目用映像L(n+2)を補間するための左目用補間映像であり、右目用補間映像R(n+2)(n+1)とは、右目用映像R(n+1)および右目用映像R(n+2)を補間するための右目用補間映像である。さらに言えば、左目用補間映像L(n+2)(n+1)は、左目用補間映像L(n+1)nの次に、左目用補間映像L(n+1)nと同様の要領で生成される左目用補間映像であり、右目用補間映像R(n+2)(n+1)は、右目用補間映像R(n+1)nの次に、右目用補間映像R(n+1)nと同様の要領で生成される右目用補間映像である。このことは、何番目のフレームであるかを示すnが、上述したとおり任意の自然数であることからも明らかである。
そして、フリップフロップFF5は、上述した順序で保持した信号を、上記周波数120HzのクロックをインバータI2により論理反転された信号の立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF5:Q参照)。同様に、フリップフロップFF10は、上述した順序で保持した信号を、上記周波数120Hzのクロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF10:Q参照)。
フリップフロップFF5の出力端Qから出力された信号と、フリップフロップFF10の出力端Qから出力された信号とは、フリップフロップFF11のデータ入力端Dに対して供給される。フリップフロップFF11は、データ入力端Dに対して供給された両信号を、周波数240Hzのクロック(図5のチャートCK240Hz参照)に従って保持する。
このとき、フリップフロップFF11は、フリップフロップFF5およびFF10のそれに対して、2倍の周波数であるクロックが供給されていることになるため、フリップフロップFF5およびFF10からの上記両信号を、供給前の半分の信号周期で保持する。そして、この保持の順序は、(R1)、L1、L21、R21、R2、L2、L32、R32、R3・・・、換言すれば、右目用映像Rn、左目用映像Ln、左目用補間映像L(n+1)n、右目用補間映像R(n+1)n、右目用映像R(n+1)、左目用映像L(n+1)、左目用補間映像L(n+2)(n+1)、右目用補間映像R(n+2)(n+1)、右目用映像R(n+2)、・・・となる(図5のチャートFF11:D参照)。なおここで、R1を括弧で囲った理由は、図8に示す3次元映像出力装置80での出力順、すなわち、L1、L1、R1、R1、L2、L2、R2、R2との比較上の便宜のためである。
さらに、1フレーム周期が経過する度に、何番目のフレームであるかを示すnは1ずつ増えることが明らかであるため、フリップフロップFF11からの信号の出力順は、右目用映像Rnの出力後は、左目用映像Ln、左目用補間映像L(n+1)n、右目用補間映像R(n+1)n、右目用映像R(n+1)の繰り返しであると解釈することができる。
そして、フリップフロップFF11は、上述した順序で保持した信号を、上記周波数240Hzのクロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図5のチャートFF11:Q参照)。フリップフロップFF11の出力端Qから出力された、図5のチャートFF11:Qに示した信号は、補間出力制御回路12の出力としての、240Hzの3次元映像信号である。
上記の構成によれば、補間出力制御回路12は、左目用映像Lnに加えて左目用補間映像L(n+1)nを用いて、また、右目用映像Rnに加えて右目用補間映像R(n+1)nを用いて、3次元映像を生成する。これにより、3次元映像出力装置10は、激しい動きを伴う3次元映像の表示を行うときに、動きを滑らかに表示することができるようになるため、表示される3次元映像の画質が低下したり、3次元映像の視聴者が、眼精疲労に伴う頭痛等を発生したりしてしまう虞を低減することが可能となる。
〔実施の形態2〕
(3次元映像出力装置20の基本構成および信号処理の流れの概略)
図2は、本発明の別の実施の形態に係る3次元映像出力装置20の基本構成を示すブロック図である。
図2に示す3次元映像出力装置(映像出力装置)20は、図1に示す3次元映像出力装置10の補間出力制御回路12が、3D補間および出力タイミング制御回路(映像出力部)22、すなわち補間出力制御回路22へと変更された構成であり、それ以外の構成については、3次元映像出力装置10と同様である。
3次元映像出力装置20は、補間出力制御回路22にて、第1左目用映像(第1左目フレーム)L1、第1左目用映像L1および第2左目用映像(第2左目フレーム)L2を補間するための左目用補間映像(左目用補間フレーム)L21、第1右目用映像(第1右目フレーム)R1、第1右目用映像R1および第2右目用映像(第2右目フレーム)R2を補間するための右目用補間映像(右目用補間フレーム)R21の順序で表示される、上記3次元映像を生成して、周波数240Hzの3次元映像信号として出力(表示パネル15に対して供給)する構成となっている。同様に、nが2以上である場合、3次元映像出力装置20は、補間出力制御回路22にて、左目用映像(第1左目フレーム)Ln、左目用映像Lnおよび左目用映像(第2左目フレーム)L(n+1)を補間するための左目用補間映像(左目用補間フレーム)L(n+1)n、右目用映像(第1右目フレーム)Rn、右目用映像Rnおよび右目用映像(第2右目フレーム)R(n+1)を補間するための右目用補間映像(右目用補間フレーム)R(n+1)nの順序で表示される、上記3次元映像を生成して、周波数240Hzの3次元映像信号として出力(表示パネル15に対して供給)する構成となっている。上記のような構成の作用効果は、3次元映像出力装置10と同様のことを意図している。
(3次元映像出力装置20における信号処理の流れの詳細)
次に、図6および図7を参照して、3次元映像出力装置20における信号処理の流れを、より詳細に説明する。
3D倍速処理部11の具体的な構成例およびそこでの処理は、上述した、3次元映像出力装置10と同じであるため、ここでは詳細な説明を省略する。
図6は、補間出力制御回路22の具体的な構成例を示すブロック図である。
図7は、補間出力制御回路22による信号処理の流れを示すタイミングチャートである。
図6に示すとおり、補間出力制御回路22は、8個のフリップフロップFFa〜FFhと、4個のインバータIa〜Idと、2個のAND回路AaおよびAbと、加算平均回路(L)62と、加算平均回路(R)63とを備える構成である。
以下、補間出力制御回路22と、図4に示した補間出力制御回路12との、各部材の対応関係について簡単に説明する。
フリップフロップFFa〜FFhのそれぞれは、フリップフロップFF1〜FF11のそれぞれと同じものが使用可能である。
インバータIa〜Idのそれぞれは、インバータI1〜I3のそれぞれと同じものが使用可能である。
AND回路AaおよびAbはいずれも、一般的な論理積回路である。
加算平均回路(L)62は加算平均回路(L)42と、加算平均回路(R)63は加算平均回路(R)43と、それぞれ同じものが使用可能である。
また、補間出力制御回路22に対しては、図示しない各クロック源から、周波数60Hzのクロック、周波数120Hzのクロック、および周波数240Hzのクロックが供給されている。
周波数60Hzのクロックは、フリップフロップFFa、FFb、FFd、およびFFe(の各クロック入力端CK)、インバータIbおよびId、ならびに、AND回路Aa(の一方の入力端)に対して供給される。インバータIbは、供給された周波数60Hzのクロックに対して論理反転処理を施し、AND回路Ab(の一方の入力端)に対して供給する。インバータIdは、供給された周波数60Hzのクロックに対して論理反転処理を施し、フリップフロップFFg(のクロック入力端CK)に対して供給する。
周波数120Hzのクロックは、インバータIaおよびIcに対して供給される。インバータIaは、供給された周波数120Hzのクロックに対して論理反転処理を施し、AND回路Aa(の他方の入力端)に対して供給する。インバータIcは、供給された周波数120Hzのクロックに対して論理反転処理を施し、AND回路Ab(の他方の入力端)に対して供給する。
周波数240Hzのクロックは、フリップフロップFFh(のクロック入力端CK)に対して供給される。
また、AND回路Aaは、一方の入力端に対して供給された、上記周波数60Hzのクロックと、他方の入力端に対して供給された、上記周波数120HzのクロックがインバータIaにより論理反転された信号との論理積を、フリップフロップFFc(のクロック入力端CK)に対して供給する。AND回路Abは、一方の入力端に対して供給された、上記周波数60HzのクロックがインバータIbにより論理反転された信号と、他方の入力端に対して供給された、上記周波数120HzのクロックがインバータIcにより論理反転された信号との論理積を、フリップフロップFFf(のクロック入力端CK)に対して供給する。
補間出力制御回路22への、信号線14Aからの左目用映像Lnの映像信号(図7のチャートLn参照)は、フリップフロップFFaのデータ入力端Dに対して供給される。なお、ここで言う左目用映像Lnとは、図7に示すL1、L2、L3、・・・を意味しており、その映像信号の周波数は、上記3次元映像出力装置20への入力映像信号と同じ60Hzである。
フリップフロップFFaは、データ入力端Dに対して供給された左目用映像Lnの映像信号を、周波数60Hzのクロック(図7のチャートCK60Hz参照)に従って保持し、同クロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図7のチャートFFa:Q参照)。フリップフロップFFaの出力端Qから出力された信号は、フリップフロップFFbのデータ入力端D、ならびに、加算平均回路(L)62の一方の入力端Aに対して供給される。
フリップフロップFFbは、データ入力端Dに対して供給された、フリップフロップFFaの出力端Qから出力された信号を、上記周波数60Hzのクロックに従って保持し、同クロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図7のチャートFFb:Q参照)。このとき、フリップフロップFFbの出力端Qから出力された信号は、フリップフロップFFaの出力端Qから出力された信号に対して、同クロックの1周期分遅延された信号となって、フリップフロップFFcのデータ入力端D、ならびに、加算平均回路(L)62の他方の入力端Bに対して供給される。
そして、加算平均回路(L)62は、フリップフロップFFaの出力端Qから出力された信号(一方の入力端Aに入力された信号)とフリップフロップFFbの出力端Qから出力された信号(他方の入力端Bに入力された信号)との加算平均を求め、映像信号としての左目用補間映像L(n+1)nとして、出力端Qから出力する。なお、ここで言う左目用補間映像L(n+1)nとは、図7に示すL21、L32、L43、・・・を意味している。加算平均回路(L)62の出力端Qから出力された左目用補間映像L(n+1)nは、フリップフロップFFdのデータ入力端Dに対して供給される。
つまり、フリップフロップFFaおよびFFb、ならびに、加算平均回路(L)62による以上の処理は、それぞれ、補間出力制御回路12における、フリップフロップFF1およびFF2、ならびに、加算平均回路(L)42による上述した処理と同様である。
フリップフロップFFcは、クロック入力端CKに対して、上記周波数60Hzのクロックと、周波数120Hzのクロック(図7のチャートCK120Hz参照)が論理反転された信号(図7のチャート▲CK120Hz ̄▼参照)との論理積(図7のチャートCK60Hz&▲CK120Hz ̄▼参照)が供給される。フリップフロップFFcは、データ入力端Dに対して供給された、フリップフロップFFbの出力端Qから出力された信号を、該論理積に従って保持し、同論理積の立ち上がりのタイミングにおいて、出力端Qから出力する(図7のチャートFFc:Q参照)。このとき、フリップフロップFFcの出力端Qから出力された信号は、フリップフロップFFbの出力端Qから出力された信号に対して、周波数120Hzのクロックの0.5周期分遅延された信号となって、フリップフロップFFhのデータ入力端Dに対して供給される。
フリップフロップFFdは、データ入力端Dに対して供給された、加算平均回路(L)62の出力端Qから出力された左目用補間映像L(n+1)nの映像信号を、上記周波数60Hzのクロックに従って保持し、同クロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図7のチャートFFd:Q参照)。フリップフロップFFdの出力端Qから出力された信号は、フリップフロップFFhのデータ入力端Dに対して供給される。
補間出力制御回路22への、信号線14Bからの右目用映像Rnの映像信号(図7のチャートRn参照)は、フリップフロップFFeのデータ入力端Dに対して供給される。なお、ここで言う右目用映像Rnとは、図7に示すR1、R2、R3、・・・を意味しており、その映像信号の周波数は、上記3次元映像出力装置20への入力映像信号と同じ60Hzである。
フリップフロップFFeは、データ入力端Dに対して供給された右目用映像Rnの映像信号を、上記周波数60Hzのクロックに従って保持し、同クロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図7のチャートFFe:Q参照)。フリップフロップFFeの出力端Qから出力された信号は、フリップフロップFFfのデータ入力端D、ならびに、加算平均回路(R)63の一方の入力端Aに対して供給される。
フリップフロップFFfは、クロック入力端CKに対して、上記周波数60Hzのクロックが論理反転された信号(図7のチャート▲CK60Hz ̄▼参照)と、上記周波数120Hzのクロックが論理反転された信号との論理積(図7のチャート▲CK60Hz ̄▼&▲CK120Hz ̄▼参照)が供給される。フリップフロップFFfは、データ入力端Dに対して供給された、フリップフロップFFeの出力端Qから出力された信号を、該論理積に従って保持し、同論理積の立ち上がりのタイミングにおいて、出力端Qから出力する(図7のチャートFFf:Q参照)。フリップフロップFFfの出力端Qから出力された信号は、フリップフロップFFhのデータ入力端D、ならびに、加算平均回路(R)63の他方の入力端Bに対して供給される。
そして、加算平均回路(R)63は、フリップフロップFFeの出力端Qから出力された信号(一方の入力端Aに入力された信号)とフリップフロップFFfの出力端Qから出力された信号(他方の入力端Bに入力された信号)との加算平均を求め、映像信号としての右目用補間映像R(n+1)nとして、出力端Qから出力する。なお、ここで言う右目用補間映像R(n+1)nとは、図7に示すR21、R32、R43、・・・を意味している。加算平均回路(R)63の出力端Qから出力された右目用補間映像R(n+1)nは、フリップフロップFFgのデータ入力端Dに対して供給される。
フリップフロップFFgは、データ入力端Dに対して供給された、加算平均回路(R)63の出力端Qから出力された右目用補間映像R(n+1)nの映像信号を、上記周波数60Hzのクロックが論理反転された信号に従って保持し、同信号の立ち上がりのタイミングにおいて、出力端Qから出力する(図7のチャートFFg:Q参照)。フリップフロップFFgの出力端Qから出力された信号は、フリップフロップFFhのデータ入力端Dに対して供給される。
フリップフロップFFc、FFd、FFf、およびFFgのそれぞれの出力端Qから出力された信号はいずれも、フリップフロップFFhのデータ入力端Dに対して供給される。フリップフロップFFhは、データ入力端Dに対して供給された各信号を、周波数240Hzのクロック(図7のチャートCK240Hz参照)に従って保持する。
このとき、フリップフロップFFhによる、データ入力端Dに対して供給された上記各信号の保持の順序は、L1、L21、R1、R21、L2、L32、R2、R32、・・・、換言すれば、左目用映像Ln、左目用補間映像L(n+1)n、右目用映像Rn、右目用補間映像R(n+1)n、左目用映像L(n+1)、左目用補間映像L(n+2)(n+1)、右目用映像R(n+1)、右目用補間映像R(n+2)(n+1)、・・・となる(図7のチャートFFh:D参照)。
さらに、1フレーム周期が経過する度に、何番目のフレームであるかを示すnは1ずつ増えることが明らかであるため、フリップフロップFFhからの信号の出力順は、左目用映像Ln、左目用補間映像L(n+1)n、右目用映像Rn、右目用補間映像R(n+1)nの繰り返しであると解釈することができる。
そして、フリップフロップFFhは、上述した順序で保持した信号を、上記周波数240Hzのクロックの立ち上がりのタイミングにおいて、出力端Qから出力する(図7のチャートFFh:Q参照)。フリップフロップFFhの出力端Qから出力された、図7のチャートFFh:Qに示した信号は、補間出力制御回路22の出力としての、240Hzの3次元映像信号である。
上記の構成によれば、補間出力制御回路22もまた、左目用映像Lnに加えて左目用補間映像L(n+1)nを用いて、また、右目用映像Rnに加えて右目用補間映像R(n+1)nを用いて、3次元映像を生成する。これにより、3次元映像出力装置20もまた、激しい動きを伴う3次元映像の表示を行うときに、動きを滑らかに表示することができるようになるため、表示される3次元映像の画質が低下したり、3次元映像の視聴者が、眼精疲労に伴う頭痛等を発生したりしてしまう虞を低減することが可能となる。
なお、3次元映像出力装置10が出力する3次元映像信号と、3次元映像出力装置20が出力する3次元映像信号との共通点は、左目用補間映像L(n+1)nが、それの作成に用いた左目用映像Lnと左目用映像L(n+1)との間に挿入されており、同様に、右目用補間映像R(n+1)nが、それの作成に用いた右目用映像Rnと右目用映像R(n+1)との間に挿入されている点である。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。